

(19)  
(12)

(KR)  
(B1)

(51) 。 Int. Cl. 7  
G11C 5/02

(45)  
(11)  
(24)

2002 07 05  
10 - 0343149  
2002 06 22

(21) 10 - 2000 - 0049647  
(22) 2000 08 25

(65) 2002 - 0016361  
(43) 2002 03 04

(73)

3 416

(72)

895 - 8

3 1505

530,207 1302

4가19

(74)

:

(54) 가 s T S O P

가 .  
1 , 2 가 , 1 , 2  
1 2 ,  
가 . 가 1 가 2 가 2 가 2 가 2 가 2 가 2  
1 가 2 가 2 가 2 가 2 가 2 가 2 가 2 가 2  
1 가 2 가 2 가 2 가 2 가 2 가 2 가 2 가 2  
sTSOP CSP

3

1

2

3 PLD

4 PLD

5 가 PLD

(memory module) , 가 (programmable logic device) sTSOP(shrink Thin Small Outline Package; 'sTSOP' ) (double density memory module)

가 ,

(printed circuit board; 'PCB' .)

1 (10) (15) 2 (11), (package) 1 2 (13) (10) ( ) (17)가 (single bank memory module) (density)

(10) (height) 가 (chipset) (pin)

가 ( 64Mb) (128Mb) PCB

가

가

, 1 , 2

가 , 1

, 2

1

(strobe)

1 2

2

1 가 1 가

2 가 2 가

가 2 가  
2 가 2 가

, 1 가 1 가  
1 가 1

sTSOP, CSP

3 PLD PCB(42) PL  
D (40) (P  
rogrammable logic device; ' PLD' 3 4 ), (43), (45) (47)

PLD(41) (A13) (/RAS, /CAS)  
(45) (47) (enable)

(/RAS, /CAS) (strobe) 1 ( '/RAS' )  
(/RAS, /CAS) 2 ( '/CAS' )

/RAS DRAM (chip enable) /RAS 가 (low level)  
DRAM . /CAS DRAM 가

(43) /CAS, (A0 - A12), (write enable; /WE) (output e

nable; /OE) (buffering) (45) (47) (A0 - A12)  
 (read) (write) (memory cell)  
 (/WE) (write)

(/OE) (read)

4 (45) 18 16 가 (Mega byte: 'M') x 4 sTSOP(45 - 1, 45 - 3,  
 45 - 5, 45 - 7) (47) 18 16M x 4 sTSOP(47 - 1, 47 - 3, 47 - 5, 47 - 7)  
 가 sTSOP TSOP(Thin Small Outline Package) 가 1/2

, 3 , PLD (41) /RAS, /CAS (A13) (45)  
 (47) (45) (47) (refresh)

/URAS (45) (chip enable) /URAS 가 (lo  
 w level) (45) 가 (45) 가 ..)

/LRAS (47) (chip enable) /LRAS 가  
 (45) 가 (47) 가 .)

PLD(41) A13, /RAS /CAS /URAS /LRAS PLD (41) 1 ( ' )  
 ' ) /RAS, 2 ( ' ) /CAS 2 ( ' ) (A13)  
 1 ( ' ) /LRAS 2 /URAS

(47) 1 /LRAS 가 (47) ( )  
 1 가 ' , 2 가 ' '가

PLD(41) 1 ( ' ) /RAS, 2 ( ' ) /CAS 1 ( ' ) /  
 ' ) (A13) 2 ( ' ) /LRAS 1 ( ' ) /  
 URAS (45) 1 ( ' ) /URAS , 가  
 (45) ( )

PLD(41) 1 /RAS, 1 /CAS (don't care) (A13)  
 1 /URAS 1 /LRAS (45) (47)  
 CBR( CAS Before RAS) (45) (47)가 (refresh) ..

PLD(41) 2 /RAS (don't care) /CAS, A13 2 /URAS 2  
 /LRAS (45) (47) (no operation).

PLD(41) 1

[ 1 ]

	/RAS	/CAS	A13	/URAS	/LRAS	
/	L	H	H	H	L	
/	L	H	L	L	H	
CBR (refresh)	L	L	(DON'T CARE)	L	L	
(no operation)	H	(DON'T CARE)	(DON'T CARE)	H	H	

, /RAS (45) (47) (enable) (A13)

(45) (47) .

(45) (45) (47) (47) , /RAS가 2 ( (high))

5 (synchronous DRAM) 가 PLD

55 (57) 5 , (50) PCB (52) (51), (53), (

PLD(51) (A13, /CS(chip select signal)) (/RAS, /CAS) (55) (57) (enable) (55) (57) (refresh)

(55, 57) (system clock; CLK) . /CS

( )

가

PLD (chipset) /RAS 가 .

, sTSOP PLD PCB

, ( PLD (64Mb) ( 128Mb)

가 . ,

가 가

가 가

가

가

(57)

1.

가

1 (bank);

2 ;

1

2

2.

1

(strobe)

1

2

3.

2

(chip select signal)

4.

2

3

2

1

2

5.

2

1

가

1

가

2

가

2

가

가

2

가

1

가

1

가

2

가

2

가

가

1 가

1

6.

2 , ,  
1 가 1 가 2 가 1 가 1  
2 (refresh) .

7.

2 , ,  
1 가 2 가 1 2  
.

8.

1 , sTSOP(shrink Thin Small Outline Package)  
.

9.

1 , CSP(chip size package) .

10.

1 , (length) (width)  
.

11.

가 ,  
;

12.

11 , (strobe) 1  
2 .

13.

12 , ,  
2 , ,

1 2 .

14.


11 , sTSOP

15.


11 , CSP

16.

11 ,




2






3



4



5

