

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第6358664号
(P6358664)

(45) 発行日 平成30年7月18日 (2018. 7. 18)

(24) 登録日 平成30年6月29日 (2018. 6. 29)

(51) Int. Cl.	F I
H O 1 L 25/00 (2006. 01)	H O 1 L 25/00 B
H O 1 L 23/12 (2006. 01)	H O 1 L 23/12 B
H O 5 K 1/18 (2006. 01)	H O 5 K 1/18 P

請求項の数 15 (全 16 頁)

(21) 出願番号	特願2015-556123 (P2015-556123)	(73) 特許権者	390020248
(86) (22) 出願日	平成26年1月30日 (2014. 1. 30)		日本テキサス・インスツルメンツ株式会社
(65) 公表番号	特表2016-510513 (P2016-510513A)		東京都新宿区西新宿六丁目24番1号
(43) 公表日	平成28年4月7日 (2016. 4. 7)	(73) 特許権者	507107291
(86) 国際出願番号	PCT/US2014/013790		テキサス インスツルメンツ インコーポ
(87) 国際公開番号	W02014/120894		レイテッド
(87) 国際公開日	平成26年8月7日 (2014. 8. 7)		アメリカ合衆国 テキサス州 75265
審査請求日	平成29年1月24日 (2017. 1. 24)		-5474 ダラス メール ステーショ
(31) 優先権主張番号	13/900, 758		ン 3999 ビーオーボックス 655
(32) 優先日	平成25年5月23日 (2013. 5. 23)		474
(33) 優先権主張国	米国 (US)	(74) 上記1名の代理人	100098497
(31) 優先権主張番号	61/758, 459		弁理士 片寄 恭三
(32) 優先日	平成25年1月30日 (2013. 1. 30)	(72) 発明者	マーク アレン ガーバー
(33) 優先権主張国	米国 (US)		アメリカ合衆国 75002 テキサス州
			ルーカス, グラハム レーン 34
			最終頁に続く

(54) 【発明の名称】 回路アッセンブリ

(57) 【特許請求の範囲】

【請求項 1】

回路アッセンブリであって、

基板電気回路と、反対側の頂部及び底部基板表面と、基板孔とを有する基板であって、前記基板孔が前記基板を介して延び、前記頂部基板表面がその上に提供される複数の電気的コンタクト表面を有する、前記基板と、

ディスクリット構成要素アッセンブリであって、

少なくとも一部が前記基板孔内に物理的に搭載されるディスクリット構成要素と、

前記ディスクリット構成要素に取り付けられる支持部材であって、前記ディスクリット構成要素の少なくとも一部が前記基板孔内に物理的に搭載されるときに少なくとも1つのフランジ部が前記基板孔を超えて横方向に延在し、前記少なくとも1つのフランジ部がフランジ頂部表面とフランジ底部表面とを有する、前記支持部材と、

前記ディスクリット構成要素の前記一部に取り付けられる構造であって、前記ディスクリット構成要素の幅よりも大きい幅を有する、前記構造と、

前記フランジ底部表面に搭載され、前記頂部基板表面上の前記複数の電気的コンタクト表面に電気的に接続される複数の電気的コンタクトパッドと、

を含む、前記ディスクリット構成要素アッセンブリと、

を含む、回路アッセンブリ。

【請求項 2】

請求項 1 に記載の回路アッセンブリであって、

前記基板孔が、円形である、回路アッセンブリ。

【請求項 3】

請求項 2 に記載の回路アッセンブリであって、

前記支持部材が、前記頂部基板表面の上方に配置されるその少なくとも一部を有する、回路アッセンブリ。

【請求項 4】

請求項 1 に記載の回路アッセンブリであって、

少なくとも 3 つの電氣的コンタクトパッドが前記フランジ底部表面上に提供される、回路アッセンブリ。

【請求項 5】

請求項 1 に記載の回路アッセンブリであって、

前記基板上に搭載される第 2 のディスクリート構成要素を更に含み、前記第 2 のディスクリート構成要素の一部が前記ディスクリート構成要素アッセンブリの上方に配置される、回路アッセンブリ。

【請求項 6】

請求項 5 に記載の回路アッセンブリであって、

前記ディスクリート構成要素アッセンブリの上方に配置される前記第 2 のディスクリート構成要素の前記一部が、前記ディスクリート構成要素アッセンブリに接続される、回路アッセンブリ。

【請求項 7】

請求項 1 に記載の回路アッセンブリであって、

前記ディスクリート構成要素がインダクタである、回路アッセンブリ。

【請求項 8】

請求項 1 に記載の回路アッセンブリであって、

前記ディスクリート構成要素の前記一部が前記基板孔から離れている、回路アッセンブリ。

【請求項 9】

回路アッセンブリであって、

基板であって、

頂部第 1 リードフレーム表面と、底部第 1 リードフレーム表面と、前記頂部第 1 リードフレーム表面と前記底部第 1 リードフレーム表面との間に延在する第 1 リードフレーム孔とを有する第 1 のリードフレームと、

頂部第 2 リードフレーム表面と、底部第 2 リードフレーム表面と、前記頂部第 2 リードフレーム表面と前記底部第 2 リードフレーム表面との間に延在する第 2 リードフレーム孔とを有し、前記第 1 のリードフレームより下で前記第 1 のリードフレームに概して平行に配置される第 2 のリードフレームと、

を含む、前記基板と、

ディスクリート構成要素アッセンブリであって、

部分的に前記第 1 リードフレーム孔内に配置される第 1 の部分と、部分的に前記第 2 リードフレーム孔に配置される第 2 の部分とを有するディスクリート構成要素と、

前記ディスクリート構成要素上に搭載される第 1 の支持部材であって、前記第 1 のリードフレームに物理的に電氣的に接続される上側フランジを有する、前記第 1 の支持部材と、

前記上部フランジ上に搭載され、前記ディスクリート構成要素に電氣的に接続される複数のコンタクトパッドと、

を含む、前記ディスクリート構成要素アッセンブリと、

を含む、回路アッセンブリ。

【請求項 10】

請求項 9 に記載の回路アッセンブリであって、

前記ディスクリート構成要素アッセンブリが、

前記ディスクリット構成要素上に搭載される第 2 の支持部材と、
前記ディスクリット構成要素に電氣的に接続され、前記第 2 の支持部材上に搭載される
複数のコンタクトパッドと、
を更に含み、
前記ディスクリット構成要素が前記第 1 及び第 2 のリードフレーム両方に物理的に電氣的に接続される、回路アセンブリ。

【請求項 1 1】

請求項 1 0 に記載の回路アセンブリであって、
前記第 2 の支持部材が、前記第 2 のリードフレームに物理的に電氣的に接続される下側
フランジを有し、前記第 2 の支持部材上に搭載されたコンタクトパッドが前記下側フラン
ジ上に搭載される、回路アセンブリ。

10

【請求項 1 2】

請求項 1 1 に記載の回路アセンブリであって、
前記上側フランジが上側表面と下側表面とを有し、前記上側フランジ上の少なくとも 1
つのコンタクトパッドが前記上側フランジの前記上側表面上に配置される、回路アセン
ブリ。

【請求項 1 3】

請求項 1 2 に記載の回路アセンブリであって、
前記下側フランジが上側表面と下側表面とを有し、前記下側フランジ上の少なくとも 1
つのコンタクトパッドが前記下側フランジの前記下側表面上に配置される、回路アセン
ブリ。

20

【請求項 1 4】

請求項 9 に記載の回路アセンブリであって、
前記ディスクリット構成要素が完全に前記頂部第 1 リードフレーム表面と前記底部第 2
リードフレーム表面との間に配置される、回路アセンブリ。

【請求項 1 5】

請求項 9 に記載の回路アセンブリであって、
前記ディスクリット構成要素の上の前記第 1 のリードフレーム上に搭載される IC ダイ
を更に含む、回路アセンブリ。

【発明の詳細な説明】

30

【技術分野】

【0 0 0 1】

本願は、概して集積回路 (IC) パッケージに関し、特に、ディスクリット構成要素を
集積回路ダイと組み込んだパッケージに関連する。

【背景技術】

【0 0 0 2】

典型的な集積回路パッケージは、リードフレームなどの基板上に搭載される IC ダイ (チップ) を含む。ダイ、及び基板の一部は、通常、保護封止材の層に覆われる。IC ダイは、所定の機能を実施する電気回路が提供される、シリコンなどの半導体材料の小さなブロックである。幾つかのダイは、ワイヤボンディングによりダイ回路を基板又はその他の電氣的構成要素に接続させ得る、頂部表面上のコンタクトパッドを有する。フリップチップとして知られている別のタイプのダイは、ダイの底部表面上に形成される導電性はんたボールのアレイを有する。はんたボールは、ダイが搭載される基板の対応するコンタクトパッドに接続される。

40

【0 0 0 3】

幾つかの場合において、1 つ又は複数のディスクリット回路構成要素を、IC ダイを含む集積回路パッケージに取り付けることにより、その IC ダイに機能性が付加される。ディスクリット構成要素は、例えば、キャパシタ、インダクタ、及びレジスタなどの受動回路要素であり得る。又は、ディスクリット構成要素は、例えば、トランジスタ、水晶体、センサ、マイクロエレクトロメカニカルシステム (MEMS)、又は発振器など、より複

50

雑な回路デバイスであり得る。ディスクリート構成要素が、典型的に、種々の形状、高さ、及びサイズを有し得る小さな硬表面パッケージで提供される。コンタクトパッド又はリードなどの2つ又はそれ以上の電氣的コンタクトが、ダイ、基板、又はその他の電氣的構成要素上の対応する電氣的コンタクトにディスクリート構成要素を取り付けるために提供され得る。本明細書において用いられるように語句「ディスクリート構成要素」は、構成要素及びそのパッケージングの一次回路要素を意味する。本明細書において用いられるように語句「ディスクリート構成要素アッセンブリ」は、ディスクリート構成要素、及びそれを電気基板に取り付けるために用いられる任意の構造、及びディスクリート構成要素を電気基板又はその他の電氣的構成要素に電氣的に接続するために提供される任意の電氣的導体／コンタクトを意味する。

10

【0004】

ダイ及びディスクリート構成要素を取り付けた後、ICパッケージを完成させるために保護封止材の層が大抵適用される。封止材は通常、ダイと、ディスクリート構成要素と、基板の少なくとも一部とを覆う。複雑なパッケージの幾つかは、複数のICダイ及び複数のディスクリート構成要素を有し、大抵「システムインパッケージモジュール」と呼ばれる。本願において用いられるように語句「集積回路(IC)パッケージ」は、封止されるか否かに関わらず、システムインパッケージモジュール及びシンプルなダイ基板アッセンブリを含み、基板上に搭載されるICダイを含む任意の機能的アッセンブリを意味する。

【発明の概要】

【0005】

20

製造業者が、携帯電話、タブレットコンピュータ、及びスマート機器など、より一層小さな電子デバイスの製造を促進するためにICパッケージのサイズ、及び特に高さ、を低減することが引き続き必要とされている。

【図面の簡単な説明】

【0006】

【図1】従来の集積回路パッケージの略断面図である。

【0007】

【図2】従来のディスクリート構成要素の正面図である。

【0008】

【図3】別の従来のディスクリート構成要素の頂部等角図である。

30

【0009】

【図4】図3のディスクリート構成要素の底部等角図である。

【0010】

【図5】回路アッセンブリの例示の実施例の断面立面図である。

【0011】

【図5A】図5のもののような例示の実施例の図であるが、基板内の孔に搭載されるディスクリート構成要素の上にICダイが配置されている。

【0012】

【図5B】図5のもののような別の例示の実施例の図であるが、基板内の孔に搭載されるディスクリート構成要素の上にICダイが配置されている。

40

【0013】

【図6】図5の回路アッセンブリの頂部平面図である。

【0014】

【図7】図5及び図6の回路アッセンブリにおいて用いられるディスクリート構成要素アッセンブリの例示の実施例の側部立面図である。

【0015】

【図8】図7のディスクリート構成要素アッセンブリの頂部平面図であるである。

【0016】

【図9】回路アッセンブリの別の例示の実施例の断面立面図である。

【0017】

50

【図 10】図 9 の回路アッセンブリにおいて用いられるディスクリート構成要素アッセンブリの例示の実施例の側部立面図である。

【0018】

【図 11】基板キャビティに搭載され得る別のディスクリート構成要素アッセンブリの例示の実施例の側部立面図である。

【0019】

【図 12】図 11 のディスクリート構成要素アッセンブリの頂部平面図である。

【0020】

【図 13】ディスクリート構成要素アッセンブリの別の例示の実施例の頂部平面図である。

10

【0021】

【図 14】ディスクリート構成要素アッセンブリの別の例示の実施例の頂部平面図である。

【0022】

【図 15】ディスクリート構成要素アッセンブリの別の例示の実施例の頂部平面図である。

【0023】

【図 16】リードフレーム孔に搭載される図 15 のディスクリート構成要素アッセンブリの断面立面図である。

【0024】

20

【図 17】リードフレーム孔に搭載される別のディスクリート構成要素アッセンブリの例示の実施例の断面図である。

【0025】

【図 18】図 17 のディスクリート構成要素アッセンブリ及びリードフレームの頂部平面図である。

【0026】

【図 19】ディスクリート構成要素を集積回路パッケージに搭載する方法の例示の実施例のフローチャートである。

【0027】

【図 20】デュアルリードフレーム集積回路パッケージをつくる方法の例示の実施例のフローチャートである。

30

【0028】

【図 21】ディスクリート構成要素アッセンブリをつくる方法の例示の実施例のフローチャートである。

【0029】

【図 22】ディスクリート構成要素を基板上に搭載する方法の例示の実施例のフローチャートである。

【発明を実施するための形態】

【0030】

本明細書は、概して、図 5 及び図 6 の回路アッセンブリ 110 を開示する。回路アッセンブリ 110 は、基板電気回路 113 を有する基板 112 を含む。基板 112 は、反対側の頂部及び底部基板表面 114、116 を有する。基板孔 120 が基板 112 を介して延在する。ディスクリート構成要素 130 が、基板電気回路 113 に電氣的に接続される。ディスクリート構成要素 130 の少なくとも一部が、基板孔 120 に物理的に搭載される。回路アッセンブリ 110 をこのように概して説明したので、回路アッセンブリ 110 をこれ以降で詳細に説明していく。他の回路アッセンブリ実施例及び回路アッセンブリをつくる方法も説明していく。

40

【0031】

図 1 は、従来の集積回路 (IC) パッケージ 10 の断面図である。IC パッケージ 10 は基板 12 を含み、基板 12 は印刷回路基板 (PCB) であり得る。フリップチップダイ

50

であり得るＩＣダイ１４が、基板１２の頂部表面上に搭載される。キャパシタ１６及びレジスタ２０、２２、２４を含む、受動回路構成要素であり得る複数のディスクリート構成要素が、ＰＣＢの頂部表面上に動作可能に搭載される。集積回路ＢＧＡ１８などの他の構成要素も、基板１２上に搭載され得る。基板１２、ＩＣダイ１４、キャパシタ１６、集積回路ＢＧＡ１８、及びレジスタ２０、２２、２４は全て、エポキシ２６の保護層に包まれ得る。コンタクトパッド２８などがＰＣＢ１２から突出し、ＩＣパッケージ１０を別の基板又はその他の電子デバイスに電氣的に接続させ得る。

【００３２】

ディスクリート回路構成要素は、種々の異なる形状及びサイズで提供され得る。例えば、図２は、従来のスルーホールディスクリートキャパシタ構成要素３０を図示する。ディスクリート構成要素３０は保護被覆３２を含む。外部コンタクト３４、３６の対が提供され、これらにより、印刷回路基板又はその他の電気基板の対応するコンタクトに構成要素３０が取り付けられ得る。

10

【００３３】

図３及び図４は、概して箱形状の保護被覆４２を有するディスクリートインダクタ構成要素を図示する。印刷回路基板又はその他の電気基板上の構成要素４０の表面実装を可能にするため、コンタクトパッド４４、４６の対がディスクリート構成要素４０の一つの面上に提供される。

【００３４】

電力モジュール及び多くの他の多数の構成要素回路パッケージには、そのパッケージの意図される用途に基づくサイズ制約がある。携帯電話及び電子タブレットなどのコンパクトな電子デバイスにおいて、パッケージ厚み（高さ）要件は、時とともに縮小し続ける。現在、約１．３～１．４ミリメートルの最大パッケージ厚みが、多くの集積回路パッケージでの最大厚みであるが、将来のサイズ標準において一層小さい厚みが要求され得、現在、一層薄いパッケージを提供するために顧客から多くの要求がある。例えば、インダクタに対するワイヤ巻線、キャパシタに対するプレートなど、多くのタイプのディスクリート構成要素の物理的構造に起因して、性能問題に遭遇することなくこのような構成要素の高さを縮小することは困難である。

20

【００３５】

新しいタイプの回路アセンブリがこれ以降で開示され、これにより、高さが低減された回路パッケージにおける標準的な寸法のディスクリート構成要素の継続的な利用が可能となり得る。

30

【００３６】

図５及び図６は、内部電気回路１１３を備えた基板１１２を有する集積回路パッケージ１１０を図示する。基板１１２は、頂部表面１１４及び反対側の底部表面１１６を有する。基板１１２は、基板１１２及びその上に搭載される構成要素を他の電子デバイスに接続させ得る、複数のコンタクト表面１１８を有し得る。基板１１２は、基板頂部表面１１４における頂部開口１２１と基板底部表面１１６における底部開口１２３との間に延在する孔１２０を有する。基板１１２は、以降で更に詳細に説明するように、孔１２０に近接するその頂部表面１１４上にコンタクトパッド１２２、１２４を有し得る。

40

【００３７】

図７及び図８のディスクリート構成要素アセンブリ１３０のディスクリート構成要素１３１が、図５の孔１２０に搭載される。ディスクリート構成要素１３１は、ディスクリート構成要素１３１の縦軸でもある中央コア軸ＡＡを備えた中央コア１３２を有するインダクタであり得る。コイル１３４のワイヤ巻線は、コア１３２の周りに延びる。ディスクリート構成要素１３１は外側表面１３７を有し、外側表面１３７上のポイント１３９が、中央軸ＡＡから最も遠くに位置する。

【００３８】

ディスクリート構成要素アセンブリ１３０は、ディスクリート構成要素１３１の上側端子端に搭載される、頂部の水平に配置される矩形形状の上側支持構造１３６を含み得る

50

。水平に配置される上側支持構造 136 は、平坦な頂部表面 138 及び平坦な底部表面 140 を有し得る。支持構造又は「フランジ」136 は、第 1 のフランジ部 141 及び第 2 のフランジ部 143 を有し得る。第 1 のフランジ部 141 及び第 2 のフランジ部 143 は各々、ディスクリット構成要素 131 が孔 120 において受け取られるとき孔 120 を超えて横方向に延在する。ディスクリット構成要素アッセンブリ 130 は更に、コンタクト表面又はパッド 142、144 を含み、これらは、銀エポキシ又はその他の導電性材料などにより、フランジ部 141、143 の各々の底部表面 140 に取り付けられ得る。コンタクトパッド 142、144 はまた、それぞれ基板コンタクトパッド 122、124 に固定的に機械的及び電氣的に取り付けられる。そのため、ディスクリット構成要素アッセンブリ 130 は、ディスクリット構成要素 131 の一部が孔 120 内に配置され、その一部が孔 120 の外に置かれるように、基板 112 上に固定的に搭載される。そのためディスクリット構成要素アッセンブリ 131 は、基板 112 の頂部表面 114 に物理的及び電氣的に取り付けられる。水平に配置される矩形の支持構造又はフランジ 136 は、導電性材料から構成され得るか又は非導電性の材料から構成され得、電氣的トレース 145、147 が、コンタクトパッド 142、144 をワイヤ巻線 134 に接続するフランジ 136 の表面部分内部に又はその上に提供される。

【0039】

ディスクリット構成要素 130 はまた、インダクタコア 132 の下側端子端に搭載される水平に配置される底部構造 146 を有し得る。一実施例において、底部構造 146 は、それが孔 120 内で近接して滑るように受け取られ得る横方向寸法を有する。底部構造 146 は、非導電性の材料から形成され得、ワイヤ巻線 134 が基板孔 120 の側壁との接触を成すことを防ぐために十分な幅を有し得る。また、巻線 134 は、短絡を防ぐために被覆され得る。

【0040】

図 5 及び図 6 で更に図示するように、第 2 のディスクリット構成要素アッセンブリ 150 が、基板 112 の頂部表面 114 上に搭載され得る。また、ボールグリッドアレイウエハレベルチップスケールパッケージなどの集積回路ダイ 152 が、ボールグリッドアレイ 154 などにより、基板頂部表面 114 上に動作可能に搭載され得る。回路アッセンブリ 110 の幾つかの実施例において、封止材料 111 (部分的にのみ示される) の層が、IC ダイ 152、及びディスクリット構成要素アッセンブリ 130 及び 150、及び基板 112 の一部を覆い得る。回路アッセンブリ 110 の 1 つの特定の実施例において、ディスクリット構成要素アッセンブリ 130 の底部は、回路アッセンブリ 110 の底部表面と同一平面であり、構成要素アッセンブリ 130 は約 1000 μm の総高を有する。そのため、ディスクリット構成要素アッセンブリ 130 の頂部から基板 112 の底部表面 116 までの距離「a」は約 1000 μm である。構成要素 150 は約 500 μm の高さを有する。基板 112 の高さ/厚み「c」は約 800 μm であるため、第 2 の (最も高い) 構成要素アッセンブリ 150 の頂部と基板 112 の底部表面 116 との間の距離「b」は、約 1300 μm である。回路アッセンブリ 110 のディスクリット構成要素 131 の底部表面 116 から頂部までの全高は、ディスクリット構成要素 131 が基板頂部表面 114 上に搭載された場合、約 1000 μm + 800 μm = 1800 μm (1.8 mm) であり得る。そのため、各ディスクリット構成要素の底部が基板の頂部表面上に搭載される従来の構成ではなく、図 5 及び図 6 に示す構成を用いることにより、提供されるパッケージは、構成要素 131 が基板表面 114 上に搭載される場合に有するであろう 1.8 mm 高さではなく、約 1.3 ~ 1.4 mm の現在のターゲット厚み標準内である。図 5 及び図 6 に示すタイプのパッケージの幾つかの構成において、パッケージの総高は、特に、孔に置かれるディスクリット構成要素がパッケージの最も高い構成要素である場合、パッケージの最も高い構成要素の高さより低くなり得ることも理解されたい。従来の構成に対する上述のパッケージ構成の基本的な効果は、多くのシチュエーションにおいて、基板の厚みだけ総パッケージ高さを低減させることである。

【0041】

図5A及び図6AはICパッケージ110Aを図示し、ICパッケージ110Aは、ICダイ152Aがディスクリート構成要素アッセンブリ130Aの上方に置かれ、ボールグリッドアレイ154Aの一部が、ディスクリート構成要素アッセンブリ130Aにより占められる領域において取り除かれることを除き、図5及び図6のICパッケージ110と同一である。この構成において図5及び図6のIC152により占められるエリアの大部分(図5A及び図6Aのエリア151A)が、ディスクリート構成要素アッセンブリ130Aとの物理的干渉なしに他の構成要素の搭載のために利用可能であることに留意されたい。そのため、この構成は、回路構成要素の搭載に利用可能な妨害されない基板表面エリアを増大させる。

【0042】

図5Bにおいて、ICパッケージ110Bは、ディスクリート構成要素アッセンブリ130Bのフランジ136Bが、ボールグリッドアレイ154Bの低減されたサイズのボール153Bに取り付けられるその上側表面上にコンタクトパッド(可視ではない)を有することを除き、図5A及び図6Aにおけるものと同一である。そのため図5Bの実施例においてディスクリート構成要素アッセンブリは、基板112Bにではなく、基板112B上に搭載される別の構成要素(フリップチップダイ110B)に直に取り付けられる。

【0043】

図9は、第1のリードフレーム160、第2のリードフレーム170、及びディスクリート構成要素アッセンブリ190を含む回路アッセンブリ158の断面立面図である。ディスクリート構成要素アッセンブリ190は、図10のディスクリート構成要素189と、頂部及び底部支持構造192、212とを含む。ディスクリート構成要素アッセンブリ190は更に、これ以降に詳細に説明するように、支持構造192、212上に搭載される電氣的コンタクトパッド222、224を含む。

【0044】

第1のリードフレーム160は、頂部表面162及び底部表面164を有する。第1のリードフレーム孔166が、第1のリードフレーム160を貫通して延在し、頂部開口168及び底部開口169を有する。第2のリードフレーム170は、頂部表面172及び底部表面174を有する。第2のリードフレーム孔176が、頂部表面開口178と底部表面開口179との間に延在する。

【0045】

ディスクリート構成要素189は、ワイヤ巻線又はコイル193がコア191の周りにある、コア191を有するインダクタであり得る。ディスクリート構成要素アッセンブリ190は、横方向に配置される上側支持構造192を有し、これは一実施例において非導電性の材料でつくられ得る。上側支持構造192は、頂部表面194及び底部表面196を有する。上側支持構造192は、横方向に延在する第1のフランジ部198、及び横方向に延在する第2のフランジ部199を含み得る。ディスクリート構成要素アッセンブリ190は更に、平坦な頂部表面214と平坦な底部表面216とを有する底部構造212を含み得る。底部支持構造212は、第1の横方向に延在するフランジ部218、及び第2の横方向に延在するフランジ部219を含み得る。

【0046】

第1の電氣的コンタクトパッド222が、横方向に延在するフランジ部198の上側表面194上に形成され得る。第1の電氣的コンタクトパッド222は、第1のリードフレーム160の下側表面164上の部分223に貼り付けられ得る。第2の電氣的コンタクトパッド224が、第2の横方向に延在するフランジ部219の下側表面216上に提供され得る。第2の電氣的コンタクトパッドは、第2のリードフレーム170の第2のコンタクト部225に取り付けられ得る。そのため、第1及び第2の電氣的コンタクトパッド222、224は、第1及び第2のリードフレーム160、170を物理的及び電氣的に接続するように機能する。(上側の)第2のフランジ部199の頂部表面194は、その上方に置かれる第1のリードフレーム160の一部に物理的に取り付けられ得、(下側の)第1の横方向に延在するフランジ部218は、その下方に置かれる第2のリードフレ

10

20

30

40

50

ム 1 7 0 の一部に物理的に取り付けられ得る。

【 0 0 4 7 】

コア 1 9 1 の、上に延びる端子端 2 2 6 が、ディスクリート構成要素 1 9 0 上側構造 1 9 2 の上方に位置する。この上方に延びる構造 2 2 6 は、第 1 のリードフレーム孔 1 6 6 の寸法より小さい寸法を有し、孔 1 6 6 内に延在する。同様に、コア 1 9 1 の下側端子端である、下方に延びる構造 2 2 8 が、下側構造 2 1 2 を超えて下方に延び、第 2 のリードフレーム 1 7 0 における孔 1 7 6 内に延在する。

【 0 0 4 8 】

ダイ及びディスクリート構成要素などの他の電氣的構成要素（図示せず）が、第 1 のリードフレーム頂部表面 1 6 2 及び底部表面 1 6 4、及び第 2 のリードフレーム 1 7 0 の頂部表面 1 7 2 及び底部表面 1 7 4 上に搭載され得る。そのため、回路アッセンブリ 1 5 8 の第 1 及び第 2 のリードフレーム 1 6 0、1 7 0 は、構成要素 1 9 0 が第 2 のリードフレームの頂部表面の直上及び第 1 のリードフレームの底部表面の直上に搭載された場合に可能となり得るものよりも、開示される構成により一層近くに配置され得る。そのため、回路アッセンブリ 1 5 8 の化合物リードフレーム構造の高さは、同様の寸法のディスクリート構成要素を備えた従来の化合物リードフレーム構造の高さより低い。一実施例において、第 1 及び第 2 のリードフレーム 1 6 0、1 7 0 の一部及びディスクリート構成要素 1 9 0 は、保護封止材 2 3 0 に覆われ得る。

【 0 0 4 9 】

図 1 1 及び図 1 2 はディスクリート構成要素アッセンブリ 2 3 0 を図示し、ディスクリート構成要素アッセンブリ 2 3 0 は、ディスクリート構成要素 2 3 1、横方向に配置される支持構造 2 3 8、及びコンタクトパッド 2 4 4、2 4 6 を含む。ディスクリート構成要素 2 3 1 は、概してドーナツ（Taurus）形状のコア 2 3 2、及びコアの周りの巻線 2 3 4 を有し得る。コア 2 3 2 及び巻線 2 3 4 は、共通の垂直に延びる軸 A A を有する。ディスクリート構成要素 2 3 1 は、リベット 2 3 6 などにより、横方向に配置される支持構造又はフランジ部材 2 3 8 に搭載され、支持構造又はフランジ部材 2 3 8 は概して矩形の形状を有し得る。フランジ部材 2 3 8 は、第 1 及び第 2 の横方向に配置されるフランジ部 2 4 0、2 4 2 を有し得る。第 1 のコンタクトパッド 2 4 4 及び第 2 のコンタクトパッド 2 4 6 は、フランジ部 2 4 2、2 4 6 の下側外側端に搭載される。一実施例において、フランジ部 2 4 0、2 4 2 は導電性材料から構成される。別の実施例において、フランジ部 2 4 0、2 4 2 は非導電性の材料からつくられ、トレース（図示せず）が、各フランジ部 2 4 0、2 4 2、又は、それらの上側又は下側表面のいずれかを介して延びる。第 1 のワイヤ又はトレース 2 3 3 が、巻線 2 3 4 を第 1 のコンタクトパッド 2 4 4 に接続し、第 2 のワイヤ又はトレース 2 3 5 が、巻線 2 3 4 を第 2 のコンタクトパッド 2 4 6 に接続する。ディスクリート構成要素アッセンブリ 2 3 0 は、ディスクリート構成要素 2 3 1 を電気基板の孔内に、縦軸 A A が孔の軸と同軸に延びて、配置させるように適合される。コンタクトパッド 2 4 4、2 4 6 は、孔に近接する電気基板表面部分上のコンタクト表面に取り付けられるように適合される。

【 0 0 5 0 】

図 1 3 はディスクリート構成要素アッセンブリ 2 6 0 の頂部平面図であり、ディスクリート構成要素アッセンブリ 2 6 0 は、ディスクリート構成要素 2 6 1、及びディスクリート構成要素 2 6 1 の頂部上に搭載される横方向に配置される頂部支持構造又フランジ 2 6 2 を含む。頂部支持構造 2 6 2 は、それと一体的に形成される、第 1 及び第 2 の細長い横方向に延びる部分 2 6 6、2 6 8 を備えた中央の円形部分 2 6 4 を含む。ディスクリート構成要素アッセンブリ 2 6 0 は更に、横方向に配置される頂部支持構造 2 6 2 の底部表面上に提供されるコンタクトパッド 2 6 7、2 6 9 を含む。ディスクリート構成要素アッセンブリ 2 6 0 は、ディスクリート構成要素 2 6 1 を、ディスクリート構成要素アッセンブリ 2 6 0 のコンタクトパッド 2 6 6、2 6 8 に取り付けられる、その頂部表面部分上のコンタクトパッドを有する電気基板の孔内に搭載させるように適合される。

【 0 0 5 1 】

図14はディスクリート構成要素アッセンブリ270の底部頂部平面図であり、ディスクリート構成要素アッセンブリ270は、ディスクリート構成要素271、及びディスクリート構成要素271の頂部上に搭載される円形のフランジ272を有し、3つのコンタクトパッド276、277、278を備える。ディスクリート構成要素271は、概して円筒状外側表面部274を備えた3つの端子トランジスタであり得る。ディスクリート構成要素271は、電気基板の孔内に配置されるように適合される。コンタクトパッド276、277、278は、円形のフランジ272の下側表面上に搭載され、上にそれが搭載される電気基板の頂部表面上の対応するコンタクトパッドに接続されるように適合される。

【0052】

図15及び図16は、ディスクリート構成要素281を有するディスクリート構成要素アッセンブリ280を図示し、ディスクリート構成要素281は、電気基板283を介して延びる孔282に搭載されるように適合される。ディスクリート構成要素アッセンブリ280は、ディスクリート構成要素281の頂部上に搭載される頂部カンチレバー支持構造286を含む。頂部カンチレバー支持構造286は、頂部表面285及び底部表面287を有する。ディスクリート構成要素アッセンブリ280は、カンチレバー支持構造286の1つの縦端に互いに隣接して搭載される、第1及び第2のコンタクトパッド292、294を含む。コンタクトパッド292、294は、第1及び第2の埋め込みトレース291、293によりディスクリート構成要素281と電氣的に接触させられる。カンチレバー支持構造286上の第1及び第2のコンタクトパッド292、294は、電気基板283の頂部表面上の対応する第1及び第2のコンタクト表面296、298に取り付けられる。

【0053】

図17及び図18はディスクリート構成要素アッセンブリ310の、それぞれ断面及び頂部平面図であり、ディスクリート構成要素アッセンブリ310は、ディスクリート構成要素311、横方向支持構造316、及びコンタクトパッド318、320を含む。支持構造316は、ディスクリート構成要素311を上側部312と下側部314とに分割する位置でディスクリート構成要素311上に搭載される。ディスクリート構成要素の下側部314は、基板324を介して延びる孔323内に配置される。コンタクトパッド318及び320が、横方向支持構造316の下側表面322上に搭載される。横方向支持構造316の上側表面332上のトレース328、330が、コンタクトパッド324、326をディスクリート構成要素311に取り付ける。トレース328、330は、コンタクトパッド324、326との接触を成すように横方向支持構造316を介して下方に延びる。ディスクリート構成要素310の下側部314が孔323の深さに等しい高さを有し得ることが図17から分かるだろう。別の実施例において、下側部314の高さは、孔323の深さより大きくし得る。更に別の実施例において、下側部314の高さは孔323の深さより低くし得る。

【0054】

図19で図示するように、回路パッケージをつくる方法が、ブロック302において図示するように、基板に孔をつくることを含む。この方法は更に、ブロック304において図示するように、孔にディスクリート構成要素を搭載することを含む。この方法は306において更に図示するように、ディスクリート構成要素を基板に電氣的に接続することを含む。

【0055】

図20で図示するように、デュアルリードフレーム回路パッケージをつくる方法が、ブロック312において図示するように、ディスクリート構成要素の第1の端部を第1のリードフレームの孔に配置し、ディスクリート構成要素を第1のリードフレームに接続することを含む。この方法はまた、ブロック314において図示するように、ディスクリート構成要素の第2の端部を第2のリードフレームの孔に配置し、ディスクリート構成要素を第2のリードフレームに接続することを含む。

【 0 0 5 6 】

図 2 1 で図示するように、ディスクリート構成要素アッセンブリをつくる方法が、ブロック 3 2 2 において図示するように、支持構造をディスクリート構成要素上に搭載すること、及びブロック 3 2 4 において図示するように、複数のコンタクトパッドを支持構造上に搭載することを含み得、これらのパッドは、ディスクリート構成要素の横方向外方に配置される。

【 0 0 5 7 】


図 2 2 で図示するように、ディスクリート構成要素を基板上に搭載する方法が、ブロック 3 3 2 で図示するように、基板に孔を形成すること、及びブロック 3 3 4 で図示するように、ディスクリート構成要素の少なくとも一部を孔に吊り下げることを含み得る。

10


【 0 0 5 8 】

当業者であれば、本発明の特許請求の範囲内で、説明した例示の実施例に変形が成され得ること、及び多くの他の実施例が可能であることが分かるであろう。


【 図 1 】




【 図 2 】



【 図 3 】



【図 4】

FIG. 4
(従来技術)

【図 5】




FIG. 5

【図 5 A】




FIG. 5A

【図 5 B】






FIG. 5B


【図 6】




【図 7】




【図 8】



【図 9】



【図 10】



【図 1 1】




FIG. 11

【図 1 2】




FIG. 12

【図 1 3】




FIG. 13

【図 1 7】




FIG. 17

【図 1 8】




FIG. 18

【図 1 4】




FIG. 14

【図 1 5】




FIG. 15

【図 1 6】




FIG. 16

【図 1 9】




FIG. 19

【図 2 0】




FIG. 20

【図 2 1】




FIG. 21

【図 2 2】




FIG. 22

フロントページの続き

審査官 多賀 和宏

- (56)参考文献 実開昭64-016619(JP,U)
特開2003-124428(JP,A)
特開2004-006828(JP,A)
実開昭58-105111(JP,U)
実開昭54-110764(JP,U)
特開2005-302928(JP,A)
米国特許出願公開第2011/0140262(US,A1)
特開平08-130125(JP,A)
実開昭57-035078(JP,U)
実開昭57-175480(JP,U)
実開平02-096766(JP,U)
特開2012-079847(JP,A)
特開2012-005163(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L 23/12、25/00-25/18
H05K 1/18