

【公報種別】特許法第17条の2の規定による補正の掲載
 【部門区分】第6部門第3区分
 【発行日】平成18年1月5日(2006.1.5)

【公表番号】特表2005-515517(P2005-515517A)
 【公表日】平成17年5月26日(2005.5.26)
 【年通号数】公開・登録公報2005-020
 【出願番号】特願2002-589945(P2002-589945)
 【国際特許分類】

G 0 6 F 21/02 (2006.01)

G 0 6 F 9/46 (2006.01)

【F I】

G 0 6 F 12/14 5 1 0 C

G 0 6 F 9/46 3 6 0 D

【手続補正書】

【提出日】平成17年10月27日(2005.10.27)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

バスと、

前記バスに接続されたメモリであって、複数のメモリユニットに分割された複数の格納位置を含むメモリと、

前記バス経由で前記メモリにアクセスすべく接続されたデバイスとを含むコンピュータシステムであって、

前記デバイスは、コンピュータシステムがシステムマネージメントモード(SMM)で動作しているかどうかを判定するように構成され、

コンピュータシステムがシステムマネージメントモード(SMM)で動作しているかどうかの前記判定に基づいて、

前記複数のメモリユニットのうちの1以上に対するアクセスを制御するように構成可能に構成された1以上のロックを含む、コンピュータシステム。

【請求項2】

前記メモリがROMである、請求項1記載のコンピュータシステム。

【請求項3】

前記ROMがBIOS ROMである、請求項2記載のコンピュータシステム。

【請求項4】

前記ロックが複数のレジスタを含み、前記複数のレジスタのうちの1以上における1以上のエントリが、前記メモリユニットのうちの1以上に対するアクセス制御設定を示すものである、請求項1記載のコンピュータシステム。

【請求項5】

前記複数のレジスタのうちの少なくとも1つが前記メモリブロックのうちの1つに対する3つのロックビットを格納するように構成され、これらの3つのロックビットが、読み出しロックビット、書き込みロックビット、ロックダウンビットであり、前記ロックダウンビットが設定されている間は前記読み出しロックビットと前記書き込みロックビットとがリセットまで永続する、請求項4記載のコンピュータシステム。

【請求項6】

前記複数のレジスタのうちの少なくとも1つが、8ビットを格納するように構成され、これらの8ビットが、前記メモリブロックのうちの1つに対する3つのロックビットと、前記メモリブロックのうちの別の1つに対する別の3つのロックビットとを含み、これら3つのロックビットが、第1の読み出しロックビットと、第1の書き込みロックビットと、第1のロックダウンビットとを含み、前記第1のロックダウンビットが設定されている間は、前記第1の読み出しロックビットと前記第1の書き込みロックビットとがリセットまで永続し、前記別の3つのロックビットが、第2の読み出しロックビットと、第2の書き込みロックビットと、第2のロックダウンビットとを含み、前記第2のロックダウンビットが設定されている間は前記第2の読み出しロックビットと前記第2の書き込みロックビットとがリセットまで永続する、請求項4記載のコンピュータシステム。

【請求項7】

BIOSデータが組み込まれた複数の第1の格納位置と、
複数の第2の格納位置であって、

SMMにおいてのみ読み取り可能な複数の第1のブロックと、

SMMならびにSMM以外の少なくとも1つの動作モードにおいて読み取り可能な複数の第2のブロックとを含む複数の第2の格納位置と、
を含むメモリ。

【請求項8】

前記複数の第1のブロックが、
書き込み1回ロックのあるブロックと、
消去不可ロックのあるブロックと、

SMMならびにSMM以外の少なくとも1つの動作モードで書き込み可能なブロックと

、
のうちの少なくとも1つを含む、請求項7記載のメモリ。

【請求項9】

前記複数の第2のブロックが、
書き込み1回ロックのあるブロックと、
消去不可ロックのあるブロックと、

SMMならびにSMM以外の少なくとも1つの動作モードで書き込み可能なブロックと

、
のうちの少なくとも1つを含む、請求項7記載のメモリ。

【請求項10】

コンピュータシステムを動作させるための方法であって、

1以上のメモリアドレスに対するメモリトランザクションを要求する処理と、

前記1以上のメモリアドレスのロックステータスを判断する処理と、

前記1以上のメモリアドレスのロックステータスを返す処理と、

コンピュータシステムがシステムマネージメントモード(SMM)で動作しているかどうかを判定する処理と、

コンピュータシステムがシステムマネージメントモード(SMM)で動作しているかどうかの前記判定に基づいて、前記1以上のメモリアドレスに対するメモリトランザクションが許可されていないことが前記ロックステータスで示された場合に、前記1以上のメモリアドレスのロックステータスを変更可能であるか否かを判断する処理と、

前記1以上のメモリアドレスのロックステータスを変更可能である場合に、前記1以上のメモリアドレスのロックステータスを変更して前記メモリトランザクションを許可する処理とを含む、方法。

【請求項11】

前記ロックステータスを判断する処理が、第1のロックビットを読み出す処理を含み、前記ロックステータスを返す処理が、前記第1のロックビットの値を返す処理を含む、請求項10記載の方法。

【請求項12】

前記 1 以上のメモリアドレスのロックステータスを変更可能であるか否かを判断する処理が、第 2 のロックビットを読み出す処理を含む、請求項 1 1 記載の方法。

【請求項 1 3】

前記 1 以上のメモリアドレスのロックステータスを変更してメモリトランザクションを許可する処理が、前記第 1 のロックビットの値を変更する処理を含む、請求項 1 2 記載の方法。

【請求項 1 4】

いずれかの記憶位置に対するメモリトランザクションの要求を第 1 のデバイスから発行する処理と、

このメモリトランザクションの要求を、前記記憶位置あるいはその記憶位置の内容のコピーを含まない第 2 のデバイスで受信する処理と、

前記メモリトランザクションの要求を発行した第 1 のデバイスに前記第 2 のデバイスから応答を返す処理とを含む、コンピュータシステムを動作させる方法。

【請求項 1 5】

前記第 2 のデバイスから応答を返す処理が、前記メモリトランザクションを前記記憶位置に到達させることなく前記メモリトランザクションを終える処理を含む、請求項 1 4 記載の方法。

【請求項 1 6】

前記メモリトランザクションの要求に記憶位置で答えることなく前記メモリトランザクションの要求を終える処理をさらに含む、請求項 1 4 記載の方法。

【請求項 1 7】

前記第 2 のデバイスが、前記第 1 のデバイスと前記記憶位置との間に接続されたブリッジを含み、前記メモリトランザクションの要求を発行した第 1 のデバイスに第 2 のデバイスから前記応答を返す処理が、前記メモリトランザクションの要求を発行した第 1 のデバイスに前記ブリッジから応答を返す処理を含む、請求項 1 4 記載の方法。

【請求項 1 8】

コンピュータシステムが第 1 の動作モードで動作している場合に、前記メモリトランザクションの要求を発行した第 1 のデバイスにブリッジから前記応答を返す処理が、前記記憶位置に対するメモリトランザクションの要求の受信時にあらかじめ定められた値を持つ前記ブリッジ内のアクセスフィルタから応答する処理を含む、請求項 1 7 記載の方法。

【請求項 1 9】

前記記憶位置に対するメモリトランザクションの要求を前記第 1 のデバイスから発行する処理が、メモリ、ROM またはフラッシュメモリ内の記憶位置に対するメモリトランザクションの要求を前記第 1 のデバイスから発行する処理を含む、請求項 1 8 記載の方法。

【請求項 2 0】

前記第 1 のデバイスがセキュリティハードウェアを含み、前記メモリトランザクションの要求を前記記憶位置あるいはその記憶位置の内容のコピーを含まない第 2 のデバイスで受信する処理が、前記第 1 のデバイス内のセキュリティハードウェアで前記メモリトランザクションの要求を受信する処理を含み、前記メモリトランザクションの要求を発行した第 1 のデバイスに前記第 2 のデバイスから応答を返す処理が、メモリトランザクションの要求を発行した前記第 1 のデバイスに前記セキュリティハードウェアから応答を返す処理を含む、請求項 1 4 記載の方法。

【請求項 2 1】

前記応答を返す前に前記第 2 のデバイス内の記憶位置から第 1 の値を読み出す処理をさらに含み、前記第 2 のデバイス内の前記記憶位置が前記メモリトランザクション用の記憶位置とは異なるものである、請求項 1 4 記載の方法。