



(19)中華民國智慧財產局

(12)發明說明書公開本

(11)公開編號：TW 201125091 A1

(43)公開日：中華民國 100 (2011) 年 07 月 16 日

(21)申請案號：099101079

(22)申請日：中華民國 99 (2010) 年 01 月 15 日

(51)Int. Cl. : *H01L23/495 (2006.01)*

H01L21/60 (2006.01)

G06F19/00 (2006.01)

(71)申請人：彭德保(中華民國) (TW)

新竹縣竹北市光明二街 38 號

沈威廷(中華民國) (TW)

吳鳳南路 411 號

張貴祺(中華民國) (TW)

彰化縣彰化市彰美路 1 段 242 號

(72)發明人：彭德保(TW)；沈威廷(TW)；張貴祺(TW)

(74)代理人：林火泉


申請實體審查：有 申請專利範圍項數：14 項 圖式數：7 共 23 頁

(54)名稱

導線架打線位置檢測法

(57)摘要

本發明係揭露一種導線架打線位置檢測法，首先取得一導線架之打線區域影像，及其對應且標有鐸點之標準導線架圖形。接著於區域影像與導線架圖形分別標示對應之參考位置。再來對區域影像與導線架圖形之每一引腳，分別給對應之虛擬碼。下一步驟則將區域影像之每一引腳進行處理，以分別取得一引腳理想中軸。取得後係根據上述參考位置，計算鐸點對應於區域影像之待校正座標，最後係藉由虛擬碼之對應關係，修正待校正座標為已校正座標，並使其位於對應之引腳理想中軸上。本發明可校正打線區域影像與導線架圖形的偏離，以避免錯鐸線的發生。



六、發明說明：

【發明所屬之技術領域】

本發明係有關一種位置檢測法，特別是關於一種導線架打線位置檢測法。

【先前技術】

鐳線（Wire Bonding），俗稱打線是積體電路（IC）封裝中最重要的一道製程，以金線、鋁線或銅線來連接 IC 晶片上的 I/O 墊片（Pad）與導線架之引腳（Lead），使得電子訊號得以傳輸。當封裝廠收到已製造好的導線架後，製程工程師會依據該導線架對應之電腦輔助設計（CAD）圖檔，來設定鐳線機的每一個鐳線點之正確座標位置，隨著 IC 功能越來越強大，鐳線的數目也越來越多，已多達數百條線，若以一個有 300 條線的 IC 為例，製程工程師需要花費 2~3 小時，才能完成其鐳線點位置的設定，在這漫長且複雜的設定過程中，需要極度的細心與耐心才可能不發生任何錯誤，才可能完成這項幾近不可能的任務。

近年來，封裝廠經由 CAD 下載的程序，直接將 CAD 圖中的每一個鐳線點的座標位置，經由轉換的程序，直接轉換成鐳線機的程式，來取代傳統手動的方式逐一設定每一個座標位置。理論上，透過 CAD 下載的程序，可將鐳線機的每一個鐳線點的座標位置，設定正確無誤；但實務上，透過 CAD 下載的程序所轉換出來的每一個鐳線點的座標位置（引腳端的鐳線點座標位置），與實際上最佳的座標位置，存在著一定的差距，其主要的原因有三：

其一為導線架光罩或模具設計的誤差，導線架光罩或模具設計會以封

裝廠提供的原始設計 CAD 圖為基準作一些調整，主要調整都與導線架在製作之蝕刻或電鍍過程有關；同樣地，另一原因為導線架製造過程中的變異；而最後一個原因為原始 CAD 圖的偏移，在設計繪製 CAD 圖時，為方便人員觀看，讓落在 CAD 圖上同一根引腳的多條線，能清楚分辨，以避免因為重疊而誤判，而會刻意將這些線不繪製在引腳的中軸上，使彼此有空隙，故在端點轉換至導線架後也需要以人工將端點校正至中軸上。

因為以上的原因，即使透過 CAD 下載的程序，所轉換出來的每一個鐸線點的座標位置，仍需要透過人工逐一的調整。但在人工調整的過程中，卻無法完全避免因疏失而調整錯誤，產生錯誤的鐸線點座標位置而鐸接到錯誤的引腳上，導致錯鐸線。因此在調整之後，都必須試打一個新的樣品、並且仔細的檢查，來避免錯鐸線的發生。

錯鐸線是無法重工的，鐸線後即無法修復為正確的鐸線位置，這是一個相當嚴重的問題，通常都需要付出巨額的賠償金。直到目前，封裝廠還是以人工，透過高倍顯微鏡，逐一的檢查每一個鐸線點的位置是否正確，極為費時費力且容易出錯，其速度也無法和鐸線機匹配而無法同步進行。

因此，本發明係在針對上述之困擾，提出一種導線架打線位置檢測法，以解決習知所產生的問題。

【發明內容】

本發明之主要目的，在於提供一種導線架打線位置檢測法，其係將一導線架之打線區域影像，與其對應之原始圖檔進行比對，以校正實際鐸線端點的位置，此法可取代人工作業及避免因為人為疏忽所導致的錯鐸線，也大幅縮減人工作業所需的時間。

為達上述目的，本發明提供一種導線架打線位置檢測法，首先取得一導線架之打線區域影像，及一與其對應之標準導線架圖形，此標準導線架圖形標有複數標準鉗線端點。接著於打線區域影像與標準導線架圖形分別標示至少二第一、第二參考位置，且每一第一、第二參考位置係分別相互對應。再來對打線區域影像與標準導線架圖形之每一引腳，分別給一獨立之第一、第二虛擬碼，且每一第一、第二虛擬碼亦分別相互對應。下一步驟則將打線區域影像之每一引腳進行細線化處理，以分別取得一引腳中軸，取得後再對引腳中軸進行移除及修補，以分別得到引腳理想中軸。下一步係根據第一、第二參考位置之座標，計算標準鉗線端點對應於打線區域影像之待校正座標，最後係藉由第一、第二虛擬碼之對應關係，修正待校正座標為已校正座標，並使其位於對應之引腳理想中軸上。

茲為使 貴審查委員對本發明之結構特徵及所達成之功效，能有更進一步之瞭解與認識，謹佐以較佳之實施例圖及配合詳細之說明，說明如後：

【實施方式】

有鑑於習知利用人工方式來對導線架之鉗線端點進行檢測，係相當費時費力，且容易出錯，因此本發明係提出一種導線架打線位置檢測法，以改善習知技術，茲說明如下，請同時參閱第 1 圖與第 2(a)圖至第 2(b)圖，由於導線架有基板導線架與金屬導線架兩種，以下先以金屬導線架為例進行說明。

首先如步驟 S10 所示，取得一導線架之打線區域影像，及一與其對應之標準導線架圖形，打線區域影像為實際拍攝而來，標準導線架圖形為電腦輔助設計（CAD）圖檔，且標有複數標準鉗線端點，此外，此打線區域

影像與標準導線架圖形分別為灰階影像與灰階圖形。舉例來說，如第 2(a) 圖所示，其左側圖為上述之打線區域影像 10，其右側圖為標準導線架圖形 12，打線區域影像 10 包含一積體電路 (IC) 底座 14、與積體電路底座 14 連接之支撐架 16，及分佈於四周的複數引腳 18，同樣地，標準導線架圖形 12 包含一標準積體電路 (IC) 底座 20、與標準積體電路底座 20 連接之標準支撐架 22，及分佈於四周的複數標準引腳 24，另外在標準引腳上 24，標有複數標準鉗線端點 26。

接著如步驟 S12 所示，對打線區域影像與標準導線架圖形進行二值化處理，使打線區域影像與標準導線架圖形分別為黑白分明的影像與圖形。舉例來說，在第 2(a) 圖中，打線區域影像 10 之積體電路底座 14、支撐架 16，及複數引腳 18 皆呈現黑色，其餘部分則呈白色，另外，標準導線架圖形 12 之標準積體電路底座 20、標準支撐架 22、複數標準引腳 24，及標準鉗線端點 26 皆呈現黑色，其餘部分則呈白色。

再來如步驟 S14 所示，由於打線區域影像與標準導線架圖形極其近似，故於打線區域影像與標準導線架圖形分別標示至少二第一、第二參考位置，且每一第一、第二參考位置係分別相互對應，在此實施例中，第一、第二參考位置的數量皆以二為例，且此二第一參考位置相距愈遠愈好，此二第二參考位置相距亦愈遠愈好，因有助於之後進行座標對位的精準度。舉例來說，如第 2(b) 圖所示，打線區域影像 10 上標有二第一參考點 28、30，其係分別設於相距最遠的二引腳 18 旁，此二第一參考點 28、30 的所在位置分別作為二第一參考位置。同樣地，標準導線架圖形 12 上標有二第二參考點 32、34，其係分別設於相距最遠的二標準引腳 24 旁，此二第二參考點

32、34 的所在位置分別作為第二參考位置。

下一步如步驟 S16 所示，對打線區域影像與標準導線架圖形之每一引腳，分別給一獨立之第一、第二虛擬碼，且每一第一、第二虛擬碼係分別相互對應。舉例來說，在第 2(b)圖之打線區域影像 10 中，由於引腳 18 數量為 100 個，因此可於打線區域影像 10 上，從最靠近第一參考點 28 之引腳 18，依順時針方向，依序給予 1~100 之第一虛擬碼。此第一虛擬碼不一定要限制在從 1 開始，並從 100 結束，只要每一個第一虛擬碼的號碼都不同即可。同樣地，於標準導線架圖形 12 上，從最靠近第二參考點 32 之標準引腳 24，依順時針方向，依序給予 1~100 之第二虛擬碼。此第二虛擬碼亦不一定要限制在從 1 開始，並從 100 結束，只要每一個第二虛擬碼的號碼必須分別與第一虛擬碼相互對應即可，也就是分別標上與第一虛擬碼相同的號碼。

以下請同時參閱第 1 圖及第 3(a)圖至第 3(d)圖。

虛擬碼給予之後，如步驟 S18 所示，將打線區域影像之每一引腳進行細線化處理，以分別取得一引腳中軸。舉例來說，如第 3(a)圖所示，打線區域影像 10 之每一引腳 18 的引腳中軸 36 係以虛線表示。由圖可知，引腳中軸 36 並未準確地位於每一引腳 18 之對稱中軸上。

因此，便進行下一步驟，如步驟 S20 所示，對引腳中軸進行移除及修補，以分別得到引腳理想中軸，使此引腳理想中軸準確地位於每一引腳之對稱中軸上。舉例來說，如第 3(b)圖所示，打線區域影像 10 之每一引腳 18 的引腳理想中軸 38 係以虛線表示，且其係準確地位於每一引腳之對稱中軸上。

接著如步驟 S22 所示，根據第一、第二參考位置之座標，計算標準鉅線端點對應於打線區域影像之待校正座標。此待校正座標係利用下列式

(1)、式 (2)、式 (3) 取得。

$$X_W = (R \times X_{CAD}) + X_C \quad (1)$$

$$Y_W = (R \times Y_{CAD}) + Y_C \quad (2)$$

$$R = D_1 / D_2 \quad (3)$$

其中 X_W 為待校正座標之水平座標， Y_W 為待校正座標之垂直座標， X_{CAD} 為每一標準鉅線端點在標準導線架圖形上之水平座標， Y_{CAD} 為每一標準鉅線端點在標準導線架圖形上之垂直座標， X_C 為打線區域影像之積體電路底座中心之水平座標， Y_C 為打線區域影像之積體電路底座中心之垂直座標， D_1 為二第一參考位置之間的距離， D_2 為二第二參考位置之間的距離。

舉例來說，利用上述方式對第 3(b)圖之打線區域影像 10 計算每一待校正座標，則如第 3(c)圖所示，可得到與標準鉅線端點對應之複數鉅線端點 40，其中每個鉅線端點 40 的待校正座標並非皆位於引腳理想中軸 38 上，此些鉅線端點 40 係包含第一、第二鉅線端點 42、44，如第一鉅線端點 42 的待校正座標係位在引腳理想中軸 38 上，但第二鉅線端點 44 的待校正座標則未位在引腳理想中軸 38 上。

由於打線區域影像與標準導線架圖形之每一引腳都有對應之虛擬碼，因此再來則藉由第一、第二虛擬碼之對應關係，修正待校正座標為已校正座標，並使其位於對應之引腳理想中軸上，以避免錯鉅線的發生。

詳細步驟如步驟 S24 所示，藉由上述第一、第二虛擬碼之對應關係，判斷每一待校正座標是否位於對應之引腳理想中軸上，若是，則如步驟 S26

所示，結束整個流程；若否，則如步驟 S28 所示，則修正待校正座標為已校正座標，並使其位於對應之引腳理想中軸上。舉例來說，在第 3(c)圖中，若對第一鐸線端點 42 進行判斷，則發現其待校正座標係位在引腳理想中軸 38 上，因此不進行任何動作。但若對第二鐸線端點 44 進行判斷，則發現其待校正座標未位在引腳理想中軸 38 上，因此修正其待校正座標為已校正座標，並使其位於對應之引腳理想中軸 38 上，如第 3(d)圖所示。其中還要注意，鐸線端點 40 的待校正座標在進行修正時，必須最接近對應之已校正座標。

此外，修正的同時，相鄰之二已校正座標相距距離係大於或等於一預設安全距離，且每一已校正座標與對應之引腳的下緣相距距離，係大於或等於一預設警示距離。舉例來說，如第 4 圖所示，第一、第二鐸線端點 42、44 係相距一預設安全距離 a ，以避免未來在進行打線時，鐸線因為鐸線端點過於接近而造成彼此破壞的風險。另外，第一、第二鐸線端點 42、44 與引腳 18 之下緣 46 相距的距離，係大於一預設警示距離，以免造成實際打線時，端點超出引腳範圍之風險。

以上為金屬導線架之打線位置檢測法流程，若導線架為基板導線架時，由於打線區域影像上的引腳常有變形、露金、位移等問題，常會導致引腳編號不一致的情形。因此在第 1 圖中，於步驟 S14 後，必須先進行一影像修正步驟，其係將打線區域影像與標準導線架圖形互相重疊，以利用粒子群最佳化法（Particle Swarm Optimization, PSO）找出打線區域影像與標準導線架圖形之重疊區域，並藉此對打線區域影像進行修正，也就是刪除重疊面積不夠大的區域，以過濾露金、減少引腳變形、引腳平移或引腳

寬度不一的困擾，最後再進行步驟 S16。在給予對應之虛擬碼時，不需依照順時針方向給予，只需要確認每個引腳都給到即可。

不管是對於金屬導線架或基板導線架而言，由於端點校正需要高解析度的影像來模擬實際銲線端點是否位於引腳上準確可靠的位置，而礙於相機本身低解析度的限制，必須使用第 5 圖之流程方法，以取得上述導線架之高解析度的打線區域影像。首先如步驟 S30 所示，利用相機，如工業級的電荷耦合器（charge-coupled device, CCD）灰階相機，將導線架分成複數個區塊進行拍攝取像，以得到複數個導線架子影像。接著如步驟 S32 所示，結合此複數個導線架子影像，以得到一完整導線架影像。最後如步驟 S34 所示，透過去除導線架影像中導線架打線區域以外的影像，取得一導線架之打線區域影像。

表一是將本發明提供的技術進行實驗，並與以人工方式進行導線架位置檢測之先前技術加以比較，發現在校正時間上，本發明至少比人工方式快 60 倍，且引腳數與端點數愈多，則愈能顯現其高效率，此乃本發明之卓越之處。

表一

項目	演算法校正時間	人工校正時間
引腳數：64 端點數：116	27 秒	（約）30 分鐘
引腳數：176 端點數：176	35 秒	（約）48 分鐘
引腳數：216 端點數：303	38 秒	（約）90 分鐘

綜上所述，本發明利用拍攝方式，以取得一導線架之打線區域影像，

並將其與原 CAD 圖檔進行比對，以校正實際鐸線端點的位置，此法可取代人工作業及避免因為人為疏忽所導致的錯鐸線，也大幅縮減人工作業所需的時間。

以上所述者，僅為本發明一較佳實施例而已，並非用來限定本發明實施之範圍，故舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。

【圖式簡單說明】

- 第 1 圖為本發明之檢測流程圖。
- 第 2(a)圖至第 2(b)圖為本發明對一導線架之打線區域影像，及與其對應之標準導線架圖形進行各步驟處理的結構示意圖。
- 第 3(a)圖至第 3(d)圖對打線區域影像進行各步驟處理的結構示意圖。
- 第 4 圖為本發明之第一、第二鐸線端點位於腳位上之示意圖。
- 第 5 圖為本發明之打線區域影像的取得流程圖。

【主要元件符號說明】

10	打線區域影像	12	標準導線架圖形
14	積體電路底座	16	支撐架
18	引腳	20	標準積體電路底座
22	標準支撐架	24	標準引腳
26	標準鐸線端點	28	第一參考點
30	第一參考點	32	第二參考點
34	第二參考點	36	引腳中軸
38	引腳理想中軸	40	鐸線端點

42 第一鐸線端點

44 第二鐸線端點

46 下緣

發明專利說明書

(本說明書格式、順序，請勿任意更動，※記號部分請勿填寫)

※申請案號： 99101079 H01L 23/495 (2006.01)

※申請日： 99.1.15 ※IPC 分類： H01L 21/60 (2006.01)

G06F 19/00 (2006.01)

一、發明名稱：(中文/英文)

導線架打線位置檢測法

二、中文發明摘要：

本發明係揭露一種導線架打線位置檢測法，首先取得一導線架之打線區域影像，及其對應且標有鐸點之標準導線架圖形。接著於區域影像與導線架圖形分別標示對應之參考位置。再來對區域影像與導線架圖形之每一引腳，分別給對應之虛擬碼。下一步驟則將區域影像之每一引腳進行處理，以分別取得一引腳理想中軸。取得後係根據上述參考位置，計算鐸點對應於區域影像之待校正座標，最後係藉由虛擬碼之對應關係，修正待校正座標為已校正座標，並使其位於對應之引腳理想中軸上。本發明可校正打線區域影像與導線架圖形的偏離，以避免錯鐸線的發生。

三、英文發明摘要：

七、申請專利範圍：

1. 一種導線架打線位置檢測法，其係包含下列步驟：

取得一導線架之打線區域影像，及一與其對應之標準導線架圖形，該標

準導線架圖形標有複數標準鉢線端點；

於該打線區域影像與該標準導線架圖形分別標示至少二第一、第二參考

位置，且每一該第一、第二參考位置係分別相互對應；

對該打線區域影像與該標準導線架圖形之每一引腳，分別給一獨立之第

一、第二虛擬碼，且每一該第一、第二虛擬碼係分別相互對應；

將該打線區域影像之每一該引腳進行細線化處理，以分別取得一引腳中軸；

對該引腳中軸進行移除及修補，以分別得到引腳理想中軸；

根據該些第一、第二參考位置之座標，計算該些標準鉢線端點對應於該打線區域影像之待校正座標；以及

藉由該第一、第二虛擬碼之對應關係，修正該待校正座標為已校正座標，並使其位於對應之該引腳理想中軸上。

2. 如申請專利範圍第 1 項所述之導線架打線位置檢測法，其中在藉由該第一、第二虛擬碼之對應關係，修正該待校正座標為該已校正座標之步驟中，更包含下列步驟：

藉由該第一、第二虛擬碼之對應關係，判斷每一該待校正座標是否位於對應之該引腳理想中軸上：

若是，結束；以及

若否，則修正該待校正座標為該已校正座標，並使其位於對應之該引

腳理想中軸上。

3. 如申請專利範圍第 1 項所述之導線架打線位置檢測法，其中在取得該導線架之該打線區域影像之步驟更包含下列步驟：

將該導線架分成複數個區塊進行拍攝取像，以得到複數個導線架子影像；結合該些導線架子影像，以得到一完整導線架影像；以及從該完整導線架影像中擷取該打線區域影像。

4. 如申請專利範圍第 1 項所述之導線架打線位置檢測法，其中該標準導線架圖形為電腦輔助設計（CAD）圖檔。

5. 如申請專利範圍第 1 項所述之導線架打線位置檢測法，其中該打線區域影像與該標準導線架圖形係分別為灰階影像與灰階圖形。

6. 如申請專利範圍第 1 項所述之導線架打線位置檢測法，其中在取得該打線區域影像與該標準導線架圖形之步驟後，更可對該打線區域影像與該標準導線架圖形進行二值化處理，再進行對該打線區域影像與該標準導線架圖形分別標示該等第一、第二參考位置之步驟。

7. 如申請專利範圍第 1 項所述之導線架打線位置檢測法，其中該導線架為金屬導線架。

8. 如申請專利範圍第 1 項所述之導線架打線位置檢測法，其中該待校正座標係利用下列公式取得：

$$X_w = (R \times X_{CAD}) + X_C;$$


$$Y_w = (R \times Y_{CAD}) + Y_C; \text{ 以及}$$

$R = D_1 / D_2$ ，其中 X_w 為該待校正座標之水平座標， Y_w 為該待校正座標之垂直座標， X_{CAD} 為每一該標準鉗線端點在該標準導線架圖形上之水平


座標， Y_{CAD} 為每一該標準鐸線端點在該標準導線架圖形上之垂直座標， X_C 為該打線區域影像之積體電路 (IC) 底座中心之水平座標， Y_C 為該打線區域影像之積體電路底座中心之垂直座標， D_1 為該二第一參考位置之間的距離， D_2 為該二第二參考位置之間的距離。

9. 如申請專利範圍第 1 項所述之導線架打線位置檢測法，其中該已校正座標係最接近該待校正座標。
10. 如申請專利範圍第 1 項所述之導線架打線位置檢測法，其中相鄰之該二已校正座標相距距離係大於或等於一預設安全距離。
11. 如申請專利範圍第 1 項所述之導線架打線位置檢測法，其中該些已校正座標與對應之該引腳的下緣相距距離，係大於或等於一預設警示距離。
12. 如申請專利範圍第 1 項所述之導線架打線位置檢測法，其中該導線架為基板導線架。
13. 如申請專利範圍第 12 項所述之導線架打線位置檢測法，其中在於該打線區域影像與該標準導線架圖形分別標示至少二該第一、第二參考位置之步驟後，係進行一影像修正步驟，其係將該打線區域影像與該標準導線架圖形互相重疊，以找出該打線區域影像與該標準導線架圖形之重疊區域，並藉此對該打線區域影像進行修正，再進行對該打線區域影像與該標準導線架圖形之每一該引腳，分別給該獨立之第一、第二虛擬碼之步驟。
14. 如申請專利範圍第 13 項所述之導線架打線位置檢測法，其中該影像修正步驟中，係利用一粒子群最佳化法 (Particle Swarm Optimization, PSO) 執行。


八、圖式：




第 1 圖




第 2(a) 圖




第 2(b) 圖




第 3(a) 圖




第 3(b) 圖




第 3(c) 圖



第 3(d) 圖



第 4 圖



第 5 圖

四、指定代表圖：

(一)本案指定代表圖為：第（ 1 ）圖。

(二)本代表圖之元件符號簡單說明：

無。

五、本案若有化學式時，請揭示最能顯示發明特徵的化學式：