

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第3670039号  
(P3670039)

(45) 発行日 平成17年7月13日(2005.7.13)

(24) 登録日 平成17年4月22日(2005.4.22)

(51) Int. Cl.<sup>7</sup>

G06F 9/38

F I

G06F 9/38 310F

請求項の数 35 (全 61 頁)

<p>(21) 出願番号 特願平6-263317                  (22) 出願日 平成6年10月27日(1994.10.27)                  (65) 公開番号 特開平7-182160                  (43) 公開日 平成7年7月21日(1995.7.21)                  審査請求日 平成13年10月17日(2001.10.17)                  (31) 優先権主張番号 146382                  (32) 優先日 平成5年10月29日(1993.10.29)                  (33) 優先権主張国 米国(US)</p>	<p>(73) 特許権者 591016172                  アドバンスト・マイクロ・デバイス・                  インコーポレイテッド                  ADVANCED MICRO DEVI                  CES INCORPORATED                  アメリカ合衆国、94088-3453                  カリフォルニア州、サニibel、ピー・                  オウ・ボックス・3453、ワン・エイ・                  エム・ディ・プレイス、メイル・ストップ                  ・68(番地なし)                  (74) 代理人 100064746                  弁理士 深見 久郎                  (74) 代理人 100085132                  弁理士 森田 俊雄</p> <p style="text-align: right;">最終頁に続く</p>
--	---

(54) 【発明の名称】 スーパースカラマイクロプロセッサ

(57) 【特許請求の範囲】

【請求項1】

スーパースカラマイクロプロセッサであって、  
 同じマイクロプロセッササイクル中に複数の命令をデコードするための複数命令デコーダを含み、前記デコーダは同じマイクロプロセッササイクル内に整数および浮動小数点命令の両方をデコードし、さらに  
 前記デコーダに結合されるデータ処理バスと、  
 前記データ処理バスに結合され、分岐予測時命令を推論実行する整数機能ユニットと、  
 前記データ処理バスに結合され、分岐予測時命令を推論実行する浮動小数点機能ユニットと、  
 前記データ処理バスに結合され、前記整数機能ユニットおよび前記浮動小数点機能ユニットにより共有され、分岐命令の分岐方向を推論する分岐予測ユニットと、  
 前記データ処理バスに結合されて、前記整数機能ユニットおよび前記浮動小数点機能ユニットの両方によって用いられ、前記整数機能ユニットおよび前記浮動小数点機能ユニットの推論実行を可能とし、前記分岐予測推論実行時正しい分岐予測経路に存在するために非推論実行結果となった推論結果を用済みとして退出させかつ誤分岐予測経路の推論結果は非退出とする共通リオーダバッファと、  
 前記リオーダバッファに結合されて、前記リオーダバッファから用済とされて退出された非推論実行結果を受入れて格納する共通レジスタファイルとを含む、スーパースカラマイクロプロセッサ。

10

20

## 【請求項 2】

前記整数機能ユニットが少なくとも1つの待合わせステーションを含む、請求項1に記載のマイクロプロセッサ。

## 【請求項 3】

前記整数機能ユニットが2つの待合わせステーションを含む、請求項1に記載のマイクロプロセッサ。

## 【請求項 4】

前記浮動小数点機能ユニットが少なくとも1つの待合わせステーションを含む、請求項1に記載のマイクロプロセッサ。

## 【請求項 5】

前記浮動小数点機能ユニットが2つの待合わせステーションを含む、請求項1に記載のマイクロプロセッサ。

## 【請求項 6】

前記データ処理バスは、  
 複数のopコードバスと、  
 複数のオペランドバスと、  
 複数の命令タイプバスと、  
 複数の結果バスと、  
 複数の結果タグバスとを含む、請求項1に記載のマイクロプロセッサ。

## 【請求項 7】

前記オペランドバスがオペランドタグバスを含む、請求項6に記載のマイクロプロセッサ。

## 【請求項 8】

前記データ処理バスが予め定められたデータ幅を示し、前記リオーダバッファが、前記データ処理バス幅に等しい幅を示すエントリと、前記データ処理バスのデータ幅の倍数に等しい幅を示すエントリとをストアするメモリ手段を含む、請求項1に記載のマイクロプロセッサ。

## 【請求項 9】

前記デコーダが、プログラム順に整数および浮動小数点命令の両方を発行するための発行手段をさらに含む、請求項1に記載のマイクロプロセッサ。

## 【請求項 10】

前記浮動小数点機能ユニットが、複数のサイズを示すオペランドを処理する、請求項1に記載のマイクロプロセッサ。

## 【請求項 11】

前記浮動小数点機能ユニットが、単精度/倍精度浮動小数点機能ユニットを含む、請求項1に記載のマイクロプロセッサ。

## 【請求項 12】

前記複数命令デコーダが、1マイクロプロセッササイクルにつき4つの命令をデコードすることができる、請求項1に記載のマイクロプロセッサ。

## 【請求項 13】

前記マイクロプロセッサを、命令およびデータがストアされる外部メモリにインタフェースさせるためのバスインタフェースユニットと、

前記バスインタフェースユニットに結合される内部アドレスデータ通信バスと、  
 前記データ処理バスに結合されて、そこからロードおよびストア命令を受取るためのロード/ストア機能ユニットとを含み、前記ロード/ストア機能ユニットは、前記内部アドレスデータ通信バスに結合されて、前記外部メモリに前記ロード/ストア機能ユニットアクセスを与え、さらに

前記内部アドレスデータ通信バスおよび前記デコーダに結合されて、前記デコーダに命令源を与える命令キャッシュと、

前記内部アドレスデータ通信バスおよび前記ロード/ストア機能ユニットに結合される

10

20

30

40

50

データキャッシュとをさらに含み、

前記内部アドレスデータ通信バスは、アドレスおよびデータ情報を前記外部メモリ、前記命令キャッシュおよび前記データキャッシュ間で通信する、請求項 1 に記載のマイクロプロセッサ。

【請求項 1 4】

命令およびデータを前記マイクロプロセッサに与えるための外部メモリと組合わされる、請求項 1 に記載のマイクロプロセッサ。

【請求項 1 5】

前記複数のオペランドバスが、オペランドおよびオペランドタグの両方がそれに伝達されるバスである、請求項 6 に記載のマイクロプロセッサ。

10

【請求項 1 6】

スーパースカラマイクロプロセッサであって、

同じマイクロプロセッササイクル内に複数の命令をデコードするための複数命令デコーダを含み、前記デコーダは、同じマイクロプロセッササイクル内に整数および浮動小数点命令の両方をデコードし、さらに

前記デコーダに結合されるデータ処理バスと、

前記データ処理バスに結合される整数機能ユニットとを含み、前記整数機能ユニットは、前記マイクロプロセッサによる分岐予測時の推論実行を含む順序通りでない命令の実行を可能にするための複数の待合わせステーションを含み、さらに

前記データ処理バスに結合される浮動小数点機能ユニットを含み、前記浮動小数点機能ユニットは、前記マイクロプロセッサによる分岐予測時の推論実行を含む順序通りでない命令の実行を可能にするための複数の待合わせステーションを含み、さらに

20

前記データ処理バスに結合されて、前記整数機能ユニットおよび浮動小数点機能ユニットの両方によって、コンピュータプログラム内のどの分岐が発生されるかを推論的に予測するために用いられる分岐予測ユニットと、

前記データ処理バスに結合されて、前記整数機能ユニットおよび前記浮動小数点機能ユニットの両方によって、そこから命令結果を受取って命令を推論的および順序通りではなく処理することを可能にするために用いられ、分岐予測推論実行時正しい分岐経路に存在するために非推論実行結果となった推論結果を用済みとして退出させ、かつ誤分岐予測経路の推論実行結果は非退出とする共通リオーダバッファと、

30

前記リオーダバッファに結合され、かつ前記整数機能ユニットおよび前記浮動小数点機能ユニットにより非推論実行を行うために用いられ、前記リオーダバッファから用済とされて退出された推論実行結果を受入れて格納するためのレジスタファイルと、

前記データ処理バスに結合されて、前記整数機能ユニットおよび前記浮動小数点機能ユニットの両方によって、情報のロードおよびストアを可能にするために用いられるロード/ストア機能ユニットとを含む、スーパースカラマイクロプロセッサ。

【請求項 1 7】

前記データ処理バスは、

複数のオペコードバスと、

複数のオペランドバスと、

複数の命令タイプバスと、

複数の結果バスと、

複数の結果タグバスとを含む、請求項 1 6 に記載のマイクロプロセッサ。

40

【請求項 1 8】

前記オペランドバスがオペランドタグバスを含む、請求項 1 6 に記載のマイクロプロセッサ。

【請求項 1 9】

前記データ処理バスが予め定められたデータ幅を示し、前記リオーダバッファが、前記データ処理バス幅に等しい幅を示すエントリと、前記データ処理バスのデータ幅の倍数に等しい幅を示すエントリとをストアするためのメモリ手段を含む、請求項 1 6 に記載のマ

50

マイクロプロセッサ。

【請求項 2 0】

前記デコーダが、プログラム順に整数および浮動小数点命令の両方を発行するための発行手段をさらに含む、請求項 1 6 に記載のマイクロプロセッサ。

【請求項 2 1】

前記浮動小数点機能ユニットが、複数のサイズを示すオペランドを処理する、請求項 1 6 に記載のマイクロプロセッサ。

【請求項 2 2】

前記浮動小数点機能ユニットが、単精度 / 倍精度浮動小数点機能ユニットを含む、請求項 1 6 に記載のマイクロプロセッサ。

10

【請求項 2 3】

前記複数命令デコーダが、1 マイクロプロセッササイクルにつき 4 つの命令をデコードすることができる、請求項 1 6 に記載のマイクロプロセッサ。

【請求項 2 4】

前記マイクロプロセッサを、命令およびデータがストアされる外部メモリにインタフェースさせるためのバスインタフェースユニットと、

前記バスインタフェースユニットに結合される内部アドレスデータ通信バスと、

前記内部アドレスデータ通信バスおよび前記デコーダに結合されて、前記デコーダに命令源を供給する命令キャッシュと、

前記内部アドレスデータ通信バスおよび前記ロード / ストア機能ユニットに結合されるデータキャッシュとをさらに含み、

20

前記内部アドレスデータ通信バスは、前記外部メモリ、前記命令キャッシュおよび前記データキャッシュ間でアドレスおよびデータ情報を通信する、請求項 1 6 に記載のマイクロプロセッサ。

【請求項 2 5】

前記マイクロプロセッサに命令およびデータを与えるための外部メモリと組合わされる、請求項 1 6 に記載のマイクロプロセッサ。

【請求項 2 6】

前記複数のオペランドバスは、オペランドおよびオペランドタグの両方がそれに伝達されるバスである、請求項 1 7 に記載のマイクロプロセッサ。

30

【請求項 2 7】

スーパースカラマイクロプロセッサであって、

同じマイクロプロセッササイクル中で複数の命令をデコードするための複数命令デコーダと、

整数命令を実行するように構成された整数機能ユニットと、

浮動小数点命令を実行するように構成された浮動小数点機能ユニットと、

前記命令デコーダに結合された共通リオーダバッファとを含み、前記リオーダバッファは、前記整数命令の推論実行を制御しかつ前記浮動小数点命令の推論実行を制御するように構成され分岐予測の推論実行時において正しい予測経路の推論結果を用済みとして退出させかつ誤分岐予測経路の推論結果を非退出とし、さらに前記リオーダバッファは、前記整数および浮動小数点命令の用尽を制御するように構成され、さらに

40

前記リオーダバッファから用済とされて退出された推論実行結果を受入れて格納するための、前記リオーダバッファに結合された共通レジスタファイルを含む、スーパースカラマイクロプロセッサ。

【請求項 2 8】

前記整数および浮動小数点命令をストアするための、前記デコーダに結合された命令キャッシュをさらに含む、請求項 2 7 に記載のスーパースカラマイクロプロセッサ。

【請求項 2 9】

前記整数および浮動小数点命令は可変バイト長命令である、請求項 2 8 に記載のスーパースカラマイクロプロセッサ。

50

## 【請求項 3 0】

前記デコーダは、前記可変バイト長命令を固定長命令に変換するように構成される、請求項 2 9 に記載のスーパースカラマイクロプロセッサ。

## 【請求項 3 1】

前記デコーダは、所与の可変バイト長命令を複数の固定長命令に変換するように構成される、請求項 3 0 に記載のスーパースカラマイクロプロセッサ。

## 【請求項 3 2】

前記整数機能ユニットは、前記複数の固定長命令を並列に実行するように構成された複数の実行ユニットを含む、請求項 3 1 に記載のスーパースカラマイクロプロセッサ。

## 【請求項 3 3】

前記リオーダバッファは複数のストア場所を含み、その各々は、情報をストアして前記複数の固定長命令の対応するものの推論実行を制御するように構成される、請求項 3 2 に記載のスーパースカラマイクロプロセッサ。

## 【請求項 3 4】

前記リオーダバッファは、前記整数および浮動小数点命令の推論結果をストアするようにさらに構成される、請求項 2 7 に記載のスーパースカラマイクロプロセッサ。

## 【請求項 3 5】

前記整数機能ユニットは少なくとも 1 つの待合わせステーションを含む、請求項 2 7 に記載のスーパースカラマイクロプロセッサ。

## 【発明の詳細な説明】

## 【0001】

## 【発明の背景】

この発明は一般にマイクロプロセッサに関し、より特定的には高性能スーパースカラマイクロプロセッサに関する。

## 【0002】

他の多くの近代技術分野と同様に、マイクロプロセッサの設計も、技術者および科学者が常に速度、効率および性能を高めようと努める技術である。一般的に言えば、マイクロプロセッサは 2 つのクラス、すなわちスカラおよびベクトルプロセッサに分けることができる。最も初期のスカラプロセッサは、1 マシンサイクルにつき最大で 1 の命令を処理する。いわゆる「スーパースカラ」プロセッサで、1 マシンサイクルにつき処理できる命令は、1 を上回る。スカラプロセッサと対照的に、ベクトルプロセッサは各マシンサイクル中に比較的大きな値のアレイを処理できる。

## 【0003】

ベクトルプロセッサは処理効率を追求するのにデータ並列性に頼り、一方スーパースカラプロセッサは動作の効率を高めるのに命令並列性に頼る。命令並列性は、命令を並列に処理することを可能にするこのような命令シーケンスの固有の特性と考えることができる。対照的に、データ並列性はその要素を並列に処理することを可能にするデータの流れの固有の特性と見ることができる。命令並列性は、命令の特定のシーケンスが示す従属性の数に関連する。従属性とは、ある特定の命令が別の命令の結果に依存する程度と定義される。スカラプロセッサでは、ある命令が別の命令に対する従属性を示すと、一般に、その命令が実行のために機能ユニットに渡され得る前にその従属性を解決しなくてはならない。この理由のため、従来のスカラプロセッサは、プロセッサがこのような従属性の未処理の解決を待つ間の望ましくない時間遅延がある。

## 【0004】

ここ数年、プロセッサおよびマイクロプロセッサによる命令の実行を高速化するためにいくつかのアプローチがとられてきた。現在でもマイクロプロセッサで広く用いられているアプローチの 1 つは、パイプライン化である。パイプライン処理では、1) 命令のフェッチ、2) 命令のデコードおよびオペランドの収集、ならびに 3) 命令の実行および結果のライトバックの 3 つのマイクロプロセッサの動作が処理を速くするために重ねられる、組立ラインのアプローチがとられる。言い換えれば、それぞれのマシンサイクルにおいて命

10

20

30

40

50

命令1がフェッチされ、命令1がデコードされる。命令1がデコードされ、そのオペランドが集められている間、命令2がフェッチされる。命令1が実行され、その結果が書込まれる間、命令2はデコードされ、そのオペランドが集められ、命令3がフェッチされる。実用において、組立ラインのアプローチは、上述したよりも多くの組立ラインステーションに分けられることがある。パイプライン技術のより詳細な議論は、ディー・ダブリュー・アンダーソン (D. W. Anderson) らによる、1967年1月、IBMジャーナル第11巻の8 - 24頁、「IBMシステム/360モデル91：マシンフィロソフィ」(“The IBM System/360 Model 91: Machine Philosophy”)に記載される。

#### 【0005】

以下の定義は、本明細書中、明確を期するために述べるものである。「発行」とは、命令を命令デコーダから機能ユニットに送る動作のことである。「投入」とは、命令を機能ユニット内での実行の状態に置く動作である。「完了」とは、命令が実行を終えて、その結果が利用可能であるときに達成されるものである。命令の結果がレジスタファイルに書込まれるとき、命令は「用尽」されると言う。これはまた、「ライトバック」とも称する。

10

#### 【0006】

ウィリアム・ジョンソン (William Johnson) による最近の著書「スーパースカラマイクロプロセッサ設計」(“Superscalar Microprocessor Design”, 1991年、プレントイス・ホール社 (Prentice-Hall, Inc.)) では、実用的なスーパースカラマイクロプロセッサの設計に関していくつかの一般的な考察が述べられている。図1は、このジョンソンの著書で説明されているスーパースカラマイクロプロセッサの実現例を示すマイクロプロセッサ10のブロック図である。マイクロプロセッサ10は、整数演算を処理するための整数ユニット15と、浮動小数点演算を処理するための浮動小数点ユニット20とを含む。整数ユニット15および浮動小数点ユニットの各々は、それぞれ別個で専用の命令デコーダと、レジスタファイルと、リオーダバッファと、ロードおよびストアユニットとを含む。より特定的には、整数ユニット15は、命令デコーダ25と、レジスタファイル30と、リオーダバッファ35と、ロードおよびストアユニット(60および65)とを含み、一方浮動小数点ユニット20は、固有の命令デコーダ40と、レジスタファイル45と、リオーダバッファ50と、ロードおよびストアユニット(75および80)とを含み、図1に示されるとおりである。リオーダバッファはマイクロプロセッサの推論状態を含み、一方レジスタファイルはマイクロプロセッサのアーキテクチャの状態を含む。

20

30

#### 【0007】

マイクロプロセッサ10はメインメモリ55に結合され、これは2つの部分、すなわち命令をストアするための命令メモリ55Aとデータをストアするためのデータメモリ55Bとを含むものとして考えることができる。命令メモリ55Aは、整数ユニット15と浮動小数点ユニット20との両方に結合される。同様に、データメモリ55Bも、整数ユニット15および浮動小数点ユニット20の両方に結合される。より詳細には、命令メモリ55Aはデコーダ25およびデコーダ40に命令キャッシュ58を介して結合される。データメモリ55Bは、データキャッシュ70を介して整数ユニット15のロード機能ユニット60とストア機能ユニット65とに結合される。データメモリ55Bはまた、データキャッシュ70を介して浮動小数点ユニット20の浮動小数点ロード機能ユニット75と浮動小数点ストア機能ユニット80とに結合される。ロードユニット60は、データメモリ55Bから選択されたデータを整数ユニット15へとロードする従来のマイクロプロセッサの機能を実行し、一方ストアユニット70は、整数ユニット15からのデータをデータメモリ55Bにストアする従来のマイクロプロセッサの機能を実行する。

40

#### 【0008】

コンピュータプログラムは、マイクロプロセッサ10によって実行されるべき命令のシーケンスを含む。コンピュータプログラムは、典型的には、ハードディスク、フロッピィディスクまたはコンピュータシステム内に位置される他の不揮発性記憶媒体にストアされる。プログラムが実行される時、プログラムは記憶媒体からメインメモリ55にロードされる。プログラムの命令および関連のデータが一旦メインメモリ55内に入れば、個々の

50

命令を実行のために準備し、最終的にはマイクロプロセッサ10によって実行することができる。

#### 【0009】

メインメモリ55内にストアされた後、命令は、命令キャッシュ58を介して命令デコーダ25へと渡される。命令デコーダ25は各命令を調べ、取るべき適切な動作を決定する。たとえば、デコーダ25は、特定の命令が、PUSH、POP、LOAD、AND、OR、EXOR、ADD、SUB、NOP、JUMP、条件付JUMP(BRANCH)または他のタイプの命令であるかを決定する。デコーダ58が決定した特定のタイプの命令が存在するかに依存して、命令は適切な機能ユニットに発行される。ジョンソンの著書で提案されているスーパースカラアーキテクチャでは、デコーダ25は1マシンサイクルにつき4つの命令をデコードすることのできるマルチ命令デコーダである。したがって、デコーダ58は4命令幅のバンド幅を示すと言える。

10

#### 【0010】

図1に示されるように、OPCODEバス85は、デコーダ25と機能ユニットの各々、すなわち分岐ユニット90、算術論理装置95および100、シフトユニット105、ロードユニット60およびストアユニット65との間に結合される。この態様で、各命令のためのopcodeは適切な機能ユニットに与えられる。

#### 【0011】

ここでしばらく直接的な説明からは離れるが、命令は、典型的には以下のフォーマットで、すなわちopcode、オペランドA、オペランドB、行先レジスタという複数のフィールドを含むことが認められる。たとえば、サンプル命令ADD A、B、Cとは、レジスタAの内容をレジスタBの内容に加算し、その結果を行先レジスタCに置くことを意味するであろう。各命令のopcode部分の処理は、既に上述したとおりである。ここで各命令のオペランドの処理を説明する。

20

#### 【0012】

特定の命令のためのopcodeが適切な機能ユニットに送られなくてはならないだけでなく、その命令のための指定されたオペランドが検索されて、機能ユニットに送られなくてはならない。特定のオペランドの値がまだ計算されていなければ、機能ユニットが命令を実行できる前に、その値をまず計算して、機能ユニットに与えられなくてはならない。たとえば、現在の命令が先行の命令に従属していれば、現在の命令が実行される前に先行の命令の結果を決定しなくてはならない。この状況を従属性と称する。

30

#### 【0013】

特定の命令を機能ユニットが実行するのに必要とされるオペランドは、レジスタファイル30またはリオーダバッファ35のいずれかによってオペランドバス110に与えられる。オペランドバス110は、機能ユニットの各々に結合される。したがって、オペランドバス110はオペランドを適切な機能ユニットに送る。実用において、オペランドバス110はオペランドAおよびオペランドBのための別個のバスを含む。

#### 【0014】

機能ユニットにopcodeならびにオペランドAおよびオペランドBが与えられれば、機能ユニットは命令を実行し、その結果を、すべての機能ユニットの出力とリオーダバッファ35とに(および、後述のように各機能ユニットの入力にあるそれぞれの待合わせステーションに)結合される結果バス115に置く。

40

#### 【0015】

各機能ユニットの入力には、その命令のためのオペランドが機能ユニットに対してまだ利用可能でないという意味でまだ完全でない命令からのopcodeをストアするための「待合わせステーション」が設けられる。待合わせステーションは、後に待合わせステーションに到達する、抜けているオペランドのための場所を確保するオペランドタグとともに命令のopcodeをストアする。この技術は、未処理の命令が待合わせステーションでそのオペランドとともに集められている間、マイクロプロセッサが他の命令を実行し続けることを可能にすることによって性能を高める。図1に示されるように、分岐ユニット90に

50

は待合わせステーション 90R が設けられ、ALU95 および 100 には待合わせステーション 95R および 100R がそれぞれ設けられ、シフトユニット 105 には待合わせステーション 105R が設けられ、ロードユニット 60 には待合わせステーション 60R が設けられ、ストアユニット 65 には待合わせステーション 65R が設けられる。このアプローチでは、待合わせステーションが、より初期のマイクロプロセッサにおいて機能ユニットの入力で典型的には使用されていた入力ラッチの代わりに使用される。待合わせステーションに関してのよく知られた参考文献は、1967年1月、IBMジャーナル、第11号、25 - 33頁、アール・エム・トマシユロ (R. M. Tomasulo) の「複数の算術装置を用いる効率的なアルゴリズム」(“An Efficient Algorithm For Exploiting Multiple Arithmetic Units”) である。

10

**【0016】**

先に述べたように、スカラマイクロプロセッサでの効果的なスループットを1マシンサイクルにつき1つの命令という限界まで増大するのにパイプラインを用いることができる。図1に示されるスーパースカラマイクロプロセッサでは、1マシンサイクルにつき複数の命令の処理を達成するのに複数のパイプラインが用いられる。この技術を、「スーパーパイプライン化」と称する。

**【0017】**

「レジスタ再指定」と称する別の技術もまた、スーパースカラマイクロプロセッサのスループットを高めるために用いることができる。この技術は、命令ストリームにおける2つの命令のどちらも同じレジスタ、たとえば仮説レジスタ1を使用することを要求する場合に有用である。第2の命令が第1の命令に従属していなければ、レジスタ1Aと呼ぶ第2のレジスタが、レジスタ1の代わりに第2の命令によって使用されるように割当てられる。この態様で、レジスタ1を用いて第1の命令が終了するのを待つことなく、第2の命令を実行することができ、結果を得ることができる。図1に示されるスーパースカラマイクロプロセッサ10は、命令処理能力を高めるのにレジスタ再指定のアプローチを用いる。マイクロプロセッサ10においてレジスタ再指定を実現する態様を以下により詳細に説明する。

20

**【0018】**

上述のことから、レジスタ再指定がレジスタに対するストアの競合をなくすことが認められる。レジスタ再指定を実現するために、整数ユニット15および浮動小数点ユニット20は、それぞれのリオーダバッファ35および50と関連付けられる。簡略にするために、整数ユニット15内のリオーダバッファ35を介してのレジスタ再指定のみを議論するが、同じ議論が浮動小数点ユニット20内の同様の回路にも当てはまる。

30

**【0019】**

リオーダバッファ35は、命令結果にダイナミックに割当てられるいくつかのストア位置を含む。より特定的には、デコーダ25によって命令がデコードされると、その命令の結果値にリオーダバッファ35内の位置が割当てられ、その行先レジスタ番号がこの位置と関連付けられる。これが命令の行先レジスタ番号をリオーダバッファ位置に効果的に再指定する。タグ、または一時ハードウェア識別子が、結果を識別するためにマイクロプロセッサハードウェアによって発生される。このタグもまた、割当てられたリオーダバッファ位置にストアされる。レジスタにストアされていると考えられる値を得るために、命令ストリームにおける後の命令が再指定された行先レジスタを参照するとき、命令はその代わりにリオーダバッファにストアされた値、または値がまだ計算されていなければその値に関するタグを得る。

40

**【0020】**

リオーダバッファ35は、内容参照メモリである、先入れ先出し(FIFO)環状バッファとして実現される。このことは、リオーダバッファ35内のエントリが、エントリを直接識別することによってではなく、エントリが含むものを特定することによって識別されることを意味する。より特定的には、エントリは、それに書込まれたレジスタ番号を用いて識別される。レジスタ番号がリオーダバッファ35に与えられると、リオーダバッファ

50



はレジスタに書込まれた最新の値（または値がまだ計算されていなければその値に関するタグ）を与える。このタグは、リオーダバッファ35内の特定の命令の相対的な推論位置を含む。この構成は、レジスタ番号を与えられるとレジスタ内の値を与えるレジスタファイル30を模倣している。しかしながら、リオーダバッファ35およびレジスタファイル30が用いる、その中の値にアクセスするための機構はかなり異なる。

#### 【0021】

リオーダバッファ35が用いる機構では、リオーダバッファは要求されたレジスタ番号をリオーダバッファのすべてのエントリ内のレジスタ番号と比較する。次に、リオーダバッファは一致するレジスタ番号を有するエントリの値（またはタグ）を戻す。これは連想ルックアップ技術である。対照的に、レジスタファイル30に要求されたレジスタ番号が与えられると、レジスタファイルは単にレジスタ番号をデコードし、選択されたエントリでの値を与える。

10

#### 【0022】

命令デコーダ25が命令をデコードすると、デコードされた命令のソースオペランドのレジスタ番号が、リオーダバッファ35およびレジスタファイル30に同時にアクセスするのに用いられる。リオーダバッファ35が、そのレジスタ番号が要求されたソースレジスタ番号と一致するエントリを持たない場合には、レジスタファイル30内の値がソースオペランドとして選択される。しかしながら、リオーダバッファ35が一致するエントリを有する場合には、そのエントリ内の値がソースオペランドとして選択される、というのはこの値はリオーダバッファに割当てられた最も最近の値であるはずだからである。値がまだ計算されていないために利用可能でなければ、その値に関するタグがその代わりに選択され、オペランドとして用いられる。いずれの場合にせよ、値またはタグが適切な機能ユニットの待合わせステーションにコピーされる。この手順が、デコードされた命令の各々が要求する各オペランドについて行なわれる。

20

#### 【0023】

典型的な命令シーケンスでは、所与のレジスタは何度も書込まれる。この理由のため、命令が同じレジスタを特定する場合には、それらの命令によって同じレジスタがリオーダバッファ35の異なるエントリに書込まれる可能性がある。この状況で正しいレジスタ値を得るために、リオーダバッファ35は割当の順番によって複数の一致エントリに優先順位をつけ、特定のレジスタ値が要求されると最も最近のエントリを戻す。この技術によって、リオーダバッファへの新しいエントリが、より古いエントリにとって替わる。

30

#### 【0024】

機能ユニットが結果を生成すると、その結果はリオーダバッファ35、およびその結果に関するタグを含む何らかの待合わせステーションのエントリに書込まれる。結果値がこの態様で待合わせステーションに書込まれると、必要なオペランドを与えるかもしれない、実行のために機能ユニットに投入されるべき1つまたはそれ以上の待合わせをしている命令を解放するかもしれない。結果値がリオーダバッファ35に書込まれた後、後続の命令はリオーダバッファから結果値をフェッチし続ける。このフェッチングは、エントリが新しい値にとって替わられなければ、かつ、値をレジスタファイル30に書込むことによって値が用済とされるまで続く。用済は、元の命令シーケンスの順序で起こり、したがって割込および例外に関して順序通りの状態を保つ。

40

#### 【0025】

浮動小数点ユニット20に関しては、浮動小数点ロード機能ユニット75および浮動小数点ストア機能ユニット80に加えて、浮動小数点ユニット20は他の機能ユニットも含むことがわかる。たとえば、浮動小数点ユニット20は、浮動小数点加算ユニット120と、浮動小数点変換ユニット125と、浮動小数点乗算ユニット130と、浮動小数点除算ユニット140とを含む。OP CODEバス145が、デコーダ40と浮動小数点ユニット20内の各機能ユニットとの間に結合されて、デコードされた命令を機能ユニットに与える。各機能ユニットはそれぞれの待合わせステーション、すなわち浮動小数点加算待合わせステーション120Rと、浮動小数点変換待合わせステーション125Rと、浮動

50

小数点乗算待合わせステーション 130R と、浮動小数点除算待合わせステーション 140R とを含む。オペランドバス 150 は、レジスタファイル 45 およびリオーダバッファ 50 を機能ユニットの待合わせステーションに結合して、オペランドがそれらに与えられるようにする。結果バス 155 は、浮動小数点ユニット 20 のすべての機能ユニットの出力をリオーダバッファ 50 に結合する。リオーダバッファ 50 はレジスタファイル 45 に結合される。リオーダバッファ 50 およびレジスタファイル 45 には、したがって、先に整数ユニット 15 に関して説明したのと同じ態様で結果が与えられる。

**【0026】**

整数リオーダバッファ 35 は 16 のエントリを保持し、浮動小数点リオーダバッファ 50 は 8 のエントリを保持する。整数リオーダバッファ 35 および浮動小数点リオーダバッファ 50 は、各々 1 マシンサイクルにつき 2 つの計算値を受入れることができ、1 サイクルにつき 2 つの結果をそれぞれのレジスタファイルに格納することができる。

10

**【0027】**

マイクロプロセッサがデコードされた命令を順序通りに投入する（「順序通りの投入」）ように制約されると、マイクロプロセッサは、デコードされた命令が資源の競合を発生する（すなわち 2 つの命令の両方が R1 レジスタを使うことを要求する）と常に、またはデコードされた命令が従属性を有すると、命令のデコードを停止しなくてはならない。対照的に、「順序通りでない投入」を用いる図 1 のマイクロプロセッサ 10 は、デコーダ 25 を実行ユニット（機能ユニット）から分離することによって、このタイプの命令の投入を達成する。これは、リオーダバッファ 35 および機能ユニットにある上述の待合わせステーションを用いて分配命令ウィンドウを効果的に確立することによって行なわれる。この態様で、デコーダは、命令を直ちに実行できなくても、命令をデコードし続けることができる。命令ウィンドウは、マイクロプロセッサが、先に進み命令を実行し続けながらそこから引出すことのできる命令のプールとして作用する。したがって、命令ウィンドウによってマイクロプロセッサに先見能力が与えられる。従属性がクリアされてオペランドが利用可能になると、ウィンドウ内のより多くの命令が機能ユニットによって実行され、デコーダはさらに多くのデコードされた命令でウィンドウを充満し続ける。

20

**【0028】**

マイクロプロセッサ 10 は、その性能を高めるために分岐予測ユニット 90 を含む。プログラムの命令ストリームにおける分岐がマイクロプロセッサの命令をフェッチする能力を妨げることはよく知られている。これは、分岐が起こると、フェッチャがフェッチすべき次の命令が分岐の結果に従属するからである。ユニット 90 等の分岐予測ユニットがなければ、マイクロプロセッサの命令フェッチャは機能停止となるか、または正しくない命令をフェッチする恐れがある。このことは、マイクロプロセッサが命令ウィンドウ内の並列に実行する他の命令を探しあてる可能性を減じてしまう。ソフトウェア分岐予測ではなく、ハードウェア分岐予測が分岐予測ユニット 90 では用いられて、命令のフェッチの間に起こる分岐の結果を予測する。言い換えれば、分岐予測ユニット 90 は、分岐が発生されるべきであるか否かを予測する。たとえば、先行の分岐結果の実行の履歴を保持するために分岐先バッファが用いられる。この履歴に基づいて、特定のフェッチされた分岐の間、フェッチされた分岐命令がどの分岐をとるかに関して決定がなされる。

30

40

**【0029】**

ソフトウェア分岐予測もまた、分岐の結果を予測するのに用いることができることが認められる。この分岐予測のアプローチでは、プログラムにおける各分岐にいくつかのテストが行なわれて、統計的にどの分岐結果が起こりそうかを判断する。ソフトウェア分岐予測技術は、典型的にはプログラム自体に好ましい分岐結果に関して統計的な分岐予測情報を組込むことを伴う。コード列（分岐等）が、マイクロプロセッサがそのコード列を実行するのが適切であることを確信する前に実行されるマイクロプロセッサ設計の実用に、「推論実行」という用語がしばしば適用される。

**【0030】**

スーパーカラマイクロプロセッサの動作を理解するために、パイプラインの各ステージ

50

、すなわちフェッチ、デコード、実行、ライトバックおよび結果コミットでのスカラおよびスーパースカラマイクロプロセッサを比較することが有用である。以下の表1はこのような比較を示す。

【0031】

【表1】

パイプライン 段 階	パイプライン化された スカラプロセッサ	パイプライン化されたスーパー スカラプロセッサ（投入および 完了は順序通りでない）
フェッチ	1つの命令をフェッチする	複数の命令をフェッチする
デコード	命令をデコードする  レジスタファイルからオペ ランドにアクセスする  機能ユニット入力ラッチに オペランドをコピーする	命令をデコードする  レジスタファイルおよびリオー ダバッファからオペランドにア クセスする  機能ユニット待合わせステー ションにオペランドをコピーする
実行	命令を実行する	命令を実行する 結果バスに対して調停する
ライトバック	レジスタファイルに結果を 書込む  機能ユニット入力ラッチに 結果を転送する	リオーダバッファに結果を書込 む  結果を機能ユニットの待合わせ ステーションに転送する
結果コミット	n/a	レジスタファイルに結果を書込 む

【0032】

スーパースカラマイクロプロセッサ10の上述の説明より、このマイクロプロセッサは実に強力であるが、非常に複雑な構造であることが認められる。しかしながら、設計の簡略化および処理性能のさらなる向上が、マイクロプロセッサ10等のマイクロプロセッサにおいて常に望ましい。

【0033】

【発明の概要】

したがって、本発明のスーパースカラマイクロプロセッサのある利点は、並列に命令を処理することに関しての性能の向上である。

【0034】

本発明のスーパースカラマイクロプロセッサの別の利点は、その複雑さが減じられたことである。

【0035】

本発明のスーパースカラマイクロプロセッサのさらに別の利点は、他のスーパースカラマイクロプロセッサと比較して、ダイの寸法が減じられたことである。

【0036】

本発明の一実施例に従えば、主メモリにストアされた命令を処理するためのスーパースカラマイクロプロセッサが提供される。マイクロプロセッサは、同じマイクロプロセッササイクル内に複数の命令をデコードするための複数命令デコーダを含む。デコーダは、同じ

10

20

30

40

50

マイクロプロセッサ内に整数および浮動小数点命令の両方をデコードする。マイクロプロセッサは、デコーダに結合されるデータ処理バスを含む。マイクロプロセッサはさらに、同じデータ処理バスに結合されて、これを共有する整数機能ユニットおよび浮動小数点機能ユニットを含む。共通のリオーダバッファが、データ処理バスに結合されて、整数機能ユニットおよび浮動小数点機能ユニットの両方に用いられる。共通レジスタファイルがリオーダバッファに結合されて、リオーダバッファから用済とされた命令結果を受入れる。

【0037】

新規であると考えられる本発明の特徴は、前掲の特許請求の範囲に特定的に述べられる。しかしながら、この発明自体は、その構造および動作方法の両方について、以下の説明および添付の図面を参照することによって最もよく理解されるであろう。

10

【0038】

【実施例の詳細な説明】

#### I. スーパースカラマイクロプロセッサ概説

本発明の高性能スーパースカラマイクロプロセッサは、望ましいことに、順序通りでない命令の投入と順序通りでない命令の実行とを並列して可能にする。より特定的には、開示されるスーパースカラマイクロプロセッサでは、命令はプログラム順に発行され、投入および完了は順序通りでなく、用済（用済）は順序通りに行なわれる。高性能を可能にする本発明のいくつかの局面を、より詳細な説明に入る前に議論する。

【0039】

図2のスーパースカラマイクロプロセッサ200は、いくつかの主な構成要素を共有することで、ダイの寸法を増大することなく性能を向上することができる。このマイクロプロセッサのアーキテクチャでは、整数ユニット215および浮動小数点ユニット225は共通のデータ処理バス535に結合される。データ処理バス535は、主にその広いバンド幅のために、高速で高性能のバスである。整数機能ユニットおよび浮動小数点機能ユニットが別個のバスの上にある設計と比較して、これらの両方の機能ユニットをさらに活用することが可能になる。

20

【0040】

整数および浮動小数点機能ユニットは、複数の待合わせステーションを含み、これらもまた同じデータ処理バス535に結合される。図3ないし図5に示される本発明のマイクロプロセッサのより詳細な表現からわかるように、整数および浮動小数点機能ユニットはまた、データ処理バス535を介して共通の分岐ユニット520を共有する。さらに、整数および浮動小数点機能ユニットは、同じデータ処理バス535に結合される共通のロード/ストアユニット530を共有する。開示されるマイクロプロセッサアーキテクチャは、マイクロプロセッサダイの寸法をより効率的に用いながら、有利に性能を高める。図2ないし図5に示されるこの発明の実施例では、本発明のマイクロプロセッサは、マイクロプロセッサによって処理される命令が同じ幅を示し、かつオペランドサイズが可変である縮小命令セットコンピュータ（RISC）である。

30

【0041】

図2に戻って、この発明のスーパースカラマイクロプロセッサの簡略化されたブロック図が、マイクロプロセッサ200として示される。スーパースカラマイクロプロセッサ200は、4命令幅、2ウェイセットアソシアティブ、部分デコード8Kバイト命令キャッシュ205を含む。命令キャッシュ205は、分岐予測を伴う1マシンサイクルにつき複数の命令のフェッチをサポートする。この明細書の目的のため、マシンサイクルおよびマイクロプロセッササイクルという用語は、同意語であると見なす。命令キャッシュ205はまた、ICACHEとも称する。

40

【0042】

マイクロプロセッサ200はさらに、オペランドの利用可能性に関わらず、1マシンサイクルにつき4つまでの命令をデコードし、6つの独立した機能ユニットのいずれにも発行することのできる命令デコーダ（IDECODE）210を含む。図3ないし図5にマイクロプロセッサ500として示される本発明のより詳細な実施例においてわかるように、

50

これらの機能ユニットは、2つの算術論理ユニット(まとめてALU500として示されるALU0およびALU1)を含む。これらの機能ユニットはさらに、シフトセクション510(SHIFSEC)を含み、これはALUセクション505とともに、整数命令を処理するための整数ユニット515を形成する。機能ユニットはさらに、命令分岐を処理し、かつ分岐予測を行なうための分岐セクション(BRNSEC)520を含む。分岐ユニット520として用いることができる分岐ユニットの1つは、1992年8月4日に発行された、「キャッシュ内に各命令のブロックとストアされたフェッチ情報を用いての適切に予測された分岐命令に続く実行のための遅延を低減するためのシステム」(“System For Reducing Delay For Execution Subsequent To Correctly Predicted Branch Instruction Using Fetch Information Stored With Each Block Of Instructions In Cache”)と題される米国特許第5,136,697号に記載され、その開示をここに引用によって援用する。浮動小数点セクション(FPTSEC)525およびロード/ストアセクション(LSSSEC)530もまた、デコーダ(IDECODE)210が命令を発行する機能ユニットに含まれる。上述の機能ユニットはすべて、図3ないし図5に示されるように共通の主データ処理バス535を共有する(この明細書の目的のため、図3ないし図5は併せてマイクロプロセッサ500を形成し、併せて横に並べて見るものである)。

10

#### 【0043】

図2のスーパースカラマイクロプロセッサ200の簡略化されたブロック図では、分岐は整数演算と考えられ、分岐ユニットは整数コア215の一部として見なされる。スーパースカラマイクロプロセッサ200は、オペランド従属性の適切な順序付けを守り、かつ順序通りでない投入を可能にするために命令のタグの付与を行なう。マイクロプロセッサ200はさらに、発行された命令が実行を待つ間待ち行列にされる、機能ユニットの複数の待合わせステーションを含む。この特定の実施例では、各機能ユニットの入力に2つの待合わせステーションが設けられる。より特定的には、この特定の実施例では、整数コア215は2つの待合わせステーション220を含み、浮動小数点コア225は2つの待合わせステーション230を含む。1機能ユニットについて用いられる待合わせステーションの数は、所望される待ち行列の程度に従って変えてもよい。整数コア215は整数命令を処理し、浮動小数点コア225は浮動小数点命令を処理する。実用において、整数コア215および浮動小数点コア225の各々は、複数の機能ユニットを含み、この発明の一実施例では、その各々には複数の待合わせステーションが備えられる。

20

30

#### 【0044】

この特定の実施例において、マイクロプロセッサ200は1マシンサイクルについて3つまでの機能ユニット結果を処理することができる。これは、マイクロプロセッサ200が、すべての機能ユニット(すなわち図2の整数コア220および浮動小数点コア230)に結合されるRESULT0、RESULT1、およびRESULT2と示される3つの結果バスを含むからである。この発明はこの数の結果バスに制限されるわけではなく、所望の性能レベルに見合った、より多いまたは少ない数の結果バスを用いてもよい。同様に、この発明は示される実施例における機能ユニットの特定の数に制限されるわけではない。

#### 【0045】

マイクロプロセッサ200はさらに、リオーダバッファ240から用済となった結果をストアするための統合されたレジスタファイル235を含む。レジスタファイル235は、一実施例においては1マシンサイクルにつき4つの読出および2つの書込を可能にするマルチポートマルチレジスタ記憶領域である。レジスタファイル235は様々なサイズのエン트리、すなわち一実施例では同じレジスタファイルに32ビット整数および64ビット浮動小数点オペランドエントリの両方を収容する。レジスタファイル235は、この特定の実施例では194の32ビットレジスタのサイズを示す。リオーダバッファ240もまた異なるサイズのエン트리、すなわち一実施例では同じレジスタファイル内に32ビット整数および64ビット浮動小数点オペランドエントリの両方を収容する。これらの特定の数もまた、制限するものではなく例示する目的のために与えるものである。

40

50

## 【 0 0 4 6 】

リオーダバッファ 2 4 0 は、環状バッファ、または順序通りでない機能ユニットの結果を受取りかつ逐次命令プログラム順にレジスタファイル 2 3 5 を更新するキューである。一実施例では、リオーダバッファ 2 4 0 は、1 0 のエントリを備えた先入れ先出し ( F I F O ) バッファとして実現される。F I F O R O B 2 4 0 内のキューは先頭および末尾を含む。この発明の別の実施例では、1 6 のエントリを備えたリオーダバッファを用いる。リオーダバッファ 2 4 0 は再指定されたレジスタに割当てられる位置を含み、推論的に実行された命令の結果を保持する。分岐論理がある分岐の発生を予測すると、予測された分岐における命令が、分岐がある特定の例において適切に発生したとの推論の下に実行されるように、命令が推論的に実行される。分岐が誤予測されたと判断されるようなことがあれば、リオーダバッファ 2 4 0 内にある分岐結果は、効果的にキャンセルされる。このことは、マイクロプロセッサが誤予測された分岐命令に対して効果的にバックアップし、マイクロプロセッサの推論状態をリセットし、誤予測された分岐前のプログラム命令ストリームの点から実行を再開することによって達成される。

10

## 【 0 0 4 7 】

リオーダバッファの 1 0 のエントリは各々 3 2 ビット幅 ( 3 2 ビット整数量の幅に対応する ) であるが、リオーダバッファはまた、たとえば 6 4 ビット浮動小数点量等の 6 4 ビット量を収容することもできる。これは、リオーダバッファ内で 6 4 ビット量を 2 つの連続 R O P としてストアすることによって達成される ( アール・オップと発音する R O P は、マイクロプロセッサによって処理される R I S C または R I S C 類似命令 / 演算を指す ) 。このようにストアされた連続 R O P は、これらを 1 つの構造として連結する情報を有し、1 つの構造として一緒に用済とされる。各リオーダバッファエントリは、1 の 3 2 ビット量、すなわち倍精度浮動小数点量の 1 / 2、1 の単精度浮動小数点量または 3 2 ビット整数を保持する容量を有する。

20

## 【 0 0 4 8 】

プログラムカウンタ ( P C ) は、もう推論的ではないものとしてレジスタファイル 2 3 5 に格納された命令と、推論的に実行されてその結果がリオーダバッファ ( R O B ) 2 4 0 にあり、用済が未定の命令との間の境界である、プログラム命令ストリーム内の点を追跡するために用いられる。この P C は、リタイア P C または単に P C と称する。リタイア P C は、R O B キューの先頭にストアされ、更新される。R O B エントリは、相対 P C 更新状態情報を含む。

30

## 【 0 0 4 9 】

リタイア P C は、リオーダバッファキューの先頭と関連する状態情報によって更新される。より特定的には、リオーダバッファキューは、この特定の実施例では最大 4 の命令までの、用済とする準備のできている命令の数を示す。リタイア論理 2 4 2 内に位置されるリタイア P C セクションは、現在の用済となった P C を保持する。ある特定のクロックサイクル内に 4 つの逐次命令が用済とされるべきであれば、リタイア P C 論理は現在のリタイア P C に [ 4 命令 \* 4 バイト / 命令 ] を加えて新しいリタイア P C を生成する。発生された分岐が存在すれば、リタイア P C は、一旦分岐が用済とされもう推論的でなくなると、分岐先に進む。リタイア P C は次に、その点から用済とされた命令の数だけ増分される。リタイア P C はリタイア論理 2 4 2 内の内部バス、すなわち P C ( 3 1 : 0 ) に存在する。

40

## 【 0 0 5 0 】

## I I . スーパースカラマイクロプロセッサの簡略化されたブロック図

このセクションでは、図 2 の簡略化されたマイクロプロセッサのブロック図のまだ述べていない局面を中心に議論する。一般的な見方を述べる。

## 【 0 0 5 1 】

図 2 は、マイクロプロセッサ 2 0 0 として、この発明の高性能スーパースカラマイクロプロセッサの一実施例の簡略化されたブロック図を示す。マイクロプロセッサ 2 0 0 において、命令キャッシュ 2 0 5 およびデータキャッシュ 2 4 5 は、3 2 ビット幅内部アドレス

50

データ ( I A D ) バス 2 5 0 を介して互いに結合される。 I A D バス 2 5 0 は、一実施例では、データ処理バス 5 3 5 と比較すると比較的低速の通信バスである。 I A D バス 2 5 0 は、マイクロプロセッサ 2 0 0 のいくつかの主要な構成要素を相互接続して、このような構成要素の間でアドレス情報およびデータの両方の通信を与えるように機能する。 I A D バス 2 5 0 は、データ処理バス 5 3 5 が扱うオペランド処理および結果処理のように高速の並列性を要求しないタスクのために用いられる。この発明の一実施例では、 I A D バス 2 5 0 は、各クロックサイクルにおいてデータおよびアドレス情報の両方がそれにマルチプレクスされる 3 2 ビット幅バスである。 I A D バス 2 5 0 のバンド幅は、したがってある例では 6 4 ビット / クロックである。

**【 0 0 5 2 】**

主メモリ 2 5 5 が、図 2 に示されるようにバスインタフェースユニット 2 6 0 を介して I A D バス 2 5 0 に結合される。このように、主メモリ 2 5 5 への、およびそこから情報の読出および書込が可能にされる。図示の目的のため、主メモリ 2 5 5 はマイクロプロセッサ 2 0 0 の一部として図 2 に示される。実用において、主メモリ 2 2 5 は、一般にマイクロプロセッサ 2 0 0 の外部に置かれる。

**【 0 0 5 3 】**

しかしながら、たとえばマイクロコントローラの場合のように主メモリ 2 5 5 がマイクロプロセッサ 2 0 0 内に配置される、マイクロプロセッサ 2 0 0 の実現例が企図される。

**【 0 0 5 4 】**

デコーダ 2 1 0 は、命令キャッシュ 2 0 5 に結合されるフェッチャ 2 5 7 を含む。フェッチャ 2 5 7 は、デコーダ 2 1 0 によるデコードおよび発行のためにキャッシュ 2 0 5 および主メモリ 2 5 5 から命令をフェッチする。

**【 0 0 5 5 】**

バスインタフェースユニット ( B I U ) 2 6 0 は、 I A D バス 2 5 0 に結合されてマイクロプロセッサ 2 0 0 の外部にあるバス回路 ( 図示せず ) とマイクロプロセッサ 2 0 0 をインタフェースさせる。より特定的には、 B I U バス 2 6 0 は、マイクロプロセッサ 2 0 0 の外部にあるシステムバス、ローカルバスまたは他のバス ( 図示せず ) とマイクロプロセッサ 2 0 0 をインタフェースさせる。 B I U 2 6 0 として用いることができるバスインタフェースユニットの 1 つは、アドバンスト・マイクロ・デバイシズ・インコーポレイテッド ( Advanced Micro Devices ) が製造する A M 2 9 0 3 0 マイクロプロセッサからのバスインタフェースユニットである。 B I U 2 6 0 は、 A ( 3 1 : 0 ) と示されるアドレスポートと、 D ( 3 1 : 0 ) と示されるデータポートとを含む。 B I U 2 6 0 はまた、バスハンドシェイクポート ( B U S H A N D S H A K E ) と、 X B R E Q ( バスリクエストなし ) および X B G R T ( バスグラントなし ) と示されるグラント / リクエストラインとを含む。 A M 2 9 0 3 0 マイクロプロセッサのバスインタフェースユニットは、アドバンスト・マイクロ・デバイシズ・インコーポレイテッドの出版する A m 2 9 0 3 0 ユーザズマニュアルにより詳細に説明される。

**【 0 0 5 6 】**

当業者には、命令列およびそのためのデータを含むプログラムが主メモリ 2 5 5 にストアされることが認められるであろう。命令およびデータがメモリ 2 5 5 から読出されると、命令およびデータは、命令がデコーダ 2 1 0 によってフェッチされ、デコードされ、機能ユニットに発行され得る前に、それぞれ命令キャッシュ 2 0 5 およびデータキャッシュ 2 4 5 にストアされる。

**【 0 0 5 7 】**

デコーダ 2 1 0 によって特定の命令がデコードされると、デコーダ 2 1 0 はデコードされた命令の o p コードをその命令のタイプのための適切な機能ユニットに送る。たとえば以下の命令、すなわち A D D R 1 , R 2 , R 3 ( レジスタ 1 内の整数をレジスタ 2 内の整数に加えてその結果をレジスタ 3 に置く ) がフェッチされたと仮定する。ここで、 R 1 は A オペランドであり、 R 2 は B オペランドであり、 R 3 は行先レジスタである。

**【 0 0 5 8 】**

10

20

30

40

50

実用において、デコーダ 2 1 0 は 1 度に 1 ブロックにつき 4 つの命令をデコードし、各命令に関連する o p コードを識別する。言い換えれば、デコード 2 1 0 は、デコード 2 1 0 に含まれる 4 つの発行位置の各々のための o p コードタイプを識別する。4 つのデコードされた o p コードタイプは、それぞれ 4 つの T Y P E バスを介して機能ユニットにブロードキャストされる。4 つのデコードされた o p コードはそれぞれの O P C O D E バスを介して機能ユニットにブロードキャストされる。もし利用可能であれば、オペランドが R O B 2 4 0 およびレジスタファイル 2 3 5 から検索される。オペランドは、A オペランドおよび B オペランドバスを介して機能ユニットにブロードキャストされる。特定のオペランドが利用可能でなければ、A および B オペランドタグがその代わりに適切な A または B オペランドバスを介して適切な機能ユニットに送られる。デコーダ 2 1 0 によってデコードされた 4 つの命令は、このように処理のために機能ユニットに発行される。

10

#### 【 0 0 5 9 】

この例での A D D o p コードに関して、機能ユニットの 1 つ、すなわち整数コア 2 1 5 内の算術論理装置 ( A L U ) は、o p コードタイプを認め、その待合わせステーション 2 2 0 において o p コード、A オペランドタグ、A オペランド ( もし利用可能であれば )、B オペランドタグ、B オペランド ( もし利用可能であれば ) および行先タグを含む情報をラッチする。A L U 機能ユニットは次に結果を判断し、その結果を、R O B 2 4 0 でのストアのために、および未処理の命令を処理するためにその結果を必要としている何らかの他の機能ユニットによる検索のために、結果バス 2 6 5 に置く。

#### 【 0 0 6 0 】

命令がデコーダ 2 1 0 によってデコードされると、その結果のためにリオーダバッファ 2 4 0 内のレジスタが割当てられることが認められる。次に命令の行先レジスタが、割当てられたレジスタと関連付けられる。命令のまだ利用可能でない結果に対応する結果タグ ( 一時の一意的ハードウェア識別子 ) が割当てられたレジスタに置かれる。「レジスタ再指定」がこのように実現される。プログラム命令列における後の命令が、リオーダバッファ 2 4 0 内のこの再指定された行先レジスタを参照すると、リオーダバッファ 2 4 0 は、そのレジスタに割当てられた位置にストアされた結果値か、またはその結果がまだ計算されていなければその値のためのタグのいずれかを与える。結果が計算されると、結果タグバスに信号が与えられ、リオーダバッファ 2 4 0 および機能ユニットの待合わせステーションに結果バスを介して結果が利用可能となったことを知らせる。このようにして結果がリ

20

30

#### 【 0 0 6 1 】

図 3 および 4 に示されるように、行先タグラインはリオーダバッファ 2 4 0 から機能ユニットに延びる。デコーダ 2 1 0 は、リオーダバッファに、リオーダバッファエントリの割当の準備が現在できている命令の数を知らせる。リオーダバッファは次に、リオーダバッファの現在の状態に基づいて行先タグを各命令に割当てる。デコーダ 2 1 0 は次に、各命令が投入されるか否かを確認する。リオーダバッファは投入された命令を取込み、リオーダバッファエントリの一時的割当を確認する。

#### 【 0 0 6 2 】

特定の命令のためのオペランドは、共通データ処理バス 5 3 5 の A オペランドバス ( A O P E R ) および B オペランドバス ( B O P E R ) を介して、適切な機能ユニットに送られる。それぞれの命令の結果は、これらの命令に割当てられた機能ユニットで発生する。これらの結果は、3 つの結果バス R E S U L T 0、R E S U L T 1 および R E S U L T 2 を含む複合結果バス 2 6 5 を介してリオーダバッファ 2 4 0 に送られる。複合結果バス 2 6 5 は、データ処理バス 5 3 5 の一部である。

40

#### 【 0 0 6 3 】

特定の命令がデコードされたときに、1 つまたはそれ以上のオペランドが現在利用可能でないことは、デコーダ 2 1 0 から機能ユニットへの命令の発行を妨げるわけではない。そうではなく、1 つまたはそれ以上のオペランドがまだ利用可能でない場合には、オペランドタグ ( 一時の一意的ハードウェア識別子 ) が、抜けているオペランドの代わりに適切な

50



機能ユニット/待合わせステーションに送られる。オペランドタグおよび命令のための o p コードは、タグに対応するオペランドが結果バスを介してリオーダバッファ 240 で利用可能となるまでは、その機能ユニットの待合わせステーションにストアされる。抜けていたすべてのオペランドがリオーダバッファ 240 で利用可能となれば、タグに対応するオペランドがリオーダバッファ 240 から検索される。オペランドおよび o p コードは、待合わせステーションから実行のために機能ユニットに送られる。結果は、リオーダバッファ 240 に伝送するために結果バスに置かれる。

【0064】

上述のオペランドタグトランザクションにおいて、A O P E R および B O P E R バスを介して機能ユニットの待合わせステーションにオペランドタグが実際に送られることが認められる。オペランドタグをやりとりするためにこのような態様で用いられると、A O P E R および B O P E R バスは、図 2 に示されるように A T A G および B T A G と称する。

10

【0065】

III. スーパースカラマイクロプロセッサ；より詳細な説明

図 3 ないし図 5 は、マイクロプロセッサ 500 として、この発明のマイクロプロセッサのより詳しい実現例を示す。図 2 ないし図 5 に示されるマイクロプロセッサ内の同様の要素を示すのに同様の参照符号を用いる。マイクロプロセッサ 500 のある部分は既に説明したことが認められる。

【0066】

マイクロプロセッサ 500 において、命令は推論プログラム順に発行され、投入および完了は順番通りではなく、順番通りに用済とされる。多くの信号およびバスが、特に命令の発行に関して並列性を促進するために複製されることが後の説明より明らかになるであろう。デコーダ 210 は、1 マイクロプロセッササイクルについて複数の命令をデコードし、デコードされた命令がそこから機能ユニットに並列に発行される発行ウィンドウを形成する。I C A C H E 205 は、1 度に 4 つの命令をデコーダ 210 に、I C A C H E 205 をデコーダ 210 に結合するライン I N S 0、I N S 1、I N S 2 および I N S 3 を介して与えることができる。

20

【0067】

マイクロプロセッサ 500 において、主データ処理バスは、やはりデータ処理バス 535 として示される。データ処理バス 535 は 4 つの O P C O D E バスと、4 つの A O P E R / A T A G バスと、4 つの B O P E R / B T A G バスと、4 つの O P C O D E T Y P E バスとを含む。4 つの O P C O D E バス、4 つの A O P E R / A T A G バス、4 つの B O P E R / B T A G バス、および 4 つの O P C O D E T Y P E バスは、デコードされた命令を機能ユニットに伝送するように協働するため、これらは併せて、X I 0 B、X I 1 B、X I 2 B および X I 3 B ( 図では別個に符号を付けられるわけではない ) と示される 4 つの命令バスとしても参照される。これらの類似した命令バスの名称は、互いから 1 桁で区別される。この桁は 0 をより早い命令として、0 m o d 16 バイトメモリブロックにおける命令の位置を示す。これらの名称はここでは小文字「n」でその桁を示す一般的な形で与えられる ( すなわち、4 つの命令バス X I 0 B、X I 1 B、X I 2 B および X I 3 B は、X I n B として参照する ) 。

30

40

【0068】

順序通りでない命令の並列の実行を可能にするスーパースカラマイクロプロセッサ 500 の特徴を、ここでマイクロプロセッサのより詳細な説明を始める前に簡単に繰返す。マイクロプロセッサ 500 は、4 命令幅、2 ウェイセットアソシアティブ、部分デコード 8 K バイト命令キャッシュ 205 ( I C A C H E ) を含み、分岐予測を伴う、1 マイクロプロセッササイクルにつき 4 つの命令のフェッチをサポートする。マイクロプロセッサ 500 は、オペランドの利用可能性に関わらず、5 つの独立した機能ユニットのうちの何らかのものへのデコーダ 210 ( I D E C O D E ) による 1 サイクルにつき 4 つまでの命令のデコードおよび発行を与える。これらの機能ユニットは、分岐セクション B R N S E C 5 2

50

0、算術論理装置ALU505、シフトセクションSHFSEC510、浮動小数点セクションFPTSEC525、およびLOAD/STOREセクション530を含む。

【0069】

マイクロプロセッサ500は、オペランドの従属性の適切な順序付けを守り、順序通りでない投入を可能にするために、命令のタグ付与を行なう。マイクロプロセッサ500はさらに、まだ実行できない発行された命令がそこで待ち行列にされる、機能ユニット内の待合わせステーションを含む。3つの結果バス(RESULT0、RESULT1およびRESULT2)が、1サイクルにつき3つまでの機能ユニット結果を扱うことを可能にするように設けられる。環状バッファまたはFIFOキュー、すなわちリオーダバッファ240が、順序通りでない機能ユニットの結果を受取り、レジスタファイル235を更新する。より特定的には、レジスタファイルはリオーダバッファからの結果で正しいプログラム順に更新される。言い換えれば、リオーダバッファからレジスタファイルへの結果の格納は、それが関係するすべての分岐、算術およびロード/ストア動作とともに正しい実行順に行なわれる。マルチポートレジスタファイル235は、1マシンサイクルにつき4つの読出および2つの書込ができる。RESULT0、RESULT1およびRESULT2は、ROB240に並列に書込まれる。結果がROB240から用済とされる際、これらは書込バスWRITEBACK0およびWRITEBACK1を介して並列にレジスタファイル235に書込まれる。マイクロプロセッサ500はまた、ロードおよびストア待ち時間を最少にするように、オンボードのダイレクトマッピング8Kバイトコヒーレントデータキャッシュ245を含む。

【0070】

[III(a) 命令フロー - フェッチ]

マイクロプロセッサ500の命令フローをここで説明する。命令デコーダ(IDECODE)210は、命令を命令キャッシュ(ICACHE)205からフェッチする命令フェッチャ257を含む。キャッシュ205として用いることができる命令キャッシュの1つは、1992年4月12日に出願された、「命令デコーダおよびこれを用いるスーパースカラプロセッサ」(“Instruction Decoder And Superscalar Processor Utilizing Same”)と題される同時係属中の米国特許出願連続番号第07/929,770号に説明され、本明細書においてこれを引用によって援用する。デコーダ210(IDECODE)として用いることができるデコーダの1つもまた、1992年4月12日に出願された「命令デコーダおよびこれを用いるスーパースカラプロセッサ」と題される米国特許出願連続番号第07/929,770号に説明される。

【0071】

主メモリ255内の特定のプログラムがマイクロプロセッサ500によって実行される時、プログラムの命令は実行のためにプログラム順に検索される。命令は通常最初はICACHE205にないので、まず典型的なICACHEリフィル動作を説明する。キャッシュミスの際に、0mod16バイト(キャッシュブロックサイズ)でメモリ内に整列された4ワードの命令のブロックに対するリクエストがバスインタフェースユニット(BIU)260に対して行なわれる。これは、後続のミスが起こるということを仮定して、命令ブロックの継続するプリフェッチストリームを開始する。この特定の実施例では、キャッシュ内のブロックにつき有効ビットは1つしかないので、4ワードのブロックが最小の転送サイズである。有効ビットは、現在の16バイトエントリおよびタグが有効であることを示す。このことは、エントリがロードされ、現在実行されているプログラムに対して確立されたことを意味する。

【0072】

命令ブロックが戻される際に(対象のワードからではなく下位のワードから行なわれる)、これは1つの命令につき4ビットの情報を発生するプリデコードネットワーク(図示せず)を通る。前の命令ブロックが発行されていれば、次の命令ブロック(新しい命令ブロック)が命令レジスタ258およびIDECODE210に進む。そうでなければ、次の命令ブロックはプリフェッチバッファ259で待つ。命令レジスタ258は、推論実行の

10

20

30

40

50

ために発行されるべき次の命令である現在の4つの命令を保持する。プリフェッチバッファ259は、ICACHE205がリクエストしたプリフェッチされた命令のブロックを保持する。これらの命令は、後にプリデコードされてICACHE205およびIDECODE210に送られる。この態様でプリフェッチされた命令のブロックを保持することによって、IDECODE210による発行およびプリフェッチがロック状態で実行される必要がないように、バッファ動作が与えられる。

【0073】

まだ解決されていない条件付分岐がなければ、予測実行された次の命令がデコードに進むと、次の命令ブロックがICACHE205に書込まれる。このアプローチは、望ましいことには不必要な命令がキャッシュされることを防ぐ。プリデコード情報もまたキャッシュに書込まれる。プリデコード情報とは、特定の命令を適切な機能ユニットに迅速に送るのを助ける命令のサイズおよび内容に関する情報である。プリデコードに関するさらなる情報は、同時係属中の本譲受人に譲受された「可変バイト長命令に特に適したプリデコード命令キャッシュおよびそのための方法」(“Pre-Decoded Instruction Cache And Method Therefor Particularly Suitable For Variable Byte-Length Instructions”)と題される米国特許出願番号第145,905号に見いだされ、その開示をここに引用によって援用する。分岐予測は、プログラムが実行される際にどの分岐が発生されるかを予測するために用いられるものであることが認められる。予測は後に、分岐が実際に実行されるときに確立される。予測は、マイクロプロセッサパイプラインのフェッチ段階の間に起こる。

【0074】

プリフェッチストリームは、BIU260がそれに結合される外部バス(図示せず)を放棄しなくてはならないか、データキャッシュ245が外部アクセスを必要とするか、プリフェッチバッファ259がオーバーフローするか、キャッシュヒットが起こるか、または分岐もしくは割込が起こるまで続く。上述のことより、プリフェッチストリームはあまり長くはならない傾向にあることが認められるであろう。一般に、外部プリフェッチは、多くても発行されているものより2ブロック先である。

【0075】

この特定の実施例では、命令キャッシュ205(ICACHE)内のブロック1つにつき有効ビットは1つなので、部分的なブロックは存在せず、すべての外部フェッチは4つの命令のブロックで行なわれることが認められる。キャッシュ内のブロックにつき有効ビットは1つしかない。ICACHE205はまた、各ブロックについての分岐予測情報を含む。この情報はリフィルの際にクリアされる。

【0076】

命令がICACHE205に進んだので、スーパースカラ実行を始めることができる。外部でフェッチされたブロックがデコードに進むと、動作はICACHE205からフェッチされたのと同じであるが、全体的な性能は、1サイクルにつき1の命令の最大外部フェッチレートに制限される。4ワードの命令ブロックがフェッチされ、プリデコード情報とともにデコードに進む(PH2でキャッシュ読出、PH1で命令バス駆動)。PH1はクロックの2つの相のうちの第1のものと規定され、PH2は、クロックの2つの相のうちの第2のものと規定される。PH1およびPH2が、パイプライン化されるプロセッサの基本的なタイミングを構成する。

【0077】

図3および4に示されるように、32ビットフェッチPC(FPC)バス、FPC(31:0)は、命令キャッシュ(ICACHE)205とデコーダ(IDECODE)210のフェッチャ257との間に結合される。より特定的には、FPCバスは、ICACHE205内のFPCブロック207とフェッチャ257との間に延びる。命令キャッシュ205内のフェッチPCまたはFPCブロック207は、その中に位置されるFPCとして示される推論フェッチプログラムカウンタを制御する。FPCブロック207は、デコーダ210による機能ユニットへの命令の発行に先立ってフェッチャ257がプリフェッチ

10

20

30

40

50

する命令に関連するプログラムカウンタ値FPCを保持する。FPCバスは、ICACHEに例外または分岐予測に進む位置を示す。フェッチPCブロック207は、デコーダ210へと命令(4の幅)をプリフェッチするのに、命令キャッシュ205にストアされた分岐予測情報を用いる。フェッチPCブロックは、逐次アクセスを予測することもでき、この場合には新しいブロックが必要なときに現在のフェッチPCを16バイトだけ増分し、これはまた新しいブロックへの分岐を予測することもできる。新しい分岐位置は、予測された分岐に関して命令キャッシュから受取られたものでも、誤予測または例外の際に分岐機能ユニットから受取られたものでもあり得る。フェッチPCまたはFPCは、先に述べたリタイアPCとは区別されるべきである。

【0078】

フェッチPC(FPC)はPH1で増分され、次ブロックがICACHE205から読出されるが、IDECODE210は、第1のブロックからすべての命令を発行していなければHOLDIFETをアサートすることによってフェッチャ257を停止させる。HOLDIFET信号の機能は、命令レジスタ258内の4つの命令が進むことができないので命令のフェッチを抑えるというものである。

【0079】

フェッチャ257はまた、分岐予測の実行を助ける。分岐予測は、命令キャッシュ205の出力である。分岐が予測されると、予測された次ブロックの4つの命令は、命令キャッシュ205によって命令ラインINS0、INS1、INS2およびINS3へと出力される。命令キャッシュ205内のアレイIC\_NXTBLK(図示せず)は、キャッシュ内の各ブロックについてその特定のブロックでどの命令が予測実行されるかを規定し、次ブロックがどう予測されるかを示す。分岐がなければ、実行は常にブロック単位で逐次的に行なわれるであろう。したがって、発生される分岐は、このブロック指向分岐予測を変える唯一の事象である。言い換えれば、この発明の一実施例では、逐次的なブロック単位での予測は、発生しないと予測された分岐が発生し、誤予測されたときのみ起こる。

【0080】

分岐命令を含むブロックが初めてデコーダ210(IDECODE)に送られると、後続のフェッチは、分岐が発生されないと仮定して、逐次的である。分岐が実行され、後に実際に発生したとわかると、分岐予測ユニット(分岐ユニット)520は、ICACHE205に知らせ、1)分岐が発生したこと、2)分岐命令のブロック内の位置、および、3)ターゲット命令のキャッシュ内の位置を反映するように、そのブロックに関する予測情報を更新する。フェッチャ257はまた、ターゲットからフェッチを始めるように指示し直される。次にそのブロックがフェッチされると、フェッチャ257は、それが前に発生された分岐を含むことを認め、以下の動作で非逐次的フェッチを行なう、すなわち1)命令有効ビットは、分岐遅延スロットを含みかつそこまでしかセットされない。分岐遅延は常に分岐の後の命令を実行するという概念であり、遅延分岐とも称される。この命令は既にスカラRISCパイプラインにおいてプリフェッチされており、そのため分岐の際に、それを実行するのにオーバーヘッドが失われない。2)分岐が発生予測されたという指示がそのブロックとともにデコーダ210に送られる。3)次のフェッチのためのキャッシュインデックスが予測情報からとられる。(キャッシュインデックスは、分岐が起こるときに予測実行された次ブロックのためのキャッシュ内の位置である。キャッシュインデックスは絶対PCでないことに注目されたい。絶対PCは、その位置のTAGをキャッシュインデックスと連結することによって形成される。)4)このキャッシュインデックスのブロックがフェッチされ、予測されたターゲットアドレスがブロックのタグから形成され、分岐情報が分岐FIFO(BRN FIFO)261に置かれる。5)この次ブロックのための有効ビットが、予測されたターゲット命令から始まってセットされる。

【0081】

分岐FIFO261は、フェッチャ257によって予測されたターゲットアドレスを分岐機能ユニット(BRNSEC)550に伝えるために用いられる。別個に示されているが、分岐FIFO261は分岐セクションBRNSEC550の一部であると考えられるこ

10

20

30

40

50

とが認められる。分岐 F I F O 2 6 1 には、ターゲットとともに分岐が発生予測された命令の P C がロードされる。分岐命令が実際に発行されると、分岐命令は分岐 F I F O 内のエントリ、すなわちそこにストアされた P C と比較される。一致があれば、エントリは分岐 F I F O から送られ、分岐命令がうまく予測されたものとしてリオーダバッファ 2 4 0 に戻される。誤予測があれば、正しい P C がリオーダバッファ 2 4 0 に与えられる。

【 0 0 8 2 】

予測ビットは、分岐命令とともにデコーダ 2 1 0 によって分岐ユニット 5 2 0 に発行される。予測ビットは、特定の分岐が I C \_ N X T B L K アレイにストアされた情報から発生予測されたかどうかを示す。

【 0 0 8 3 】

分岐ユニット 5 2 0 が命令を実行すると、その結果が予測と比較され、発生されれば、実際のターゲットアドレスが分岐 F I F O の上部のエントリ（必要であればそれが現われるの待つ）と比較される。いずれのチェックも失敗すれば、分岐ユニット 5 2 0 はフェッチャ 2 5 7 に正しいターゲットアドレスを再指定し、予測を更新する。これがフェッチャ 2 5 7 によるものではなく予測された非順次的フェッチに関してキャッシュミスを検出する方法であることに注目されたい。予測情報は、フルアドレスではなくキャッシュインデックスのみを含むので、ターゲットブロックのタグはヒットに関してチェックすることができず、ターゲットアドレスはそのタグによって特定されるそのインデックスのブロックのアドレスであると仮定される。分岐が最後に実行されてから実際のターゲットブロックが置換えられていれば、これは誤比較および実行の際の訂正となる。誤比較が起これば、分岐を過ぎた多くの命令が、その遅延スロットのみだけでなく、実行されているかもしれない。

【 0 0 8 4 】

分岐予測ユニット 5 2 0 として用いることのできる分岐予測ユニットの 1 つは、1 9 9 2 年 8 月 4 日に発行された、ダブリュー・エム・ジョンソン ( W . M . Johnson ) の「キャッシュ内の各命令ブロックとストアされたフェッチ情報を用いた正しく予測された分岐命令に続く実行の遅延を減じるためのシステム」と題される米国特許番号第 5 , 1 3 6 , 6 9 7 号に説明され、その開示はここに引用によって援用される。

【 0 0 8 5 】

[ I I I ( b ) 命令フロー - デコード、レジスタファイル読出、発行 ]  
命令は 1 度に 1 ブロックずつ I D E C O D E 2 1 0 に進み、それらのメモリブロック内の位置に対応する命令レジスタ 2 5 8 内の特定の位置を占める ( 0 = 列の最初 ) 。各命令に付随するのは、そのプリデコード情報および有効ビットである。

【 0 0 8 6 】

I D E C O D E 2 1 0 の主な機能は、命令を扱う機能ユニットに従って命令を分類し、その命令をそれらの機能ユニットに発行することである。これは、4 つの 3 ビット命令タイプコード ( I N S T Y P n ) をすべての機能ユニットにブロードキャストし、何らかの所与のサイクル内で、発行されている各命令のための信号 ( X I N S D I S P ( 3 : 0 ) ) をアサートすることによって行なわれる。(本明細書中、X 指示を伴って現われる信号と、伴わない信号とがある。X I N S D I S P 信号等の X は、誤ったアサートがバスを放電することを示す。) 図 3 ないし図 5 に示されるように、マイクロプロセッサ 5 0 0 は、タイプコードを機能ユニットにブロードキャストする目的のために 4 のタイプバス、I N S T Y P n ( 7 : 0 ) を含む。特定の命令ブロックの 4 つの命令の各々についてそれぞれの T Y P E バスが設けられる。

【 0 0 8 7 】

特定の機能ユニットがそのタイプに対応する T Y P E 信号を検出すると、その機能ユニットは、タイプバスにおいて検出されたタイプ信号の位置に従って、I D E C O D E 2 1 0 の現在の発行ウィンドウ内の現在の命令ブロックの 4 つの命令のうちのどれを受取るべきかを知る。タイプバスは、I D E C O D E 2 1 0 のそれぞれの発行位置に対応する 4 つのセクションを有する。その機能ユニットはまた、検出されたタイプに対応する発行情報バ

10

20

30

40

50

スのそのセクションで起こる操作コード（オペコード）によってその命令のオペランドデータにどの機能を実行すべきかを定める。さらに、機能ユニットはどの命令を実行すべきかがわかっているため、そのハードウェアをオペランドデータと行先タグとを受取るためのオペランドデータバスおよびそれぞれの行先タグバス  $DEST\_TAG(0:3)$  と整列させる。

#### 【0088】

命令が発行されると、それらの有効ビットはリセットされ、そのタイプは「空」になる。特定のブロックの4つの命令すべてが、命令の次ブロックがフェッチされる前に発行されなくてはならない。ブロックの4つの命令すべてが1度に発行されてもよいが、以下の事象が起こる可能性があり、それもよく起こるので、このプロセスを遅くする。

1) クラスの競合 - これは2つまたはそれ以上の命令が同じ機能ユニットを必要とするときに起こる。整数コードはマイクロプロセッサ500にとって重要である。この理由のため、本発明の一実施例は、機能ユニット  $ALU0$ 、 $ALU1$ 、 $SHFSEC$ 、 $BRNS EC$ 、 $LSS EC$ 、 $FPT SEC$  および  $SRB SEC$  の間でクラスの競合が起こるのを減じるために2つの  $ALU$  を含む。命令は直列化の点でのみ  $SRB SEC 512$  に発行される。言い換えれば、直列に実行されなくてはならない命令のみが  $SRB SEC 512$  に送られる。

2) 機能ユニットが命令を受取ることができない

3) レジスタファイル ( $RF$ ) 235 のポートが利用可能でない - この実施例において、8つのオペランドバスを与えるために通常考えるような8つではなく4つの  $RF$  読出ポートしか存在しない。命令の多くはレジスタファイル235から2つのオペランドを必要とすることはなく、または  $ROB 240$  によるオペランド転送によって満たされ得るために、読出ポートの数がこのように少ないことは最初に考えるほどは制限的ではないことがわかった。たとえば8つの、より多くの  $RF$  読出ポートを用いて、レジスタファイルポートが利用可能でない状態が起こる可能性を避けるような、この発明の他の実施例も企図される。

4) リオーダバッファ240におけるスペースの欠如 - 各命令は対応するリオーダバッファのエントリを持たなくてはならず（または倍および拡張精度浮動小数点命令の場合のように、2つのリオーダバッファエントリが設けられる）、リオーダバッファは  $ROBST AT(3:0)$  によって、予測された命令のうちのいくつに場所を見つけられるかを示す。図3および4に示されるように、 $ROBST AT(3:0)$  と示される状態バスが、リオーダバッファ ( $ROB$ ) 240 とデコーダ ( $IDECODE$ ) 210 との間に結合される。 $ROBST AT(3:0)$  は、 $ROB$  から  $IDECODE$  に、4つの現在の命令のうちのいくつが割当てられる  $ROB$  エントリを有するかを示す。ここで  $ROB$  のエントリを充填することが可能であることに注目されたい。

5) 直列化 - 命令の中には逐次状態を守る機構の範囲を越えた状態を変更するものがある - これらの命令（たとえば  $MTSR$ 、 $MFSR$ 、 $I RET$  命令）は周りの命令に関してプログラム順に実行されなくてはならない。

#### 【0089】

上に挙げた5つの状況のうちの1つが起これば、影響を受ける命令は発行を停止し、後続の命令は、それらを抑えるものが他に何もなくても発行され得ない。各発行位置について、機能ユニットにソースオペランドを供給するAおよびBオペランドバスの組 ( $XRDn AB / XRDn BB$  バスとも称される) がある。レジスタファイル235はデコードと並列に  $PH2$  でアクセスされ、オペランドが  $PH1$  でこれらのバスに送られる。ソースレジスタを変更する命令がまだ実行中であれば、レジスタファイル235内の値は無効である。このことは、レジスタファイル235および  $ROB 240$  がデータを含まず、したがってタグがデータの代わりとなることを意味する。リオーダバッファ ( $ROB$ ) 240 はこれを追跡し、レジスタファイルアクセスと並列してアクセスされる。オペランドが利用可能でないこと、またはレジスタの競合は発行の際に問題とならないことに注目されたい。 $ROB 240$  は、予め定められた数のエントリならびに先頭および末尾ポインタを備えた

10

20

30

40

50

環状バッファとして見なすことができる。

【0090】

命令が発行されると、ROB内のエントリがその行先レジスタのために確保される。ROB内の各エントリは、1)命令の行先レジスタアドレス、2)命令の結果のためのスペース(これは倍精度動作またはCALL/JMPFDECタイプの命令には2つのエントリを必要とするかもしれない)、および例外状態情報および、3)a)エントリが割当てられたことと、b)結果が戻されたこととを示すビットからなる。

【0091】

エントリは末尾ポインタから始まって逐次的に割当てられる。割当ビットは、セットされて命令が発行されたことを示す。割当ビットは各ROBエントリと関連付けられる。割当ビットは、特定のROBエントリが未処理の動作に割当てられたことを示す。割当ビットは、エントリが用済となると、または例外が起こると割当から外される。別個の有効ビットが、結果が完了されレジスタファイルに書込まれたかどうかを示す。エントリのアドレス(結果または行先タグとも呼ばれる)が発行から実行の間対応する命令に付随し、結果バスの1つを介して命令の結果とともにROB240に戻される。

10

【0092】

より詳細には、行先タグは、命令が機能ユニットに発行されるときに用いられ、結果タグは命令が戻される時、すなわち結果が機能ユニットからROBに戻される時に用いられる。言い換えれば、行先タグは発行された命令に関連し、リオーダバッファによって機能ユニットに特定の命令の結果がどこにストアされるべきかに関して知らせるために機能

20

【0093】

より詳細には、命令に関連する行先タグは機能ユニットにストアされ、次に結果バスに転送される。このような行先タグは、これらが結果バスを介して転送される時にはまだ行先タグとして示される。これらのタグは他の機能ユニットの待合わせステーションでオペランドタグと比較され、このような他の機能ユニットが特定の結果を必要かどうかを見る。特定の機能ユニットからの結果は、ROB内の対応する相対推論位置に戻される。

【0094】

命令の結果は、効果的にこの命令の結果タグとなる命令の行先タグによって識別されるROBエントリ内に置かれる。その特定のROBエントリの有効ビットがセットされる。結果は、レジスタファイルにライトバックされる順番が回ってくるまでそこに留まる。エントリが除去されるよりも早くROB240に割当てられることが可能であり、この場合にはROB240は最終的にはフルとなる。リオーダバッファフル状態は、ROBSTAT(3:0)バスを介してデコーダ210に伝えられる。これに回答して、デコーダ210はHOLDIFET信号を発生して、命令がICACHE205からフェッチされるのを止める。したがって、ROBフル状態はデコーダ210による発行を止めることが認められる。

30

【0095】

オペランドの処理の説明に戻って、ROB240でライトバックを待っている結果を、もし必要であれば他の機能ユニットに転送することができることに注目されたい。これは、IDECODE210内の命令のソースレジスタアドレスをROB内の行先レジスタアドレスと、デコード時にレジスタファイルアクセスと並列して、比較することによって行なわれる。AおよびBソースオペランドに関して起こり、かつ結果有効ビットがセットされている、最も最近のアドレス一致について、ROB240は対応する結果をレジスタファイル235の代わりに適切なオペランドバスに送る。この一致が起これば、ROB240は、ROB240とレジスタファイル235との間のOVERRIDEラインを活性化して、レジスタファイル235に、AおよびBオペランドバスにいかなるオペランドも送らないように指示する。

40

【0096】

たとえば、デコーダ210が、レジスタR3の内容をレジスタR5の内容に加えてその結

50

果をレジスタ R 7 に置くことを意味するように規定される、命令 ADD R 3、R 5、R 7 をデコードしていると仮定する。この例において、I D E C O D E 内でデコードされるソースレジスタアドレス R 3 および R 5 は、R O B 2 4 0 内の行先レジスタアドレスと比較される。この例の目的のため、結果 R 3 が R O B 2 4 0 内に含まれ、結果 R 5 がレジスタファイル 2 3 5 内に含まれると仮定する。これらの状況のもとでは、デコードされた命令内のソースアドレス R 3 と R O B 2 4 0 内の行先レジスタアドレス R 3 との比較は肯定である。レジスタ R 3 のための R O B エントリの結果が R O B 2 4 0 から検索され、適切な機能ユニット、すなわち A L U 0 または A L U 1 の待合わせステーションによるラッチのためにオペランド A バスにブロードキャストされる。この場合に R O B エントリと一致が見いだされるので、レジスタファイル 2 3 5 が、それが含み得る何らかの用済となった R 3 値で A オペランドバスを駆動しないように、O V E R R I D E ラインが駆動される。

10

## 【 0 0 9 7 】

この例で、デコードされた命令内のソースアドレス R 5 と R O B 2 4 0 内に含まれる行先レジスタアドレスとの比較はうまく行かない。したがって、レジスタファイル 2 3 5 内に含まれる結果値 R 5 が B オペランドバスへ駆動され、その結果が機能ユニットすなわち A L U 0 に実行のためにブロードキャストされる。A オペランドおよび B オペランドの両方が A L U 0 機能ユニットの待合わせステーション内にあれば、命令が A L U 0 に投入されて、A L U 0 によって実行される。結果（結果オペランド）は、この結果オペランドを求めている他の機能ユニットの待合わせステーションに送るために結果バス 2 6 5 に置かれる。結果オペランドはまた、その結果のために割当てられたエントリでそこにストアするために R O B 2 4 0 にも与えられる。

20

## 【 0 0 9 8 】

所望のオペランド値がまだ R O B 2 4 0 になくても（アサートされる有効ビットによって示される）、それでも命令をデコード 2 1 0 によって発行することができる。この場合に、R O B 2 4 0 は一致するエントリのインデックス（すなわちその結果を最終的に生成する命令の結果タグ）を機能ユニットにオペランドの代わりに送る。ここでもやはり、8 つのオペランドバスに対応する効果的に 8 つの A / B タグバス（すなわち 4 つの A タグバスおよび 4 つの B タグバス、すなわち T A G n A B ( 4 : 0 ) および T A G n B B ( 4 : 0 ) ここで n は整数である）があることに注目されたい。タグの最上位ビット（M S B）は、タグが有効であるときを示す。

30

## 【 0 0 9 9 】

2 つ以上の R O B エントリが同じ行先レジスタタグを有するときには、最も最近のエントリが用いられる。これは、可能である並列性を減じてしまうであろう独立した命令による行先としての同じレジスタの異なる使用を区別する。（これはライトアフターライトハザードとして知られる）

命令のキャッシュ化の際に発生されるプリデコード情報はデコード時に作用し始める。プリデコード情報は、I C A C H E 2 0 5 から P R E D E C O D E ラインを介して I D E C O D E 2 1 0 に渡されることが認められる。

## 【 0 1 0 0 】

プリデコードは以下の態様で行われる。各命令について、R O B エントリの割当を、いくつかのエントリが必要であることを示すことによって（エントリを 1 つ必要とする命令もあるし、2 つのエントリを必要とする命令もある）速める 2 ビットコードを含むプリデコード信号 P R E D E C O D E がある。たとえば、加算命令 A D D ( R A + R B ) R C は、レジスタ R C 内に置かれるべき単一の 3 2 ビット結果のために 1 つのエントリを必要とする。対照的に、乗算命令 D F M U L T ( R A + R B ) ( 倍精度 ) は、6 4 ビットの結果を保持するのに 2 つの R O B エントリを必要とする。本発明のこの特定の実施例では、各 R O B エントリは 3 2 ビット幅である。この 2 ビットコードはさらに、所与の命令からいくつの結果オペランドが生じるかを示す（すなわち、なし - 分岐等、1 - ほとんどのもの、または 2 - 倍精度）。プリデコード情報は、レジスタファイルアクセスが A および B オペランドに必要であるかどうかを示す 2 つの付加的なビットを含む。したがって、マイク

40

50



ロブロッサ500において32ビット命令につき4ビットのプリデコード情報がある。これらのビットはPH2のアクセスに先立って、PH1でレジスタファイルポートの効率的な割当を可能にする。命令が必要とするレジスタファイルポートを割当てられていないが、ROB240がオペランドを転送できることを示していれば、いずれにしても命令は発行され得る。

#### 【0101】

[III(c) 命令フロー - 機能ユニット、待合わせステーション]

図3ないし図5は、マイクロプロセッサ500のすべての機能ユニットが共通のデータ処理バス535上にあることを示す。データ処理バス535は、その比較的広いバンド幅のために高速のバスである。各機能ユニットにはその入力で2つの待合わせステーションが備えられている。より多いまたは少ない待合わせステーションが機能ユニットで用いられる本発明の他の実施例も企図される。

10

#### 【0102】

整数ユニット515は算術論理装置ALU0およびALU1を含む。ALU0には待合わせステーション540が設けられ、ALU1には待合わせステーション545が設けられる。分岐ユニット520(BRNS EC)にはその入力で待合わせステーション550が供給される。浮動小数点ユニット(FPT SEC)525は、浮動小数点加算ユニット555を含み、これには待合わせステーション560が設けられる。浮動小数点ユニット525はさらに、浮動小数点変換ユニット565を含み、これには待合わせステーション570が設けられる。浮動小数点ユニット525はさらに、浮動小数点乗算ユニット575を含み、これには待合わせステーション580が備えられる。最後に、浮動小数点ユニット525はさらに、浮動小数点除算ユニット585を含み、これにはその入力で待合わせステーション590が備えられる。ロード/ストアユニット530もまた、データ処理バス535上に存在し、待合わせステーション600を含む。

20

#### 【0103】

図3ないし図5に示されるように、各機能ユニットへの主入力(すなわち機能ユニットと関連する各待合わせステーションへの入力)は、以下の主データ処理バス535を構成するバスによって与えられる、すなわち

- 1) IDECODE 210からの4つのOPCODEバス(INSOPn(7:0)として示され、nは0ないし3の整数である)
- 2) IDECODE 210からの4つの命令タイプバス(INSTYPn(7:0)として示され、nは0ないし3の整数である)
- 3) IDECODE 210からの4つの4ビット発行ベクトルバス(XINS DISP(3:0)として示される)
- 4) AオペランドバスおよびBオペランドバスの4つの対(XRDnAB/XRDnBB(31:0)として示され、nは0ないし3の整数である)
- 5) 関連するA/Bタグバスの4つの対(TAGnAB/TAGnBB(4:0)として示され、nは0ないし3の整数である)
- 6) 3つの双方向結果オペランドバスを含む結果バス265(XRES0B(31:0)、XRES1B(31:0)、XRES2B(31:0)として示される)
- 7) 2つの結果タグバス(XRESTAG0B/SRESTAG1B(2:0)として示される)

30

40

および

- 8) 2つの結果状態バス(XRESSTAT0BおよびXRESSTAT1B(2:0)として示される)である。

#### 【0104】

1つ以上の待合わせステーションが上述の機能ユニットの各々の前部に置かれる。待合わせステーションは、本質的には、機能ユニットによる実行を待ちながらそこで命令が待ち行列にされる先入れ先出し(FIFO)バッファである。命令がオペランドの代わりにタグを伴って発行されれば、または機能ユニットが停止またはビジー状態であれば、命令は

50

待合わせステーションで待ち行列にされ、後続の命令はその後で待ち行列にされる（特定の機能ユニット内の投入は全くの順番通りであることに注目されたい）。待合わせステーションが充満すれば、これを示す信号が I D E C O D E にアサートされる。これは、同じタイプの別の命令に出会えば、発行を止める。

【 0 1 0 5 】

命令の発行は以下のように起こる。各待合わせステーションは対応する命令タイプに関して命令 T Y P E バスを ( P H 2 で ) 観察する待合わせステーション論理を含む。待合わせステーションは、対応する o p コード、A および B オペランドならびに A および B オペランドタグバスを、このような命令タイプに出会えば選択する。関連する機能ユニットで実行する 2 つ以上の命令が認められれば、プログラム順に関して先の命令が優先される。しかしながら、対応する発行ビットがセットされていることを認めるまで ( P H 1 で X I N S D I S P ( n ) )、命令は待合わせステーションに受入れられない。

10

【 0 1 0 6 】

この時点で、必要とされるオペランドが利用可能であり、かつ機能ユニットが何らかの理由のために停止されているわけでも、またはビジーであるわけでもなく、さらに前の命令が待合わせステーションで待っていないければ、命令は直ちに同じクロックサイクル内で実行に移る。そうでなければ、命令は待合わせステーションに置かれる。命令がオペランドの代わりにオペランドタグを、伴って発行されていれば、待合わせステーション論理は、オペランドタグを結果タグバス ( X R E S T A G 0 B および X R E S T A G 1 B ) で現われる結果タグと比較する。一致が認められれば、その結果が結果バス群 2 6 5 の対応する結果バスから取入れられる。この結果は次に、命令を投入するのを可能にすれば機能ユニットに転送される。そうでなければ、結果はオペランドとして待合わせステーションに置かれ、ここで命令を完了するのを助け、対応するタグ有効ビットはクリアされる。両方のオペランドが、汎用結果バスのいずれかまたは両方から同時に転送され得ることに注目されたい。

20

【 0 1 0 7 】

結果バス 2 6 5 を形成する 3 つの結果バスは、2 つの汎用結果バス X R E S 0 B ( 3 1 : 0 ) および X R E S 1 B ( 3 1 : 0 ) を含み、さらに分岐およびストア専用の 1 つの結果バス X R E S 2 B ( 3 1 : 0 ) を含む。結果バス X R E S 2 B ( 3 1 : 0 ) は分岐およびストア専用なので、これが処理する結果 (たとえば分岐 P C アドレス等) は転送されない。機能ユニットは結果バス X R E S 0 B ( 3 1 : 0 ) および X R E S 1 B ( 3 1 : 0 ) をモニタし、一方リオーダバッファ ( R B ) 2 4 0 は 3 つの結果バスすべてをモニタする。

30

【 0 1 0 8 】

命令が待合わせステーションで待つ際に、何らかの有効オペランドタグも同様に結果タグと比較され、同じような転送が行なわれる。機能ユニット間および機能ユニット内での結果の転送がこの態様で行なわれる。待合わせステーションと関連して、このタグの付与によって、従属性の適切なシーケンシングを維持しながら、異なる機能ユニットで順序通りでない命令の実行を可能にし、さらにオペランドハザードが無関係の後続の命令の実行をブロックすることを防ぐ。命令タイプおよび A / B タグは P H 2 で利用可能であり、一方投入する決定は後続の P H 1 で行なわれる。

40

【 0 1 0 9 】

待合わせステーションのオペランドは、これらが送られた実際のオペランドデータでなければ、タグおよび有効ビットを有する。言い換えれば、命令が待合わせステーションに発行され、かつ特定のオペランドがまだ利用可能でなければ、そのオペランドに関連するオペランドタグが実際のオペランドの代わりに待合わせステーションに与えられる。有効ビットは各オペランドタグと関連する。結果が機能ユニットで完了すると、結果は他の機能ユニットおよび R O B 2 4 0 に結合される結果バスに与えられる。結果は待合わせステーションのオペランドタグと比較されて、ヒットが起これば、タグ有効ビットがクリアされて、結果バスからのオペランドは、オペランドに対して指定された機能ユニットの位置に転送される。言い換えれば、待合わせステーション内の何らかのエントリに一致する結果

50

タグ0および1におけるタグ比較が値をそのステーションに転送する。

【0110】

どの命令源（待合わせステーションまたは待合わせステーションに結合される4つの入来するバスのうちの1つ）が局所的デコードの次の候補であるかを定め、待合わせステーションの先頭にあるエントリに関する待合わせステーション有効ビットおよびデコード/優先命令タイプバスを調べることによってPH2で投入が行なわれ、この際に待合わせステーションのエントリが優先する。待合わせステーションを2つ有する機能ユニットでは、その2つの待合わせステーションは先入れ先出し（FIFO）構成を形成し、待合わせステーションに発行される第1の命令がFIFOの先頭を形成し、FIFOに発行される最後の命令がFIFOの末尾を形成する。

10

【0111】

機能ユニットによる局所的デコードとは、タイプバスをモニタすることによって、機能ユニットがまず、そのタイプの命令が発行されていることを定めるということを意味する。一旦機能ユニットが、それが処理すべき命令を識別すると、機能ユニットはopコードバス上の対応するopコードを調べて、機能ユニットが実行すべき正確な命令を判断する。

【0112】

本発明のこの実施例では、実行時間は、特定の命令タイプおよびその命令を実行する機能ユニットに依存する。より具体的には、実行時間は、すべてのALU、シフタ、分岐動作およびキャッシュでヒットするロード/ストアの1サイクルから、浮動小数点、ロード/ストアミスおよび特殊レジスタ動作のための数サイクルにまでわたる。特殊レジスタとは、再指定されない何らかの汎用でないレジスタと規定される。

20

【0113】

機能ユニットは以下のように結果バスに対して調停する。結果バス2は、オペランドを戻さないストアのため、および計算されたターゲットアドレスを戻す分岐のために用いられる。分岐には優先順位があることが認められる。汎用結果バス0および1は、ALU0またはALU1のいずれかから、シフタユニット510から、浮動小数点ユニット525からの結果とロードおよび特殊レジスタアクセスとを扱う。

【0114】

結果バス0（XRES0B（31：0）とも示される）および結果バス1（XRES1B（31：0）とも示される）へのアクセスを得ることに関する機能ユニット間での優先順位は、図6に示される。図6の表において、「DPの下位半分」という用語は、倍精度数の下位半分を意味する。マイクロプロセッサ500は、倍精度（DP）数を送るのに32ビットオペランドバスを用いる。より具体的には、倍精度数がオペランドバスを介して伝送されるとき、その数は2つの32ビット部分、すなわち上位32ビット部分と下位32ビット部分とで伝送される。上位および下位部分は、一般に2サイクルで2オペランドバスを介して伝送される。機能ユニットによる特定の結果バスに対するアクセスのリクエストの拒否は、その機能ユニットを停止させ、待合わせステーションフル状態としてデコードにされるために戻り得る。

30

【0115】

結果は、結果のタイプ（なし、通常または例外、および命令固有のコード、すなわちデータキャッシュミス、アサートトラップおよび分岐誤予測）を示す3ビット状態コード（RESULT STATUS）を含む。一実施例では、結果はまた、そのユニットおよび命令に依存して、32ビット結果オペランドおよび詳細な実行または例外状態を含む。結果バス235は、結果をROB240に戻すため、および結果を機能ユニットの待合わせステーションに転送するために用いられる。結果情報のすべてがROB240にストアされるが、機能ユニットは結果状態コードおよび結果オペランドを見るだけである。

40

【0116】

ほとんどの機能ユニットは上述の態様で動作する。しかしながら、特殊レジスタブロックセクション（SRBSEC）512およびロード/ストアセクション（LSSC）530は、いくぶん異なる。SRBSEC機能ユニットは、頻繁には更新されずかつレジスタ

50

再指定によってサポートされない状態および制御レジスタ等のマシン状態情報を保持する。SRBSEC512の特殊レジスタへの、およびそこから動きは、周りの命令に関して常に直列化される。したがって、SRBSECは、別個の機能ユニットでありながら、直列化のためにオペランドが常にレジスタファイル235から利用可能であるので、待合わせステーションを必要としない。SRBSEC機能ユニットによって実行される命令の例には、「スペシャルレジスタへ移動」MTSR、および「スペシャルレジスタから移動」MFSR命令がある。直列化を必要とするこのような命令を実行する前に、マイクロプロセッサ500は、この命令の前のすべての推論状態を直列化するか、または実行する。アドバンスド・マイクロ・ディバイズ・インコーポレイテッドによって製造されるAM29000マイクロプロセッサで用いられるのと同じ特殊レジスタブロックを、SRBSEC512として用いてもよい。

10

#### 【0117】

ロード/ストアセクションLSSEC530は、他の機能ユニットと同じ態様で待合わせステーションを用いる。ロード/ストアセクション530は、データキャッシュ245からのデータのロードおよびデータキャッシュ245におけるデータのストアを制御する。しかしながら、命令の実行に関して、これは最も複雑な機能ユニットである。LSSECは、データキャッシュ(DCACHE)245およびメモリ管理ユニット(MMU)247と密に結合する。マイクロプロセッサ500は、データキャッシュ245または主メモリ255を変更する何らかの動作が未完了となり得ないように設計される。さらに、このような変更は、周りの命令に関してプログラム順に起こらなくてはならない。このことは、すべてのストアおよびデータキャッシュでミスしているロードの実行がROB240内のリタイア論理242と協働しなくてはならないことを意味する。このことは、対応するROBエントリにROBリタイア論理が会うまでこれらの動作が待ち行列にされるFIFOである、アクセスバッファ605と呼ばれる機構を用いて行なわれる。

20

#### 【0118】

データキャッシュ(DCACHE)245として用いることができるデータキャッシュの1つ、およびロード/ストアセクション(LSSEC)530として用いることができる1つのロード/ストアセクションは、同時係属中であり本譲受人に譲受された「高性能ロード/ストア機能ユニットおよびデータキャッシュ」(“High Performance Load/Store Functional Unit And Data Cache”)と題される米国特許出願連続番号第146,376号に記載され、その開示はここに引用によって援用される。命令キャッシュおよびデータキャッシュのアドレス指定に関するさらなる情報は、同時係属中であり、本譲受人に譲受された「線形アドレス可能なマイクロプロセッサキャッシュ」(“Linearly Addressable Microprocessor Cache”)と題される同時係属中の米国特許出願連続番号第146,381号に記載され、その開示はここに引用によって援用される。

30

#### 【0119】

アクセスバッファ605はLSSEC530内に位置される。一実施例において、アクセスバッファ605はミスしているロードまたはストア(ヒット/ミス)の2-4ワードFIFOである。ヒットしているストアは、それが実行されるべき次のものとなるまで書込まれない。しかしながら、アクセスまたはストアバッファによって、この状態は一時記憶装置に保持されることが可能となり、これはROBがレジスタ参照を転送するのと類似した態様でデータ参照を転送することができる。アクセスバッファは最後に、アクセスバッファの内容がプログラム順で次であるときにデータキャッシュ245(CACHE)に書込む。言い換えれば、アクセスバッファまたはストアバッファは、他のロード/ストア命令が処理され続けることが可能であるように1つまたはそれ以上のロード/ストア命令をストアするFIFOバッファである。たとえば、アクセスバッファ605は、後続のロードがロード/ストアユニットLSSEC530によって実行されている一方で、ストアを保持することができる。

40

#### 【0120】

ストアバッファとしても知られるアクセスバッファ、およびデータキャッシュと関連して

50

用いられるロード/ストア機能ユニットは、同時継続中で本譲受人に譲受された「高性能ロード/ストア機能ユニットおよびデータキャッシュ」と題される同時係属中の特許出願により詳細に述べられ、その開示をここに引用によって援用する。

【0121】

ROBリタイア論理242の機能は、どの命令がROB240からレジスタファイル235へと格納されるべきであることを定めることである。ROBエントリのこの格納の基準は、エントリが有効かつ割当てられること、結果が機能ユニットから戻されていること、およびエントリが誤予測または例外事象でマークされていないことである。

【0122】

ストア動作は2つのオペランド、すなわちメモリアドレスおよびデータを必要とする。ストアが投入されると、これはLSSSEC待合わせステーション600からアクセスバッファ605へと転送され、ストア結果状態がROB240に戻される。ストアは、データがまだ利用可能でなくても投入され得るが、アドレスはそこになくてもならない。この場合、アクセスバッファは待合わせステーションと類似した態様でタグを用いて、結果バス235からストアデータを選択する。ストアが投入される際、メモリ管理ユニット(MMU)247で高速変換バッファ(TLB)615のルックアップが行なわれ、データキャッシュがアクセスされてヒットについてチェックする。

【0123】

MMUからの物理アドレスおよび仮想アドレスのページ部分は、データキャッシュからのステータス情報とともにアクセスバッファに置かれる。言い換えれば、キャッシュは物理的にアドレスされる。TLBミスが起こると、これは結果状態に反映され、適切なトラップベクトルが結果バス2に送られ、この時点では他の動作は行なわれない。(ロードに関するTLBルックアップも同じように行なわれるが、何らかのトラップベクトルは結果バス1に進む。)

トラップベクトルは例外である。マイクロプロセッサ500はTLBトラップを取込み、新しいページを物理メモリにロードして、TLBを更新する。この動作には数百サイクルかかる可能性があるが、比較的頻繁には起こらない事象である。マイクロプロセッサ500はPCを止めて、マイクロプロセッサレジスタをストアし尽し、ベクトルを実行して、レジスタ状態を復元し、割込リターンを実行する。

【0124】

ストアがアクセスバッファの先頭に達すると(次いで空であればすぐに行なわれる)、ROB240が、対応するROBエントリが用済の段階に達したことを示すLSRETIRESと符号を付される信号をアサートし、次いでキャッシュアクセスを進める。しかしながら、キャッシュが前のリフィルを完了させること、またはコヒーレンシー動作を行なうことでビジー状態であれば、遅延され得る。一方、ROB240は動作を続け、別のストア命令に出会うかもしれない。LSSSECがそれを完了する準備ができる前にそのストア命令が用済とされないようにするために、以下のようにハンドシェイクが用いられる。LSSSEC530はROB240に、LSDONEをアサートすることによってLSSSECが動作を完了したときを示す信号を与える。ROB240は、前のストアが用済とされてからLSDONEを認めていなければ、ストア(またはロード)を停止することが認められる。

【0125】

データキャッシュ245においてヒットしているロード動作は、ROB240と協働されなくてもよい。しかしながら、ミスはROB240と協働されて、不必要なリフィルおよび誤予測された分岐を越えての無効な外部参照を避けなくてはならない。ロードが投入されると、(キャッシュがビジー状態でなければ)キャッシュアクセスがすぐに行なわれる。キャッシュにおいてヒットがあれば、結果が通常状態コードとともに結果バスを介してROBに戻される。ミスがあれば、ロードはアクセスバッファ605に置かれ、ロード\_\_ミス結果コードが戻される。ROB240のリタイア論理242がこの条件に出会えば、これはLSRETIRESをアサートして、ロード\_\_有効結果状態コードとともに結果バス

10

20

30

40

50

に置かれている所望のワードから、これが現われるとすぐにリフィルが始まる（リフィルが終了するのを待たない）。ROB240は、ストアの場合のようにLSRETIREをアサートする際にロードを用済とできないことが認められる。その代わりに、ROB240はデータが戻るのを待たなくてはならない。

【0126】

ロードは、アクセスバッファにおいて待っている、前の未完了のストア動作があっても処理され得る。ストアに関して順序通りでなくロードを行なうのを可能にする際に、マイクロプロセッサ500はロードが（プログラム順に関して）前のストアによってこれから変更される位置からは行なわれないことを確実にする。このことは、ロードアドレスをアクセスバッファ605内の何らかのストアアドレスと、キャッシュアクセスと並列して、比較することによって行なわれる。どれも一致しなければ、ロードは進められる。1つ一致するものがあれば（2つ以上の場合は最も最近のエントリ）、ストアデータがアクセスバッファ605からキャッシュデータの代わりに結果バス265に転送される。起こっているかもしれない何らかのキャッシュミスは無視される（すなわちリフィルは起こらない）。ストアデータがまだ存在しなければ、ロードはストアデータが到着するまで停止される。さらに、これらの動作は、望ましいことにはメモリアクセスが不必要に並列性を損なうことを防ぐ。

10

【0127】

ここでさらにロード/ストアについて検討する。1Kバイトおよび2Kバイトページサイズに関して、高速変換バッファ(TLB)のルックアップが、キャッシュアクセスに先立って行なわれる。これはさらなるサイクルのロード/ストア待ち時間を起こす。LSSCがロードまたはストアを「完了する」とき、これは関連するキャッシュ動作が完了することを意味しないことに注目されたい。そうではなく、ICACHEまたはDCACHE、BIU、および外部でリフィル等の動作がまだあるかもしれない。

20

【0128】

アクセスバッファ転送は、部分ワードロード/ストア動作のためには行なわれない。ワード-アドレス一致が検出され、かつロードとストアとの間で何らかのオーバーラップがあれば、ロードはキャッシュミスのように見えるようにされ、ストアの後に実行されるようにアクセスバッファ605で待ち行列にされる（実際にはキャッシュでヒットしているかもしれないし、していないかもしれない）。オーバーラップがなければ、ロードはアドレス一致がなかったかのように進められる。

30

【0129】

ロード/ストアマルチ命令は、直列化の態様で行なわれる、すなわちロード/ストアマルチ命令が実行されているとき、他のどの命令も並列して行なわれないことが認められる。ロードまたはストア(ロード/ストア)マルチ命令は、レジスタファイルへの、またはそこからブロックの動きである。この命令は、所与のアドレス、所与のレジスタ、およびカウントフィールドを含む。ロード/ストアのマルチ命令の一例に、LOADM(C, A, B)があり、Cは行先レジスタ、Aはアドレスレジスタ、およびBは転送の数である。

【0130】

ロードミスは必ずしもリフィルを起こさないことも認められる。その代わりに、ページはキャッシュ不可能としてマークされるかもしれない、ロードがアクセスバッファから満たされているかもしれない。

40

【0131】

[III(D) 命令フロー-リオーダバッファおよび命令リタイア]

結果がROB240に戻されると、これらは結果タグによって特定されるエントリに書込まれ、これはROBの先頭および末尾ポイントの間の何らかの場所にある。ライトバック、ストアおよびロードミスの実行、トラップおよびPC0、PC1およびPC2の更新を制御するリタイア論理242は、プログラム順に有効結果を伴うエントリを見る。

【0132】

PC0、PC1およびPC2は、DEC、EXECおよびWRITEBACK0,1の値

50

を含むマッピングレジスタである。信号DEC、EXECおよびWRITEBACK<sub>0,1</sub>は、スカラAM29000パイプラインからの段階であるデコード、実行およびライトバックを指し、AMD2900は、アドバンスト・マイクロ・ディバイズ・インコーポレイテッドから入手可能なマイクロプロセッサである。これらの信号は、実行の際にパイプラインを再始動させるのに用いられる。遅延分岐のために2つ以上のPCが用いられる。PC<sub>0</sub>、PC<sub>1</sub>およびPC<sub>2</sub>は、割込またはトラップの際に用いられて、分岐誤予測または例外に出会うとマイクロプロセッサ500が戻り得る、DEC、EXECおよびWRITEBACK<sub>0,1</sub>の古い値を保持する。PC<sub>0</sub>、PC<sub>1</sub>およびPC<sub>2</sub>は、パイプラインを再始動させるために割込リターンの際に用いられ、リオーダバッファ240内のリタイア論理242内に含まれる。PC<sub>1</sub>は現在のリタイアPCをマッピングする。

10

## 【0133】

通常の結果を有するエンタリに出会えば、結果オペランド(もしあれば)がエンタリにおいて特定されたレジスタファイル(RF)235の位置に書込まれる。RF書込ポート(WR)は2つあるので、2つのオペランドが同時にレジスタファイルに格納され得る。ROB240は、さらに1つのストアおよび1つの分岐を用済とすることができ、最大で4つの命令を1マイクロプロセッササイクルについて用済とできる。

## 【0134】

CPSビットおよびFPSスティッキービット等の他の状態は、この時点で更新され得る。CPSは現在のプロセッサ状態を指し、CPSはプログラム状態および条件コードレジスタを示す。FPSは浮動小数点状態レジスタビットを指す。FPSは、浮動小数点機能ユニット525のための状態/条件コードレジスタを示す。FPSスティッキービットとは、セット条件によってセットされ、クリア条件でクリアされないビットのことである。FPSスティッキービットは、浮動小数点数の丸め制御のために用いられる。たとえば、マイクロプロセッサ500が値を減算するか、またはシフトすれば、いくつかの最下位ビット(LSB)が仮数部からシフトされる。FPSスティッキービットは、この条件が起こったという指示を与える。

20

## 【0135】

その結果がまだ戻されていないROB240内のエンタリは、結果が戻ってくるまでそれ以上の処理を停止させる。そのエンタリを越えるものは、たとえ有効であっても用済とはされない。ストア結果に出会えば、ROB240は、実際にストアを行なって命令を用済とするようにロード/ストアセクションにゴーアヘッド指示を与える。ロードミス結果に出会えば、ROB240はロードを実行するようにゴーアヘッド指示を与える。ロードが完了すると、要求されたロードオペランドはROB240にロードヒット状態とともに戻され、これが命令を用済とすることを可能にし、そのオペランドを待っている何らかの待合わせステーションによって認められる。分岐結果に出会えば、ROB240はこれを用いてPC<sub>1</sub>を更新する。

30

## 【0136】

マイクロプロセッサのアーキテクチャ状態は、プログラム内のリタイアPCの現在の状態である。マイクロプロセッサの推論状態は、FETCHPCの現在の値、デコーダおよびリオーダバッファ内のエンタリのすべてである。これらは、ダイナミックに更新される現在の命令の推論キューである。例外または誤予測の際に、すべての推論状態はクリアされ得るが、アーキテクチャ状態は、これがレジスタファイルの現在の状態なので、クリアされ得ない。

40

## 【0137】

誤予測分岐遅延スロットを越える命令は、誤予測が明らかとなる前に実行され得ることを先に述べた。この発生は、ROB240によって区別される。誤予測が検出されると、いかなる未発行の命令もクリアされ、フェッチャ257が再び指示される。どの機能ユニットも誤予測を知らされない(しかしながら分岐ユニット520はその待合わせステーション550内の何らかの有効エンタリにおける「キャンセル」ビットをセットし、そのためこれらの分岐は害を受けずに実行され、誤予測を起こすことなくROB240に戻される

50

)。

【0138】

このような誤予測が起こると、ROB内の対応するエンタリは誤予測されたものとして割当てられる。後続のエンタリが機能ユニットから転送されるとき、これらは完了されているが誤予測されたものとしてマークされる。リオダバッファ240内のリタイア論理242は、これらのエンタリを無視して、割当てから外す。

【0139】

同時に、発生/非発生および正確/不正確な予測を示す分岐結果状態がROB240に戻される。誤予測の結果は、ROBに、分岐エンタリの後の2つ目から(遅延スロットを考慮して)末尾ポインタまでのすべてのエンタリのキャンセルビットを直ちにセットさせる。この発生に続く第2のサイクルで、デコードがターゲット命令を発行し始め、これには通常通り末尾ポインタから始まってタグが割当てられる。キャンセルされたエンタリにROBリタイア論理242が出会えば、これらは破棄される。ロード/ストアユニット530は、ROB240とロード/ストアセクションLSSEC530との間のLSCANCELラインを介して伝送されるLSCANCEL信号によってROBからゴーアヘッドで、待っている何らかのキャンセルを知らされる。LSCANCEL信号は、キャンセルされるべきアクセスバッファ605内の何らかの未処理のストアまたはロードミスを示す。アクセスバッファ605はFIFOとして動作して、次に古いストアはキャンセルされる命令である。ロード/ストアセクションLSSEC530およびアクセスバッファ(ストアバッファ)605として用いてもよいロード/ストアセクションおよびアクセスバッファの1つに関してのさらなる詳細は、「高性能ロード/ストア機能ユニットおよびデータキャッシュ」と題される同時係属中の米国特許出願連続番号第146,376号に記載され、その開示はここに引用によって援用される。

【0140】

ある特定の命令の実行の際に例外が起これば、どのグローバルアクションも要求されない。例外状態は単に、ROB240に戻される結果状態に反映される。適切なトラップベクトル数が、一般に通常の結果オペランドの代わりに戻される(これはRF更新が禁じられないときを除き、この場合にはROBはベクトル数を発生する)。トラップベクトル数とは、様々な種類のベクトルのうちのどれが起こったか、および特定のトラップの発生の際にどこに行くべきかを示す数である。トラップの発生となる典型的な例は、0での除算、算術的オーバーフロー、およびTLBページの欠如がある。ROB240が命令を用済とする処理の際に例外状態に出会えば、これは、ROB240からのすべてのエンタリをクリアし、すべての機能ユニットにEXCEPTION信号をアサートしてこれら(およびIDECODE)をクリアし、Vfビットについてトラップベクトルを発生し、フェッチャ257に処理コードをトラップするように再び指示を与えることからなるトラップ動作を始める。Vfビットは、トラップが外部フェッチとして(ベクトルテーブルからのロードとして)発生すべきか、または定数をベクトル数と連結させて内部的に発生されるべきかを示す。Vfビットは、アドバンスド・マイクロ・デバイス・インコーポレイテッドのAm29000マイクロプロセッサシリーズのアーキテクチャの特徴である。

【0141】

レジスタファイル235内にストアされたデータは、マイクロプロセッサの現在の実行状態を表わすことがわかる。しかしながら、ROB240にストアされたデータは、マイクロプロセッサの予測実行状態を表わす。命令が用済とされるべきとき、ROB240にストアされた対応する結果が、レジスタファイル235に送られ、それから用済とされる。

【0142】

[III(E) 命令フロータイミング]

命令フローのタイミングに関して、スーパースカラマイクロプロセッサ500の動作を説明するために、以下の表2が与えられる。表2は、マイクロプロセッサ500のパイプラインステージと、これらの各ステージの間に起こる重要な事象とを示す。パイプラインの段階は、表2の第1の列に挙げられる。

10

20

30

40

50



【 0 1 4 3 】

【 表 2 】

1)フェッチ	PH 1	命令フェッチアドレスが形成される (フェッチPC (FPC))。	
	PH 2	I CACHEがアクセスされる。	
2)デコード	PH 1	命令ブロックがXInBでデコードするように送られる。レジスタファイルポートが割当てられ、スタックポインタの付加が行なわれる。	10
	PH 2	命令が分類され、発行が確立される。opコード、タイプおよびオペランドタグがユニットにブロードキャストされる。レジスタファイルがアクセスされる。RA/RBフィールドがROBの内容に対してチェックされる。	
3)実行	PH 1	A/BオペランドバスがRF/ROBによって駆動されるか、またはオペランドが結果バスによって選択され得て、発行ビット (XINDISP) がアサートされる。命令が投入されるか、または待合わせステーションに置かれる。結果バスがリクエストされる。	20
	PH 2	命令が実行される。機能ユニットがその待合わせステーションの発行のフル/空状態を信号で伝える。[分岐誤予測が決定される (PH 2の遅くに)]。	
4)結果転送	PH 1	機能ユニットに結果バスが許可され、結果が結果バスを介してROBに送られる (何らかのユニットへの結果バス転送のために利用可能となる)。[フェッチPC (FPC) が正しいターゲットPCで更新される]	
	PH 2	ROBが格納のためのエントリを調べる [分岐先に関するキャッシュアクセス]。	30
5)ライトバック	PH 1	結果がレジスタファイルに送られライトバックされる。PC1が更新される [分岐先ブロックがデコードに送られる]。	
	PH 2	[分岐先ブロックはデコード中である]	

【 0 1 4 4 】

表 2 は、機能停止のない、マイクロプロセッサ 5 0 0 における基本的な整数命令の流れにおいて各相 (各マイクロプロセッササイクルの PH 1 および PH 2 ) で何が起こるかと分岐訂正タイミング (かっこ内) を示す。

40

【 0 1 4 5 】

[ I I I ( F ) メモリ管理ユニット、データキャッシュおよびバスインタフェースユニット ]

メモリ管理ユニット (MMU) 2 4 7 は、本質的には、アドバンスト・マイクロ・デバイス・インコーポレイテッドによって製造される AM 2 9 0 5 0 マイクロプロセッサのものと同一である。MMU 2 4 7 は、命令フェッチおよびデータアクセスのために仮想アドレスを物理アドレスに変換する。AM 2 9 0 5 0 とマイクロプロセッサ 5 0 0 との命令フェッチに関しての違いは、AM 2 9 0 5 0 では、分岐先キャッシュBTCへの参照の際にMMUが調べられるが、一方、マイクロプロセッサ 5 0 0 は分岐先キャッシュを用いず、BTC参照のためにMMUを調べない。分岐先キャッシュは、分岐先のみ

50

である。分岐先キャッシュは、アドバンスト・マイクロ・デバイス・インコーポレイテッドが製造するAm29050マイクロプロセッサのスカラパイプラインの一部を形成する。BTCは、1クロックサイクルにつき1度命令をフェッチする。

【0146】

命令フェッチアドレス変換のためのMMU247の必要をさらになくすために、ICACHE205は、キャッシュミスの際にICACHEが参照する1エン트리高速変換バッファ(TLB)615を含む。TLBは、1エン트리TLBでヒットしない変換が必要なときにリフィルされる。したがって、TLB615は、MMUからの必要に応じてリフィルされる。MMU247はICACHE205と密に結合されるわけではないので、これはリフィル時間を短縮し、MMUに対する負荷を減じる。

10

【0147】

データキャッシュ245は、物理アドレス、2ウェイセットアソシアティブ8Kキャッシュとして構成される。この実施例では、4Kを下回るページサイズに関しては、アドレス変換がまず行なわれる。この要件は、1Kおよび2Kページサイズについて当てはまり、ヒットしているロードの待ち時間を2サイクルに増大する。しかしながら、キャッシュインデックスにおいて不確かな1ビットを有する4Kページサイズは、キャッシュを2つの4Kアレイに分割して扱われ、これによって2つの可能なブロックへのアクセスが可能になる。4ウェイ比較が、正しいものを選択するためにMMUからの2つの物理アドレスと2つのキャッシュタグとの間で行なわれる。

【0148】

データキャッシュ245は、コピーバック/ライトスルーが混合された方法をとる。より具体的には、書込ミスはライトスルーとして行なわれ、割当はなく、書込ヒットは、ロードによって前に割当てられたブロックに対してのみ起こり、キャッシュコヒーレンシーに依存してライトスルーを起こし得る。マイクロプロセッサ500は、マルチプロセッサシステムおよびMOESI-モディファイド・オード・エクスクルーシブ・シェアード・インバリッド(フューチャーバス)プロトコルを用いるキャッシュ可能メモリの効率的なI/Oのためにデータキャッシュコヒーレンシーをサポートする。MOESIプロトコルは、特定のキャッシュブロックの5つの状態のうちの一つを示す。図3ないし図5のマイクロプロセッサ500がMOESIプロトコルを用いるのに対して、後述の図10および11に示されるマイクロプロセッサは類似したMESIプロトコルを用いる。

20

30

【0149】

バスインタフェースユニット(BIU)260は、アドバンスト・マイクロ・デバイス・インコーポレイテッドが製造するAMD29030マイクロプロセッサと同じ外部インタフェースを用いる。さらに、BIU260は、アドレス、命令、およびデータのために単一の内部32ビットバス、すなわち内部アドレスデータ(IAD)バス250を用いる。

【0150】

この特定の実施例では、外部メモリとも称される主メモリ255は、I/Oとデータ/命令とのみを区別する単一の平らなスペースである。示される特定の実施例では、メモリ255はリードオンリーメモリ(ROM)を含まず、命令とデータとの区別を行なわない。他のタイプの外部メモリの構成を、主メモリ255として用いてもよい。

40

【0151】

図3ないし図5に示されるように、BIU260、ICACHE205、DCACHE245、MMU247およびSRBSEC512は、すべて32ビットIADバス250によって結合される。IADバス250は、キャッシュミスおよびコヒーレンシー動作の際の外部アクセスのために、主にBIU260とキャッシュ(ICACHE205、DCACHE245)との間の通信のために用いられる。IADバス250は、アドレスとデータの両方を扱う。これはスタティックバスであり、PH1の間はBIU260が駆動し、PH2の間は他のすべてのユニットが駆動する。IADバス250に対するいかなるリクエストも、図7に示されるバス調停ブロックによって与えられるバス調停および許可を通

50

らなくてはならない。スペースを節約するために、バス調停ブロック700は、図3ないし図5のマイクロプロセッサ500のブロック図には図示しない。

【0152】

IADバスの調停は、調停動作の中で第1の優先順位を得るバス観察(キャッシュコヒーレンシーに関して)を含む。IADバスに対するリクエストは、PH1の早くに行なわれ、PH1の非常に遅くに応答される。機能ユニットがPH1でIADバスを許可されると、後続のPH2の間にアドレスをIADバスに送り、BIUによるある動作(たとえば命令フェッチ、ロード)をリクエストし得る。

【0153】

IADバス250は、外部バスおよびマイクロプロセッサ500内のすべての主要なアレイを互いに連結する、比較的low周波数のアドレス、データおよび制御バスである。IADバス250は、マッピングアレイへの特殊レジスタ更新、MMU変換、キャッシュリフィル、バス観察等の比較的low周波数の動作の転送を与える。本発明の一実施例では、IADバス250は、それにアドレスおよびデータがマルチプレクスされる32ビットを含む。IADバス250はまた、12の制御ライン、すなわちICACHE、DCACHE、TLB、SRBSEC、LSECおよびBIUの各ブロックについての、それに結合される読出制御ラインおよび書込制御ラインを含む。

【0154】

図7に示されるIAD調停ブロック700は、どの構成要素(ICACHE205、BIU260、BRNSEC520、DCACHE245、SRBSEC512またはMMU247)がある特定の時間にIADバス250に対してアクセスを許可されるかを決定するために、リクエスト/許可プロトコルを用いる。BIU260を介して外部メモリ255が、バス観察の目的のために最高の優先順位を許可される。バス観察は、マイクロプロセッサ500のためのデータ一致プロトコルの一部である。マイクロプロセッサ500は、データキャッシュ内に局所的に保持される変更されたデータを含み得るので、このようなデータは、メモリへの書込が起こるときに更新される。マイクロプロセッサ500はまた、データキャッシュ内に局所的に保持される変更されたブロックへの読出が起こると、変更されたデータを与える。バス観察を備えたコピーバック機構が、マイクロプロセッサ500のキャッシュ動作において用いられる。

【0155】

図7に示されるように、IAD調停ブロック700とICACHE205、BIU260、BRNSEC520、DCACHE245、SRBSEC512またはMMU247の各々との間に、それぞれのリクエストラインが結合される。これらのリクエストラインの各々は制御論理705に結合され、その出力はドライバ710に結合される。IAD調停ブロック700は、ICACHE205、BIU260、BRNSEC520、DCACHE245、SRBSEC512またはMMU247のためのそれぞれの許可ラインを含む。特定の構成要素がIADバス250へのアクセスを求めると、その構成要素はIAD調停ブロック700と制御705とにリクエスト信号を送る。たとえば、BIUがメモリアccessを行なうためにIADバス250へのアクセスを得たいと仮定する。この場合、BIU260は、IAD調停ブロック700および制御705にIADバスアクセスリクエストを送る。IAD調停ブロック700は、IADバス250に対するアクセスのリクエストが同時に複数存在するとき、リクエストの優先順位を決定する。調停ブロック700は、優先順位の方式に従ってそれがIADバスへのアクセスを許可されるべきだと決定した特定の装置の許可ラインに許可を投入する。この例では、許可信号はBIU許可ラインに投入され、BIU260はIADバス250へのアクセスを進める。

【0156】

制御回路705の出力はIADバス250に結合される。以下の構成要素ICACHE205、BIU260、BRNSEC520、SRBSEC512、DCACHE245およびMMU247の各々には、このような構成要素がIADバス250を駆動するのを可能にするドライバ回路710が備えられる。これらの構成要素の各々にはさらに、これら

10

20

30

40

50

の構成要素が I A D バス 2 5 0 からの値をラッチするのを可能にするラッチ 7 1 5 が備えられる。制御回路 7 0 5 は、I A D バスのためのリクエスト許可プロトコルを与える。機能ユニットは局所的に、I A D バスへのアクセスが求められていることを認め、調停ブロック 7 0 0 にリクエストを送る。調停ブロック 7 0 0 は最も優先順位の高いリクエストを受取り、それにしたがってアクセスを許可する。ラッチ 7 1 5 は、そのブロックに転送が起こっていれば、リクエストされたデータの読出を示す。ドライバ 7 1 0 は、局所的に利用可能な値の駆動を示し、別のブロックがそれを読出す他の何らかの位置を駆動する。I A D バス 2 5 0 へのアクセスを得るためにこのバス調停を通るとある待ち時間が加わるが、それでも許容可能な性能を与えることが見いだされた。マイクロプロセッサ 5 0 0 に I A D バス 2 5 0 を設けることは、I A D バスに接続される上述のセクションすべての間に専用の経路を設けることよりもコスト効率をはるかに良い。

10

#### 【 0 1 5 7 】

図 8 は、マイクロプロセッサ 5 0 0 のパイプラインの複数の段階を通してのその選択された信号の状態を示すタイミング図である。図 8 は、逐次的処理のためのこのようなパイプラインを示す。対照的に、図 9 のタイミング図は、マイクロプロセッサ 5 0 0 の同様のタイミング図ではあるが、図 9 のタイミング図は分岐誤予測および回復が起こる場合のものである。

#### 【 0 1 5 8 】

より具体的には、図 8 および図 9 は、フェッチ、デコード、実行、結果 / R O B ( 結果転送 - 結果が R O B に転送される )、用尽 / レジスタファイル ( ライトバック - オペランドが R O B からレジスタファイルに格納される ) の 5 つの実効パイプライン段階を通してのマイクロプロセッサ 5 0 0 の動作を示す。マイクロプロセッサパイプラインの 5 段階は、これらのタイミング図の上部に横方向に挙げられる。これらのタイミング図を構成する信号は、図の左に縦方向に挙げられ、以下のとおりである。P h 1 信号は、マイクロプロセッサ 5 0 0 のクロック信号である。F P C ( 3 1 : 0 ) はフェッチ P C バス ( F P C ) である。I R 0 - 3 ( 3 1 : 0 ) は命令バスを表わす。タイミング図はまた、R O B 内の特定のデコード命令が必要とする特定のオペランドを示すソース A / B ポインタを示す。タイミング図はまた、レジスタファイル / R O B アクセスを示す R E G F / R O B アクセスを含む。Issue instr/dest tags 信号は、命令 / 行先タグの投入を示す。A/B read operand buses 信号は、A および B オペランドバスを介しての A および B オペランドの転送を示す。Funct unit exec. 信号は、機能ユニットでの投入された命令の実行を示す。Result bus arb 信号は、結果バスに対する調停を示す。Result bus forward 信号は、機能ユニットによって結果が発生された後の果バスを介しての結果の転送を示す。ROB write result 信号は、結果が R O B に書込まれることを示す。ROB tag forward 信号は、R O B から機能ユニットへのオペランドタグの転送を示す。REGF write/retire 信号は、R O B からレジスタファイルへの結果の格納を示す。P C ( 3 1 : 0 ) 信号は、命令がもう推論的なものではないとして用済とされると必ず更新されるプログラムカウンタ ( P C ) を示す。

20

30

#### 【 0 1 5 9 】

図 8 のタイミング図では、パイプラインは逐次的な命令ストリームの実行に関して示される。この例では、予測実行経路が実際にとられ、キャッシュから直接利用可能である。簡単に言えば、フェッチパイプライン段階において、命令はマイクロプロセッサによる処理のためにキャッシュからフェッチされる。命令はデコードパイプライン段階でデコードされて、実行パイプライン段階で実行される。ソースオペランドバスおよび結果バスは、整数のサイズに対応する 3 2 ビットの幅であることがわかる。命令バスオペランドバスが倍精度浮動小数点演算のために 6 4 ビット値を駆動するには 2 サイクルが必要である。

40

#### 【 0 1 6 0 】

結果パイプライン段階では、オペランド値が、結果が発生した機能ユニットから実行のために他の機能ユニットに直接転送される。結果段階のクロック相 P H 1 において、推論命令の位置に、何らかの状態とともに行先結果が書込まれる。言い換えれば、機能ユニットによって発生された結果はリオーダバッファ内のエンタリに置かれ、このエンタリは、割

50

当てられているとともに有効であるという指示を与えられる。この態様で、リオーダバッファは、ここでは、要求されたオペランドに関してオペランドタグではなくオペランドデータを直接転送することができる。結果パイプライン段階のクロック相PH2において、新しく割当てられたタグが、タグがそのソースオペランドの1つであることを必要とする後続の命令によって検出される。これは図8のタイミング図において、図8の矢印に示されるようにソースA/BオペランドバスへのROBタグ転送を介した結果「c」の直接転送で示される。図8において、「a」および「b」は結果「c」をもたらすオペランドであり、「c」および「d」は結果「e」をもたらすオペランドであることがわかる。

#### 【0161】

パイプラインの最後の段階である用尽パイプライン段階では、リアルプログラムカウンタ(PC)またはリタイアPCが保持される。用尽パイプライン段階のPH1クロック相において、動作の結果はリオーダバッファからレジスタファイルに書込まれ、リタイアPCはこのライトバックを反映するように更新される。言い換えれば、リタイアPCは、もう推論的なものではないとしてレジスタファイルに格納されたばかりの命令を含むように更新される。この命令のためのエントリまたはリオーダバッファ内の結果は割当から外される。エントリが割当から外されるので、レジスタ「c」の後続の参照は、リオーダバッファからの推論的読出ではなく、レジスタファイルからの読出となる。

#### 【0162】

図9は、図8のタイミング図と同じ5パイプライン段階を示すが、図9のタイミング図は、分岐誤予測が起こるときのマイクロプロセッサ500の動作を示す。XFPCは、FPCバス信号の反転を示す。

#### 【0163】

#### IV. スーパースカラマイクロプロセッサの代替実施例

上述のスーパースカラマイクロプロセッサの実施例は、命令opコードがすべて同じサイズであるRISCプログラムを処理するのに最も有利に用いられるが、マイクロプロセッサ800としてこれから説明するマイクロプロセッサの実施例は、opコードのサイズが可変である命令の処理が可能である。たとえば、マイクロプロセッサ800は、可変長opコードを用いるよく知られたインテル(Intel)(登録商標)命令セットによって用いられる、いわゆるX86命令を処理することができる。マイクロプロセッサ800は、上述のマイクロプロセッサ500のRISCコアに類似したRISCコアを用いる。「RISCコア」という用語は、マイクロプロセッサ500の機能ユニット、リオーダバッファ、レジスタファイルおよび命令デコーダを含む、本質的にRISC(縮小命令セットコンピュータ)のアーキテクチャであるマイクロプロセッサ500の中核を指す。

#### 【0164】

マイクロプロセッサ800のアーキテクチャは、インテルX86命令セットに見られるようないわゆるCISC(完全命令セットコンピュータ)命令を取込み、これらの命令をRISC類似命令(ROP)に変換することができ、これらがRISCコアによって処理される。この変換プロセスは、図10および11に示されるマイクロプロセッサ800のデコーダ805で起こる。デコーダ805はCISC命令をデコードし、CISC命令をROPに変換し、ROPを実行のために機能ユニットに発行する。デコーダ805の動作および構造についてのさらなる詳細は、本譲受人に譲受された「スーパースカラ命令デコーダ」(“Superscalar Instruction Decoder”)と題される同時係属中の米国特許出願連続番号第146,383号から見いだされ、その開示はここに引用によって援用される。

#### 【0165】

マイクロプロセッサがそのRISCコアに1サイクルにつき多数の命令を供給する能力は、このスーパースカラマイクロプロセッサによって提供される著しい性能の向上の理由の1つである。命令キャッシュ(ICACHE)810は、バイトのキューまたはバイトキュー(バイトQ)815としてこの命令供給を行なう、マイクロプロセッサ800の構成要素である。本発明のこの特定の実施例では、命令キャッシュ810は16Kバイト実効4ウェイセットアソシアティブ線形アドレス命令キャッシュである。

10

20

30

40

50

## 【 0 1 6 6 】

図 1 0 および 1 1 に示されるように、命令キャッシュ 8 1 0 のバイト Q 8 1 5 は、命令デコーダ 8 0 5 に供給される。命令デコーダ 8 0 5 は、それに与えられる各命令を 1 つ以上の R O P にマッピングする。デコーダ 8 0 5 の R O P 発行ウィンドウ 8 2 0 は、I C A C H E 8 1 0 からの命令がそれにマッピングされ得る 4 つの発行位置を含む。4 つの発行位置は、D 0、D 1、D 2、および D 3 として示される。第 1 の例では、デコーダ 8 0 5 にバイト Q 8 1 5 によって与えられる命令は、2 つの R O P 発行位置にマッピングされ得る命令であると仮定する。この場合、この第 1 の命令がデコーダ 8 0 5 に与えられると、デコーダ 8 0 5 は命令を発行位置 D 0 に与えられる第 1 の R O P と、発行位置 D 1 に与えられる第 2 の R O P とにマッピングする。後続の第 2 の命令が 3 つの R O P 位置にマッピング可能であると仮定する。この第 2 の命令がデコーダ 8 0 5 にバイト Q 8 1 5 によって与えられると、命令は発行位置 D 2 に与えられる第 3 の R O P と、発行位置 D 3 に与えられる第 4 の R O P とにマッピングされる。発行位置 D 0 ないし D 3 にある R O P は機能ユニットに発行される。第 2 の命令がマッピングされる、残っている第 3 の R O P は、このような R O P が発行され得る前に次の発行ウィンドウが処理されるのを待たなくてはならないことがわかる。

10

## 【 0 1 6 7 】

命令キャッシュ 8 1 0 がどの特定のバイトをバイト Q 8 1 5 に送るかに関する情報は、命令キャッシュ 8 1 0 の入力である分岐予測ブロック 8 2 5 に含まれる。分岐予測ブロック 8 2 5 は、ブロック単位で次に予測された分岐位置を示す次ブロックアレイである。分岐予測機能ユニット 8 3 5 は、図 3 ないし図 5 に示されるマイクロプロセッサ 5 0 0 の B R N S E C 5 2 0 と類似した態様で、分岐を実行する。命令キャッシュ 8 1 0 にはまた、外部メモリからリクエストされた命令キャッシュミス fetched プリフェッチャブロック 8 3 0 が備えられる。

20

## 【 0 1 6 8 】

マイクロプロセッサ 8 0 0 は、デコーダ 8 0 5 の 4 つの R O P 位置がそれに投入され得る 4 つの整数機能ユニット、すなわち分岐機能ユニット 8 3 5、A L U 0 / シフト機能ユニット 8 4 0、A L U 1 機能ユニット 8 4 5、および特殊レジスタ機能ユニット 8 5 0 を含む。分岐機能ユニット 8 3 5 は、1 クロックサイクルにつき 1 つの新しい R O P が分岐機能ユニット 8 3 5 によって受入れられるように、1 サイクルの待ち時間を有する。分岐機能ユニット 8 3 5 は 2 エントリ待合わせステーション 8 3 5 R を含む。本明細書の目的のため、2 エントリを含む待合わせステーションは、2 つの待合わせステーションと同じであると考えられる。分岐機能ユニット 8 3 5 は、すべての X 8 6 分岐、コールおよびリターン命令を扱う。これはまた条件付分岐ルーチンを扱う。

30

## 【 0 1 6 9 】

A L U 0 / シフト機能ユニット 8 4 0 は、1 サイクルの待ち時間を示す。1 クロックサイクルにつき 1 つの新しい R O P がユニット 8 4 0 に受入れられる。A L U 0 / シフト機能ユニット 8 4 0 は、2 つまでの推論 R O P を保持する 2 エントリ待合わせステーション 8 4 0 R を含む。すべての X 8 6 算術および論理計算は、この機能ユニットまたはその代わりに他方の算術論理装置 A L U 1 8 4 5 に渡る。さらに、シフトローテートまたはファインドファーストワンのような命令は、A L U 0 / シフト機能ユニット 8 4 0 に与えられる。

40

## 【 0 1 7 0 】

A L U 1 機能ユニット 8 4 5 もまた、1 サイクルの待ち時間を示す。1 クロックサイクルにつき 1 の新しい R O P が A L U 1 機能ユニット 8 4 5 によって受入れられることがわかる。A L U 1 機能ユニットは、2 つまでの推論 R O P を保持する 2 エントリ待合わせステーション 8 4 5 R を含む。すべての X 8 6 算術および論理計算は、この機能ユニットかまたは他方の算術論理装置 A L U 0 に渡る。A L U 0 および A L U 1 は、1 サイクルにつき 2 つまでの整数結果演算を計算することを可能にする。

## 【 0 1 7 1 】

50

特殊レジスタ機能ユニット 850 は、X86 レジスタファイル 855 の外にある内部制御、ステータスおよびマッピング状態を扱うための特殊ブロックである。本発明の一実施例では、特殊レジスタ機能ユニット 850 は、ROP が特殊レジスタ機能ユニット 850 に投入されるときに未処理である推論状態がないので、待合わせステーションを持たない。特殊レジスタブロック 850 は、その構造および機能の点で、上述の特殊レジスタブロック 512 と類似している。

#### 【0172】

ロード/ストア機能ユニット 860 および浮動小数点機能ユニット 865 は、デコーダ 805 の ROP 発行ウィンドウ 820 に結合される。ロード/ストア機能ユニット 860 は、複数エントリ待合わせステーション 860R を含む。浮動小数点機能ユニット 865 は 2 つの待合わせステーション 865R を含む。データキャッシュ 870 が、データのストアおよびそのための検索を与えるために、ロード/ストア機能ユニット 860 に結合される。浮動小数点機能ユニット 865 は、41 ビット整数/浮動小数点演算混在バス 875 および結果バス 880 に連結される。より詳細には、オペランドバス 875 は、41 ビット幅を示す 8 つの読出オペランドバスを含む。結果バス 880 は、41 ビット幅を示す 5 つの結果バスを含む。浮動小数点ユニットの整数/浮動小数点混在オペランドおよび結果バスへの連結によって、推論整数および浮動小数点 ROP の両方のために、1 つのレジスタファイル 855 および 1 つのリオーダバッファ 885 を用いることが可能になる。2 つの ROP は 80 ビット拡張精度演算を形成し、これは浮動小数点待合わせステーション 865R から浮動小数点機能 865 内の 80 ビット浮動小数点コアに入力される。

#### 【0173】

浮動小数点機能ユニット 865 の 80 ビット浮動小数点コアは、浮動小数点加算器、浮動小数点乗算器、および浮動小数点除算/平方根機能ユニットを含む。浮動小数点ユニット 865 内の浮動小数点加算器機能ユニットは、2 サイクルの待ち時間を示す。浮動小数点加算器は、80 ビットの拡張結果を計算し、これが転送される。浮動小数点乗算器は、拡張精度乗算演算のために 6 サイクルの待ち時間を示す。32 X 32 乗算器が、単精度乗算演算のために用いられる。浮動小数点機能ユニット 865 内の 32 X 32 乗算器は、拡張精度を必要とする 64 ビット仮数演算のためにマルチサイクル化される。浮動小数点除算/平方根機能ユニットは、64 ビット仮数を 2 ビット/クロックで計算するために基数 -4 対話型除算を用いる。

#### 【0174】

A/B オペランドバスのバス幅が 41 ビットであるこの実施例では、整数ユニットに延びる A/B オペランドバスに関して、32 ビットがオペランド専用であり、残りの 9 ビットが制御情報専用であることが認められる。A/B オペランドバスのバス幅が 41 ビットではなく、32 ビットまたは他のサイズである、本発明の他の実施例も企図されることに注目されたい。このような 32 ビットオペランドバス幅の構成では、オペランドバスから分離される制御ラインが、制御情報の伝送のために用いられる。

#### 【0175】

ロードストア機能ユニット 860 は、4 エントリ待合わせステーション 860R を含む。ロードストア機能ユニット 860 は、2 つのロードまたはストア動作が 1 サイクルについて投入されることを可能にする。ロードストアセクションはまた、線形アドレスを計算し、メモリのリクエストされたセグメントへのアクセス権をチェックする。データキャッシュ 870 内のヒット/ミスのチェックに関してのロードまたはストア動作の待ち時間は 1 サイクルである。2 つまでのロード動作が、同時にデータキャッシュ 870 にアクセスし、その動作を結果バス 880 に送ることができる。ロードストアセクション 860 は、整数および浮動小数点ロードおよびストア動作の両方を扱う。

#### 【0176】

図 10 および 11 に示されるように、マイクロプロセッサ 800 は、リオーダバッファ 885 に結合されるレジスタファイル 855 を含む。レジスタファイル 855 およびリオーダバッファ 885 の両方が、オペランド振分回路 890 を介してオペランドバス 875 に

10

20

30

40

50

結合される。レジスタファイル 855、リオーダバッファ 885 およびオペランド振分回路 890 は協働して、オペランドを機能ユニットに与える。結果が機能ユニットから得られると、これらの結果はリオーダバッファ 885 に送られ、その中のエン트리としてストアされる。

**【0177】**

より詳細には、レジスタファイル 855 およびリオーダバッファ 885 は、プログラム実行の間のオペランドのためのストアを与える。レジスタファイル 855 は、整数および浮動小数点命令の両方のためのマッピングされた X86 レジスタを含む。レジスタファイルは、中間計算を保持するための、ならびに整数および浮動小数点の一時レジスタを含む。本発明のこの特定の実施例では、レジスタファイル 855 内のすべてのレジスタは、8つの読出および4つの書込ラッチとして実現される。このように設けられた4つの書込ポートによって、1クロックについて2つまでのレジスタファイル行先が書込まれることを可能にする。これは、1ポートについて1つの整数値であるか、またはレジスタファイルに浮動小数点結果が書込まれている場合には、1ポートにつき浮動小数点値の半分であってもよい。8つの読出ポートによって、2つのソース読出動作を伴う4つのROPの各々が、1クロックサイクルについて投入されることが可能になる。

10

**【0178】**

リオーダバッファ 885 は、16までの推論ROPのキューを保持する、16エントリ環状FIFOとして構成される。リオーダバッファ 885 はしたがって、16のエントリを割当てることができ、その各々が整数結果または浮動小数点結果の半分を含むことができる。リオーダバッファ 885 は、1クロックサイクルにつき4つのROPを割当てることができ、1クロックサイクルにつき5までのROPを確立し、1クロックサイクルにつき4つまでのROPをレジスタファイル 855 に格納することができる。マイクロプロセッサ 800 の現在の推論状態は、必要に応じて後続の転送のためにリオーダバッファ 885 内に保持される。リオーダバッファ 885 はまた、各エントリについて各ROPの相対順序を示す状態を維持する。リオーダバッファ 885 はまた、割込またはトラップルーチンによる処理のためにミスしている分岐および例外をマークする。

20

**【0179】**

リオーダバッファ 885 は、8つのオペランドでそれぞれ8つのオペランドバス 875 を駆動できる。リオーダバッファ 885 は、5つの結果バス 880 を介して1サイクルにつき5つまでの結果を受取ることができる。オペランドバスは8つの41ビット整数/浮動小数点共通バスであることが認められる。8つのオペランドバスは、デコーダ 805 のROP発行ウィンドウ 820 内の4つのROP発行位置に対応する。4つのROP発行位置の各々は、ソースAオペランドおよびソースBオペランドを有することができる。このように形成される4つのAおよびB読出オペランド対の各々は、ROP発行ウィンドウ 820 内の固定ROPおよびソース読出位置専用である。

30

**【0180】**

レジスタファイル 855 およびリオーダバッファ 885 は、読出オペランドバス 875 を駆動するマイクロプロセッサ 800 内の装置である。デコードされたROPに関して推論の行先がなければ、すなわちROPによってリクエストされたオペランドがリオーダバッファになければ、レジスタファイルがそのオペランドを供給する。しかしながら、推論の行先が存在すれば、すなわちデコードされたROPによってリクエストされたオペランドがリオーダバッファ内であれば、そのオペランドのためのリオーダバッファ内の最も新しいエントリが、対応するレジスタの代わりに機能ユニットに送られる。このリオーダバッファ結果値は、これがもしリオーダバッファ内に存在すれば推論結果であるか、または機能ユニット内でまだ完了されていない推論の行先に関するリオーダバッファタグでもあり得る。

40

**【0181】**

5つの結果バス 880 は41ビットバスである。読出オペランドおよび結果バスは、すべての整数機能ユニットの入力および出力であることがわかる。これらの同じ読出オペラ

50



ドおよび結果バスはまた、浮動小数点機能ユニット 865 の浮動小数点待合わせステーション 865 R の入力および出力である。浮動小数点待合わせステーション 865 R は、41 ビットオペランドおよび結果バスを、必要であればその構成する専用機能ユニットに送る 80 ビット拡張精度バスに変換する。

#### 【0182】

マイクロプロセッサ 800 の整数および浮動小数点機能ユニットには、これらのユニットの待合わせステーションを介して ROP の局所バッファ処理が与えられる。これらの機能ユニットのほとんどで、局所バッファ処理は、FIFO として構成される 2 エントリ待合わせステーションの形をとる。このような待合わせステーションの目的は、デコーダ 805 の発行論理が、機能ユニットに推論 ROP を、このような推論 ROP のソースオペランドが現在利用可能であるかどうかに関わらず、送ることを可能にすることである。本発明のこの実施例では、したがって、長い計算またはロードが完了するのを待つことなく、多数の推論 ROP (16 まで) が投入され得る。この態様で、はるかに高い命令レベルの並列性が与えられ、マイクロプロセッサ 800 は、そのピーク性能に近く動作することが可能になる。

10

#### 【0183】

待合わせステーションの各エントリは、2 つのソースオペランドまたはタグと、各エントリに関連する op コードおよび行先に関する情報を保持することができる。待合わせステーションはまた、リオーダバッファが未処理であるとマークしたソースオペランド結果 (リオーダバッファがオペランド自体ではなくオペランドタグを与えることによってそれについてマークしたオペランド) を、このような結果を待っている他の機能ユニットに直接送ることができる。本発明のこの特定の実施例では、機能ユニットの待合わせステーションは、典型的には 1 クロックサイクルにつき新しいエントリを 1 つ受入れ、1 サイクルにつき 1 つの新しいエントリを機能ユニットに送ることができる。

20

#### 【0184】

これに対する例外は、その待合わせステーションから 1 クロックサイクルにつき 2 つのエントリを受入れ、かつ用済とすることができるロード/ストアセクション 860 である。ロード/ストアセクション 860 はまた、4 つのエントリのより深い待合わせステーション FIFO を有する。

#### 【0185】

すべての待合わせステーションのエントリは、例外が起こるようなことがあれば、1 クロックサイクル以内に割当から外されることができる。分岐誤予測が起こると、中間結果が機能ユニットから流し出され、リオーダバッファからの割当から外される。

30

#### 【0186】

マイクロプロセッサ 800 は、プリフェッチユニット 830 を介して命令キャッシュ 810 に、およびバスインタフェースユニット 900 に結合される内部アドレスデータバス 895 を含む。バスインタフェースユニット 900 は、主メモリまたは外部メモリ (図示せず) に結合され、そのためマイクロプロセッサ 800 には外部メモリアクセスが与えられる。IAD バス 895 はまた、図 10 および 11 に示されるように、ロード/ストア機能ユニット 860 に結合される。

40

#### 【0187】

データキャッシュ 870 は、ロード/ストアユニット 860 に結合される。本発明のある特定のな実施例では、データキャッシュ 870 は、8 K バイト、線形アドレス、2 ウェイセットアソシアティブ、デュアルアクセスキャッシュである。アドレスおよびデータラインは、図示されるようにデータキャッシュ 870 をロード/ストア機能ユニット 860 に結合する。より具体的には、データキャッシュ 870 は、キャッシュ 870 とロード/ストアユニット 860 との間の 2 つの組のアドレスおよびデータ経路を含み、ロード/ストア機能ユニット 860 からの 2 つの同時アクセスを可能にする。これらの 2 つのアクセスは、16 バイトデータキャッシュラインサイズに整列される、8 ないし 32 ビットロードまたはストアアクセスであってもよい。データキャッシュ 870 は、16 バイトラインま

50

たはブロックに構成される。この特定のな実施例では、データキャッシュ 870 は線形にアドレスされるか、またはセグメントベースのアドレスからアクセスされ、ページテーブルベースの物理アドレスではない。データキャッシュ 870 は 4 つのバンクを含み、これらは、データキャッシュ内の 1 つのラインが 4 つのバンクの各々における 4 つのバイトを有するように構成される。したがって、2 つのアクセスのビット [ 3 : 2 ] の線形アドレスが同じでないかぎり、2 つのアクセスは同時にキャッシュ 870 内のデータアレイにアクセスすることができる。

**【 0188 】**

データキャッシュ 870 は、2 ウェイアソシアティブである。これは、クロックの相 PH 1 において 2 つの線形アドレスをとり、その 4 つのバンクにアクセスする。その結果としてのロード動作は、後続のクロック相 PH 2 で完了し、結果バスのうちの 1 つを駆動することができる。機能ユニットによる結果バスのリクエストは、結果をライトバックしようとする他の機能ユニットからのリクエストと調停される。

10

**【 0189 】**

命令キャッシュ 810 およびデータキャッシュ 870 は、それぞれの命令キャッシュ線形タグアレイおよびデータキャッシュ線形タグアレイを含み、これらのキャッシュにストアされたデータエントリおよび命令のアドレスに対応する。図 10 および 11 に示されるように、マイクロプロセッサ 800 はまた、命令キャッシュ 810 およびデータキャッシュ 870 内のそれぞれ命令およびデータの物理アドレスを追跡するために IAD バス 895 に結合される物理タグ I/D ブロック 910 を含む。より具体的には、物理タグ I/D ブロック 910 は、これらのキャッシュの物理アドレスを維持する物理命令/データタグアレイを含む。ブロック 910 の物理命令タグアレイは、命令キャッシュ 810 の対応する線形命令タグアレイに関する構成を反映する。同様に、ブロック 910 内の物理データタグアレイの構成は、命令キャッシュ 810 内の対応する線形データタグアレイの構成を反映する。

20

**【 0190 】**

物理 I/D タグは、命令キャッシュタグであるかデータキャッシュタグであるかに依存して、有効、共有、および変更ビットを有する。データキャッシュ物理タグがセットされた変更ビットを有する場合には、これはリクエストされたデータエレメントが、線形データキャッシュ内の等価な位置にあることを示す。マイクロプロセッサ 800 は外部メモリへのバックオフサイクルを開始し、リクエストされた変更ブロックを、リクエストしている装置がそれを後で見ることができるメモリに書込む。

30

**【 0191 】**

高速変換バッファ (TLB 915) が、図示のように IAD バス 895 と物理タグ I/D ブロック 910 との間に結合される。TLB 915 は、128 の線形 - 物理ページ変換アドレスおよび 128 までの 4 K バイトページのためのページ権をストアする。この高速変換バッファアレイは、ランダムな置換えを有する 4 ウェイセットアソシアティブ構造として構成される。TLB 915 は、X86 アーキテクチャのために規定される線形 - 物理アドレス変換機構を扱う。この機構は、最も最近の線形 - 物理アドレス変換のキャッシュを用いて、有効な変換のために外部ページテーブルを探すのを防ぐ。

40

**【 0192 】**

バスインタフェースユニット 900 は、IAD バス 895 をメモリ等の外部装置にインタフェースさせる。IAD バス 895 は、マイクロプロセッサ 800 の様々な構成要素を接続するのに用いられるグローバル 64 ビット共有アドレス/データ/制御バスである。IAD バス 895 は、キャッシュブロックリフィル、ライトアウト変更ブロックのため、ならびに特殊レジスタユニット 850、ロード/ストア機能ユニット 860、データキャッシュ 870、命令キャッシュ 810、物理 I/D タグブロック 910、高速変換バッファ 915、およびバスインタフェースユニット 900 等の機能ブロックにデータおよび制御情報を渡すために用いられる。

**【 0193 】**

50

## V. 代替実施例の動作概説

CISCプログラムが実行されるとき、CISCプログラムの命令およびデータが、これらの命令およびデータをストアするのに用いられた何らかの記憶媒体から主メモリにロードされる。一旦、バスインタフェースユニット900に結合される主メモリにプログラムがロードされると、命令はプログラム順にデコーダ805に、機能ユニットによる発行および処理のためにフェッチされる。より具体的には、デコーダ805によって1度に4つの命令がデコードされる。命令は、主メモリからバスインタフェースユニット900に、IADバス895を介して、プリフェッチユニット830を通り、命令キャッシュ810に、そしてデコーダ805に流れる。命令キャッシュ810は、デコーダ805によってデコードされて発行されるべき命令の保管場所として機能する。命令キャッシュ810は、分岐予測ユニット835と関連して動作し、デコーダ805に、推論的に実行されるべき次の予測された命令ブロックである、4命令幅の命令ブロックを与える。

### 【0194】

より具体的には、命令キャッシュ810は、主メモリからバスインタフェースユニット900を介してフェッチされた命令ブロックを含む、ICSTOREと示されるストアアレイを含む。ICACHE810は、16バイトラインまたはブロックに構成される、16Kバイト実効線形アドレス命令キャッシュである。各キャッシュラインまたはブロックは、16のX86バイトを含む。各ラインまたはブロックはまた、各バイトについて5ビットプリデコード状態を含む。ICACHE810は、命令デコーダ805に次に予測されたX86命令バイトをフェッチする役目を果たす。

### 【0195】

ICACHE810は、FETCHPC(FPC)と示される推論プログラムカウンタを維持する。この推論プログラムカウンタFETCHPCは、キャッシュ情報を維持する以下の3つの別個のランダムアクセスメモリ(RAM)アレイにアクセスするために用いられる。より詳細には、キャッシュ情報を含む3つの上述のRAMアレイは、1)ストアアレイICSTORE内の対応するブロックに関するバイト有効ビットおよび線形タグを維持するアレイであるICTAGVを含む。キャッシュ内の各エントリは、16バイト有効ビットおよび20ビット線形タグを含む。この特定の実施例では、256のタグが用いられる。2)アレイICNXTBLKは、ストアアレイICSTORE内の対応するブロックに関する分岐予測情報を維持する。ICNXTBLKアレイは、各々が16Kバイト実効X86命令に対応する、256エントリの4つの組に構成される。この次ブロックアレイ内の各エントリは、シーケンシャルビット、最後に予測されたバイトおよびサクセッサインデックスから構成される。3)ICSTOREアレイは、X86命令バイトと5ビットのプリデコード状態とを含む。プリデコード状態は、各バイトと関連し、特定のバイトがマッピングされるROPの数を示す。このプリデコード情報は、命令のデコードを、これらがデコーダ805に与えられると速める。バイトキューまたはICBYTEQ815は、プリフェッチユニット830によってICACHE810に与えられる命令プリフェッチストリームの現在の推論状態を与える。ICACHE810として用いることができる命令キャッシュに関するより多くの情報は、同時係属中で本譲受人に譲受された、「可変バイト長命令に特に適した推論命令キューおよびそのための方法」と題する米国特許連続出願番号第145,902号に記載され、その開示がここに引用によって援用される。

### 【0196】

デコーダ805(IDECODE)は、マイクロプロセッサ800内の命令デコードおよび発行動作を実行する。より具体的には、デコーダ805は、デコード1およびデコード2と称するマイクロプロセッサパイプラインの2つの段階を実行する。デコード1の初めの間、プリフェッチされ、予測実行されたバイトはバイトキューの指定された充満位置に送られる。これらのバイトは次に、バイトキュー815内の独立バイトと併合される。デコード2パイプラインステージにおいて、リオーダバッファのエントリが、次のクロック相で投入され得る対応するROPに割当てられる。

### 【0197】

10

20

30

40

50

デコーダ 805 は、バイトキュー 815 から未処理の X86 命令バイトおよびプリデコード情報を取入れ、これらを ROP 発行ユニット 820 内の 4 つの ROP 位置に割当てて、デコーダ 805 は、どの特定の機能ユニットに各 ROP が伝送されるべきかを決定する。デコーダ 805 として用いることができるデコードの 1 つのより詳細な説明は、ディビッド・ウィットおよびマイケル・ディ・ゴダード (David B. Witt and Michael D. G. Oddard) による「スーパースカラ命令デコーダ」と題される米国特許出願連続番号第 146,383 号に記載され、その開示をここに引用によって援用する。ICACHE およびデコーダ回路によって、マイクロプロセッサ 800 は、1 クロックサイクルにつき 4 つの ROP をデコードし、RISC 類似データ経路に送ることができる。4 つの ROP は、機能ユニットに発行され、これが結果をリオーダバッファ 885 と、これらの結果を必要とする他の機能ユニットとに送る。

10

**【0198】**

レジスタファイル 855 およびリオーダバッファ 885 は、プログラムの流れにおける命令に推論実行を与えるようにともに動作する。マイクロプロセッサ 800 の整数コア、レジスタファイル 855、リオーダバッファ 885 のより詳細な説明を、図 12 を参照して行なう。マイクロプロセッサ 800 の整数コアは、整数コア 920 として示され、分岐予測ユニット 835、ALU0、ALU1、および特殊レジスタ 860 を含む。

**【0199】**

この特定の実施例において、レジスタファイル 855 は、12 の 32 ビットレジスタ (整数レジスタ) と 24 の 41 ビットレジスタ (浮動小数点レジスタ) として構成される。これらのレジスタは、デコーダ 805 から並列して 4 つまでの ROP に関してアクセスされる。デコーダ 805 によって与えられるレジスタファイルポインタは、どの特定のレジスタが特定の ROP におけるオペランド値としてリクエストされるか、およびアクセスのサイズを決定する。

20

**【0200】**

レジスタファイル 855 はマイクロプロセッサ 800 のアーキテクチャ状態を含む一方で、リオーダバッファ 885 はマイクロプロセッサ 800 の推論状態を含むことが認められる。レジスタファイル 855 のタイミングは、8 つまでの並列読出ポインタで、デコーダ 2 パイプラインステージの相 PH2 でアクセスされるようにされる。これらの 8 つまでの読出ポインタの受取に回答して、レジスタファイル 855 は、このように選択されたオペランド値を、後続のクロック PH1 相で対応するオペランドバスに送る。

30

**【0201】**

リオーダバッファ 885 をレジスタファイル 855 に結合する不能化バスが図 12 に示される。不能化バスは 8 ライン幅であり、リクエストされた読出値がリオーダバッファ 885 内の推論エントリとして見いだされたことを示す 8 つの無効信号を含む。この例では、レジスタファイル 855 は無効にされ、リクエストされた読出オペランド値をオペランドバスに置くことを許されない。その代わりに、推論エントリがリオーダバッファ 885 内に存在するので、リオーダバッファ 885 は、リクエストされた実際のオペランド値か、またはその値に関するオペランドタグを与える。

**【0202】**

リオーダバッファ 885 は、この特定の実施例では 16 のエントリを含み、推論 ROP 結果値のキューとして動作する。図 13 により詳細に示されるように、リオーダバッファ 885 は、キューの先頭および末尾に対応する 2 つのポインタ、すなわち先頭ポインタおよび末尾ポインタを含む。キューの割当の発行される ROP へのシフトは、これらのポインタを増分または減分することによって起こる。

40

**【0203】**

リオーダバッファ 885 に与えられる入力、デコーダ 805 がそこで割当てようとする ROP の数 (1 ブロックにつき 4 つまでの ROP)、これらの 4 つの ROP のためのソースオペランドポインタ値、およびそれぞれの行先ポインタ値を含む。リオーダバッファ 885 は次に、その現在の推論キューからこれらのエントリを割当てようとする。エントリ

50

スペースが発行される R O P のために利用可能であれば、エントリは末尾ポインタの後に割当てられる。

**【 0 2 0 4 】**

より具体的には、エントリがデコーダ 8 0 5 からリクエストされると、キューの先頭から次のエントリが割当てられる。特定のエントリの数は、デコーダ 8 0 5 からのその特定の R O P に関する行先タグとなる。行先タグは、実行されるべき特定の命令とともに、対応する R O P 位置で機能ユニットに送られる。「4 R O P 行先タグ」と示される専用行先タグバスは、図 1 2 において、リオーダバッファ 8 8 5 から整数コア 9 2 0 の機能ユニットへ、およびマイクロプロセッサ 8 0 0 の残りの機能ユニットへの出力として示される。機能ユニットはこのように、実行されるべき各 R O P に関する行先情報を与えられ、そのため機能ユニットは効果的に結果バスを介して R O P の結果がどこに送られるはずであるかを知る。

10

**【 0 2 0 5 】**

上述のことより、推論実行された結果値またはオペランドは、このような結果オペランドがもはや推論ではなくなるまで、リオーダバッファ 8 8 5 内に一時的にストアされることが認められる。可能性のあるオペランド値のプールは、したがってリオーダバッファによって与えられ、デコーダ 8 0 5 によって与えられてデコードされる後続の R O P によって用いられる。

**【 0 2 0 6 】**

リオーダバッファ 8 8 5 内にエントリが存在するときには、元のレジスタ番号（すなわち E A X ）が、特定の R O P 結果に関して割当てられたリオーダバッファエントリ内に保持される。図 1 3 は、先頭および末尾ポインタの間の推論状態にあるエントリを、これらのエントリ内の縦の破線で示す。各リオーダバッファエントリは、その元の行先レジスタ番号に参照し戻される。R O P 発行ユニット 8 2 0 の 4 つの R O P 位置からの 8 つの読出ポインタ値のうちの何らかのものがエントリに関連する元のレジスタ番号に一致すると、そのエントリの結果データが、有効であれば転送され、またはそのエントリに関連する動作がまだ機能ユニットで未処理であればタグが転送される。

20

**【 0 2 0 7 】**

リオーダバッファ 8 8 5 は、デコード 8 0 5 によって発行された新しい R O P の正しい推論状態を、これらの R O P をプログラム順に割当てて維持する。4 つの R O P はその現在の位置からリオーダバッファキューの末尾位置まで、それらの読出オペランドのいずれかにおける一致を探しながらスキャンする。特定のリオーダバッファエントリにおいて一致が起これば、レジスタファイル 8 5 5 内の対応する読出ポートが不能化され、実際の結果オペランドまたはオペランドタグが、適切な機能ユニットによって受取られるようにオペランドバスに与えられる。この構成によって、動作に影響を与えることなく、リオーダバッファに存在する同じレジスタの複数の更新を可能にする。結果転送がこのように達成される。

30

**【 0 2 0 8 】**

図 1 3 に示されるように、リオーダバッファ 8 8 5 は、リオーダバッファキューまたはアレイ 9 3 0 にストアされた結果オペランドの用尽を制御するリタイア論理 9 2 5 を含む。キュー 9 3 0 に格納された結果オペランドがもはや推論でなければ、このような結果オペランドはリタイア論理制御のもとでレジスタファイル 8 5 5 に転送される。これを起こすためには、R O P の格納をインタフェースするリタイア論理、レジスタファイルへのライトバック、最後の 4 つの R O P エントリの状態がスキャンされる。リタイア論理 9 2 5 は、割当てられた R O P エントリのうちのいくつが有効な結果を現在有しているかを決定する。リタイア論理はまた、これらの R O P エントリのうちのいくつが、ライトバックのない R O P に対して、レジスタファイルへのライトバック結果を有するかをチェックする。さらに、リタイア論理は、発生される分岐、ストアおよびロードミスについてスキャンする。完全な命令が最後の 4 つの R O P 内に存在すれば、このような R O P はレジスタファイルに格納される。しかしながら、R O P エントリをスキャンする間に、特定の R O P に

40

50

において例外が起こったことを示す状態が見いだされれば、その後のすべてのROPが無効にされ、トラップベクトルフェッチリクエストが、ROPエントリに格納された例外状態情報により形成される。

#### 【0209】

さらに、リオーダバッファ内のROPをスキャンしている際に分岐誤予測状態に出会えば、誤予測された経路にあるとしてマークされなかった最初のROPに出会うまで、EIPレジスタの更新またはライトバックなく、リタイア論理はこれらのROPエントリを無効にする。リタイア論理925(図13参照)内に含まれるEIPレジスタ(図示せず)は、推論的ではない実行された命令を推論で実行された命令から分ける、実行下のプログラムにおけるロールする分解点を表わすリタイアPCまたはプログラムカウンタを保持する。EIPまたはリタイアPCは、リオーダバッファ885からレジスタファイル855への結果オペランドの格納の際に、このように格納された命令がもはや推論的ではないことを反映するように、継続的に更新される。リオーダバッファ885は推論状態を素早く追跡し、1クロックサイクルにつき複数のX86命令またはROPを用済とすることができることが認められる。マイクロプロセッサ800は、例外条件または分岐誤予測に出会えば、迅速に無効とし、正しい命令ストリームをフェッチし始めることができる。

10

#### 【0210】

マイクロプロセッサ800の機能ユニットの一般的な構成を、ここで図14に例示的な目的のために示される一般化された機能ユニットブロック図を参照して説明する。opコード、Aオペランド、Bオペランド、および行先タグを含むROPは、図9の一般化された機能ユニットに発行されていることを思い起こされたい。図14の最も左の部分には、それに発行される命令から特定のAオペランドを選択する(1:4)Aオペランドマルチプレクサ932に4つのAオペランドバスが与えられることが認められる。同様の態様で、4つのBオペランドバスが、図14の機能ユニットが実行すべき対象の命令のための特定のBオペランドを選択する(1:4)Bオペランドマルチプレクサ935に結合される。4つの行先/opコードバスが、この機能ユニットによって実行されている特定の命令のためのopコードおよび行先タグを選択するマルチプレクサ940に結合される。

20

#### 【0211】

この機能ユニットは、マルチプレクサ940への「ファインドファーストFUNCTIONタイプ」入力タイプバスをモニタする。より特定的には、機能ユニットは、その機能ユニットのタイプに一致する第1のROPを探し、1:4マルチプレクサ932、935、および940を可能化して、対応するオペランドおよびタグ情報を図14の機能ユニットの待合わせステーション1に送る。たとえば、実行ユニット945が算術論理装置1(ALU1)であり、かつマルチプレクサ940のTYPE入力機能ユニットに与えられる命令タイプがADD命令であると仮定すると、発行された命令の行先タグ、opコード、Aオペランド、およびBオペランドが、選択マルチプレクサ932、935および940を介して待合わせステーション1に送られる。

30

#### 【0212】

第2の待合わせステーション、すなわち待合わせステーション0が、待合わせステーション1と実行ユニット945との間に認められる。図14の機能ユニットは、このように2つの待合わせステーションを含むと言われ、または待合わせステーションは2つのエントリを保持することができるという。この2エントリ待合わせステーションは、最も古いエントリが待合わせ0として示されるFIFOとして実現される。待合わせステーション0および1は、レジスタファイル855またはリオーダバッファ885のいずれかからオペランドバスを介して機能ユニットに何が送られたかに依存して、オペランドまたはオペランドタグのいずれかを保持することができる。

40

#### 【0213】

その結果を5つの結果バスに与える他の機能ユニットからの結果の転送を達成するために、機能ユニットは、A転送論理950およびB転送論理955を有する。転送論理950は、ソースAオペランドに一致するタグを求めて5つの結果バスをスキャンし、一致が起

50

これば、A転送論理950は、対応する結果バスを待合わせステーション1のAデータ部分960に送る。実際のAオペランドではなくAオペランドタグがマルチプレクサ932を介して送られると、Aオペランドタグは、Aタグ965と示される位置にストアされることに注目されたい。一致を求めて5つの結果バスにおいてスキャンされる結果タグと比較されるのは、Aタグ位置965にストアされたAオペランドタグである。同様の態様で、B転送論理955は、Bオペランドタグ位置970にストアされたBオペランドタグに一致する何らかの結果タグに関して5つの結果バスをスキャンする。一致が見いだされれば、対応する結果オペランドが結果バスから検索され、Bデータ位置975にストアされる。機能ユニットによって実行されているROPのopコードおよび行先タグは、タグおよびopコード位置980にストアされる。

10

#### 【0214】

ROP命令を実行するのに必要なすべての情報が機能ユニット内で集められれば、ROP命令は実行のために実行ユニット945に投入される。より具体的には、AオペランドおよびBオペランドが、待合わせステーションによって実行ユニット945に送られる。その命令のためのopコードおよび行先タグが、タグおよびopコード位置980によって実行ユニット945に送られる。実行ユニットは命令を実行し、結果を発生する。実行ユニットは次に、アービトラータ(図示せず)に結果リクエスト信号を送ることで結果バスへのアクセスに対して調停する。実行ユニット945が結果バスへのアクセスを許可されると、結果許可信号がアービトラータから実行ユニット945によって受取られる。実行ユニット945はその結果を指定された結果バスに置く。

20

#### 【0215】

この結果と同じタグを有する未処理のオペランドを有する他の機能ユニットに結果が転送される。結果はまた、実行されたROPの行先タグと関連するエントリでそこにストアするためにリオーダバッファ885にも与えられる。

#### 【0216】

実用において、機能ユニットは、命令が実行している間結果バスに対して調停する。より具体的には、機能ユニットに有効エントリが存在するとき、すなわち実行のために必要なすべてのオペランド、opコード、および行先タグ情報が集められたとき、命令は実行ユニット945に投入され、実行ユニット945が実際にその命令を実行している間、機能ユニットは結果バスに対して調停する。各待合わせステーションが行先タグとともに局所opコードのための記憶機構を含むことが認められる。このタグは、結果パイプラインステージの間にROPが最終的にライトバックする位置を示す。この行先タグはまた、待合わせステーション内の各エントリと保持され、そのFIFOを介して押される。

30

#### 【0217】

一般化された機能ユニットブロック図を図14に関して説明したが、実行ユニット945は、分岐予測ユニット835、ALU0/シフタ840、ALU1845、ロード/ストア860、浮動小数点ユニット865および特殊レジスタ850のいずれであってもよく、これらの特定の機能に関する適切な変更を加えてもよい。

#### 【0218】

特定の機能ユニットへの結果バスの許可が行なわれると、結果値が結果バスに送られ、待合わせステーション内の対応するエントリがクリアされる。結果バスは、41ビットの結果と、行先タグと、通常、有効および例外等の状態指示情報とを含む。マイクロプロセッサ800のパイプライン化された動作において、上述の機能ユニットの動作のタイミングは、実行段階の間に起こる。クロック相PH1の間、オペランド、行先タグおよびopコードは、ROPが発行され、待合わせステーションに置かれる際に送られる。PH2クロック相の間、opコードによって説明される動作は、すべてのオペランドの準備ができていれば実行され、実行の間、機能ユニットは値をリオーダバッファに送返すために結果バスに対して調停する。

40

#### 【0219】

図15は、分岐機能ユニット835のより詳細な図である。分岐機能ユニット835は、

50

ジャンプ命令ならびにより複雑なコールおよびリターンマイクロルーチンを含む非逐次のフェッチをすべて扱う。分岐ユニット 835 は、待合わせステーション 835 R と、予測発生分岐を追跡するための分岐 F I F O 9 8 0 を含む。分岐機能ユニット 835 はまた、加算器 985 と、インクリメンタ 990 と、分岐予測コンパレータ 995 とを含み、これらすべて P C 相対分岐を扱うためのものである。

#### 【 0 2 2 0 】

分岐機能ユニット 835 は、図 15 に示される分岐予測発生 F I F O 9 8 0 を用いて推論分岐を制御する。より具体的には、命令キャッシュ 810 によって予測されたすべての非順次のフェッチは、分岐予測 F I F O 9 8 0 に送られ、その分岐の P C (プログラムカウンタ) とともにそこでラッチされる。この情報は、ターゲットバス ( X T A R G E T ) およびデコード P C バスに送られて、分岐機能ユニットに渡る。対応する分岐が後にデコードされ、投入されると、予測情報、オフセット、および分岐の P C が、分岐機能ユニット 835 によって局所的に計算される。一致が起これば、この結果はターゲット P C と一致を示す状態とともに、リオーダバッファ 885 に正しく送り返される。分岐誤予測が起これば、正しいターゲットが、フェッチを始めるために命令キャッシュ 810 へ送られ、またミスしている予測された分岐に含まれる後続の R O P をキャンセルためにリオーダバッファ 885 へ送られる。この態様で、実行は正しいターゲット P C で再び始めることができ、このようにして実行プロセスの失敗を防ぐ。誤予測が起これると必ず、分岐機能ユニット 835 は、新しいターゲットアドレスとインデックスとの両方を、予測情報があったブロックに送り、このアレイを更新する。このことは、マイクロプロセッサが、予測情報 20  
情報を更新しながら同時に、命令の新しく正しいストリームをフェッチし始めることを意味する。マイクロプロセッサはまた、新しいブロックで予測情報にアクセスして、どのバイトが予測実行されるかを知ること注目されたい。 I C N X T B L K アレイは、予測情報がその第 2 のポートを介して更新され得るように、デュアルポートである。誤予測が起これるブロックからの予測情報は、逐次 / 非逐次、分岐位置、およびキャッシュアレイ内の予測実行される第 1 のバイトの位置等の情報である。

#### 【 0 2 2 1 】

加算器 985 およびインクリメンタ 990 は、現在の分岐命令の現在の P C + オフセット、および逐次的であれば次の P C の命令長 + P C を局所的に計算する。これらの値は、コンパレータ 995 によって、局所分岐発生キュー ( F I F O 9 8 0 ) 内の予測発生分岐と 30  
比較されて、このような分岐を予測する。

#### 【 0 2 2 2 】

ここで、マイクロプロセッサ 800 の動作をそのパイプラインステージを通して示すタイミング図を説明する前に、マイクロプロセッサ 800 の主な内部バスを概略的に説明する。バスラインの先頭の X は、一方の相でダイナミックにチャージされ、他方の相で条件付でアサートされる偽バスを示す。マイクロプロセッサ 800 の内部バスは以下のものを含む。

#### 【 0 2 2 3 】

F P C ( 3 1 : 0 ) - P h 1、スタティック。このフェッチ P C バスは、命令キャッシュ 810 からバイトキュー 815 への推論命令プリフェッチのために用いられる。 F P C バスは、図 3 ないし図 5 のマイクロプロセッサ 500 の F P C ブロック 207 と実質的に同じ機能を果たす、 I C A C H E 810 内の F P C ブロック 813 に結合される。 40

#### 【 0 2 2 4 】

X T A R G E T ( 4 1 : 0 ) - P h 1、ダイナミック。このバスは、誤予測分岐および例外を指示しなおすためにターゲット P C を命令キャッシュおよび分岐予測ユニット ( 8 2 5 / 8 3 5 ) に送る。

#### 【 0 2 2 5 】

X I C B Y T E n B ( 1 2 : 0 ) - P h 1、ダイナミック。このバスは、現在リクエストされているプリフェッチ X 86 命令および対応するプリデコード情報の命令キャッシュストアアレイ I C S T O R E の出力である。この特定の実施例では、サイクルにつき全部で 50



16のバイトが、次に予測実行されたバイトがバイトキューの第1のオープンバイト位置を充填するように整列されてアサートすることができる。

【0226】

BYTEQn(7:0) - Ph1、スタティック。これは、命令キャッシュからプリフェッチされた予測実行X86命令バイトのキューを示す。この特定の実施例では、全部で16のバイトがデコーダ805のデコード経路に送られる。各バイトは、opコード位置、プリフィックスバイト、ならびに命令開始および終了位置に関しての命令キャッシュからのプリデコード情報を含む。各X86命令のROPサイズもまた、プリデコード情報に含まれる。各バイトに加えられるプリデコード情報は、バイトキュー内の1バイトについて全部で6ビットのストアを表わし、すなわち1有効ビット+5つのプリデコードビットを表わす。

10

【0227】

IAD(63:0) - Ph1、ダイナミック。IADバス895は、主なマイクロプロセッサ800のブロックのための一般的な相互接続バスである。これは、このようなブロック間と、外部メモリへの、およびそこからアドレス、データ、および制御転送のために用いられ、図10および11に示されるとおりである。

【0228】

XRDnAB(40:0) - Ph1、ダイナミック。この符号は、機能ユニットに与えられる各ROPのためのソースオペランドAバスを表わし、オペランドバス875内に含まれる。より具体的には、これはROP0ないしROP3のための全部で4つの41ビットバスを含む。オペランドバスに含まれる対応するタグバスは、リオーダバッファ885からの実際のオペランドデータの代わりに、リオーダバッファ885からの転送されたタグが存在することを示す。

20

【0229】

XRDnBB(40:0) - Ph1、ダイナミック。この符号は、機能ユニットに送られる各ROPのためのソースオペランドBバスを示す。このバス構造は、ROP0ないしROP3のための4つの41ビットバスを含み、8つの読出オペランドバス875内に含まれる。対応するタグバスは、リオーダバッファ885からの実際のオペランドデータの代わりに、転送されたオペランドタグがこのバスに存在することを示すことがやはり認められる。

30

【0230】

XRESnB(40:0) - Ph1、ダイナミック。この符号は、8、16、32ビット整数、または80ビット拡張結果の1/2のための結果バス880を示す。対応するタグおよび状態バス882は、この結果バスでエントリを確立することがわかる。

【0231】

マイクロプロセッサ800は、フェッチ、デコード1、デコード2、実行、結果/ROBおよび用尽/レジスタファイルの段階を含む6段階パイプラインを含む。明瞭にするために、デコードステージは図16においてデコード1およびデコード2に分割されている。図16は、逐次的な実行が行なわれているときのマイクロプロセッサパイプラインを示す。連続するパイプライン段階は、図16の縦方向の列で表わされる。マイクロプロセッサ800において選択された信号は、パイプラインの種々の段階で現われることを横方向の列で表わす。

40

【0232】

図16の逐次実行パイプライン図は、以下の選択された信号を表わす。

「Ph1」は、システムクロック信号の前縁を表わす。システムクロック信号は、Ph1およびPh2成分の両方を含む。

【0233】

「FPC(31:0)」は、バイトキュー815からのフェッチPCバスを表わす。

【0234】

「ICBYTE nB(12:0)」は、バイトキュー815に結合される命令キャッシュ

50

810のICSTOREアレイからのICBYTEバスである。

【0235】

「BYTEQn(7:0)」は、バイトキューバスである。

「ROPmux(3:0)」は、命令ブロックおよびプリデコード情報がデコーダに与えられていることを示すデコーダ信号である。

【0236】

「Source A/B pointers」は、デコーダ805によってリオーダバッファ815に与えられるAおよびBオペランドのための読出/書込ポインタである。図10および11には明確に図示されないが、ソースポインタは、デコードブロックからレジスタファイルおよびリオーダバッファの両方への入力であるレジスタファイル値である。

10

【0237】

「REGF/ROB access」は、機能ユニットへの伝送のためにオペランド値を得るためのレジスタファイルおよびリオーダバッファへのアクセスを示す。

【0238】

「Issue ROPs/dest tags」は、デコーダ805による機能ユニットへのROPおよび行先タグの投入を示す。

【0239】

「A/B read oper buses」は、機能ユニットによる、そのためのAおよびBオペランドまたはタグを得るためのAおよびBオペランドバスの読出を示す。

【0240】

20

「Funct unit exec」は、機能ユニットによる実行を示す。図16および図17において、符号a & b cおよびc & d eおよびc & gは、任意の演算を表わし、「ソース1オペランド、ソース2オペランド 行先」の形である。より具体的には、示されるソースレジスタは、レジスタ、すなわち一時またはマッピングX86レジスタである。a & b cの例では、「c」の値は行先を表わし、結果バスおよびリオーダバッファから、予測実行ストリームの次の参照への局所的な転送を示す。

【0241】

「Result Bus arb」は、結果をリオーダバッファ、およびこの結果に対応するオペランドタグを保持しているためにその結果を必要とするかもしれない他の何らかの機能ユニットに伝送するために、結果バス880へのアクセスを調停している時間を示す。

30

【0242】

「Result Bus forward」は、結果がある機能ユニットからこの結果を未処理のオペランドとして必要としている他の機能ユニットに転送している時間を示す。

【0243】

「ROB write result」は、機能ユニットからの結果がリオーダバッファに書込まれている時間を示す。

【0244】

「ROB tag forward」は、リオーダバッファが機能ユニットに、現在まだ結果が出ていないオペランドの代わりにオペランドタグを転送している時間を示す。

【0245】

40

「REGF write/retire」は、結果がリオーダバッファのFIFOキューからレジスタファイルに格納されている時間を示す。

【0246】

「EIP(31:0)」はリタイアPC値を示す。割込リターンは遅延分岐を持たないので、マイクロプロセッサは、わずか1つのPCで割込リターンの際に再始動できる。リタイアPC値またはEIPは、リオーダバッファ885のリタイア論理925内に含まれる。EIPは、マイクロプロセッサ500に関して既に説明したリタイアPCと類似している。リタイア論理925は、マイクロプロセッサ500のリタイア論理242に類似した機能を果たす。

【0247】

50

図16のタイミング図は、X86バイトの逐次的ストリームを実行しているマイクロプロセッサ800を示す。この例では、予測実行経路が実際に行なわれ、また命令キャッシュから直接利用可能である。

#### 【0248】

命令処理の第1の段階は、命令フェッチである。図示のとおり、このクロックサイクルは命令キャッシュの動作を行なうのに費やされる。命令キャッシュ810は、クロックサイクルのPh1の間に新しいフェッチPC(FPC)を形成し、第2のクロックサイクルにおいて命令キャッシュのキャッシュアレイにアクセスする。フェッチPCプログラムカウンタ(タイミング図ではFPC(31:0))として示される)は、ストアアレイと並列して線形命令キャッシュのタグアレイにアクセスする。フェッチのクロック相Ph2の遅い時点で、線形タグがフェッチPC線形アドレスに一致するかどうかの決定がなされる。一致が起これば、予測実行されるバイトはバイトキュー815に転送される。

10

#### 【0249】

命令キャッシュ内のタグおよびストアアレイにアクセスするのに加えて、フェッチPCはまたブロック予測アレイICNXTBLKにアクセスする。このブロック予測アレイは、どのX86バイトが予測実行されるかを識別し、次の予測実行されるブロックが逐次的であるか非逐次的であるかを識別する。Ph2でアクセスされるこの情報は、現在フェッチされているブロックのどのバイトがバイトキュー815に有効バイトとして送られるかを決定する。

#### 【0250】

バイトキュー815は、前にフェッチされているが機能ユニットにまだ投入されておらずそこにストアされたX86バイトを現在有しているかもしれない。この場合には、バイト充満位置が命令キャッシュ810に示されて、第1の予測バイトをこの量だけシフトして、より古いX86バイトの後を充満する。

20

#### 【0251】

フェッチのクロック相Ph2で分岐予測情報が起こるので、プリフェッチユニット830によってプリフェッチされるべき次のブロックは逐次的であっても非逐次的であってもよい、というのはどちらの場合にも、キャッシュアレイに再びアクセスするのに1クロックサイクルあるからである。したがって、分岐予測アレイによって、ブロック外の分岐が、次の逐次的ブロックにアクセスするのと同じ相対的性能を有することができ、性能の向上

30

#### 【0252】

デコード1/デコード2パイプライン段階を次に説明する。デコード1の初めに、プリフェッチされ、予測実行されたバイトが、指定された充満位置でバイトキュー815に送られる。これは図16のタイミング図にICBYTENB(12:0)として示され、デコード1のPh1でアサートする。これらのバイトは、バイトキュー内の何らかの未処理のバイトと併合される。バイトキューはプリデコード状態の5つのビットと、未処理のX86バイトとを含み、命令の境界がどこにあるかを示す。バイトキューの先頭は、次に予測実行されたX86命令の初めにある。デコード1のクロック相Ph1の中程で、命令キャッシュからの次のバイトのストリームが、バイトキュー815内の既存のバイトと併合され、併合されたストリームがスキャンのためにデコーダ805に与えられる。デコーダ805は、各命令がとるROPの数、および対応するROP投入位置D0、D1、D2、およびD3とopコードの整列を可能にするようにopコードの位置を決定し、ここでD0にあるROPが投入すべき次のROPである。デコーダ805は、バイトキュー815内の各X86命令のプログラムカウンタPCのコピーを、命令の境界間のバイト数をカウントするか、または命令キャッシュ内の分岐を検出して、その位置からフェッチされた第1のX86バイトにターゲットPC値を付けることによって維持する。

40

#### 【0253】

opコードおよびROP位置付け情報、ならびにバイトキュー815にストアされた即値フィールドを用いることで、デコーダ805はデコード1のクロック相Ph2およびデコ

50

ード2のクロック相Ph1の間に以下の情報をスタティックに決定する。すなわち、1)機能ユニット行先、2)ソースA/Bおよび行先オペランドポインタ値、3)ソースおよび行先動作のサイズ、および4)もしあれば、即値アドレスおよびデータ値である。デコード2のクロック相Ph1の終わりに、すべてのレジスタ読出および書込ポインタが解決され、動作が決定される。これは図16のタイミング図でソースA/Bポインタ値のアサートによって示される。

#### 【0254】

図16のタイミング図に示されるデコード2パイプライン段階において、リオーダバッファエントリは、次のクロック相で投入され得る対応するROPに割当てられる。したがって、4つまでの付加的なROPが、デコード2のPh1クロック相の間に16エントリリオーダバッファ885内のエントリを割当てられる。デコード2のPh2クロック相の間、割当てられたすべてのROPに関するソース読出ポインタが、リオーダバッファに含まれる推論ROPのキューにアクセスしながら、同時にレジスタファイルから読出される。レジスタファイルおよびリオーダバッファアレイの両方のこの同時アクセスによって、マイクロプロセッサ800は、実際のレジスタファイル値を用いるか、またはリオーダバッファからオペランドもしくはオペランドタグを転送するかを後で選択することができる。Ph1においてリオーダバッファ内の4つのROPエントリをまず割当て、次にPh2でリオーダバッファをスキャンすることによって、まだ推論状態にあるすべての前のROPと発行されている現在のROPについて読出の従属性をマイクロプロセッサ800は同時に探することができる。これは、図16のタイミング図に、REGF/ROBアクセスおよびタグのチェックによって示される。

#### 【0255】

実行パイプライン段階において、ROPは、専用opコードバスおよび読出オペランドバスによって機能ユニットに投入される。専用opコードバスは、ROPのopコードを機能ユニットに送り、一方、読出オペランドバスはオペランドまたはオペランドタグをこのような機能ユニットに伝送する。オペランドバスがオペランドを機能ユニットに送っている間の時間は、図16のタイミング図では符号「A/B read operand buses」によって示される。

#### 【0256】

実行パイプライン段階のPh1クロック相の後半で、機能ユニットはこのような機能ユニットにどのROPが投入されたか、およびこのような機能ユニット内の局所待合わせステーションから何らかの未処理のROPの投入準備ができていないかを判断する。待合わせステーション内に含まれる最も古い命令が最初に行われることが確実になるように、機能ユニットの待合わせステーションでFIFOが維持されることに注目されたい。

#### 【0257】

命令が機能ユニット内で実行準備ができていない場合には、実行パイプライン段階のPh1の遅くにこのような実行を始め、この段階のPh2にわたってスタティックに続く。Ph2の終わりに、機能ユニットは、図16の結果バスROB信号によって示されるように5つの結果バスのうちの1つに対して調停する。言い換えれば、結果バス調停信号がこの時間の間にアサートされる。機能ユニットが結果バスへのアクセスを許可されると、これは後続のPh1で割当てられた結果バスを駆動する。

#### 【0258】

図16のタイミング図で示される結果パイプライン段階は、結果をある機能ユニットからこのような結果を必要としている別のものへと転送することを示す。結果パイプライン段階のクロック相Ph1において、推論ROPの位置は、行先結果および何らかの状態を伴ってリオーダバッファに書込まれる。リオーダバッファ内のこのエントリは、割当てられたとともに有効であるという指示を与えられる。一旦割当てられたエントリがこのように確立されると、リオーダバッファは、リクエストされた読出アクセスの受取の際に、オペランドタグではなくオペランドデータを直接転送することができる。結果パイプライン段階のクロック相Ph2において、新しく割当てられたタグが、そのソースオペランドの1

10

20

30

40

50

つとしてこれを要求する後続の R O P によって検出され得る。これは、図 1 6 のタイミング図において、「R O B tag forward」を介してソース A / B オペランドバスへの結果 C の直接転送として示される。

【 0 2 5 9 】

用尽パイプライン段階は、図 1 6 のタイミング図のパイプラインの最終段階である。この段階は、E I P レジスタの形で真のプログラムカウンタ (リタイア P C ) が維持され、バス指示 E I P ( 3 1 : 0 ) によって示されるように更新される段階である。図 1 6 に示されるように、E I P ( 3 1 : 0 ) のタイミング図は、リオーダバッファからレジスタファイルへの命令の格納の際に、新しい P C ( またはリタイア P C ) が発生されるところを示す。リオーダバッファからレジスタファイルへの結果の格納の実際の動作は、図 1 6 の「REGF write/retier」と符号を付される信号によって示される。図 1 6 において、用尽パイプライン段階のクロック相 P h 1 において、動作の結果はレジスタファイルに書込まれ、E I P レジスタはこの命令がもう実行されたことを反映するように更新される。リオーダバッファ内の対応するエントリは、値がリオーダバッファからレジスタファイルへと書込まれるのと同じクロック相 P h 1 において割当から外される。リオーダバッファ内のこのエントリが割当から外されたので、レジスタ C への後続の参照は、リオーダバッファからの推論読出ではなく、レジスタファイルからの読出となる。この態様で、マイクロプロセッサのアーキテクチャ状態が真に反映される。

10

【 0 2 6 0 】

図 1 7 は、分岐誤予測の際のプロセッサ 8 0 0 のタイミング図である。図 1 7 のタイミング図は、以下を除いては図 1 6 のタイミング図と同じ信号タイプを示す。

20

【 0 2 6 1 】

B R N \_ M I S P 信号は、分岐誤予測が起こったときを示す。

X T A R G E T ( 3 1 : 0 ) 信号は、予測されたターゲット分岐命令が分岐ユニット 8 3 5 に送られるときを示す。

【 0 2 6 2 】

図 1 7 のタイミング図は、分岐誤予測および回復の間のマイクロプロセッサ 8 0 0 のパイプラインの段階を示す。このタイミング図は、第 1 のサイクルが分岐の実行サイクルであり、かつ後続のサイクルが予測の訂正および新しい命令ストリームのフェッチに関わると仮定する。この特定の実施例において、誤予測された分岐命令の実行の完了から正しい経路の実行の開始まで 3 サイクルの遅延が存在することが認められる。

30

【 0 2 6 3 】

図 1 7 に示されるパイプラインのフェッチ段階は、X T A R G E T ( 3 1 : 0 ) バスが、命令キャッシュ 8 1 0 に予測されたターゲットに関する情報を与えるために、分岐機能ユニット 8 3 5 から命令キャッシュ 8 1 0 に駆動されることを除いては、図 1 6 の通常のフェッチ段階に類似している。分岐機能ユニットは、分岐誤予測が実際に起こったことを判断する、マイクロプロセッサ 8 0 0 のブロックであることが認められる。分岐機能ユニットはまた、正しいターゲットを計算する。このターゲットは、結果バス 8 8 0 を介して誤予測状態指示とともに結果がリオーダバッファに戻されるのと同じときに送られる。結果バスはまた、真の分岐が起こった場合に分岐命令を用済とする際に E I P レジスタを更新するための正しい P C 値を含む。X T A R G E T バスは、フェッチされた P C バスに駆動され、命令キャッシュアレイがアクセスされる。ヒットが起これば、バイトは前と同様にバイトキューに送られる。

40

【 0 2 6 4 】

誤予測が起これば、バイトキュー 8 1 5 内のすべてのバイトは、信号 B R N \_ M I S P のアサートで、フェッチの第 1 の相において自動的にクリアされる。訂正された経路がフェッチされ、デコードされるまでは、さらなる R O P はデコーダ 8 0 5 から発行されない。

【 0 2 6 5 】

誤予測の結果状態がリオーダバッファにフェッチパイプライン段階のクロック相 P h 1 において戻されるとき、誤予測状態指示が誤予測の後のすべての推論 R O P に送られ、その

50

ためこれらはレジスタファイルまたはメモリに書込を許されない。これらの命令が次に用済とされるべきとき、リオーダバッファ内のこれらのエントリは割当から外されて、さらなる R O P が投入されることを可能にする。

【 0 2 6 6 】

分岐誤予測の間のデコード 1 パイプライン段階に関して、訂正された経路をデコードするための経路の残りは、命令キャッシュ 8 1 0 の I C N X T B L K アレイにおける予測情報の更新を除いて、逐次的なフェッチの場合と同じである。分岐の正しい方向が、予測アレイ I C N X T B L K の分岐が誤予測されたその中のキャッシュブロックに書込まれる。

【 0 2 6 7 】

誤予測の間のパイプライン段階デコード 2、実行、結果、用済は、図 1 6 で議論したものと実質的に同じである。

【 0 2 6 8 】

#### V I . 結論 - スーパースカラ高性能特徴

マイクロプロセッサによって実行されるコードから実質的な並列性を引出すことで、本発明のマイクロプロセッサにおいて高性能が達成される。命令タグ付与、待合わせステーション、転送を伴う結果バスによって、オペランドハザードが無関係の命令の実行を妨げることを防ぐ。マイクロプロセッサのリオーダバッファ ( R O B ) は多数の利点を達成する。 R O B は一種のレジスタ再指定を用いて、行先としての同じレジスタの異なる使用を区別し、そうでなければこれは並列性を損なってしまう恐れがある。リオーダバッファにストアされたデータはマイクロプロセッサの予測実行状態を表わし、一方レジスタファイルにストアされたデータはマイクロプロセッサの現在の実行状態を表わす。さらに、リオーダバッファは割込の際のプログラムの逐次的状態を守る。さらに、リオーダバッファは、未解決の条件付分岐を越える実行を許可することによりさらなる並列性を可能にする。並列性はさらに、高いバンド幅の命令フェッチを与えるオンボードの命令キャッシュ ( I C A C H E ) によって、分岐の影響を最小にする分岐予測によって、そしてロードおよびストア動作に関する待ち時間を最小にするオンボードのデータキャッシュ ( D C A C H E ) によってさらに促進される。

【 0 2 6 9 】

本発明のスーパーカラプロセッサは、いくつかの構成要素を共有することによってダイの空間を効率的に利用して、性能を向上する。より具体的には、マイクロプロセッサの整数ユニットおよび浮動小数点ユニットは、共通の、共有データ処理バス上にある。これらの機能ユニットは、同じデータ処理バスにやはり結合される複数の待合わせステーションを含む。整数および浮動小数点機能ユニットは、データ処理バス上の共通の分岐ユニットを共有する。さらに、整数および浮動小数点機能ユニットは、共通デコードおよび共通ロード/ストアユニット 5 3 0 を共有する。内部アドレスデータ ( I A D ) バスは、本発明のマイクロプロセッサのいくつかの構成要素間での局所的通信を与える。

【 0 2 7 0 】

本発明のある好ましい特徴のみを、例示するために示したが、多くの変更および変形が起こるであろう。したがって、前掲の特許請求の範囲は本発明の真の精神に包含されるすべての変更および変形を含むと意図されることを理解されたい。

【 図面の簡単な説明 】

【 図 1 】 従来のスーパーカラマイクロプロセッサを示すブロック図である。

【 図 2 】 本発明の高性能スーパーカラマイクロプロセッサの一実施例の簡略化されたブロック図である。

【 図 3 】 本発明の高性能スーパーカラマイクロプロセッサの別の実施例の一部のより詳細なブロック図である。

【 図 4 】 本発明の高性能スーパーカラマイクロプロセッサの別の実施例の一部のより詳細なブロック図である。

【 図 5 】 本発明の高性能スーパーカラマイクロプロセッサの別の実施例の一部のより詳細なブロック図である。

10

20

30

40

50

【図 6】結果バスに対して調停している際に機能ユニットが受ける優先順位を表わす図である。

【図 7】本発明のマイクロプロセッサにおける内部アドレスデータバス調停構成のブロック図である。

【図 8】図 3 ないし図 5 のマイクロプロセッサの、逐次処理の間のそのパイプラインの複数の段階を通してのタイミング図である。

【図 9】図 8 のタイミング図と類似しているが、分岐誤予測および回復が起こる際のタイミング図である。

【図 10】本発明のスーパースカラマイクロプロセッサの別の実施例のブロック図の一部である。

10

【図 11】本発明のスーパースカラマイクロプロセッサの別の実施例のブロック図の一部である。

【図 12】図 10 および図 11 のマイクロプロセッサのレジスタファイル、リオーダバッファおよび整数コアのブロック図である。

【図 13】図 12 のリオーダバッファのより詳細なブロック図である。

【図 14】図 10 および図 11 のマイクロプロセッサが用いる一般化された機能ユニットのブロック図である。

【図 15】図 10 および図 11 のマイクロプロセッサが用いる分岐機能ユニットのブロック図である。

【図 16】逐次実行の間の図 10 および図 11 のマイクロプロセッサの動作のタイミング図である。

20


【図 17】分岐誤予測および回復の間の図 10 および図 11 のマイクロプロセッサの動作のタイミング図である。

#### 【符号の説明】


- 200 マイクロプロセッサ
- 205 命令キャッシュ
- 210 命令デコーダ
- 215 整数コア
- 225 浮動小数点コア
- 235 レジスタファイル
- 240 リオーダバッファ

30


【図1】




【図2】



【図3】




【図4】







【 図 5 】




【 図 6 】



【 図 7 】



【 図 8 】








【 図 17 】

分岐条件を満たす自由プログラムの実行



## フロントページの続き

- (74)代理人 100091409  
弁理士 伊藤 英彦
- (74)代理人 100096781  
弁理士 堀井 豊
- (72)発明者 デイビッド・ビィ・ウィット  
アメリカ合衆国、78759 テキサス州、オースティン、パスファインダー・ドライブ、6318
- (72)発明者 ウィリアム・エム・ジョンソン  
アメリカ合衆国、78746 テキサス州、オースティン、クリスティ・ドライブ、102

審査官 後藤 彰

- (56)参考文献 特開平3-34024(JP,A)  
国際公開第93/001543(WO,A1)  
特開平5-250159(JP,A)  
国際公開第93/020507(WO,A1)  
国際公開第93/001546(WO,A1)  
特表平6-501805(JP,A)  
特表平6-501124(JP,A)  
特表平7-505968(JP,A)

- (58)調査した分野(Int.Cl.<sup>7</sup>, DB名)  
G06F 9/38