



(12) 发明专利

(10) 授权公告号 CN 101236946 B

(45) 授权公告日 2011. 12. 07

(21) 申请号 200810003253. 9

(22) 申请日 2008. 01. 28

(30) 优先权数据

2007-020081 2007. 01. 30 JP

(73) 专利权人 富士通半导体股份有限公司

地址 日本神奈川县横浜市

(72) 发明人 西村隆雄 合叶和之

(74) 专利代理机构 隆天国际知识产权代理有限公司
72003

代理人 张龙哺 冯志云

(51) Int. Cl.

H01L 23/488 (2006. 01)

H01L 23/498 (2006. 01)

H01L 23/10 (2006. 01)

H01L 21/31 (2006. 01)

H01L 23/13 (2006. 01)

H01L 25/00 (2006. 01)

H05K 1/02 (2006. 01)

H05K 1/18 (2006. 01)

(56) 对比文件

JP 特开 2006-140327 A, 2006. 06. 01, 说明书第 [0036] 段至 [0060] 段、附图 1-3.

JP 特开平 8-97535 A, 1996. 04. 12, 说明书第 [0008] 段至 [0015] 段、附图 1-5.

JP 特开 2001-244384 A, 2001. 09. 07,

审查员 王丹


权利要求书 2 页 说明书 15 页 附图 18 页

(54) 发明名称

布线板和半导体器件

(57) 摘要

一种布线板和半导体器件, 在所述布线板中电子部件经由凸点安装在主表面上, 并且所述电子部件周围的至少一部分被树脂覆盖, 所述布线板包括: 阻挡物, 设置在所述布线板的主表面上安装所述电子部件的区域周围的至少一部分; 其中, 所述阻挡物与所述树脂接触的表面具有连续形成曲线的结构。



1. 一种布线板,其中电子部件经由凸点安装在主表面上,并且所述电子部件周围的至少一部分被树脂覆盖,所述布线板包括:

阻挡物,设置在所述布线板的主表面上安装所述电子部件的区域周围的至少一部分;

其中,所述阻挡物与所述树脂接触的表面具有连续形成曲线的结构;

其中,在所述布线板的安装有所述电子部件的表面上设置具有指定开口图案结构的绝缘树脂层;

所述阻挡物设置在所述绝缘树脂层上;

其中,所述阻挡物具有双层结构;

下层阻挡物与所述树脂接触的内壁表面具有连续波浪形结构;以及

上层阻挡物与所述树脂接触的内壁表面的结构为相邻的波浪形弯曲部分相对于所述下层阻挡物的内壁表面的结构偏移。

2. 如权利要求 1 所述的布线板,

其中,在所述布线板上沿着安装所述电子部件的区域周围设置所述阻挡物的至少一部分。

3. 如权利要求 2 所述的布线板,

其中,所述阻挡物设置为近似矩形形状,以围绕所述电子部件;

矩形形状的所述阻挡物的四个拐角设置为离所述布线板的安装有所述电子部件的区域最远。

4. 如权利要求 1 所述的布线板,

其中,所述阻挡物包括绝缘树脂。

5. 如权利要求 1 所述的布线板,

其中,所述阻挡物由与所述绝缘树脂层相同的材料制成。

6. 如权利要求 1 所述的布线板,

其中,所述阻挡物与所述树脂接触的内壁表面具有波浪形结构。

7. 如权利要求 1 所述的布线板,

其中,在所述布线板的安装有所述电子部件的表面上,所述阻挡物的外侧设置有外侧连接端子。

8. 如权利要求 7 所述的布线板,

其中,所述阻挡物的结构与所述外侧连接端子的外部结构对应。

9. 如权利要求 7 所述的布线板,

其中,所述阻挡物的结构为:位于相邻所述外侧连接端子之间的部分远离所述布线板的安装有所述电子部件的区域。

10. 一种半导体器件,包括:

布线板;以及

半导体元件,经由凸点安装在所述布线板的主表面上;

其中,在所述布线板的主表面上所述半导体元件周围的至少一部分设置有阻挡物;以及

所述阻挡物具有连续形成曲线的结构;以及

在所述半导体元件与所述阻挡物之间的所述布线板的表面上形成有树脂;

其中,在所述布线板的安装有半导体元件的表面上设置具有指定开口图案结构的绝缘树脂层;

所述阻挡物设置在所述绝缘树脂层上;

其中,所述阻挡物具有双层结构;

下层阻挡物与所述树脂接触的内壁表面具有连续波浪形结构;以及

上层阻挡物与所述树脂接触的内壁表面的结构为相邻的波浪形弯曲部分相对于所述下层阻挡物的内壁表面的结构偏移。

11. 如权利要求 10 所述的半导体器件,

其中,在所述布线板的安装有所述半导体元件的表面上,所述阻挡物的外侧设置有外侧连接端子;以及

第二半导体元件堆叠在所述半导体元件上,并连接到所述外侧连接端子。

12. 如权利要求 11 所述的半导体器件,

其中,在所述外侧连接端子上安装有无源元件部件。

布线板和半导体器件

技术领域

[0001] 本发明大体上涉及布线板和半导体器件。具体而言,本发明涉及一种安装有电子部件(例如半导体元件)的布线板以及一种通过凸点连接(bumpconnection)将半导体元件安装在布线板上的半导体器件。

背景技术

[0002] 已有使用称为导线凸点的凸出(突出)外侧连接端子将半导体集成电路元件(下面称作“半导体元件”)安装在布线板上的半导体器件。布线板的基底部分采用绝缘树脂,例如玻璃纤维环氧树脂。由铜(Cu)等材料制成的导电层选择性地设置在布线板的主表面上。设置在半导体元件主表面上的凸出(突出)外侧连接端子连接到布线板的导电层。外侧连接端子例如球形电极端子设置在选择性地形成于布线板的另一主表面上的电极的表面上。

[0003] 在上述半导体器件中,半导体元件以所谓倒装芯片(面朝下)的状态安装在布线板上。

[0004] 在这种倒装芯片的安装结构中,为了保护半导体元件的电路形成表面和凸出(突出)外侧连接端子从而提高连接可靠性,为半导体元件的电路表面与布线板之间的空间提供主要由环氧树脂制成的底层填充(underfill)材料,并且使用这种底层填充材料覆盖半导体元件的一部分或整个外周侧表面。通过这种结构,加强了半导体元件与布线板之间的连接。

[0005] 在将半导体元件安装并连接到布线板上后,将底层填充材料从半导体元件的周围填入半导体元件的电路表面与布线板之间的空间。或者,将底层填充材料预先施加在布线板上,并且将半导体元件隔着底层填充材料安装在布线板上,使底层填充材料设置在半导体元件的电路表面与布线板之间。

[0006] 可能必须将底层填充材料选择性地设置在布线板上。

[0007] 为了将底层填充材料选择性地设置在布线板上,例如提出了图1所示的结构。也就是在布线板的上表面设置阻挡物以围绕布线板的安装区。

[0008] 这里,图1示出的状态是:半导体元件以倒装芯片的方式安装在布线板上,并且设置阻挡物以围绕布线板的安装区。图1(b)示出沿着图1(a)的线X-X的剖视图。此外,图1未示出选择性地设置在布线板后表面的外侧连接端子。

[0009] 在图1所示的半导体器件10中,半导体元件4经由凸出(突出)外侧连接端子3以倒装芯片的方式安装在接合端子2上,接合端子2设置在布线板1的主表面上。此外,提供底层填充材料5并将其设置在半导体元件4与布线板1的主表面之间的空间中以及半导体元件4的外周侧表面。

[0010] 此外,在布线板1的主表面设置阻挡物6以围绕半导体元件4的安装部分。由于存在阻挡物6,因此底层填充材料5的流动受阻,并且形成底层填充材料5的设置区。

[0011] 在半导体元件4的周围形成的底层填充材料5的倾斜部分A称为倒角。倒角减轻了接合端子2与凸出(突出)外侧连接端子3的连接部分由于布线板1与半导体元件4的

热膨胀系数之间的差异而产生的局部应力集中。因此可提高布线板 1 与半导体元件 4 之间连接的可靠性。

[0012] 通过这种结构,可以通过阻挡物 6 阻挡底层填充材料 5 的流入,即使用于安装另一电子部件的端子靠近布线板 1 上半导体元件 4 的安装部分。

[0013] 此外,通过形成指定高度的阻挡物 6,能够将底层填充材料 5 的厚度(高度)控制为指定值。

[0014] 例如,在日本特开专利申请公开 No. 8-97535 中提出一种设置了树脂流动阻止框的结构。树脂流动阻止框围绕电子部件壳体(housing)、安装部分以及设置在印刷布线板上的接合孔。树脂流动阻止框的内表面具有锯齿或连续的凹凸形结构。

[0015] 在日本特开专利申请公开 No. 2005-276879 中提出一种半导体器件,其中:在半导体器件的安装衬底上,电极焊盘形成在矩形芯片安装区的周围,并且阻挡物设置在芯片安装区与电极焊盘之间;半导体芯片以倒装芯片的方式安装在安装衬底的芯片安装区上;底层填充材料填入安装衬底与半导体芯片之间。在这种半导体器件中,在制造半导体器件时底层填充材料落在上面的芯片安装区的预定一侧与对应这一侧的阻挡物之间的距离比芯片安装区的另一侧与对应另一侧的阻挡物之间的距离长。

[0016] 在日本特开专利申请公开 No. 2006-140327 中提出一种设置有底层填充材料用以安装电子部件的布线板。布线板上有焊料接点(land)和阻挡物接点。焊料接点经由焊料连接到电子部件的外侧连接端子。阻挡物接点设置在电子部件的安装区周围,是形成焊料阻挡物的基础。电子部件甚至可以安装在焊料阻挡物的外侧。

[0017] 在日本特开专利申请 No. 2005-175113 中提出一种具有如下结构的印刷布线板。这种印刷布线板包括:板主体,其中安装有 IC 芯片,并且形成有与 IC 芯片的电极连接的板导体;以及绝缘钝化膜,形成在板主体上,并且在 IC 芯片的安装位置具有开口。IC 芯片外形的各条边与绝缘钝化膜的开口边缘之间的距离为 0.2mm 至 0.5mm。此外,开口的拐角局部地开宽孔。

[0018] 但是,在上述的现有技术结构中,配置为阻挡底层填充材料的流动且尺寸比半导体元件大的阻挡物在布线板的上表面上围绕了半导体元件的安装区,这种结构有以下问题。

[0019] 参照图 2 至图 4 讨论将阻挡物设置在布线板的上表面以围绕半导体元件的安装区的现有技术结构的问题。图 2 和图 3 未示出选择性地设置在布线板后表面的外侧连接端子。

[0020] 在图 1 所示的半导体器件 10 中,如果通过加热将底层填充材料 5 固化,则底层填充材料 5 在固化时收缩。

[0021] 底层填充材料 5 和布线板 1(为有机材料板)的热膨胀系数比半导体元件 4 的大。因此,如果通过加热将底层填充材料 5 固化,并且在完成固化后温度恢复至室温,则底层填充材料 5 和布线板 1 比半导体元件 4 收缩得更多,同时各结构性部件具有小的内部应力。

[0022] 因此,如图 2 所示,产生使半导体元件 4 的侧面凹进的弯曲形状。此时,各结构性部件的内部应力变大。

[0023] 如果对弯曲形状的半导体器件 10 进行温度循环测试(温度变化剧烈)和/或潮气吸收回流测试(在高温恒湿器环境下吸收潮气后加热),则在位于半导体元件 4 周围的底层填充材料 5 的倒角部分与阻挡物 6 之间的界面处(图 2 中箭头所示部分)可能发生分

层。

[0024] 这种分层从发生分层的部分（作为起始点）开始扩展。结果，潮气可通过发生分层的部分进入半导体器件内部。由于潮气的进入，在半导体器件 10 内的布线和 / 或凸出外侧连接端子 3 处可能会出现腐蚀和 / 或破损。

[0025] 当结构性部件数目增加而使得机械结构复杂时，上述问题将更加严重。例如，当以倒装芯片的方式安装具有许多个端子的大尺寸半导体元件时，和 / 或当在安装于布线板上的半导体元件周围设置外侧连接端子从而形成例如 SiP（系统封装）型半导体器件这样的堆叠型半导体器件时，上述问题更加严重。

[0026] 此外，为了响应对电子设备中高密度安装半导体器件的需求，力图将半导体器件小型化。

[0027] 另一方面，底层填充材料 5 保护半导体元件 4 的电路形成表面和凸出外侧连接端子 3，加强布线板 1 与半导体元件 4 之间的连接，从而确保并提高布线板 1 与半导体元件 4 之间的连接可靠性。具体而言，在布线板 1 与底层填充材料 5 的倒角 A 相接触的区域，也就是半导体元件 4 周围的倾斜扩展区域，对布线板 1 与半导体元件 4 之间的连接可靠性产生影响。参见图 3(a)。

[0028] 因此，如果为了将半导体器件 10 小型化，将阻挡物的内壁侧表面设置为靠近半导体元件 4，则倒角 A 的扩展小，不能实现布线板 1 与半导体元件 4 之间的连接可靠性。

[0029] 另一方面，为了将半导体器件 10 小型化，如图 3(b) 所示，在不改变倒角 A 大小的情况下就能够缩短阻挡物 6 的宽度。

[0030] 但是，根据图 3(b) 所示的结构，当阻挡物 6' 的宽度小于阻挡物 6' 的高度时，应力集中在阻挡物 6' 与布线板 1 表面之间的界面（图 3(b) 中箭头所示的表面）处，从而在阻挡物 6' 与布线板 1 之间的界面处可能会产生分层，或者在阻挡物 6' 和 / 或布线板 1 处可能会产生破裂。

[0031] 如果产生分层或破裂，则潮气会从产生分层或破裂的部分进入半导体器件内部。结果，在半导体器件 10' 内部的布线处和 / 或凸出外侧连接端子 3 处会出现腐蚀和 / 或破损，从而得不到希望的可靠性。此外，取决于形成阻挡物 6' 的材料，阻挡物 6' 可能会出现倒塌。

[0032] 另一方面，在上述日本特开专利申请公开 No. 2005-175113 中讨论的结构，也就是通过将阻挡物设置为在应力可能会集中的四个怪叫部分处远离半导体元件的结构，从提高连接可靠性的角度来说是有有效的。但是，这种结构没有考虑到半导体器件的小型化。

[0033] 另一方面，作为高密度安装半导体器件的实例，提出一种将多个半导体器件堆叠在一起的 POP（堆叠封装）型半导体器件。

[0034] 如图 4 所示，在 POP 型半导体器件中，将半导体器件 20 安装在半导体器件 10 上。在半导体器件 10 中，半导体元件 4 以倒装芯片的方式安装在布线板 1 上。半导体器件 20 包括安装在布线板 8 上表面的半导体元件 9，半导体器件 20 经由外侧连接端子 13 连接到半导体器件 10。布线板 8 和半导体元件 9 通过接合导线 11 相互连接。

[0035] 通过这种结构，在半导体器件 20 中，包括半导体元件 9 和接合导线 11 的布线板 8 的上表面被密封树脂 12 密封。另一方面，外侧连接端子 13（例如设置在选择性地形成的电极表面上的球形电极端子）设置在与布线板 8 下表面的半导体器件 10 的外侧连接端子 7

对应的部分。

[0036] 半导体器件 20 的外侧连接端子 13 与半导体器件 10 的外侧连接端子 7 相连接,从而使半导体器件 20 堆叠在半导体器件 10 上。此外,外侧连接端子 14(例如设置在选择性形成的电极表面上的球形电极端子)设置在半导体器件 10 的布线板 1 的后表面上。

[0037] 通过这种结构,当温度发生变化时,由于各结构性部件之间热膨胀系数的差异,如图 4 所示,半导体器件 10 中形成弯曲形状,使得半导体元件 4 的侧面凸出。另一方面,在半导体器件 20 中形成弯曲形状使得布线板 8 的侧面凹进。

[0038] 结果,各结构性部件中的内部应力变大,因此在阻挡物 6 与位于半导体元件 4 周围的底层填充材料 5 的倒角部分之间的界面处可能会产生分层。

[0039] 即使在这种 POP 型半导体器件中,也迫切要求将尺寸小型化,即,将外侧连接端子 7 设置为靠近半导体元件 4。此外,在图 4 所示的结构中,在将电容性元件等等连接到布线板的外侧连接端子 7 情况下,而不是在将半导体器件 20 安装在半导体器件 10 上的情况下,要求将外侧连接端子 7 设置为靠近半导体元件 4,从而改善半导体器件 10 的电特性。

[0040] 在这种情况下,必须将设置在外侧连接端子 7 与半导体元件 4 之间的阻挡物 6 设置为靠近布线板 1 上的半导体元件 4。因此,不能获得倒角 A 的充分扩展,从而会降低布线板 1 与半导体元件 4 的连接可靠性。

[0041] 如果通过减小阻挡物 6 的宽度来维持倒角 A 的尺寸,则应力会集中在阻挡物 6 与布线板 1 表面之间的界面处。因此,在界面附近可能会存在这样的情况:在界面处阻挡物 6 产生分层,或者,阻挡物 6 和 / 或布线板 1 处产生破裂。

发明内容

[0042] 根据本发明的一个方案,提供一种布线板,其中电子部件经由凸点安装在主表面上,并且所述电子部件的周围的至少一部分被树脂覆盖,所述布线板包括:阻挡物,设置在所述布线板的主表面上安装所述电子部件的区域的周围的至少一部分;其中,所述阻挡物与所述树脂接触的表面具有连续形成曲线的结构。

[0043] 根据本发明的另一方案,提供一种半导体器件,包括:布线板;以及半导体元件,经由凸点安装在所述布线板的主表面上;其中,阻挡物设置在所述布线板的主表面上所述电子部件周围的至少一部分;所述阻挡物具有连续形成曲线的结构;树脂形成在所述半导体元件与所述阻挡物之间的所述布线板的表面上。

附图说明

[0044] 图 1(a) 为平面图,图 1(b) 为剖视图,示出将半导体元件以倒装芯片的方式安装在设置有阻挡物的布线板上的现有技术半导体器件;

[0045] 图 2 为示出围绕半导体器件安装区的阻挡物结构的问题的第一剖视图;

[0046] 图 3 为示出围绕半导体器件安装区的阻挡物结构的问题的第二剖视图;

[0047] 图 4 为示出围绕半导体器件安装区的阻挡物结构的问题的第三剖视图;

[0048] 图 5(a) 为平面图,图 5(b) 为剖视图,示出本发明第一实施例的布线板的结构;

[0049] 图 5(c) 为虚线 A 所示部分的放大平面图;

[0050] 图 6(a) 为平面图,图 6(b) 为剖视图,示出将半导体元件以倒装芯片的方式安装在

图 5 所示布线板上的结构；

[0051] 图 7 为示出图 5 所示阻挡物的改型实例的第一平面图；

[0052] 图 8 为示出图 5 所示阻挡物的另一改型实例的第二平面图；

[0053] 图 9(a) 为第三平面图,图 9(b) 为立体图,示出图 5 所示阻挡物的另一改型实例；

[0054] 图 10 为示出将半导体器件堆叠在图 6 所示的半导体器件上的 POP(堆叠封装)型半导体器件的结构的剖视图；

[0055] 图 11 为示出将半导体元件安装在图 5 所示布线板上的步骤的第一剖视图；

[0056] 图 12 为示出将半导体元件安装在图 5 所示布线板上的步骤的第二剖视图；

[0057] 图 13(a) 为平面图,图 13(b) 为剖视图,示出本发明第二实施例的布线板的结构；

[0058] 图 14(a) 为平面图,图 14(b) 为剖视图,示出将半导体元件以倒装芯片的方式安装在图 13 所示布线板上的结构；

[0059] 图 15 为示出将半导体元件安装在图 13 所示布线板上的步骤的剖视图；

[0060] 图 16(a) 为平面图,图 16(b) 为剖视图,示出本发明第三实施例的布线板的结构；

[0061] 图 17(a) 为平面图,图 17(b) 为剖视图,示出将半导体元件以倒装芯片的方式安装在图 16 所示布线板上的结构；

[0062] 图 18 为示出将半导体元件安装在图 16 所示布线板上的步骤的第一剖视图；以及

[0063] 图 19 为示出将半导体元件安装在图 16 所示布线板上的步骤的第二剖视图。

具体实施方式

[0064] 下面参照图 5 至图 19 给出本发明实施例的描述。

[0065] 在本发明的下述实施例中,将要安装在布线板上的半导体元件作为要安装在布线板上的电子部件的实例加以讨论。但是,本发明不限于这些实例。本发明可应用于通过凸点连接方法安装在布线板上的其它电子部件,例如 BGA(球形栅格阵列)型半导体器件或者 LGA(接点栅格阵列)型半导体器件。

[0066] [本发明的第一实施例]

[0067] 本发明第一实施例的布线板的结构如图 5 所示。图 5(b) 示出沿着图 5(a) 的线 X-X 的剖视图。图 5(c) 为虚线 A 所示部分的放大图。图 5(a) 中虚线 B 围绕的矩形区域表示半导体元件的安装区。

[0068] 参照图 5(a) 和图 5(b),在本发明第一实施例的布线板 50 中,在衬底基板 51 的两个表面上选择性地设置布线图案,从而形成多层结构。衬底基板 51 由有机树脂材料(例如玻璃纤维环氧树脂、玻璃-BT(双马来酰亚胺三嗪)或聚酰亚胺)、无机材料(例如陶瓷或玻璃)或者半导体材料(例如硅(Si))制成。布线图案由铜(Cu)、铝(Al)等材料制成。

[0069] 作为布线图案的一部分,电极端子 52 和外侧连接端子 53 设置在衬底基板 51 的主表面(上表面)上。以倒装芯片的方式安装在布线板 50 上的半导体元件的电极连接到电极端子 52。堆叠在布线板 50 上的半导体器件(以下称为“上半导体器件”)连接到外侧连接端子 53。

[0070] 此外,多个外侧连接端子 54 设置在衬底基板 51 的另一主表面(后表面)上。球形电极端子设置在外侧连接端子 54 上,使布线板 50 连接到电子设备的主板。

[0071] 通过光蚀刻(photo-etching)、选择性蚀刻等方法形成布线图案、电极端子 52 和

外侧连接端子 53、54。

[0072] 可通过电解电镀方法或者非电解电镀方法在电极端子 52 和外侧连接端子 53、54 的表面上形成双层镀层（由镍（Ni）/ 金（Au）形成）或者三层镀层（由铜（Cu）/ 镍（Ni）/ 金（Au）从底部形成）。注意，未示出多层布线结构中的内层布线。

[0073] 在电极端子 52 的表面上可形成由焊料、导电树脂等制成的可再熔性导电材料。

[0074] 在布线板 50 的多层布线结构的最上层设置绝缘树脂层 55。绝缘树脂层例如由环氧树脂、丙烯酸树脂、聚酰亚胺树脂或者这些树脂的混合物制成。

[0075] 通过印刷、喷涂、热轧层压、旋涂等方法在布线板 50 的表面上形成由例如光敏抗蚀剂材料形成的绝缘树脂层 55。通过使用光刻、丝网印刷等方法形成开口图案。结果，在布线板 50 上表面的近似中心部分形成的开口 0p（参见图 5(a)）中暴露出电极端子 52。此外，在布线板 50 上表面的外周边缘部分附近暴露出用于连接半导体器件的外侧连接端子 53。此外，在布线板 50 后表面上暴露出外侧连接端子 54。

[0076] 绝缘树脂层 55 的厚度例如为 $1\mu\text{m}$ 至 $30\mu\text{m}$ 。如果要求绝缘树脂层 55 的厚度更厚，则堆叠多个厚度例如为 $11\mu\text{m}$ 至 $15\mu\text{m}$ 的树脂层来形成绝缘树脂层 55。

[0077] 在本发明第一实施例的布线板 50 中，在布线板 50 的上表面上，外侧连接端子 53 与虚线 B 所示的半导体元件安装区之间的区域选择性地形成阻挡物 56。阻挡物 56 以环形设置在绝缘树脂层 55 上，以围绕虚线 B 所示的半导体元件安装区，从而提供用于底层填充材料的区域。

[0078] 在本发明第一实施例的布线板 50 中，环形阻挡物 56 的结构或图案是特别的。换言之，阻挡物 56 与底层填充材料相接触的内表面（位于虚线 B 所示的半导体元件 56 的安装区一侧的表面）对应于设置在布线板 50 上的外侧连接端子 53 的外部结构（近似弧形的结构）。阻挡物 56 的内表面具有弧形弯曲部分连续延伸的结构。

[0079] 阻挡物 56 的弧形弯曲部分的连接部分设置在相邻的外侧连接端子 53 之间，从半导体元件安装区朝向外侧。

[0080] 阻挡物 56 由绝缘树脂（例如焊料抗蚀剂）、金属（例如铜（Cu）、铝（Al）、镍（Ni）、锡（Sn）或这些金属的合金）、或者无机材料（例如陶瓷）制成。在由绝缘树脂制成阻挡物 56 的情况下，可通过与制造布线板的方法中形成绝缘树脂层的方法同样的方法形成阻挡物 56，使得阻挡物 56 与由树脂制成的底层填充材料之间具有良好的粘合性。可用与形成绝缘树脂层 55 的树脂材料同样的材料制成阻挡物 56。

[0081] 在由焊料抗蚀剂材料制成阻挡物 56 的情况下，其高度（从布线板 50 的表面开始在垂直方向上的长度）例如为大约 $10\mu\text{m}$ 至 $300\mu\text{m}$ 。阻挡物 56 的宽度 C 可等于或大于约 0.1mm。此外，阻挡物 56 的相邻弧形弯曲部分顶部之间的距离 D 可等于或大于约 0.1mm 且等于或小于约 3mm。此外，在阻挡物 56 的内壁表面（图 5(a) 中虚线 B 所示的半导体元件安装区的表面），阻挡物 56 的弧形弯曲部分在半导体元件安装区一侧，顶部与底部之间的距离 E 可等于或大于约 0.1mm 且等于或小于约 3mm。弧形弯曲部分的顶部与弧形弯曲部分的连接部分的首端之间的距离（有效宽度）F 可等于或大于约 0.3mm。

[0082] 下面参照图 6 讨论将半导体元件以倒装芯片的方式（以面朝下的方式）安装在上述布线板 50 上的结构。

[0083] 图 6(b) 示出沿着图 6(a) 的线 X-X 的剖视图。

[0084] 参照图 6, 将半导体元件 65 以面朝下的方式安装在布线板 50 上表面如图 5(a) 中虚线 B 所示的半导体元件安装区中。

[0085] 采用晶片工艺 (wafer process) 形成半导体元件 65。半导体元件 65 的电子电路由有源元件 (例如晶体管)、无源元件 (例如电容) 以及连接这些元件的布线层形成。在半导体元件 65 的由硅 (Si) 或砷化镓 (GaAs) 制成的半导体衬底的主表面上形成电极焊盘 66。由以铝 (Al) 或铜 (Cu) 为主体的金属制成电极焊盘 66。

[0086] 在电极焊盘 66 上形成凸点 67 来充当凸出外侧连接端子。由金 (Au)、铜 (Cu)、这些金属的合金或者焊料制成凸点 67

[0087] 图 6 未示出半导体元件 65 的电路元件和布线层。

[0088] 另一方面, 在设置于布线板 50 表面的电极端子 52 的表面上形成可再熔性导电部件 69 (例如焊料或导电树脂), 以与半导体元件 65 的电极对应。通过印刷、转移、蒸发、或化学反应沉积等方法形成导电部件 69。布线板 50 的电极端子 52 与半导体元件 65 的凸点 67 经由导电部件 69 互相连接。

[0089] 在设置于布线板 50 后表面的外侧连接端子 54 上设置球形电极端子 68。

[0090] 在布线板 50 与半导体元件 65 的电子电路形成表面彼此相对的空间以及半导体元件 65 的外周部分与阻挡物 56 之间的区域设置底层填充材料 70。

[0091] 用底层填充材料 70 将布线板 50 与半导体元件 65 的电子电路形成表面彼此相对的空间以及半导体元件 65 的外周部分与阻挡物 56 之间的区域密封, 从而将半导体元件 65 固定在布线板 50 上。

[0092] 底层填充材料 70 具有形成为倾斜的形状且称为倒角的部分 A。部分 A 位于半导体元件 65 的外周与阻挡物 56 之间。

[0093] 底层填充材料 70 为热固性粘合剂 (例如环氧树脂、聚酰亚胺树脂或丙烯酸树脂), 并且可包含无机填充物 (例如硅石或陶瓷), 以控制固化树脂的热膨胀系数、粘性或流动性。此外, 根据以倒装芯片的方式安装的方法, 底层填充材料 70 可包含导电填充物, 例如银 (Ag) 颗粒或者表面涂覆有金属的塑料颗粒。

[0094] 如上所述, 在以倒装芯片的方式安装了半导体元件 65 的布线板 50 上, 在半导体元件 65 安装区与设置在栅格中的多个外侧连接端子 53 之间设置阻挡物 56。

[0095] 通过设置阻挡物 56 能够防止底层填充材料 70 流动以及到达外侧连接端子 53。因此能够将外侧连接端子 53 设置为靠近半导体元件 65 的安装部分。从而能够将半导体器件小型化, 并且提高布线板 50 的设计自由度。

[0096] 特别地, 在本发明的第一实施例中, 如上所述, 阻挡物 56 具有弧形弯曲部分连续延伸的结构, 并且弧形弯曲部分的连接部分设置在相邻的外侧连接端子 53 之间。

[0097] 因此, 阻挡物 56 与外侧连接端子 53 之间的距离不大, 并且不会妨碍半导体器件的小型化。

[0098] 此外, 阻挡物 56 具有弧形弯曲部分连续延伸的结构。因此, 阻挡物 56 的内壁表面 (在图 5(a) 中虚线 B 所示的半导体元件安装区一侧的表面) 与底层填充材料 70 相互接触的面积大。此外, 由于这种结构带来的固着效果, 增加了底层填充材料 70 的粘合性。因此, 能够提高底层填充材料 70 与阻挡物 56 之间的粘合性。

[0099] 此外, 阻挡物 56 具有在平面图中弧形弯曲部分连续延伸的结构。因此, 阻挡物的

有效宽度（图 5(c) 所示的部分 F 的测量值）大于阻挡物的宽度（图 5(c) 所示的部分 C 的测量值），因此能够减少阻挡物 56 与布线板 50 之间的界面附近的应力集中。由此，能够防止在界面处阻挡物 56 产生分层或者阻挡物 56 和 / 或布线板 50 产生破裂。

[0100] 因此，能够防止在底层填充材料 70 的倒角 A 与阻挡物 56 之间的界面处产生分层，从而提高半导体器件的可靠性。

[0101] 内壁表面（位于图 5(a) 中虚线 B 所示的半导体元件 65 安装区一侧的表面）具有在平面图中弧形弯曲部分连续延伸的结构。此外，在相邻的外侧连接端子 53 之间，阻挡物 56 从图 5(a) 中虚线 B 所示的半导体元件 65 安装区朝向外侧。

[0102] 因此，能够将底层填充材料 70 的倒角 A 与布线板 50 相接触的区域，即底层填充材料 70 在半导体元件 65 周围的裙形延伸区域变大。因此能够提高布线板 50 与底层填充材料 70 之间的粘合性。由此，能够提高半导体器件的可靠性。

[0103] 此外，由于阻挡物 56 的弧形弯曲部分对应于外侧连接端子 53 的外部结构（近似球形的结构），所以能够将外侧连接端子 53 设置为靠近半导体元件 65。因此，能够将半导体器件小型化。

[0104] 此外，将阻挡物 56 设置为围绕图 5(a) 中虚线 B 所示的半导体元件 65 安装区。因此，通过阻挡物 56 能够防止底层填充材料 70 沿着半导体元件 65 外周流动以及与外侧连接端子 53 接触。

[0105] 因此，能够将外侧连接端子 53 设置为靠近安装在布线板 50 上的半导体元件 65。因此，能够将半导体器件小型化并提高布线板 50 的设计自由度。

[0106] 特别地，本实例中阻挡物 56 的环形结构近似为矩形。

[0107] 在矩形阻挡物 56 的四个拐角附近，阻挡物 56 从图 5(a) 中虚线 B 所示的半导体元件 65 安装区朝向外侧。矩形阻挡物 56 的四个拐角的端部设置为离布线板上安装电子部件的区域最远。

[0108] 通常，在将半导体元件以倒装芯片的方式安装在布线板上的情况下，大量的应力集中在围绕半导体元件的区域的四个拐角处。因此，如本实例所示，在四个拐角附近，将阻挡物 56 设置为从图 5(a) 中虚线 B 所示的半导体元件 65 安装区朝向外侧，从而在四个拐角处底层填充材料 70 的倒角 A 变大。因此，能够充分确保底层填充材料 70 与布线板之间的连接强度。由此，能够提高半导体器件的可靠性。

[0109] 此外，将阻挡物 56 设置在绝缘树脂层 55 上。因此，阻挡物 56 与绝缘树脂层 55（露出布线板 50 的用于连接半导体元件 65 的接合电极 52）可形成为一体。

[0110] 本发明实施例的阻挡物不限于上述实例，并且可具有如图 7 至图 9 所示的结构。图 9(b) 为图 9(a) 所示阻挡物结构体的立体图。

[0111] 图 7 示出阻挡物 56-1 和外侧连接端子 53，其中阻挡物 56-1 为阻挡物 56 的第一改型实例。

[0112] 在该改型实例中，阻挡物 56-1 具有在平面图中弧形弯曲部分连续延伸的结构，并且阻挡物 56-1 是从图 5(a) 中虚线 B 所示的半导体元件 65 安装区朝向外侧的弧。但是，弧形弯曲部分的连接部分不是处于外侧连接端子 53 之间。

[0113] 在图 7 所示的实例以及图 5 所示的实例中，底层填充材料 70 的倒角 A 与布线板 50 相接触的区域，即底层填充材料 70 在半导体元件 65 周围的裙形延伸区域可变大。因此，能

够提高布线板 50 与底层填充材料 70 之间的粘合性。由此,能够提高半导体器件的可靠性。

[0114] 图 8(a) 至图 8(d) 示出阻挡物 56-2 至 56-5,其中阻挡物 56-2 至 56-5 是阻挡物 56 的其它实例。

[0115] 在各附图中,阻挡物 56 的上部对应于图 5(a) 中虚线 B 所示的半导体元件 65 安装区,而阻挡物 56 的下部对应于布线板 50 的外周侧。

[0116] 换言之,阻挡物 56 可以具有以下锯齿结构的平面图,其中在半导体元件 65 安装区一侧设置锐角,如图 8(a) 所示;也可以具有以下锯齿结构的平面图,其中具有锐角的锯齿形状以一定的间隙连续延伸,如图 8(b) 所示;也可以具有以下平面图,其中具有近似为矩形结构的切口连续延伸,如图 8(c) 所示;也可以具有以下平面图,其中正弦波连续延伸,如图 8(d) 所示。

[0117] 此外,阻挡物 56 可具有由阻挡物 56-6a 和阻挡物 56-6b 形成的双层结构,如图 9 所示。

[0118] 在图 9 所示的实例中,在半导体元件 65 安装区的一侧,阻挡物 56-6b 堆叠在阻挡物 56-6a 上。在阻挡物 56-6a 中,正弦波在平面图中连续延伸。在阻挡物 56-6b 中,正弦波在平面图中以相邻波形弯曲部分的大约半个间距的偏移(shift)连续延伸。

[0119] 在这种结构中,正弦波形弯曲部分的数目是图 5(c) 所示实例的两倍。因此,阻挡物 56 的内壁表面与底层填充材料 70 相互接触的面积显著增加。

[0120] 此外,由于多个正弦波形弯曲部分的固着效果,因此底层填充材料 70 的粘合性增加,从而提高了底层填充材料 70 与阻挡物 56 之间的粘合性。

[0121] 下面参照图 10 讨论将半导体器件 90 堆叠在具有上述结构的半导体器件 80 上的 POP(堆叠封装)型半导体器件。

[0122] 如图 10 所示,将第二 BGA(球形栅格阵列)型半导体器件 90 堆叠在半导体器件 80 上。

[0123] 在半导体器件 90 中,第一半导体元件 94 经由第一粘合剂 95 安装在布线板 93 上。在布线板 93 中,主体为焊料的球形电极端子 92 设置在外侧连接端子 91 上,外侧连接端子 91 设置于布线板 93 后表面的外周附近。

[0124] 此外,第二半导体元件 96 经由第二粘合剂 97 安装在第一半导体元件 94 上。

[0125] 第一半导体元件 94 和第二半导体元件 96 安装在布线板 93 上,并且其状态是第一半导体元件 94 和第二半导体元件 96 的电子电路形成表面面朝上。

[0126] 此外,第一半导体元件 94 的电极焊盘 98 与布线板 93 的接合焊盘 101 通过接合导线 102 相互连接。第二半导体元件 96 的电极焊盘 99 与布线板 93 的接合焊盘 101 通过接合导线 102 相互连接。

[0127] 在布线板 93 上,通过密封树脂 103 将第一半导体元件 94、第二半导体元件 96 以及接合导线 102 密封。

[0128] 将这样的半导体器件 90 堆叠在半导体器件 80 上,并且将球形电极端子 92 连接到半导体器件 80 的外侧连接端子 53,从而形成 POP(堆叠封装)型半导体器件。

[0129] 通过这种结构,即使温度变化而使得在半导体器件 80 与半导体器件 90 之间产生弯曲并且应力集中在半导体器件 90 的球形电极端子 92 附近,在阻挡物 56 与位于半导体元件 65 周围的底层填充材料 70 的倒角 A 之间的界面处也不会因为在半导体器件 80 上设置

了阻挡物 56 而产生分层。

[0130] 此外,能够防止在阻挡物 56 与设置阻挡物 56 的部分之间的界面处阻挡物 56 产生分层,并防止在界面和 / 或布线板 50 附近阻挡物 56 产生破裂。

[0131] 下面参照图 11 和图 12 讨论将半导体元件 65 安装在布线板 50 上的方法。

[0132] 首先,通过吸力将布线板 50 固定在接合台(图 11 和图 12 中未示出)上。此时,可加热接合台而使得布线板 50 被加热到大约 50℃至 100℃,参见图 11(a)。预先在布线板 50 的接合电极 52 的表面形成可再熔性导电材料 69,例如焊料。

[0133] 将阻挡物 56 设置在布线板 50 上表面上外侧连接端子 53 与图 5(a) 中虚线 B 所示的半导体元件 65 安装区之间。阻挡物 56 具有弧形弯曲部分连续延伸的平面结构。阻挡物 56 形成在绝缘树脂层 55 上且与之成为一体,并且阻挡物 56 与绝缘树脂层 55 的材料相同以及制造方法相同。

[0134] 换言之,通过以与形成绝缘树脂层 55 相同的材料以及相同的制造方法形成阻挡物 56,将绝缘树脂层 55 与阻挡物 56 形成一体。因此,提高了绝缘树脂层 55 与阻挡物 56 的粘合性,从而能够减少绝缘树脂层 55 与阻挡物 56 之间的界面应力。因此,能够防止由于应力集中在界面处产生破裂等。此外,能够减少布线板 50 的结构性部件的数量。

[0135] 可通过将矩形、L 形、少一条边的矩形、或者棒形的板部件粘附在布线板 50 上来形成阻挡物 56。预先通过蚀刻、机械加工、铸造、冲压等方法形成板部件。可从金属(例如铜(Cu)、铝(Al)、镍(Ni)、锡(Sn)或者它们的合金)、有机材料(例如环氧树脂)、无机材料(例如陶瓷)中选择板部件的材料。

[0136] 此外,可通过以分配方法(dispensing method)将软树脂施加在布线板 50 上以及将树脂固化来形成阻挡物 56。

[0137] 此外,可通过预先在布线板 50 的阻挡物形成布置部分形成虚设布线图案、将焊膏施加在虚设布线图案上以及将焊料回流来形成阻挡物 56。

[0138] 另一方面,电极焊盘 66 上形成有凸点 67 的半导体元件经由吸孔 131 通过吸力固定在接合器具 130 上。接合器具 130 被加热到例如大约 250℃至 320℃。

[0139] 此外,可通过采用导线接合技术的球形接合方法形成凸点 67。除了球形接合方法外,还可以采用其它方法例如电镀方法、转移方法或者印刷方法作为形成凸点 67 的方法。

[0140] 接着,将半导体元件 65 的凸点 67 与布线板 50 的接合电极 52 设置为彼此相对。

[0141] 然后,将吸附且固定半导体元件 65 的接合器具 130 降低,从而将半导体元件 65 的凸点 67 推向布线板 50 的接合电极 52 并与之接触。结果,涂覆在接合电极 52 表面的导电材料 69 被加热并熔化,由此使半导体元件 65 的凸点 67 与布线板 50 的接合电极 52 相互连接。参见图 11(b)。此时,例如可选择大约 1gf/凸点至 140gf/凸点的负载作为接合器具 130 的应用负载。

[0142] 接着,使用分配器(图 11 未示出)从喷嘴 132 提供浆状底层填充材料 70。参见图 12(c)。换言之,将浆状底层填充材料 70 从喷嘴 132 提供到半导体元件 65 与阻挡物 56 之间,并通过毛细作用提供到半导体元件 65 与布线板 50 之间的空间以及半导体元件 65 的外周部分。

[0143] 在提供底层填充材料 70 后,将布线板 50 加热至例如大约 30℃至 100℃的温度,即使底层填充材料 70 不开始固化的温度。结果,底层填充材料 70 保持高流动性,从而能够缩

短提供底层填充材料 70 的时间。此外,能够防止或减少没有提供底层填充材料 70 的部分或者空隙的产生。

[0144] 接着,使用炉子等加热底层填充材料 70 并将其固化。在这个过程中,加热温度例如为大约 120℃至 200℃;加热时间例如为大约 30 分钟至 90 分钟。由此,能够将半导体元件 65 安装在布线板 50 上。参见图 12(d)。

[0145] 之后,将形成球形电极端子 68 的多个焊料球(参见图 6(b))设置在布线板 50 的后表面,从而形成图 6(b)所示的半导体器件 80。

[0146] [本发明的第二实施例]

[0147] 本发明第二实施例的布线板的结构如图 13 所示。图 13(b)示出沿着图 13(a)的线 X-X 的剖视图。图 13(a)中虚线 B 围绕的区域表示布线板上半导体元件的安装区。

[0148] 参照图 13,本发明第二实施例的布线板 150 包括由有机树脂材料例如聚酰亚胺制成的带形板。仅在布线板 150 的上表面(主表面)形成布线图案 152。作为布线图案 152 一部分的接合电极 153 设置在布线板 150 上表面的外周侧的端部。

[0149] 基底 151 中形成的通孔 154 设置在布线图案 152 的其它部分 152A。主体为焊料的球形电极端子 155(参见图 14)设置在通孔 154 中,用于连接主板等的外部电路。

[0150] 阻挡物 156 选择性地设置在布线板 150 上表面的外周附近。换言之,阻挡物 156 设置在虚线 B 所示的半导体元件 65 安装区外侧。

[0151] 阻挡物 156 配置为当将半导体元件 65 以倒装芯片的方式安装在布线板 150 上时,阻挡提供在半导体元件 65 与布线板 150 之间的空间中的底层填充材料 70 的流动。阻挡物 156 围绕虚线 B 所示的半导体元件 65 安装区,并且以环形设置在基底 151 上。通过这种结构,限定了底层填充材料 70 的设置区域。

[0152] 阻挡物 156 与底层填充材料 70 相接触的内壁表面(位于虚线 B 所示的半导体元件 65 安装区一侧的表面)具有在平面图中波浪形的凹进和凸出连续延伸的结构。阻挡物 156 与底层填充材料 70 相接触的内壁表面在平面图中的结构可为图 8 或图 9 所示的结构。

[0153] 此外,可通过与本发明第一实施例的制造方法相同的方法形成阻挡物 156。

[0154] 图 14 中示出将半导体元件 65 以倒装芯片的方式(以面朝下的方式)安装在布线板 150 上的结构。图 14(b)示出沿着图 14(a)的线 X-X 的剖视图。此外,由于半导体元件 65 和底层填充材料 70 的结构与图 6 中所示的半导体元件 65 和底层填充材料 70 的结构相同,所以省略其具体描述。

[0155] 参照图 14,以面朝下的方式在布线板 150 的主(上)表面上将半导体元件 65 安装在图 13 中虚线 B 所示的半导体元件 65 安装区。此外,将半导体元件 65 的凸点 67 连接到布线板 150 的接合电极 153。

[0156] 此外,将主体为焊料的球形电极端子 155 设置在布线板 150 的后表面上。球形电极端子 155 填充通孔 154,并且连接到布线图案的端部 152A。

[0157] 将底层填充材料 70 设置在布线板 150 与半导体元件 65 的电路元件表面之间的空间中以及阻挡物 156 与半导体元件 65 的外周部分之间的空间中。

[0158] 因此,布线板 150 与半导体元件 65 的电路元件表面之间的空间以及阻挡物 156 与半导体元件 65 的外周部分之间的空间被密封,并且将半导体元件 65 固定在布线板 150 上。

[0159] 本实施例中,如图 13 所示,阻挡物 156 以近似矩形围绕半导体元件 65 安装区,并

且矩形阻挡物 156 的四个拐角设置为离半导体元件 65 安装区最远。

[0160] 因此,底层填充材料 70 的倒角 A 形成为更长的裙形。

[0161] 通常,在将半导体元件以倒装芯片的方式安装在布线板上时,大量的应力集中在围绕半导体元件的区域的四个拐角处。但是本实例中,底层填充材料 70 的倒角 A 在四个拐角处以大倒角的方式形成。因此,能够充分地确保底层填充材料 70 与布线板 150 之间的连接强度。由此,能够提高半导体器件的可靠性。

[0162] 下面参照图 15 讨论将半导体元件 65 安装在布线板 150 上的方法。

[0163] 首先,通过吸力将布线板 150 固定在接合台(图 15 中未示出)上。此时,可加热接合台而使得布线板 150 被加热到大约 50℃至 100℃。

[0164] 在布线板 150 的上表面上形成包括接合电极 153 的布线图案 152。

[0165] 在布线板 150 的上表面上形成阻挡物 156,阻挡物 156 具有在平面图中弧形部分连续延伸的结构,以围绕布线图案 152 的形成区域。

[0166] 接着,在布线板 150 的上表面上被阻挡物 156 围绕的区域选择性地设置底层填充材料 70。

[0167] 另一方面,将半导体元件经由吸孔 131 通过吸力固定在接合器具 130 上,其中在该半导体元件中通过与本发明第一实施例中采用的相同的方法在电极焊盘 66 上形成凸点 67。

[0168] 然后,将半导体元件 65 的凸点 67 与布线板 50 的接合电极 52 设置为彼此相对。参见图 15(a)。

[0169] 接着,降低接合器具 130,从而将半导体元件 65 的凸点 67 推向布线板 150 的接合电极 153 并与之接触。

[0170] 换言之,将例如为大约 10gf/凸点至 200gf/凸点的负载应用于半导体元件 65 的凸点 67,并且底层填充材料 70 流到半导体元件 65 后表面的整个表面。将底层填充材料 70 设置在半导体元件 65 与布线板 150 之间的空间中以及半导体元件 65 侧表面的外周部分。参见图 15(b)。

[0171] 此时,利用向半导体元件 65 施加超声波的方法或者不加热但施加负载和超声波的方法,而不是施加负载或热量的方法,将半导体元件经由底层填充材料 70 固定在布线板上。

[0172] 接着,用炉子等加热底层填充材料 70,并使其完全固化。在这个过程中,加热温度例如为大约 120℃至 200℃;加热时间例如为大约 30 分钟至 90 分钟。

[0173] 由此,将半导体元件 65 以倒装芯片的方式安装在布线板 50 上。参见图 15(c)。如果在图 15(b)所示的过程中将底层填充材料 70 完全固化,则不需要进行图 15(c)中所示的过程。

[0174] 之后,将形成球形电极端子的多个焊料球设置在布线板 150 的后表面,从而形成图 14(b)所示的半导体器件 160。

[0175] [本发明的第三实施例]

[0176] 本发明第三实施例的布线板的结构如图 16 所示。图 16(b)示出沿着图 16(a)的线 X-X 的剖视图。图 16(a)中虚线 B1 和虚线 B2 围绕的区域表示布线板上半导体元件的安装区。

[0177] 参照图 16(a) 和图 16(b), 在本发明第三实施例的布线板 250 以及本发明第一实施例的布线板 50 中, 在衬底基板 251 的两个表面上选择性地设置布线图案, 从而形成多层结构。衬底基板 251 由有机树脂材料、无机材料 (例如陶瓷或玻璃) 或者半导体材料 (例如硅 (Si)) 制成。布线图案由铜 (Cu)、铝 (Al) 等材料制成。

[0178] 图 16 主要示出布线板 250 的上表面。但未示出布线板 250 的后表面。

[0179] 在布线板 250 的上表面虚线 B1 所示的区域中, 将用于凸点的多个电极 252 设置在栅格 (矩阵) 中。另一方面, 在虚线 B2 所示的区域中, 设置多行接合电极 253 作为布线图案的部分。在虚线 B1 所示的区域周围的附近、在虚线 B2 所示的区域周围的附近以及虚线 B1 所示的区域与虚线 B2 所示的区域之间的空间设置外侧连接端子 254。

[0180] 通过光蚀刻、选择性蚀刻等方法形成布线图案、电极端子 252 和 253、以及外侧连接端子 254。

[0181] 可通过电解电镀方法或者非电解电镀方法在电极 252、253 和外侧连接端子 254 的表面上形成双层镀层 (由镍 (Ni)/ 金 (Au) 形成) 或者三层镀层 (由铜 (Cu)/ 镍 (Ni)/ 金 (Au) 从底部形成)。在电极 252、253 和外侧连接端子 254 的表面上可形成由焊料、导电树脂等制成的可再熔性导电材料。通过印刷、转移、蒸发、或化学反应沉积等方法形成导电部件。

[0182] 在布线板 250 的多层布线结构的最上层设置绝缘树脂层 255。绝缘树脂层例如由环氧树脂、丙烯酸树脂、聚酰亚胺树脂或者这些树脂的混合物制成。

[0183] 通过印刷、喷涂、热轧层压、旋涂等方法在布线板 250 的表面上形成例如光敏抗蚀剂材料, 从而形成绝缘树脂层 255。通过使用光刻、丝网印刷等方法形成开口图案。结果, 在开口中暴露出电极 252、253 和外侧连接端子 254。

[0184] 本实施例中, 在虚线 B1 所示的区域与外侧连接端子 254 之间的空间中设置阻挡物 256A (256A-1 和 256A-2)。此外, 在虚线 B2 所示的区域与外侧连接端子 254 之间的空间中选择性地设置阻挡物 256B。

[0185] 阻挡物 256 (256A-1, 256A-2) 配置为在将半导体元件 265 以倒装芯片的方式安装在虚线 B1 所示的区域之后, 阻挡在箭头 S 所示方向上提供的底层填充材料 70A 向外侧连接端子 254 的不必要流动。另一方面, 阻挡物 256B 配置为将半导体元件 265 以倒装芯片的方式安装在虚线 B2 所示的区域时, 阻挡底层填充材料 70B 向外侧连接端子 254 的不必要流动。

[0186] 图 16(a) 中, 阻挡物 256A 在“R”所示的点分离。这是因为在“R”所示的点处没有设置外侧连接端子 254。阻挡物 256A-1 和 256A-2 可连续地形成为一体。

[0187] 本实施例中, 阻挡物 256A 和 256B 具有在平面图中近似正弦弯曲部分连续延伸的结构。

[0188] 阻挡物 256 在平面图中的结构可为图 8 或图 9 所示的结构。

[0189] 此外, 可通过与本发明第一实施例的制造方法相同的方法来形成阻挡物 256。

[0190] 图 17 中示出将半导体元件 65 和半导体元件 265 以倒装芯片的方式 (以面朝下的方式) 安装在布线板 250 上并且将无源元件部件固定在外侧连接端子 254 的结构。图 17(b) 示出沿着图 17(a) 的线 X-X 的剖视图。图 17 主要示出布线板 250 的上表面。但未示出布线板 250 的后表面。

[0191] 参照图 17,在布线板 250 的主(上)表面,以面朝下的方式将半导体元件 265 安装在图 16 中箭头 B1 所示的半导体元件安装区。半导体元件 265 的凸点 270 连接到布线板 250 的接合电极 252。

[0192] 另一方面,在布线板 250 的主(上)表面,以面朝下的方式将半导体元件 65 安装在图 16 中箭头 B2 所示的半导体元件安装区。半导体元件 65 的凸点(未示出)连接到布线板 250 的接合电极 253。

[0193] 此外,将无源元件部件 275 例如芯片电容或芯片电阻经由焊料 280 安装在设置在布线板 250 上的外侧连接端子 254 上。

[0194] 将底层填充材料 70A 设置在布线板 250 与半导体元件 265 的电路元件表面之间的空间中以及半导体元件 65 的外周部分。由此,布线板 250 与半导体元件 265 的电路元件表面之间的空间以及半导体元件 265 的外周部分被密封,并且将半导体元件 265 固定在布线板 250 上。

[0195] 由于设置在半导体元件 65 与布线板 250 之间的底层填充材料 70B 的结构与图 6 所示的结构相同,所以省略其具体描述。

[0196] 为了提供底层填充材料 70(70A 和 70B),在半导体元件 265 安装区 B1 与设置外侧连接端子 254 的空间之间以及在半导体元件 265 安装区 B2 与设置外侧连接端子 254 的空间之间设置阻挡物 256。由于存在阻挡物 256,防止了底层填充材料 70 的流动,因此底层填充材料 70 不能到达无源元件部件 275 所连接的外侧连接端子 254。

[0197] 换言之,由于通过阻挡物 256 阻挡了底层填充材料 70 流向外侧连接端子 254,所以能够将外侧连接端子 254 设置为靠近半导体元件 265 和半导体元件 65。由此,能够缩短安装在连接端子 254 外侧的无源元件部件 275 与半导体元件 265 或 65 之间的距离、安装在外侧连接端子 254 上的无源元件部件 275 与半导体元件 265 或 65 之间的距离。因此,能够改善半导体器件 265 和半导体元件 65 的电特性。

[0198] 另一方面,底层填充材料 70(70A 和 70B)在没有设置阻挡物 256 的区域大量流动,从而形成大倒角 A。因此,底层填充材料 70 与布线板 250 相接触的区域,即,底层填充材料 70 在半导体器件 265 和 65 周围的裙形延伸区域大。由此,提高了底层填充材料 70 与布线板 150 之间的粘合性,从而能够获得高可靠性的半导体器件。

[0199] 接着,参照图 18 和图 19 讨论在布线板 250 上安装半导体元件 265 和无源元件部件 275 的方法。由于是通过与安装半导体元件 265 相同的方法或者通过与图 15 所示的相同的方法在布线板 250 上安装半导体元件 65,所以省略其具体描述。

[0200] 首先,在布线板 250 的电极 252 的表面上形成由焊料、导电树脂等材料制成的可再熔性导电部件 285。参见图 18(a)。

[0201] 接着,使用掩模印刷方法在布线板 250 的外侧连接端子 254 上选择性地设置膏状焊料(cream solder)280。参见图 18(b)。

[0202] 接着,在使用倒装芯片接合器将半导体元件 265 和布线板 250 定位而使得半导体元件 265 的焊料凸点 270 与布线板 250 的电极 252 彼此相对之后,半导体元件 265 被安装在布线板 250 上。

[0203] 另一方面,在将无源元件部件 275 和布线板 250 定位而使得无源元件部件 275 与布线板 250 的外侧连接端子 254 彼此相对之后,无源元件部件 275 被安装在布线板 250 上。

参见图 18(c)。

[0204] 通过转移等方法将助熔剂 (flux) 粘附于在半导体元件 265 的电极焊盘 (未示出) 上形成的焊料凸点 270 的首端。由于助熔剂的粘性, 半导体元件 265 的安装位置被固定。此外, 由于膏状焊剂 280 的粘性, 无源元件部件 275 的安装位置被固定。

[0205] 接着, 通过回流炉等加热安装有半导体元件 265 和无源元件部件 275 的布线板 250, 从而将焊料 280、285 熔化。加热条件例如为在氮气环境下、峰值温度大约 220℃ 至 250℃。

[0206] 之后, 降低温度, 从而将半导体元件 265 和无源元件部件 275 固定在布线板 250 的电极上。参见图 19(d)。完成回流工艺后, 必要的话使用洗涤剂进行清洗工艺, 其中洗涤剂例如为纯水、或者含氯氟烃 (例如 HCFC (氢氯氟烃)) 或者酒精。

[0207] 接着, 经由喷嘴 132 将浆状底层填充材料 70 提供到半导体元件 265 与布线板 250 之间的空间以及半导体元件 265 侧表面的周围。参见图 19(e)。

[0208] 此时, 由于存在阻挡物 256, 因此阻挡了底层填充材料 70 向无源元件部件 275 所连接的外侧连接端子 254 流动。

[0209] 之后, 用炉子等将底层填充材料 70 加热并且固化, 从而将半导体元件 265 和半导体元件 65 固定在布线板 250 上。

[0210] 这样, 根据本发明的上述实施例, 将电子部件以倒装芯片的方式安装在布线板表面上, 并且将底层填充材料设置在电子部件与布线板表面之间。换言之, 根据本发明的上述实施例, 电子部件通过凸点连接安装在布线板的表面上, 并且通过底层填充连接到布线板。通过阻挡物限定底层填充的设置区域。

[0211] 此外, 因为本发明实施例设置阻挡物的方式, 为底层填充材料的倒角设置了充分的延伸区域, 并且防止了底层填充材料与阻挡物之间的界面发生分层。因此, 能够获得高可靠性, 并实现电子设备的小型化。

[0212] 虽然为完整且清楚地公开而参照具体实施例描述了本发明, 但所附权利要求书不因此受限, 而应视作本领域技术人员能够想到实施所有属于在此提出的基本教导的改型和替代结构。

[0213] 本专利申请基于 2007 年 1 月 30 日提出的日本在先专利申请 No. 2007-20081, 并通过参考将该专利申请的全部内容合并于此。




图 1




图2




图3




图5




图 6




图7




图8




图9






图10



二四




图12




图 13




图14




图15




图16




图18

