

(19) 世界知的所有権機関
国際事務局



(43) 国際公開日
2004 年 12 月 16 日 (16.12.2004)

PCT


(10) 国際公開番号
WO 2004/109843 A1

- (51) 国際特許分類: H01P 5/12 (72) 発明者; および
(21) 国際出願番号: PCT/JP2004/007739 (75) 発明者/出願人 (米国についてのみ): 松永 高治 (MAT-SUNAGA, Kohji) [JP/JP]; 〒1088001 東京都港区芝五丁目 7 番 1 号 日本電気株式会社内 Tokyo (JP).
(22) 国際出願日: 2004 年 5 月 28 日 (28.05.2004) (74) 代理人: 池田 憲保 (IKEDA, Noriyasu); 〒1050003 東京都港区西新橋一丁目 4 番 1 0 号 第三森ビル Tokyo (JP).
(25) 国際出願の言語: 日本語
(26) 国際公開の言語: 日本語
(30) 優先権データ: 特願2003-157502 2003 年 6 月 3 日 (03.06.2003) JP (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE,
(71) 出願人 (米国を除く全ての指定国について): 日本電気株式会社 (NEC CORPORATION) [JP/JP]; 〒1088001 東京都港区芝五丁目 7 番 1 号 Tokyo (JP).

/ 続葉有 /

(54) Title: POWER DISTRIBUTION AND COMBINATION CIRCUIT

(54) 発明の名称: 電力分配合成回路



11...TRANSMISSION LINE (LINE LENGTH = a)

12...TRANSMISSION LINE (LINE LENGTH = b)

(57) Abstract: There is provided a power distribution and combination circuit for distributing a signal input from a first port to a second and third port and combining signals input from the second and the third port so as to be output to the first port. A transmission line (11) of the power distribution and combination circuit (10) has one end (1) connected to a port (P1) and the other end (2) connected to ports (P2, P3) for distributing and combining the input signals. A transmission line (12) has one end connected directly to the end (2) of the transmission line (11) and the other end (3) connected to the port (P3) so as to be unified with the transmission line (11). With this configuration, it is possible to reduce the size and accordingly, it is possible to reduce the cost. Furthermore, with this configuration, the signal input from the port (P1) is divided at the end (2) of the transmission line (11) so that one signal is fed to the port (P2) and the other signal is transmitted via the transmission line (12) to the port (P3). By making the line length of the transmission line (12) $\lambda/2$ or $\lambda/4$ with respect to the signal wavelength λ , it is possible to obtain 180 degrees or 90 degrees as a phase difference of the signals after distribution. Moreover, by making the line length of the transmission line (11) $\lambda/4$, it is possible to obtain the same I/O impedance at all of the three I/O ports.

(57) 要約: 第 1 のポートから入力する信号を第 2 及び第 3 のポートへ分配出力し、かつ、第 2 及び第 3 のポートから入力する信号を合成して第 1 のポートへ出力するために用いられる電力の分配合成回路である。電力分配合成回路 10 の伝送線路 11 は、一方の端部

/ 続葉有 /

WO 2004/109843 A1



SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US,
UZ, VC, VN, YU, ZA, ZM, ZW.

BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN,
TD, TG).

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF,

添付公開書類:

— 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

1をポートP1に、また、他方の端部2をポートP2、P3にそれぞれ接続して、入力信号を分配・合成している。伝送線路12は、一方の端部を伝送線路11の端部2に直結し、他方の端部3をポートP3に接続して、伝送線路11と一体化できる。この構成により小型化されるのでコストの低減ができる。更に、このような構成により、ポートP1から入力した信号は伝送線路11の端部2で二分割され、一方の信号はポートP2に送られ、他方の信号は伝送線路12を介してポートP3に送られる。信号の波長 λ に対して、伝送線路12の電気長を $\lambda/2$ または $\lambda/4$ とすることで分配後の信号の位相差を180度または90度に、また、伝送線路11の電気長を $\lambda/4$ とすることで三つの入出力ポート全てを同じ入出力インピーダンスにできる。

明 細 書

電力分配合成回路

技術分野

この発明は、一方に第 1 の入出力ポートを備え、他方に第 2 及び第 3 の入出力ポートを備える電力分配合成回路に関する。その電力分配合成回路では、第 1 の入出力ポートから入力する信号が第 2 及び第 3 の入出力ポートへ分配される。第 2 及び第 3 の入出力ポートから入力する信号は合成されて第 1 の入出力ポートへ出力する。

背景技術

従来から、この種の電力分配合成回路は、電力の分配合成が必要となる高周波電力増幅器またはミキサ回路に対して数多く使用されている。

例えば、日本公開特許・特開平 1 1 - 1 2 7 0 0 4 号公報仕様書では、小型で振幅バランスが取れた高周波回路が開示されている。しかしながら、その高周波回路は占有面積を縮小して、小型化することが求められるという点で好ましくない。

例えば、第 1 図にその仕様書に記載された高周波回路を示す。図示される電力分配合成器 2 1 は、一方に入出力ポート P 1 を接続し、他方に伝送線路 2 2, 2 3 を介して入出力ポート P 2, P 3 を接続している。

ここで、三つの入出力ポート P 1 ~ P 3 それぞれの入出力インピーダンスは 5 0 オーム、また、伝送線路 2 2, 2 3 それぞれの特性インピーダンスは 5 0 オームである。また、伝送線路 2 2, 2 3 は線路長差 θ を電気長の差として有している。また、その仕様書に示されている図面では、この第 1 図と同じく伝送線路 2 2 に直列に抵抗 2 4 が接続されている。

この状態で、入出力ポート P 1 から入力した信号は電力分配合成回路 2 1 により二つに分配され、それぞれの出力は二分の一に低減される。半減出力とな

った一方の信号は伝送線路 2 2 を介して入出力ポート P 2 に達する。他方の信号は伝送線路 2 3 を介して入出力ポート P 3 に達する。伝送線路 2 2、2 3 は線路長差 θ を有している。そのため、入出力ポート P 2、P 3 それぞれに伝わる信号の大きさは同じであるが、位相差は電気長差 θ 分だけずれる。例えば「 θ 」が「0」場合、信号の位相差は「0」となる。また、「 θ 」が信号波長 λ の「 $1/4$ 」の場合、位相差は 90 度となる。更に「 θ 」が信号波長 λ の「 $1/2$ 」の場合、位相差は 180 度となる。

他方、入出力ポート P 2、P 3 から入力した信号は、伝送線路 2 2、2 3 を介して電力分配合成器 2 1 により合成され、入出力ポート P 1 から出力される。

このような電力分配合成器 2 1 はウイルキンソン型により構成されることが多い。しかし、その用途によりブランチライン型またはラットレース型が使用される。

また、第 1 図で挿入される抵抗 2 4 は、分配の際に伝送線路の抵抗差を補償して伝送損失差及び振幅差を無くしている。この結果、バランスの取れた回路が形成されている。

上述した構成を有する電力分配合成回路では、ウイルキンソン型、ブランチライン型、またはラットレース型に限らず、増幅器全体に占める専有面積が大きいので、コスト高が免れない。その理由は、例えば、最も占有面積の小さなウイルキンソン型でも、信号の波長 λ の少なくとも「二分の一」電気長の伝送線路を有しているからである。更に、振幅差調整及び位相差調整のための抵抗及び伝送線路を備えるので、大型化は避けられない。

従って、本発明は、このような問題点を解決し、単純回路で構成して小型化を図り、コスト低減を実現できる電力分配合成回路を提供することを目的としている。

発明の開示

本発明による電力分配合成回路は、第 1 の入力された信号を第 1 及び第 2 の分配された信号に分配し、第 2 及び第 3 の入力される信号を合成し合成された

信号を出力する電力分配合成回路において、前記第 1 の入力信号を入力される第 1 のポート (P 1) と第 2 のポート (P 2) と第 3 のポート (P 3) と伝送線路部 (1 1 + 1 2) とを備える。その伝送線路部は、一体化されており、前記第 1、前記第 2、及び前記第 3 のポートに接続され、前記第 1 のポートに輸入された前記第 1 の入力信号を前記第 1 及び前記第 2 の分配された信号に分配し、前記第 1 及び前記第 2 の分配された信号を前記第 2 及び前記第 3 のポートに出力する。また、前記伝送線路部は、前記第 2 及び前記第 3 のポートに前記第 2 及び前記第 3 の入力信号が入力されると、前記第 2 及び前記第 3 の入力信号を合成し、前記合成された信号を前記第 1 のポートに出力するものである。

また、前記伝送線路部は、前記第 1 のポートに接続された第 1 の端部 (1) と前記第 2 のポートに交流的に接続された第 2 の端部 (2) とを有する第 1 の伝送線路 (1 1) と、前記第 1 の伝送線路の前記第 2 の端部に接続された一端部と、前記第 3 のポートに交流的に接続された他端部 (3) とを有する第 2 の伝送線路 (1 2) とを備えることが望ましい。

従って、第 1 の伝送線路の電気長を信号波長 λ の「 $1/4$ 」とすることにより三つのすべての入出力ポートを同じ入出力インピーダンスにすることができる。また、伝送線路の一端にある二つの入出力ポートのうちのひとつに、電気長が信号波長 λ の「 $1/2$ 」の伝送線路を接続することにより分配後の信号の位相差を 180 度にすることができ、また電気長が信号波長 λ の「 $1/4$ 」の伝送線路を接続することにより分配後の信号の位相差を 90 度にすることができる。

また、前記第 1 及び第 2 の伝送線路は一体化されていること、更に、基板上に形成されたマイクロストリップ線路として形成されることにより、一層の小型化を図ることができる。

このように、三つの入出力ポートに対して一つまたは二つの伝送線路のみで分配合成回路を構成できるので、回路及び製造の単純化を図ることが可能であり、小型化によるコスト低減を実現することができる。更に、分配の際に、振幅を等分配しかつ位相差を任意に変えることができるうえ、回路の全体を小型

化してコストを低減させることができる。

図面の簡単な説明

第1図は、従来における機能ブロックの一例を示す図であり、
第2図は、本発明による機能ブロックの実施の一形態を示す図であり、
第3図は、第2図の回路を基板上に具体化した実施の一形態を示す図であり、
第4図は、第3図に基づいて実測した周波数対応の振幅差を示す図であり、
第5図は、第3図に基づいて実測した周波数対応の位相差を示す図である。

発明を実施するための最良の形態

本発明をより詳細に説述するために、添付の図面に従ってこれを説明する。

第2図は、本発明の実施の一形態を示す機能ブロック図である。第2図に示された電力分配合成回路では、三つの入出力ポートP1～P3に対して二つの伝送線路11, 12を備えている。

伝送線路11は、第1の伝送線路として線路長aを有している。伝送線路11は、一方の端部を入出力ポートP1に接続し、他方の端部を入出力ポートP2に接続している。伝送線路12は、第2の伝送線路として線路長bを有している。伝送線路12は、一方の端部を入出力ポートP2に直結し、他方の端部を入出力ポートP3に接続している。

第1とする入出力ポートP1から入力した信号は、第2とする入出力ポートP2に接続する伝送線路11の端部で二分割される。その一方の信号は入出力ポートP2に送られる。またその他方の信号は伝送線路12を介して第3とする入出力ポートP3に送られる。伝送線路12の電気長bにより、入出力ポートP2, P3それぞれに出力される信号の振幅は等しく分配されるが、信号の波長 λ に対する位相差は「 b/λ 」分だけずれる。伝送線路12の電気長bが「 $\lambda/2$ 」の場合、分配後の信号の位相差は180度になる。また、その電気長bが「 $\lambda/4$ 」の場合、分配後の信号の位相差は90度になる。

このように、伝送線路12の電気長bを変更することにより任意の位相差の

信号を入出力ポート P 2, P 3 の間で出力することができる。伝送線路 1 1 の電気長 a が「 $\lambda/4$ 」の場合、伝送線路 1 1 はインピーダンス変換線路としての機能を持つ。例えば、入出力ポート P 1 ~ P 3 それぞれが入出力インピーダンス Z_0 を有し、かつ伝送線路 1 2 が特性インピーダンス Z_0 を有するものとする。この条件では「 $\lambda/4$ 」線路の伝送線路 1 1 の特性インピーダンスは、「伝送線路 1 2 の特性インピーダンスを平方根で除した値」すなわち「 $Z_0/\sqrt{2}$ 」と一意的に決定される。

次に、第 3 図を参照して、本発明の電力分配合成回路 1 0 における具体的な実施の一構成について説明する。

伝送線路 1 1 は線路長 a を有している。伝送線路 1 1 は、一方の端部 1 を入出力ポート P 1 に導体線路を介して接続し、他方の端部 2 を入出力ポート P 2 に例えばキャパシタ 1 3 及び導体線路を介して接続している。伝送線路 1 2 は線路長 b を有している。伝送線路 1 2 は、一方を伝送線路 1 1 の端部 2 に直結し、他方の端部 3 を入出力ポート P 3 に例えばキャパシタ 1 4 及び導体線路を介して接続している。

入出力ポート P 1 から入力した信号は伝送線路 1 1 の端部 2 で二分割される。その信号の一方は入出力ポート P 2 に送られ、他方は伝送線路 1 2 を介して入出力ポート P 3 に送られる。

入出力ポート P 1 ~ P 3 のそれぞれと接続される端部 1 ~ 3 のそれぞれは、入出力インピーダンス Z_0 を有している。図示される伝送線路 1 1 の線路長 a は使用周波数の波長 λ の「 $1/4$ 」であり、伝送線路 1 2 の線路長 b は使用周波数の波長 λ の「 $1/2$ 」である。この場合、伝送線路 1 1 の特性インピーダンスは「 $Z_0/\sqrt{2}$ 」であり、伝送線路 1 2 の特性インピーダンスは「 Z_0 」である。この条件により入出力ポート P 1 から入力した信号は伝送線路 1 1 の端部 2 で分割され、その信号の振幅は入出力ポート P 2, P 3 に等分配される。

また、第 3 図に示される電力分配合成回路 1 0 では、伝送線路 1 1, 1 2 が基板上にマイクロストリップ線路により伝送線路部として一体化形成されている。マイクロストリップ線路を実現する基板としては、アルミナ基板、テフロ

ン（登録商標）基板等がある。

第4図及び第5図は、第3図で示された電力分配合成回路10により信号の伝送を実施した際に得られた伝送特性結果を示している。

第4図は、入出力ポートP1から入力した信号が入出力ポートP2及び入出力ポートP3に出力される際のデータである。第4図では、入出力ポートP2と入出力ポートP3との間における信号の振幅差が、周波数に対応して示されている。図示される例では、中心周波数は3.2GHzであり、振幅差は周波数2.9GHzから3.3GHzまでにわたって1dB以下であることを得ている。

第5図は、入出力ポートP1から入力した信号が入出力ポートP2及び入出力ポートP3に出力される際のデータである。第5図では、入出力ポートP2と入出力ポートP3との間における信号の位相差が、周波数に対応して示されている。図示される例では、中心周波数は3.2GHzであり、位相差も中心周波数3.2GHzの近傍で180度であることが確認されている。

以上説明したように本発明によれば、分配の際に、振幅を等分配しかつ位相差を任意に変えることができるうえ、回路の全体を小型化してコストを低減させることができる。

産業上の利用の可能性

以上のように、本発明にかかる電力分配合成回路は、電力の分配合成としてかつ電力増幅器としてのみならず、ミキサ等の分配合成回路としても適用可能である。

請 求 の 範 囲

1. 第1の入力信号を第1及び第2の分配された信号に分配し、第2及び第3の入力信号を合成し合成された信号を出力する電力分配合成回路において、前記第1の入力信号を入力される第1のポート（P1）と、

第2のポート（P2）と、

第3のポート（P3）と、

前記第1、前記第2、及び前記第3のポートに接続され、前記第1のポートに入力された前記第1の入力信号を前記第1及び前記第2の分配された信号に分配し、前記第1及び前記第2の分配された信号を前記第2及び前記第3のポートに出力する伝送線路部（11+12）とを備え、

前記伝送線路部は、前記第2及び前記第3のポートに前記第2及び前記第3の入力信号が入力されると、前記第2及び前記第3の入力信号を合成し、前記合成された信号を前記第1のポートに出力するものである

ことを特徴とする電力分配合成回路。

2. 請求項1に記載の電力分配合成回路において、

前記伝送線路部は、

前記第1のポートに接続された第1の端部（1）と前記第2のポートに交流的に接続された第2の端部（2）とを有する第1の伝送線路（11）と、

前記第1の伝送線路の前記第2の端部に接続された一端部と、前記第3のポートに交流的に接続された他端部（3）とを有する第2の伝送線路（12）とを

備えていることを特徴とする電力分配合成回路。

3. 請求項2に記載の電力分配合成回路において、前記第1の伝送線路は前記信号の波長 λ の四分の一の電気長を有することを特徴とする電力分配合成回路。


4. 請求項2に記載の電力分配合成回路において、前記第2の伝送線路は

前記信号の波長 λ の四分の一の電気長を有することを特徴とする電力分配合成回路。


5. 請求項2に記載の電力分配合成回路において、前記第2の伝送線路は前記信号の波長 λ の二分の一の電気長を有することを特徴とする電力分配合成回路。

6. 請求項2に記載の電力分配合成回路において、前記第1及び第2の伝送線路は一体化されていることを特徴とする電力分配合成回路。


7. 請求項2に記載の電力分配合成回路において、前記第1及び第2の伝送線路は基板上に形成されたマイクロストリップ線路であることを特徴とする電力分配合成回路。




第1図




第2図



第3図



第4図



第5図

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/007739

A. CLASSIFICATION OF SUBJECT MATTER
Int.Cl⁷ H01P5/12

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl⁷ H01P5/12, H01P5/02, H01P5/16

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Toroku Jitsuyo Shinan Koho	1994-2004
Kokai Jitsuyo Shinan Koho	1971-2004	Jitsuyo Shinan Toroku Koho	1996-2004

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X Y	JP 3-19722 B2 (Toshiba Corp.), 15 March, 1991 (15.03.91), Full text; Figs. 1 to 5 (Family: none)	1, 2, 5-7 3
X Y	JP 7-112127 B2 (Agence Spatiale Europeenne), 29 November, 1995 (29.11.95), Full text; Figs. 1 to 29 & EP 355898 B1 & US 5061943 A	1, 2, 4, 6, 7 3
Y	JP 2000-278010 A (Kokusai Electric Co., Ltd.), 06 October, 2000 (06.10.00), Full text; Figs. 1 to 8 (Family: none)	3

☒ Further documents are listed in the continuation of Box C.☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
24 August, 2004 (24.08.04)Date of mailing of the international search report
07 September, 2004 (07.09.04)Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/007739

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2003-101314 A (Hitachi Denshi Techno System Kabushiki Kaisha), 04 April, 2003 (04.04.03), Full text; Figs. 1 to 4 (Family: none)	1-7

A. 発明の属する分野の分類 (国際特許分類 (IPC))
Int. Cl⁷ H01P5/12

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))
Int. Cl⁷ H01P5/12、H01P5/02、H01P5/16

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報 1922-1996年
日本国公開実用新案公報 1971-2004年
日本国登録実用新案公報 1994-2004年
日本国実用新案登録公報 1996-2004年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
X	J P 3-19722 B2 (株式会社東芝) 1991. 03. 15、全文、第1-5図 (ファミリーなし)	1, 2, 5-7
Y		3
X	J P 7-112127 B2 (アジャンス・スパシアル・ヨーロッパ) 1995. 11. 29、全文、第1-29図 & E P 355898 B1 & US 5061943 A	1, 2, 4, 6, 7
Y		3

☒ C欄の続きにも文献が列挙されている。

☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの

「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)

「O」 口頭による開示、使用、展示等に言及する文献

「P」 国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの

「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

「&」 同一パテントファミリー文献

国際調査を完了した日

24. 08. 2004

国際調査報告の発送日

07. 9. 2004

国際調査機関の名称及びあて先

日本国特許庁 (ISA/J P)

郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)

麻生 哲朗

5 T

3 2 4 5

電話番号 03-3581-1101 内線 3526

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 2000-278010 A (国際電気株式会社) 2000.10.06、全文、第1-8図 (ファミリーなし)	3
A	JP 2003-101314 A (日立電子テクノシステム株式会社) 2003.04.04、全文、第1-4図 (ファミリーなし)	1-7