

【公報種別】特許法第 17 条の 2 の規定による補正の掲載
 【部門区分】第 6 部門第 3 区分
 【発行日】平成22年4月15日 (2010.4.15)

【公開番号】特開2008-225949(P2008-225949A)
 【公開日】平成20年9月25日 (2008.9.25)
 【年通号数】公開・登録公報2008-038
 【出願番号】特願2007-64480(P2007-64480)
 【国際特許分類】

G 0 5 B 19/414 (2006.01)

G 0 5 B 19/18 (2006.01)

【 F I 】

G 0 5 B 19/414 R

G 0 5 B 19/18 W

【手続補正書】
 【提出日】平成22年3月3日 (2010.3.3)
 【手続補正 1】
 【補正対象書類名】特許請求の範囲
 【補正対象項目名】全文
 【補正方法】変更
 【補正の内容】
 【特許請求の範囲】
 【請求項 1】

1 つの多軸制御マスタ機器がシリアル通信のためのマスタ I C を有し、1 つまたは複数の 1 軸を制御するためのスレーブ機器が前記シリアル通信のためのスレーブ I C を有し、前記マスタ I C と前記スレーブ I C がシリアル通信（伝送路）で 1 : 1 に接続された多軸制御システムにおいて、

前記マスタ I C は、前記スレーブ I C で発生した異常の一つとして瞬時リセット監視ビットを保持するためのステータス監視レジスタを備え、

前記スレーブ I C は、自己の前記スレーブ機器で瞬時リセットが発生したことを検出するための瞬時リセット監視ビットを備えたことを特徴とした多軸制御システム。

【請求項 2】

前記マスタ I C は、前記ステータス監視レジスタが前記スレーブ機器のいずれかで瞬時リセット発生したことを示す場合、前記多軸制御マスタ機器の C P U に対して割り込みをかけることを特徴とした請求項 1 に記載の多軸制御システム。

【請求項 3】

前記瞬時リセット監視ビットは、前記スレーブ I C が前記多軸制御マスタ機器からの瞬時リセット監視ビット設定要求を受信した時に設定されるものであることを特徴とした請求項 1 に記載の多軸制御システム。

【請求項 4】

前記瞬時リセット監視ビットは、自己のスレーブ機器で瞬時リセットが発生した時にリセットされることを特徴とした請求項 1 に記載の多軸制御システム。

【請求項 5】

前記瞬時リセット監視ビットは、基本周期毎に、前記スレーブ I C から前記マスタ I C への応答データの一部として送信されることを特徴とした請求項 1 に記載の多軸制御システム。

【手続補正 2】

【補正対象書類名】明細書

【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】多軸制御システム
【手続補正 3】
【補正対象書類名】明細書
【補正対象項目名】0008
【補正方法】変更
【補正の内容】
【0008】

上記問題を解決するため、本発明は、次のように構成したものである。

【手続補正 4】
【補正対象書類名】明細書
【補正対象項目名】0009
【補正方法】削除
【補正の内容】
【手続補正 5】
【補正対象書類名】明細書
【補正対象項目名】0010
【補正方法】削除
【補正の内容】
【手続補正 6】
【補正対象書類名】明細書
【補正対象項目名】0011
【補正方法】変更
【補正の内容】
【0011】

請求項 1 に記載の発明は、1つの多軸制御マスタ機器がシリアル通信のためのマスタ IC を有し、1つまたは複数の 1 軸を制御するためのスレーブ機器が前記シリアル通信のためのスレーブ IC を有し、前記マスタ IC と前記スレーブ IC がシリアル通信（伝送路）で 1：1 に接続された多軸制御システムにおいて、

前記マスタ IC は、前記スレーブ IC で発生した異常の一つとして瞬時リセット監視ビットを保持するためのステータス監視レジスタを備え、

前記スレーブ IC は、自己の前記スレーブ機器で瞬時リセットが発生したことを検出するための瞬時リセット監視ビットを備えたことを特徴とするものである。

【手続補正 7】
【補正対象書類名】明細書
【補正対象項目名】0012
【補正方法】変更
【補正の内容】
【0012】

請求項 2 に記載の発明は、請求項 1 に記載の発明において、前記マスタ IC が、前記ステータス監視レジスタが前記スレーブ機器のいずれかで瞬時リセット発生したことを示す場合、前記多軸制御マスタ機器の CPU に対して割り込みをかけることを特徴とするものである。

【手続補正 8】
【補正対象書類名】明細書

【補正対象項目名】 0 0 1 3

【補正方法】 変更

【補正の内容】

【 0 0 1 3 】

請求項3に記載の発明は、請求項1に記載の発明において、前記瞬時リセット監視ビットが、前記スレーブICが前記多軸制御マスタ機器からの瞬時リセット監視ビット設定要求を受信した時に設定されるものであることを特徴とするものである。

【手続補正 9】

【補正対象書類名】 明細書

【補正対象項目名】 0 0 1 4

【補正方法】 変更

【補正の内容】

【 0 0 1 4 】

請求項4に記載の発明は、請求項1に記載の発明において、前記瞬時リセット監視ビットが、自己のスレーブ機器で瞬時リセットが発生した時にリセットされることを特徴とするものである。

【手続補正 10】

【補正対象書類名】 明細書

【補正対象項目名】 0 0 1 5

【補正方法】 変更

【補正の内容】

【 0 0 1 5 】

請求項5に記載の発明は、請求項1に記載の発明において、前記瞬時リセット監視ビットが、基本周期毎に、前記スレーブICから前記マスタICへの応答データの一部として送信されることを特徴とするものである。

【手続補正 11】

【補正対象書類名】 明細書

【補正対象項目名】 0 0 1 6

【補正方法】 変更

【補正の内容】

【 0 0 1 6 】

請求項1、請求項2、請求項3、請求項4、請求項5に記載の発明によると、1つのマスタ機器と、それぞれモータを制御する1または複数のスレーブ機器によって構成された多軸制御システムにおいて、1または複数のスレーブ機器の少なくとも1つのスレーブ機器において瞬時リセットが発生したことを確実に検出することができるとともに、該瞬時リセットが発生したスレーブ機器を容易に特定することができる。従って、マスタ機器は、多軸制御システムのアプリケーションに応じて、該瞬時リセット発生に対して適切な対応をすることができる。