



ÚŘAD PRO VYNÁLEZY
A OBJEVY

POPIS VYNÁLEZU

K AUTORSKÉMU OSVĚDČENÍ

224 895

(11) (B1)

(61)

(23) Výstavní priorita
(22) Přihlášeno 17 12 81
(21) PV 9443-81

(51) Int. Cl.³

H 02 P 11/00

(40) Zveřejněno 27 05 83

(45) Vydáno 01 08 85

(75)

Autor vynálezu NEDVĚD KAMIL ing., SKÁLA VÁCLAV ing., SUSIN IVAN, PLZEŇ

(54) Zapojení řídicí analogové jednotky

1

Vynález se týká zapojení řídicí analogové jednotky k řízení regulátorů polovodičových řízených měničů trakčních vozidel, zejména elektrických lokomotiv.

Elektronické regulační systémy u elektrických pohonech vyžadují vazbu na kontaktní systémy ovládání, které jsou používány pro ovládání rozběhových režimů točivých strojů, zvláště trakčních motorů u vozidel s elektrickou trakcí. V těchto případech je nutno řešit kontaktní převádění řídicích logických povelů k rozběhu strojů na bezkontaktní analogové, plynule říditelné povely, které se od sebe vzájemně liší napěťovými hladinami.

Dosud známé systémy zadávání analogových signálů používají dělení napětí pomocí kontaktních děličů nebo převodníků impulsově řízených, které však konstrukčně nelze spojit s ovladačem v jediný celek. Kromě toho, tyto systémy neumožňují zavádění automatizovaných režimů nebo dálkové řízení radiovými signály. Vzhledem k nepřetržité funkci zařízení dochází k rychlému opotřebení pohyblivých součástí a tím ke zvýšení nároků na údržbu. Součásti na kontaktním principu vyžadují pravidelné prohlídky a periodické opravy. Životnost součástí je časově omezena.

Tyto nevýhody odstraňuje vynález zapojení řídicí analogové jednotky k řízení regulátorů polovodičových řízených měničů trakčních vozidel, zejména elektrických lokomotiv, kde alespoň dva logické signály jsou generovány řídicím zařízením. Podstata vynálezu spočívá v tom, že výstupy logických signálů jsou připojeny do bloku galvanického oddělení a zároveň do logického členu. Výstupy z bloku galvanického oddělení jsou připojeny na vstupy programovatelného zdroje proudu. Výstup programovatelného zdroje proudu je připojen na první vstup

paměťového integrátoru, jehož výstup je jednak prvním výstupem zapojení řídicí analogové jednotky, jednak je připojen na vstup bloku omezovačů. Výstup bloku omezovačů je připojen na druhý vstup paměťového integrátoru, na jehož třetí vstup je přes galvanicky oddělující člen připojen výstup logického členu. Je výhodné, když výstup paměťového integrátoru je připojen na vstup hladinového členu, jehož výstup je druhým výstupem zapojení řídicí analogové jednotky.

Výhodou zapojení podle vynálezu je odstranění elektrotechnických součástí na principu kontaktních systémů, u nichž nelze jednoduchou cestou zabezpečit paměťové vlastnosti zpracovaných signálů, zatímco vynález tyto vlastnosti dosahuje s minimálními nároky na rozměrnost. Další výhodou zapojení podle vynálezu je vysoká spolehlivost, životnost, nízké nároky na spotřebu energie z řídicích obvodů a zdroje, snížení nákladů na údržbu a opravy, čímž lze dosáhnout prodloužení časového období periodických prohlídek. Kromě toho vynález umožňuje zavedení logických signálů vyhodnocovaných radiostanicí a přenášených dálkově radiovémi signály z řídicího stanoviště, kterými se zvolí požadované veličiny automatizovaného pracovního režimu točivého stroje. Tyto vlastnosti se uplatňují na příklad u kolejových vozidel s elektrickou trakcí k řízení posunu z místa dozorcího.

Na výkresu je znázorněn příklad blokového schéma zapojení podle vynálezu.

Zapojení řídicí analogové jednotky k řízení regulátorů polovodičových měničů se skládá z bloku galvanického oddělení 1 tvořeného skupinou optoelektrických vazebních prvků, do něhož vstupují logické signály generované řídicím zařízením. Výstupy bloku galvanického oddělení 1 jsou zároveň vstupy programovatelného zdroje proudu 2 realizovaného elektronickými bezkontaktními spínači doplněnými sítí odporů. Proud programovatelného zdroje proudu 2 je proudem do prvního vstupu 31 paměťového integrátoru 2 vytvořeného pomocí operačního zesilovače a integračního kondenzátoru. Logické signály generované řídicím zařízením současně vstupují do logického členu 4, vytvořeného na příklad diodovou logikou a jeho výstup je veden přes galvanicky oddělující člen 6 na třetí vstup 33 paměťového integrátoru 2. Výstup paměťového integrátoru 2 je připojen na vstup bloku omezovačů 5, vytvořeného dvěma diodovými omezovači, jehož výstup je připojen na druhý vstup 32 paměťového integrátoru 3. Výstup paměťového integrátoru 3 lze s výhodou současně připojit na vstup hladinového členu 7, složeného z elektronického komparátoru a výkonového spínače. Výstup hladinového členu 7 je druhým výstupem řídicí analogové jednotky.

Zapojení podle vynálezu pracuje tak, že kombinace logických signálů z řídicího zařízení určuje charakter změny výstupního analogového napětí z řídicí analogové jednotky. Signály vstupují do bloku galvanického oddělení 1, kde po oddělení jsou přizpůsobeny na napětovou hladinu dalších obvodů. Signály vystupující z bloku galvanického oddělení 1 řídí programovatelný zdroj proudu 2, jehož výstupní proud protéká do prvního vstupu 31 paměťového integrátoru 2. Velikost a směr tohoto proudu závisí na kombinaci logických signálů. Výstupní napětí paměťového integrátoru 2 se mění v závislosti na velikosti a směru vstupního proudu. V případě, že na vstupech logického členu 4 se objeví kombinace, znamenající požadavek konstantní hodnoty výstupního napětí paměťového integrátoru 2, generuje logický člen 4 signál, kterým je přes galvanicky oddělující člen 6 převeden paměťový integrátor 2 ze stavu "integrace" do stavu "paměť". Dosáhne-li napětí na výstupu paměťového integrátoru 2

při poklesu nebo nárůstu předem stanovených mezních hodnot, vznikne na výstupu bloku omezovačů 5 signál, který je přiveden do druhého vstupu 32 paměťového integrátoru 3 a kompenzuje proud programovatelného zdroje proudu, čímž způsobí zastavení nárůstu nebo poklesu výstupního napětí paměťového integrátoru 3. Na výstupu hladinového členu 7 se objevuje logický signál v případě, že výstupní napětí paměťového integrátoru 3 překročí určitou, předem nastavenou hodnotu.

PŘEDMĚT VYNÁLEZU

1. Zapojení řídicí analogové jednotky k řízení regulátorů polovodičových řízených měničů trakčních vozidel, zejména elektrických lokomotiv, kde alespoň dva logické signály jsou generovány řídicím zařízením, vyznačené tím, že výstupy logických signálů jsou připojeny do bloku galvanického oddělení (1) a zároveň do logického členu (4), přičemž výstupy z bloku galvanického oddělení (1) jsou připojeny na vstupy programovatelného zdroje proudu (2), jehož výstup je připojen na první vstup (31) paměťového integrátoru (3), jehož výstup je jednak prvním výstupem zapojení řídicí analogové jednotky, jednak je připojen na vstup bloku omezovačů (5), přičemž výstup bloku omezovačů (5) je připojen na druhý vstup (32) paměťového integrátoru (3), na jehož třetí vstup (33) je přes galvanicky oddělující člen (6) připojen výstup logického členu (4).
2. Zapojení řídicí analogové jednotky podle bodu 1, vyznačené tím, že výstup paměťového integrátoru (3) je připojen na vstup hladinového členu (7), jehož výstup je druhým výstupem zapojení řídicí analogové jednotky.

1 výkres

