

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4885458号
(P4885458)

(45) 発行日 平成24年2月29日(2012.2.29)

(24) 登録日 平成23年12月16日(2011.12.16)

(51) Int.Cl. F I
H04L 9/10 (2006.01) H04L 9/00 621Z

請求項の数 7 (全 14 頁)

(21) 出願番号	特願2005-18876 (P2005-18876)	(73) 特許権者	390019839
(22) 出願日	平成17年1月26日(2005.1.26)		三星電子株式会社
(65) 公開番号	特開2005-236977 (P2005-236977A)		Samsung Electronics
(43) 公開日	平成17年9月2日(2005.9.2)		Co., Ltd.
審査請求日	平成20年1月8日(2008.1.8)		大韓民国京畿道水原市靈通区梅灘洞416
(31) 優先権主張番号	2004-010975		416, Maetan-dong, Yeongtong-gu, Suwon-si,
(32) 優先日	平成16年2月19日(2004.2.19)		Gyeonggi-do, Republic of Korea
(33) 優先権主張国	韓国 (KR)	(74) 代理人	100064908
			弁理士 志賀 正武
		(74) 代理人	100089037
			弁理士 渡邊 隆
		(74) 代理人	100108453
			弁理士 村山 靖彦

最終頁に続く

(54) 【発明の名称】 電力分析攻撃に安全な基本演算装置および方法

(57) 【特許請求の範囲】

【請求項1】

電力分析攻撃に安全な基本演算装置において、
ランダムデータを生成するランダムデータ発生部と、
入力データおよび前記ランダムデータを受け入れてランダムマスクデータを生成するランダムマスク部と、

前記ランダムマスクデータまたはランダムデータのみを変数として論理演算を実行し、その結果として、前記入力データに対する基本演算結果をランダムマスク形式に出力する論理演算部を含み、

前記論理演算部は、論理否定 (NOT) 演算装置であり、

前記論理否定 (NOT) 演算装置は、前記入力データに対する論理否定 (NOT) 演算結果をランダムマスク形式に出力する処理を実行し、

前記論理否定 (NOT) 演算装置は、

前記ランダムマスクデータを受け入れてNOT論理演算を実行する第1論理ゲートと、
第1および第2ランダムデータを受け入れてXOR論理演算を実行する第2論理ゲートと、

前記第1および第2論理ゲートの結果を受け入れてXOR論理演算を実行し、その結果として出力データを発生する第3論理ゲートとを含み、

前記ランダムマスク形式のデータは、前記入力データまたは前記入力データに対する演算結果に前記ランダムデータが結合した形態のデータであり、

10

20

基本演算とは、NOT、AND、OR、NAND、NOR基本演算であって前記基本演算結果とは前記基本演算の結果を意味し、

前記ランダムデータ発生部は、前記第1および第2のランダムデータを発生させることを特徴とする基本演算装置。

【請求項2】

前記ランダムマスクデータは、前記入力データと前記第1ランダムデータをXOR論理演算したデータである

ことを特徴とする請求項1に記載の基本演算装置。

【請求項3】

前記ランダムマスクデータと前記第1および第2ランダムデータは、各々nビット（nは自然数）の桁数で構成され、各々相応するビットの桁の間でNOT論理演算を実行することを特徴とする請求項2に記載の基本演算装置。

10

【請求項4】

電力分析攻撃に安全な論理演算方法を請求項1乃至請求項3のいずれか一項に記載の基本演算装置に順次実行させる方法であって、

a) 前記ランダムデータ発生部がランダムデータを生成する段階と、

b) 前記ランダムマスク部が入力データおよび前記ランダムデータを受け入れてランダムマスクデータを生成する段階と、

c) 前記論理演算部が前記ランダムマスクデータまたはランダムデータのみを変数として論理演算を実行し、その結果として前記入力データに対する基本演算結果をランダムマスク形式に出力する段階とを、前記基本演算装置に順次実行させ、

20

前記ランダムマスク形式のデータは、前記入力データまたは前記入力データに対する演算結果に前記ランダムデータが結合した形態のデータであり、

基本演算とは、NOT、AND、OR、NAND、NOR基本演算であって前記基本演算結果とは前記基本演算の結果を意味する

ことを特徴とする基本論理演算方法。

【請求項5】

前記c)段階は、論理否定(NOT)演算段階であり、

前記論理否定(NOT)演算段階は、前記入力データに対する論理否定(NOT)演算結果をランダムマスク形式に出力する処理を実行する

30

ことを特徴とする請求項4に記載の基本論理演算方法。

【請求項6】

前記論理否定(NOT)演算段階は、

d1) 前記ランダムマスクデータを受け入れてNOT論理演算を実行する段階と、

e1) 第1および第2ランダムデータを受け入れてXOR論理演算を実行する段階と、

f1) 前記第d1)および第e1)段階の結果を受け入れてXOR論理演算を実行し、その結果として出力データを発生する段階とを含み、

前記ランダムデータ発生部は、前記第1および第2のランダムデータを発生させる

ことを特徴とする請求項5に記載の基本論理演算方法。

40

【請求項7】

前記ランダムマスクデータと前記第1および第2ランダムデータは、各々nビット（nは自然数）の桁数で構成され、各々相応するビットの桁の間でNOT論理演算を実行することを特徴とする請求項6に記載の基本論理演算方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は暗号化回路に関するものであり、さらに詳細には電力分析攻撃に安全な基本演算装置および方法に関するものである。

【背景技術】

【0002】

50

最近暗号アルゴリズムの演算過程で発生される消費電力を測定するか、演算実行時間を測定して秘密キーのような秘密情報を見つける方法が知られた。

【0003】

暗号アルゴリズムに対する秘密情報の漏出をサイドチャンネル(Side Channel)といい、サイドチャンネルを利用した攻撃方法をサイドチャンネル攻撃(Side Channel Attack)という。サイドチャンネル攻撃は大きく時間攻撃(Timing Attack)、欠陥注入攻撃(Fault Insertion Attack)、および電力分析攻撃(Power Analysis Attack)などに分けることができる。特に、暗号専用演算器(co-processor)がインストールされたスマートカードシステムでサイドチャンネル攻撃に対する研究が活発に進行されている。スマートカードは秘密データに対する演算が多く行われるのでサイドチャンネルの可能性が高い。

10

【0004】

電力分析攻撃は暗号アルゴリズムの演算過程で消費電力を測定し、これを分析して秘密情報を見つける攻撃法である。この方法はPaul Kocherによって提案された方法として、大きく‘Simple Power Analysis(SPA)’と‘Differential Power Analysis(DPA)’に分けることができる。このうちでDPAがSPAより簡単で、強力なのでDPAに対する防御法を研究することが重要である。

【0005】

DPAに対する防御法として代表的な方法は、入力データとランダムデータを論理演算した後に、暗号アルゴリズムに入力する方法である。これをランダムマスキング(Random masking)という。入力データをランダムマスキングすれば、同一の値が入力されてもアルゴリズム演算過程で消費される電力が変わるので秘密情報の露出を防止することができる。ランダムマスキング方法には様々であるが、入力データとランダムデータをXOR論理演算する方法が一般的に使われる。入力データをaといい、ランダムデータをrといえ、ランダムマスクデータは

20

【0006】

【数1】

$$/a = a \oplus r$$

30

【0007】

になる。(なお、上記の式で、 の中に+が記入された記号は、以下、明細書において・XOR・と表す場合もある)

【0008】

DPAに安全であり、同時に入力データに対する所望の演算を実行するためには暗号アルゴリズム演算過程で発生されるデータがランダムマスク形式を維持しなければならない。ここで、ランダムマスク形式のデータとは、入力データまたは入力データに対する演算結果にランダムデータが結合した形態のデータを意味する。

【0009】

例えば、平文aとキーkをXOR論理演算する暗号アルゴリズムがあると仮定する。DPAを阻むために平文aをそのまま使用せず、ランダムデータrを生成してランダムマスキングした【数1】を使用する。ランダムマスクデータ/aとキーkをXOR論理演算すれば、/a・XOR・k=(a・XOR・r)・XOR・kになる。XOR論理演算は結合法則が成り立つので/a・XOR・k=(a・XOR・k)・XOR・rになる。これは平文aに対する情報が露出されず、同時に所望のXOR論理演算結果(a・XOR・k)を得ることができる。また、前記XOR論理演算過程がアルゴリズムの最終段階ではなければ、XOR論理演算計算結果である(a・XOR・k)が露出されてはいけず、出力値がランダムマスク形式(a・XOR・k)・XOR・rを有するので、このような条件も満足している。

40

【0010】

しかし、平文aとキーkをAND論理演算する暗号アルゴリズムではXOR論理演算のよ

50

うな結果が得られない。すなわち、上の例で $f(a, k) = (a \cdot \text{XOR} \cdot r) \oplus k$ が成り立つ。しかし、AND 論理演算では結合法則が適用されないので、 $f(a, k) = (a \oplus k) \cdot \text{XOR} \cdot r$ が成り立たない。

【0011】

したがって、結合法則が成り立たない論理演算(例えば、AND、ORなど)が含まれているアルゴリズムではランダムマスクング方法を使用することができなくなる問題点がある。

【発明の開示】

【発明が解決しようとする課題】

【0012】

本発明は上述の問題点を解決するために提案されたものであり、本発明の目的は電力分析攻撃に安全な基本演算装置および方法を提供することにある。

【0013】

本発明の他の目的は結合法則が成り立たない論理演算にもランダムマスクング方法を使うことができる基本演算装置および方法を提供することにある。

【0014】

本発明のまた他の目的は前記基本演算装置を使用して前記基本演算装置に基づいて作ることができる、より複雑な演算装置を作る方法を提供することにある。

【課題を解決するための手段】

【0015】

本発明による基本演算装置はランダムマスク装置、ランダムデータ発生装置、および論理演算装置を基本構成とする。本発明は論理演算途中に入力データの露出を防止するためにランダムデータまたはランダムマスクデータまたはランダムマスク形式のデータのみを変数として論理演算を実行し、その結果として前記入力データに対する基本演算結果をランダムマスク形式に出力する。本発明によれば、同一のデータが入力されても消費される電力が変わるので、電力分析攻撃に対して安全となる。

【0016】

上述の課題を達成するために本発明による電力分析攻撃に安全な基本演算装置は、ランダムデータを生成するランダムデータ発生装置と、入力データおよび前記ランダムデータを受け入れてランダムマスクデータを生成するランダムマスク装置と、前記ランダムマスクデータまたはランダムデータまたはランダムマスク形式のデータのみを変数として論理演算を実行し、その結果として前記入力データに対する基本演算結果をランダムマスク形式に出力する論理演算装置とを含むことを特徴とする。

【0017】

この実施形態において、前記論理演算装置は論理否定NOT演算装置であることを特徴とする。前記論理否定NOT演算装置は、前記ランダムマスクデータを受け入れてNOT論理演算を実行する第1論理ゲートと、第1および第2ランダムデータを受け入れてXOR論理演算を実行する第2論理ゲートと、前記第1および第2論理ゲートの結果を受け入れてXOR論理演算を実行し、その結果として出力データを発生する第3論理ゲートとを含むことを特徴とする。

【0018】

ここで、前記ランダムマスクデータは前記入力データと前記第1ランダムデータをXOR論理演算したデータであることを特徴とする。

【0019】

一方、前記ランダムマスクデータと前記第1および第2ランダムデータは、各々nビット(nは自然数)の桁数で構成され、各々対応するビットの桁の間でNOT論理演算を実行することが可能である。

【0020】

この実施形態において、前記論理演算装置は論理積AND演算装置であることを特徴とする。前記論理積AND演算装置は、第1および第2ランダムマスクデータを受け入れてA

10

20

30

40

50

N D 論理演算を実行する第 1 論理ゲートと、前記第 1 ランダムマスクデータおよび第 2 ランダムデータを受け入れて A N D 論理演算を実行する第 2 論理ゲートと、前記第 2 ランダムマスクデータおよび第 1 ランダムデータを受け入れて A N D 論理演算を実行する第 3 論理ゲートと、前記第 1 および第 2 ランダムデータを受け入れて A N D 論理演算を実行する第 4 論理ゲートと、前記第 2 および第 3 論理ゲートの結果を受け入れて X O R 論理演算を実行する第 5 論理ゲートと、前記第 4 および第 5 論理ゲートの結果を受け入れて X O R 論理演算を実行する第 6 論理ゲートと、前記第 6 論理ゲートの結果および第 3 ランダムデータを受け入れて X O R 論理演算を実行する第 7 論理ゲートと、前記第 1 および第 7 論理ゲートの結果を受け入れて X O R 論理演算を実行し、その結果として出力データを発生する第 8 論理ゲートとを含むことを特徴とする。

10

【 0 0 2 1 】

ここで、前記第 1 ランダムマスクデータは第 1 入力データと前記第 1 ランダムデータを X O R 論理演算したデータであり、前記第 2 ランダムマスクデータは第 2 入力データと前記第 2 ランダムデータを X O R 論理演算したデータであることを特徴とする。

【 0 0 2 2 】

一方、前記第 1 および第 2 ランダムマスクデータと前記第 1 乃至第 3 ランダムデータは、各々 n ビット (n は自然数) の桁数で構成され、各々相応するビットの桁の間で A N D 論理演算を実行することが可能である。

【 0 0 2 3 】

この実施形態において、前記論理演算装置は、論理和 O R 演算装置であることを特徴とする。前記論理和 O R 演算装置は、第 1 および第 2 ランダムマスクデータを受け入れて O R 論理演算を実行する第 1 論理ゲートと、前記第 1 ランダムマスクデータおよび第 2 ランダムデータを受け入れて A N D 論理演算を実行する第 2 論理ゲートと、前記第 2 ランダムマスクデータおよび第 1 ランダムデータを受け入れて A N D 論理演算を実行する第 3 論理ゲートと、前記第 1 および第 2 ランダムデータを受け入れて O R 論理演算を実行する第 4 論理ゲートと、前記第 2 および第 3 論理ゲートの結果を受け入れて X O R 論理演算を実行する第 5 論理ゲートと、前記第 4 および第 5 論理ゲートの結果を受け入れて X O R 論理演算を実行する第 6 論理ゲートと、前記第 6 論理ゲートの結果および第 3 ランダムデータを受け入れて X O R 論理演算を実行する第 7 論理ゲートと、前記第 1 および第 7 論理ゲートの結果を受け入れて X O R 論理演算を実行し、その結果として出力データを発生する第 8 論理ゲートとを含むことを特徴とする。

20

30

【 0 0 2 4 】

ここで、前記第 1 ランダムマスクデータは第 1 入力データと前記第 1 ランダムデータを X O R 論理演算したデータであり、前記第 2 ランダムマスクデータは第 2 入力データと前記第 2 ランダムデータを X O R 論理演算したデータであることを特徴とする。

【 0 0 2 5 】

一方、前記第 1 および第 2 ランダムマスクデータと前記第 1 乃至第 3 ランダムデータは、各々 n ビット (n は自然数) の桁数で構成され、各々相応するビットの桁の間で O R 論理演算を実行することが可能である。

【 0 0 2 6 】

この実施形態において、前記論理演算装置は、否定論理積 N A N D 演算装置であることを特徴とする。前記否定論理積 N A N D 演算装置は、論理積 A N D 演算装置と論理否定 N O T 演算装置で構成されることを特徴とする。

40

【 0 0 2 7 】

この実施形態において、前記論理演算装置は、否定論理和 N O R 演算装置であることを特徴とする。前記否定論理和 N O R 演算装置は、論理和 O R 演算装置と論理否定 N O T 演算装置で構成されることを特徴とする。

【 0 0 2 8 】

本発明による電力分析攻撃に安全な基本演算装置の論理演算方法は、 a) ランダムデータを生成する段階と、 b) 入力データおよび前記ランダムデータを受け入れてランダムマス

50

クデータを生成する段階と、c)前記ランダムマスクデータまたはランダムデータまたはランダムマスク形式のデータのみを変数として論理演算を実行し、その結果として前記入力データに対する基本演算結果をランダムマスク形式に出力する段階とを含むことを特徴とする。

【0029】

この実施形態において、前記c)段階は論理否定NOT演算段階であることを特徴とする。前記論理否定NOT演算段階は、d1)前記ランダムマスクデータを受け入れてNOT論理演算を実行する段階と、e1)第1および第2ランダムデータを受け入れてXOR論理演算を実行する段階と、f1)前記第d1)および第e1)段階の結果を受け入れてXOR論理演算を実行し、その結果として出力データを発生する段階とを含むことを特徴とする。一方、前記ランダムマスクデータと前記第1および第2ランダムデータは、各々nビット(nは自然数)の桁数で構成され、各々相応するビットの桁の間でNOT論理演算を実行することが可能である。

10

【0030】

この実施形態において、前記c)段階は論理積AND演算段階であることを特徴とする。前記論理積AND演算段階は、d2)第1および第2ランダムマスクデータを受け入れてAND論理演算を実行する段階と、e2)前記第1ランダムマスクデータおよび第2ランダムデータを受け入れてAND論理演算を実行する段階と、f2)前記第2ランダムマスクデータおよび第1ランダムデータを受け入れてAND論理演算を実行する段階と、g2)前記第1および第2ランダムデータを受け入れてAND論理演算を実行する段階と、h2)前記第2および第3論理ゲートの結果を受け入れてXOR論理演算を実行する段階と、i2)前記第4および第5論理ゲートの結果を受け入れてXOR論理演算を実行する段階と、j2)前記第6論理ゲートの結果および第3ランダムデータを受け入れてXOR論理演算を実行する段階と、k2)前記第1および第7論理ゲートの結果を受け入れてXOR論理演算を実行し、その結果として出力データを発生する段階とを含むことを特徴とする。一方、前記第1および第2ランダムマスクデータと前記第1乃至第3ランダムデータは、各々nビット(nは自然数)の桁数で構成され、各々相応するビットの桁の間でAND論理演算を実行することが可能である。

20

【0031】

この実施形態において、前記c)段階は論理和OR演算段階であることを特徴とする。前記論理和OR演算段階は、d3)第1および第2ランダムマスクデータを受け入れてOR論理演算を実行する段階と、e3)前記第1ランダムマスクデータおよび第2ランダムデータを受け入れてAND論理演算を実行する段階と、f3)前記第2ランダムマスクデータおよび第1ランダムデータを受け入れてAND論理演算を実行する段階と、g3)前記第1および第2ランダムデータを受け入れてOR論理演算を実行する段階と、h3)前記第2および第3論理ゲートの結果を受け入れてXOR論理演算を実行する段階と、i3)前記第4および第5論理ゲートの結果を受け入れてXOR論理演算を実行する段階と、j3)前記第6論理ゲートの結果および第3ランダムデータを受け入れてXOR論理演算を実行する段階と、k3)前記第1および第7論理ゲートの結果を受け入れてXOR論理演算を実行し、その結果として出力データを発生する段階とを含むことを特徴とする。一方、前記第1および第2ランダムマスクデータと前記第1乃至第3ランダムデータは、各々nビット(nは自然数)の桁数で構成され、各々相応するビットの桁の間でOR論理演算を実行することが可能である。

30

40

【0032】

この実施形態において、前記c)段階否定論理積NAND演算段階であることを特徴とする。前記否定論理積NAND演算段階は、論理積AND演算段階と論理否定NOT演算段階で構成されることを特徴とする。

【0033】

この実施形態において、前記c)段階は否定論理和NOR演算段階であることを特徴とする。前記否定論理和NOR演算段階は、論理和OR演算段階と論理否定NOT演算段階で

50

構成されることを特徴とする。

【発明の効果】

【0034】

本発明による基本演算装置および方法は論理演算途中に秘密情報が露出されなくて、電力分析攻撃に安全である。また本発明による基本演算装置および方法は結合法則が成り立たないAND、ORなどの論理演算に使用されるとき、所望の演算をしながら、同時にランダムマスク形態を維持する出力データを得ることができる。したがって、基本演算(NOT、AND、ORなど)を基盤とするより複雑なアルゴリズムに応用することができる。

【発明を実施するための最良の形態】

【0035】

以下、本発明が属する技術分野で通常の知識を持つ者が本発明の技術的思想を容易に実施することができるように詳細に説明するために、本発明の最も望ましい実施形態を添付の図面を参照して説明する。

【0036】

図1は本発明による基本演算装置を示すブロック図である。図1を参照すれば、前記基本演算装置はランダムマスク装置100、ランダムデータ発生装置200、および論理演算装置300を含む。前記基本演算装置は論理演算途中に入力データに対する情報が露出されないようにしながら、入力データに対する基本演算を実行してその結果をランダムマスク形式に出力する。

【0037】

前記ランダムマスク装置100は入力データ a_i およびランダムデータ r_i を受け入れてランダムマスクデータ($/a_1$ 、 $/a_2$ 、 \dots 、 $/a_m$)を生成する。ここで、前記 $i = 1 \sim m$ であり、 m は自然数である。ランダムマスクデータを作る方法は様々であるが、入力データとランダムデータをXOR論理演算する方法が代表的である。すなわち、 $/a_1 = a_1 \cdot \text{XOR} \cdot r_1$ 、 $/a_2 = a_2 \cdot \text{XOR} \cdot r_2$ 、 \dots 、 $/a_m = a_m \cdot \text{XOR} \cdot r_m$ である。

【0038】

前記ランダムデータ発生装置200はランダムデータ(r_1 、 r_2 、 \dots 、 r_n)を発生する。

【0039】

前記論理演算装置300は前記ランダムマスクデータおよびランダムデータを受け入れて論理演算を実行する。前記論理演算装置300は論理演算を実行する論理ゲート(例えば、NOT、AND、OR論理ゲートなど)で構成される。前記論理演算装置300は論理演算途中に秘密情報の漏出を防止するために入力データ a_i だけで計算、ないし表現されてはいけない。前記論理演算装置300は前記ランダムマスクデータまたはランダムデータまたはランダムマスク形式のデータのみを変数として論理演算を実行し、その結果として前記入力データに対する基本演算結果をランダムマスク形式に出力する。

【0040】

図2は図1に示した論理演算装置の実施形態として論理否定NOT演算装置を示すブロック図である。前記論理否定NOT演算装置310は一つのランダムマスクデータ $/a_1$ と二つのランダムデータ r_1 、 r_2 を受け入れる。そして入力データ a_1 のNOT論理演算データ $\sim a_1$ をランダムマスク形式 $\sim a_1 \cdot \text{XOR} \cdot r_2$ に出力する。

【0041】

図2を参照すれば、前記論理否定NOT演算装置310は一つのNOT論理ゲート311と二つのXOR論理ゲート312、313で構成される。

【0042】

前記NOT論理ゲート311はランダムマスクデータ $/a_1$ を受け入れてNOT論理演算を実行して第1中間データ \sim /a_1 を発生する。前記第1XOR論理ゲート312は第1および第2ランダムデータ r_1 、 r_2 を受け入れてXOR論理演算を実行して第2中間データ $r_1 \cdot \text{XOR} \cdot r_2$ を発生する。前記第2XOR論理ゲート313は前記第1および第

10

20

30

40

50

2 中間データを受け入れて X O R 論理演算を実行して出力データ $\sim / a 1 \cdot X O R \cdot (r 1 \cdot X O R \cdot r 2)$ を発生する。

【 0 0 4 3 】

【 数 2 】

$$\sim / a 1 \oplus (r 1 \oplus r 2) = (\sim / a 1 \oplus r 1) \oplus r 2 = \sim a 1 \oplus r 2$$

【 0 0 4 4 】

ここで、数 2 は次の真理表(表 1)によって証明される。

【 0 0 4 5 】

【 表 1 】

a 1	r 1	/ a 1	$\sim / a 1$	$\sim / a 1 \oplus r 1$	$\sim a 1$
0	0	0	1	1	1
0	1	1	0	1	1
1	0	1	0	0	0
1	1	0	1	0	0

【 0 0 4 6 】

表 1 を参照すれば、 $(\sim / a 1 \cdot X O R \cdot r 1) = \sim a 1$ になって、前記 N O T 演算装置 3 1 0 の出力データは図 2 に示したように $(\sim a 1 \cdot X O R \cdot r 2)$ になる。

【 0 0 4 7 】

前記 N O T 演算装置 3 1 0 は論理演算途中に入力データ a 1 のみで計算、ないし表現されてはいけない。前記 N O T 演算装置 3 1 0 の演算順序は電力分析攻撃を阻むのに重要である。もし、図 2 で、 $\sim / a 1 \cdot X O R \cdot r 1 \cdot X O R \cdot r 2$ のように $\sim / a 1 \cdot X O R \cdot r 1$ を先に計算する場合には $\sim / a 1 \cdot X O R \cdot r 1 = \sim a 1$ になって、a 1 に対する情報が露出されることができるとためである。

【 0 0 4 8 】

前記 N O T 演算装置 3 1 0 はランダムマスクデータ / a 1 およびランダムデータ r 1、r 2 のみを変数として論理演算を実行し、その結果として前記入力データ a 1 に対する N O T 論理演算結果をランダムマスク形式に出力する。

【 0 0 4 9 】

一方、前記ランダムマスクデータと前記第 1 および第 2 ランダムデータが各々 n ビット (n は自然数) のデータの場合には各々同一のビット桁数の間で N O T 論理演算を実行する。例えば、4 ビットのランダムマスクデータ / A = (/ a 3、a 2、a 1、a 0)、4 ビットのランダムデータ R 1 = (r 3、r 2、r 1、r 0)、R 2 = (s 3、s 2、s 1、s 0) であるとき、N O T 論理演算を実行した出力データは次のとおりである。

【 0 0 5 0 】

【 数 3 】

$$\sim A 1 \oplus R 2 = \{ (\sim a 3 \oplus s 3) , (\sim a 2 \oplus s 2) , (\sim a 1 \oplus s 1) , (\sim a 0 \oplus s 0) \}$$

【 0 0 5 1 】

図 3 は図 1 に示した論理演算装置の実施形態として論理積 A N D 演算装置を示すブロック図である。前記論理積 A N D 演算装置 3 2 0 は二つのランダムマスクデータ / a 1、/ a 2 と 3 個のランダムデータ r 1、r 2、r 3 を受け入れる。そして、入力データ a 1、a 2 の A N D 論理演算結果 a 1 a 2 をランダムマスク形式 $(a 1 a 2) \cdot X O R \cdot r 3$ に出力する。

【 0 0 5 2 】

図 3 を参照すれば、前記論理積 A N D 演算装置 3 2 0 は 4 個の A N D 論理ゲート 3 2 1 ~ 3 2 4 と 4 個の X O R 論理ゲート 3 2 5 ~ 3 2 8 で構成される。

10

20

30

40

50

【 0 0 5 3 】

前記第 1 AND 論理ゲート 3 2 1 はランダムマスクデータ / a 1、 / a 2 を受け入れて AND 論理演算を実行して第 1 中間データ / a 1 / a 2 を発生する。前記第 2 AND 論理ゲート 3 2 2 は第 1 ランダムマスクデータ / a 1 および第 2 ランダムデータ r 2 を受け入れて AND 論理演算を実行し、第 2 中間データ / a 1 r 2 を発生する。前記第 3 AND 論理ゲート 3 2 3 は第 2 ランダムマスクデータ / a 2 および第 1 ランダムデータ r 1 を受け入れて AND 論理演算を実行し、第 3 中間データ / a 2 r 1 を発生する。前記第 4 AND 論理ゲート 3 2 4 は第 1 および第 2 ランダムデータ r 1、 r 2 を受け入れて AND 論理演算を実行し、第 4 中間データ r 1 r 2 を発生する。

【 0 0 5 4 】

前記第 1 XOR 論理ゲート 3 2 5 は第 2 中間データ / a 1 r 2 および第 3 中間データ / a 2 r 1 を受け入れて XOR 論理演算を実行して第 5 中間データ (/ a 1 r 2) · XOR · (/ a 2 r 1) を発生する。前記第 2 XOR 論理ゲート 3 2 6 は第 4 中間データ r 1 r 2 および第 5 中間データ (/ a 1 r 2) · XOR · (/ a 2 r 1) を受け入れて XOR 論理演算を実行して第 6 中間データ (/ a 1 r 2) · XOR · (/ a 2 r 1) · XOR · (r 1 r 2) を発生する。前記第 3 XOR 論理ゲート 3 2 7 は第 6 中間データ (/ a 1 r 2) · XOR · (/ a 2 r 1) · XOR · (r 1 r 2) および第 3 ランダムデータ r 3 を受け入れて XOR 論理演算を実行して第 7 中間データ (/ a 1 r 2) · XOR · (/ a 2 r 1) · XOR · (r 1 r 2) · XOR · r 3 を発生する。前記第 4 XOR 論理ゲート 3 2 8 は第 1 中間データ / a 1 / a 2 および第 7 中間データ (/ a 1 r 2) · XOR · (/ a 2 r 1) · XOR · (r 1 r 2) · XOR · r 3 を受け入れて XOR 論理演算を実行して出力データ (/ a 1 / a 2) · XOR · { (/ a 1 r 2) · XOR · (/ a 2 r 1) · XOR · (r 1 r 2) · XOR · r 3 } を発生する。

【 0 0 5 5 】

【数 4】

$$\begin{aligned} & (\neg a_1 \wedge \neg a_2) \oplus \{ (\neg a_1 \wedge r_2) \oplus (\neg a_2 \wedge r_1) \oplus (r_1 \wedge r_2) \oplus r_3 \} \\ & = \{ (\neg a_1 \wedge \neg a_2) \oplus (\neg a_1 \wedge r_2) \oplus (\neg a_2 \wedge r_1) \oplus (r_1 \wedge r_2) \} \oplus r_3 \\ & = (a_1 \wedge a_2) \oplus r_3 \end{aligned}$$

【 0 0 5 6 】

ここで、数 4 は次の式によって証明される。

【 0 0 5 7 】

【数 5】

$$\begin{aligned} \text{i)} & (\neg a_1 \wedge \neg a_2) = (a_1 \oplus r_1) \wedge (a_2 \oplus r_2) \\ & = (a_1 \wedge a_2) \oplus (a_1 \wedge r_2) \oplus (r_1 \wedge a_2) \oplus (r_1 \wedge r_2) \\ \text{ii)} & (\neg a_1 \wedge r_2) = (a_1 \oplus r_1) \wedge r_2 = (a_1 \wedge r_2) \oplus (r_1 \wedge r_2) \\ \text{iii)} & (\neg a_2 \wedge r_1) = (a_2 \oplus r_2) \wedge r_1 = (a_2 \wedge r_1) \oplus (r_1 \wedge r_2) \end{aligned}$$

【 0 0 5 8 】

同一の値を XOR 論理演算すれば、消去されるので、式 i)、ii)、iii) を数 4 に代入すれば、出力データは (a 1 a 2) · XOR · r 3 になる。

【 0 0 5 9 】

前記 AND 演算装置 3 2 0 は論理演算途中に入力データ a 1、 a 2 のみで計算、ないし表現されない。前記 AND 演算装置 3 2 0 はランダムマスクデータ / a 1、 / a 2 およびランダムデータ r 1、 r 2、 r 3 のみを変数として論理演算を実行し、その結果として前記入力データ a 1、 a 2 に対する AND 論理演算結果をランダムマスク形式に出力する。

【 0 0 6 0 】

一方、前記ランダムマスクデータおよびランダムデータが各々 n ビット (n は自然数) のデ

10

20

30

40

50

ータである場合には各々同一のビット桁数の間でAND論理演算を実行する。

【0061】

図4は図1に示した論理演算装置の実施形態として論理和OR演算装置を示すブロック図である。前記論理和OR演算装置330は二つのランダムマスクデータ/a1、/a2と3個のランダムデータr1、r2、r3を受け入れる。そして入力データa1、a2のOR論理演算結果a1 a2をランダムマスク形式(a1 a2)・XOR・r3に出力する。

【0062】

図4を参照すれば、前記論理和OR演算装置330は二つのOR論理ゲート331、334、二つのAND論理ゲート332、333、および4個のXOR論理ゲート335~338で構成される。前記論理和OR演算装置330の動作原理は前記論理積AND演算装置320と同一であるので省略する。

10

【0063】

前記論理和OR演算装置330は出力データ(/a1 /a2)・XOR・{(/a1 r2)・XOR・(/a2 r1)・XOR・(r1 r2)・XOR・r3}を発生する。

【0064】

【数6】

$$\begin{aligned} & (\vee a1 \vee \vee a2) \oplus \{ (\vee a1 \wedge r2) \oplus (\vee a2 \wedge r1) \oplus (r1 \vee r2) \oplus r3 \} \\ & = \{ (\vee a1 \vee \vee a2) \oplus (\vee a1 \wedge r2) \oplus (\vee a2 \wedge r1) \oplus (r1 \vee r2) \} \oplus r3 \\ & = (a1 \vee a2) \oplus r3 \end{aligned}$$

20

【0065】

前記OR演算装置330は論理演算途中に入力データa1、a2のみで計算、ないし表現されない。前記OR演算装置330はランダムマスクデータ/a1、/a2およびランダムデータr1、r2、r3のみを変数として論理演算を実行し、その結果として前記入力データa1、a2に対するOR論理演算結果a1 a2をランダムマスク形式(a1 a2)・XOR・r3に出力する。

【0066】

一方、前記ランダムマスクデータおよびランダムデータが各々nビット(nは自然数)のデータである場合には各々同一のビット桁数の間でOR論理演算を実行する。

30

【0067】

図5は図1に示した論理演算装置の実施形態として否定論理積NAND演算装置を示すブロック図である。前記否定論理積NAND演算装置340は二つのランダムマスクデータ/a1、/a2と4個のランダムデータr1、r2、r3、r4を受け入れる。そして、入力データa1、a2のNAND論理演算結果~(a1 a2)をランダムマスク形式(~(a1 a2)・XOR・r4)に出力する。

【0068】

図5を参照すれば、前記NAND演算装置340はAND演算装置341とNOT演算装置342で構成される。

【0069】

前記AND演算装置341は図3に示したAND演算装置320と同一である。前記AND演算装置341は二つのランダムマスクデータ/a1、/a2と3個のランダムデータr1、r2、r3を受け入れて第1中間データ(a1 a2)・XOR・r3を発生する。

40

【0070】

前記NOT演算装置342は図2に示したNOT演算装置310と同一である。前記第1中間データ(a1 a2)・XOR・r3から(a1 a2) = a3に置換すれば、前記第1中間データはa3・XOR・r3になる。前記第1中間データはランダムマスクデータ/a3 = a3・XOR・r3になる。前記NOT演算装置342はランダムマスクデータ/a3と二つのランダムデータr3、r4を受け入れて出力データ~a3・XOR・r4を発生する。

50

【0071】

ここで、 $a_3 = a_1 \oplus a_2$ であるので、前記 NAND 演算装置 342 の出力データは $\sim(a_1 \oplus a_2) \cdot \text{XOR} \cdot r_4$ である。

【0072】

前記 NAND 演算装置 340 は論理演算途中に入力データ a_1 、 a_2 のみで計算、ないし表現されない。前記 NAND 演算装置 340 はランダムマスクデータ $/a_1$ 、 $/a_2$ およびランダムデータ r_1 、 r_2 、 r_3 、 r_4 のみを変数として論理演算を実行し、その結果として前記入力データ a_1 、 a_2 に対する NAND 論理演算結果 $\sim(a_1 \oplus a_2)$ をランダムマスク形式 $(\sim(a_1 \oplus a_2) \cdot \text{XOR} \cdot r_4)$ に出力する。

【0073】

一方、前記ランダムマスクデータおよびランダムデータが各々 n ビット (n は自然数) のデータの場合には各々同一のビット桁数の間で NAND 論理演算を実行する。

【0074】

図 6 は図 1 に示した論理演算装置の実施形態として否定論理和 NOR 演算装置を示すブロック図である。前記 NOR 演算装置 350 は二つのランダムマスクデータ $/a_1$ 、 $/a_2$ と 4 個のランダムデータ r_1 、 r_2 、 r_3 、 r_4 を受け入れる。

【0075】

図 6 を参照すれば、前記 NOR 演算装置 350 は OR 演算装置 351 と NOT 演算装置 352 で構成される。前記 NOR 演算装置 350 の動作原理は図 5 で説明した NAND 演算装置 340 と同一であるので省略する。

【0076】

前記 NOR 演算装置 350 は論理演算途中に入力データ a_1 、 a_2 のみで計算、ないし表現されない。前記 NOR 演算装置 350 はランダムマスクデータ $/a_1$ 、 $/a_2$ およびランダムデータ r_1 、 r_2 、 r_3 、 r_4 のみを変数として論理演算を実行し、その結果として前記入力データ a_1 、 a_2 に対する NOR 論理演算結果 $\sim(a_1 \oplus a_2)$ をランダムマスク形式 $\sim(a_1 \oplus a_2) \cdot \text{XOR} \cdot r_4$ に出力する。

【0077】

前記ランダムマスクデータおよびランダムデータが各々 n ビット (n は自然数) のデータである場合には各々同一のビット桁数の間で NOR 論理演算を実行する。

【0078】

本発明では実施形態として NOT、AND、OR、NAND、NOR 基本演算装置に対してだけ説明した。しかし、そのような発明の技術的思想は前記基本演算装置を基づいて作ることができる装置 (例えば、全加算器 (Full Adder)、半加算器 (Half Adder)、Ripple Carry Adder、コンパレータ (Comparator)、一般的な ALU (Arithmetic Logic Unit) などにも適用されることができることは本発明の技術分野で通常知識を持つ者に自明の事実である。

【0079】

また、本発明の詳細な説明では具体的な実施形態に関して説明したが、本発明の範囲から逸脱しない限度内で様々な変形が可能であることもちろんである。したがって、本発明の範囲は上述の実施形態に限って決められてはならず、上述の特許請求の範囲だけでなく、この発明の特許請求の範囲と均等なものなどによって決められなければならない。

【図面の簡単な説明】

【0080】

【図 1】本発明による基本演算装置を示すブロック図である。

【図 2】図 1 に示した論理演算装置の実施形態として NOT 演算装置を示すブロック図である。

【図 3】図 1 に示した論理演算装置の実施形態として AND 演算装置を示すブロック図である。

【図 4】図 1 に示した論理演算装置の実施形態として OR 演算装置を示すブロック図である。

10

20

30

40

50

【図5】図1に示した論理演算装置の実施形態としてNAND演算装置を示すブロック図である。


【図6】図1に示した論理演算装置の実施形態としてNOR演算装置を示すブロック図である。

【符号の説明】


【0081】

- 100 ランダムマスク装置
- 200 ランダムデータ発生装置
- 300 論理演算装置
- 310 NOT演算装置
- 320 AND演算装置
- 330 OR演算装置
- 340 NAND演算装置
- 350 NOR演算装置


【図1】




【図3】




【図2】




【 図 4 】



【 図 5 】



【 図 6 】



フロントページの続き

(74)代理人 100110364

弁理士 実広 信哉

(72)発明者 エレナ・トリチナ

大韓民国京畿道水原市靈通区靈通洞(番地なし) シンナムシルアパート507-1102

(72)発明者 尹 重 チュル

大韓民国ソウル江北区水踰2洞372-9

審査官 金沢 史明

(56)参考文献 特開2002-141897(JP,A)

特開2000-066585(JP,A)

特開2002-366029(JP,A)

特表2003-521201(JP,A)

特表2003-513490(JP,A)

特表2002-519722(JP,A)

国際公開第03/060691(WO,A1)

国際公開第01/008012(WO,A1)

国際公開第00/067410(WO,A1)

E. Trichina, Combinational Logic Design for AES SubByte Transformation on Masked Data, Cryptology ePrint Archive, International Association for Cryptologic Research, 2003年11月, Report 2003/236, [2010年12月22日検索], URL, <http://eprint.iacr.org/2003/236>

Y. Ishai, A. Sahai and D. Wagner, Private Circuits: Securing Hardware against Probing Attacks, Proceedings of CRYPTO 2003, 2003年8月, pp.463-481, [2010年12月22日検索], URL, <http://www.iacr.org/cryptodb/archive/2003/CRYPTO/>

(58)調査した分野(Int.Cl., DB名)

H04L 9/10