

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関  
国際事務局

(43) 国際公開日  
2025年1月23日(23.01.2025)




(10) 国際公開番号  
**WO 2025/018065 A1**

- (51) 国際特許分類:  
H01L 29/78 (2006.01) H01L 29/06 (2006.01)  
H01L 21/336 (2006.01)
- (21) 国際出願番号: PCT/JP2024/021289
- (22) 国際出願日: 2024年6月12日(12.06.2024)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:  
特願 2023-118662 2023年7月20日(20.07.2023) JP
- (71) 出願人: ローム株式会社 (ROHM CO., LTD.)  
[JP/JP]; 〒6158585 京都府京都市右京区西院溝崎町2-1番地 Kyoto (JP).
- (72) 発明者: 森 誠悟 (MORI, Seigo); 〒6158585 京都府京都市右京区西院溝崎町2-1番地 ローム株式会社内 Kyoto (JP). 中野 佑紀 (NAKANO, Yuki); 〒6158585 京都府京都市右京区西院溝崎町2-1番地 ローム株式会社内 Kyoto (JP).
- (74) 代理人: 弁理士法人 あい 特許事務所 (AI ASSOCIATION OF PATENT AND TRADEMARK ATTORNEYS); 〒5410059 大阪府大阪市中央区博労町三丁目2番8号 岩田東急ビル8階 Osaka (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO, DZ, EC,

(54) Title: SEMICONDUCTOR DEVICE

(54) 発明の名称: 半導体装置



(57) Abstract: This semiconductor device comprises: a first impurity region of a first conductivity type formed on a surface layer portion of a first main surface of a chip; a second impurity region of a second conductivity type formed on a surface layer portion of the first impurity region; a third impurity region of the first conductivity type formed on a surface layer portion of the second impurity region; a trench reaching the first impurity region from the first main surface; an electric field relaxation structure of the second conductivity type that is formed on a bottom portion of the trench; a first



WO 2025/018065 A1

EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, MG, MK, MN, MU, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, CV, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SC, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, ME, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告 (条約第21条(3))

contact region that is formed along a side surface on one side of the trench from the first main surface toward a second main surface of the chip and that is electrically connected to the second impurity region and the electric field relaxation structure; and a second contact region that is formed along a side surface on the other side of the trench from the first main surface toward the second main surface and that is electrically connected to the second impurity region and the electric field relaxation structure. A plurality of first contact regions and a plurality of second contact regions are arranged along the length direction of the trench.

(57) 要約: 半導体装置は、チップの第1主面の表層部に形成された第1導電型の第1不純物領域と、前記第1不純物領域の表層部に形成された第2導電型の第2不純物領域と、前記第2不純物領域の表層部に形成された第1導電型の第3不純物領域と、前記第1主面から前記第1不純物領域に達するトレンチと、前記トレンチの底部に形成された第2導電型の電界緩和構造と、前記第1主面からチップの第2主面に向かって前記トレンチの一方側の側面に沿って形成され、前記第2不純物領域および前記電界緩和構造に電氣的に接続された第1コンタクト領域と、前記第1主面から前記第2主面に向かって前記トレンチの他方側の側面に沿って形成され、前記第2不純物領域および前記電界緩和構造に電氣的に接続された第2コンタクト領域とを含み、複数の前記第1コンタクト領域および複数の前記第2コンタクト領域が、前記トレンチの長さ方向に沿って配列されている。

## 明 細 書

発明の名称：半導体装置

### 関連出願

[0001] 本出願は、2023年7月20日に日本国特許庁に提出された特願2023-118662号に対応しており、この出願の全開示はここに引用により組み込まれるものとする。

### 技術分野

[0002] 本開示は、半導体装置に関する。

### 背景技術

[0003] 特許文献1は、チャネリング注入法によって炭化ケイ素層に導入された不純物領域を有する電子デバイスを開示している。

### 先行技術文献

#### 特許文献

[0004] 特許文献1：米国特許出願公開第2015/0028351号明細書

[0005] [概要]

本開示の一実施形態は、部分的な電流集中を防止でき、破壊耐量を向上することができる半導体装置を提供する。

[0006] 本開示の一実施形態に係る半導体装置は、第1主面およびその反対側の第2主面を有するチップと、前記第1主面の表層部に形成された第1導電型の第1不純物領域と、前記第1不純物領域の表層部に形成された第2導電型の第2不純物領域と、前記第2不純物領域の表層部に形成された第1導電型の第3不純物領域と、前記第1主面から前記第3不純物領域および前記第2不純物領域を通して前記第1不純物領域に達するトレンチと、前記トレンチの底部に形成された第2導電型の電界緩和構造と、前記第1主面から前記第2主面に向かって前記トレンチの一方側の側面に沿って形成され、前記第2不純物領域および前記電界緩和構造に電氣的に接続された第1コンタクト領域と、前記第1主面から前記第2主面に向かって前記トレンチの他方側の側面

に沿って形成され、前記第2不純物領域および前記電界緩和構造に電氣的に接続された第2コンタクト領域とを含み、複数の前記第1コンタクト領域および複数の前記第2コンタクト領域が、前記トレンチの長さ方向に沿って交互に配列されている。

### 図面の簡単な説明

- [0007] [図1]図1は、本開示の一実施形態に係る半導体装置を示す平面図である。
- [図2]図2は、図1に示すII-II線に沿う断面図である。
- [図3]図3は、チップのレイアウト例を示す平面図である。
- [図4]図4は、チップのレイアウト例を示す斜視図である。
- [図5]図5は、活性領域およびトレンチ構造を示す平面図である。
- [図6]図6は、図5に示すVI-VI線に沿う断面図である。
- [図7]図7は、図6に対応する断面斜視図である。
- [図8]図8は、図5に示すVIII-VIII線に沿う断面図である。
- [図9]図9は、図8に対応する断面斜視図である。
- [図10]図10は、図5に示すX-X線に沿う断面図である。
- [図11]図11は、外周領域の構成を示す斜視図である。
- [図12]図12は、外周領域の一要部を示す断面図である。
- [図13]図13は、半導体装置の製造に使用されるウエハを示す概略図である。
- [図14]図14は、半導体装置の製造方法例を示すフローチャートである。
- [図15A]図15Aは、半導体装置の製造方法例を示す図である。
- [図15B]図15Bは、図15Aの後の工程を示す図である。
- [図15C]図15Cは、図15Bの後の工程を示す図である。
- [図15D]図15Dは、図15Cの後の工程を示す図である。
- [図15E]図15Eは、図15Dの後の工程を示す図である。
- [図15F]図15Fは、図15Eの後の工程を示す図である。
- [図15G]図15Gは、図15Fの後の工程を示す図である。
- [図16]図16は、前記半導体装置の第1変形例を示す図である。

[図17]図17は、前記半導体装置の第2変形例を示す図である。

[図18]図18は、図17に示すXVIII-XVIII線に沿う断面図である。

[図19]図19は、前記半導体装置の第3変形例を示す図である。

[図20]図20は、前記半導体装置の第4変形例を示す図である。

[図21]図21は、前記半導体装置の第5変形例を示す図である。

[図22]図22は、前記半導体装置の第6変形例を示す図である。

[0008] [詳細な説明]

次に、本開示の実施形態を、添付図面を参照して詳細に説明する。

[0009] 添付図面は、いずれも模式図であり、厳密に図示されたものではなく、縮尺、比率、角度等は必ずしも一致しない。添付図面の間で対応する構造には同一の参照符号が付され、重複する説明は省略または簡略化される。説明が省略または簡略化された構造については、省略または簡略化される前になされた説明が適用される。

[0010] この明細書において「ほぼ (substantially)」の文言が使用される場合、この文言は、比較対象の数値 (形態) と等しい数値 (形態) を含む他、比較対象の数値 (形態) を基準とする $\pm 10\%$ の範囲の数値誤差 (形態誤差) も含む。以下の説明では「第1」、「第2」、「第3」等の文言が使用されるが、これらは説明順序を明確にするために各構造の名称に付された記号であり、各構造の名称を限定する趣旨で付されていない。

[0011] 以下の説明では、「p型」または「n型」を用いて半導体 (不純物) の導電型が示されるが、「p型」が「第1導電型」と称され、「n型」が「第2導電型」と称されてもよい。むしろ、「n型」が「第1導電型」と称され、「p型」が「第2導電型」と称されてもよい。「p型」は3価元素に起因する導電型であり、「n型」は5価元素に起因する導電型である。3価元素は、特に言及されない限り、ホウ素、アルミニウム、ガリウムおよびインジウムのうちの少なくとも1種である。5価元素は、特に言及されない限り、窒素、リン、ヒ素、アンチモンおよびビスマスのうちの少なくとも1種である。

[0012] 図1は、実施形態に係る半導体装置1を示す平面図である。図2は、図1に示すII-II線に沿う断面図である。図3は、チップ2のレイアウト例を示す平面図である。図4は、チップ2のレイアウト例を示す斜視図である。図5は、活性領域9と共にトレンチ構造16を示す平面図である。図6は、図5に示すVI-VI線に沿う断面図である。図7は、図6に対応する断面斜視図である。図8は、図5に示すVIII-VIII線に沿う断面図である。図9は、図8に対応する断面斜視図である。図10は、図5に示すX-X線に沿う断面図である。

[0013] 図1～図10を参照して、半導体装置1は、SiC単結晶を含むチップ2を含む。チップ2は、「SiCチップ」または「半導体チップ」と称されてもよい。チップ2は、この形態 (this embodiment) では、六方晶のSiC単結晶からなり、直方体形状に形成されている。六方晶のSiC単結晶は、2H (Hexagonal) - SiC単結晶、4H-SiC単結晶、6H-SiC単結晶等を含む複数種のポリタイプを有している。この形態では、チップ2が4H-SiC単結晶からなる例が示されるが、チップ2は他のポリタイプからなってもよい。

[0014] チップ2は、一方側の第1主面3、他方側の第2主面4、ならびに、第1主面3および第2主面4を接続する第1～第4側面5A～5Dを有している。第1主面3および第2主面4は、鉛直方向Zから見た平面視（以下、単に「平面視」という。）において四角形状に形成されている。鉛直方向Zは、チップ2の厚さ方向や第1主面3（第2主面4）の法線方向でもある。第1主面3および第2主面4は、平面視において正方形または長方形に形成されていてもよい。

[0015] 第1主面3および第2主面4は、SiC単結晶のc面によって形成されていることが好ましい。この場合、第1主面3はSiC単結晶のシリコン面（(0001)面）によって形成され、第2主面4はSiC単結晶のカーボン面（(000-1)面）によって形成されていることが好ましい。

[0016] 第1側面5Aを起点とするチップ2の周方向（図1では反時計回り）に関して、第2側面5Bは第1側面5Aに接続され、第3側面5Cは第2側面5

Bに接続され、第4側面5Dは第1側面5Aおよび第3側面5Cに接続されている。第1側面5Aおよび第3側面5Cは、第1主面3に沿う第1方向Xに延び、第1方向Xに交差（具体的には直交）する第2方向Yに対向している。第2側面5Bおよび第4側面5Dは、第2方向Yに延び、第1方向Xに対向している。

[0017] この形態では、第1方向XがSiC単結晶のm軸方向（ $[1-100]$ 方向）であり、第2方向YがSiC単結晶のa軸方向（ $[11-20]$ 方向）である。むしろ、第1方向XがSiC単結晶のa軸方向であり、第2方向YがSiC単結晶のm軸方向であってもよい。

[0018] 第1方向Xおよび第2方向Yを含むXY平面は、鉛直方向Zに直交する水平面を形成する。以下では、鉛直方向Zに沿って延びる軸が「鉛直軸」と表現されることがある。また、以下では、第1方向Xおよび第2方向Yが「水平方向」と表現されることがある。水平方向は、第1主面3に沿って延びる方向でもある。

[0019] 図4を参照して、チップ2（第1主面3および第2主面4）は、SiC単結晶のc面に対して所定のオフ方向D<sub>o</sub>に所定の角度で傾斜したオフ角 $\theta_o$ を有している。つまり、SiC単結晶のc軸（ $(0001)$ 軸）は、鉛直軸からオフ方向D<sub>o</sub>に向けてオフ角 $\theta_o$ 分だけ傾斜している。また、SiC単結晶のc面は、水平面に対してオフ角 $\theta_o$ 分だけ傾斜している。

[0020] オフ方向D<sub>o</sub>は、SiC単結晶のa軸方向（つまり第2方向Y）であることが好ましい。オフ角 $\theta_o$ は、 $0^\circ$ を超えて $10^\circ$ 以下であってもよい。オフ角 $\theta_o$ は、 $0^\circ$ を超えて $1^\circ$ 以下、 $1^\circ$ 以上 $2.5^\circ$ 以下、 $2.5^\circ$ 以上 $5^\circ$ 以下、 $5^\circ$ 以上 $7.5^\circ$ 以下、および、 $7.5^\circ$ 以上 $10^\circ$ 以下のいずれか1つの範囲に属する値を有していてもよい。

[0021] オフ角 $\theta_o$ は、 $5^\circ$ 以下であることが好ましい。オフ角 $\theta_o$ は、 $2^\circ$ 以上 $4.5^\circ$ 以下であることが特に好ましい。オフ角 $\theta_o$ は、典型的には、 $4^\circ \pm 0.1^\circ$ の範囲に設定される。むしろ、この明細書は、オフ角 $\theta_o$ が $0^\circ$ である形態（つまり、第1主面3がc面に対してジャスト面である形態）を

除外しない。

- [0022] チップ2は、SiC単結晶からなるn型のベース層6を含む。ベース層6は、「ドレイン領域」、「ベースSiC層」、「ベース領域」等と称されてもよい。ベース層6は、水平方向に層状に延び、第2主面4および第1～第4側面5A～5Dの一部を形成している。ベース層6は、この形態では、SiC単結晶製の基板（つまりSiC基板）からなる。ベース層6は、前述のオフ方向 $\theta_0$ およびオフ角 $\theta_0$ を有している。
- [0023] ベース層6は、 $1 \times 10^{18} \text{ cm}^{-3}$ 以上 $1 \times 10^{21} \text{ cm}^{-3}$ 以下のn型不純物濃度をピーク値として有していてもよい。ベース層6は、厚さ方向にほぼ一定のn型不純物濃度を有していることが好ましい。ベース層6のn型不純物濃度は、単一種の5価元素によって調整されていることが好ましい。ベース層6のn型不純物濃度は、リン以外の5価元素によって調整されていることが特に好ましい。ベース層6のn型不純物濃度は、この形態では、窒素によって調整されている。
- [0024] ベース層6は、第1厚さT1を有している。第1厚さT1は、 $5 \mu\text{m}$ 以上 $300 \mu\text{m}$ 以下であってもよい。第1厚さT1は、 $5 \mu\text{m}$ 以上 $50 \mu\text{m}$ 以下、 $50 \mu\text{m}$ 以上 $100 \mu\text{m}$ 以下、 $100 \mu\text{m}$ 以上 $150 \mu\text{m}$ 以下、 $150 \mu\text{m}$ 以上 $200 \mu\text{m}$ 以下、 $200 \mu\text{m}$ 以上 $250 \mu\text{m}$ 以下、および、 $250 \mu\text{m}$ 以上 $300 \mu\text{m}$ 以下のいずれか1つの範囲に属する値を有していてもよい。第1厚さT1は、 $50 \mu\text{m}$ 以上 $250 \mu\text{m}$ 以下であることが好ましい。
- [0025] チップ2は、ベース層6の上に積層されたSiC単結晶製の半導体層7を含む。第1不純物領域の一例としての半導体層7は「ドリフト領域」、「SiC層」、「半導体領域」等と称されてもよい。半導体層7は、水平方向に層状に延び、第1主面3および第1～第4側面5A～5Dの一部を形成している。半導体層7は、ベース層6を起点に結晶成長されたエピタキシャル層（つまりSiCエピタキシャル層）からなる。
- [0026] 半導体層7は、下端および上端を有している。半導体層7の下端は結晶成長起点であり、半導体層7の上端は結晶成長終点である。半導体層7の下端

は、半導体層7の底部でもある。半導体層7はベース層6から連続的に結晶成長されているため、半導体層7の下端はベース層6の上端に一致している。

[0027] 半導体層7は、n型のドリフト領域8を含む。ドリフト領域8は、この形態では、半導体層7の一部（n型部分）によって形成されている。より詳細には、ドリフト領域8は、鉛直方向Zにおいてボディ領域15（後述）および電界緩和構造21（後述）に対して第2主面4側の半導体層7の部分によって形成されている。

[0028] ベース層6および半導体層7の間の境界部は必ずしも視認できるものではなく、他の構成や要素から間接的に評価および／または判定され得る。半導体層7は、ベース層6のオフ方向 $D_0$ およびオフ角 $\theta_0$ にほぼ一致したオフ方向 $D_0$ およびオフ角 $\theta_0$ を有している。

[0029] 半導体層7（ドリフト領域8）のn型不純物濃度は、ベース層6のn型不純物濃度未満であることが好ましい。半導体層7は、 $1 \times 10^{15} \text{ cm}^{-3}$ 以上 $1 \times 10^{18} \text{ cm}^{-3}$ 以下のn型不純物濃度をピーク値として有していてもよい。半導体層7のn型不純物濃度は、厚さ方向にほぼ一定であってもよい。むしろ、半導体層7のn型不純物濃度は、積層方向（結晶成長方向）に向けて漸増および／または漸減する濃度勾配を有していてもよい。

[0030] 半導体層7のn型不純物濃度は、この形態では、窒素によって調節されている。半導体層7は、少なくとも1種の5価元素によって調整されたn型不純物濃度を有していてもよい。たとえば、半導体層7のn型不純物濃度は、窒素、リン、ヒ素、アンチモンおよびビスマスのうちの少なくとも1種によって調節されていてもよい。半導体層7は、リン以外の5価元素を含むことが好ましい。

[0031] 半導体層7は、第1厚さ $T_1$ 未満の第2厚さ $T_2$ を有している。第2厚さ $T_2$ は、 $1 \mu\text{m}$ 以上 $10 \mu\text{m}$ 以下であってもよい。第2厚さ $T_2$ は、 $1 \mu\text{m}$ 以上 $2 \mu\text{m}$ 以下、 $2 \mu\text{m}$ 以上 $4 \mu\text{m}$ 以下、 $4 \mu\text{m}$ 以上 $6 \mu\text{m}$ 以下、 $6 \mu\text{m}$ 以上 $8 \mu\text{m}$ 以下、および、 $8 \mu\text{m}$ 以上 $10 \mu\text{m}$ 以下のいずれか1つの範囲に属

する値を有していてもよい。第2厚さT2は、2 $\mu$ m以上8 $\mu$ m以下であることが好ましい。

[0032] 半導体装置1は、チップ2に設定された活性領域9を含む。活性領域9は、平面視においてチップ2の周縁（第1～第4側面5A～5D）から間隔を空けてチップ2の内方に設定されている。活性領域9は、平面視においてチップ2の周縁に平行な4辺を有する多角形状（この形態では四角形状）に設定されている。活性領域9の平面積は、第1主面3の平面積の50%以上90%以下であることが好ましい。

[0033] 半導体装置1は、チップ2において活性領域9外に設定された外周領域10を含む。外周領域10は、平面視においてチップ2の周縁および活性領域9の間の領域に設けられている。外周領域10は、平面視において活性領域9に沿って帯状に延び、活性領域9を取り囲む多角環状（この形態では四角環状）に設定されている。

[0034] 半導体装置1は、第1主面3に形成された活性面11（active surface）、外周面12（outer surface）および第1～第4接続面13A～13D（connecting surface）を含む。活性面11、外周面12および第1～第4接続面13A～13Dは、第1主面3において活性台地14を区画している。

[0035] 活性面11が「第1面部」と称され、外周面12が「第2面部」と称され、第1～第4接続面13A～13Dが「接続面部」と称され、活性台地14が「活性メサ部」と称されてもよい。活性面11、外周面12および第1～第4接続面13A～13D（つまり活性台地14）は、チップ2（第1主面3）の構成要素と見なされてもよい。

[0036] 活性面11は、活性領域9に形成されている。つまり、活性面11は、第1主面3の周縁（第1～第4側面5A～5D）から内方に間隔を空けて形成されている。活性面11は、第1方向Xおよび第2方向Yに延びる平坦面を有している。活性面11は、この形態では、c面（Si面）によって形成されている。活性面11は、この形態では、平面視において第1～第4側面5A～5Dに平行な4辺を有する四角形状に形成されている。

- [0037] 外周面12は、外周領域10に形成されている。つまり、外周面12は、活性面11外に形成されている。外周面12は、活性面11に対してチップ2の厚さ方向（第2主面4側）に窪んでいる。具体的には、外周面12は、この形態では、半導体層7を露出させるように半導体層7の厚さ未満の深さに窪んでいる。つまり、外周面12は、半導体層7の一部を挟んでベース層6に対向し、半導体層7を露出させている。
- [0038] 外周面12は、平面視において活性面11に沿って帯状に延び、活性面11を取り囲む環状（具体的には四角環状）に形成されている。外周面12は、第1方向Xおよび第2方向Yに延びる平坦面を有し、活性面11に対してほぼ平行に形成されている。外周面12は、この形態では、c面（Si面）によって形成されている。外周面12は、第1～第4側面5A～5Dに連なっている。
- [0039] 外周面12は、外周深さD0を有している。外周深さD0は、 $0.1\mu\text{m}$ 以上 $2\mu\text{m}$ 以下であってもよい。外周深さD0は、 $0.1\mu\text{m}$ 以上 $0.25\mu\text{m}$ 以下、 $0.25\mu\text{m}$ 以上 $0.5\mu\text{m}$ 以下、 $0.5\mu\text{m}$ 以上 $0.75\mu\text{m}$ 以下、 $0.75\mu\text{m}$ 以上 $1\mu\text{m}$ 以下、 $1\mu\text{m}$ 以上 $1.5\mu\text{m}$ 以下、および、 $1.5\mu\text{m}$ 以上 $2\mu\text{m}$ 以下のいずれか1つの範囲に属する値を有していてもよい。外周深さD0は、 $0.1\mu\text{m}$ 以上 $1.5\mu\text{m}$ 以下であることが好ましい。
- [0040] 第1～第4接続面13A～13Dは、鉛直方向Zに延び、活性面11および外周面12を接続している。第1接続面13Aは第1側面5A側に位置され、第2接続面13Bは第2側面5B側に位置され、第3接続面13Cは第3側面5C側に位置され、第4接続面13Dは第4側面5D側に位置されている。第1接続面13Aおよび第3接続面13Cは、第1方向Xに延び、第2方向Yに対向している。第2接続面13Bおよび第4接続面13Dは、第2方向Yに延び、第1方向Xに対向している。
- [0041] 第1～第4接続面13A～13Dは、四角柱状の活性台地14が区画されるように活性面11および外周面12の間をほぼ垂直に延びていてもよい。

第1～第4 接続面13A～13Dは、四角錐台状の活性台地14が区画されるように活性面11から外周面12に向かって斜め下り傾斜していてもよい。このように、活性台地14は、第1主面3において半導体層7に突状に区画されている。活性台地14は、半導体層7のみに形成され、ベース層6には形成されていない。

[0042] 図5～図10を参照して、半導体装置1は、第1主面3（活性面11）の表層部に形成されたp型のボディ領域15を含む。第2不純物領域の一例としてのボディ領域15は、この形態では、活性面11に沿って延びる層状に形成されている。ボディ領域15は、活性面11の全域に形成され、第1～第4 接続面13A～13Dから露出している。ボディ領域15は、半導体層7の下端から活性面11側に間隔を空けて形成されている。ボディ領域15は、外周面12の深さ位置から活性面11側に間隔を空けて形成され、活性面11から露出していることが好ましい。

[0043] ボディ領域15は、 $1 \times 10^{15} \text{ cm}^{-3}$ 以上 $1 \times 10^{18} \text{ cm}^{-3}$ 以下のp型不純物濃度をピーク値として有している。ボディ領域15のp型不純物濃度は、少なくとも1種の3価元素によって調整されていることが好ましい。ボディ領域15の3価元素は、ホウ素、アルミニウム、ガリウムおよびインジウムのうちの少なくとも1種であってもよい。

[0044] 半導体装置1は、活性領域9において第1主面3（活性面11）に形成されたトレンチ電極型の複数のトレンチ構造16を含む。トレンチ構造16は、「ゲート構造」、「トレンチゲート構造」等と称されてもよい。複数のトレンチ構造16には、制御電位としてのゲート電位が付与される。複数のトレンチ構造16は、ゲート電位に応答してボディ領域15内におけるチャンネル（電流経路）の反転および非反転を制御する。

[0045] 複数のトレンチ構造16は、活性領域9において活性面11の周縁（第1～第4 接続面13A～13D）から内方に間隔を空けて配置されている。複数のトレンチ構造16は、この形態では、第1方向Xに間隔を空けて配列され、第2方向Yに延びる帯状にそれぞれ形成されている。

- [0046] つまり、複数のトレンチ構造16は、m軸方向に間隔を空けて配列され、a軸方向にそれぞれ延びている。また、複数のトレンチ構造16は、この形態では、a軸方向（第2方向Y）に延びるストライプ状に配列されている。複数のトレンチ構造16の延在方向は半導体層7のオフ方向D<sub>o</sub>に一致している。
- [0047] 複数のトレンチ構造16は、半導体層7の下端（ベース層6）から第1主面3（活性面11）側に間隔を空けて形成され、半導体層7の一部を挟んでベース層6に対向している。複数のトレンチ構造16は、複数のトレンチ構造16の底壁および半導体層7の下端（ベース層6）の間の領域において下側領域7aを区画している。
- [0048] 各トレンチ構造16は、配列方向にトレンチ幅WTを有し、鉛直方向Zにトレンチ深さDTを有している。トレンチ幅WTは、半導体層7の第2厚さT<sub>2</sub>未満であることが好ましい。トレンチ幅WTは、0.1 μm以上5 μm以下であってもよい。
- [0049] トレンチ幅WTは、0.1 μm以上0.25 μm以下、0.25 μm以上0.5 μm以下、0.5 μm以上0.75 μm以下、0.75 μm以上1 μm以下、1 μm以上1.5 μm以下、1.5 μm以上2 μm以下、2 μm以上2.5 μm以下、2.5 μm以上3 μm以下、3 μm以上3.5 μm以下、3.5 μm以上4 μm以下、4 μm以上4.5 μm以下、および、4.5 μm以上5 μm以下のいずれか1つの範囲に属する値を有していてもよい。
- [0050] トレンチ深さDTは、半導体層7の第2厚さT<sub>2</sub>未満であることが好ましい。トレンチ深さDTは、前述の外周深さD<sub>o</sub>とほぼ等しいことが特に好ましい。むろん、トレンチ深さDTは、外周深さD<sub>o</sub>以上であってもよいし、外周深さD<sub>o</sub>未満であってもよい。
- [0051] トレンチ深さDTは、トレンチ幅WTよりも大きいことが好ましい。つまり、複数のトレンチ構造16は、縦長柱状に延びるアスペクト比DT/WTをそれぞれ有していることが好ましい。アスペクト比DT/WTは、トレンチ深さDTに対するトレンチ幅WTの比である。アスペクト比DT/WTは

、たとえば、1以上5以下であってもよく、好ましくは、1以上3以下である。

[0052] トレンチ深さDTは、0.1  $\mu\text{m}$ 以上5  $\mu\text{m}$ 以下であってもよい。トレンチ深さDTは、0.1  $\mu\text{m}$ 以上0.25  $\mu\text{m}$ 以下、0.25  $\mu\text{m}$ 以上0.5  $\mu\text{m}$ 以下、0.5  $\mu\text{m}$ 以上1  $\mu\text{m}$ 以下、1  $\mu\text{m}$ 以上1.5  $\mu\text{m}$ 以下、1.5  $\mu\text{m}$ 以上2  $\mu\text{m}$ 以下、2  $\mu\text{m}$ 以上3  $\mu\text{m}$ 以下、3  $\mu\text{m}$ 以上4  $\mu\text{m}$ 以下、および、4  $\mu\text{m}$ 以上5  $\mu\text{m}$ 以下のいずれか1つの範囲に属する値を有していてもよい。トレンチ深さDTは、0.1  $\mu\text{m}$ 以上1.5  $\mu\text{m}$ 以下であることが好ましく、0.5  $\mu\text{m}$ 以上1.5  $\mu\text{m}$ 以下であることが、より好ましい。

[0053] 複数のトレンチ構造16は、第1方向XにトレンチピッチPTの間隔を空けて配列されている。トレンチピッチPTは、半導体層7の第2厚さT2未満であることが好ましい。トレンチピッチPTは、トレンチ深さDT未満であることが好ましい。トレンチピッチPTは、0.1  $\mu\text{m}$ 以上5  $\mu\text{m}$ 以下であってもよい。

[0054] トレンチピッチPTは、0.1  $\mu\text{m}$ 以上0.25  $\mu\text{m}$ 以下、0.25  $\mu\text{m}$ 以上0.5  $\mu\text{m}$ 以下、0.5  $\mu\text{m}$ 以上0.75  $\mu\text{m}$ 以下、0.75  $\mu\text{m}$ 以上1  $\mu\text{m}$ 以下、1  $\mu\text{m}$ 以上1.5  $\mu\text{m}$ 以下、1.5  $\mu\text{m}$ 以上2  $\mu\text{m}$ 以下、2  $\mu\text{m}$ 以上2.5  $\mu\text{m}$ 以下、2.5  $\mu\text{m}$ 以上3  $\mu\text{m}$ 以下、3  $\mu\text{m}$ 以上3.5  $\mu\text{m}$ 以下、3.5  $\mu\text{m}$ 以上4  $\mu\text{m}$ 以下、4  $\mu\text{m}$ 以上4.5  $\mu\text{m}$ 以下、および、4.5  $\mu\text{m}$ 以上5  $\mu\text{m}$ 以下のいずれか1つの範囲に属する値を有していてもよい。トレンチピッチPTは、0.5  $\mu\text{m}$ 以上3  $\mu\text{m}$ 以下であることが好ましく、0.5  $\mu\text{m}$ 以上1.5  $\mu\text{m}$ 以下であることが、より好ましい。

[0055] 各トレンチ構造16は、トレンチ17、絶縁膜18および埋設電極19を含む。トレンチ17は、活性面11に形成され、トレンチ構造16の壁面（側壁および底壁）を区画している。トレンチ17の底壁は、平坦に延びる部分を有していることが好ましい。隣り合うトレンチ17の間には、半導体層7の一部により形成されたメサ部20が形成されている。メサ部20は、「素子メサ部」と称されてもよい。この形態では、複数のトレンチ17および

複数のメサ部20が、第2方向Yに沿って延びる帯状であり、第1方向Xに交互に配列されている。複数のトレンチ17および複数のメサ部20は、全体としてストライプ状に配列されている。

[0056] トレンチ17の底壁の平坦部は、第1主面3に対してほぼ平行に延びていることが特に好ましい。つまり、トレンチ17の底壁は、c面に対して所定のオフ方向D<sub>0</sub>に所定の角度で傾斜したオフ角 $\theta_0$ を有していることが好ましい。つまり、トレンチ17の底壁は、オフ方向D<sub>0</sub>に延びる平坦部を有していることが好ましい。むろん、トレンチ17の底壁は、半導体層7の下端側に向けて円弧状に湾曲していてもよい。

[0057] 絶縁膜18は、トレンチ17の壁面を被覆している。絶縁膜18は、酸化シリコン膜、窒化シリコン膜および酸窒化シリコン膜のうちの少なくとも1つを含んでいてもよい。絶縁膜18は、この形態では、酸化シリコン膜からなる単層構造を有している。絶縁膜18は、チップ2の酸化物からなる酸化シリコン膜を含むことが特に好ましい。

[0058] 埋設電極19は、トレンチ17に埋設され、絶縁膜18を挟んでチャネルに対向している。埋設電極19は、この形態では、絶縁膜18を挟んでボディ領域15に対向している。埋設電極19は、p型またはn型の導電性ポリシリコンを含んでいてもよい。

[0059] 半導体装置1は、半導体層7内において水平方向に間隔を空けて形成されたp型の複数の電界緩和構造21を含む。具体的には、複数の電界緩和構造21は、半導体層7内において下側領域7aに形成されている。複数の電界緩和構造21は、半導体層7の下端および複数のトレンチ構造16の底壁の間の厚さ範囲に形成されている。

[0060] 複数の電界緩和構造21は、下側領域7aにおいて第1方向Xに間隔を空けて配列され、かつ第2方向Yに延びる帯状にそれぞれ形成されている。つまり、複数の電界緩和構造21は、m軸方向に間隔を空けて配列され、SiC単結晶のa軸方向に延びている。複数の電界緩和構造21はa軸方向（第2方向Y）に延びるストライプ状に形成され、複数の電界緩和構造21の延

在方向は半導体層 7 のオフ方向 D<sub>o</sub> に一致している。

- [0061] 複数の電界緩和構造 21 は、積層方向に複数のトレンチ構造 16 に重なっている。具体的には、複数の電界緩和構造 21 は、積層方向に複数のトレンチ構造 16 と 1 対 1 の対応関係で重なっている。複数の電界緩和構造 21 は、活性領域 9 において活性面 11 の周縁（第 1～第 4 接続面 13A～13D）から内方に間隔を空けて形成されている。
- [0062] この形態では、複数の電界緩和構造 21 は、それぞれ対応するトレンチ構造 16 の底壁に接続されている。これにより、トレンチ構造 16（トレンチ 17）の底壁には、電界緩和構造 21 の上端部が露出している。具体的には、各電界緩和構造 21 は、トレンチ構造 16 の深さ方向において、トレンチ 17 の両側面に対して面一に連なる側面 22 を有している。電界緩和構造 21 の側面 22 は、トレンチ構造 16 の深さ方向に延び、半導体層 7（下側領域 7a）との境界面を形成している。したがって、電界緩和構造 21 は、トレンチ構造 16 の深さ方向においてボディ領域 15 から物理的に離れ、かつトレンチ構造 16 の底壁の全体を形成している。
- [0063] 第 2 方向 Y に関して、複数の電界緩和構造 21 の両端部は、図 12 に示すように、複数のトレンチ構造 16 の両端部に対して活性領域 9 の周縁側に位置されていてもよい。複数の電界緩和構造 21 の両端部は、複数のトレンチ構造 16 の両端部に対して活性領域 9 の内方側に位置されていてもよい。
- [0064] 図 6 および図 8 を参照して、複数の電界緩和構造 21 は、第 1 方向 X に緩和ピッチ PR の間隔を空けて配列されている。緩和ピッチ PR は、トレンチピッチ PT と同じであってもよい。緩和ピッチ PR は、0.25 μm 以上 0.5 μm 以下、0.5 μm 以上 0.75 μm 以下、0.75 μm 以上 1 μm 以下、1 μm 以上 1.5 μm 以下、1.5 μm 以上 2 μm 以下、2 μm 以上 2.5 μm 以下、2.5 μm 以上 3 μm 以下、3 μm 以上 3.5 μm 以下、3.5 μm 以上 4 μm 以下、4 μm 以上 4.5 μm 以下、および、4.5 μm 以上 5 μm 以下のいずれか 1 つの範囲に属する値を有していてもよい。緩和ピッチ PR は、0.5 μm 以上 3.0 μm 以下であることが好ましい。

- [0065] 電界緩和構造 2 1 の p 型不純物濃度は、ボディ領域 1 5 の p 型不純物濃度よりも高いことが好ましい。電界緩和構造 2 1 は、 $1 \times 10^{16} \text{ cm}^{-3}$  以上  $1 \times 10^{19} \text{ cm}^{-3}$  以下の p 型不純物濃度をピーク値として有していてもよい。電界緩和構造 2 1 の p 型不純物濃度は、厚さ方向にほぼ一定であってもよい。むろん、電界緩和構造 2 1 の p 型不純物濃度は、積層方向（結晶成長方向）に向けて漸増および／または漸減する濃度勾配を有していてもよい。
- [0066] 電界緩和構造 2 1 は、鉛直方向 Z にトレンチ 1 7 よりも大きな緩和深さ DR を有している。より好ましくは、電界緩和構造 2 1 の緩和深さ DR は、トレンチ深さ DT の 2 倍以上である。むろん、緩和深さ DR は、トレンチ深さ DT の 2 倍未満であってもよい。
- [0067] 緩和深さ DR は、 $0.25 \mu\text{m}$  を超えて  $0.5 \mu\text{m}$  以下、 $0.5 \mu\text{m}$  以上  $1 \mu\text{m}$  以下、 $1 \mu\text{m}$  以上  $1.5 \mu\text{m}$  以下、 $1.5 \mu\text{m}$  以上  $2 \mu\text{m}$  以下、 $2 \mu\text{m}$  以上  $3 \mu\text{m}$  以下、 $3 \mu\text{m}$  以上  $4 \mu\text{m}$  以下、および、 $4 \mu\text{m}$  以上  $5 \mu\text{m}$  以下のいずれか 1 つの範囲に属する値を有していてもよい。緩和深さ DR は、 $2 \mu\text{m}$  以上  $3 \mu\text{m}$  以下であることが好ましく、この場合、トレンチ深さ DT は、 $0.5 \mu\text{m}$  以上  $1.5 \mu\text{m}$  以下であることが好ましい。
- [0068] 複数の電界緩和構造 2 1 は、配列方向に緩和幅 WR をそれぞれ有している。緩和幅 WR は、 $0.25 \mu\text{m}$  以上  $5 \mu\text{m}$  以下であってもよい。緩和幅 WR は、 $0.25 \mu\text{m}$  以上  $0.5 \mu\text{m}$  以下、 $0.5 \mu\text{m}$  以上  $0.75 \mu\text{m}$  以下、 $0.75 \mu\text{m}$  以上  $1 \mu\text{m}$  以下、 $1 \mu\text{m}$  以上  $1.5 \mu\text{m}$  以下、 $1.5 \mu\text{m}$  以上  $2 \mu\text{m}$  以下、 $2 \mu\text{m}$  以上  $2.5 \mu\text{m}$  以下、 $2.5 \mu\text{m}$  以上  $3 \mu\text{m}$  以下、 $3 \mu\text{m}$  以上  $3.5 \mu\text{m}$  以下、 $3.5 \mu\text{m}$  以上  $4 \mu\text{m}$  以下、 $4 \mu\text{m}$  以上  $4.5 \mu\text{m}$  以下、および、 $4.5 \mu\text{m}$  以上  $5 \mu\text{m}$  以下のいずれか 1 つの範囲に属する値を有していてもよい。
- [0069] 半導体装置 1 は、第 1 主面 3（活性面 1 1）の表層部において複数のトレンチ構造 1 6 の間の領域に形成された複数のコンタクト領域 3 4 A, 3 4 B を含む。複数のコンタクト領域 3 4 A, 3 4 B は、互いに物理的に分離された領域であり、両方ともボディ領域 1 5 の表層部に形成されている。

- [0070] 複数のコンタクト領域34A, 34Bは、ボディ領域15のp型不純物濃度（ピーク値）よりも高いp型不純物濃度（ピーク値）を有している。複数のコンタクト領域34のp型不純物濃度（ピーク値）は、複数の電界緩和構造21のp型不純物濃度（ピーク値）よりも高い。複数のコンタクト領域34A, 34Bは、 $1 \times 10^{18} \text{ cm}^{-3}$ 以上 $1 \times 10^{21} \text{ cm}^{-3}$ 以下のp型不純物濃度をピーク値として有していてもよい。複数のコンタクト領域34は、この形態では、複数の第1コンタクト領域34Aおよび複数の第2コンタクト領域34Bを含む。
- [0071] 図5～図7を参照して、第1コンタクト領域34Aは、各トレンチ17の両側面のうち一方側に選択的に形成され、第2方向Yに間隔を空けて配列されている。各第1コンタクト領域34Aは、各トレンチ17の深さ方向において第1主面3から第2主面4に向かって各トレンチ17の一方側の側壁に沿って延び、ボディ領域15および電界緩和構造21に電氣的に接続されている。
- [0072] より詳細には、各第1コンタクト領域34Aは、それぞれ異なる方向に延びる、第1部分23、第2部分24および第3部分25を一体的に備えている。第1コンタクト領域34Aの複数の部分のうち、第1部分23はトレンチ17の深さ方向（つまり、鉛直方向Z）に延びる部分であり、第2部分24は前記鉛直方向に直交する水平方向（この形態では第1方向X）に延びる部分であり、第3部分25は前記水平方向（この形態では第1方向X）であり、かつ第2部分24とは反対側に延びる部分である。
- [0073] この形態では、第1コンタクト領域34Aの第1部分23は、第1主面3から第2主面4に向かってトレンチ17の一方側の側面に沿って延びている。第1部分23は、トレンチ17の上部から底部までトレンチ17の深さ方向全体にわたって形成されている。第1部分23は、トレンチ17の底部近傍に下端部を有し、トレンチ17の上部近傍に上端部を有している。
- [0074] 第1部分23は、ボディ領域15を貫通し、互いに離れたボディ領域15と電界緩和構造21との間に跨っている。第1部分23、第2部分24およ

び第3部分25のうち、少なくとも第1部分23がボディ領域15との間に境界を形成し、ボディ領域15に接続されている。第1部分23はさらに、ボディ領域15の下方において、半導体層7（ドリフト領域8）にも接続されている。つまり、ボディ領域15と電界緩和構造21との間において、第1コンタクト領域34Aとドリフト領域8との間にpn接合部が形成されている。第1部分23は、トレンチ17の側面から露出し、トレンチ17の側面において絶縁膜18に接している。第1部分23の下端部は、電界緩和構造21の側面22に接していてもよい。

[0075] 第1コンタクト領域34Aの第2部分24は、トレンチ17の一方側の側面からトレンチ17の幅方向内側に向かってトレンチ17の底面に沿って延びている。第2部分24は、第1部分23の下端部から電界緩和構造21の側面22を貫通し、トレンチ17の幅方向途中までのトレンチ17の底壁に形成されている。この形態では、第2部分24は、水平方向において、トレンチ17の幅方向略中央に端部を有している。

[0076] 第1部分23、第2部分24および第3部分25のうち、少なくとも第2部分24が電界緩和構造21との間に境界を形成し、電界緩和構造21に接続されている。第2部分24は、トレンチ17の底面から露出し、トレンチ17の底面において絶縁膜18に接している。したがって、トレンチ17の側面および底面では、第1部分23および第2部分24が一体化してなる断面視L字状の第1コンタクト領域34Aが、絶縁膜18を介して埋設電極19を部分的に被覆している。

[0077] 第1コンタクト領域34Aの第3部分25は、トレンチ17の一方側の側面からトレンチ17の幅方向外側（第2部分24の延出方向の反対側）に向かって第1主面3に沿って延びている。第3部分25は、第1部分23の上端部からメサ部20の幅方向途中までのメサ部20の頂壁に形成されている。この形態では、第3部分25は、水平方向において、メサ部20の幅方向略中央に端部を有している。第3部分25は、第1主面3から露出している。したがって、トレンチ17の側面、底面および第1主面3では、第1部分

23、第2部分24および第3部分25が一体化してなる断面視略Z字状の第1コンタクト領域34Aが絶縁膜18を介して埋設電極19を部分的に被覆すると共に、コンタクト用に第1主面3から露出している。

[0078] 第1部分23は、第1厚さT1Aを有している。第1厚さT1Aは、トレンチ17の側面から水平方向における第1部分23の厚さであってもよい。第1厚さT1Aは、たとえば、10nm以上500nm以下、好ましくは、50nm以上200nm以下であってもよい。

[0079] 第2部分24は、第2厚さT2Aを有している。第2厚さT2Aは、トレンチ17の底面から鉛直方向Zにおける第2部分24の厚さであってもよい。第2厚さT2Aは、この形態では、第1厚さT1Aよりも大きい。第2厚さT2Aは、たとえば、100nm以上700nm以下、好ましくは、200nm以上500nm以下であってもよい。

[0080] 第3部分25は、第3厚さT3Aを有している。第3厚さT3Aは、トレンチ17の底面から鉛直方向Zにおける第3部分25の厚さであってもよい。第3厚さT3Aは、この形態では、第1厚さT1Aよりも大きい。第3厚さT3Aは、第2厚さT2Aと同程度であってもよい。第3厚さT3Aは、たとえば、100nm以上700nm以下、好ましくは、200nm以上500nm以下であってもよい。

[0081] 図5を参照して、第1コンタクト領域34Aの第1部分23、第2部分24および第3部分25は、トレンチ17の長さ方向において同じ幅WAを有している。これにより、第1コンタクト領域34Aは、平面視において四角形状（この形態では、長方形）に形成されている。

[0082] 図5、図8および図9を参照して、第2コンタクト領域34Bは、各トレンチ17の両側面のうち他方側に選択的に形成され、第2方向Yに間隔を空けて配列されている。各第2コンタクト領域34Bは、各トレンチ17の深さ方向において第1主面3から第2主面4に向かって各トレンチ17の他方側の側壁に沿って延び、ボディ領域15および電界緩和構造21に電氣的に接続されている。

- [0083] より詳細には、各第2コンタクト領域34Bは、それぞれ異なる方向に延びる、第1部分26、第2部分27および第3部分28を一体的に備えている。第2コンタクト領域34Bの複数の部分のうち、第1部分26はトレンチ17の深さ方向（つまり、鉛直方向Z）に延びる部分であり、第2部分27は前記鉛直方向に直交する水平方向（この形態では第1方向X）に延びる部分であり、第3部分28は前記水平方向（この形態では第1方向X）であり、かつ第2部分27とは反対側に延びる部分である。
- [0084] この形態では、第2コンタクト領域34Bの第1部分26は、第1主面3から第2主面4に向かってトレンチ17の他方側の側面に沿って延びている。第1部分26は、トレンチ17の上部から底部までトレンチ17の深さ方向全体にわたって形成されている。第1部分26は、トレンチ17の底部近傍に下端部を有し、トレンチ17の上部近傍に上端部を有している。
- [0085] 第1部分26は、ボディ領域15を貫通し、互いに離れたボディ領域15と電界緩和構造21との間に跨っている。第1部分26、第2部分27および第3部分28のうち、少なくとも第1部分26がボディ領域15との間に境界を形成し、ボディ領域15に接続されている。第1部分26はさらに、ボディ領域15の下方において、半導体層7（ドリフト領域8）にも接続されている。つまり、ボディ領域15と電界緩和構造21との間において、第2コンタクト領域34Bとドリフト領域8との間にpn接合部が形成されている。第1部分26は、トレンチ17の側面から露出し、トレンチ17の側面において絶縁膜18に接している。第1部分26の下端部は、電界緩和構造21の側面22に接していてもよい。
- [0086] 第2コンタクト領域34Bの第2部分27は、トレンチ17の他方側の側面からトレンチ17の幅方向内側に向かってトレンチ17の底面に沿って延びている。第2部分27は、第1部分26の下端部から電界緩和構造21の側面22を貫通し、トレンチ17の幅方向途中までのトレンチ17の底壁に形成されている。この形態では、第2部分27は、水平方向において、トレンチ17の幅方向略中央に端部を有している。

- [0087] 第1部分26、第2部分27および第3部分28のうち、少なくとも第2部分27が電界緩和構造21との間に境界を形成し、電界緩和構造21に接続されている。第2部分27は、トレンチ17の底面から露出し、トレンチ17の底面において絶縁膜18に接している。したがって、トレンチ17の側面および底面では、第1部分26および第2部分27が一体化してなる断面視L字状の第2コンタクト領域34Bが、絶縁膜18を介して埋設電極19を部分的に被覆している。
- [0088] 第2コンタクト領域34Bの第3部分28は、トレンチ17の他方側の側面からトレンチ17の幅方向外側（第2部分27の延出方向の反対側）に向かって第1主面3に沿って延びている。第3部分28は、第1部分26の上端部からメサ部20の幅方向途中までのメサ部20の頂壁に形成されている。この形態では、第3部分28は、水平方向において、メサ部20の幅方向略中央に端部を有している。第3部分28は、第1主面3から露出している。したがって、トレンチ17の側面、底面および第1主面3では、第1部分26、第2部分27および第3部分28が一体化してなる断面視略Z字状の第2コンタクト領域34Bが絶縁膜18を介して埋設電極19を部分的に被覆すると共に、コンタクト用に第1主面3から露出している。
- [0089] 第1部分26は、第1厚さT1Bを有している。第1厚さT1Bは、トレンチ17の側面から水平方向における第1部分26の厚さであってもよい。第1厚さT1Bは、たとえば、10nm以上500nm以下、好ましくは、50nm以上200nm以下であってもよい。
- [0090] 第2部分27は、第2厚さT2Bを有している。第2厚さT2Bは、トレンチ17の底面から鉛直方向Zにおける第2部分27の厚さであってもよい。第2厚さT2Bは、この形態では、第1厚さT1Bよりも大きい。第2厚さT2Bは、たとえば、100nm以上700nm以下、好ましくは、200nm以上500nm以下であってもよい。
- [0091] 第3部分28は、第3厚さT3Bを有している。第3厚さT3Bは、トレンチ17の底面から鉛直方向Zにおける第3部分28の厚さであってもよい。

。第3厚さT3Bは、この形態では、第1厚さT1Bよりも大きい。第3厚さT3Bは、第2厚さT2Bと同程度であってもよい。第3厚さT3Bは、たとえば、100nm以上700nm以下、好ましくは、200nm以上500nm以下であってもよい。

[0092] 図5を参照して、第2コンタクト領域34Bの第1部分26、第2部分27および第3部分28は、トレンチ17の長さ方向において同じ幅WBを有している。これにより、第2コンタクト領域34Bは、平面視において四角形状（この形態では、長方形形状）に形成されている。

[0093] 図5を参照して、第1コンタクト領域34Aおよび第2コンタクト領域34Bは、トレンチ17の長さ方向に間隔を空けて配列されている。この形態では、複数の第1コンタクト領域34Aは、複数のトレンチ17の全体にわたって、各トレンチ17の幅方向の一方側に統一されて配置されている。複数の第2コンタクト領域34Bは、複数のトレンチ17の全体にわたって、各トレンチ17の長さ方向の他方側に統一されて配置されている。言い換えれば、全てのトレンチ17の幅方向の一方側に複数の第1コンタクト領域34Aが形成され、他方側に複数の第2コンタクト領域34Bが形成されている。

[0094] この形態では、各メサ部20において、第1コンタクト領域34Aおよび第2コンタクト領域34Bが左右交互に間隔を空けて配列されている。他の言い方では、複数のトレンチ17のうちの一対のトレンチ17A、17Bの一方のトレンチ17Aの複数の第1コンタクト領域34Aの間の領域29に対して、第1方向X（トレンチ17の幅方向）に隣接する位置に、他方のトレンチ17Bの第2コンタクト領域34Bが配置されている。また、他方のトレンチ17Bの複数の第2コンタクト領域34Bの間の領域30に対して、第1方向X（トレンチ17の幅方向）に隣接する位置に、一方のトレンチ17Bの第1コンタクト領域34Aが配置されている。これにより、第1コンタクト領域34Aおよび第2コンタクト領域34Bは、全体として、平面視において千鳥状パターンで配列されている。

- [0095] 各メサ部20において、ボディ領域15は、チャンネル部31および非チャンネル部32を含む。チャンネル部31は、ボディ領域15において複数のコンタクト領域34A、34Bが形成されていない領域である。この形態では、領域29および領域30がチャンネル部31である。チャンネル部31に隣接するトレンチ17の壁面に沿ってチャンネルが形成される。非チャンネル部32は、隣接するトレンチ17の壁面がトレンチ17の上部から底部までコンタクト領域34A、34Bで被覆されている。
- [0096] 半導体装置1は、第1主面3（活性面11）の表層部において複数のトレンチ構造16の間の領域に形成されたソース領域33を含む。第3不純物領域の一例としてのソース領域33は、ボディ領域15の表層部に形成されている。この形態では、ソース領域33は、メサ部20において複数のコンタクト領域34A、34Bが形成されていない領域に形成されている。前述のように、各メサ部20では、トレンチ17の長さ方向において、第1コンタクト領域34Aおよび第2コンタクト領域34Bが左右交互に間隔を空けて配列されている。ボディ領域15においてソース領域33が形成された領域は、前述のチャンネル部31である。図5に示すように、ソース領域33は、左右交互に配列された複数の第1コンタクト領域34Aおよび複数の第2コンタクト領域34Bの間を通過し、第2方向Yにおいてジグザグ状に形成されている。
- [0097] これにより、各メサ部20では、第2方向Y（トレンチ17の長さ方向）に複数の第1チャンネル区間35および複数の第2チャンネル区間36が交互に配列される。第1チャンネル区間35は、領域29に対応するチャンネル部31であり、第2チャンネル区間36は、領域30に対応するチャンネル部31である。第1チャンネル区間35および第2チャンネル区間36は、第1方向Xにおいて重なる重複チャンネル区間49を有していてもよい。重複チャンネル区間49では、メサ部20の第1方向Xの両側のトレンチ17の壁面のいずれにもチャンネルが形成される。
- [0098] ソース領域33は、半導体層7よりも高いn型不純物濃度（ピーク値）を

有している。ソース領域 33 は、 $1 \times 10^{18} \text{ cm}^{-3}$  以上  $1 \times 10^{21} \text{ cm}^{-3}$  以下の n 型不純物濃度をピーク値として有していてもよい。

[0099] ソース領域 33 は、ボディ領域 15 の底部から活性面 11 側に間隔を空けて形成され、鉛直方向 Z にボディ領域 15 の一部を挟んで直下のドリフト領域 8 に対向している。複数のソース領域 33 は、直下の複数のドリフト領域 8 と共に対応するトレンチ構造 16 の壁面に沿って延びるチャンネル（電流経路）を区画する。

[0100] 以下、外周領域 10 側の構成が示される。図 11 は、外周領域 10 の構成を示す斜視図である。図 12 は、外周領域 10 の一要部を示す断面図である。

[0101] 半導体装置 1 は、外周面 12 の表層部に形成された p 型のウェル領域 37 を含む。ウェル領域 37 は、平面視において外周面 12 の周縁（第 1～第 4 側面 5A～5D）から活性面 11 側に間隔を空けて形成され、活性面 11 に沿って帯状に延びている。ウェル領域 37 は、この形態では、平面視において活性面 11 を取り囲む環状（具体的には四角環状）に形成されている。

[0102] ウェル領域 37 は、外周面 12 の表層部から第 1～第 4 接続面 13A～13D 側に引き出され、第 1～第 4 接続面 13A～13D の表層部に沿って延びている。ウェル領域 37 は、活性面 11 の表層部においてボディ領域 15 に電氣的に接続されている。

[0103] ウェル領域 37 は、半導体層 7 の下端から外周面 12 側に間隔を空けて形成され、半導体層 7 の一部を挟んでベース層 6 に対向している。ウェル領域 37 は、半導体層 7 と p n 接合部を形成している。ウェル領域 37 は、 $1 \times 10^{15} \text{ cm}^{-3}$  以上  $1 \times 10^{18} \text{ cm}^{-3}$  以下の p 型不純物濃度をピーク値として有していてもよい。ウェル領域 37 は、複数のコンタクト領域 34A, 34B の p 型不純物濃度よりも低い p 型不純物濃度を有している。

[0104] ウェル領域 37 の p 型不純物濃度は、ボディ領域 15 の p 型不純物濃度よりも高くてもよい。むしろ、ウェル領域 37 の p 型不純物濃度は、ボディ領域 15 よりも低くてもよい。ウェル領域 37 の p 型不純物濃度は、少なくとも

も1種の3価元素によって調整されていることが好ましい。ウェル領域37の3価元素は、電界緩和構造21の3価元素と同一種であってもよいし、電界緩和構造21の3価元素と異なる種であってもよい。ウェル領域37の3価元素は、ホウ素、アルミニウム、ガリウムおよびインジウムのうちの少なくとも1種であってもよい。

[0105] 半導体装置1は、外周領域10において外周面12（第1主面3）の表層部に形成された少なくとも1つ（好ましくは2個以上20個以下）のp型のフィールド領域38を含む。複数のフィールド領域38の個数は、典型的には、4個以上8個以下である。複数のフィールド領域38は、電氣的に浮遊状態に形成され、第1主面3の周縁部においてチップ2内の電界を緩和する。フィールド領域38の個数、幅、深さ、p型不純物濃度等は任意であり、緩和すべき電界に応じて種々の値を取り得る。

[0106] 複数のフィールド領域38は、この形態では、活性面11の周縁（第1～第4接続面13A～13D）およびチップ2の周縁（第1～第4側面5A～5D）から間隔を空けて配列されている。具体的には、複数のフィールド領域38は、ウェル領域37から外周面12の周縁側に間隔を空けて配列されている。

[0107] 複数のフィールド領域38は、平面視において活性領域9に沿って延びる帯状に形成されている。複数のフィールド領域38は、第1方向Xに帯状に延びる部分、および、第2方向Yに帯状に延びる部分をそれぞれ有している。複数のフィールド領域38は、この形態では、平面視において活性領域9（つまり複数の電界緩和構造21）を取り囲む環状（具体的には四角環状）に形成されている。

[0108] 複数のフィールド領域38は、半導体層7の下端から外周面12側に間隔を空けて半導体層7内に形成され、半導体層7とpn接合部を形成している。複数のフィールド領域38は、半導体層7の厚さ範囲の中間部に対して外周面12側に位置する底部を有していることが好ましい。

[0109] 複数のフィールド領域38は、この形態では、電界緩和構造21からチッ

プ2の周縁側に間隔を空けて形成されている。したがって、複数のフィールド領域38は、鉛直方向Zに電界緩和構造21に対向していない。複数のフィールド領域38は、トレンチ構造16の底壁よりも半導体層7の第2主面4側に位置されている。

[0110] 複数のフィールド領域38の底部は、電界緩和構造21の底部の深さ位置よりも半導体層7の第1主面3側に位置されていてもよい。むしろ、複数のフィールド領域38の底部は、電界緩和構造21の底部の深さ位置よりも半導体層7の第2主面4側に位置されていてもよい。

[0111] 複数のフィールド領域38は、 $1 \times 10^{15} \text{ cm}^{-3}$ 以上 $1 \times 10^{18} \text{ cm}^{-3}$ 以下のp型不純物濃度をピーク値として有していてもよい。フィールド領域38のp型不純物濃度は、ボディ領域15のp型不純物濃度とほぼ等しくてもよい。複数のフィールド領域38のp型不純物濃度は、ボディ領域15のp型不純物濃度も高くてもよい。複数のフィールド領域38のp型不純物濃度は、ボディ領域15のp型不純物濃度よりも低くてもよい。

[0112] 複数のフィールド領域38のp型不純物濃度は、少なくとも1種の3価元素によって調整されていることが好ましい。フィールド領域38の3価元素は、電界緩和構造21の3価元素と同一種であってもよいし、電界緩和構造21の3価元素と異なる種であってもよい。フィールド領域38の3価元素は、ホウ素、アルミニウム、ガリウムおよびインジウムのうちの少なくとも1種であってもよい。

[0113] 複数のフィールド領域38は、電界緩和構造21の緩和幅WRとは異なる幅を有していることが好ましい。つまり、フィールド領域38による電界緩和効果は、複数の電界緩和構造21から切り離して調節されることが好ましい。複数のフィールド領域38の幅は、緩和幅WRよりも小さいことが特に好ましい。むしろ、複数のフィールド領域38の幅は、緩和幅WRよりも大きくてもよい。また、複数のフィールド領域38の幅は、緩和幅WRとほぼ等しくてもよい。

[0114] 複数のフィールド領域38は、電界緩和構造21の緩和ピッチPRとは異

なるピッチで形成されていることが好ましい。複数のフィールド領域38のピッチは、緩和ピッチPRよりも小さいことが特に好ましい。複数のフィールド領域38のピッチは、緩和ピッチPRよりも大きくてもよい。複数のフィールド領域38のピッチは、緩和ピッチPRとほぼ等しくてもよい。

[0115] 半導体装置1は、第1主面3を被覆する層間絶縁膜39を含む。層間絶縁膜39は、「絶縁膜」、「層間膜」、「中間絶縁膜」等と称されてもよい。層間絶縁膜39は、この形態では、第1絶縁膜40および第2絶縁膜41を含む積層構造を有している。第1絶縁膜40は、酸化シリコン膜、窒化シリコン膜および酸窒化シリコン膜のうちの少なくとも1つを含んでいてもよい。第1絶縁膜40は、チップ2（半導体層7）の酸化物からなる酸化シリコン膜を含むことが特に好ましい。

[0116] 第1絶縁膜40は、活性領域9および外周領域10において第1主面3を選択的に被覆している。具体的には、第1絶縁膜40は、活性面11、外周面12および第1～第4接続面13A～13Dを選択的に被覆している。第1絶縁膜40は、活性面11において絶縁膜18に接続され、埋設電極19を露出させている。

[0117] 第1絶縁膜40は、外周面12においてウェル領域37および複数のフィールド領域38を被覆している。第1絶縁膜40は、この形態では、第1～第4側面5A～5Dに連なっている。むしろ、第1絶縁膜40は、外周面12の周縁から内方に間隔を空けて形成され、外周面12の周縁部から半導体層7を露出させていてもよい。第1絶縁膜40は、第1～第4接続面13A～13Dにおいてボディ領域15およびウェル領域37を被覆している。

[0118] 第2絶縁膜41は、第1絶縁膜40の上に積層されている。第2絶縁膜41は、酸化シリコン膜、窒化シリコン膜および酸窒化シリコン膜のうちの少なくとも1つを含んでいてもよい。層間絶縁膜39は、酸化シリコン膜を含むことが好ましい。第2絶縁膜41は、活性領域9および外周領域10において第1絶縁膜40を挟んで第1主面3を被覆している。具体的には、第2絶縁膜41は、第1絶縁膜40を挟んで活性面11、外周面12および第1

～第4 接続面 1 3 A～1 3 Dを選択的に被覆している。

[0119] 第2 絶縁膜 4 1は、活性領域 9において複数のトレンチ構造 1 6（埋設電極 1 9）を被覆している。第2 絶縁膜 4 1は、外周領域 1 0において第1 絶縁膜 4 0を挟んでウェル領域 3 7および複数のフィールド領域 3 8を被覆している。第2 絶縁膜 4 1は、この形態では、第1～第4 側面 5 A～5 Dに連なっている。むろん、第2 絶縁膜 4 1は、外周面 1 2の周縁から内方に間隔を空けて形成され、第1 絶縁膜 4 0と共に第1 主面 3の周縁部を露出させていてもよい。

[0120] 半導体装置 1は、層間絶縁膜 3 9に形成された複数のコンタクト開口 4 2を含む。複数のコンタクト開口 4 2は、複数のトレンチ構造 1 6（埋設電極 1 9）を露出させる複数のコンタクト開口 4 2（図示略）、および、複数のソース領域 3 3を露出させる複数のコンタクト開口 4 2を含む。ソース領域 3 3用の複数のコンタクト開口 4 2は、隣り合う複数のトレンチ構造 1 6の間の領域に形成され、複数のソース領域 3 3および複数のコンタクト領域 3 4を露出させている。

[0121] 半導体装置 1は、第1～第4 接続面 1 3 A～1 3 Dのうちの少なくとも1つを被覆するように層間絶縁膜 3 9内に配置されたサイドウォール構造 4 3を含む。サイドウォール構造 4 3は、第1 絶縁膜 4 0の上に配置され、第2 絶縁膜 4 1によって被覆されている。サイドウォール構造 4 3は、活性面 1 1および外周面 1 2の間に形成された段差を緩和する。

[0122] サイドウォール構造 4 3は、第1～第4 接続面 1 3 A～1 3 Dのうちの少なくとも1つに沿って延びる帯状に形成されている。サイドウォール構造 4 3は、この形態では、平面視において活性面 1 1を取り囲むように第1～第4 接続面 1 3 A～1 3 Dに沿って延びる環状（具体的には四角環状）に形成されている。

[0123] サイドウォール構造 4 3は、外周面 1 2に沿って膜状に延びる部分、および、第1～第4 接続面 1 3 A～1 3 Dに沿って膜状に延びる部分を有している。サイドウォール構造 4 3は、この形態では、最内のフィールド領

域38から活性面11側に間隔を空けて形成され、水平方向および鉛直方向Zに第1絶縁膜40を挟んでウェル領域37に対向している。サイドウォール構造43は、第1絶縁膜40を挟んでボディ領域15に対向していてもよい。

[0124] 図1を参照して、半導体装置1は、層間絶縁膜39の上に配置されたゲートパッド44を含む。ゲートパッド44は、外部からゲート電位が付与される電極である。ゲートパッド44は、「ゲートパッド電極」、「第1パッド電極」等と称されてもよい。ゲートパッド44は、層間絶縁膜39側からこの順に積層されたTi系金属膜およびAl系金属膜を含む積層構造を有していてもよい。

[0125] ゲートパッド44は、この形態では、層間絶縁膜39のうち活性領域9を被覆する部分の上に配置されている。具体的には、ゲートパッド44は、平面視において外周面12から間隔を空けて活性面11の上に配置されている。ゲートパッド44は、平面視において活性面11の一辺（この形態では第2接続面13B）の中央部に近接する領域に配置されている。

[0126] むろん、ゲートパッド44は、第1～第4接続面13A～13Dの中央部のいずれかに沿う領域に配置されていてもよい。むろん、ゲートパッド44は、平面視において活性面11の任意の角部に配置されていてもよい。また、ゲートパッド44は、平面視において活性面11の中央部に配置されていてもよい。ゲートパッド44は、この形態では、平面視において四角形状に形成されている。

[0127] 半導体装置1は、ゲートパッド44から層間絶縁膜39の上に引き出された少なくとも1つ（この形態では複数）のゲート配線45を含む。ゲート配線45は、「配線」、「配線電極」等と称されてもよい。複数のゲート配線45は、この形態では、平面視において外周面12から間隔を空けて活性面11の上に配置されている。

[0128] 複数のゲート配線45は、層間絶縁膜39側からこの順に積層されたTi系金属膜およびAl系金属膜を含む積層構造を有していてもよい。複数のゲ

ート配線45は、この形態では、第1ゲート配線45Aおよび第2ゲート配線45Bを含む。

[0129] 第1ゲート配線45Aは、ゲートパッド44から第1接続面13A側に向けて引き出され、複数のトレンチ構造16の一部（具体的には一端部）に交差（具体的には直交）するように活性面11の周縁に沿ってライン状に延びている。第1ゲート配線45Aは、複数のコンタクト開口42を介して層間絶縁膜39を貫通し、複数のトレンチ構造16の一端部に電氣的に接続されている。

[0130] 第2ゲート配線45Bは、ゲートパッド44から第3接続面13C側に向けて引き出され、複数のトレンチ構造16の一部（具体的には他端部）に交差（具体的には直交）するように活性面11の周縁に沿ってライン状に延びている。第2ゲート配線45Bは、複数のコンタクト開口42を介して層間絶縁膜39を貫通し、複数のトレンチ構造16の他端部に電氣的に接続されている。

[0131] 半導体装置1は、ゲートパッド44およびゲート配線45から間隔を空けて層間絶縁膜39の上に配置されたソースパッド46を含む。ソースパッド46は、外部からソース電位が付与される電極である。ソースパッド46は、「ソースパッド電極」、「第2パッド電極」等と称されてもよい。ソースパッド46は、層間絶縁膜39側からこの順に積層されたTi系金属膜およびAl系金属膜を含む積層構造を有していてもよい。

[0132] ソースパッド46は、この形態では、平面視において外周面12から間隔を空けて活性面11の上に配置されている。ソースパッド46は、この形態では、平面視においてゲートパッド44に沿って窪んだ凹部を有する多角形状に形成されている。むしろ、ソースパッド46は、平面視において四角形状に形成されていてもよい。

[0133] ソースパッド46は、複数のコンタクト開口42を介して層間絶縁膜39を貫通し、ボディ領域15、複数のソース領域33および複数のコンタクト領域34A、34Bに電氣的に接続されている。つまり、ソースパッド46

は、ボディ領域15および複数のコンタクト領域34A、34Bを介して複数の電界緩和構造21に電氣的に接続されている。

[0134] 半導体装置1は、第2主面4を被覆するドレインパッド47を含む。ドレインパッド47は、外部からドレイン電位が付与される電極である。ドレインパッド47は、「ドレインパッド電極」、「第3パッド電極」等と称されてもよい。ドレインパッド47は、第2主面4から露出したベース層6とオーミック接触を形成している。

[0135] つまり、ドレインパッド47は、ベース層6を介して複数のドリフト領域8に電氣的に接続されている。ドレインパッド47は、チップ2の周縁（第1～第4側面5A～5D）に連なるように第2主面4の全域を被覆していてもよい。ドレインパッド47は、チップ2の周縁部を露出させるように、チップ2の周縁から内方に間隔を空けて第2主面4を被覆していてもよい。

[0136] ソースパッド46およびドレインパッド47の間（第1主面3および第2主面4の間）に印加可能なブレイクダウン電圧は、500V以上3000V以下であってもよい。ブレイクダウン電圧は、500V以上1000V以下、1000V以上1500V以下、1500V以上2000V以下、2000V以上2500V以下、および、2500V以上3000V以下のいずれか1つの範囲に属する値を有していてもよい。

[0137] 図13は、半導体装置1の製造に使用されるウエハ50を示す概略図である。ウエハ50は、ベース層6の基材であり、SiC単結晶を含む。ウエハ50は、扁平な円盤状に形成されている。むしろ、ウエハ50は、扁平な直方体形状に形成されていてもよい。ウエハ50は、一方側の第1ウエハ主面51、他方側の第2ウエハ主面52、ならびに、第1ウエハ主面51および第2ウエハ主面52を接続するウエハ側面53を有している。

[0138] 第1ウエハ主面51はベース層6の上端に対応し、第2ウエハ主面52はベース層6の下端に対応している。第1ウエハ主面51および第2ウエハ主面52は、SiC単結晶のc面によって形成されている。第1ウエハ主面51はSiC単結晶のシリコン面によって形成され、第2ウエハ主面52はS

i C単結晶のカーボン面によって形成されている。ウエハ50（第1ウエハ主面51および第2ウエハ主面52）は、前述のオフ方向 $D_0$ およびオフ角 $\theta_0$ を有している。

[0139] ウエハ50は、ウエハ側面53においてSiC単結晶の結晶方位を示す目印54を有している。目印54は、オリエンテーションフラットおよびオリエンテーションノッチのいずれか一方または双方を含んでいてもよい。オリエンテーションフラットは、平面視において直線状に切り欠かれた切り欠き部からなる。オリエンテーションノッチは、平面視において第1ウエハ主面51の中央部に向けて凹形状（たとえば先細り形状）に切り欠かれた切り欠き部からなる。

[0140] 目印54は、m軸方向に延びる第1のオリエンテーションフラット、および、a軸方向に延びる第2のオリエンテーションフラットのいずれか一方または双方を含んでいてもよい。目印54は、m軸方向に窪んだオリエンテーションノッチ、および、a軸方向に窪んだオリエンテーションノッチのいずれか一方または双方を含んでいてもよい。図12では、平面視においてm軸方向（第1方向X）に延びるオリエンテーションフラットが示されている。

[0141] たとえば、ウエハ50には、アライメントマーク等によって複数のデバイス領域55および複数の切断予定ライン56が設定される。各デバイス領域55は、半導体装置1に対応する領域である。複数のデバイス領域55は、平面視において四角形状にそれぞれ設定されている。

[0142] 複数のデバイス領域55は、この形態では、平面視において第1方向Xおよび第2方向Yに沿って行列状に設定される。複数のデバイス領域55は、平面視において第1ウエハ主面51の周縁から内方に間隔を空けてそれぞれ設定されている。複数の切断予定ライン56は、複数のデバイス領域55を区画するように第1方向Xおよび第2方向Yに沿って延びる格子状に設定されている。

[0143] 図14は、半導体装置1の製造方法例を示すフローチャートである。図15A～図15Gは、半導体装置1の製造方法例を示す断面図である。図15

A～図15Gは、図6に対応する断面図である。

- [0144] まず、図15Aを参照して、前述のウエハ50の用意工程が実施される（図14のステップS1）。次に、半導体層7の形成工程が実施される（図14のステップS2）。半導体層7は、エピタキシャル成長法によって第1ウエハ主面51（ウエハ50）を起点に形成される。
- [0145] 次に、図15Bを参照して、ボディ領域15の形成工程が実施される（図14のステップS3）。ボディ領域15の形成工程では、p型不純物が半導体層7の全域に導入される。これにより、半導体層7の表層部の全域にボディ領域15が形成される。
- [0146] 次に、図15Cを参照して、ソース領域33の形成工程が実施される（図14のステップS4）。ソース領域33の形成工程では、n型不純物が半導体層7（ボディ領域15の表層部）に選択的に導入される。これにより、ボディ領域15の表層部にソース領域33が形成される。
- [0147] 次に、図15Dを参照して、複数のトレンチ17の形成工程が実施される。まず、所定パターンを有する第1マスク60が形成される（図14のステップS5）。第1マスク60は、無機マスク（ハードマスク）であることが好ましい。第1マスク60は、複数のトレンチ17を形成すべき領域を露出させる複数の第1開口61を有している。次に、第1マスク60を介するエッチング法によって、半導体層7の不要な部分が除去される。エッチング法は、ウエットエッチング法およびドライエッチング法のいずれか一方または双方であってもよい。エッチング法は、RIE（Reactive Ion Etching）法であることが好ましい。これにより、半導体層7の上端に複数のトレンチ17が形成される（図14のステップS6）。また、半導体層7の上端に活性面11、外周面12および第1～第4接続面12A～12Dが形成される。
- [0148] 次に、図15Eを参照して、第1マスク60を半導体層7上に残したまま、複数の電界緩和構造21の形成工程が実施される（図14のステップS7）。電界緩和構造21の形成工程では、第1マスク60を介してp型不純物が半導体層7に選択的に導入される。これにより、各トレンチ17の底部に

電界緩和構造 21 が形成される。

[0149] 電界緩和構造 21 の形成方法として、種々のイオン注入方法が適用できる。たとえば、電界緩和構造 21 は、チャネリングイオン注入法によって形成されてもよい。チャネリング注入工程は、オフ角  $\theta_0$  のデータ（情報）に基づいて実施される。チャネリング中注入工程であれば、電界緩和構造 21 を半導体層 7 の深い位置に選択的に簡単に形成することができる。電界緩和構造 21 がチャネリングイオン注入法によって形成される場合、電界緩和構造 21 は、ボディ領域 15 よりも先に形成されてもよい。その後、第 1 マスク 60 が除去される。

[0150] 次に、図 15 F を参照して、複数のコンタクト領域 34 A, 34 B の形成工程が実施される。まず、所定パターンを有する第 2 マスク 62 が形成される（図 14 のステップ S8）。第 2 マスク 62 は、無機マスク（ハードマスク）であることが好ましい。第 2 マスク 62 は、複数のコンタクト領域 34 A, 34 B を形成すべき領域を露出させる複数の第 2 開口 63 を有している。

[0151] 次に、第 2 マスク 62 を介するイオン注入法によって p 型不純物を半導体層 7 の表層部に導入することによって、複数のコンタクト領域 34 A, 34 B が形成される。この形態では、第 1 ウエハ主面 51 に対して所定の角度をつけた斜め注入が実施される。これにより、第 1 ウエハ主面 51 およびトレンチ 17 の底部に加えて、トレンチ 17 の側面にもイオンを注入することができる。一方、前述のように、トレンチ構造 16 が縦長柱状に延びるアスペクト比  $D_T/W_T$ （たとえば、1 以上 5 以下）を有しており、トレンチ幅  $W_T$  に比べてトレンチ深さ  $D_T$  が遥かに大きい。そのため、トレンチ 17 の側面全体に均等にイオン注入するために注入角度を大きくする必要がある。その結果、トレンチ 17 の側面からのイオン注入深さが浅くなり、得られた複数のコンタクト領域 34 A, 34 B では、第 2 厚さ  $T_{2A} < 第 1 厚さ T_{1A}$ , 第 3 厚さ  $T_{3A}$ 、および第 2 厚さ  $T_{2B} < 第 1 厚さ T_{1B}$ , 第 3 厚さ  $T_{3B}$  となる。

[0152] 次に、図15Gを参照して、絶縁膜18の形成工程が実施される（図14のステップS10）。絶縁膜18の形成工程は、第1絶縁膜40の形成工程を兼ねている。絶縁膜18は、CVD（Chemical Vapor Deposition）法および酸化処理法のいずれか一方または双方によって形成されてもよい。絶縁膜18および第1絶縁膜40は、典型的には、熱酸化処理法によって形成される。絶縁膜18は複数のトレンチ17の壁面に膜状に形成され、第1絶縁膜40は半導体層7の上端のうち複数のトレンチ17外の領域に膜状に形成される。

[0153] 次に、埋設電極19の形成工程が実施される（図14のステップS11）。この工程は、絶縁膜18の上にベース電極膜を形成する工程を含む。ベース電極膜は、この形態では、導電性ポリシリコンを含む。ベース電極膜は、複数のトレンチ17を埋め戻し、半導体層7の上端を被覆する。ベース電極膜は、CVD法によって形成されてもよい。次に、埋設電極19の不要な部分がエッチング法によって除去される。埋設電極19の不要な部分は、絶縁膜18が露出するまで除去される。エッチング法は、ウエットエッチング法およびドライエッチング法のいずれか一方または双方であってもよい。これにより、複数のトレンチ17内に複数の埋設電極19がそれぞれ埋設され、複数のトレンチ構造16が形成される。

[0154] 次に、層間絶縁膜39（第2絶縁膜41）の形成工程が実施される（図14のステップS12）。層間絶縁膜39は、CVD法によって形成されてもよい。層間絶縁膜39には、所定レイアウトを有するマスク（図示せず）を介するエッチング法によって所定レイアウトを有する複数のコンタクト開口42が形成される。

[0155] 次に、ゲートパッド44、ゲート配線45およびソースパッド46の形成工程が実施される（図14のステップS13）。ゲートパッド44、ゲート配線45およびソースパッド46は、スパッタ法によって金属膜を層間絶縁膜39の上に堆積させた後、所定レイアウトを有するマスク（図示せず）を介するエッチング法によって所定レイアウトに成形されることによって形成

される。

[0156] 次に、ドレインパッド47の形成工程が実施される（図14のステップS14）。ドレインパッド47は、スパッタ法によって金属膜を第2ウエハ主面52の上に堆積させることによって形成される。その後、ウエハ50が複数の切断予定ライン56に沿って切断される（図14のステップS15）。以上を含む工程を経て、1枚のウエハ50から複数の半導体装置1が製造される。

[0157] 以上のように、トレンチ17の底壁に電界緩和構造21が形成されているので、MISFET（Metal Insulator Semiconductor Field Effect Transistor）に係るトレンチゲート構造のトレンチ17の底壁への電界集中を緩和することができる。また、電界緩和構造21が複数のコンタクト領域34A、34Bに接続されているため、複数のコンタクト領域34A、34Bを介して電界緩和構造21を所定の電位（この形態では、ソース電位）に固定することができる。たとえば、ソース電位を接地電位にすることにより、トレンチ17の底壁への電界集中を安定して緩和することができる。

[0158] また、電界緩和構造21へのコンタクト用の複数のコンタクト領域34A、34Bが、各トレンチ17の幅方向一方側および他方側のそれぞれに分かれて配置されている。この形態では、各メサ部20のトレンチ17の長さ方向において、第1コンタクト領域34Aおよび第2コンタクト領域34Bが左右交互に間隔を空けて配列されている。これにより、ソース領域33が第2方向Yにおいてジグザグ状に形成され、第2方向Y（トレンチ17の長さ方向）に複数の第1チャンネル区間35および複数の第2チャンネル区間36が交互に配列される。その結果、トレンチ17の長さ方向に均等にチャンネルを形成することができるので、短絡時の電流バランスを均等にすることができる。よって、メサ部20における部分的な電流集中を防止でき、破壊耐量を向上することができる。

[0159] たとえば、各トレンチ17の幅方向一方側のみを選択的に、コンタクト領域34Aが形成されている形態では、チャンネル電流が各トレンチ17の幅方

向他方側に偏る。そのため、各トレンチ 17 の幅方向他方側に電流が集中し、短絡時に破壊に至るケースが増える。これに対し、前述の形態では、トレンチ 17 の長さ方向にチャンネルを均等にバランスよく形成できるので、電流集中を防止して破壊耐量を向上することができる。

[0160] 図 16～図 22 は、半導体装置 1 の第 1～第 6 変形例を示す図である。次に、図 16～図 22 を参照して、半導体装置 1 の変形例について説明する。

[0161] 図 16 を参照して、複数の電界緩和構造 21 の側面 22 は、トレンチ 17 の幅方向における中央に位置していてもよい。より詳細には、各電界緩和構造 21 は、ボディ領域 15 と一体的に形成され、トレンチ 17 に対して第 1 方向 X の一方側に形成されている。この形態では、各電界緩和構造 21 は、隣り合う 2 つのトレンチ 17 に挟まれたボディ領域 15 の一部から鉛直方向 Z においてトレンチ 17 の底壁よりも下方に延び、かつ第 1 主面 3 に沿う水平方向に沿って広がり、トレンチ 17 の底壁に重なっている。これにより、各電界緩和構造 21 は、各トレンチ 17 内において、トレンチ 17 の側壁の下部および側壁の下部に連続するトレンチ 17 の底壁として露出する略 L 字状の露出面を有している。

[0162] 電界緩和構造 21 は、トレンチ 17 の底壁よりも第 2 主面 4 側のベース部 57 と、隣り合う 2 つのトレンチ 17 に挟まれた突出部 58 とを一体的に有していてもよい。

[0163] ベース部 57 は、各トレンチ 17 に重なり、各トレンチ 17 の側壁を第 1 方向 X に横切っている。ベース部 57 は、メサ部 20 の直下の領域よりも水平方向の外側に張り出した端部を有している。突出部 58 は、ベース部 57 から各トレンチ 17 の側壁に沿ってメサ部 20 の内側に延び、ボディ領域 15 の底部に接続されている。突出部 58 は、トレンチ 17 の底壁から鉛直方向 Z にボディ領域 15 まで形成されている。

[0164] 複数の第 1 コンタクト領域 34 A および複数の第 2 コンタクト領域 34 B は、ボディ領域 15 および突出部 58 を鉛直方向 Z に貫通し、さらにベース部 57 に接続されている。

- [0165] なお、図示は省略するが、複数の電界緩和構造 2 1 が第 2 方向 Y に間隔を空けて配列されていてもよい。この場合、第 2 コンタクト領域 3 4 B に対応する電界緩和構造 2 1 は、トレンチ 1 7 に対して第 1 方向 X の他方側（つまり、図 1 6 の電界緩和構造 2 1 とはトレンチ 1 7 を挟んで反対側）に形成されていてもよい。これにより、当該電界緩和構造 2 1 の突出部 5 8 およびベース部 5 7 に第 2 コンタクト領域 3 4 B を接続することができる。
- [0166] この構成によれば、電界緩和構造 2 1 へのコンタクト用の複数のコンタクト領域 3 4 A, 3 4 B が、各トレンチ 1 7 の幅方向一方側および他方側のそれぞれに分かれて配置されている（図 1 6 では、第 1 コンタクト領域 3 4 のみを示している）。これにより、トレンチ 1 7 の長さ方向に均等にチャンネルを形成することができるので、短絡時の電流バランスを均等にすることができる。その結果、メサ部 2 0 における部分的な電流集中を防止でき、破壊耐量を向上することができる。
- [0167] 図 1 7 および図 1 8 を参照して、複数のトレンチ 1 7 のうちの一对のトレンチ 1 7 A, 1 7 B の一方のトレンチ 1 7 A の側面に沿って形成された第 1 コンタクト領域 3 4 A と、他方のトレンチ 1 7 B の側面に沿って形成された第 2 コンタクト領域 3 4 B とが一体化し、一方のトレンチ 1 7 A と他方のトレンチ 1 7 B に跨る 1 つのコンタクト領域 5 9 が形成されていてもよい。なお、図 1 7 および図 1 8 では、一例として参照符号「1 7 A」および「1 7 B」を 1 つずつ示しているが、一对のトレンチ 1 7 A, 1 7 B は、任意の一对のトレンチ 1 7 から選択してもよい。
- [0168] コンタクト領域 5 9 は、平面視において千鳥状パターンで配列されている。たとえば、第 1 方向 X において複数のメサ部 2 0 のうち一对のメサ部 2 0 を第 1 メサ部 2 0 A および第 2 メサ部 2 0 B と定義する。第 1 メサ部 2 0 A には、複数のコンタクト領域 5 9 A（これを「第 1 コンタクト領域」と称してもよい。）がトレンチ構造 1 6 の延在方向に間隔を空けて配列されている。第 2 メサ部 2 0 B には、複数のコンタクト領域 5 9 B（これを「第 2 コンタクト領域」と称してもよい。）がトレンチ構造 1 6 の延在方向に間隔を空

けて配列されている。複数のコンタクト領域59Aおよび複数のコンタクト領域59Bは、第1方向Xにおいて互いに重ならないように配置されている。これにより、複数のコンタクト領域59Aおよび複数のコンタクト領域59Bが、全体として千鳥状パターンで配列されている。

[0169] 各メサ部20において、複数のコンタクト領域59が形成されていない領域は、チャンネル区間64である。チャンネル区間64は、第2方向Yに一定の幅を有する領域である。一方、各メサ部20において、複数のコンタクト領域59が形成された領域は、非チャンネル区間65である。非チャンネル区間65は、第2方向Yに一定の幅を有する領域である。各メサ部20では、トレンチ構造16の延在方向にチャンネル区間64および非チャンネル区間65が交互に配列されている。

[0170] この構成によれば、各トレンチ17の両側にチャンネル区間64および非チャンネル区間65が交互に配列されている。これにより、トレンチ17の長さ方向に均等にチャンネルを形成することができるので、短絡時の電流バランスを均等にすることができる。その結果、メサ部20における部分的な電流集中を防止でき、破壊耐量を向上することができる。

[0171] 図19を参照して、各電界緩和構造21の側面22は、トレンチ17の側面から鉛直方向Zに面一な平面形状である必要はなく、水平方向（第1方向Xおよび第2方向Yの少なくとも一方）に向かって膨らむ膨出部66を有していてもよい。

[0172] 図20を参照して、半導体装置1の素子構造は、図6～図10のMISFET構造とは異なり、IGBT (Insulated Gate Bipolar Transistor) 構造であってもよい。この場合、ベース層6に変えて、p型のコレクタ領域71が形成されていてもよい。また、ボディ領域15によりp型のベース領域72が形成され、ソース領域33によりn型のエミッタ領域73が形成されていてもよい。

[0173] この構成によれば、電界緩和構造21へのコンタクト用の複数のコンタクト領域34A、34Bが、各トレンチ17の幅方向一方側および他方側のそ

れぞれに分かれて配置されている（図20では、第1コンタクト領域34のみを示している）。これにより、トレンチ17の長さ方向に均等にチャンネルを形成することができるので、IGBTの短絡時の電流バランスを均等にすることができる。その結果、メサ部20における部分的な電流集中を防止でき、破壊耐量を向上することができる。

[0174] 複数の第1コンタクト領域34Aおよび複数の第2コンタクト領域34Bは、第2方向Yにおいて1つずつ左右交互に間隔を空けて配列されている必要はなく、たとえば図21に示すように、複数個ずつ（図21では、2つずつ）左右交互に間隔を空けて配列されていてもよいし、図22に示すように、第2方向Yに間隔を空けずに交互に配列されていてもよい。

[0175] 本開示の実施形態について説明したが、本開示は他の形態で実施することもできる。

[0176] たとえば、前述の各実施形態では、SiC単結晶をそれぞれ含むベース層6および半導体層7が採用された。しかし、ベース層6および半導体層7の少なくとも1つまたは全部は、SiC単結晶以外のワイドバンドギャップ半導体の単結晶を含んでいてもよい。

[0177] ワイドバンドギャップ半導体は、シリコンのバンドギャップよりも大きいバンドギャップを有する半導体である。ワイドバンドギャップ半導体の単結晶として、炭化シリコン（SiC）、窒化ガリウム（GaN）、ダイヤモンド（C）、酸化ガリウム（Ga<sub>2</sub>O<sub>3</sub>）等が例示される。ベース層6および半導体層7は、同一種類の単結晶によって構成されていてもよいし、異なる種類の単結晶によって構成されていてもよい。また、ベース層6および半導体層7の少なくとも1つまたは全部は、シリコン（Si）により構成されていてもよい。

[0178] 以下、この明細書および図面から抽出される特徴例が示される。以下、括弧内の英数字等は前述の実施形態における対応構成要素等を表すが、各付記（Clause）の範囲を実施形態に限定する趣旨ではない。以下の項目に係る「半導体装置」は、必要に応じて「SiC半導体装置」、「ワイドバンドギャ

ップ半導体装置」、「半導体スイッチング装置」、「半導体整流装置」、「MISFET装置」、「IGBT装置」、「ダイオード装置」等に置き換えられてもよい。

[0179] [付記1-1]

第1主面(3)およびその反対側の第2主面(4)を有するチップ(2)と、

前記第1主面(3)の表層部に形成された第1導電型の第1不純物領域(7)と、

前記第1不純物領域(7)の表層部に形成された第2導電型の第2不純物領域(15)と、

前記第2不純物領域(15)の表層部に形成された第1導電型の第3不純物領域(33)と、

前記第1主面(3)から前記第3不純物領域(33)および前記第2不純物領域(15)を通して前記第1不純物領域(7)に達するトレンチ(17)と、

前記トレンチ(17)の底部に形成された第2導電型の電界緩和構造(21)と、

前記第1主面(3)から前記第2主面(4)に向かって前記トレンチ(17)の一方側の側面に沿って形成され、前記第2不純物領域(15)および前記電界緩和構造(21)に電氣的に接続された第1コンタクト領域(34A)と、

前記第1主面(3)から前記第2主面(4)に向かって前記トレンチ(17)の他方側の側面に沿って形成され、前記第2不純物領域(15)および前記電界緩和構造(21)に電氣的に接続され、前記第1コンタクト領域(34A)から物理的に分離された第2コンタクト領域(34B)とを含み、

複数の前記第1コンタクト領域(34A)および複数の前記第2コンタクト領域(34B)が、前記トレンチ(17)の長さ方向に沿って配列されている、半導体装置(1)。

[0180] この構成によれば、トレンチ（１７）の底部に電界緩和構造（２１）が形成されているので、トレンチ（１７）の底部への電界集中を緩和することができる。また、電界緩和構造（２１）が複数の第１コンタクト領域（３４Ａ）および第２コンタクト領域（３４Ｂ）に接続されているため、複数の第１コンタクト領域（３４Ａ）および第２コンタクト領域（３４Ｂ）を介して電界緩和構造（２１）を所定の電位に固定することができる。

[0181] また、電界緩和構造（２１）へのコンタクト用の複数の第１コンタクト領域（３４Ａ）および第２コンタクト領域（３４Ｂ）が、トレンチ（１７）の幅方向一方側および他方側のそれぞれに分かれて配置されている。これにより、トレンチ（１７）の長さ方向に均等にチャンネルを形成することができるので、短絡時の電流バランスを均等にすることができる。よって、部分的な電流集中を防止でき、破壊耐量を向上することができる。

[0182] たとえば、トレンチ（１７）の幅方向一方側のみを選択的に、コンタクト領域が形成されている形態では、チャンネル電流がトレンチ（１７）の幅方向他方側に偏る。そのため、トレンチ（１７）の幅方向他方側に電流が集中し、短絡時に破壊に至るケースが増える。これに対し、上記の構成では、トレンチ（１７）の長さ方向にチャンネルを均等にバランスよく形成できるので、電流集中を防止して破壊耐量を向上することができる。

[0183] [付記１－２]

前記第１コンタクト領域（３４Ａ）および前記第２コンタクト領域（３４Ｂ）は、それぞれ、前記トレンチ（１７）の深さ方向に前記トレンチ（１７）の側面に沿って延び、前記トレンチ（１７）の側面から第１厚さ（Ｔ１Ａ，Ｔ１Ｂ）を有する第１部分（２３，２６）と、前記第１部分（２３，２６）から前記トレンチ（１７）の底面に沿って延び、前記トレンチ（１７）の底面から前記第１厚さ（Ｔ１Ａ，Ｔ１Ｂ）よりも大きな第２厚さ（Ｔ２Ａ，Ｔ２Ｂ）を有する第２部分（２４，２７）とを一体的に有している、付記１－１に記載の半導体装置（１）。

[0184] [付記１－３]

前記第1コンタクト領域(34A)および前記第2コンタクト領域(34B)は、それぞれ、前記第1部分(23, 26)の上端部から前記トレンチ(17)の反対側に向かって前記第1主面(3)に沿って形成された第3部分(25, 28)を前記第1部分(23, 26)および前記第2部分(24, 27)と一体的に有している、付記1-2に記載の半導体装置(1)。

[0185] [付記1-4]

前記第1コンタクト領域(34A)および前記第2コンタクト領域(34B)の前記第1部分(23, 26)、前記第2部分(24, 27)および前記第3部分(25, 28)は、前記トレンチ(17)の長さ方向において同じ幅(WA, WB)を有している、付記1-3に記載の半導体装置(1)。

[0186] [付記1-5]

複数の前記第1コンタクト領域(34A)および複数の前記第2コンタクト領域(34B)が、前記トレンチ(17)の長さ方向に沿って間隔を空けて配列されている、付記1-1~付記1-4のいずれか一項に記載の半導体装置(1)。

[0187] [付記1-6]

複数の前記第1コンタクト領域(34A)および複数の前記第2コンタクト領域(34B)が、前記トレンチ(17)の長さ方向に沿って間隔を空けて交互に配列されている、付記1-1~付記1-5のいずれか一項に記載の半導体装置(1)。

[0188] [付記1-7]

複数のトレンチ(17)が第1方向(X)に間隔を空けて配列されており、

前記複数の第1コンタクト領域(34A)は、前記複数のトレンチ(17)の全体にわたって、各前記トレンチ(17)の前記第1方向(X)の一方側に統一されて配置されており、

前記複数の第2コンタクト領域(34B)は、前記複数のトレンチ(17)の全体にわたって、各前記トレンチ(17)の前記第1方向(X)の他方

側に統一されて配置されている、付記 1 - 6 に記載の半導体装置 (1)。

[0189] [付記 1 - 8]

前記複数のトレンチ (17) のうちの一对の前記トレンチ (17A) の一方の前記トレンチ (17) の前記複数の第 1 コンタクト領域 (34A) の間の領域 (29) に対して、前記第 1 方向 (X) に隣接する位置に、他方の前記トレンチ (17B) の前記第 2 コンタクト領域 (34B) が配置されている、付記 1 - 7 に記載の半導体装置 (1)。

[0190] [付記 1 - 9]

前記一对のトレンチ (17) に挟まれた前記チップ (2) のメサ部 (20) において、前記第 3 不純物領域 (33) は、前記複数の第 1 コンタクト領域 (34A) および前記複数の第 2 コンタクト領域 (34B) の間を通過して、前記第 1 方向 (X) に交差する第 2 方向 (Y) に沿ってジグザグ状に形成されている、付記 1 - 8 に記載の半導体装置 (1)。

[0191] [付記 1 - 10]

前記電界緩和構造 (21) は、前記トレンチ (17) の深さ方向において、前記トレンチ (17) の両側面に対して面一な側面 (22) を有している、付記 1 - 1 ~ 付記 1 - 9 のいずれか一項に記載の半導体装置 (1)。

[0192] [付記 1 - 11]

前記電界緩和構造 (21) は、前記トレンチ (17) の両側面の少なくとも一方の側面から横方向に膨らむ膨出部 (66) を有している、付記 1 - 1 ~ 付記 1 - 10 のいずれか一項に記載の半導体装置 (1)。

[0193] [付記 1 - 12]

複数の前記トレンチ (17) が間隔を空けて配列されており、

前記複数のトレンチ (17) のうちの一对の前記トレンチ (17A) の一方の前記トレンチ (17) の側面に沿って形成された前記第 1 コンタクト領域 (34A) と、他方の前記トレンチ (17B) の側面に沿って形成された前記第 2 コンタクト領域 (34B) とが一体化し、前記一方のトレンチ (17A) と前記他方のトレンチ (17B) に跨る 1 つのコンタクト領域 (59)

)を形成している、付記1-1~付記1-4、付記1-10および付記1-11のいずれか一項に記載の半導体装置(1)。

[0194] [付記1-13]

前記第1不純物領域(7)に対して前記第2主面(4)側に形成された第1導電型のドレイン領域(6)と、  
前記第2不純物領域(15)により形成されたボディ領域(15)と、  
前記第3不純物領域(33)により形成されたソース領域(33)と、  
前記トレンチ(17)、前記トレンチ(17)の壁面を被覆する絶縁膜(18)、および前記トレンチ(17)に埋設された埋設電極(19)により形成されたトレンチゲート構造(16)とを含む、付記1-1~付記1-12のいずれか一項に記載の半導体装置(1)。

[0195] [付記1-14]

前記第1不純物領域(7)に対して前記第2主面(4)側に形成された第2導電型のコレクタ領域(71)と、  
前記第2不純物領域(15)により形成されたベース領域(72)と、  
前記第3不純物領域(33)により形成されたエミッタ領域(73)と、  
前記トレンチ(17)、前記トレンチ(17)の壁面を被覆する絶縁膜(18)、および前記トレンチ(17)に埋設された埋設電極(19)により形成されたトレンチゲート構造(16)とを含む、付記1-1~付記1-12のいずれか一項に記載の半導体装置(1)。

[0196] [付記1-15]

前記チップ(2)は、SiCチップ(2)を含む、付記1-1~付記1-14のいずれか一項に記載の半導体装置(1)。

## 符号の説明

[0197] 1 : 半導体装置  
2 : チップ  
3 : 第1主面  
4 : 第2主面

- 5 A : 第1側面
- 5 B : 第2側面
- 5 C : 第3側面
- 5 C : 第4側面
- 5 D : 第4側面
- 6 : ベース層
- 7 : 半導体層
- 7 a : 下側領域
- 8 : ドリフト領域
- 9 : 活性領域
- 1 0 : 外周領域
- 1 1 : 活性面
- 1 2 : 外周面
- 1 2 A : 第4接続面
- 1 2 B : 第4接続面
- 1 2 C : 第4接続面
- 1 2 D : 第4接続面
- 1 3 A : 第1接続面
- 1 3 B : 第2接続面
- 1 3 C : 第3接続面
- 1 3 C : 第4接続面
- 1 3 D : 第4接続面
- 1 4 : 活性台地
- 1 5 : ボディ領域
- 1 6 : トレンチ構造
- 1 7 : トレンチ
- 1 7 A : トレンチ
- 1 7 B : トレンチ

- 1 8 : 絶縁膜
- 1 9 : 埋設電極
- 2 0 : メサ部
- 2 0 A : 第1メサ部
- 2 0 B : 第2メサ部
- 2 1 : 電界緩和構造
- 2 2 : 側面
- 2 3 : 第1部分
- 2 4 : 第2部分
- 2 5 : 第3部分
- 2 6 : 第1部分
- 2 7 : 第2部分
- 2 8 : 第3部分
- 2 9 : 領域
- 3 0 : 領域
- 3 1 : チャネル部
- 3 2 : 非チャネル部
- 3 3 : ソース領域
- 3 4 A : 第1コンタクト領域
- 3 4 B : 第2コンタクト領域
- 3 5 : 第1チャネル区間
- 3 6 : 第2チャネル区間
- 3 7 : ウェル領域
- 3 8 : フィールド領域
- 3 9 : 層間絶縁膜
- 4 0 : 第1絶縁膜
- 4 1 : 第2絶縁膜
- 4 2 : コンタクト開口

- 4 3 : サイドウォール構造
- 4 4 : ゲートパッド
- 4 5 : ゲート配線
- 4 5 A : 第1ゲート配線
- 4 5 B : 第2ゲート配線
- 4 6 : ソースパッド
- 4 7 : ドレインパッド
- 4 9 : 重複チャンネル区間
- 5 0 : ウエハ
- 5 1 : 第1ウエハ主面
- 5 2 : 第2ウエハ主面
- 5 3 : ウエハ側面
- 5 4 : 目印
- 5 5 : デバイス領域
- 5 6 : 切断予定ライン
- 5 7 : ベース部
- 5 8 : 突出部
- 5 9 : コンタクト領域
- 5 9 A : コンタクト領域
- 5 9 B : コンタクト領域
- 6 0 : 第1マスク
- 6 1 : 第1開口
- 6 2 : 第2マスク
- 6 3 : 第2開口
- 6 4 : チャンネル区間
- 6 5 : 非チャンネル区間
- 6 6 : 膨出部
- 7 1 : コレクタ領域

- 7 2 : ベース領域
- 7 3 : エミッタ領域

## 請求の範囲

- [請求項1] 第1主面およびその反対側の第2主面を有するチップと、  
前記第1主面の表層部に形成された第1導電型の第1不純物領域と、  
、  
前記第1不純物領域の表層部に形成された第2導電型の第2不純物領域と、  
前記第2不純物領域の表層部に形成された第1導電型の第3不純物領域と、  
前記第1主面から前記第3不純物領域および前記第2不純物領域を  
通って前記第1不純物領域に達するトレンチと、  
前記トレンチの底部に形成された第2導電型の電界緩和構造と、  
前記第1主面から前記第2主面に向かって前記トレンチの一方側の  
側面に沿って形成され、前記第2不純物領域および前記電界緩和構造  
に電氣的に接続された第1コンタクト領域と、  
前記第1主面から前記第2主面に向かって前記トレンチの他方側の  
側面に沿って形成され、前記第2不純物領域および前記電界緩和構造  
に電氣的に接続され、前記第1コンタクト領域から物理的に分離され  
た第2コンタクト領域とを含み、  
複数の前記第1コンタクト領域および複数の前記第2コンタクト領  
域が、前記トレンチの長さ方向に沿って配列されている、半導体装置  
。
- [請求項2] 前記第1コンタクト領域および前記第2コンタクト領域は、それぞ  
れ、前記トレンチの深さ方向に前記トレンチの側面に沿って延び、前  
記トレンチの側面から第1厚さを有する第1部分と、前記第1部分か  
ら前記トレンチの底面に沿って延び、前記トレンチの底面から前記第  
1厚さよりも大きな第2厚さを有する第2部分とを一体的に有してい  
る、請求項1に記載の半導体装置。
- [請求項3] 前記第1コンタクト領域および前記第2コンタクト領域は、それぞ

れ、前記第1部分の上端部から前記トレンチの反対側に向かって前記第1主面に沿って形成された第3部分を前記第1部分および前記第2部分と一体的に有している、請求項2に記載の半導体装置。

[請求項4] 前記第1コンタクト領域および前記第2コンタクト領域の前記第1部分、前記第2部分および前記第3部分は、前記トレンチの長さ方向において同じ幅を有している、請求項3に記載の半導体装置。

[請求項5] 複数の前記第1コンタクト領域および複数の前記第2コンタクト領域が、前記トレンチの長さ方向に沿って間隔を空けて配列されている、請求項1～4のいずれか一項に記載の半導体装置。

[請求項6] 複数の前記第1コンタクト領域および複数の前記第2コンタクト領域が、前記トレンチの長さ方向に沿って間隔を空けて交互に配列されている、請求項1～5のいずれか一項に記載の半導体装置。

[請求項7] 複数のトレンチが第1方向に間隔を空けて配列されており、  
前記複数の第1コンタクト領域は、前記複数のトレンチの全体にわたって、各前記トレンチの前記第1方向の一方側に統一されて配置されており、  
前記複数の第2コンタクト領域は、前記複数のトレンチの全体にわたって、各前記トレンチの前記第1方向の他方側に統一されて配置されている、請求項6に記載の半導体装置。


[請求項8] 前記複数のトレンチのうちの一対の前記トレンチの一方の前記トレンチの前記複数の第1コンタクト領域の間の領域に対して、前記第1方向に隣接する位置に、他方の前記トレンチの前記第2コンタクト領域が配置されている、請求項7に記載の半導体装置。

[請求項9] 前記一対のトレンチに挟まれた前記チップのメサ部において、前記第3不純物領域は、前記複数の第1コンタクト領域および前記複数の第2コンタクト領域の間を通過して、前記第1方向に交差する第2方向に沿ってジグザグ状に形成されている、請求項8に記載の半導体装置。


- [請求項10] 前記電界緩和構造は、前記トレンチの深さ方向において、前記トレンチの両側面に対して面一な側面を有している、請求項1～9のいずれか一項に記載の半導体装置。
- [請求項11] 前記電界緩和構造は、前記トレンチの両側面の少なくとも一方の側面から横方向に膨らむ膨出部を有している、請求項1～10のいずれか一項に記載の半導体装置。
- [請求項12] 複数の前記トレンチが間隔を空けて配列されており、  
前記複数のトレンチのうちの一対の前記トレンチの一方の前記トレンチの側面に沿って形成された前記第1コンタクト領域と、他方の前記トレンチの側面に沿って形成された前記第2コンタクト領域とが一体化し、前記一方のトレンチと前記他方のトレンチに跨る1つのコンタクト領域を形成している、請求項1～4、10および11のいずれか一項に記載の半導体装置。
- [請求項13] 前記第1不純物領域に対して前記第2主面側に形成された第1導電型のドレイン領域と、  
前記第2不純物領域により形成されたボディ領域と、  
前記第3不純物領域により形成されたソース領域と、  
前記トレンチ、前記トレンチの壁面を被覆する絶縁膜、および前記トレンチに埋設された埋設電極により形成されたトレンチゲート構造とを含む、請求項1～12のいずれか一項に記載の半導体装置。
- [請求項14] 前記第1不純物領域に対して前記第2主面側に形成された第2導電型のコレクタ領域と、  
前記第2不純物領域により形成されたベース領域と、  
前記第3不純物領域により形成されたエミッタ領域と、  
前記トレンチ、前記トレンチの壁面を被覆する絶縁膜、および前記トレンチに埋設された埋設電極により形成されたトレンチゲート構造とを含む、請求項1～12のいずれか一項に記載の半導体装置。
- [請求項15] 前記チップは、SiCチップを含む、請求項1～14のいずれか一

項に記載の半導体装置。


[図1]



[圖2]



[図3]












[図7]



[図8]




[図9]






[図11]






[図13]




[図14]

図14




[図15A]

図15A





[図15B]

図15B





[図15C]

図15C




[図15D]

図15D



[図15E]









[図16]

図16



9(14)

[図17]












[22]



## INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2024/021289

<b>A. CLASSIFICATION OF SUBJECT MATTER</b>		
<i>H01L 29/78</i> (2006.01)i; <i>H01L 21/336</i> (2006.01)i; <i>H01L 29/06</i> (2006.01)i FI: H01L29/78 652J; H01L29/78 652F; H01L29/78 652S; H01L29/06 301G; H01L29/06 301V; H01L29/78 653A; H01L29/78 658A		
According to International Patent Classification (IPC) or to both national classification and IPC		
<b>B. FIELDS SEARCHED</b>		
Minimum documentation searched (classification system followed by classification symbols) H01L29/78; H01L21/336; H01L29/06		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Published examined utility model applications of Japan 1922-1996 Published unexamined utility model applications of Japan 1971-2024 Registered utility model specifications of Japan 1996-2024 Published registered utility model applications of Japan 1994-2024		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
<b>C. DOCUMENTS CONSIDERED TO BE RELEVANT</b>		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	WO 2018/225600 A1 (MITSUBISHI ELECTRIC CORPORATION) 13 December 2018 (2018-12-13) paragraphs [0023]-[0041], [0084], [0124], fig. 1-4, 20	1, 5-8, 10, 13-15
A		2-4, 9, 11, 12
A	JP 2020-17641 A (KABUSHIKI KAISHA TOSHIBA) 30 January 2020 (2020-01-30)	1-15
A	JP 2019-96711 A (KABUSHIKI KAISHA TOSHIBA) 20 June 2019 (2019-06-20)	1-15
P, X	JP 2023-136822 A (KABUSHIKI KAISHA TOSHIBA) 29 September 2023 (2023-09-29) paragraphs [0012]-[0100], fig. 1-7	1, 2, 5-9, 13-15
<input type="checkbox"/> Further documents are listed in the continuation of Box C. <input checked="" type="checkbox"/> See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "D" document cited by the applicant in the international application "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family		
Date of the actual completion of the international search <b>20 August 2024</b>		Date of mailing of the international search report <b>27 August 2024</b>
Name and mailing address of the ISA/JP <b>Japan Patent Office (ISA/JP) 3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915 Japan</b>		Authorized officer  Telephone No.

**INTERNATIONAL SEARCH REPORT**  
**Information on patent family members**

International application No. <b>PCT/JP2024/021289</b>
---

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
WO	2018/225600	A1	13 December 2018	US 2021/0288156 A1 paragraphs [0059]-[0078], [0125], [0174], fig. 1-4, 20	
				DE 112018002873 T5	
				CN 110709997 A	
JP	2020-17641	A	30 January 2020	US 2020/0035791 A1	
JP	2019-96711	A	20 June 2019	US 10199466 B1	
JP	2023-136822	A	29 September 2023	US 2023/0317844 A1 paragraphs [0029]-[0117], fig. 1-7	

A. 発明の属する分野の分類（国際特許分類（IPC）） H01L 29/78(2006.01)i; H01L 21/336(2006.01)i; H01L 29/06(2006.01)i FI: H01L29/78 652J; H01L29/78 652F; H01L29/78 652S; H01L29/06 301G; H01L29/06 301V; H01L29/78 653A; H01L29/78 658A		
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（IPC）） H01L29/78; H01L21/336; H01L29/06 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2024年 日本国実用新案登録公報 1996-2024年 日本国登録実用新案公報 1994-2024年 国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X A	WO 2018/225600 A1（三菱電機株式会社）13.12.2018（2018-12-13） 段落0023-0041, 0084, 0124、図1-4, 20	1, 5-8, 10, 13-15 2-4, 9, 11, 12
A	JP 2020-17641 A（株式会社東芝）30.01.2020（2020-01-30）	1-15
A	JP 2019-96711 A（株式会社東芝）20.06.2019（2019-06-20）	1-15
P, X	JP 2023-136822 A（株式会社東芝）29.09.2023（2023-09-29） 段落0012-0100、図1-7	1, 2, 5-9, 13-15
<input type="checkbox"/> C欄の続きにも文献が列挙されている。 <input checked="" type="checkbox"/> パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般的技術水準を示すもの “D” 国際出願で出願人が先行技術文献として記載した文献 “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献 “T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献		
国際調査を完了した日	20.08.2024	国際調査報告の発送日 27.08.2024
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号	権限のある職員（特許庁審査官）  岩本 勉 5F 9355  電話番号 03-3581-1101 内線 3514	

国際調査報告  
 パテントファミリーに関する情報

国際出願番号

PCT/JP2024/021289

引用文献			公表日	パテントファミリー文献			公表日
WO	2018/225600	A1	13.12.2018	US	2021/0288156	A1	
					段落0059-0078, 0125, 0174、 <input checked="" type="checkbox"/> 1-4, 20		
				DE	112018002873	T5	
				CN	110709997	A	
JP	2020-17641	A	30.01.2020	US	2020/0035791	A1	
JP	2019-96711	A	20.06.2019	US	10199466	B1	
JP	2023-136822	A	29.09.2023	US	2023/0317844	A1	
					段落0029-0117、 <input checked="" type="checkbox"/> 1-7		