

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2013-93045
(P2013-93045A)

(43) 公開日 平成25年5月16日(2013.5.16)

(51) Int.Cl. F I テーマコード (参考)
G06F 9/48 (2006.01) G06F 9/46 311C

審査請求 有 請求項の数 12 O L (全 17 頁)

(21) 出願番号 特願2013-3917 (P2013-3917)
(22) 出願日 平成25年1月11日 (2013.1.11)
(62) 分割の表示 特願2010-85510 (P2010-85510)
の分割
原出願日 平成22年4月1日 (2010.4.1)
(31) 優先権主張番号 12/384, 725
(32) 優先日 平成21年4月8日 (2009.4.8)
(33) 優先権主張国 米国 (US)

(71) 出願人 591003943
インテル・コーポレーション
アメリカ合衆国 95054 カリフォル
ニア州・サンタクララ・ミッション カレ
ッジ ブレーバード・2200
(74) 代理人 110000877
龍華国際特許業務法人
(72) 発明者 ジマー、ビンセント ジェイ。
アメリカ合衆国 95052 カリフォル
ニア州・サンタクララ・ミッション カレ
ッジ ブレーバード・2200 インテル
・コーポレーション内

最終頁に続く


(54) 【発明の名称】 システム管理モードにおけるプロセッサ間割り込みの再方向付け

(57) 【要約】

【課題】 マルチコア環境のシステム管理モードにおけるプロセッサ間の割り込み (I P I) 等のアクションに回答する。

【解決手段】 幾つかのプロセッサコアのうち第1のプロセッサコアがシステム管理モードに入り、第1のプロセッサコアとは異なる他のプロセッサコアのうち少なくとも1つは動作を維持してシステム管理モードには入らない。次いで、第1のプロセッサコアがシステム管理モード中にプロセッサ間割り込みに回答する。 I P I を受けると、対象となるコアのシステムのコンテキストをセーブしておき、制御を I P I 用のオペレーティングシステム (OS) ハンドラ 140 に渡す。ひとたび OS I P I が完了すると、システムのコンテキストを復元して、制御を、さらなる処理のために S M I ハンドラに戻す。

【選択図】 図 1



【特許請求の範囲】**【請求項 1】**

複数のプロセッサコアのうち第 1 のプロセッサコアがシステム管理モードに入り、前記複数のプロセッサコアのうちの、前記第 1 のプロセッサコアとは異なる 1 以上のプロセッサコアは動作を維持して前記システム管理モードには入らない段階と、

前記第 1 のプロセッサコアが、前記システム管理モード中にプロセッサ間割り込みに応答する段階と、

前記第 1 のプロセッサコアが前記システム管理モードに入った後で、前記第 1 のプロセッサコアによる割り込み処理を許可するべく割り込み記述子テーブルをセーブする段階と

、

前記第 1 のプロセッサコアに対するプロセッサ間割り込みをイネーブルする段階と、

前記第 1 のプロセッサコアがプロセッサ間割り込みを受信した後で、

前記第 1 のプロセッサコアの現在のシステムコンテキストをメモリにセーブする段階と

、

前記第 1 のプロセッサコアに対して、オペレーティングシステムのプロセッサ間割り込みハンドラに関する新たなシステムコンテキストを設定する段階と、

前記第 1 のプロセッサコアが、処理位置を前記プロセッサ間割り込みハンドラの位置にジャンプさせる段階と、

前記第 1 のプロセッサコアが、前記オペレーティングシステムのプロセッサ間割り込みハンドラを実行する段階と、

前記オペレーティングシステムのプロセッサ間割り込みハンドラを実行した後で、

前記第 1 のプロセッサコアの処理位置をジャンプ前の位置に戻す段階と、

前記第 1 のプロセッサコアの前記現在のシステムコンテキストを前記メモリから復元する段階と、

前記第 1 のプロセッサコアを、前記システム管理モードから抜けさせる段階と、
を備える方法。

【請求項 2】

前記第 1 のプロセッサコアの前記システムコンテキストは、前記第 1 のプロセッサコアの制御レジスタ、前記割り込み記述子テーブル、命令ポインタ、グローバル記述子テーブルレジスタを含む、

請求項 1 に記載の方法。

【請求項 3】

前記オペレーティングシステムのプロセッサ間割り込みハンドラを制御するオペレーティングシステムが制御を獲得して前記ハンドラを実行する前に、システム管理割り込み転送モータにより前記オペレーティングシステムをセキュアに計測する段階と、

前記計測時に、前記システム管理割り込み転送モータが前記オペレーティングシステムに制御を送る段階とをさらに備える請求項 1 または 2 に記載の方法。

【請求項 4】

前記プロセッサ間割り込みに呼応した前記システムコンテキストの切り替えにおいて、1 以上の第 1 のプロセッサコアの制御レジスタと、一の第 1 のプロセッサコアのグローバル記述子テーブルレジスタとを含むように、前記第 1 のプロセッサコアのマシン固有レジスタにビットを設定する段階をさらに備える請求項 1 から 3 のいずれか 1 項に記載の方法

。

【請求項 5】

コンピュータシステムの第 1 のプロセッサコアであって、

システム管理モードに入り、

前記システム管理モード中にプロセッサ間割り込みに応答し、

前記コンピュータシステムの中の 1 以上のさらなるプロセッサコアは動作を維持して前記システム管理モードには入らず、

前記システム管理モードに入った後で、前記第 1 のプロセッサコアによる割り込み処理

10

20

30

40

50

を許可するべく割り込み記述子テーブルをセーブし、
前記プロセッサ間割り込みをイネーブルし、
前記プロセッサ間割り込みを受信した後で、
現在のシステムコンテキストをメモリにセーブし、
オペレーティングシステムのプロセッサ間割り込みハンドラに関する新たなシステムコンテキストを設定し、
処理位置を前記プロセッサ間割り込みハンドラの位置にジャンプさせ、
前記オペレーティングシステムのプロセッサ間割り込みハンドラを実行し、
前記オペレーティングシステムのプロセッサ間割り込みハンドラを実行した後で、
処理位置をジャンプ前の位置に戻し、
前記現在のシステムコンテキストを前記メモリから復元し、
前記システム管理モードから抜けさせる、
第 1 のプロセッサコア。

10

【請求項 6】

前記システムコンテキストは、前記第 1 のプロセッサコアの制御レジスタ、前記割り込み記述子テーブル、命令ポインタ、グローバル記述子テーブルレジスタを含む、
請求項 5 に記載の第 1 のプロセッサコア。

【請求項 7】

前記オペレーティングシステムのプロセッサ間割り込みハンドラを制御するオペレーティングシステムが制御を獲得して前記ハンドラを実行する前に、システム管理割り込み転送モニタにより前記オペレーティングシステムをセキュアに計測し、
前記計測時に、前記システム管理割り込み転送モニタが前記オペレーティングシステムに制御を送る請求項 5 または 6 に記載の第 1 のプロセッサコア。

20

【請求項 8】

前記プロセッサ間割り込みに呼応した前記システムコンテキストの切り替えにおいて、
1 以上の第 1 のプロセッサコアの制御レジスタと、一の第 1 のプロセッサコアのグローバル記述子テーブルレジスタとを含むように、前記第 1 のプロセッサコアのマシン固有レジスタにビットを設定する請求項 5 から 7 のいずれか 1 項に記載の第 1 のプロセッサコア。

【請求項 9】

システム管理モードに入り、前記システム管理モード中にプロセッサ間割り込みに応答する第 1 のプロセッサコアと、
動作を維持して前記システム管理モードには入らない 1 以上のさらなるプロセッサコアとを備え、

30

前記第 1 のプロセッサコアは、

前記システム管理モードに入った後で、前記第 1 のプロセッサコアによる割り込み処理を許可するべく割り込み記述子テーブルをセーブし、

前記プロセッサ間割り込みをイネーブルし、

前記プロセッサ間割り込みを受信した後で、

現在のシステムコンテキストをメモリにセーブし、

オペレーティングシステムのプロセッサ間割り込みハンドラに関する新たなシステムコンテキストを設定し、

40

処理位置を前記プロセッサ間割り込みハンドラの位置にジャンプさせ、

前記オペレーティングシステムのプロセッサ間割り込みハンドラを実行し、

前記オペレーティングシステムのプロセッサ間割り込みハンドラを実行した後で、

処理位置をジャンプ前の位置に戻し、

前記現在のシステムコンテキストを前記メモリから復元し、

前記システム管理モードから抜けさせる

システム。

【請求項 10】

前記システムコンテキストは、前記第 1 のプロセッサコアの制御レジスタ、前記割り込

50

み記述子テーブル、命令ポインタ、グローバル記述子テーブルレジスタを含む、
請求項 9 に記載のシステム。

【請求項 1 1】

前記第 1 のプロセッサコアはさらに、前記オペレーティングシステムのプロセッサ間割り込みハンドラを制御するオペレーティングシステムが制御を獲得して前記ハンドラを実行する前に、システム管理割り込み転送モニタにより前記オペレーティングシステムをセキュアに計測し、

前記計測時に、前記システム管理割り込み転送モニタが前記オペレーティングシステムに制御を送る請求項 9 または 1 0 に記載のシステム。

【請求項 1 2】

前記第 1 のプロセッサコアはさらに、前記プロセッサ間割り込みに呼応した前記システムコンテキストの切り替えにおいて、1 以上の第 1 のプロセッサコアの制御レジスタと、一の第 1 のプロセッサコアのグローバル記述子テーブルレジスタとを含むように、前記第 1 のプロセッサコアのマシン固有レジスタにビットを設定する請求項 9 から 1 1 のいずれか 1 項に記載のシステム。

【発明の詳細な説明】

【技術分野】

【0 0 0 1】

本発明は、システム管理モード中のプロセッサ間の割り込み処理に係る。

【背景技術】

【0 0 0 2】

SMM (システム管理モード) は 3 2 または 6 4 ビットのインテル (登録商標) マイクロプロセッサ等の中央処理装置の根幹部である。例えば ACPI (電力制御インターフェース) のイネーブルおよびディセーブル、デジタル熱センサの利用、メモリのホットプラグ等の、重要なコンピュータのプラットフォームアクティビティの多くが、通常、相手先ブランド供給業者 (OEM) のファームウェアがコンピュータプラットフォームに提供する SMM コードで実行される。コアは、SMI (システム管理割り込み) を受けて、SMM に入る。

【0 0 0 3】

現在のコンピュータプラットフォームに常駐する中央プロセッサは、幾つかのコアを有していることが多い (つまり、プロセッサ 1 つについて 2、4、8、16 等のコア)。一般的にマルチコアの中央プロセッサの性能はシングルコアのものよりも優れているかもしれないが、マルチコア環境における効率的な動作には、幾つかの技術的課題が残されている。現在のところ、プラットフォームのファームウェアは、オペレーティングシステム (OS) ソフトウェアモデルに適合すべく SMM 用に全ての CPU コアを同期させている、というのも OS カーネルでは、1 つのコアが見当たらないことも、または、プロセッサ間の割り込み (IPI) 等のアクションに応答しないことも許されないからである。

【0 0 0 4】

PI (プラットフォーム初期化) 1.1 (www.uefi.org) 仕様では、UEFI (Unified Extensible Firmware Interface) ベースのファームウェアの SMM アーキテクチャが定義されている。しかし、現在の UEFI ファームウェアおよびレガシーバイオス (BIOS) いずれにおいても、SMM 環境への割り込みはディセーブルされている。

【図面の簡単な説明】

【0 0 0 5】

本発明を例示するが、図面は限定を意図しておらず、同様の参照番号の部材は類似したものを示すものとする。

【0 0 0 6】

【図 1】SMM における応答コアを対象とした IPI の処理機能を有するコンピュータプラットフォームおよびプロセッサの一実施形態を示す。

【0 0 0 7】

10

20

30

40

50

【図2】処理コアがSMM中に行うタスクがない場合に、SMMから処理コアを退出させる処理の一実施形態のフロー図である。

【0008】

【図3】シングルコアをSMMに入らせる処理の別の実施形態を示す。

【0009】

【図4】SMM内の処理コアを対象を絞ってIPIを再方向付けする処理の一実施形態のフロー図である。

【発明を実施するための形態】

【0010】

システム管理モード中にプロセッサ間割り込みを再方向付けるデバイス、システム、および方法の実施形態を記載する。

10

【0011】

コンピュータプラットフォームの中央プロセッサ内の処理コアは、SMI（システム管理割り込み）を受けると、SMM（システム管理モード）に入ることができる。コアはSMMに入ることによって、そのモード固有の1以上のタスクを完了させる。現在のファームウェアによる解決法を有するコンピュータプラットフォームでは、SMMにあるコアがIPI（プロセッサ間割り込み）に回答しない。さらに、現在のコンピュータプラットフォームでは、プラットフォームの処理コアがSMIを受けてSMMに入ると、コンピュータプラットフォーム上のファームウェアは、全てのコアを同期してSMMに入らせる。従って、現在の技術では、SMMへの入退出は、全てのコアを対象とする同期処理である。これにより、コア間の処理割り込み量が不当に増加していることが懸念される。この割り込みは特に、オーディオ/ビデオストリーミング等のある種のサービス品質（QoS）アクティビティで顕著であり、このようなケースでは、SMM内のコア数が増える、および/または、SMM占有時間が長くなる、といった場合にジッタが生じ始めることもある。

20

【0012】

多くの実施形態では、「全てのコア間のSMM同期」の修正モデルを保証している。例えば、SMIが発行されるが、必要となるSMM処理がマルチコアプロセッサ内の単一のコアだけに固有であるような場合には、通常、対象とされている単一のコアだけをSMMに入らせ、残りのコアには標準動作を続行させることでプロセッサの効率が上がると考えられる。現在のIPIにまつわる問題は、この修正された「対象となるコアのSMM」の入退出モデルを実装するとき起こる。単純に、1つ残され、SMMに入らなかった1つのコアが、SMMに入った1以上のコアに対してIPIを発行することがある。しかし、IPIがSMMに入っていないコアからSMMに入っているコアに送られても、SMM内のコアは不在で回答しないように見えるので、該IPIが受信されないことになる。

30

【0013】

従って、多くの実施形態では、対象となるコアの制御フローは、標準SMIハンドラのもので外れて、SMM中であってもIPIに回答するようにする。特に、IPIを受けると、対象となるコアのシステムのコンテキストをセーブしておき、制御をIPI用のオペレーティングシステム（OS）ハンドラに渡す。ひとたびOS IPIが完了すると、システムのコンテキストを復元して、制御を、さらなる処理のためにSMIハンドラに戻す。

40

【0014】

以下の記載および請求項では、「含む(include)」および「備える(comprise)」、並びにそれらの派生物が利用される場合があるが、これらは互いに同義語として取り扱われることを意図している。さらに、以下の記載および請求項では、「連結された(coupled)」および「接続された(connected)」、並びにそれらの派生物が利用される場合がある。これらの用語は互いに同義語を意図していないことを理解されたい。特定の実施形態では、「接続された」は、2以上の部材が直接物理的または電氣的接触関係にあることを示す場合に用いられる。「連結された」も、2以上の部材が直接物理的または電氣的接触関係にあることを示していてもよい。しかし、「連結された」は、2以上の部材が直接接

50

触していなくてもよく、互いに協働または相互作用することを意味する場合もある。

【0015】

図1は、SMMにおける応答コアを対象としたIPIの処理機能を有するコンピュータプラットフォームおよびプロセッサの一実施形態を示す。コンピュータプラットフォーム100は、プロセッサ(例えばプロセッサ102)を含みうる。図示されていない他の実施形態では、コンピュータシステム100は、2以上のプロセッサを含んでもよい。プロセッサ102は、インテル(登録商標)ベースの中央処理装置(CPU)であっても、別のブランドのCPUであってもよい。他の実施形態では、プロセッサ102は、1以上のコアを有してよい。例えば図1では、4つのコア(コア0(104)、コア1(106)、コア2(108)、コア3(110))を有するプロセッサ102が示されている。しかし、図示されていない他の実施形態では、プロセッサ102は、2、8、16、またはこれより多くの数のコアを含んでもよい。

10

【0016】

各プロセッサコアは、実行ユニットおよび命令撤回ユニット等の、幾つかの内部動作ユニットを含んでよい。さらに、各コアは、レジスタおよびキャッシュ等の、データを保存するのに利用される内部メモリ位置を含んでよい。例えば、インテル(登録商標)ベースのマイクロプロセッサアーキテクチャでは、各コアが割り込み記述子テーブル(IDT)レジスタ(IDTR112)、グローバル記述子テーブル(GDT)レジスタ(GDTR114)、1以上の制御レジスタ(CRx116)、1以上のモデル固有のレジスタ(MSR118)等を含むことができる。

20

【0017】

IDTR112は、IDTのアドレス位置を記憶する。IDTは、汎用x86コンピュータアーキテクチャにおいて割り込みベクトルテーブルを実装するのに利用されるデータ構造である。IDTは、コアが、コアが受ける割り込みおよび例外への正しい応答を決定するのに利用される。

【0018】

GDTR114は、GDTのアドレス位置を記憶する。GDTは、プログラムを実行する際の様々なメモリ領域の特性を定義するのに利用されるデータ構造である(例えば個々のメモリセグメントのベースアドレス、サイズ、アクセス特権等)。

【0019】

各CrX116(例えばCR0、CR1等)は、コア0(104)については、該コアの汎用行動を変更する、または制御するプロセッサレジスタである。制御レジスタが制御しうるタスクのなかには、割り込み制御、メモリページング制御、およびアドレスモード制御等が含まれる。

30

【0020】

各MSR118(幾つかのMSRがあることもあり、各々が異なる情報を記憶している)は、OS等のシステムソフトウェアに対して、特定のプロセッサの実装に関しており他のプロセッサの実装に関するものではないフィーチャを提供する。MSR内の情報により、OSは、コアまたはプロセッサが一般的に有する機能について知ることができる。

【0021】

コア0(104)に示す記憶レジスタは、特定のコアに位置するレジスタのサンプルに過ぎない。現実には、コア0(104)はこれ以外に、多くの記憶レジスタおよび1以上のメモリキャッシュを含みうるが、このようなさらなる記憶位置は図1に示さない。他の実施形態では、プロセッサ102はインテル(登録商標)プロセッサではなくてもよく、代わりに、類似した機能を有する他の記憶位置があってもよい。

40

【0022】

プロセッサ102は、メモリコントローラ120を介してメモリサブシステムに連結される。図1はプロセッサ102に集積されたメモリコントローラ120を示しているが、図示されていない他の実施形態では、メモリコントローラは、ブリッジデバイスあるいはコンピュータシステム内のプロセッサ102とは離間している他の集積回路内に集積され

50

ていてもよい。メモリサブシステムは、プロセッサが実行する命令を記憶するシステムメモリ122を含む。メモリサブシステムのメモリデバイスは、ダブルデータレート（DDR）同期DRAM等の任意の種類の揮発性ダイナミックランダムアクセスメモリ（DRAM）、および/または、フラッシュメモリ（登録商標）等の任意の種類の不揮発性メモリであってよい。プロセッサは、プロセッサメモリインタフェースによりメモリに連結され、プロセッサメモリインタフェースは、データ、アドレス、制御、およびその他の情報を、プロセッサ（1または複数）およびメモリ間で交換させる個々のラインを含むリンク（つまり、インターコネクタ/バス）であってよい。

【0023】

ホストオペレーティングシステム（OS）124は、コンピュータプラットフォーム100が、プラットフォームおよびプラットフォームに取り付けられた周辺機器に対して汎用動作制御を提供するよう動作可能な間、該コンピュータプラットフォーム100のメモリにロードされるオペレーティングシステムを表す。ホストOS124は、マイクロソフト（登録商標）、ウィンドウズ（登録商標）、UNIX（登録商標）、LINUX（登録商標）、またはその他の機能OSであってよい。ホストOS124は、1以上のプログラム、サービス、またはエージェントがその内部で動作できる環境を提供する。多くの実施形態では、1以上のソフトウェアアプリケーションを、ホストOS124の上部で動作させうる。アプリケーションは、システムリソースの利用中に1以上のタスクを実行する任意の種類のソフトウェアアプリケーションであってよい。

10

【0024】

コンピュータプラットフォームは、さらに、入出力（I/O）ロジックコンプレックス126を含んでよい。I/Oロジックコンプレックス126は、コンピュータプラットフォーム100内のI/Oサブシステムの一部を管理する1以上の集積コントローラを含みうる。例えば、I/Oコンプレックス126は、プロセッサと、コンピュータプラットフォーム100にプラグインされうる1以上のユニバーサルシリアルバス（USB）デバイスとの間の情報の流れを制御する1以上の集積USBホストコントローラ（不図示）を含みうる。

20

【0025】

多くの実施形態では、I/Oコンプレックスは、仮想化エンジン128を含む。仮想化エンジン128は、コンピュータプラットフォーム100を多数の仮想マシン（VM）に分割させるロジックを含みうる。例えば、2つのVMがコンピュータプラットフォーム100上で実行されているとすると、各々は、別このシステムリソースを割り当てられている（例えばシステムメモリ）。1つのVMは、ホストOS124にリソースを提供する際の優先度の低いVMとして実装されてよい。2つ目のVMは、コンピュータプラットフォーム100に対して遠隔情報技術（IT）アクセスを実現すべく、システム管理者にある種の優先リソースを提供する優先度の高いVMとして実装されてよい。別の例ではさらに別のVMを実装することもできる（例えば、コンピュータプラットフォーム100に連結されたVoIP（Voice-over-Internet-Protocol）電話機専用のリソースを提供するVM等）。

30

【0026】

仮想化エンジン128は、さらに、強力なハードウェアベースのセキュリティチェック処理をホストOS124に実装することができる。例えば、優先度の低いホストOSベースのVMの整合性は、最初の起動処理中または、より優先度の高いセキュリティVMによるプラットフォーム動作中の任意の時点において、セキュアに計測することができる。これらセキュリティ計測値により、コンピュータプラットフォーム100のエンドユーザは、ホストOS124およびホストOSの上部で実行されているソフトウェアアプリケーションいずれもが危険に曝されていないことを確認することができる。

40

【0027】

多くの実施形態では、プロセッサ102は、ファームウェアロジック130の記憶装置を含む。ファームウェアロジック130は、起動処理の初めにプロセッサを初期化する助

50

けとなり、且つ、ホストOS 124のランタイムサービスを提供する起動前および起動後のルーチンを含んでよい。多くの実施形態では、コンピュータプラットフォーム100は、ホストOS 124とプロセッサ/プラットフォームファームウェアとの間の通信を促進する目的で存在するUEFI (Unified Extensible Firmware Interface) を利用する。UEFIは部分的に、ホストOS 124を、標準的なインタフェースを利用して多くのプロセッサの1つと協働させる。

【0028】

上述したように、プロセッサ102はマルチコアプロセッサであり、個々のコアは他のコアに対してIPIを利用して割り込みを送り、IPIが対象とする1以上の他のコアに対してある形態の機能動作を要求することができる。加えて、多くの実施形態では、プロセッサ102は、SMMへ入退出する機能を有する。SMMにある間は通常、各コア内において通常のプロセッサの実行は中断される。言い換えると、現在のところSMIがプロセッサに到達すると、ファームウェアロジック130またはプロセッサ102内の他のロジックは、全てのコアをSMMに入らせて同期させる。

10

【0029】

しかし多くの実施形態では、プロセッサ102内の1以上のコアがSMMに入ることなく通常動作を続けつつ、1以上の他のコアがSMMにおける動作をすることができる。例えば、図2は、処理コアがSMM中に行うタスクがない場合に、SMMから該処理コアを退出させる処理の一実施形態のフロー図である。処理は、ハードウェア、ソフトウェア、またはこれらの組み合わせにより行うことができる。処理は、コアが、第1のブロードキャストSMIを受信するロジックを処理することにより始まる(処理ブロック200)。SMIは、全ての処理コアにブロードキャストされる。SMIを受信すると、コア内の処理ロジックがSMMに入る(処理ブロック202)。次に、これも全てのコアに送信された第2のブロードキャストSMIを受信する(処理ブロック204)。多くの実施形態では、第2のブロードキャストSMIは、SMMでビジー状態にない各コアに対して、SMMを退出して通常予定していたタスクに戻ってよい旨を伝える。

20

【0030】

従って、任意のコア内の処理ロジックは、対象となっているコアが完了すべきSMMタスクを有しているのか、アイドル状態であるのかを判断する(処理ブロック206)。コアが完了すべきSMMタスクを有している場合には、処理ロジックはそのコアをSMM内に留め、SMM関連のタスクを行わせる(処理ブロック208)。逆にコアがSMMでアイドル状態にあり、完了すべきSMM関連のタスクを持たない場合、処理ロジックはそのコアをSMMから退出させて、通常動作に戻す(処理ブロック210)。この処理は、各コア内の処理ロジックにより、または、各コア外の、各コアのステータスを遠隔判断する機能を有するプラットフォームレベルロジックにより行うことができる。従って、この処理の終了時には、SMMに送られタスクを与えられた各コアがSMMに留まることができる。逆にSMMコア同期処理のみの理由でSMMへと送られ、SMM関連のタスクを持たない各コアは、SMMから退出して、通常動作(例えば、ホストOSの上部のアプリケーションコードの実行)を続ける。

30

【0031】

図3は、シングルコアをSMMに入らせる処理の別の実施形態を示す。図2の処理の欠点は、SMIのブロードキャストがあまり効率的でないことである。本来ならばSMMから退出せねばならないコアが先ずはSMMに入ってから退出させられる。これは、他の1以上のコアがタスクを行っている間中、動作しないコアをアイドル状態のままSMMに留めておくよりは効率的ではあるが、対象を絞ったSMIを利用するよりは潜在的に非効率である。対象を絞ったSMIは、特定のコアに方向付けられる。故に、単一のコアがSMMでタスクを行う必要がある場合、対象を絞ったSMIを対象となるコアに直接送ることができる。他の各コアはSMIを受け取らない。従って、対象を絞ったSMIをコンピュータプラットフォームに実装する場合、各コアの処理ロジックは、対象を絞ったSMIを受け取った場合には自身をSMMに入らせることができるが、SMIを受け取っていない場

40

50

合には邪魔されずに通常動作を続けることができる。このように、コアの処理ロジックは、対象を絞ったS M Iを受信したか否かを判断する（処理ブロック300）。コアの処理ロジックが対象を絞ったS M Iを受け取っていない場合には、処理ロジックはコアに対して、通常動作を続けさせることができる（処理ブロック302）。他方、処理ロジックが対象を絞ったS M Iを受け取ったと判断する場合には、ロジックはコアをS M Mに入らせ、そのコアにS M M関連のタスクを行わせる（処理ブロック304）。

【0032】

このように、図2または図3の処理を実装するにあたっては、プラットフォームは、任意の時点で、幾らかのコアをS M Mに有し、幾らかのコアをS M M外に有するプロセッサを有することができる。I P Iは、幾らかのコアがS M Mにあり、これと同時に、幾らかのコアがS M M外にあるようなプロセッサを許容するプラットフォーム上で、重要な問題を生じる可能性がある。上述したように、S M Mにないあるコアが、S M Mにある別のコア宛にI P Iを開始した場合、このI P Iは、各コアのI P I処理メカニズムに修正を加えない限り、宛先のコアには達しないことになる。現在のところ、S M M内のコアは、不在に見えるためにI P Iを受信することはできない。従って、S M M内のコアにI P Iを受信させるような修正を行うことが望ましい。

10

【0033】

図1に戻ると、多くの実施形態では、各コアは、S M MモードにあるI P Iの受信および再方向付けを処理するロジックを含む。例えばコア0（104）は、再方向付けロジック132を含みうる。再方向付けロジック132は、ハードウェア回路またはファームウェア記憶位置に記憶されるファームウェアコードを備えうる。

20

【0034】

図4は、S M M内の処理コアに対象を絞ってI P Iを再方向付けする処理の一実施形態のフロー図である。本処理は、ハードウェア回路またはソフトウェア（つまりファームウェア）、またはこれらの組み合わせを含みうる処理ロジックにより行うことができる。本処理は、例えばコア0（図1の104）等のコアがS M Iを受信することにより開始される（処理ブロック400）。別の実施形態では、S M IはブロードキャストされるS M Iであっても、そのコアに対象が絞られたS M Iであってもよい。その後コアは、S M Iに応じてS M Mに入る（処理ブロック402）。

30

【0035】

コアがS M Mに入ると、処理ロジック（例えば図1の再方向付けロジック132）は、割り込み記述子テーブル（I D T）を設定する（図1の134）（処理ブロック404）。I D Tは、割り込みベクトルテーブルを実装するのに用いられるデータ構造であり、コアが、割り込みおよび例外への正しい応答を決定するのに利用される。I D Tはシステムメモリ内に構築されてよい（図1の122）。I D Tの開始のメモリアドレス位置をI D T R内に記憶させてよい（図1の112）。次に、処理ロジックは、コアへの割り込みをイネーブルする（処理ブロック406）。これにより、コアはS M M中に割り込みを受信することができ、従来のように無視はしない。デバイスドライバの機能に影響を及ぼさないように、S M M中のコアは、C P U割り込みをイネーブルしつつ、P I C（プログラム可能な割り込み制御回路）またはA P I C（拡張された割込制御回路）により幾らかのデバイス割り込みを選択的にイネーブルおよび/またはディセーブルすることができる。

40

【0036】

そして処理ロジックは、S M Iハンドラの実行を開始する（処理ブロック408）。S M Iハンドラは、S M Iが要求したタスクの種類に応じた特定の処理セットを含みうる。コアへの割り込みがイネーブルされるので、S M I実行中に処理ロジックは、別のコアからのI P Iの受信について、継続してポーリングを行う（処理ブロック410）。I P Iが受信されていない間は、処理ロジックは標準S M Iハンドラを実行し続ける（処理ブロック408）。他方、I P Iが受信されると、処理ロジックは、先ずI P Iのベクトル数（vector number）を入手することによりI P I処理ルーチンに入る（処理ブロック412）。I P Iのベクトル数はI D Tに見つかる場合が多い。

50

【 0 0 3 7 】

ベクトル数により、処理ロジックは、I D T内の適切なエントリを見つけることができる。ひとたび利用するI D Tエントリが見つかり、処理ロジックはスーパージャンプ前のシステムコンテキストをセーブすることができる（処理ブロック4 1 6）。コアは、I D T、1以上の制御レジスタ（図1のC R s - C R x 1 1 6）、および、おそらくは他のコア固有の情報をも変更させるスーパージャンプを行う。スーパージャンプ後のシステムコンテキストは、コア動作制御を、通常は標準OS制御の範囲外で動作するS M Iハンドラロジックから、OS実行I P Iハンドラに渡すことができる。スーパージャンプは、一時的なOS実行I P Iハンドラに対して、I P Iに関するタスクを完了させるよう制御することができる。処理ロジックは、I P Iハンドラの完了時にコアをS M Iハンドラに戻すべく、スーパージャンプ前にコアのシステムコンテキスト（状態）をセーブする。システムコンテキストのセーブには、現在のI D T、1以上のC R、命令ポインタ（E I P）、および追加的な情報のセーブが含まれる。多くの実施形態では、システムコンテキスト（図1の1 3 6）は、システムメモリのシステム管理ランダムアクセスメモリ（S M R A M）（図1の1 3 8）の部分内にセーブされる。S M R A Mは、プロセッサが、S M M関連のコードを保存するのに用いるシステムメモリの部分である。

10

【 0 0 3 8 】

システムコンテキストをセーブすると、処理ロジックはOSエントリポイントへのスーパージャンプを行う（処理ブロック4 1 8）。スーパージャンプにより、1以上のセーブ情報が、スーパージャンプに関する新たな情報（例えば新たなE I P）に置き換わる。次いで、処理ロジックは、OS I P Iハンドラの実行を開始する（処理ブロック4 2 0）。OS I P Iハンドラは、I P Iが要求するタスクを行わせることでコアにI P Iに応答させる命令セットを実行する。OS I P Iハンドラ（図1の1 4 0）は、システムメモリ内に記憶されているオペレーティングシステム内で実行される。OS I P Iハンドラが自身のタスクを完了すると、処理ロジックは、割り込み終了（E O I）コマンドをコンピュータシステムのA P I Cに送り、A P I Cに割り込みタスクが完了した旨を通知する（処理ブロック4 2 2）。

20

【 0 0 3 9 】

多くの実施形態では、スーパージャンプを行うのに利用される命令を、特殊な遠い呼（specialized Far Call）としてよい。通常の遠い呼（normal Far Call）は、現在のコードセグメントとは異なるセグメントに位置するプロシージャへの呼である。OS I P Iハンドラが実行できるようにシステムコンテキストを切り替えるには、多くのレジスタ（C R 0、C R 3、C R 4、G D T R、およびI D T R等）を復元する必要がある。通常の遠い呼は、C S（コードセグメント）レジスタおよびE I Pのみを切り替えればよい。従って、多くの実施形態では、プロセッサコアにフルコンテキスト切り替えをサポートさせるには、1ビットをM S Rに追加させればよい。M S Rビットがイネーブルされると、遠い呼の命令が、超遠い呼（Super Far Call）としてパースされる。これにより、C S / E I Pが切り替わるのみならず、C R x / G D T R / I D T R / 等も切り替わる。従って、1つの命令を利用してOS環境に入ることができる。OS I P Iハンドラの完了時に、OS I r e t（割り込みリターン）命令をスーパーI r e tとしてパースすることで、C R x / G D T R / I D T R / 等を切り替え、コンテキストをS M M動作に戻すことができる。

30

40

【 0 0 4 0 】

E O IをA P I Cに送った後で、処理ロジックは、OSエントリポイントにジャンプする前にコアが存在していた位置に戻ることができるが、これは、OS I P Iハンドラが完了したから可能となる（処理ブロック4 2 4）。スーパージャンプの前の位置に戻る際に、処理ロジックは、ジャンプ前にセーブされていたシステムコンテキストを復元する（I D T、E I P、1以上のC R等を含み）（処理ブロック4 2 6）。ひとたびもとのシステムコンテキストが復元されると、処理ロジックは、コアをS M MのS M Iハンドラの処理に戻す（処理ブロック4 2 8）。S M Iハンドラの処理は、別のI P Iが受信されるまで（ブロック4 1 0から初めて全スーパージャンプを繰り返すことになる）、あるいは、S M

50

I 処理が完了するまで続けられ、こうしてコアは SMM を抜け（処理ブロック 430）、処理が完了する。

【0041】

多くの実施形態では、オペレーティングシステムは、OS が制御を獲得し OS IPI ハンドラを実行する前に VMM（仮想マシンマネージャ）または別のセキュアな仮想マシンによりセキュアに計測される。この計測処理により、スーパジャンプ中にセキュアな環境をハンドオフ制御（hand off control）へと確実に移行させる。多くの実施形態では、SMM 転送モニタ（STM）がサポートされる。STM のサポートにより、STM は、SMM の IPI 処理用の OS ゲストを再開する。STM は、VMCS（仮想マシン制御構造）環境を設定して、割り込みを受信した際に VMEXIT をイネーブルすることができる。このイネーブルは初期化中に行われてよい。そして、IPI が起こった際には、STM は、割り込み起因した VMEXIT コマンドを受信する。次いで STM は OS IPI ハンドラを開始するセキュアな環境を設定して、SMM の IPI ハンドラに対して VMENTRY を行うことができる。加えて、STM は、コンテキストを記憶させている SMRAM をセキュアにすることにより、記憶されているコンテキストを保護し、SMM 実行環境を、SM IPI ハンドラによる傍受から守ることができる。これにより、SMM 実行環境を、不良または悪意のある OS 実体による危険から守ることもできるであろう。

10

【0042】

システム管理モード中にプロセッサ間割り込みを再方向付けるデバイス、システム、および方法の実施形態が記載された。これら実施形態は特定の例示的な実施形態に基づいて記載されてきた。しかし当業者であれば、本開示に基づき開示される実施形態の広義の精神および範囲から逸脱しないで、これら実施形態に対して様々な変形例および変更例を相当することができる。従って明細書および図面は例示的であり、制限的な意味合いで捉えられるべきものではない。実施形態の例を項目として示す。

20

[項目1]

複数のプロセッサコアのうち第1のプロセッサコアがシステム管理モードに入り、複数のプロセッサコアのうち、第1のプロセッサコアとは異なる1以上のプロセッサコアは動作を維持してシステム管理モードには入らない段階と、

第1のプロセッサコアが、システム管理モード中にプロセッサ間割り込みに応答する段階とを備える方法。

30

[項目2]

第1のプロセッサコアがシステム管理モードに入った後で、

第1のプロセッサコアによる割り込み処理を許可するべく割り込み記述子テーブルをセーブする段階と、

第1のプロセッサコアに対するプロセッサ間割り込みをイネーブルする段階とをさらに備える項目1に記載の方法。

[項目3]

第1のプロセッサコアがプロセッサ間割り込みを受信した後で、

第1のプロセッサコアの現在のシステムコンテキストをメモリにセーブする段階と、

第1のプロセッサコアに対して、スーパジャンプに利用される新たなスーパジャンプシステムコンテキストを設定する段階と、

40

スーパジャンプを、オペレーティングシステムのプロセッサ間割り込みハンドラの位置に行う段階と、

オペレーティングシステムのプロセッサ間割り込みハンドラを実行する段階とをさらに備える項目2に記載の方法。

[項目4]

オペレーティングシステムのプロセッサ間割り込みハンドラを実行した後で、

スーパジャンプの前の位置に戻る段階と、

第1のプロセッサコアの現在のシステムコンテキストをメモリから復元する段階と、

第1のプロセッサコアを、システム管理モードから抜けさせる段階とをさらに備える項

50

目 3 に記載の方法。

[項目 5]

オペレーティングシステムのプロセッサ間割り込みハンドラを制御するオペレーティングシステムが制御を獲得してハンドラを実行する前に、システム管理割り込み転送モニタによりオペレーティングシステムをセキュアに計測する段階と、

計測時に、システム管理割り込み転送モニタがオペレーティングシステムに制御を送る段階とをさらに備える項目 3 に記載の方法。

[項目 6]

プロセッサ間割り込みに呼応して、スーパージャンプに関連するコンテキスト切り替えにおいて、1 以上の第 1 のプロセッサコアの制御レジスタと、一の第 1 のプロセッサコアのグローバル記述子テーブルレジスタとを含むように、第 1 のプロセッサコアのマシン固有レジスタにビットを設定する段階をさらに備える項目 3 に記載の方法。

[項目 7]

コンピュータシステムの第 1 のプロセッサコアであって、システム管理モードに入り、システム管理モード中にプロセッサ間割り込みに応答し、コンピュータシステムの中の 1 以上のさらなるプロセッサコアは動作を維持してシステム管理モードには入らない第 1 のプロセッサコア。

[項目 8]

システム管理モードに入った後で、さらに、割り込み処理を許可するべく割り込み記述子テーブルをセーブし、プロセッサ間割り込みをイネーブルする項目 7 に記載の第 1 のプロセッサコア。

[項目 9]

プロセッサ間割り込みを受信した後で、さらに、現在のシステムコンテキストをメモリにセーブし、スーパージャンプに利用される新たなスーパージャンプシステムコンテキストを設定し、スーパージャンプを、オペレーティングシステムのプロセッサ間割り込みハンドラの位置に行い、

オペレーティングシステムのプロセッサ間割り込みハンドラを実行する項目 8 に記載の第 1 のプロセッサコア。

[項目 10]

オペレーティングシステムのプロセッサ間割り込みハンドラを実行した後で、さらに、スーパージャンプの前の位置に戻り、現在のシステムコンテキストをメモリから復元し、システム管理モードから抜ける項目 9 に記載の第 1 のプロセッサコア。

[項目 11]

オペレーティングシステムのプロセッサ間割り込みハンドラを制御するオペレーティングシステムが制御を獲得してハンドラを実行する前に、システム管理割り込み転送モニタによりオペレーティングシステムをセキュアに計測し、

計測時に、システム管理割り込み転送モニタがオペレーティングシステムに制御を送る項目 9 に記載の第 1 のプロセッサコア。

[項目 12]

プロセッサ間割り込みに呼応して、スーパージャンプに関連するコンテキスト切り替えにおいて、1 以上の第 1 のプロセッサコアの制御レジスタと、一の第 1 のプロセッサコアのグローバル記述子テーブルレジスタとを含むように、第 1 のプロセッサコアのマシン固有レジスタにビットを設定する項目 9 に記載の第 1 のプロセッサコア。

[項目 13]

システム管理モードに入り、システム管理モード中にプロセッサ間割り込みに応答する第 1 のプロセッサコアと、

動作を維持してシステム管理モードには入らない 1 以上のさらなるプロセッサコアとを

10

20

30

40

50

備えるシステム。

[項目 1 4]

第 1 のプロセッサコアはさらに、システム管理モードに入った後で、
割り込み処理を許可するべく割り込み記述子テーブルをセーブし、
プロセッサ間割り込みをイネーブルする項目 1 3 に記載のシステム。

[項目 1 5]

第 1 のプロセッサコアはさらに、プロセッサ間割り込みを受信した後で、
現在のシステムコンテキストをメモリにセーブし、
スーパージャンプに利用される新たなスーパージャンプシステムコンテキストを設定し、
スーパージャンプを、オペレーティングシステムのプロセッサ間割り込みハンドラの位置
に行い、

オペレーティングシステムのプロセッサ間割り込みハンドラを実行する項目 1 4 に記載
のシステム。

[項目 1 6]

第 1 のプロセッサコアはさらに、オペレーティングシステムのプロセッサ間割り込みハ
ンドラを実行した後で、

スーパージャンプの前の位置に戻り、
現在のシステムコンテキストをメモリから復元し、
システム管理モードから抜ける項目 1 5 に記載のシステム。

[項目 1 7]

第 1 のプロセッサコアはさらに、オペレーティングシステムのプロセッサ間割り込みハ
ンドラを制御するオペレーティングシステムが制御を獲得してハンドラを実行する前に、
システム管理割り込み転送モニタによりオペレーティングシステムをセキュアに計測し、
計測時に、システム管理割り込み転送モニタがオペレーティングシステムに制御を送る
項目 1 5 に記載のシステム。

[項目 1 8]

第 1 のプロセッサコアはさらに、プロセッサ間割り込みに呼応して、スーパージャンプに
関連するコンテキスト切り替えにおいて、1 以上の第 1 のプロセッサコアの制御レジスタ
と、一の第 1 のプロセッサコアのグローバル記述子テーブルレジスタとを含むように、第
1 のプロセッサコアのマシン固有レジスタにビットを設定する項目 1 5 に記載のシステム


。

10


20

30


【図1】




【図2】



【図3】



【図4】



【手続補正書】

【提出日】平成25年1月28日(2013.1.28)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

単一のプロセッサに存在する複数のプロセッサコアが、全てのコアにシステム管理モードに入るように命令する第1のブロードキャストシステム管理割り込みを受信する段階と

前記複数のプロセッサコアが、前記第1のブロードキャストシステム管理割り込みを受信したことに応じて前記システム管理モードに入る段階と、

前記複数のプロセッサコアが、前記システム管理モード内で1以上のタスクを実行するのにビジーでない全てのコアに前記システム管理モードから退出するように命令する第2のブロードキャストシステム管理割り込みを、受信する段階と、

前記複数のプロセッサコアの1つを含む少なくとも第1のプロセッサコアが、前記システム管理モード内で1以上のタスクを実行するのにビジーでないと決定したことに応じて前記システム管理モードを退出する段階と、

を備える方法。

【請求項2】

前記第1のプロセッサコアが前記システム管理モードに入った後で、

前記第1のプロセッサコアによる割り込み処理を許可するべく割り込み記述子テーブルをセーブする段階と、

前記第1のプロセッサコアに対するプロセッサ間割り込みをイネーブルする段階とをさらに備える請求項1に記載の方法。

【請求項3】

前記第1のプロセッサコアがプロセッサ間割り込みを受信した後で、

前記第1のプロセッサコアの現在のシステムコンテキストをメモリにセーブする段階と

前記第1のプロセッサコアに対して、オペレーティングシステムのプロセッサ間ハンドラに関する新たなシステムコンテキストを設定する段階と、

前記第1のプロセッサコアが、処理位置を前記プロセッサ間ハンドラの位置にジャンプさせる段階と、

前記オペレーティングシステムのプロセッサ間ハンドラを実行する段階とをさらに備える請求項2に記載の方法。

【請求項4】

前記オペレーティングシステムのプロセッサ間ハンドラを実行した後で、

前記第1のプロセッサコアの処理位置をジャンプ前の位置に戻す段階と、

前記第1のプロセッサコアの前記現在のシステムコンテキストを前記メモリから復元する段階と、

前記第1のプロセッサコアを、前記システム管理モードから抜けさせる段階とをさらに備える請求項3に記載の方法。

【請求項5】

前記オペレーティングシステムのプロセッサ間ハンドラを制御するオペレーティングシステムが前記オペレーティングシステムのプロセッサ間ハンドラを実行する前に、

前記オペレーティングシステムの前記プロセッサ間ハンドラを開始するセキュアな環境を設定する段階とをさらに備える請求項3に記載の方法。

【請求項6】

前記プロセッサ間割り込みに呼応して、前記システムコンテキストの切り替えにおいて、1以上の第1のプロセッサコアの制御レジスタと、一の第1のプロセッサコアのグローバル記述子テーブルレジスタとを含むように、前記第1のプロセッサコアのマシン固有レジスタにビットを設定する段階をさらに備える請求項3に記載の方法。

【請求項7】

プロセッサ中の第1のプロセッサコアであって、
前記プロセッサ内の全てのコアにシステム管理モードに入るように命令する第1のブロードキャストシステム管理割り込みを受信し、
前記第1のブロードキャストシステム管理割り込みを受信したことに応じて前記システム管理モードに入り、
前記システム管理モード内で1以上のタスクを実行するのにビジーでない前記プロセッサ内の全てのコアに、前記システム管理モードから退出するように命令する、第2のブロードキャストシステム管理割り込みを受信し、
前記第1のプロセッサコアは1以上のタスクを実行するのにビジーでないと決定し、
前記第1のプロセッサコアが前記1以上のタスクを実行するのにビジーでないと決定したことに応じて前記システム管理モードを退出し、
前記第2のブロードキャストシステム管理割り込みを受信した後に、前記プロセッサ内の少なくとも他の1つのプロセッサコアは前記1以上のタスクを実行するのにビジーであり、前記システム管理モードに留まる、
第1のプロセッサコア。

【請求項8】

前記システム管理モードに入った後で、さらに、
割り込み処理を許可するべく割り込み記述子テーブルをセーブし、
プロセッサ間割り込みをイネーブルする請求項7に記載の第1のプロセッサコア。

【請求項9】

さらに、プロセッサ間割り込みを受信した後で、
現在のシステムコンテキストをメモリにセーブし、
オペレーティングシステムのプロセッサ間ハンドラに関する新たなシステムコンテキストを設定し、
処理位置を前記プロセッサ間ハンドラの位置にジャンプさせ、
前記オペレーティングシステムのプロセッサ間ハンドラを実行する請求項8に記載の第1のプロセッサコア。

【請求項10】

前記オペレーティングシステムのプロセッサ間ハンドラを実行した後で、さらに、
処理位置をジャンプ前の位置に戻し、
前記現在のシステムコンテキストを前記メモリから復元し、
前記システム管理モードから抜ける請求項9に記載の第1のプロセッサコア。

【請求項11】

前記オペレーティングシステムのプロセッサ間ハンドラを制御するオペレーティングシステムが前記オペレーティングシステムのプロセッサ間ハンドラを実行する前に、
前記オペレーティングシステムの前記プロセッサ間ハンドラを開始するセキュアな環境を設定する請求項9に記載の第1のプロセッサコア。

【請求項12】

前記プロセッサ間割り込みに呼応して、前記システムコンテキストの切り替えにおいて、1以上の第1のプロセッサコアの制御レジスタと、一の第1のプロセッサコアのグローバル記述子テーブルレジスタとを含むように、前記第1のプロセッサコアのマシン固有レジスタにビットを設定する請求項9に記載の第1のプロセッサコア。

フロントページの続き

(72)発明者 ジャオ、ジェウエン

アメリカ合衆国 9 5 0 5 2 カリフォルニア州・サンタクララ・ミッション カレッジ ブーレ
バード・2 2 0 0 インテル・コーポレーション内