

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2022 年 1 月 20 日 (20.01.2022)



(10) 国际公布号
WO 2022/011777 A1

(51) 国际专利分类号:
G09G 3/3233 (2016.01)

(21) 国际申请号: PCT/CN2020/110213

(22) 国际申请日: 2020 年 8 月 20 日 (20.08.2020)

(25) 申请语言: 中文

(26) 公布语言: 中文

(30) 优先权:
202010676996.3 2020年7月14日 (14.07.2020) CN

(71) 申请人: 武汉华星光电半导体显示技术有限公司(WUHAN CHINA STAR OPTOELECTRONICS SEMICONDUCTOR DISPLAY TECHNOLOGY CO., LTD.) [CN/CN]; 中国湖北省武汉市东湖新技术开发区高新大道666号光谷生物创新园C5栋305室, Hubei 430079 (CN)。

(72) 发明人: 王选芸(WANG, Xuanyun); 中国湖北省武汉市东湖新技术开发区高新大道666号光谷生物创新园C5栋305室, Hubei 430079 (CN)。 赵晟煊(CHO, Sunghwan); 中国湖北省武汉市东湖新技术开发区高新大道666号光谷生物创新园C5栋305室, Hubei 430079 (CN)。 戴超(DAI, Chao); 中国湖北省武汉市东湖新技术开发区高新大道666号光谷生物创新园C5栋305室, Hubei 430079 (CN)。

(74) 代理人: 深圳紫藤知识产权代理有限公司(PURPLEVINE INTELLECTUAL PROPERTY (SHENZHEN) CO., LTD.); 中国广东省深圳市南山区粤海街道高新区社区高新南一道006号TCL工业研究院大厦A802, Guangdong 518057 (CN)。

(81) 指定国(除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB,

(54) Title: PIXEL CIRCUIT AND DISPLAY DEVICE

(54) 发明名称: 像素电路及显示装置




图 1

(57) Abstract: A pixel circuit and a display device. The pixel circuit comprises a light emitting control unit (10), a reset unit (17), a compensation unit (13), and an initialization unit (14); the light emitting control unit (10) is provided between a first power signal input end (VDD) and a light emitting unit (L); the reset unit (17) is provided between a reset signal input end (103) and the light emitting unit (L); the light emitting control unit (10) and the reset unit (17) are both electrically connected to a control signal input end (102); and the compensation unit (13) and the initialization unit (14) each comprises a metal oxide transistor.



GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, IT, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW。

- (84) 指定国(除另有指明, 要求每一种可提供的地区保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM, AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

- 包括国际检索报告(条约第21条(3))。

(57) 摘要: 一种像素电路及显示装置, 像素电路包括发光控制单元(10)、复位单元(17)、补偿单元(13)和初始化单元(14), 发光控制单元(10)设置在第一电源信号输入端(VDD)和发光单元(L)之间, 复位单元(17)设置在复位信号输入端(103)和发光单元(L)之间, 发光控制单元(10)和复位单元(17)共同电性连接控制信号输入端(102), 补偿单元(13)和初始化单元(14)均包括金属氧化物晶体管。

像素电路及显示装置

[0001] 本申请要求于2020年07月14日提交中国专利局、申请号为202010676996.3、发明名称为“像素电路及显示装置”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

[0002] 本申请涉及显示技术领域，尤其涉及一种像素电路及显示装置。

背景技术

[0003] 随着多媒体的发展，显示装置变得越来越重要。相应地，对各种类型的显示装置的要求也越来越高，尤其是智能手机领域，超高频驱动显示、低功耗驱动显示以及低频驱动显示都是现阶段和未来的重要发展方向。

[0004] 显示装置实现其显示功能离不开像素电路的驱动。像素电路作为驱动显示装置的发光单元进行发光的重要元件，其工作性能的稳定性及灵敏性直接影响显示装置的显示效果。像素电路中包含有多个晶体管元件，较为常见的晶体管类型有非晶硅（a-Si）薄膜晶体管、低温多晶硅（Low Temperature Poly-silicon，LTPS）薄膜晶体管、及金属氧化物（Metal Oxide）薄膜晶体管。其中，非晶硅薄膜晶体管和低温多晶硅薄膜晶体管为硅基薄膜晶体管，具有开关速度快、驱动电流大的优点，但是容易产生较大的漏电流；而金属氧化物薄膜晶体管则具有漏电流小、均一性良好等优点。

发明概述

技术问题

[0005] 像素电路的现有设计中容易出现两个问题：一是像素电路的驱动晶体管的控制端存在较大的漏电流，导致发光单元异常发光而使显示装置出现闪屏的问题；二是像素电路中用于驱动阳极进行复位的晶体管开启不及时或开启时间过短而导致显示装置的暗态画质差的问题。

问题的解决方案

技术解决方案

- [0006] 为了解决上述技术问题，本申请提供的解决方案如下：
- [0007] 本申请提供一种像素电路，包括：
- [0008] 发光控制单元，设置在第一电源信号输入端和发光单元之间，并与控制信号输入端电性连接；
- [0009] 复位单元，设置在复位信号输入端和所述发光单元之间，并与所述控制信号输入端电性连接；
- [0010] 补偿单元，与第一扫描信号输入端电性连接；
- [0011] 初始化单元，与第二扫描信号输入端电性连接；
- [0012] 其中，所述补偿单元和所述初始化单元均包括金属氧化物晶体管。
- [0013] 在本申请的像素电路中，所述发光控制单元的控制端电性连接所述控制信号输入端，并在所述控制信号输入端输出的信号作用下，实现所述发光控制单元在开启和关闭两种状态之间转换。
- [0014] 在本申请的像素电路中，所述复位单元的控制端电性连接所述控制信号输入端，并在所述控制信号输入端输出的信号作用下，实现所述复位单元在开启和关闭两种状态之间转换。
- [0015] 在本申请的像素电路中，所述复位单元包括金属氧化物晶体管。
- [0016] 在本申请的像素电路中，所述发光控制单元包括低温多晶硅晶体管。
- [0017] 在本申请的像素电路中，所述发光控制单元包括第一发光控制单元和第二发光控制单元，所述第一发光控制单元和所述第二发光控制单元均与所述控制信号输入端电性连接。
- [0018] 在本申请的像素电路中，所述第一发光控制单元和所述第二发光控制单元均包括金属氧化物晶体管。
- [0019] 在本申请的像素电路中，所述复位单元包括低温多晶硅晶体管。
- [0020] 在本申请的像素电路中，所述控制信号输入端包括第一控制信号输入端和第二控制信号输入端。
- [0021] 在本申请的像素电路中，所述第一发光控制单元与所述第一控制信号输入端电性连接，所述第二发光控制单元和所述复位单元均与所述第二控制信号输入端电性连接。

- [0022] 在本申请的像素电路中，所述第一发光控制单元和所述复位单元均包括金属氧化物晶体管。
- [0023] 在本申请的像素电路中，所述第二发光控制单元包括低温多晶硅晶体管。
- [0024] 在本申请的像素电路中，所述第一发光控制单元和所述复位单元均与所述第一控制信号输入端电性连接，所述第二发光控制单元与所述第二控制信号输入端电性连接。
- [0025] 在本申请的像素电路中，所述第一发光控制单元和所述第二发光控制单元均包括金属氧化物晶体管。
- [0026] 在本申请的像素电路中，所述复位单元包括低温多晶硅晶体管。
- [0027] 在本申请的像素电路中，所述像素电路还包括：
- [0028] 数据传输单元，设置于数据信号输入端和所述发光控制单元之间；
- [0029] 驱动单元，设置于所述第一发光控制单元和所述第二发光控制单元之间；
- [0030] 存储单元，设置于所述第一电源信号输入端和所述驱动单元之间。
- [0031] 根据本申请一实施例，所述第一发光控制单元包括第五晶体管，所述第五晶体管的栅极电性连接所述控制信号输入端，所述第五晶体管的源极电性连接所述第一电源信号输入端，所述第五晶体管的漏极电性连接第一节点；
- [0032] 所述第二发光控制单元包括第六晶体管，所述第六晶体管的栅极电性连接所述控制信号输入端，所述第六晶体管的源极电性连接第二节点，所述第六晶体管的漏极电性连接所述发光单元；
- [0033] 所述复位单元包括第七晶体管，所述第七晶体管的栅极电性连接所述控制信号输入端，所述第七晶体管的源极电性连接所述复位信号输入端，所述第七晶体管的漏极电性连接所述发光单元；
- [0034] 所述补偿单元包括第三晶体管，所述第三晶体管的栅极电性连接所述第一扫描信号输入端，所述第三晶体管的源极电性连接所述第二节点，所述第三晶体管的漏极电性连接第三节点；
- [0035] 所述初始化单元包括第四晶体管，所述第四晶体管的栅极电性连接所述第二扫描信号输入端，所述第四晶体管源极电性连接所述复位信号输入端，所述第四晶体管的漏极电性连接所述第三节点；

- [0036] 所述数据传输单元包括第二晶体管，所述第二晶体管的栅极电性连接第三扫描信号输入端，所述第二晶体管的源极电性连接所述数据信号输入端，所述第二晶体管的漏极电性连接所述第一节点；
- [0037] 所述驱动单元包括第一晶体管，所述第一晶体管的栅极电性连接所述第三节点，所述第一晶体管的源极电性连接所述第一节点，所述第一晶体管的漏极电性连接所述第二节点；
- [0038] 所述存储单元包括存储电容，所述存储电容的第一极电性连接所述第一电源信号输入端，所述存储电容的第二极电性连接所述第三节点。
- [0039] 本申请还提供一种显示装置，其包括像素电路，所述像素电路包括：
- [0040] 发光控制单元，设置在第一电源信号输入端和发光单元之间，并与控制信号输入端电性连接；
- [0041] 复位单元，设置在复位信号输入端和所述发光单元之间，并与所述控制信号输入端电性连接；
- [0042] 补偿单元，与第一扫描信号输入端电性连接；
- [0043] 初始化单元，与第二扫描信号输入端电性连接；
- [0044] 其中，所述补偿单元和所述初始化单元均包括金属氧化物晶体管。
- [0045] 在本申请的显示装置中，所述复位单元包括金属氧化物晶体管，所述发光控制单元包括低温多晶硅晶体管。
- [0046] 在本申请的显示装置中，所述复位单元包括低温多晶硅晶体管，所述发光控制单元包括金属氧化物晶体管。

发明的有益效果

有益效果

- [0047] 本申请提供的像素电路及显示装置，通过将所述像素电路的复位单元直接电性连接至控制信号输入端，利用控制信号输入端输出的信号控制复位单元的开启，以增加发光单元的复位时间，改善显示装置的暗态画质；同时，在所述像素电路的补偿单元和初始化单元中设置金属氧化物晶体管，使电路中的漏电流和因漏电流而导致的闪屏问题得到显著改善。

对附图的简要说明

附图说明

[0048] 为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

[0049] 图1是本申请实施例提供的像素电路的第一种实施方式的结构示意图；

[0050] 图2是本申请实施例提供的像素电路的第二种实施方式的结构示意图；

[0051] 图3是本申请实施例提供的像素电路的第三种实施方式的结构示意图；

[0052] 图4是本申请实施例提供的像素电路的第四种实施方式的结构示意图。

[0053] 图5是本申请实施例提供的包含低温多晶硅晶体管和金属氧化物晶体管的有机发光二极管显示装置的截面结构示意图。

发明实施例

本发明的实施方式

[0054] 以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。

[0055] 本申请实施例提供一种像素电路，通过将所述像素电路的发光控制单元和复位单元直接电性连接至控制信号输入端，利用控制信号输入端输出的信号控制复位单元开启，以增加发光单元的复位时间，改善显示装置的暗态画质；同时，在所述像素电路的补偿单元和初始化单元中设置金属氧化物晶体管，改善电路中的漏电流及因漏电流而导致的闪屏问题。

[0056] 根据本申请一实施例，图1是本申请实施例提供的像素电路的第一种实施方式的结构示意图。所述像素电路包括发光控制单元10、复位单元17、补偿单元13和初始化单元14。

[0057] 所述发光控制单元10设置于第一电源信号输入端VDD和发光单元L之间，通过控制所述第一电源信号输入端VDD和所述发光单元L之间的电性导通状态，实现对

所述发光单元L的发光时间的控制。例如，当所述发光控制单元10为开启状态时，电流可由所述第一电源信号输入端VDD流向所述发光单元L，所述发光单元L发光；反之，则所述发光单元L不发光。所述发光控制单元10与控制信号输入端102电性连接，所述发光控制单元10在所述控制信号输入端102输出的信号作用下，实现其在开启和关闭两种状态之间转换。

[0058] 所述复位单元17设置在复位信号输入端103和所述发光单元L之间，用于控制所述复位信号输入端103和所述发光单元L之间的电性导通状态。当所述复位单元17为开启状态时，所述复位信号输入端103与所述发光单元L之间直接电性导通，由所述复位信号输入端103发出的复位信号传输至所述发光单元L，实现对所述发光单元L的复位操作。应当理解的是，当所述发光单元L由发光状态转变为暗态时，若电路中存在一些不稳定电流，则会导致发光单元L的异常闪烁，此时通过向所述发光单元L传输复位信号，消除不稳定电流，使发光单元L处于稳定暗态，进而改善暗态画质。

[0059] 进一步地，所述复位单元17与所述控制信号输入端102电性连接，所述复位单元17在所述控制信号输入端102输出的信号作用下，实现其在开启和关闭两种状态之间转换。需要说明的是，传统设计中，复位单元通过扫描信号控制其开启和关闭，此时容易出现开启不及时或开启时间过短的问题，导致暗态画质差；在本实施例中，所述复位单元17通过所述控制信号输入端102输出的信号进行控制，所述控制信号输入端102控制所述发光控制单元10关闭的同时，控制所述复位单元17开启，实现对所述发光单元L的及时复位，同时在所述发光单元L的整个暗态时间内，所述复位单元17持续保持开启状态，有效消除暗态闪烁，改善暗态画质。

[0060] 所述补偿单元13与第一扫描信号输入端104电性连接，所述第一扫描信号输入端104输出的扫描信号控制所述补偿单元13的开启或关闭。所述初始化单元14与第二扫描信号输入端105电性连接，所述第二扫描信号输入端105输出的扫描信号控制所述初始化单元14的开启或关闭。所述补偿单元13和所述初始化单元14中均包括金属氧化物晶体管。需要说明的是，金属氧化物晶体管具有低漏电的优势；在本实施例中，通过在所述补偿单元13和所述初始化单元14中设置金属

氧化物晶体管，使所述像素电路中的漏电流问题得到显著改善，进而改善因漏电流过大而导致的闪屏问题。

[0061] 可选地，所述复位单元17包括金属氧化物晶体管，以改善所述复位单元17本身的漏电流问题，进一步促进整个所述像素电路的漏电流问题的改善。可选地，所述发光控制单元10包括低温多晶硅晶体管。

[0062] 需要说明的是，在本申请实施例中，所述金属氧化物晶体管是指采用金属氧化物作为半导体材料的晶体管，所述金属氧化物可以是氧化锌（ZnO）、氧化锌锡（ZTO）、氧化锌铟（ZIO）、氧化铟（InO）、氧化钛（TiO）、氧化铟镓锌（IGZO）、氧化铟锌锡（IZTO）等半导体材料；所述金属氧化物晶体管通常采用N型晶体管，即：在高电平作用下导通或开启，在低电平作用下截止或关闭。在本申请实施例中，所述低温多晶硅晶体管是指采用多晶硅作为半导体材料的晶体管；所述低温多晶硅晶体管通常采用P型晶体管，即：在低电平作用下导通或开启，在高电平作用下截止或关闭。

[0063] 可选地，所述发光控制单元10包括第一发光控制单元15和第二发光控制单元16，所述第一发光控制单元15、所述第二发光控制单元16和所述复位单元17均与所述控制信号输入端102电性连接。可选地，所述第一发光控制单元15和所述第二发光控制单元16均包括低温多晶硅晶体管，采用P型晶体管；而所述复位单元17包括金属氧化物晶体管，采用N型晶体管。通过上述设置可以保证所述第一发光控制单元15和所述第二发光控制单元16为开启状态时，所述复位单元17为关闭状态；反之，所述第一发光控制单元15和所述第二发光控制单元16为关闭状态时，所述复位单元17为开启状态，进而使所述复位单元17的开启时段始终对应所述发光单元L的暗态阶段。

[0064] 进一步地，所述像素电路还包括数据传输单元12、驱动单元11和存储单元18。所述数据传输单元12设置于数据信号输入端101和所述发光控制单元10之间，用于控制所述数据信号输入端101和所述发光控制单元10之间的电性导通状态；可选地，所述数据传输单元12还与第三扫描信号输入端106电性连接，所述第三扫描信号输入端106输出扫描信号以控制所述数据传输单元12的开启或关闭。所述驱动单元11设置于所述第一发光控制单元15和所述第二发光控制单元16之间，

用于控制所述第一发光控制单元15和所述第二发光控制单元16之间的电性导通状态。所述存储单元18设置于所述第一电源信号输入端VDD和所述驱动单元11之间，用于存储所述驱动单元11的控制端的电压状态。

- [0065] 可选地，所述第一发光控制单元15包括第五晶体管T5，所述第五晶体管T5的栅极电性连接所述控制信号输入端102，所述第五晶体管T5的源极电性连接所述第一电源信号输入端VDD，所述第五晶体管T5的漏极电性连接第一节点Q1。可选地，所述第五晶体管T5为低温多晶硅晶体管。
- [0066] 可选地，所述第二发光控制单元16包括第六晶体管T6，所述第六晶体管T6的栅极电性连接所述控制信号输入端102，所述第六晶体管T6的源极电性连接第二节点Q2，所述第六晶体管T6的漏极电性连接所述发光单元L；所述发光单元L的另一端电性连接第二电源信号输入端VSS。可选地，所述第一电源信号输入端VDD输入的电压大于所述第二电源信号输入端VSS输入的电压。可选地，所述第六晶体管T6为低温多晶硅晶体管。
- [0067] 可选地，所述复位单元17包括第七晶体管T7，所述第七晶体管T7的栅极电性连接所述控制信号输入端102，所述第七晶体管T7的源极电性连接所述复位信号输入端103，所述第七晶体管T7的漏极电性连接所述发光单元L。可选地，所述第七晶体管T7为金属氧化物晶体管。
- [0068] 可选地，所述补偿单元13包括第三晶体管T3，所述第三晶体管T3的栅极电性连接所述第一扫描信号输入端104，所述第三晶体管T3的源极电性连接所述第二节点Q2，所述第三晶体管T3的漏极电性连接第三节点Q3。可选地，所述第三晶体管T3为金属氧化物晶体管。
- [0069] 可选地，所述初始化单元14包括第四晶体管T4，所述第四晶体管T4的栅极电性连接所述第二扫描信号输入端105，所述第四晶体管T4源极电性连接所述复位信号输入端103，所述第四晶体管T4的漏极电性连接所述第三节点Q3。可选地，所述第四晶体管T4为金属氧化物晶体管。
- [0070] 可选地，所述数据传输单元12包括第二晶体管T2，所述第二晶体管T2的栅极电性连接所述第三扫描信号输入端106，所述第二晶体管T2的源极电性连接所述数据信号输入端101，所述第二晶体管T2的漏极电性连接所述第一节点Q1。

- [0071] 可选地，所述驱动单元11包括第一晶体管T1，所述第一晶体管T1的栅极电性连接所述第三节点Q3，所述第一晶体管T1的源极电性连接所述第一节点Q1，所述第一晶体管T1的漏极电性连接所述第二节点Q2。
- [0072] 可选地，所述存储单元18包括存储电容Cst，所述存储电容Cst的第一极电性连接所述第一电源信号输入端VDD，所述存储电容Cst的第二极电性连接所述第三节点Q3。所述存储电容Cst用于存储所述第一晶体管T1的阈值电压。
- [0073] 可选地，所述第一扫描信号输入端104、所述第二扫描信号输入端105和所述第三扫描信号输入端106分别电性连接不同的扫描信号线；应当理解的是，在显示装置中会包含多级本实施例所提供的像素电路，所述第一扫描信号输入端104和所述第三扫描信号输入端106分别电性连接本级扫描信号线，所述第二扫描信号输入端105电性连接前一级扫描信号线。
- [0074] 综上所述，本申请实施例通过将像素电路中的复位单元直接电性连接至控制信号输入端来改善显示装置的暗态画质，并在像素电路的补偿单元和初始化单元中使用金属氧化物晶体管来改善电路中的漏电流及因漏电流而导致的闪屏问题。
- [0075] 根据本申请一实施例，图2是本申请实施例提供的像素电路的第二种实施方式的结构示意图。本实施例与图1所示的实施例的区别包括且不仅包括：在本实施例中，所述发光控制单元10包括金属氧化物晶体管。
- [0076] 具体地，在本实施例中，所述像素电路包括发光控制单元10、复位单元17、补偿单元13和初始化单元14。所述发光控制单元10设置于第一电源信号输入端VDD和发光单元L之间，通过控制所述第一电源信号输入端VDD和所述发光单元L之间的电性导通状态，实现对所述发光单元L的发光时间的控制；所述发光控制单元10与控制信号输入端102电性连接，所述控制信号输入端102输出的信号控制所述发光控制单元10的开启或关闭。所述复位单元17设置在复位信号输入端103和所述发光单元L之间，用于控制所述复位信号输入端103和所述发光单元L之间的电性导通状态；所述复位单元17与所述控制信号输入端102电性连接，所述控制信号输入端102输出的信号控制所述复位单元17的开启或关闭。所述补偿单元13与第一扫描信号输入端104电性连接，所述第一扫描信号输入端104输出的扫描

信号控制所述补偿单元13的开启或关闭。所述初始化单元14与第二扫描信号输入端105电性连接，所述第二扫描信号输入端105输出的扫描信号控制所述初始化单元14的开启或关闭。所述补偿单元13和所述初始化单元14中均包括金属氧化物晶体管。

[0077] 可选地，所述发光控制单元10包括第一发光控制单元15和第二发光控制单元16，所述第一发光控制单元15、所述第二发光控制单元16和所述复位单元17均与所述控制信号输入端102电性连接。所述第一发光控制单元15和所述第二发光控制单元16均包括金属氧化物晶体管；所述复位单元17包括低温多晶硅晶体管。通过上述设置可以保证所述第一发光控制单元15和所述第二发光控制单元16为开启状态时，所述复位单元17为关闭状态；反之，所述第一发光控制单元15和所述第二发光控制单元16为关闭状态时，所述复位单元17为开启状态，进而使所述复位单元17的开启时段始终对应所述发光单元L的暗态阶段。

[0078] 进一步地，所述像素电路还包括数据传输单元12、驱动单元11和存储单元18。所述数据传输单元12设置于数据信号输入端101和所述发光控制单元10之间，用于控制所述数据信号输入端101和所述发光控制单元10之间的电性导通状态；可选地，所述数据传输单元12还与第三扫描信号输入端106电性连接，所述第三扫描信号输入端106输出扫描信号以控制所述数据传输单元12的开启或关闭。所述驱动单元11设置于所述第一发光控制单元15和所述第二发光控制单元16之间，用于控制所述第一发光控制单元15和所述第二发光控制单元16之间的电性导通状态。所述存储单元18设置于所述第一电源信号输入端VDD和所述驱动单元11之间，用于存储所述驱动单元11的控制端的电压状态。

[0079] 可选地，所述第一发光控制单元15包括第五晶体管T5，所述第五晶体管T5的栅极电性连接所述控制信号输入端102，所述第五晶体管T5的源极电性连接所述第一电源信号输入端VDD，所述第五晶体管T5的漏极电性连接第一节点Q1。所述第五晶体管T5为金属氧化物晶体管。

[0080] 可选地，所述第二发光控制单元16包括第六晶体管T6，所述第六晶体管T6的栅极电性连接所述控制信号输入端102，所述第六晶体管T6的源极电性连接第二节点Q2，所述第六晶体管T6的漏极电性连接所述发光单元L；所述发光单元L的另

一端电性连接第二电源信号输入端VSS。所述第六晶体管T6为金属氧化物晶体管。

[0081] 可选地，所述复位单元17包括第七晶体管T7，所述第七晶体管T7的栅极电性连接所述控制信号输入端102，所述第七晶体管T7的源极电性连接所述复位信号输入端103，所述第七晶体管T7的漏极电性连接所述发光单元L。所述第七晶体管T7为低温多晶硅晶体管。

[0082] 可选地，所述补偿单元13包括第三晶体管T3，所述第三晶体管T3的栅极电性连接所述第一扫描信号输入端104，所述第三晶体管T3的源极电性连接所述第二节点Q2，所述第三晶体管T3的漏极电性连接第三节点Q3。所述第三晶体管T3为金属氧化物晶体管。

[0083] 可选地，所述初始化单元14包括第四晶体管T4，所述第四晶体管T4的栅极电性连接所述第二扫描信号输入端105，所述第四晶体管T4源极电性连接所述复位信号输入端103，所述第四晶体管T4的漏极电性连接所述第三节点Q3。所述第四晶体管T4为金属氧化物晶体管。

[0084] 可选地，所述数据传输单元12包括第二晶体管T2，所述第二晶体管T2的栅极电性连接所述第三扫描信号输入端106，所述第二晶体管T2的源极电性连接所述数据信号输入端101，所述第二晶体管T2的漏极电性连接所述第一节点Q1。

[0085] 可选地，所述驱动单元11包括第一晶体管T1，所述第一晶体管T1的栅极电性连接所述第三节点Q3，所述第一晶体管T1的源极电性连接所述第一节点Q1，所述第一晶体管T1的漏极电性连接所述第二节点Q2。

[0086] 可选地，所述存储单元18包括存储电容Cst，所述存储电容Cst的第一极电性连接所述第一电源信号输入端VDD，所述存储电容Cst的第二极电性连接所述第三节点Q3。所述存储电容Cst用于存储所述第一晶体管T1的阈值电压。

[0087] 综上所述，本申请实施例通过将像素电路中的复位单元直接电性连接至控制信号输入端来改善显示装置的暗态画质，并在像素电路的补偿单元和初始化单元中使用金属氧化物晶体管来改善电路中的漏电流及因漏电流而导致的闪屏问题。

[0088] 根据本申请一实施例，图3是本申请实施例提供的像素电路的第三种实施方式

的结构示意图。本实施例与图1所示的实施例的区别包括且不仅包括：在本实施例中，所述控制信号输入端102包括第一控制信号输入端1021和第二控制信号输入端1022。

[0089] 具体地，在本实施例中，所述像素电路包括发光控制单元10、复位单元17、补偿单元13和初始化单元14。所述发光控制单元10设置于第一电源信号输入端VDD和发光单元L之间，通过控制所述第一电源信号输入端VDD和所述发光单元L之间的电性导通状态，实现对所述发光单元L的发光时间的控制；所述发光控制单元10与控制信号输入端102电性连接，所述控制信号输入端102输出的信号控制所述发光控制单元10的开启或关闭。所述复位单元17设置在复位信号输入端103和所述发光单元L之间，用于控制所述复位信号输入端103和所述发光单元L之间的电性导通状态；所述复位单元17与所述控制信号输入端102电性连接，所述控制信号输入端102输出的信号控制所述复位单元17的开启或关闭。所述补偿单元13与第一扫描信号输入端104电性连接，所述第一扫描信号输入端104输出的扫描信号控制所述补偿单元13的开启或关闭。所述初始化单元14与第二扫描信号输入端105电性连接，所述第二扫描信号输入端105输出的扫描信号控制所述初始化单元14的开启或关闭。所述补偿单元13和所述初始化单元14中均包括金属氧化物晶体管。

[0090] 可选地，所述发光控制单元10包括第一发光控制单元15和第二发光控制单元16；所述控制信号输入端102包括第一控制信号输入端1021和第二控制信号输入端1022。所述第一发光控制单元15与所述第一控制信号输入端1021电性连接，所述第二发光控制单元16和所述复位单元17均与所述第二控制信号输入端1022电性连接。所述第一发光控制单元15和所述复位单元17均包括金属氧化物晶体管；所述第二发光控制单元16包括低温多晶硅晶体管。通过上述设置可以保证所述第二发光控制单元16为开启状态时，所述复位单元17为关闭状态；反之，所述第二发光控制单元16为关闭状态时，所述复位单元17为开启状态，进而使所述复位单元17的开启时段始终对应所述发光单元L的暗态阶段。并且所述第一发光控制单元15包括金属氧化物晶体管，有利于减小像素电路中的漏电流。

[0091] 进一步地，所述像素电路还包括数据传输单元12、驱动单元11和存储单元18。

所述数据传输单元12设置于数据信号输入端101和所述发光控制单元10之间，用于控制所述数据信号输入端101和所述发光控制单元10之间的电性导通状态；可选地，所述数据传输单元12还与第三扫描信号输入端106电性连接，所述第三扫描信号输入端106输出扫描信号以控制所述数据传输单元12的开启或关闭。所述驱动单元11设置于所述第一发光控制单元15和所述第二发光控制单元16之间，用于控制所述第一发光控制单元15和所述第二发光控制单元16之间的电性导通状态。所述存储单元18设置于所述第一电源信号输入端VDD和所述驱动单元11之间，用于存储所述驱动单元11的控制端的电压状态。

[0092] 可选地，所述第一发光控制单元15包括第五晶体管T5，所述第五晶体管T5的栅极电性连接所述第一控制信号输入端1021，所述第五晶体管T5的源极电性连接所述第一电源信号输入端VDD，所述第五晶体管T5的漏极电性连接第一节点Q1。所述第五晶体管T5为金属氧化物晶体管。

[0093] 可选地，所述第二发光控制单元16包括第六晶体管T6，所述第六晶体管T6的栅极电性连接所述第二控制信号输入端1022，所述第六晶体管T6的源极电性连接第二节点Q2，所述第六晶体管T6的漏极电性连接所述发光单元L；所述发光单元L的另一端电性连接第二电源信号输入端VSS。所述第六晶体管T6为低温多晶硅晶体管。

[0094] 可选地，所述复位单元17包括第七晶体管T7，所述第七晶体管T7的栅极电性连接所述第二控制信号输入端1022，所述第七晶体管T7的源极电性连接所述复位信号输入端103，所述第七晶体管T7的漏极电性连接所述发光单元L。所述第七晶体管T7为金属氧化物晶体管。

[0095] 可选地，所述补偿单元13包括第三晶体管T3，所述第三晶体管T3的栅极电性连接所述第一扫描信号输入端104，所述第三晶体管T3的源极电性连接所述第二节点Q2，所述第三晶体管T3的漏极电性连接第三节点Q3。所述第三晶体管T3为金属氧化物晶体管。

[0096] 可选地，所述初始化单元14包括第四晶体管T4，所述第四晶体管T4的栅极电性连接所述第二扫描信号输入端105，所述第四晶体管T4源极电性连接所述复位信号输入端103，所述第四晶体管T4的漏极电性连接所述第三节点Q3。所述第四晶

体管T4为金属氧化物晶体管。

- [0097] 可选地，所述数据传输单元12包括第二晶体管T2，所述第二晶体管T2的栅极电性连接所述第三扫描信号输入端106，所述第二晶体管T2的源极电性连接所述数据信号输入端101，所述第二晶体管T2的漏极电性连接所述第一节点Q1。
- [0098] 可选地，所述驱动单元11包括第一晶体管T1，所述第一晶体管T1的栅极电性连接所述第三节点Q3，所述第一晶体管T1的源极电性连接所述第一节点Q1，所述第一晶体管T1的漏极电性连接所述第二节点Q2。
- [0099] 可选地，所述存储单元18包括存储电容Cst，所述存储电容Cst的第一极电性连接所述第一电源信号输入端VDD，所述存储电容Cst的第二极电性连接所述第三节点Q3。所述存储电容Cst用于存储所述第一晶体管T1的阈值电压。
- [0100] 综上所述，本申请实施例通过将像素电路中的复位单元直接电性连接至第二控制信号输入端来改善显示装置的暗态画质，并在像素电路的补偿单元和初始化单元中使用金属氧化物晶体管来改善电路中的漏电流及因漏电流而导致的闪屏问题。
- [0101] 根据本申请一实施例，图4是本申请实施例提供的像素电路的第四种实施方式的结构示意图。本实施例与图1所示的实施例的区别包括且不仅包括：在本实施例中，所述控制信号输入端102包括第一控制信号输入端1021和第二控制信号输入端1022。
- [0102] 具体地，在本实施例中，所述像素电路包括发光控制单元10、复位单元17、补偿单元13和初始化单元14。所述发光控制单元10设置于第一电源信号输入端VDD和发光单元L之间，通过控制所述第一电源信号输入端VDD和所述发光单元L之间的电性导通状态，实现对所述发光单元L的发光时间的控制；所述发光控制单元10与控制信号输入端102电性连接，所述控制信号输入端102输出的信号控制所述发光控制单元10的开启或关闭。所述复位单元17设置在复位信号输入端103和所述发光单元L之间，用于控制所述复位信号输入端103和所述发光单元L之间的电性导通状态；所述复位单元17与所述控制信号输入端102电性连接，所述控制信号输入端102输出的信号控制所述复位单元17的开启或关闭。所述补偿单元13与第一扫描信号输入端104电性连接，所述第一扫描信号输入端104输出的扫描

信号控制所述补偿单元13的开启或关闭。所述初始化单元14与第二扫描信号输入端105电性连接，所述第二扫描信号输入端105输出的扫描信号控制所述初始化单元14的开启或关闭。所述补偿单元13和所述初始化单元14中均包括金属氧化物晶体管。

[0103] 可选地，所述发光控制单元10包括第一发光控制单元15和第二发光控制单元16；所述控制信号输入端102包括第一控制信号输入端1021和第二控制信号输入端1022。所述第一发光控制单元15和所述复位单元17均与所述第一控制信号输入端1021电性连接，所述第二发光控制单元16与所述第二控制信号输入端1022电性连接。所述第一发光控制单元15和所述第二发光控制单元16均包括金属氧化物晶体管；所述复位单元17包括低温多晶硅晶体管。通过上述设置可以保证所述第一发光控制单元15为开启状态时，所述复位单元17为关闭状态；反之，所述第一发光控制单元15为关闭状态时，所述复位单元17为开启状态，进而使所述复位单元17的开启时段始终对应所述发光单元L的暗态阶段。并且所述第一发光控制单元15和所述第二发光控制单元16均包括金属氧化物晶体管，有利于减小像素电路中的漏电流。

[0104] 进一步地，所述像素电路还包括数据传输单元12、驱动单元11和存储单元18。所述数据传输单元12设置于数据信号输入端101和所述发光控制单元10之间，用于控制所述数据信号输入端101和所述发光控制单元10之间的电性导通状态；可选地，所述数据传输单元12还与第三扫描信号输入端106电性连接，所述第三扫描信号输入端106输出扫描信号以控制所述数据传输单元12的开启或关闭。所述驱动单元11设置于所述第一发光控制单元15和所述第二发光控制单元16之间，用于控制所述第一发光控制单元15和所述第二发光控制单元16之间的电性导通状态。所述存储单元18设置于所述第一电源信号输入端VDD和所述驱动单元11之间，用于存储所述驱动单元11的控制端的电压状态。

[0105] 可选地，所述第一发光控制单元15包括第五晶体管T5，所述第五晶体管T5的栅极电性连接所述第一控制信号输入端1021，所述第五晶体管T5的源极电性连接所述第一电源信号输入端VDD，所述第五晶体管T5的漏极电性连接第一节点Q1。所述第五晶体管T5为金属氧化物晶体管。

- [0106] 可选地，所述第二发光控制单元16包括第六晶体管T6，所述第六晶体管T6的栅极电性连接所述第二控制信号输入端1022，所述第六晶体管T6的源极电性连接第二节点Q2，所述第六晶体管T6的漏极电性连接所述发光单元L；所述发光单元L的另一端电性连接第二电源信号输入端VSS。所述第六晶体管T6为金属氧化物晶体管。
- [0107] 可选地，所述复位单元17包括第七晶体管T7，所述第七晶体管T7的栅极电性连接所述第一控制信号输入端1021，所述第七晶体管T7的源极电性连接所述复位信号输入端103，所述第七晶体管T7的漏极电性连接所述发光单元L。所述第七晶体管T7为低温多晶硅晶体管。
- [0108] 可选地，所述补偿单元13包括第三晶体管T3，所述第三晶体管T3的栅极电性连接所述第一扫描信号输入端104，所述第三晶体管T3的源极电性连接所述第二节点Q2，所述第三晶体管T3的漏极电性连接第三节点Q3。所述第三晶体管T3为金属氧化物晶体管。
- [0109] 可选地，所述初始化单元14包括第四晶体管T4，所述第四晶体管T4的栅极电性连接所述第二扫描信号输入端105，所述第四晶体管T4源极电性连接所述复位信号输入端103，所述第四晶体管T4的漏极电性连接所述第三节点Q3。所述第四晶体管T4为金属氧化物晶体管。
- [0110] 可选地，所述数据传输单元12包括第二晶体管T2，所述第二晶体管T2的栅极电性连接所述第三扫描信号输入端106，所述第二晶体管T2的源极电性连接所述数据信号输入端101，所述第二晶体管T2的漏极电性连接所述第一节点Q1。
- [0111] 可选地，所述驱动单元11包括第一晶体管T1，所述第一晶体管T1的栅极电性连接所述第三节点Q3，所述第一晶体管T1的源极电性连接所述第一节点Q1，所述第一晶体管T1的漏极电性连接所述第二节点Q2。
- [0112] 可选地，所述存储单元18包括存储电容Cst，所述存储电容Cst的第一极电性连接所述第一电源信号输入端VDD，所述存储电容Cst的第二极电性连接所述第三节点Q3。所述存储电容Cst用于存储所述第一晶体管T1的阈值电压。
- [0113] 可选地，本申请实施例提供的像素电路可应用于有机发光二极管显示装置的像素驱动中。如图5所示的包含低温多晶硅晶体管和金属氧化物晶体管的有机发光

二极管显示装置截面图中，基板主体100可包括绝缘材料，可以为玻璃、石英、陶瓷或者塑料；缓冲层110布置在基板主体100上，缓冲层110可包括例如多种有机材料与无机材料；第一半导体层120布置在缓冲层110上，半导体的衬底材料可以为N型或者P型多晶硅半导体，第一栅绝缘层材料130布置在第一半导体120之上，其材质可以为包括氮化硅或者氧化硅；第一栅极140材料可以为金属材料Mo，第一半导体120可以划分为源极121、沟道部分122和漏极123，第一栅极140与源极121，沟道122及漏极123构成低温多晶硅晶体管的栅极、源极、漏极。第二绝缘层150布置在第一栅极140上，其材质可以为包括氮化硅或者氧化硅；第二栅极160，材料可以为金属Mo，第二栅极中的161与第一栅极140构成像素电路中存储电容的上下电极。第三绝缘层170覆盖在第二栅极160上，其材质可以为包括氮化硅或者氧化硅；第二半导体层180布置在第三绝缘层170上，其材质氧化物半导体，第二半导体层180可以划分为源极181、沟道182和漏极183；第四栅绝缘层190布置在第二半导体180上，其材质可以为包括氮化硅或者氧化硅；第三栅极200材料可以为金属Mo，第三栅极200与第二半导体层的源极181，沟道182，漏极183形成金属氧化物晶体管的栅极、源极、漏极，其中第二栅极中的162构成金属氧化物晶体管中的底栅部分，第五绝缘层210布置在第三栅极200上，其材质可以为包括氮化硅或者氧化硅；第一金属导电材料220布置在第五绝缘层210上，其材料采用金、银、铜、锂、钠、钾、镁、铝、锌及其组合，第一金属导电材料220通过对下方绝缘层的开孔，与低温多晶硅晶体管和金属氧化物晶体管的栅极、源极、漏极电连接；第六绝缘层230布置在第一金属导电材料220上，其材质可以为采用有机材料或者无机材料及其混合物；第二金属导电材料240布置在第六绝缘层230上，其材料采用金、银、铜、锂、钠、钾、镁、铝、锌及其组合，其通过第六绝缘层230的开孔与第一金属导电材料220电连接；第七绝缘层250布置在第二导电材料240上，其材质可以为采用有机材料或者无机材料及其混合物；阳极260布置在第七绝缘层250上，其材质为ITO与Ag的组合，阳极260通过下方第七绝缘层250的开孔与第二金属导电材料240电连接；像素定义层280布置在阳极260上，像素定义层280的开孔形状与显示装置子像素的图案一致，有机发光材料270通过像素定义层280的开孔与下方的阳极260接触，最上方

为封装层290，其材质包括有机材料与无机材料的组合。

[0114] 综上所述，本申请实施例通过将像素电路中的复位单元直接电性连接至第一控制信号输入端来改善显示装置的暗态画质，并在像素电路的补偿单元和初始化单元中使用金属氧化物晶体管来改善电路中的漏电流及因漏电流而导致的闪屏问题。

[0115] 本申请实施例还提供一种显示装置，所述显示装置包括上述任一实施例所述像素电路。应当理解的是，所述显示装置因包含所述像素电路而表现出较好的暗态画质，并且相较于现有技术，所述显示装置的内部电路的漏电流和因漏电流而导致的闪屏问题得到显著改善。

[0116] 需要说明的是，虽然本申请以具体实施例揭露如上，但上述实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

权利要求书

- [权利要求 1] 一种像素电路，其包括：
发光控制单元，设置在第一电源信号输入端和发光单元之间，并与控制信号输入端电性连接；
复位单元，设置在复位信号输入端和所述发光单元之间，并与所述控制信号输入端电性连接；
补偿单元，与第一扫描信号输入端电性连接；
初始化单元，与第二扫描信号输入端电性连接；
其中，所述补偿单元和所述初始化单元均包括金属氧化物晶体管。
- [权利要求 2] 根据权利要求1所述的像素电路，其中，所述发光控制单元的控制端电性连接所述控制信号输入端，并在所述控制信号输入端输出的信号作用下，实现所述发光控制单元在开启和关闭两种状态之间转换。
- [权利要求 3] 根据权利要求1所述的像素电路，其中，所述复位单元的控制端电性连接所述控制信号输入端，并在所述控制信号输入端输出的信号作用下，实现所述复位单元在开启和关闭两种状态之间转换。
- [权利要求 4] 根据权利要求1所述的像素电路，其中，所述复位单元包括金属氧化物晶体管。
- [权利要求 5] 根据权利要求4所述的像素电路，其中，所述发光控制单元包括低温多晶硅晶体管。
- [权利要求 6] 根据权利要求1所述的像素电路，其中，所述发光控制单元包括第一发光控制单元和第二发光控制单元，所述第一发光控制单元和所述第二发光控制单元均与所述控制信号输入端电性连接。
- [权利要求 7] 根据权利要求6所述的像素电路，其中，所述第一发光控制单元和所述第二发光控制单元均包括金属氧化物晶体管。
- [权利要求 8] 根据权利要求7所述的像素电路，其中，所述复位单元包括低温多晶硅晶体管。
- [权利要求 9] 根据权利要求6所述的像素电路，其中，所述控制信号输入端包括第一控制信号输入端和第二控制信号输入端。

- [权利要求 10] 根据权利要求9所述的像素电路，其中，所述第一发光控制单元与所述第一控制信号输入端电性连接，所述第二发光控制单元和所述复位单元均与所述第二控制信号输入端电性连接。
- [权利要求 11] 根据权利要求10所述的像素电路，其中，所述第一发光控制单元和所述复位单元均包括金属氧化物晶体管。
- [权利要求 12] 根据权利要求11所述的像素电路，其中，所述第二发光控制单元包括低温多晶硅晶体管。
- [权利要求 13] 根据权利要求9所述的像素电路，其中，所述第一发光控制单元和所述复位单元均与所述第一控制信号输入端电性连接，所述第二发光控制单元与所述第二控制信号输入端电性连接。
- [权利要求 14] 根据权利要求13所述的像素电路，其中，所述第一发光控制单元和所述第二发光控制单元均包括金属氧化物晶体管。
- [权利要求 15] 根据权利要求14所述的像素电路，其中，所述复位单元包括低温多晶硅晶体管。
- [权利要求 16] 根据权利要求6所述的像素电路，其还包括：
数据传输单元，设置于数据信号输入端和所述发光控制单元之间；
驱动单元，设置于所述第一发光控制单元和所述第二发光控制单元之间；
存储单元，设置于所述第一电源信号输入端和所述驱动单元之间。
- [权利要求 17] 根据权利要求16所述的像素电路，其中，
所述第一发光控制单元包括第五晶体管，所述第五晶体管的栅极电性连接所述控制信号输入端，所述第五晶体管的源极电性连接所述第一电源信号输入端，所述第五晶体管的漏极电性连接第一节点；
所述第二发光控制单元包括第六晶体管，所述第六晶体管的栅极电性连接所述控制信号输入端，所述第六晶体管的源极电性连接第二节点，所述第六晶体管的漏极电性连接所述发光单元；
所述复位单元包括第七晶体管，所述第七晶体管的栅极电性连接所述控制信号输入端，所述第七晶体管的源极电性连接所述复位信号输入

端，所述第七晶体管的漏极电性连接所述发光单元；

所述补偿单元包括第三晶体管，所述第三晶体管的栅极电性连接所述第一扫描信号输入端，所述第三晶体管的源极电性连接所述第二节点，所述第三晶体管的漏极电性连接第三节点；

所述初始化单元包括第四晶体管，所述第四晶体管的栅极电性连接所述第二扫描信号输入端，所述第四晶体管源极电性连接所述复位信号输入端，所述第四晶体管的漏极电性连接所述第三节点；

所述数据传输单元包括第二晶体管，所述第二晶体管的栅极电性连接第三扫描信号输入端，所述第二晶体管的源极电性连接所述数据信号输入端，所述第二晶体管的漏极电性连接所述第一节点；

所述驱动单元包括第一晶体管，所述第一晶体管的栅极电性连接所述第三节点，所述第一晶体管的源极电性连接所述第一节点，所述第一晶体管的漏极电性连接所述第二节点；

所述存储单元包括存储电容，所述存储电容的第一极电性连接所述第一电源信号输入端，所述存储电容的第二极电性连接所述第三节点。

[权利要求 18]

一种显示装置，其包括像素电路，所述像素电路包括：

发光控制单元，设置在第一电源信号输入端和发光单元之间，并与控制信号输入端电性连接；

复位单元，设置在复位信号输入端和所述发光单元之间，并与所述控制信号输入端电性连接；

补偿单元，与第一扫描信号输入端电性连接；

初始化单元，与第二扫描信号输入端电性连接；

其中，所述补偿单元和所述初始化单元均包括金属氧化物晶体管。

[权利要求 19]

根据权利要求18所述的显示装置，其中，所述复位单元包括金属氧化物晶体管，所述发光控制单元包括低温多晶硅晶体管。

[权利要求 20]

根据权利要求18所述的显示装置，其中，所述复位单元包括低温多晶硅晶体管，所述发光控制单元包括金属氧化物晶体管。




图 1




图 2




图 3




图 4




图 5

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2020/110213

A. CLASSIFICATION OF SUBJECT MATTER

G09G 3/3233(2016.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G09G

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNPAT, CNKI, WPI, EPODOC: 华星光电, 王选芸, 赵晟煊, 戴超, 像素, 画素, 复位, 初始化, 补偿, 单元, 模块, 氧化物薄膜, 金属氧化物, 漏电, 低温多晶硅, 发光控制信号, 使能信号, 不发光, 暗态, 电流, 稳定, pixel??, circuit?, GE, EM????, EMIT, reset+, initialization, compensation, transistor?, tft?, unit?, enable, signal, 7T1C, leakage, current, oxide

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	CN 110322842 A (HEFEI VISIONOX TECHNOLOGY CO., LTD.) 11 October 2019 (2019-10-11) description, paragraphs [0042]-[0091], and figures 1-13	1-20
X	CN 109801596 A (BOE TECHNOLOGY GROUP CO., LTD. et al.) 24 May 2019 (2019-05-24) description, paragraphs [0027]-[0096], and figures 1-6	1-20
X	CN 110782838 A (BOE TECHNOLOGY GROUP CO., LTD. et al.) 11 February 2020 (2020-02-11) description, paragraphs [0045]-[0094], and figures 1-7	1-20
A	CN 109064972 A (YUNGU (GU&APOSAN) TECHNOLOGY CO., LTD.) 21 December 2018 (2018-12-21) entire document	1-20
A	CN 110264946 A (HEFEI VISIONOX TECHNOLOGY CO., LTD.) 20 September 2019 (2019-09-20) entire document	1-20



Further documents are listed in the continuation of Box C.



See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance
 “E” earlier application or patent but published on or after the international filing date
 “L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
 “O” document referring to an oral disclosure, use, exhibition or other means
 “P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
 “X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
 “Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
 “&” document member of the same patent family

Date of the actual completion of the international search

12 March 2021

Date of mailing of the international search report

29 March 2021

Name and mailing address of the ISA/CN

China National Intellectual Property Administration (ISA/
CN)
No. 6, Xitucheng Road, Jimenqiao, Haidian District, Beijing
100088
China

Facsimile No. (86-10)62019451

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/CN2020/110213**C. DOCUMENTS CONSIDERED TO BE RELEVANT**

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	CN 110599964 A (HEFEI VISIONOX TECHNOLOGY CO., LTD.) 20 December 2019 (2019-12-20) entire document	1-20
A	US 2014139502 A1 (SAMSUNG DISPLAY CO., LTD.) 22 May 2014 (2014-05-22) entire document	1-20

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/CN2020/110213

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)			Publication date (day/month/year)
CN	110322842	A	11 October 2019	None			
CN	109801596	A	24 May 2019	None			
CN	110782838	A	11 February 2020	None			
CN	109064972	A	21 December 2018	None			
CN	110264946	A	20 September 2019	WO	2020233025	A1	26 November 2020
CN	110599964	A	20 December 2019	None			
US	2014139502	A1	22 May 2014	KR	102023598	B1	23 September 2019
				US	9159265	B2	13 October 2015
				KR	20140064480	A	28 May 2014

国际检索报告

国际申请号

PCT/CN2020/110213

A. 主题的分类

G09G 3/3233 (2016.01) i

按照国际专利分类 (IPC) 或者同时按照国家分类和 IPC 两种分类

B. 检索领域

检索的最低限度文献 (标明分类系统和分类号)

G09G

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库 (数据库的名称, 和使用的检索词 (如使用))

CNPAT, CNKI, WPI, EPDOC: 华星光电, 王选芸, 赵晟煊, 戴超, 像素, 画素, 复位, 初始化, 补偿, 单元, 模块, 氧化物薄膜, 金属氧化物, 漏电, 低温多晶硅, 发光控制信号, 使能信号, 不发光, 暗态, 电流, 稳定, pixel??, circuit?, GE, EM????, EMIT, reset+, initialization, compensation, transistor?, tft?, unit?, enable, signal, 7TIC, leakage, current, oxide

C. 相关文件

类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
X	CN 110322842 A (合肥维信诺科技有限公司) 2019年 10月 11日 (2019 - 10 - 11) 说明书第[0042]-[0091]段, 附图1-13	1-20
X	CN 109801596 A (京东方科技集团股份有限公司 等) 2019年 5月 24日 (2019 - 05 - 24) 说明书第[0027]-[0096]段, 附图1-6	1-20
X	CN 110782838 A (京东方科技集团股份有限公司 等) 2020年 2月 11日 (2020 - 02 - 11) 说明书第[0045]-[0094]段, 附图1-7	1-20
A	CN 109064972 A (云谷固安科技有限公司) 2018年 12月 21日 (2018 - 12 - 21) 全文	1-20
A	CN 110264946 A (合肥维信诺科技有限公司) 2019年 9月 20日 (2019 - 09 - 20) 全文	1-20
A	CN 110599964 A (合肥维信诺科技有限公司) 2019年 12月 20日 (2019 - 12 - 20) 全文	1-20

☒ 其余文件在C栏的续页中列出。☒ 见同族专利附件。

* 引用文件的具体类型:

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的)

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性

“&” 同族专利的文件

国际检索实际完成的日期

2021年 3月 12日

国际检索报告邮寄日期

2021年 3月 29日

ISA/CN的名称和邮寄地址

中国国家知识产权局 (ISA/CN)

中国北京市海淀区蓟门桥西土城路6号 100088

传真号 (86-10)62019451

授权官员

彭海良

电话号码 86-(10)-53962513

国际检索报告

国际申请号

PCT/CN2020/110213

C. 相关文件

类 型*	引用文件，必要时，指明相关段落	相关的权利要求
A	US 2014139502 A1 (SAMSUNG DISPLAY CO., LTD.) 2014年 5月 22日 (2014 - 05 - 22) 全文	1-20

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2020/110213

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	110322842	A	2019年 10月 11日	无			
CN	109801596	A	2019年 5月 24日	无			
CN	110782838	A	2020年 2月 11日	无			
CN	109064972	A	2018年 12月 21日	无			
CN	110264946	A	2019年 9月 20日	W0	2020233025	A1	2020年 11月 26日
CN	110599964	A	2019年 12月 20日	无			
US	2014139502	A1	2014年 5月 22日	KR	102023598	B1	2019年 9月 23日
				US	9159265	B2	2015年 10月 13日
				KR	20140064480	A	2014年 5月 28日