

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第4652394号
(P4652394)

(45) 発行日 平成23年3月16日 (2011. 3. 16)

(24) 登録日 平成22年12月24日 (2010. 12. 24)

(51) Int. Cl.	F I
GO 6 F 13/28 (2006. 01)	GO 6 F 13/28 3 1 0 D
GO 6 F 12/02 (2006. 01)	GO 6 F 12/02 5 8 0 J

請求項の数 5 (全 19 頁)

(21) 出願番号	特願2007-501776 (P2007-501776)	(73) 特許権者	504199127
(86) (22) 出願日	平成17年1月21日 (2005. 1. 21)		フリースケール セミコンダクター イン
(65) 公表番号	特表2007-527071 (P2007-527071A)		コーポレイテッド
(43) 公表日	平成19年9月20日 (2007. 9. 20)		アメリカ合衆国 7 8 7 3 5 テキサス州
(86) 国際出願番号	PCT/US2005/001776		オースティン ウィリアム キャノン
(87) 国際公開番号	W02005/096161		ドライブ ウェスト 6 5 0 1
(87) 国際公開日	平成17年10月13日 (2005. 10. 13)	(74) 代理人	100116322
審査請求日	平成20年1月21日 (2008. 1. 21)		弁理士 桑垣 衛
(31) 優先権主張番号	10/792, 591	(72) 発明者	モイヤー、ウィリアム シー、
(32) 優先日	平成16年3月3日 (2004. 3. 3)		アメリカ合衆国 7 8 6 2 0 テキサス州
(33) 優先権主張国	米国 (US)		ドリッピング スプリングス ピア ブ
			ランチ ロード 1 0 0 5
		審査官	坂東 博司

最終頁に続く

(54) 【発明の名称】 マルチバーストプロトコルデバイスコントローラ

(57) 【特許請求の範囲】

【請求項 1】

方法であって、

バーストリクエストをマスターから受信すること、

リクエストされたバーストに対応するバースト特性を求めること、

複数のバーストエラープロトコルの一つを前記バースト特性に基づいて選択することであって、前記バースト特性を求めることは、前記リクエストされたバーストに対応するバーストタイプを決定することを含み、前記選択されたバーストエラープロトコルは、前記バーストタイプに基づいて選択される、複数のバーストエラープロトコルの一つを前記バースト特性に基づいて選択すること、

前記選択されたバーストエラープロトコルに従って前記バーストリクエストに応答することであって、

バースト転送を開始すること、

前記バースト転送の間にエラーを検出すること、

前記選択されたバーストエラープロトコルに基づき、前記バースト転送の間に検出されたエラーに応じて前記バースト転送を選択的に終了させること、

を含む、前記選択されたバーストエラープロトコルに従って前記バーストリクエストに応答すること、

を備える、方法。

【請求項 2】

10

20

メモリコントローラであって、

リクエストされたバースト転送に対応する少なくとも一つのバースト特性を求め、前記少なくとも一つのバースト特性に基づいてバーストエラープロトコルを選択するバーストプロトコル選択ロジックであって、前記少なくとも一つのバースト特性は、前記リクエストされたバースト転送のバーストタイプを含む、バーストプロトコル選択ロジックと、

前記バーストプロトコル選択ロジックに接続され、前記選択されたバーストエラープロトコルに従って、リクエストされたバーストにตอบสนองして前記リクエストされたバースト転送を開始する制御ロジックであって、

前記リクエストされたバースト転送の間にエラーを検出するエラー検出ロジックと、

前記リクエストされたバースト転送を、前記バーストプロトコル選択ロジックから提供された前記選択されたバーストエラープロトコルに基づき、前記バースト転送の間に検出されたエラーに応じて選択的に終了させる終了制御ロジックと、を含む制御ロジックと

10

、
前記バーストプロトコル選択ロジックに接続された制御レジスタであって、前記バーストプロトコル選択ロジックは、前記少なくとも一つのバースト特性及び前記制御レジスタに保存された情報に基づいて前記バーストエラープロトコルを選択し、前記制御レジスタに保存された情報は、複数のバーストエラープロトコルを示し、前記バーストプロトコル選択ロジックは、前記バーストエラープロトコルを前記複数のバーストエラープロトコルから選択し、前記複数のバーストエラープロトコルの各々は、あるバーストタイプに対応し、該バーストタイプは、リードバーストタイプ、ライトバーストタイプ、制限されたバーストタイプ、及び制限の無いバーストタイプのうちの少なくとも一つを含む、制御レジスタと、

20

を備える、メモリコントローラ。

【請求項 3】

メモリコントローラであって、

バーストリクエストをマスターから受信する手段と、

リクエストされたバーストに対応するバースト特性を求める手段と、

複数のバーストエラープロトコルの一つを前記バースト特性に基づいて選択する手段と

、
前記選択されたバーストエラープロトコルに従って前記バーストリクエストにตอบสนองする手段であって、

30

バースト転送を開始する手段と、

前記バースト転送の間にエラーを検出する手段と、

前記選択されたバーストエラープロトコルに基づき、前記バースト転送の間に検出されたエラーに応じて前記バースト転送を選択的に終了させる手段と、

を含む、前記選択されたバーストエラープロトコルに従って前記バーストリクエストにตอบสนองする手段と、

を備える、メモリコントローラ。

【請求項 4】

複数のマスターと通信可能に構成されたメモリコントローラであって、

40

リクエストされたバースト転送に対応する前記複数のマスターの一つの識別情報を求め、前記複数のマスターの一つの識別情報に基づいてバーストエラープロトコルを選択するバーストプロトコル選択ロジックと、

前記バーストプロトコル選択ロジックに接続された制御レジスタであって、前記バーストプロトコル選択ロジックは、前記複数のマスターの一つの識別情報及び前記制御レジスタに保存された情報に基づいて、前記バーストエラープロトコルを選択する、制御レジスタと、

前記バーストプロトコル選択ロジックに接続され、前記選択されたバーストエラープロトコルに従って、リクエストされたバーストにตอบสนองする制御ロジックと、

を備え、前記制御ロジックが、

50

前記リクエストされたバースト転送を開始し、
前記バースト転送の間にエラーを検出し、
前記選択されたバーストエラープロトコルに基づき、前記バースト転送の間に検出されたエラーに応じて前記バースト転送を選択的に終了させる、
ことを特徴とするメモリコントローラ。

【請求項 5】

メモリコントローラであって、
リクエストされたバースト転送に対応する少なくとも一つのバースト特性を求め、前記少なくとも一つのバースト特性に基づいて、複数のバーストエラープロトコルから一つのバーストエラープロトコルを選択するバーストプロトコル選択ロジックであって、当該メモリコントローラは、複数のマスターと通信可能に構成され、前記複数のバーストエラープロトコルの各々は、前記複数のマスターのうちの一つに対応する、バーストプロトコル選択ロジックと、

10

前記バーストプロトコル選択ロジックに接続され、前記選択されたバーストエラープロトコルに従って、リクエストされたバーストにตอบสนองする制御ロジックと、
を備え、前記制御ロジックが、

前記リクエストされたバースト転送を開始し、
前記バースト転送の間にエラーを検出し、
前記選択されたバーストエラープロトコルに基づき、前記バースト転送の間に検出されたエラーに応じて前記バースト転送を選択的に終了させる、
ことを特徴とするメモリコントローラ。

20

【発明の詳細な説明】

【技術分野】

【0001】

本発明はシステムに関し、特にシステム内のバス及びデバイスアクセスプロトコルに関する。

【背景技術】

【0002】

マルチマスター (multi-master) システムオンチップ (system on chip: SoC) のようなシステムでは、SRAMまたはフラッシュメモリコントローラのようなスレーブデバイスは、各潜在マスターのインターフェースプロトコルに対する予測を正しく、かつ効率的にサポートする必要がある。従来のプラットフォームベース設計では、異なるマスターはエラーを含むバースト転送がどのように終了するかについて異なる予測を行い得る。例えば、ダイレクトメモリアクセス (DMA) マスター及び所定の中央処理ユニット (CPU) では、エラーが一旦バースト転送のいずれかのビートで通知されると、バースト転送の中断を予測する。また、他のCPU設計では特定ビートのエラー通知が行なわれるのにも拘らず、バーストが継続すると予測する。

30

【発明の開示】

【発明が解決しようとする課題】

【0003】

40

上記のような異なる予測はメモリコントローラにとって問題となる。従来の方法はMAC層のレベル (ハードウェアレベル) よりも高いレベルの複数のプロトコルを使用する。このような方法では、バス転送または複数のマスタープロトコルをサポートするという課題を解決することができない。従って、メモリコントローラの設計及び実装方法を改善することが望ましい。

【発明を実施するための最良の形態】

【0004】

本発明は、添付の図を参照することにより一層深く理解することができ、この技術分野の当業者であれば、本発明の多くの目的、特徴、及び利点を理解し得る。異なる図における同じ参照記号の使用は、同様の、または同じ構成要素であることを意味する。

50

【0005】

以下の説明は、本発明の少なくとも一つの例に関する詳細な説明により、この技術分野の当業者が本発明を理解し、容易に実施し得るようにするために為される。以下の説明は例示であるので、本発明自体を制限するものであると捉えられてはならない。そうではなく、いかなる変更も、特許請求の範囲に厳密に規定される本発明の技術範囲に含まれる。

【0006】

マルチプロトコルはステートマシン設計にハードウェアレベルで取り入れることができ、適切なプロトコルはバーストタイプや、現在のバスマスターの識別情報などに基づいて選択することができることが分かっている。これにより、例えばスレーブはマルチマスターシステムオンチップ（SOC）の複数のエラープロトコルをサポートし、かつバースト転送を特定の方法で、転送を開始する特定のマスターに基づいて選択的に終了する機能を備えることができる。プロトコルの選択は、一連の入力コンフィグレーションピンを使用するか、またはスレーブまたはスレーブインターフェースブロック（例えば、メモリコントローラ）に設けられたプログラマブルレジスタを使用して行われ、制御される。一実施形態では、マスターごとのバーストエラープロトコルをサポートするマルチマスターシステムオンチップ（SOC）メモリコントローラについて説明する。マスターは、マスターが供給する、またはマスター外部のロジックが供給する種々の信号によって、スレーブに対して特定することができる。各潜在マスターは通常、制御フィールドをプログラマブルレジスタに有し、このフィールドは使用する適切なプロトコルを示す。一つの実施形態では、複数のプロトコルを個々にリードバースト及びライトバーストに関してプログラムすることができる。その理由は、ハンドシェイクプロトコルが異なり得るからである。このようにして、バスプロトコルを現在のバスマスターに基づいてプログラム可能な制御レジスタ手段によって効率的に選択する機構を設けてバーストエラー終了のようなイベントを処理する。

【0007】

図1は情報処理システム10の一つの実施形態を示している。システム10は接続マスター12、接続マスター14、I/O回路16、周辺装置18、及び他のスレーブ20のような種々のシステム要素を含む。メモリコントローラ36及びメモリ35はシステム10内部の別のスレーブ素子を表わす。メモリ35は共有ストレージユニットとなる。その理由は、このメモリ35は2以上の接続マスターによって共有されるからである。メモリコントローラ36はバーストプロトコル選択ロジック50、制御レジスタ38、及び制御ロジック40を含む。制御ロジック40は終了制御ロジック42及びエラー検出ロジック44を含む。

【0008】

システム相互接続22はマスター12、マスター14、I/O回路16、周辺装置18、他のスレーブ20、及びメモリコントローラ36を相互接続する。マスター12はシステム相互接続22に導体48を介して双方向接続され、マスター14はシステム相互接続22に導体50を介して双方向接続され、I/O回路16はシステム相互接続22に導体52を介して双方向接続され、周辺装置18はシステム相互接続22に導体54を介して双方向接続され、他のスレーブ20はシステム相互接続22に導体56を介して双方向接続され、メモリコントローラ36はシステム相互接続22に導体24を介して双方向接続される。メモリ35はメモリコントローラ36に導体33を介して双方向接続される。

【0009】

導体24はメモリ及び／又はバス接続情報をメモリコントローラ36に送信する種々の導体を含む。図示の実施形態では、このような情報はマスター識別子26、アドレス／データ27、R/W信号28、バーストタイプ信号30、命令／データ信号32、エラー信号37、及び他の信号34を含む。このような情報の幾つか、または全ては、マスター12またはマスター14、或いは他のデバイスによるメモリ35へのアクセス（例えば、バーストアクセス）の各インスタンス（instance）で、メモリコントローラ36に対して送信することができる。特定の物理導体はメモリアクセス情報の各タイプに対して

設ける必要はない。このような情報はシリアルにまたは別の形式で送信することができる。

【0010】

動作状態では、マスター12及び14はシステム相互接続22へのアクセスをリクエストして、他のスレーブ20へのアクセス、周辺装置18へのアクセス、またはメモリコントローラ36を介したメモリ35へのアクセスを要求する。リクエスト側のマスターはアクセスリクエストをシステム相互接続22を介してメモリコントローラ36に供給することができる。アクセスリクエストは、例えばデータまたは命令のいずれかに関するリードリクエストまたはライトリクエストとすることができる。このアクセスはバーストアクセスとすることができ、バーストアクセスでは、マルチビート (multi-beat) のリードまたはライトによって一連のデータブロックが転送される。別の構成として、ノンバーストタイプ (non-burst type) のアクセスはシングルビート (single beat) のリードまたはライトを含むことができる。メモリコントローラ36はリードアクセスリクエストに応答して、リクエストされた情報 (データまたは命令) をリクエスト側のマスターにシステム相互接続22を介して返送する。

10

【0011】

マスター識別子26がメモリコントローラ36に供給され、メモリコントローラ36はどのマスターが現在のアクセスをリクエストしているかについて識別する。メモリコントローラ36はどのマスターがバーストアクセスをリクエストしたかについて、マスター識別子26を処理することにより判断する。例えば、マスター12は識別子「0」を有し、そしてマスター14は識別子「1」を有することができる。従って、各マスターには固有の識別子を割り当てることができる。別の実施形態では、幾つかのマスターが同じ識別子を共有することができる。従って、識別子によって、固有に識別することができるマスターとは異なるマスタークラスを識別することができる。また、別の実施形態では、アクセスをリクエストするマスターの識別情報は、マスター識別子26のような信号を供給する方法以外の方法により求めることができる。

20

【0012】

現在のアクセスリクエストがリードタイプのアクセスであるか、またはライトタイプのアクセスであるかの通知がメモリコントローラ36に (及び、例えば以下に説明する制御ロジック40に) R/W信号28によって送信される。

30

【0013】

バーストタイプはメモリコントローラ36にバーストタイプ信号30によって供給される。バーストタイプ信号は、現在のアクセスがバーストタイプのアクセスであるか、またはノンバーストタイプのアクセスであるかについて示す。アクセスがバーストリクエストである場合、バースト信号30はバーストリクエストのタイプも示す。例えば、バーストタイプ信号30はバーストアクセスが、バースト転送長さが制限されたアクセス (bounded access) であるか、またはバースト転送長さに制限の無いアクセス (unbounded access) であるかについて示すことができる。バーストタイプ信号30は更に、または別の構成として、バーストアクセスがインクリメントバーストタイプ (incrementing burst type) であるか、またはラップバーストタイプ (wrapping burst type) であるかについて示すこともできる。データのバースト転送は制限することもできるし、所定の長さとすることもできるし、または制限せず、ビート数をバースト内で動的に決定することもできる。制限の無いバーストは未定義長バースト (undefined-length bursts) と呼ぶこともできる。制限されたバーストは固定長バースト (fixed-length bursts) と呼ぶこともできる。一つの実施形態では、一つのバースト転送内での4ビート、8ビート、または16ビートの制限された転送は、情報処理システム10によってサポートされる。他の実施形態では、他の所定長を有し、かつ制限されたバーストをサポートすることができる。

40

【0014】

50

メモリコントローラ 36 は、現在のアクセスリクエストに対応するアドレス情報も受信し、リクエストされた情報をアドレス／データ 27 を介して供給する。命令／データ信号 32 は、現在のアクセスリクエストが命令またはデータのいずれに関するものであるかを示すために、メモリコントローラ 36 に供給される。メモリコントローラ 36 に送信及びメモリコントローラ 36 から受信するために必要な他のいずれの信号も、他の信号 34 に含めて供給することができる。

【0015】

メモリコントローラ 36 の内部では、バーストプロトコル選択ロジック 50 は、バースト制御情報をバースト制御情報ソースから受信するように接続される。図示の実施形態では、バースト制御情報は、制御レジスタ 38 及びコンフィグレーションピン 39 の少なくとも一つから供給される。バーストプロトコル選択ロジック 50 は、制御ロジック 40 に、バースト制御情報に応じたバーストプロトコル選択情報を供給するように接続される。制御ロジックは、メモリ 35 へのバーストリクエストの処理を、バーストプロトコル選択情報を使用して行なう。例えば、図示の実施形態では、終了制御ロジック 42 はメモリ 35 へのバーストリクエストの終了を、エラー検出ロジック 44 が検出するエラーに対応するバーストプロトコル選択情報に従って制御する。

【0016】

異なるタイプのバーストプロトコルは異なるタイプのバースト特性によって起動することができる。バースト特性は、例えば、どのマスターがアクセスをリクエストしているか、アクセスリクエストがバーストアクセスの一部であるかどうか、バーストリクエストが制限されたバースト、制限の無いバースト、インクリメントバーストタイプ、及びラップバーストタイプのいずれであるか、を含む。従って、現在のアクセスリクエスト（すなわち、現在のバーストリクエスト）に対応するマスター識別子 26、R／W 信号 38、及びバーストタイプ信号 30 の値に基づいて、かつ制御レジスタ 38（及び／又はコンフィグレーションピン 39）に基づいて、バーストプロトコル選択ロジック 50 は、現在のアクセスリクエストによって実行されるバースト動作、及びこの動作に関して生じるエラー状態を判断する。

【0017】

図 2 は制御レジスタ 38 の一つの実施形態を示し、この実施形態の制御レジスタ 38 は、各マスターに対応するバーストリードエラー（BRE）終了制御フィールド及びバーストライトエラー（BWE）終了制御フィールドのような、バーストリクエスト制御情報を格納するフィールドを含む。図 2 に示すように、制御レジスタ 38 はマスター 12 の BRE 終了フィールド 60、マスター 14 の BRE 終了フィールド 62、マスター 12 の BWE 終了フィールド 64、及びマスター 14 の BWE 終了フィールド 66 を含む。従って、別の実施形態では、制御レジスタ 38 は必要に応じて、上記よりも多い、または少ないフィールドを含んで所望のバースト制御情報を格納することができる。尚、制御レジスタ 38 は、システム相互接続 22 に接続されたマスター 12 または 14 のようなマスターからの命令を介してプログラムすることができる。値は、例えばユーザが供給することもできるし、または設計時にプログラムすることもできる。

【0018】

図 3 は、図 2 の制御レジスタ 38 のフィールド定義の一つの実施形態を示している。例えば、一つの実施形態では、フィールド 60、62、64、及び 66 の各々は 2 ビットフィールドであり、この場合、各フィールドは 4 つの値（00、01、10、及び 11）を有することができる。図 3 に示すように、フィールド 60、62、64、及び 66 は、バーストリードエラーまたはバーストライトエラーが生じるときにバーストリクエストの終了に使用するプロトコルに対するマスター固有の制御を行なうための情報を含む。

【0019】

図 3 の例では、BRE フィールド 60 及び 62 の各々は 2 ビットフィールドであり、値 00 は、バーストリードエラーが生じるときにアクションを起こす必要がないことを示す。例えば、マスター 12 の BRE フィールド 60 が 00 に設定される場合、マスター 12

10

20

30

40

50

からのバーストリードリクエストの処理はエラーの影響を受けずに継続され、したがって、リードバーストの残りのビートは完了することができる。同様に、マスター14のBREフィールド62が00に設定される場合、バースト終了のようなエラー処理は、マスター14からのバーストリードに対応するバーストリードエラーによって開始されることはない。

【0020】

BREフィールド60及び62の値01は、データ転送中にバーストリードエラーが生じたときにリードバーストを中断する必要があることを示す。例えば、マスター12のBREフィールド60が01に設定される場合、マスター12からのバーストリードリクエストの処理はエラーによって終了し、したがって、リードバーストの残りのビートは完了することができない。同様に、マスター14のBREフィールド62が01に設定され、かつエラーが生じる場合、バースト終了エラー処理は、マスター14からのバーストリードに対応するバーストリードエラーによって開始される。

10

【0021】

BREフィールド60及び62の値10は、転送の第1ビート（クリティカルワード（critical word））の間にバーストリードエラーが生じたときにリードバーストを中断する必要があることを示す。例えば、マスター12のBREフィールド60が10に設定される場合、マスター12からのバーストリードリクエストの処理は、エラーがマスター12への転送の第1ビートの間に生じる場合に当該エラーによって終了し、したがって、リードバーストの残りのビートは完了することができない。第1ビートに続くバースト内の他のエラーによってリードバーストが終了することはない。マスター12への転送の第1ビートの後に同じエラーが生じる場合、リードバーストの残りの全てのビートは完了することができる。同様に、例えば、マスター14のBREフィールド62が10に設定され、かつ、マスター14が関係するバーストリード転送の間において第1ビート（クリティカルワード）にエラーが生じる場合、バースト終了エラー処理が開始される。マスター14のBREフィールド62が10に設定され、かつエラーがクリティカルワードの後に生じる場合、バースト終了エラー処理は開始されない。

20

【0022】

BREフィールド60及び62の値11は、未定義長のリードバーストの間に生じるエラーによってリードバーストが終了するが、定義長のリードバーストの間に生じるエラーによってリードバーストが終了することがないことを示す。例えば、マスター12のBREフィールド60が11に設定される場合、マスター12からのバーストリードリクエストの処理は、バーストタイプ（例えば、バーストタイプ信号30によって示される）が未定義長のバーストリクエストである場合にエラーによって終了する。このような場合においては、リードバーストの残りのビートは完了することができない。同様に、マスター14のBREフィールド62が11に設定され、かつエラーが生じる場合、バースト終了エラー処理は、バーストタイプがマスター14からの未定義長のリードバーストを示す場合に開始される。

30

【0023】

従って、マスター12または14のいずれかからのバーストアクセスリクエストによって開始された、メモリ35に対するバースト動作をBREフィールド60及び62に基づいて決定及び制御することができる。フィールド60は、マスター14が必要とする、または要求するものとは異なるバースト処理プロトコルをマスター12が必要とする、または要求する場合に、フィールド62とは異なる値を保持することができる。

40

【0024】

BWEフィールド64及び66の各々は2ビットフィールドであり、値00は、バーストライトエラーが生じるときにアクションを起こす必要がないことを示す。例えば、マスター12のBWEフィールド64が00に設定される場合、マスター12によるライトバーストリクエストの処理は、エラーの影響を受けずに継続され、したがって、ライトバーストの残りのビートは完了することができる。同様に、マスター14のBWEフィールド

50

66が00に設定される場合、バースト終了のようなエラー処理は、マスター14からのバーストライトに対応するバーストライトエラーによって開始されることはない。

【0025】

BWEフィールド64及び66の値01は、データ転送中にバーストライトエラーが生じたときにライトバーストを中断する必要があることを示す。例えば、マスター12のBWEフィールド64が01に設定される場合、マスター12によるライトバーストリクエストの処理はエラーによって終了し、したがって、ライトバーストの残りのビートは完了することができない。同様に、マスター14のBWEフィールド66が01に設定され、かつエラーが生じる場合、バースト終了エラー処理は、マスター14からのバーストライトに対応するバーストライトエラーによって開始される。

10

【0026】

BWEフィールド64及び66の値10は、転送の第1ビート（クリティカルワード）の間にバーストライトエラーが生じたときにライトバーストを中断する必要があることを示す。例えば、マスター12のBWEフィールド64が10に設定される場合、マスター12によるライトバーストリクエストの処理は、エラーがマスター12への転送の第1ビートの間に生じる場合に当該エラーによって終了し、したがって、ライトバーストの残りのビートは完了することができない。他のエラーによってライトバーストが終了することはない。マスター12への転送の第1ビートの後に同じエラーが生じる場合、ライトバーストの残りの全てのビートは完了することができる。同様に、例えば、マスター14のBWEフィールド66が10に設定され、かつ、マスター14が関係するクリティカルワード転送の間にエラーが生じる場合、バースト終了エラー処理が開始される。マスター14のBWEフィールド66が10に設定され、かつエラーが第1ビート（クリティカルワード）の後に生じる場合、バースト終了エラー処理は開始されない。

20

【0027】

BWEフィールド64及び66の値11は、未定義長のライトバーストの間に生じるエラーによってライトバーストが終了するが、定義長のライトバーストの間に生じるエラーによってライトバーストが終了することがないことを示す。例えば、マスター12のBWEフィールド64が11に設定される場合、マスター12からのバーストライトリクエストの処理は、バーストタイプ（例えば、バーストタイプ信号30によって示される）が未定義長のバーストリクエストである場合にエラーによって終了する。このような場合においては、ライトバーストの残りのビートは完了することができない。同様に、マスター14のBWEフィールド66が11に設定され、かつエラーが生じる場合、バースト終了エラー処理は、バーストタイプがマスター14からの未定義長のライトバーストを示す場合に開始される。

30

【0028】

従って、マスター12または14のいずれかによって開始された、メモリ35に対するライトデータバースト動作をBWEフィールド64及び66、バーストタイプ信号30、及びマスター識別信号26に基づいて決定及び制御することができる。フィールド64は、マスター14が必要とする、または要求するものとは異なるバースト処理プロトコルをマスター12が必要とする、または要求する場合に、フィールド66とは異なる値を保持することができる。フィールド60は、マスター12が、リードバーストに関してライトバーストに関するものとは異なるバースト処理プロトコルを必要とする、または要求する場合にフィールド64とは異なる値を保持することができる。フィールド62は、マスター14が、リードバーストに関してライトバーストに関するものとは異なるバースト処理プロトコルを必要とする、または要求する場合にフィールド66とは異なる値を保持することができる。

40

【0029】

図4は、本発明の一つの実施形態によるシステム10の動作をフロー図として示している。フローは、バーストリクエストを受信する動作72から始まり、この動作では、マスターからのバーストリクエストを受信する。このバーストリクエストは、リードリクエス

50

ト、ライトリクエスト、データリクエスト、命令リクエストなどのような多くの異なるタイプのリクエストとすることができる。

【0030】

バーストリクエストを受信した後、受信バーストリクエストのバースト特性を、バースト特性を求める動作74の間に求める。例えば、リクエスト側のマスターの識別情報を求める。この動作は、受信バーストリクエストに関連するマスター識別子26を処理することにより行なわれる。更に別の例では、バーストリクエストのタイプを、マスター識別情報を求める動作の他に、または代わりに求める。この動作は、受信バーストリクエストに関連するバーストタイプ信号30を処理することにより行なわれる。

【0031】

バースト特性を求めた後、種々のバーストプロトコルの一つを、バーストプロトコルを選択する動作78の間に選択する。例示としてのバーストプロトコルは図3に示される。これらのプロトコルは、決定されたバースト特性によって変わる。図3の場合、バースト特性はリクエスト側のマスターの識別情報に対応する。マスターが異なることによって制御レジスタ38の設定が異なり、そしてこのような設定の結果さえも異なり得る。バーストプロトコルによる最終的な効果を決定する他の要素として、バーストの性質（例えば、バーストが制限されているかどうか）が含まれる。異なる効果（この場合は終了プロセス）を図3に示すように、異なるタイプのバーストアクセスに関して設定することができる。バスプロトコル情報の選択に関する設定は制御レジスタ38、コンフィグレーションピン39、または他の或る手段によって行なわれる。尚、別の実施形態では、複数のマスターは共通セットのプロトコル制御指定子を共有することができる。

【0032】

バーストプロトコルをプロトコルを選択する動作78の間に選択した後、メモリコントローラ36は、選択されたバーストプロトコルに従って、バーストリクエストに応答する。このような応答の例は、図3を参照して上述したとおりである。

【0033】

一つの実施形態では、バーストプロトコルの選択は回路設計の間に行われる。例えば、図5を参照すると、コントローラを表わすハードウェア記述言語（hardware description language：HDL）を処理して種々のバーストプロトコルの一つ以上を選択及び実行することができる。バーストをパラメータ化することができるHDLを導入する動作82では、異なるバーストプロトコルによってプログラムすることができる、コントローラを表わすHDLコードが導入される。一旦、バーストをパラメータ化することができるHDLが導入されると、バーストパラメータを導入する動作84の間に、バーストプロトコルがHDLに入力される。そして、バーストがパラメータ化されたHDLがバーストプロトコルパラメータを評価する動作86で評価される。

【0034】

評価する動作86の結果に応じて、第1の値が得られ、第1HDLを生成する動作88に制御が移行するようになるか、または第2の値が得られ、第2HDLを生成する動作90に制御が移行するようになる。第1HDLを生成する動作88の間に、第1バーストプロトコルに従って動作するように構成されたコントローラに対応する第1HDL記述が生成される。第2HDLを生成する動作90の間に、第2バーストプロトコルに従って動作するように構成されたコントローラに対応する第2HDL記述が生成される。他の結果によっては、他のタイプのバーストプロトコルのHDL生成が実行される。最終のバーストプロトコルが最終のHDLを実行するために選択されるまで、繰り返しプロセスを使用して種々のバーストプロトコルが（HDLで）評価及び実行される。

【0035】

一旦、最終のHDL記述が生成されると（例えばHDLを生成する動作88または90のいずれかの間に）、コントローラは、動作92の間に、最終的に生成されたHDL記述を使用して最終的に設計または製作される。

【0036】

従って、エラー処理のようなバースト動作をどのようにすれば種々のタイプのバースト特性に基づき開始して、システムを更にフレキシブルに構成することができ、性能を向上させることができ、延いてはシステム設計を更に効率的に行なうことができるかを理解することができる。本明細書で説明した実施形態を使用してバーストリクエストを種々の異なる方法及び形態で制御することができる。

【0037】

例えば、一つの実施形態では、一つの方法は、バーストリクエストをマスターから受信するステップと、リクエストされたバーストに対応するバースト特性を求めるステップと、複数のバーストエラープロトコルの一つを前記バースト特性に基づいて選択するステップと、選択されたバーストエラープロトコルに従って前記バーストリクエストに応答するステップと、を含む。

10

【0038】

別の実施形態では、前記バースト特性を求めるステップは、前記リクエストされたバーストに対応するバーストタイプを求めることを含む。この場合、前記選択されたバーストエラープロトコルは、前記求められたバーストタイプに基づいて選択される。前記バーストタイプはリードバーストタイプまたはライトバーストタイプとすることができる。前記バーストタイプは、制限されたバーストタイプ、または制限の無いバーストタイプを含むことができる。前記バーストタイプは、インクリメントバーストタイプまたはラップバーストタイプを含むことができる。

【0039】

20

更に別の実施形態では、前記バースト特性を求めるステップは、前記リクエストされたバーストに対応するマスターの識別情報を求めることを含む。この場合、前記選択されたバーストエラープロトコルは、前記マスターの識別情報に基づいて選択される。

【0040】

更に別の実施形態では、前記選択されたバーストエラープロトコルに従って前記バーストリクエストに応答するステップは、バースト転送を開始すること、前記バースト転送の間にエラーを検出すること、及び、前記選択されたバーストエラープロトコルに基づいて前記バースト転送を選択的に終了させること、を含む。

【0041】

別の実施形態では、メモリコントローラはバーストプロトコル選択ロジック及び制御ロジックを含む。バーストプロトコル選択ロジックは、リクエストされたバースト転送に対応する少なくとも一つのバースト特性を求め、バーストエラープロトコルを前記少なくとも一つのバースト特性に基づいて選択する。制御ロジックは前記バーストプロトコル選択ロジックに接続される。制御ロジックは、前記選択されたバーストエラープロトコルに従って、リクエストされたバーストに応答する。

30

【0042】

更に別の実施形態では、前記制御ロジックは、前記リクエストされたバーストに応答して、前記リクエストされたバースト転送を開始する。この実施形態では、メモリコントローラは更に、エラー検出ロジック及び終了制御ロジックを含む。エラー検出ロジックは、前記リクエストされたバースト転送の間にエラーを検出する。終了制御ロジックは、前記リクエストされたバースト転送を、前記バーストプロトコル選択ロジックから提供されたバーストエラープロトコル（選択されたバーストエラープロトコル）に基づいて選択的に終了させる。

40

【0043】

更に別の実施形態では、前記メモリコントローラはまた、バーストプロトコル選択ロジックに接続された制御レジスタを含む。前記バーストプロトコル選択ロジックは、前記バーストエラープロトコルを、少なくとも一つのバースト特性及び前記制御レジスタに保存された情報に基づいて選択する。更に別の実施形態では、前記制御レジスタに保存された情報は、複数のバーストエラープロトコルを示し、前記バーストプロトコル選択ロジックは前記バーストエラープロトコルを前記複数のバーストエラープロトコルから選択する。

50

更に別の実施形態では、前記複数のバーストエラープロトコルの各々は一つのバーストタイプに対応する。前記バーストタイプは、リードバーストタイプ、ライトバーストタイプ、制限されたバーストタイプ、及び制限の無いバーストタイプの少なくとも一つを含む。更に別の実施形態では、前記少なくとも一つのバースト特性は、前記リクエストされたバースト転送のバーストタイプを含む。

【0044】

更に別の実施形態では、前記メモリコントローラは複数のマスターと通信するように構成することができる。前記複数のバーストエラープロトコルの各々は前記複数のマスターの一つに対応する。更に別の実施形態では、前記少なくとも一つのバースト特性は、前記リクエストされたバースト転送をリクエストするマスターの識別子を含む。

10

【0045】

更に別の実施形態では、前記バーストプロトコル選択ロジックは、前記バーストエラープロトコルを、前記少なくとも一つのバースト特性、及びコンフィグレーション入力を介して提供される情報に基づいて選択する。更に別の実施形態では、前記コンフィグレーション入力を介して提供される情報は、バーストエラープロトコルを前記バーストプロトコル選択ロジックに対して示す。

【0046】

更に別の実施形態では、前記メモリコントローラはハードウェアとして用いられる。更に別の実施形態では、前記メモリコントローラは、コンピュータ読み取り可能な媒体上で符号化を処理するソフトウェアとして用いられる。

20

【0047】

別の実施形態では、前記メモリコントローラは、バーストリクエストをマスターから受信する手段と、前記リクエストされたバーストに対応するバースト特性を求める手段と、複数のバーストエラープロトコルの一つを前記バースト特性に基づいて選択する手段と、前記選択されたバーストエラープロトコルに従って、前記バーストリクエストに応答する手段とを含む。

【0048】

更に別の実施形態では、前記バースト特性を求める手段は、前記リクエストされたバーストに対応するバーストタイプを求める手段を含む。この場合、前記選択されたバーストエラープロトコルは前記バーストタイプに基づいて選択される。更に別の実施形態では、前記バーストタイプは、リードバーストタイプ、ライトバーストタイプ、制限されたバーストタイプ、制限の無いバーストタイプ、インクリメントバーストタイプ、及びラップバーストタイプの少なくとも一つを含む。

30

【0049】

更に別の実施形態では、前記バースト特性を求める手段は、前記リクエストされたバーストに対応するマスターの識別情報を求める手段を含む。この場合、前記選択されたバーストエラープロトコルは、前記マスターの識別情報に基づいて選択される。

【0050】

更に別の実施形態では、前記選択されたバーストエラープロトコルに従って前記バーストリクエストに応答する手段は、バースト転送を開始する手段と、前記バースト転送の間にエラーを検出する手段と、前記選択されたバーストエラープロトコルに基づいて前記バースト転送を選択的に終了させる手段と、を含む。

40

【0051】

別の実施形態では、バーストリクエストが（例えば、マスターを含む情報処理システムの）マスターから受信される。リクエストされたバーストのバーストタイプが求められる。バーストタイプは、リードバーストタイプ及びライトバーストタイプのうちの一つを含む。複数のバーストプロトコルの一つがバーストタイプに基づいて選択される。バーストリクエストに対する応答は、前記選択されたバーストプロトコルに従って行なわれる。更に別の実施形態では、前記リクエストされたバーストに対応するマスターの識別情報が求められる。この場合、前記選択されたバーストプロトコルは、バーストタイプ、及び前記

50

リクエストされたバーストに対応するマスターの識別情報に基づいて選択される。

【0052】

別の実施形態では、メモリコントローラはバーストプロトコル選択ロジック、及びバーストプロトコル選択ロジックに接続された制御ロジックを含む。バーストプロトコル選択ロジックは、リクエストされたバースト転送に対応するバーストタイプを求め、バーストプロトコルを前記バーストタイプに基づいて選択する。バーストタイプはリードバーストタイプ及びライトバーストタイプの一つを含む。制御ロジックは前記選択されたバーストエラープロトコルに従って、前記リクエストされたバーストに応答する。前記メモリコントローラはハードウェアまたはソフトウェアとして用いることができる。

【0053】

更に別の実施形態では、前記メモリコントローラはまた、バーストプロトコル選択ロジックに接続された制御レジスタを含む。バーストプロトコル選択ロジックはバーストプロトコルを、バーストタイプ及び制御レジスタに保存された情報に基づいて選択する。更に別の実施形態では、前記制御レジスタに保存された情報は複数のバーストプロトコルを示す。前記バーストプロトコル選択ロジックは前記バーストプロトコルを前記複数のバーストプロトコルから選択する。

【0054】

別の実施形態では、一つの方法は、バーストリクエストをマスターから受信するステップと、リクエストされたバーストに対応するマスターの識別情報を求めるステップと、複数のバーストエラープロトコルの一つを前記リクエストされたバーストに対応するマスターの識別情報に基づいて選択するステップと、前記選択されたバーストエラープロトコルに従って前記バーストリクエストに応答するステップと、を含む。

【0055】

別の実施形態では、メモリコントローラは複数のマスターと通信するように構成することができる。前記メモリコントローラはバーストプロトコル選択ロジック、及びバーストプロトコル選択ロジックに接続された制御ロジックを含む。バーストプロトコル選択ロジックは、リクエストされたバースト転送に対応する複数のマスターのうちの一つの識別情報を求め、前記複数のマスターのうちの一つの識別情報に基づいてバーストエラープロトコルを選択する。制御ロジックは、前記選択されたバーストエラープロトコルに従って、前記リクエストされたバーストに応答する。メモリコントローラはハードウェアまたはソフトウェアとして用いることができる。

【0056】

更に別の実施形態では、前記メモリコントローラはまた、バーストプロトコル選択ロジックに接続された制御レジスタを含む。バーストプロトコル選択ロジックはバーストプロトコルを、複数のマスターのうちの一つの識別情報、及び制御レジスタに保存された情報に基づいて選択する。更に別の実施形態では、前記制御レジスタに保存された情報は複数のバーストプロトコルを示す。各プロトコルは複数のマスターの一つに対応する。バーストプロトコル選択ロジックは、前記複数のバーストプロトコルから前記バーストプロトコルを選択する。

【0057】

別の実施形態では、一つの方法は、バーストをパラメータ化することができるハードウェア記述言語（HDL）記述を導入するステップと、前記バーストをパラメータ化することができるHDL記述への入力として前記バーストプロトコルパラメータを供給するステップと、前記バーストプロトコルパラメータが第1の値を有する場合に、第1バーストプロトコルに従って動作するように構成されるメモリコントローラに対応する第1HDL記述を生成するステップと、前記バーストプロトコルパラメータが第2の値を有する場合に、第2バーストプロトコルに従って動作するように構成されるメモリコントローラに対応する第2HDL記述を生成するステップと、を含む。

【0058】

更に別の実施形態では、前記第1バーストプロトコル及び前記第2バーストプロトコル

10

20

30

40

50

は異なるバーストプロトコルである。更に別の実施形態では、前記第1バーストプロトコル及び前記第2バーストプロトコルの各々は、バースト転送をそのバースト転送中のエラー検出に応答して終了させるかどうかを示す。

【0059】

更に別の実施形態では、当該方法は、第1及び第2HDL記述のうちの生成されたHDL記述を使用してメモリコントローラを設計するステップを含む。更に別の実施形態では、当該方法は、第1及び第2HDL記述のうちの生成されたHDL記述を使用してメモリコントローラを製作するステップを含む。

【0060】

別の実施形態では、コンピュータ読み取り可能な媒体上で符号化され、バーストをパラメータ化することができるHDL記述は、バーストプロトコルパラメータを受信する第1セットの命令と、前記バーストプロトコルパラメータが第1の値を有する場合に、第1メモリコントローラモデルを生成する第2セットの命令と、前記バーストプロトコルパラメータが第2の値を有する場合に、第2メモリコントローラモデルを生成する第3セットの命令と、を含む。前記第1メモリコントローラモデルは第1バーストプロトコルに従って動作するメモリコントローラに対応し、前記第2メモリコントローラモデルは第2バーストプロトコルに従って動作するメモリコントローラに対応する。

【0061】

更に別の実施形態では、前記第1バーストプロトコル及び前記第2バーストプロトコルは異なるバーストプロトコルである。更に別の実施形態では、前記第1バーストプロトコル及び前記第2バーストプロトコルの各々は、バースト転送をそのバースト転送中のエラー検出に応答して終了させるかどうかを示す。

【0062】

上述の実施形態のうちの幾つかの実施形態を使用する場合には、種々の異なる情報処理システムを使用して実現することができる。例えば、図1及び図1に関する説明では、例示としての情報処理アーキテクチャについて記載したが、この例示としてのアーキテクチャは単に、本発明の種々の態様を説明するための有用な参照事例となるために提示される。勿論、アーキテクチャに関する記述は説明を簡単にするために簡素化されており、かつ当該アーキテクチャは、本発明に従って使用することができる多くの異なるタイプの適切なアーキテクチャの一つに過ぎない。この技術分野の当業者であれば、複数の論理ブロックの間の境界は単なる例示であり、かつ別の実施形態では複数の論理ブロックまたは複数の回路素子を統合する、または機能の別の形で分解して複数の部分機能とし、これらの部分機能を種々の論理ブロックまたは回路素子に割り当てることができることを理解し得る。

【0063】

従って、ここに示すアーキテクチャは単なる例示であり、かつ実際に、同じ機能を実現する多くの他のアーキテクチャを用いることができることを理解し得る。要約すると、限定的な意味ではあるが、同じ機能を実現するいかなる構成の要素群も、所望の機能を実現するように効果的に「関連付けられる」。従って、特定の機能を実現するために本明細書において組み合わせられる2つの要素は、アーキテクチャまたは中間要素がどのようなものであるかに拘らず、所望の機能を実現するように互いに「関連付けられる」ものとして理解し得る。同様に、このように関連付けられる2つの要素は必ず、互いに「動作可能に接続されて」または「動作可能に結合させて」所望の機能を実現するものとして見なし得る。

【0064】

また例えば、一つの実施形態では、システム10の図示の要素群は、単一の集積回路に配置される、または同じデバイスの内部に配置される回路である。別の構成として、システム10は、相互接続されるどのような数の個別集積回路または個別デバイスも含むことができる。例えば、メモリ35はマスター12及び14と同じ集積回路に、または別の集積回路に配置する、またはシステム10の他の要素から離れて個別化された別の周辺装置

10

20

30

40

50

またはスレーブの内部に配置することができる。周辺装置 18 及び I/O 回路 16 は、別の集積回路群またはデバイス群に配置することもできる。また例えば、システム 10 または当該システムの各部分は、物理回路の、または物理回路に変換することができる論理表現のソフト表現またはコード表現とすることができる。従って、システム 10 はいずれかの適切なタイプのハードウェア記述言語として具体化することができる。

【0065】

更に、システム 10 の種々の構成要素はこれらの要素の更に一般的なクラスを表わす。例えば、バスマスター 12 及びバスマスター 14 は、命令を実行する機能を備える、マイクロプロセッサ、プロセッサコア、デジタル信号プロセッサのようなプロセッサとすることができる、またはダイレクトメモリアクセス (DMA) 回路またはデバッグ回路のような他のいずれかのタイプの接続マスターとすることができる。周辺装置 18 は、ユニバーサル非同期送受信機 (universal asynchronous receiver transmitter: UART)、リアルタイムクロック (RTC)、キーボードコントローラのようないずれかのタイプの周辺装置とすることができる。尚、他のスレーブ 20 は、例えばマスター 12 及び 14 がアクセスすることができるメモリのようないずれかのタイプの接続スレーブだけでなく、周辺装置 18 と同じタイプの周辺装置を含み、システムバスに位置するいずれかのタイプの周辺装置を含むことができる。I/O 回路 16 は、情報をシステム 10 の外部から受信する、または外部に供給するいずれかのタイプの I/O 回路を含むことができる。メモリ 35 は、例えばリードオンリメモリ (ROM)、ランダムアクセスメモリ (RAM)、不揮発性メモリ (例えば、Flash)、磁気 RAM (MRAM) などのようないずれかのタイプのコンピュータ読み取り可能な媒体とすることができる。本明細書において特定の事例を使用する場合には、特に断らない限り、特定の事例が当該事例のクラスを表わすようにしているので、特定のデバイスが本明細書において列挙される事例に含まれていない事実を、制限が望ましいことを示唆しているものと捉えてはならない。

【0066】

システム相互接続 22 はシステムバスプロトコルに従って動作するシステムバスとして用いることができる、または例えば、情報を種々のデバイス間でルーティングするスイッチング回路のような相互接続回路を使用して用いることができる。本明細書において使用するように、「バス」という用語は複数の信号または導体を指すために用いられ、これらの信号または導体を使用して、データ、アドレス、制御、またはステータスのような一つ以上の種々のタイプの情報が伝送される。本明細書において説明する導体は、単一導体、複数の導体、単方向性導体、または双方向性導体であるものとして例示または記載される。しかしながら、異なる実施形態では、導体の実施形態を変えることができる。例えば、双方向性導体ではなく個別の単方向性導体を使用することができる、または逆に、個別の単方向導体ではなく双方向導体を使用することができる。また、複数の導体の代わりに、複数の信号をシリアルに、または時間多重方式で伝送する単一の導体を使用することができる。同様に、複数の信号を伝送する単一の導体は、これらの信号の一部分を伝送する種々の異なる導体に分離することができる。従って、信号を伝送するために多数の選択肢が存在する。

【0067】

別の実施形態では、特定の構成要素の複数のインスタンスを組み合わせたことができる。例えば、上述の実施形態では、単一の周辺装置 18 を図 1 に示している。別の実施形態では、システム 10 はシステム相互接続 22 に接続されるどのような数の周辺装置も含むことができる。同様に、どのような数のマスター及びスレーブもシステム相互接続 22 に接続することができ、かつ図 1 に示すマスター及びスレーブに制限されない。メモリ 35 はどのような数の種々のタイプのメモリデバイスも含むことができる。

【0068】

別の実施形態では、制御レジスタ 38 は必要に応じて、例示の数よりも多い、または少ないビットを有する各マスターに関して例示の数よりも多い、または少ないフィールドを

10

20

30

40

50

含むことができる。また、制御レジスタ38のフィールドに関して図3において説明した設定は一例として提示される。別の実施形態では、エラー応答を図3に示す属性とは異なる属性、図3の属性よりも多い属性、または図3における属性の一部分に基づいて決定することができる。尚、別の実施形態では、現在のアクセスリクエストの特定の属性を制御回路40に対して、図1に示す信号26, 28, 及び30によってではなく、種々の方法によって通知することができる。

【0069】

更に、この技術分野の当業者であれば、上述の動作の機能の境界は例示に過ぎないことを理解し得る。複数の動作の機能を組み合わせて単一の動作とすることができる、そして／または単一の動作の機能を更に別の複数の動作に分割することができる。更に、別の実施形態は、特定の動作の複数のインスタンスを含むことができ、これらの動作の順番は他の種々の実施形態において変えることができる。

【0070】

本明細書に記載するソフトウェアの全て、または幾つかは、例えばメモリ35のようなコンピュータ読み取り可能な媒体、または他のコンピュータシステムで利用する他の媒体から受信するシステム10の要素とすることができる。このようなコンピュータ読み取り可能な媒体は、システム10のような情報処理システムに、半永久的に、取り外し可能に、または離れた位置から接続することができる。コンピュータ読み取り可能な媒体は、例えば本発明を制限するものではなく、どのような数の媒体も含むことができる。2〜3例を挙げると、媒体は、ディスク及びテープ記録媒体を含む磁気記録媒体、コンパクトディスク媒体（例えば、CD-ROM, CD-Rなど）やデジタルビデオディスク記録媒体のような光記録媒体、FlashメモリやEEPROMやEPROMやROMのような半導体メモリユニットを含む不揮発性メモリ記憶媒体、強磁性デジタルメモリ、MRAM、レジスタやバッファやキャッシュやメインメモリやRAMなどを含む揮発性記憶媒体、及びコンピュータネットワークや、ポイントツーポイント通信用設備や、搬送波伝送媒体を含むデータ伝送媒体を含む。

【0071】

一つの実施形態では、システム10は、パーソナルコンピュータシステムのようなコンピュータシステムである。他の実施形態は異なるタイプのコンピュータシステムを含むことができる。コンピュータシステムは情報処理システムであり、このシステムは、個々の演算能力を一以上のユーザに提供するように構成することができる。コンピュータシステムは、これらには制限されないが、メインフレーム、ミニコンピュータ、サーバ、ワークステーション、パーソナルコンピュータ、ノートパッド、携帯情報端末、電子ゲーム、自動車用システム及び他のエンベデッドシステム、携帯電話機及び他の種々の無線機器を含む多数の形態に含まれる。通常のコンピュータシステムは、少なくとも一つの処理ユニット、関連メモリ、及び多数の入力／出力（I/O）デバイスを含む。

【0072】

コンピュータシステムは情報をプログラムに従って処理し、結果としての出力情報をI/Oデバイスを介して生成する。プログラムは、特定のアプリケーションプログラム及び／又はオペレーティングシステムのような命令リストである。コンピュータプログラムは通常、コンピュータ読み取り可能な記録媒体に内部的に格納されるか、またはコンピュータシステムにコンピュータ読み取り可能な伝送媒体を介して送信される。コンピュータプロセスは通常、実行（動作）プログラムまたはプログラムの一部分、現在のプログラム値及び状態情報、及びオペレーティングシステムがプロセスの実行を管理するために使用するリソースを含む。親プロセス（parent process）は他の子プロセス（child process）を生み出して、親プロセスの機能全体を実行し易くすることができる。親プロセスは特殊な形で子プロセスを生み出して親プロセスの機能全体の一部分を実行することができるので、子プロセス（及び孫プロセス（grandchild process）など）が実行する機能は、親プロセスが実行するものとして記述することができる場合がある。

【0073】

上述の詳細な説明は例示であるので、「一つの実施形態」について記載する場合、当該実施形態は例示としての実施形態である。従って、このような関係における「一つの」という単語は、一つの実施形態のみが記載される特徴を有することができることを意味するために使用されるのではない。そうではなく、他の多くの実施形態が、例示としての「一つの実施形態」に関して記載される特徴を有することができ、かつ有することができる場合が多い。従って、上に使用されるように、本発明が一つの実施形態に関連して記載される場合、当該一つの実施形態は本発明の多数の可能な実施形態のうちの一つである。

【0074】

詳細な説明における「一つの実施形態」という用語の使用に関する上記注釈にも拘らず、この技術分野の当業者は、以下に示す請求要素の特定の「数」が以下の請求項において或る意図として設定される場合、このような意図は請求項において明示的に引用されることになり、このような引用が無い状態では、このような制限は無い、または必要ではないことを理解し得る。例えば、請求項において、請求要素が「一つの」特徴を有するものとして記載される場合、当該要素が記載の特徴の一つ、かつ一つのみに制限されることを意図している。更に、請求要素が請求項において、「或る」特徴を含む、または備えるものとして記載される場合、当該要素が記載の特徴の一つ、かつ一つのみに制限されることを意図しているのではない。そうではなく、例えば「或る」特徴を含む請求項は、説明対象の特徴の一つ以上を含む装置または方法として解釈される。すなわち、説明対象の装置または方法は或る特徴を含むので、請求項は、装置または方法が別のこのような同様の特徴を含むかどうかには関係のない装置または方法として解釈される。或る請求項の或る特徴に関する非制限的な前置冠詞としての「或る」という単語のこのような用法は、反対の特異な、または先例としての判例を見付け出すことができるとしても、出願人によって本明細書において過去の多数の法廷が採用した解釈と同じであるとして採用される。同様に、請求要素が請求項において、前述した特徴（例えば、「前記」特徴）を含む、または備えるものとして記載される場合、当該要素は、記載される特徴の一つ、かつ一つのみ、限定冠詞を付随的に使用することによって単純に制限される、というものではないものとする。

【0075】

更に、請求項における「少なくとも一つの」及び「一つ以上の」のような前置語句の使用は、同じ請求項が、「一つ以上の」及び「少なくとも一つの」という前置語句、及び「或る」のような非限定冠詞を含む場合でも、非限定冠詞「或る」を用いて別の請求要素を導入することが、このような請求要素を含む全ての特定の請求項を、このような要素を一つのみ含む発明に限定することになるものとして捉えられるべきではない。同じことが、限定冠詞を使用する場合にも当てはまる。

【0076】

本発明の特定の実施形態について示し、そして説明してきたが、この技術分野の当業者は、本明細書における示唆に基づいて、種々の変形物、代替構成要素、及び均等物を、本明細書において請求する発明から逸脱しない範囲において使用することができることを理解し得る。従って、添付の請求項は、これらの請求項が示す技術範囲に、全てのこのような変更、変形などを、本発明の真の技術思想及び技術範囲のものであるとして含む。更に、本発明は添付の請求項によってのみ規定されることを理解し得る。上記説明は本発明の実施形態を全て網羅したリストを提示するものではない。特に断らない限り、非制限的、包括的な用語、または同様の用語が各例に関して同時に表現されるかどうかに関係なく、本明細書において提示される各例は非制限的な、または包括的な例である。幾つかの例示としての実施形態及びこれらの実施形態に関する例示としての変形例を概括しようと試みてきたが、他の実施形態及び／又は変形例は以下の請求項に規定される本発明の技術範囲に含まれる。

【図面の簡単な説明】

【0077】

【図 1】 本発明の一つの実施形態による情報処理システムを示すブロック図。


【図 2】 本発明の一つの実施形態による、図 1 のシステムの制御レジスタを示すブロック図。

【図 3】 本発明の一つの実施形態による、図 2 の制御レジスタのフィールド記述を示すテーブル図。


【図 4】 本発明の一つの実施形態による、バーストリクエストをマルチバーストプロトコルで処理する方法を示すフロー図。

【図 5】 本発明の一つの実施形態による、ハードウェア記述言語をマルチバーストプロトコルで処理する方法を示すフロー図。

【図 1】




【図 2】




【図 3】

名前	記述	設定
バーストリード エラー終了制 御フィールド 60及び62	マスターXのエラー終了制御—これらのビットを使用してバーストアクセスリードエラー時に使用されるプロトコルを制御する	00 — リードバースト転送中に生じるエラーはリードバーストの残りのビットに影響しない 01 — リードバースト転送中に生じるエラーによってリードバーストが中断する 10 — 第1ビット(「クリティカルビット」)の間に生じるエラーによってリードバーストが終了する;他のエラーによってリードバーストが終了することはない 11 — 未定義長のリードバースト中に生じるエラーによってリードバーストが終了する;他のリードバーストタイプに関するエラーによってリードバーストが終了することはない
バーストライト エラー終了制 御フィールド 64及び66	マスターXのエラー終了制御—これらのビットを使用してバーストアクセスライトエラー時に使用されるプロトコルを制御する	00 — ライトバースト転送中に生じるエラーはライトバーストの残りのビットに影響しない 01 — ライトバースト転送中に生じるエラーによってライトバーストが中断する 10 — 第1ビット(「クリティカルビット」)の間に生じるエラーによってライトバーストが終了する;他のエラーによってライトバーストが終了することはない 11 — 未定義長のライトバースト中に生じるエラーによってライトバーストが終了する;他のライトバーストタイプに関するエラーによってライトバーストが終了することはない

【図 4】



【図 5】



フロントページの続き

- (56)参考文献 特開平11-085673 (JP, A)
特開平08-044665 (JP, A)
特開平05-204845 (JP, A)
特表2004-531830 (JP, A)
国際公開第2003/001388 (WO, A1)

- (58)調査した分野(Int.Cl., DB名)
G06F 12/02
G06F 13/28