

[19] 中华人民共和国国家知识产权局



[12] 发明专利说明书

专利号 ZL 200380109299.4

[51] Int. Cl.

G01R 1/073 (2006.01)

G01R 1/04 (2006.01)

G01R 3/00 (2006.01)

[45] 授权公告日 2009 年 9 月 9 日

[11] 授权公告号 CN 100538369C

[22] 申请日 2003.12.2

WO9615458A 1996.5.23

[21] 申请号 200380109299.4

审查员 黄素霞

[30] 优先权

[74] 专利代理机构 北京律盟知识产权代理有限公司

[32] 2002.12.6 [33] US [31] 10/310,791

代理人 王允方

[86] 国际申请 PCT/US2003/038463 2003.12.2

[87] 国际公布 WO2004/053976 英 2004.6.24

[85] 进入国家阶段日期 2005.7.27

[73] 专利权人 佛姆费克托公司

地址 美国加利福尼亚州

[72] 发明人 伊戈尔·K·汉德罗斯

加埃唐·L·马蒂厄

卡尔·V·雷诺兹

[56] 参考文献

US6292003B1 2001.9.18

权利要求书 6 页 说明书 8 页 附图 9 页


US5917707A 1999.6.29

[54] 发明名称

一用于测试集成电路的插座的制作方法及所述插座

[57] 摘要

本发明揭示一种可廉价制造且可易于插入插座内的互连结构。该互连结构是通过如下方式来制造：形成一带有空腔的牺牲衬底，该牺牲衬底上覆盖有一带有对应于所述空腔的开孔的掩膜材料。通过沉积导电材料来实施第一电镀工艺，然后耦接各开孔中的导线并通过沉积更多导电材料来实施另一电镀工艺。通过首先移除掩膜材料和牺牲衬底来完成该互连结构。将导线中与现在形成的触点结构相对的端部耦接至一板。为完成该插座，将一支撑器件耦接至该板来固定受测试集成电路。



1、一种制作用于测试集成电路的插座的方法，其包括如下步骤：

在一牺牲衬底中制作触点元件，所述牺牲衬底包含将形成所述触点元件的尖端的空腔；

通过将所述触点元件附装至一支撑电路径线的布线衬底、将所述电路径线连接至远离所述尖端的所述触点元件的末端、然后移除所述牺牲衬底，制作一互连结构；及

制作一插座板，所述插座板经配置用于固定一自一晶圆上切割的用于测试目的的半导体芯片，其中制作所述插座板包括将所述互连结构附装至所述插座板。

2、如权利要求 1 所述的方法，其中所述制作触点元件的步骤包括如下步骤：

在所述牺牲衬底中为每一触点元件制作多个空腔；及

在将形成所述触点元件的所述尖端的所述空腔中提供一导电材料。

3、如权利要求 2 所述的方法，其进一步包括压花所述牺牲衬底以实施所述制作空腔步骤的步骤。

4、如权利要求 2 所述的方法，其进一步包括蚀刻所述牺牲衬底以实施所述制作空腔步骤的步骤。

5、如权利要求 1 所述的方法，其进一步包括由铜形成所述牺牲衬底的步骤。

6、如权利要求 1 所述的方法，其进一步包括由铝形成所述牺牲衬底的步骤。

7、如权利要求 1 所述的方法，其进一步包括由硅形成所述牺牲衬底的步骤。

8、如权利要求 1 所述的方法，其进一步包括由陶瓷形成所述牺牲衬底的步骤。

9、如权利要求 1 所述的方法，其进一步包括由钛-钨形成所述牺牲衬底的步骤。

10、如权利要求 1 所述的方法，其中所述制作触点元件的步骤包括如下步

骤：

在所述牺牲衬底上沉积掩膜材料；
在所述掩膜材料中形成对应于所述触点元件的开孔；
在所述开孔中沉积第一导电材料；
在所述开孔中的每一开孔中，将一导线结合至所述第一导电材料；
在所述导线上沉积第二导电材料；及
移除所述掩膜材料。

11、如权利要求 10 所述的方法，其进一步包括利用光阻材料作为所述掩膜材料的步骤。

12、如权利要求 10 所述的方法，其进一步包括使用硬金属材料作为所述第一导电材料的步骤。

13、如权利要求 10 所述的方法，其进一步包括使用铑材料作为所述第一导电材料的步骤。

14、如权利要求 10 所述的方法，其中所述沉积第一导电材料的步骤包括如下步骤：

沉积一软金层；
沉积一镍层；及
沉积一硬金层。

15、如权利要求 10 所述的方法，其中所述沉积第一导电材料的步骤包括使用电镀来实施所述沉积的步骤。

16、如权利要求 10 所述的方法，其中所述沉积第一导电材料的步骤包括使用气相沉积来实施所述沉积的步骤。

17、如权利要求 10 所述的方法，其中所述沉积第一导电材料步骤包括进行溅射来实施所述沉积的步骤。

18、如权利要求 10 所述的方法，其进一步包括在实施所述沉积第一导电材料步骤之前，在所述开孔中沉积一释脱材料的步骤。

19、如权利要求 18 所述的方法，其中所述沉积一释脱材料的步骤包括使用铝作为所述释脱材料的步骤。

20、如权利要求 10 所述的方法，其进一步包括在实施所述沉积第一导电材料步骤之前，在所述开孔中沉积一种子层的步骤。

21、如权利要求 10 所述的方法，其进一步包括在实施所述沉积掩膜材料步骤之前，在所述牺牲衬底上沉积一种子层的步骤。

22、如权利要求 10 所述的方法，其中所述结合一导线的步骤包括使用软的可定形材料作为所述导线的步骤。

23、如权利要求 10 所述的方法，其中所述结合一导线的步骤包括使用金作为所述导线的步骤。

24、如权利要求 10 所述的方法，其中所述结合一导线的步骤包括使用铝作为所述导线的步骤。

25、如权利要求 10 所述的方法，其中所述结合一导线的步骤包括使用铜作为所述导线的步骤。

26、如权利要求 10 所述的方法，其中所述结合一导线的步骤包括使用铂作为所述导线的步骤。

27、如权利要求 10 所述的方法，其中所述结合一导线的步骤包括使用铅作为所述导线的步骤。

28、如权利要求 10 所述的方法，其中所述结合一导线的步骤包括使用锡作为所述导线的步骤。

29、如权利要求 10 所述的方法，其中所述结合一导线的步骤包括使用铟作为所述导线的步骤。

30、如权利要求 10 所述的方法，其中所述结合一导线的步骤包括使用合金作为所述导线的步骤。

31、如权利要求 10 所述的方法，其进一步包括使用一比用于所述导线的材料更硬的材料作为所述第二导电材料以加强一触点元件的步骤。

32、如权利要求 10 所述的方法，其中所述制作一互连结构的步骤包括如下步骤：

将所述导线的自由端耦接至所述布线衬底。

33、如权利要求 32 所述的方法，其中所述耦接步骤包括使用布线将所述导线的所述自由端耦接至所述布线衬底的步骤。

34、如权利要求 32 所述的方法，其中所述耦接步骤包括使用铜焊将所述导线的所述自由端耦接至所述布线衬底的步骤。

35、如权利要求 32 所述的方法，其中所述耦接步骤包括使用加热技术将所述导线的所述自由端耦接至所述布线衬底的步骤。

36、如权利要求 32 所述的方法，其进一步包括通过如下方式形成所述布线衬底的步骤：

将第一和第二焊垫耦接至一衬底的对置面；及

使用贯穿所述衬底的通路互连所述第一和第二焊垫，以形成所述电路径线。

37、如权利要求 36 所述的方法，其中所述形成所述布线衬底的步骤包括使用一陶瓷材料形成所述衬底的步骤。

38、如权利要求 1 所述的方法，其中所述制作所述插座板的步骤进一步包括将所述互连结构耦接至一板的步骤。

39、如权利要求 38 所述的方法，其进一步包括将一支撑结构耦接至所述板以将所述半导体芯片完全固定于一由所述插座板形成的插座内的步骤。

40、如权利要求 1 所述的方法，其中所述制作一互连结构的步骤包括制作复数个互连结构，每一互连结构均包括一具有触点元件的布线衬底，且其中所述制作一插座板的步骤包括将所述插座板配置成支撑复数个自一晶圆切割的半导体芯片以同时接触所述复数个互连结构。

41、一种用于测试一集成电路的系统，其包括：

一插座，其包括：

一板；

一制造成可插入所述插座内的互连结构，所述互连结构耦接至所述板，所述互连结构包括：

一衬底，

第一和第二焊垫，其耦接至所述衬底且通过贯穿所述衬底的通路相互耦接，所述第二焊垫将所述互连结构耦接至所述板，及弹性触点，其耦接至所述第一焊垫，每一所述弹性触点包括：

一具有导电涂层的导线，其在一第一端耦接到所述第一焊垫中的一个；和

多个从耦接到所述具有导电涂层的导线的一第二端的一触点尖端伸出的延伸部分，所述多个延伸部分以相互足够接近地方式间隔开以使得每个尖端接触所述集成电路的一个相同终端；

及

一支撑结构，其保证在所述测试期间所述集成电路与所述弹性触点之间的接触。

42、如权利要求 41 所述的系统，其中所述互连结构是一插入至所述插座内的模块式互连结构。

43、如权利要求 41 所述的系统，其中所述互连结构是一落入至所述插座内的落入式互连结构。

44、如权利要求 41 所述的系统，其中所述互连结构是一插入至所述插座内的插入式互连结构。

45、如权利要求 41 所述的系统，其中所述插座包括复数个所述互连结构。

46、如权利要求 1 所述的方法，其进一步包括如下步骤：将一支撑结构附装至所述插座板，以在测试期间将所述半导体芯片抵靠所述触点元件固定于所述插座板中，所述支撑结构由一铰链连接至所述插座板。

47、如权利要求 1 所述的方法，其进一步包括如下步骤：

将所述互连结构包含于一由所述插座板形成的空腔内，所述插座板包括一

底部构件及两个侧部构件，所述两个侧部构件附装至所述底部构件以形成所述空腔；及

使用一通过一铰链附装至所述插座板的一侧部构件的顶部构件将所述半导体芯片固定于所述插座板的所述空腔中，以保证在测试期间接触所述触点元件的尖端。

48、如权利要求 47 所述的方法，其中所述半导体芯片为封装的。

49、如权利要求 1 所述的方法，其进一步包括如下步骤：

对所述半导体芯片实施老化测试，其中所述半导体芯片由所述插座板支撑。

50、一种制作用于测试集成电路的插座的方法，其包括如下步骤：

在一衬底上提供一包括弹性触点元件的互连结构；

制作一插座，其经配置以固定用于测试的自一晶圆切割的半导体芯片；

将所述互连结构附装至所述插座，以在将所述半导体芯片放置于所述插座中时，所述半导体芯片的多个触点可接触所述弹性触点元件；及

对所述半导体芯片实施老化测试，其中所述半导体芯片支撑于所述插座中。

一用于测试集成电路的插座的制作方法及所述插座

技术领域

本发明涉及一种用于集成电路的插座。更具体而言，该插座是一测试或老化插座，其用于将集成电路连接至用于最终测试的测试仪或用于老化的老化板。

背景技术

半导体芯片测试是半导体制造中一项重要的作业。在半导体芯片制造工艺的不同阶段中会实施不同种类的测试。例如，当在圆片上已制作出半导体芯片但还未切割及封装时，可在圆片级上实施初始测试。这些初始测试可有助于在实施更昂贵且耗时的封装步骤之前识别缺陷芯片。在初始测试后，切割圆片并封装单个半导体芯片。然后，在芯片级上实施更精密的测试和老化作业，以评估单个半导体芯片或成组的多个芯片。

一种用于实施测试和老化作业的技术是将单个芯片掷入插座中。不幸的是，传统插座存在若干局限性。传统插座可能制造昂贵且有些不可靠。有些传统插座也使用弹簧针作为触点元件。这种弹簧针不可靠且非摩擦闭合。弹簧针还会限制插座中互连结构的间距。例如，弹簧针小于40密耳的间距变得在机械上难于制造且过于昂贵。

因此，人们需要一种带有一通过落入式、插入式或类似连接来耦接的易于插入的互连结构的老化插座测试器件。该互连结构也需要通过一低廉的制造工艺来制造。

发明内容

本发明的实施例提供一种方法，其包括如下步骤：在一牺牲衬底上制作元件（例如，空腔），利用牺牲衬底中的元件制作一触点结构，利用触点结构制作

一互连结构，及利用互连结构制作一测试板。本发明的其它实施例提供一种通过这种方法制成的老化插座。

本发明的又一些实施例提供一种用于测试集成电路板的系统。该系统包括一插座。该插座包括一板、一制造成可插入该插座内的互连结构，该互连结构耦接至所述板。该互连结构包括一衬底和第一及第二焊垫，第一及第二焊垫耦接至该衬底且通过贯穿该衬底的通路相互耦接，第二焊垫将该互连结构耦接至所述板。互连结构还包括耦接至第一焊垫的弹性触点，在测试期间，这些弹性触点与集成电路相互作用。该插座还包括一耦接至该板的支撑结构，该支撑结构会确保在测试期间集成电路板与弹性触点之间的接触。

本发明的其他实施例、特征及优点、以及本发明各种实施例的结构和操作，将在下文中参照附图加以详细说明。

附图说明

附图显示本发明的实例性实施例，其并入本文中并构成本说明书的一部分，这些附图与本说明一起进一步用来解释本发明的原理并使相关领域的技术人员能够制作及利用本发明。

图 1A 和 1B 分别显示根据本发明的实施例，一受测试倒装芯片半导体的侧视图和仰视图。

图 2A 和 2B 分别显示根据本发明的实施例，一牺牲衬底的横截面图和仰视图。

图 3A 和 3B 分别显示带有掩膜材料的图 2A 和 2B 所示牺牲衬底的横截面图和仰视图。

图 4A、4B、4C 和 4D 显示根据本发明的实施例，形成一测试插座的处理步骤。

图 5A 和 5B 显示根据本发明的实施例，形成测试插座的又一些处理步骤。

图 6 显示根据本发明的实施例，形成测试插座的再一些处理步骤。

图 7 显示根据本发明的实施例，用于在圆片上测试复数个器件的复数个插座。

图 8 显示一流程图，其描述一种根据本发明的实施例制造插座的总体方法。

图 9 显示一流程图，其描述图 8 中方法的更详细的方法步骤。

现在将参照附图描述本发明的实例性实施例。在附图中，相同参考编号表示完全相同或在功能上相同的元件。此外，参考编号的最左侧的数位表示首次出现该参考编号的图。

具体实施方式

本发明的实施例提供一种可廉价制造且易于插入插座内的互连结构。该互连结构通过如下方式来制造：形成一具有空腔的牺牲衬底，该牺牲衬底覆盖有一具有对应于这些空腔的开孔的掩膜材料。通过沉积导电材料来实施第一电镀工艺，然后耦接这些开孔中的导线并通过沉积更多导电材料实施另一电镀工艺。通过首先移除掩膜材料和牺牲衬底来完成该互连结构。将各导线中与现在形成的触点结构相对的端部耦接至一板。为完成该插座，将一支撑器件耦接至该板以固定受测试集成电路。

集成电路半导体

图 1A-1B 分别显示根据本发明的实施例，一待测半导体芯片 100（例如，集成电路（IC））的侧视图和仰视图。半导体芯片 100 可已封装或未封装。半导体芯片 100 可以是（但不限于）一具有焊球触点 102（例如，“受控塌陷芯片连接”（也称作“C4”））的倒装芯片半导体。通常，可使用任一类型的半导体芯片和触点。

互连结构制造工艺

图 2-6 显示根据本发明的实施例制造一插座 600（图 6）的互连结构（例如，瓷片）514（图 5）的工艺。

图 2A-2B 分别显示根据本发明的实施例的牺牲衬底 200 的横截面图和仰视

图。牺牲衬底 200 可以是可在其中形成元件（例如，空腔）202 的任意材料。顾名思义，牺牲衬底 200 可从最终结构溶解掉、蚀刻掉或以其它方式移除掉。在某些实施例中，可使用一铜制或铝制薄片或箔作为牺牲衬底 200。在其它实施例中，可使用硅、陶瓷、钛-钨、及类似材料作为牺牲衬底 200。如图所示，在牺牲衬底 200 中形成空腔 202。在各种实施例中，可以通过压花、蚀刻或类似的方式形成空腔 202。将看到，空腔 202 对应于半导体芯片 100 上的触点 102。

图 3A-3B 分别显示根据本发明的实施例涂覆有掩膜材料 300 的牺牲衬底 200 的横截面图和仰视图。在某些实施例中，掩膜材料 300 可以是光阻材料。如图所示，在掩膜材料 300 中形成开孔 302。这些开孔 302 暴露出在图 2 中形成的空腔 202。

图 4A-4D 显示根据本发明的实施例的附加处理步骤。在图 4A 中，在开孔 302 中沉积或电镀导电材料 400。在某些实施例中，导电材料 400 可以是硬质材料、金属材料、及/或导电性材料。例如，导电材料 400 可以是铑材料及钯钴合金。将看到，导电材料 400 形成一用于在测试期间接触半导体芯片 100 的触点尖 402。尽管图中显示具有两个延伸部分，但是根据不同规格和实施例的需要，触点尖 402 可以有一个或多个延伸部分。在其它实施例中，触点尖 402 可以由复数种分层材料制成，例如一软金层、一镍层及一硬金层。在其它实施例中，其它材料的非穷尽性清单可包括：银、钯、铂、铑、导电性氮化物、导电性碳化物、钨、钛、钼、铼、铟、锇、难熔金属或类似材料。在本说明书的后文中，将使用术语导电材料 400，且该术语意欲包括一种或多种材料，且如果多于一种材料，则其包括分层材料。导电材料 400 可以使用任一合适的方法沉积于开孔 302 中。在各种实施例中，沉积方法可以是电镀、物理或化学气相沉积、溅射或类似方法。形成触点尖 402 的层可以类似方式沉积。

虽然图中未示，但是在各种实施例中，可以在沉积导电材料 400 之前在开孔 302 中沉积一释脱材料。使用释脱材料利于从牺牲衬底 200 最终移除由导电材料 400 形成的触点结构 506（图 5B）。在某些实施例中，释脱层可以是铝层。

在另一些实施例中，尽管图中也未示出，然而在沉积导电材料 400 前，也可在开孔 302 中沉积一由导电材料组成的种子层。在又一些实施例中，在沉积掩膜材料 300 之前，可在整个牺牲衬底 200 上沉积种子层作为一毯覆层。如果使用电镀来沉积导电材料 400，则种子层可利于电镀。

图 4B 显示根据本发明的实施例，在每个开孔 302 中一导线 404 结合至导电材料 400。可使用众所周知的导线结合技术来结合导线 404。导线结合技术的一个实例见颁与 Eldridge 等人的第 5,601,740 号美国专利，其全文以引用方式并入本文中。在某些实施例中，导线 404 可以由相对软的、可易于定形的材料制成，而在其它实施例中可使用其它种类的材料。可用于导线 404 的材料的实例包括金、铝、铜、铂、铅、锡、铟、它们的合金、或类似材料。在某些实施例中，导线 404 的直径可处于 0.25 至 10 密耳范围内。应了解，导线 404 可以具有其它形状的截面，例如矩形或任何其它形状。

图 4C 显示使用第二导电材料 406 电镀的导线 404 和导电材料 400。在某些实施例中，导电材料 406 比构成导线 404 的材料硬，以加强触点结构 506（图 5B）。合适材料的一些实例包括镍、铜、焊料、铁、钴、锡、硼、磷、铬、钨、钼、铋、铟、铯、锑、金、铅、锡、银、铑、钯、铂、钌、它们的合金、或类似材料。在某些实施例中，导电材料 406 的厚度可以为 0.2 至 10 密耳。导电材料 406 可以使用任一合适的方法沉积于导线 404 上。在各种实施例中，沉积方法包括电镀、物理或化学气相沉积、溅射或类似方法。用于丝焊一导线然后过电镀所述导线的实例性方法阐述于颁与 Khandros 的第 5,476,211 号美国专利、颁与 Khandros 等人的第 5,917,707 号美国专利及颁与 Eldridge 等人的第 6,336,269 号美国专利中，这些美国专利的全文均以引用方式并入本文中。

图 4D 显示在已移除掩膜材料 300 后的工艺。

图 5A-5B 显示根据本发明的实施例的附加处理步骤。图 5A 显示借助耦接材料 504 将带有导电涂层 406 的导线 404 的自由端 500 耦接至一布线衬底 502。在各种实施例中，可以通过布线、钎焊、铜焊或类似方法实现耦接。在耦接带有

导电涂层 406 的导线 404 的自由端 500 这一步骤中包括加热处理的实施例中，导线 404 和触点结构 506(图 5B)也可进行热处理。这样的一个实例见颁与 Chen 等人的第 6,150,186 号美国专利，其全文以引用方式并入本文中，且该美国专利揭示了热处理弹簧触点结构的方法。

图 5B 显示根据本发明的实施例，布线衬底 502 的构造。布线衬底 502 可以是一陶瓷衬底，其在布线衬底 502 的对置面上具有焊垫 508 和 510。可以借助贯穿布线衬底 502 的通路 512 耦接焊垫 508 与 510。在其它实施例中，布线衬底 502 可以是印刷电路板或印刷线路板。也如图 5B 所显示，牺牲衬底 200 被移除，这可以通过蚀刻、溶解或以类似的方式处理形成牺牲衬底 200 的材料来实现。带有触点元件 506、焊垫 508、510 及通路 512 的布线衬底 502 的另一用语是互连结构 514。在某些实施例中，可使用互连结构 514 制作一测试或老化插座 600(图 6)。在各种实施例中，互连结构 514 可以是一易于插入插座 600 或任何其它插座内的模块式互连结构、落入式互连结构、插入式互连结构、或类似结构。

根据本发明制作互连结构 514 的工艺的其它优点在于，该工艺低廉且可以单独对一互连结构实施。通过这种方式，可以在形成插座前识别出并移除有缺陷的互连结构。该工艺的其它优点在于，可以廉价方式制造及大量生产具有以小于 40 密耳(包括约 10 密耳或更小)的微小间距布置的触点元件的互连结构。因此，该工艺是一种用于生产微小间距插座的可靠且廉价的技术。

插座形成工艺

图 6 显示根据本发明的实施例的插座 600，其中互连结构 514 耦接并用导线电连接至板 602(例如，测试板或插座板)。在某些实施例中，板 602 可包括一带有铰接闭合器件 606 的支撑结构 604，以在测试期间固定集成电路(IC)100。在各种实施例中，板 602 可以是测试板或老化板。互连结构 514 可以任何合适的方式电连接至板 602，例如通过钎焊 608、引脚(未示出)或任何其它种类的触点。例如，引脚可以与对应的孔(未示出)形成摩擦配合。在替代实施例中，板 602 可以是一自身插入或以其它方式附装至一更大测试系统(未示出)的插

座板。

图 7 显示根据本发明的一带有耦接至板 702 的多个互连结构 700 的实施例。虽然图中显示带有多个 IC 100，但是在其它实施例中，也可以测试一个带有许多球触点 102 的 IC 100。在该实施例中，根据球触点 102 的构造，通过以不同的构造将复数个互连结构 700 耦接至板 702 来建造一用于接触 IC 100 的弹簧触点 704 的阵列。如上文所述，在各种实施例中，板 702 可以是测试板或老化板，且可以将复数个类似于 604 的支撑结构（为方便起见，图 7 中未示）围绕互连结构 700 固定至板 702。

制造互连结构和插座的方法

图 8 显示根据本发明的实施例制造插座的方法 800。在步骤 802 中，形成一牺牲衬底，该牺牲衬底带有根据需要形成于衬底中的任意种类或数量的元件。例如，可如图 2 所示形成空腔。在步骤 804 中，基于牺牲衬底形成电镀导线。这可通过参照图 3-4 所描述的各种方法来实现。在步骤 806 中，基于电镀导线形成互连结构。这可通过参照图 5 所描述的各种方法来实现。在步骤 808 中，基于互连结构形成插座。这可通过参照图 6 和图 7 所描述的各种方法来实现。

图 9 显示一流程图，其描述了一种根据本发明的实施例制作插座的更详细的方法 900。在步骤 902 中，在一牺牲衬底（例如，衬底 200）中形成空腔（例如，元件或空腔 202）。在步骤 904 中，在牺牲衬底上沉积一掩膜材料（例如，掩膜材料 300）。在步骤 906 中，在掩膜材料中形成对应于空腔的开孔（例如，开孔 302）。在步骤 908 中，在开孔中沉积或电镀导电材料（例如，导电材料 400）。在步骤 910 中，将导线（例如，导线 404）耦接至导电材料。在步骤 912 中，在导线和第一导电材料上沉积或电镀第二导电材料（例如，导电材料 406）。在步骤 914 中，移除掩膜材料。在步骤 916 中，使用一耦接材料（例如，耦接材料 504）将带有导电材料的导线的尖端（例如，尖端 500）耦接至一布线衬底（例如，布线衬底 502）。在步骤 918 中，移除牺牲衬底以形成一互连结构（例如，互连结构 514 或 700）。在步骤 920 中，将互连结构耦接至一板（例如，板 602

或 702) 以形成一插座 (例如, 插座 600)。

结论

尽管上文中已描述了本发明的各种实施例, 然而应了解, 这些实施例仅以举例形式而非限定形式给出。相关领域的技术人员易知, 可对其在形式上和细节上作出各种变化, 此并不背离本发明的精神和范围。因此, 本发明的广度和范围不应受限于上文所说明的任一实例性实施例, 而应根据下文权利要求书及其等价内容来界定。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9