

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2016-100593

(P2016-100593A)

(43) 公開日 平成28年5月30日(2016.5.30)

(51) Int.Cl.	F I	テーマコード (参考)
H O 1 L 21/20 (2006.01)	H O 1 L 21/20	4 G O 7 7
H O 1 L 21/205 (2006.01)	H O 1 L 21/205	4 K O 3 O
C 3 O B 29/16 (2006.01)	C 3 O B 29/16	5 F O 4 5
C 3 O B 25/04 (2006.01)	C 3 O B 25/04	5 F 1 5 2
C 2 3 C 16/40 (2006.01)	C 2 3 C 16/40	
審査請求 未請求 請求項の数 11 O L (全 16 頁) 最終頁に続く		

(21) 出願番号	特願2014-239390 (P2014-239390)	(71) 出願人	511187214
(22) 出願日	平成26年11月26日 (2014.11.26)		株式会社 F L O S F I A
			京都府京都市西京区御陵大原 1 番 3 6 号
		(72) 発明者	高塚 章夫
			京都府京都市西京区御陵大原 1 番 3 6 号
			京大桂ベンチャープラザ北館 株式会社 F L O S F I A 内
		(72) 発明者	織田 真也
			京都府京都市西京区御陵大原 1 番 3 6 号
			京大桂ベンチャープラザ北館 株式会社 F L O S F I A 内
		(72) 発明者	人羅 俊実
			京都府京都市西京区御陵大原 1 番 3 6 号
			京大桂ベンチャープラザ北館 株式会社 F L O S F I A 内
			最終頁に続く

(54) 【発明の名称】 結晶性積層構造体

(57) 【要約】

【課題】クラックが低減され、かつ、横方向に結晶成長したコランダム構造のエピタキシャル膜を有する結晶性積層構造体を提供する。

【解決手段】本発明の結晶性積層構造体は、結晶基板の結晶成長面上に、直接または他の層を介して、コランダム構造を有する結晶性半導体を主成分として含むエピタキシャル膜が形成されている結晶性積層構造体であって、前記エピタキシャル膜がボイドを含むことを特徴とし、結晶基板の結晶成長面上に、直接または他の層を介して、凹部または凸部からなる凹凸部を形成し、ついで、前記エピタキシャル膜を成膜することにより、ボイドを形成する。

【選択図】なし

【特許請求の範囲】**【請求項 1】**

結晶基板の結晶成長面上に、直接または他の層を介して、コランダム構造を有する結晶性半導体を主成分として含むエピタキシャル膜が形成されている結晶性積層構造体であって、前記エピタキシャル膜がボイドを含むことを特徴とする結晶性積層構造体。

【請求項 2】

前記ボイドが、周期的に形成されている請求項 1 記載の結晶性積層構造体。

【請求項 3】

前記ボイドの高さが、前記エピタキシャル膜の膜厚に対して 1 ~ 60 % の範囲内である請求項 1 または 2 に記載の結晶性積層構造体。

10

【請求項 4】

前記結晶性半導体が酸化物半導体である請求項 1 ~ 3 のいずれかに記載の結晶性積層構造体。

【請求項 5】

前記酸化物半導体が少なくともガリウムを含む請求項 4 記載の結晶性積層構造体。

【請求項 6】

前記エピタキシャル膜が、ミスト CVD 法により形成されている請求項 1 ~ 5 のいずれかに記載の結晶性積層構造体。

【請求項 7】

前記結晶基板が、サファイア基板である請求項 1 ~ 6 のいずれかに記載の結晶性積層構造体。

20

【請求項 8】

前記結晶基板上に、凹部または凸部からなる凹凸部が形成されている請求項 1 ~ 7 のいずれかに記載の結晶性積層構造体。

【請求項 9】

前記凹凸部上に、前記ボイドが形成されている請求項 1 ~ 8 のいずれかに記載の結晶性積層構造体。

【請求項 10】

前記結晶基板上に、バッファ層または応力緩和層が形成されており、前記バッファ層または応力緩和層上に、前記ボイドが形成されている請求項 1 ~ 9 のいずれかに記載の結晶性積層構造体。

30

【請求項 11】

請求項 1 ~ 10 のいずれかに記載の結晶性積層構造体からなる半導体装置。

【発明の詳細な説明】**【技術分野】****【0001】**

本発明は、半導体装置の製造に有用な結晶性積層構造体に関する。

【背景技術】

40

【0002】

従来、異種基板上に結晶成長させる際に、クラックや格子欠陥が生じる問題がある。この問題に対し、基板と膜の格子定数や熱膨張係数を整合させること等が検討されている。また、不整合が生じる場合には、ELO のような成膜手法等も検討されている。

【0003】

特許文献 1 には、異種基板上にバッファ層を形成し、前記バッファ層上に酸化亜鉛系半導体層を結晶成長させる方法が記載されている。特許文献 2 には、ナノドットのマスクを異種基板上に形成して、ついで、単結晶半導体材料層を形成することが記載されている。非特許文献 1 には、サファイア上に、GaN のナノカラムを介して、GaN を結晶成長させる手法が記載されている。非特許文献 2 には、周期的な SiN 中間層を用いて、Si (

50

1 1 1) 上に GaN を結晶成長させて、ピット等の欠陥を減少させる手法が記載されている。

【0004】

しかしながら、いずれの技術も、成膜速度が悪かったり、基板にクラック、転位、反り等が生じたり、また、エピタキシャル膜に転位やクラック等が生じたりして、高品質なエピタキシャル膜を得ることが困難であり、基板の大口径化やエピタキシャル膜の厚膜化においても、支障が生じていた。

【0005】

また、高耐圧、低損失および高耐熱を実現できる次世代のスイッチング素子として、バンドギャップの大きな酸化ガリウム (Ga_2O_3) を用いた半導体装置が注目されており、インバータなどの電力用半導体装置への適用が期待されている。しかも、広いバンドギャップから LED やセンサー等の受発光装置としての応用も期待されている。当該酸化ガリウムは非特許文献 1 によると、インジウムやアルミニウムをそれぞれ、あるいは組み合わせて混晶することによりバンドギャップ制御することが可能であり、 InAlGaO 系半導体として極めて魅力的な材料系統を構成している。ここで InAlGaO 系半導体とは $\text{In}_x\text{Al}_y\text{Ga}_z\text{O}_3$ ($0 < x < 2$ 、 $0 < y < 2$ 、 $0 < z < 2$ 、 $x + y + z = 1.5 \sim 2.5$) を示し、酸化ガリウムを内包する同一材料系統として俯瞰することができる。

【0006】

しかしながら、酸化ガリウムは、再安定相が ガリア構造であるので、特殊な成膜法を用いなければ、コランダム構造の結晶膜を成膜することが困難であり、結晶品質等においてもまだまだ課題が数多く存在している。これに対し、現在、コランダム構造を有する結晶性半導体の成膜について、いくつか検討がなされている。

特許文献 3 には、ガリウム又はインジウムの臭化物又はヨウ化物を用いて、ミスト CVD 法により、酸化物結晶薄膜を製造する方法が記載されている。特許文献 4 ~ 6 には、コランダム型結晶構造を有する下地基板上に、コランダム型結晶構造を有する半導体層と、コランダム型結晶構造を有する絶縁膜とが積層された多層構造体が記載されている。

なお、特許文献 3 ~ 6 はいずれも本出願人による特許または特許出願に関する公報である。

【先行技術文献】

【特許文献】

【0007】

【特許文献 1】特開 2010 - 232623 号公報

【特許文献 2】特表 2010 - 516599 号公報

【特許文献 3】特許第 5397794 号

【特許文献 4】特許第 5343224 号

【特許文献 5】特許第 5397795 号

【特許文献 6】特開 2014 - 72533 号公報

【非特許文献】

【0008】

【非特許文献 1】Kazuhide Kusakabe., et al., "Overgrowth of GaN layer on GaN nan o-columns by RF-molecular beam epitaxy", Journal of Crystal Growth 237-239 (2002) 988-992

【非特許文献 2】K. Y. Zang., et al., "Defect reduction by periodic SiNx interlayers in gallium nitride grown on Si (111)", Journal of Applied Physics 101, 093502 (2007)

【非特許文献 3】金子健太郎、「コランダム構造酸化ガリウム系混晶薄膜の成長と物性」、京都大学博士論文、平成 25 年 3 月

【発明の概要】

【発明が解決しようとする課題】

【0009】

本発明は、クラックが低減され、かつ横方向に結晶成長したコランダム構造のエピタキシャル膜を有する結晶性積層構造体を提供することを目的とする。

【課題を解決するための手段】

【0010】

本発明者らは、上記目的を達成すべく鋭意検討した結果、コランダム構造を有する結晶性半導体を主成分として含むエピタキシャル膜の成膜時に、ボイドを設けると、横方向に結晶成長したコランダム構造の結晶膜が得られたが、驚くべきことに、得られた結晶膜に、クラックがあまり見られず、結晶が他とは全く別物であり、結晶の品質において格段に優れていることを知見し、上記した従来の問題を一挙に解決できることを見出した。

【0011】

10

また、本発明者らは、上記知見を得た後、さらに検討を重ねて本発明を完成させるに至った。

【0012】

すなわち、本発明は、以下の発明に関する。

[1] 結晶基板の結晶成長面上に、直接または他の層を介して、コランダム構造を有する結晶性半導体を主成分として含むエピタキシャル膜が形成されている結晶性積層構造体であって、前記エピタキシャル膜がボイドを含むことを特徴とする結晶性積層構造体。

[2] 前記ボイドが、周期的に形成されている前記[1]記載の結晶性積層構造体。

[3] 前記ボイドの高さが、前記エピタキシャル膜の膜厚に対して1～60%の範囲内である前記[1]または[2]に記載の結晶性積層構造体。

20

[4] 前記結晶性半導体が酸化物半導体である前記[1]～[3]のいずれかに記載の結晶性積層構造体。

[5] 前記酸化物半導体が少なくともガリウムを含む前記[4]記載の結晶性積層構造体。

[6] 前記エピタキシャル膜が、ミストCVD法により形成されている前記[1]～[5]のいずれかに記載の結晶性積層構造体。

[7] 前記結晶基板が、サファイア基板である前記[1]～[6]のいずれかに記載の結晶性積層構造体。

[8] 前記結晶基板上に、凹部または凸部からなる凹凸部が形成されている前記[1]～[7]のいずれかに記載の結晶性積層構造体。

30

[9] 前記凹凸部上に、前記ボイドが形成されている前記[1]～[8]のいずれかに記載の結晶性積層構造体。

[10] 前記結晶基板上に、バッファ層または応力緩和層が形成されており、前記バッファ層または応力緩和層上に、前記ボイドが形成されている前記[1]～[9]のいずれかに記載の結晶性積層構造体。

[11] 前記[1]～[10]のいずれかに記載の結晶性積層構造体からなる半導体装置。

【発明の効果】

【0013】

本発明によれば、クラックが低減され、かつ、横方向に結晶成長したコランダム構造のエピタキシャル膜を有する結晶性積層構造体を提供できる。

40

【図面の簡単な説明】

【0014】

【図1】本発明に用いられる結晶基板の結晶成長面上に形成された凹凸部の一態様を示す模式図である。

【図2】本発明に用いられる結晶基板の結晶成長面上に形成された凹凸部の一態様を示す模式図である。

【図3】本発明に用いられる結晶基板の結晶成長面上に形成された凹凸部の一態様を示す模式図である。

【図4】本発明に用いられる結晶基板の結晶成長面上に形成された凹凸部の一態様を示す

50

模式図である。

【図 5】本発明に用いられる結晶基板の結晶成長面上に形成された凹凸部の一態様を示す模式図である。

【図 6】本発明に用いられる結晶基板の結晶成長面上に形成された凹凸部の一態様を示す模式図である。

【図 7】本発明の結晶性積層構造体の一態様の断面を模式的に示す図である。

【図 8】本発明の結晶性積層構造体の一態様の断面を模式的に示す図である。

【図 9】実施例で用いたミスト C V D 装置を説明する図である。

【図 10】実施例における光学顕微鏡の観察像を示す図である。

【図 11】実施例における T E M 像を示す図である。

10

【図 12】実施例における T E M 像を示す図である。

【発明を実施するための形態】

【0015】

本発明の結晶性積層構造体は、結晶基板の結晶成長面上に、直接または他の層を介して、コランダム構造を有する結晶性半導体を主成分として含むエピタキシャル膜が形成されている結晶性積層構造体であって、前記エピタキシャル膜がポイドを含むことを特徴とする。

【0016】

< 結晶基板 >

前記結晶基板は、結晶物を主成分として含む基板であれば特に限定されず、公知の基板であってよい。絶縁体基板であってもよいし、導電性基板であってもよいし、半導体基板であってもよい。単結晶基板であってもよいし、多結晶基板であってもよい。前記結晶基板としては、例えば、コランダム構造を有する結晶物を主成分として含む基板、または - ガリア構造を有する結晶物を主成分として含む基板、六方晶構造を有する基板などが挙げられる。なお、前記「主成分」とは、基板中の組成比で、前記結晶物を 50 % 以上含むものをいい、好ましくは 70 % 以上含むものであり、より好ましくは 90 % 以上含むものである。

20

【0017】

前記コランダム構造を有する結晶物を主成分として含む基板としては、例えば、サファイア基板、 α 型酸化ガリウム基板などが挙げられる。前記 - ガリア構造を有する結晶物を主成分として含む基板としては、例えば、 $\text{- Ga}_2\text{O}_3$ 基板、または $\text{- Ga}_2\text{O}_3$ と Al_2O_3 とを含む混晶体基板などが挙げられる。なお、 $\text{- Ga}_2\text{O}_3$ と Al_2O_3 とを含む混晶体基板としては、例えば、 Al_2O_3 が 0 wt % より多くかつ 60 wt % 以下である混晶体基板などが好適な例として挙げられる。また、前記六方晶構造を有する基板としては、例えば、SiC 基板、ZnO 基板、GaN 基板などが挙げられる。その他の結晶基板の例示としては、例えば、Si 基板などが挙げられる。

30

【0018】

本発明においては、前記結晶基板が、サファイア基板であるのが好ましい。前記サファイア基板としては、例えば、c 面サファイア基板、m 面サファイア基板、a 面サファイア基板などが挙げられる。また、前記サファイア基板はオフ角を有していてもよい。前記オフ角は、特に限定されないが、好ましくは $0^\circ \sim 15^\circ$ である。

40

なお、前記結晶基板の厚さは、特に限定されないが、好ましくは、 $50 \sim 2000 \mu\text{m}$ であり、より好ましくは $200 \sim 800 \mu\text{m}$ である。

【0019】

< ポイド >

前記ポイドは、前記エピタキシャル膜に含まれる空隙であれば特に限定されないが、本発明においては、複数のポイドが、周期的に形成されているのが好ましい。前記ポイドの断面形状としては、本発明の目的を阻害しない限り特に限定されず、例えば、線状、帯状、多角形（例えば三角形、逆三角形、正方形や長方形等の四角形、菱形、台形、五角形、六角形、八角形等）、円状、楕円状、らせん状、これらの組み合わせた形状などが挙げら

50

れる。前記ボイドの断面積も特に限定されないが、好ましくは約 $0.01 \mu\text{m}^2$ 以上であり、より好ましくは約 $0.1 \sim 100 \mu\text{m}^2$ である。また、本発明においては、前記ボイドの高さが、前記エピタキシャル膜の膜厚に対して、約 0.01% 以上であるのが好ましく、約 $1 \sim 60\%$ であるのがより好ましく、約 $3 \sim 50\%$ であるのが最も好ましい。

【0020】

< 凹凸部 >

本発明においては、前記結晶基板上に、直接または他の層を介して、凹部または凸部からなる凹凸部が形成されているのが好ましい。前記凹凸部は、凸部または凹部からなるものであれば特に限定されず、凸部からなる凹凸部であってもよいし、凹部からなる凹凸部であってもよいし、凸部および凹部からなる凹凸部であってもよい。また、前記凹凸部は、規則的な凸部または凹部から形成されていてもよいし、不規則な凸部または凹部から形成されていてもよい。本発明においては、前記凹凸部が周期的に形成されているのが好ましく、周期的かつ規則的にパターン化されているのがより好ましい。前記凹凸部の形状としては、特に限定されず、例えば、ストライプ状、ドット状、メッシュ状またはランダム状などが挙げられるが、本発明においては、ストライプ状またはドット状が好ましい。なお、ドット状に凹凸部を形成する場合には、例えば正方格子、斜方格子、三角格子、六角格子などの格子位置に、周期的かつ規則的に、三角形、四角形（例えば正方形、長方形若しくは台形等）、五角形若しくは六角形等の多角形状、円状、楕円状などの凹凸部を配置することができる。前記凹凸部の凹部または凸部の断面形状としては、特に限定されないが、例えば、コの字型、U字型、逆U字型、波型、または三角形、四角形（例えば正方形、長方形若しくは台形等）、五角形若しくは六角形等の多角形等が挙げられる。

【0021】

前記凸部の構成材料は、特に限定されず、公知の材料であってもよい。絶縁体材料であってもよいし、導電体材料であってもよいし、半導体材料であってもよいが、縦方向の結晶成長を阻害可能な材料が好ましい。また、前記構成材料は、非晶であってもよいし、単結晶であってもよいし、多結晶であってもよい。前記凸部の構成材料としては、例えば、Si、Ge、Ti、Zr、Hf、Ta、Sn等の酸化物、窒化物または炭化物、カービン、ダイヤモンド、金属、これらの混合物などが挙げられる。より具体的には、 SiO_2 、 SiN または多結晶シリコンを主成分として含むSi含有化合物、前記結晶性半導体の結晶成長温度よりも高い融点を有する金属（例えば、白金、金、銀、パラジウム、ロジウム、イリジウム、ルテニウムなどの貴金属等）などが挙げられる。なお、前記構成材料の含有量は、凸部中、組成比で、 50% 以上が好ましく、 70% 以上がより好ましく、 90% 以上が最も好ましい。

【0022】

前記凸部の形成手段としては、公知の手段であってもよく、例えば、フォトリソグラフィー、電子ビームリソグラフィー、レーザーパターニング、その後のエッチング（例えばドライエッチングまたはウェットエッチング等）などの公知のパターニング加工手段などが挙げられる。本発明においては、前記凸部がストライプ状またはドット状であるのが好ましく、ストライプ状であるのがより好ましい。

【0023】

前記凹部は、特に限定されないが、上記凸部の構成材料と同様ののものであってよいし、結晶基板であってもよい。本発明においては、前記凹部が、ドット状であるのが好ましく、前記シリコン含有化合物からなるマスク層にドット状の凹部が設けてあるのがより好ましい。前記凹部の形成手段としては、前記の凸部の形成手段と同様の手段を用いることができる。また、前記凹部が結晶基板の結晶成長面上に設けられた溝であるのも好ましい。前記溝は、公知の溝加工手段により、結晶基板に溝を設けることで、前記結晶基板の結晶成長面上に形成することができる。前記溝の溝幅、溝深さ、テラス幅等は、本発明の目的を阻害しない限り、特に限定されず、適宜に設定することができる。

【0024】

以下、本発明において用いられる表面に凹凸部を有する結晶基板について、図面を用い

10

20

30

40

50

て説明する。

図 1 は、本発明に用いられる結晶基板の結晶成長面上に設けられた凹凸部の一態様を示す。図 1 の凹凸部は、結晶基板 1 と、結晶成長面 1 a 上の凸部 2 a とから形成されている。凸部 2 a はストライプ状であり、結晶基板 1 の結晶成長面 1 a 上には、ストライプ状の凸部 2 a が周期的に配列されている。なお、凸部 2 a は、 SiO_2 等のシリコン含有化合物からなり、フォトリソグラフィ等の公知の手段を用いて形成することができる。

【0025】

図 2 は、本発明に用いられる結晶基板の結晶成長面上に設けられた凹凸部の一態様を示し、図 1 とは別の態様を示している。図 2 の凹凸部は、図 1 と同様、結晶基板 1 と、結晶成長面 1 a 上に設けられた凸部 2 a とから形成されている。凸部 2 a はドット状であり、結晶基板 1 の結晶成長面 1 a 上には、ドット状の凸部 2 a が周期的かつ規則的に配列されている。なお、凸部 2 a は、 SiO_2 等のシリコン含有化合物からなり、フォトリソグラフィ等の公知の手段を用いて形成することができる。

【0026】

図 3 は、本発明において用いられる結晶基板の結晶成長面上に設けられた凹凸部の一態様を示す。図 3 は、凸部ではなく凹部 2 b を備えている。図 3 の凹部は、結晶基板 1 と、マスク層 4 とから形成されている。マスク層は、結晶成長面 1 上に形成されており、ドット状に穴が空いている。マスク層 4 のドットの穴からは結晶基板 1 が露出しており、結晶成長面 1 a 上にドット状の凹部 2 b が形成されている。なお、凹部 2 b は、フォトリソグラフィ等の公知の手段を用いて、マスク層 4 を形成することにより得ることができる。また、マスク層 4 は、縦方向の結晶成長を阻害可能な層であれば特に限定されない。マスク層 4 の構成材料としては、例えば、 SiO_2 等のシリコン含有化合物などの公知の材料等が挙げられる。

【0027】

図 4 は、本発明において用いられる結晶基板の結晶成長面上に設けられた凹凸部の一態様を示す。図 4 の凹凸部は、結晶基板 1 と溝とから形成されている。溝は、ストライプ状であり、結晶基板 1 の結晶成長面 1 a 上には、ストライプ状の凹部 2 b が周期的に配列されている。なお、凹部 2 b は、公知の溝加工手段により形成することができる。

【0028】

また、図 5 にも、本発明において用いられる結晶基板 1 の結晶成長面 1 a 上に設けられた凹凸部の一態様を示す。図 5 の凹凸部は、図 4 とは、凹部 2 b の間隔が異なっており、間隔の幅が小さくなっている。つまり、凹部 2 b のテラス幅が、図 4 では広くなっており、図 5 では狭くなっている。図 5 の凹部 2 b もまた、図 4 の凹部と同様、公知の溝加工手段を用いて形成することができる。

【0029】

図 6 は、図 4 および図 5 と同様、本発明における結晶基板の結晶成長面上に設けられた凹凸部の一態様を示し、図 6 の凹凸部は、結晶基板 1 と溝とから形成されている。溝は、図 4 および図 5 とは異なり、ドット状であり、結晶基板 1 の結晶成長面 1 a 上には、ドット状の凹部 2 b が周期的かつ規則的に配列されている。なお、凹部 2 b は、公知の溝加工手段により形成することができる。

【0030】

凹凸部の凸部の幅および高さ、凹部の幅および深さ、間隔などが特に限定されないが、本発明においては、それぞれが例えば約 10 nm ~ 約 1 mm の範囲内であり、好ましくは約 10 nm ~ 約 300 μm であり、より好ましくは約 10 nm ~ 約 1 μm であり、最も好ましくは約 100 nm ~ 約 1 μm である。

【0031】

本発明においては、凹凸部が形成されている場合には、前記凹凸部上に前記ボイドが形成されているのが好ましい。

また、本発明においては、前記結晶基板上にバッファ層や応力緩和層等の他の層を設けもよく、他の層を設ける場合には、他の層上でも他の層下でも前記ボイドを形成してもよ

10

20

30

40

50

いが、好ましくは、他の層上に、前記ボイドを形成する。

【0032】

本発明においては、前記ボイドを、前記凹凸部を表面に有する結晶基板を用いてエピタキシャル膜を成膜することで形成することができる。より具体的には、結晶基板の結晶成長面上に、直接または他の層を介して、凹部または凸部からなる凹凸部を形成する。凹凸部を形成した後は、前記凹凸部上に、コランダム構造を有する結晶性半導体を主成分として含むエピタキシャル膜を形成することにより、前記ボイドを形成することができる。なお、本発明においては、前記凹凸部を表面に有する結晶基板を用いず、公知のボイド形成手段を用いて、前記ボイドを形成してもよい。

【0033】

前記結晶性積層構造体は、前記結晶基板の結晶成長面上に、エピタキシャル膜が形成されており、前記エピタキシャル膜にボイドが含まれていれば特に限定されない。エピタキシャル膜は、通常、エピタキシャル結晶成長により形成される。

【0034】

「結晶性積層構造体」とは、一層以上の結晶層を含む構造体であり、結晶層以外の層（例：アモルファス層）を含んでいてもよい。また、結晶層は、単結晶層であることが好ましいが、多結晶層であってもよい。

【0035】

図7は、本発明の結晶性積層構造体の断面図を示している。図7の結晶性積層構造体は、結晶基板1上に、凸部2aが形成されており、さらに、エピタキシャル膜3が結晶成長によりボイド10が形成されている。エピタキシャル膜3は、凸部2aにより、コランダム構造を有する結晶性半導体が横方向にも結晶成長しており、凸部2a上にボイド10が形成されている。ボイド10の断面形状は線状であり、凸部2aの表面から上方向に線状のボイドが形成されている。なお、前記ボイドは、凸部の表面から真上に伸びている必要はなく、斜め上に伸びていてもよい。このようにして得られたコランダム構造を有する結晶膜は、ボイドのないコランダム構造を有する結晶膜に比べて、クラックがなく、全く異なる高品質の結晶膜となる。

【0036】

図8は、本発明の結晶性積層構造体の断面図を示している。図8の結晶性積層構造体は、結晶基板1上に、凹部2bが形成されており、さらに、エピタキシャル膜3の結晶成長によりボイド10が形成されている。エピタキシャル膜3は、凹部2bにより、コランダム構造を有する結晶性半導体が横方向にも結晶成長しており、凹部2b上にボイド10が形成されている。ボイド10の断面形状は楕円状であり、凹部2bの表面から少し離れた凹部上の位置から真上に伸びている。なお、前記ボイドは、前記凹凸部上に複数形成されていてもよい。このようにして得られたコランダム構造を有する結晶膜も、ボイドのないコランダム構造を有する結晶膜に比べて、クラックがなく、全く異なる高品質の結晶膜となる。

【0037】

前記エピタキシャル膜は、結晶成長した膜であって、コランダム構造を有する結晶性半導体を主成分として含む膜であれば特に限定されない。前記結晶性半導体の主成分である結晶性半導体としては、酸化物半導体などが好適な例として挙げられる。前記酸化物半導体としては、例えば、Al、Ga、In、Fe、Cr、V、Ti、Rh、NiおよびCo等から選ばれる1種または2種以上の金属を含む金属酸化物半導体などが挙げられる。本発明においては、前記酸化物半導体が、インジウム、アルミニウムおよびガリウムから選ばれる1種または2種以上の元素を主成分として含有するのが好ましく、少なくともインジウムまたはノビウムおよびガリウムを主成分として含んでいるのがより好ましく、少なくともガリウムを主成分として含んでいるのが最も好ましい。なお、本発明において、「主成分」とは、前記のコランダム構造を有する酸化物半導体が、原子比で、前記結晶性半導体膜の全成分に対し、好ましくは50%以上、より好ましくは70%以上、更に好ましくは90%以上含まれることを意味し、100%であってもよいことを意味する。

10

20

30

40

50

【0038】

前記エピタキシャル結晶成長の手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。前記エピタキシャル結晶成長手段としては、例えば、CVD法、MOCVD法、MOVPE法、ミストCVD法、ミスト・エピタキシー法、MBE法、HVPE法またはパルス成長法などが挙げられる。本発明においては、前記エピタキシャル結晶成長手段が、ミストCVD法またはミスト・エピタキシー法であるのが好ましい。

【0039】

以下、本発明の好適な例として、ミストCVD法を用いて、前記エピタキシャル膜として結晶性酸化物薄膜を成膜した例を挙げて、本発明をさらに詳細に説明する。

10

【0040】

前記結晶性酸化物薄膜は、結晶性酸化物半導体薄膜であるのが好ましく、前記結晶性酸化物半導体薄膜はアニール処理後であってもよく、これにより、結晶性薄膜とオーミック電極との間にオーミック電極が合金化・混晶化した金属酸化膜が形成されていてもよい。なお、前記オーミック電極としては、例えば、アルミニウム(Al)、チタン(Ti)、ニッケル(Ni)、金(Au)、クロム(Cr)、タンゲステン(W)及びバナジウム(V)並びに白金(Pt)、パラジウム(Pd)、金(Au)クロム(Cr)、ニッケル(Ni)、銅(Cu)及びコバルト(Co)などが挙げられる。

【0041】

前記結晶性酸化物薄膜は、ドーパントが含まれていてもよい。前記ドーパントは、特に限定されず、公知のものであってよい。前記ドーパントとしては、例えば、スズ、ゲルマニウム、ケイ素、チタン、ジルコニウム、バナジウムまたはニオブ等のn型ドーパント、またはp型ドーパントなどが挙げられる。本発明においては、前記ドーパントが、GeまたはSiであるのが好ましい。前記GeまたはSiの含有量は、前記結晶性酸化物薄膜の組成中、0.00001原子%以上であるのが好ましく、0.00001原子%~20原子%であるのがより好ましく、0.00001原子%~10原子%であるのが最も好ましい。

20

【0042】

また、前記結晶性酸化物薄膜は、炭素を実質的に含有していない。「炭素を実質的に含有していない」とは、具体的には、炭素の含有量が、前記結晶性酸化物薄膜の組成中、0.1原子%以下であることをいい、好ましくは0.01原子%以下であり、より好ましくは0.001原子%以下である。

30

【0043】

また、前記結晶性酸化物薄膜は、半値幅が50arcsec以下であるのが好ましく、40arcsec以下であるのがより好ましい。前記半値幅は、X線測定(アウト・オブ・プレーン(Out-of-plane)測定)の半値幅である。

【0044】

<結晶性酸化物薄膜>

前記結晶性酸化物薄膜は、コランダム構造を有する結晶性酸化物、または - ガリア構造を有する結晶性酸化物を主成分として含んでいるのが好ましく、前記結晶性酸化物が - Ga₂O₃または - Ga₂O₃を主成分として含んでいるのがより好ましい。「主成分」とは、結晶性酸化物が - Ga₂O₃である場合、前記薄膜の金属元素中のガリウムの原子比が0.5以上の割合で - Ga₂O₃が含まれていればそれでよい。本発明においては、前記薄膜中の金属元素中のガリウムの原子比が0.7以上であることが好ましく、0.8以上であるのがより好ましい。また、結晶性酸化物半導体薄膜の厚さは、特に限定されず、1μm以下であってもよいし、1μm以上であってもよいが、本発明においては、3μm以上であることが好ましく、5μm以上であることがより好ましく、10μm以上であることが最も好ましい。なお、前記結晶性酸化物薄膜は、通常、単結晶であるが、多結晶であってもよい。

40

【0045】

50

前記結晶性積層構造体は、原料溶液を微粒子化して生成される原料微粒子をキャリアガスによって成膜室に供給して前記成膜室内に配置された前記下地基板上に前記結晶性酸化物薄膜を形成することで製造される。本発明においては、ドーピング処理を、前記原料溶液に異常粒抑制剤を含めて行うのが好ましい。前記原料溶液に異常粒抑制剤を含めてドーピング処理を行うことで、効率よく、工業的に有利に表面粗さが $0.1\mu\text{m}$ 以下の結晶性酸化物薄膜を備える結晶性積層構造体を製造することもできる。ドーピング量は、本発明の目的を阻害しない限り、特に限定されないが、原料溶液中、体積比で、 $0.01\sim 10\%$ であるのが好ましく、 $0.1\sim 5\%$ であるのがより好ましい。また、本発明においては、ノンドープも好ましい。

【0046】

異常粒抑制剤は、成膜過程で副生する粒子の発生を抑制する効果を有するものをいい、結晶性酸化物薄膜の表面粗さを $0.1\mu\text{m}$ 以下とすることができれば特に限定されないが、本発明においては、Br、I、FおよびClから選択される少なくとも1種からなる異常粒抑制剤であるのが好ましい。安定的に膜形成をするために異常粒抑制剤として、BrやIを薄膜中に導入すると異常粒成長による表面粗さの悪化を抑制することができる。異常粒抑制剤の添加量は、異常粒を抑制できれば特に限定されないが、原料溶液中、体積比で 50% 以下であることが好ましく、 30% 以下であることがより好ましく、 $1\sim 20\%$ の範囲内であることが最も好ましい。このような好ましい範囲で異常粒抑制剤を使用することにより、異常粒抑制剤として機能させることができるので、結晶性酸化物薄膜の異常粒の成長を抑制して表面を平滑にすることができる。

【0047】

結晶性酸化物薄膜の形成方法は、本発明の目的を阻害しない限り、特に限定されないが、例えば、ガリウム化合物及び所望によりインジウム化合物、アルミニウム化合物又は鉄化合物を結晶性酸化物薄膜の組成に合わせて組み合わせた原料化合物を酸化反応させることによって形成可能である。これによって、下地基板上に、下地基板側から結晶性酸化物半導体薄膜を結晶成長させることができる。ガリウム化合物としては、ガリウム金属を出発材料として成膜直前にガリウム化合物に変化させたものであってもよい。ガリウム化合物としては、ガリウムの有機金属錯体（例：アセチルアセトナート錯体）やハロゲン化物（フッ化物、塩化物、臭化物、又はヨウ化物）などが挙げられるが、本発明においては、ハロゲン化物（フッ化物、塩化物、臭化物、又はヨウ化物）を用いることが好ましい。

【0048】

結晶性酸化物薄膜の成膜温度は、特に限定されないが、 800 以下が好ましく、 700 以下がより好ましい。また、前記成膜を、本発明の目的を阻害しない限り、真空中、非酸素雰囲気下、還元ガス雰囲気下および酸素雰囲気下のいずれの雰囲気下で行われてもよく、また、常圧下、大気圧下、加圧下および減圧下のいずれの条件下で行われてもよいが、本発明においては、常圧下または大気圧下で行われるのが好ましい。なお、膜厚は成膜時間を調整することにより、設定することができる。

【0049】

また、キャリアガスの種類としては、本発明の目的を阻害しない限り特に限定されず、例えば、酸素、オゾン、窒素やアルゴン等の不活性ガス、または水素ガスやフォーミングガス等の還元ガスなどが好適な例として挙げられる。また、キャリアガスの種類は1種類であってよいが、2種類以上であってもよく、キャリアガス濃度を变化させた希釈ガス（例えば 10 倍希釈ガス等）などを、第2のキャリアガスとしてさらに用いてもよい。また、キャリアガスの供給箇所も1箇所だけでなく、2箇所以上であってもよい。キャリアガスの流量は、特に限定されないが、 $0.01\sim 20\text{L}/\text{分}$ であるのが好ましく、 $1\sim 10\text{L}/\text{分}$ であるのがより好ましい。

【0050】

より具体的には、結晶性酸化物薄膜は、原料化合物が溶解した原料溶液から生成されたミスト状の原料微粒子を成膜室に供給して、前記成膜室内で前記原料化合物を反応させることによって形成することができる。原料溶液の溶媒は、特に限定されないが、水、過酸

10

20

30

40

50

化水素水または有機溶媒であることが好ましい。本発明においては、通常、ドーパント原料の存在下で、上記原料化合物を酸化反応させる。なお、ドーパント原料は、好ましくは、原料溶液に含められて、原料化合物と共に微粒子化される。

【0051】

ドーパント原料としては、ドーピングされる金属単体又は化合物（例：ハロゲン化物、酸化物）などが挙げられる。

【0052】

本発明によれば、前記結晶性酸化物薄膜の結晶性を向上させるだけでなく、膜厚の限界値を伸ばすこともできる。なお、本発明においては、成膜後、アニール処理を行ってもよい。

【0053】

また、本発明においては、前記結晶性酸化物薄膜上に、直接または別の層を介して、酸化物半導体層または／および窒化物半導体層（例えばGaN系半導体層等）を備えていてもよい。

【0054】

前記結晶性積層構造体は半導体装置に有用である。前記結晶性積層構造体を用いて形成される半導体装置としては、MISやHEMT等のトランジスタやTFET、半導体金属接合を利用したショットキーバリアダイオード、他のP層と組み合わせたPN又はPINダイオード、受発光素子が挙げられる。本発明においては、前記結晶性積層構造体をそのまま又は前記結晶基板と前記結晶性酸化物薄膜とを剥離等して、半導体装置に用いることができる。

【0055】

本発明においては、前記結晶性積層構造体の結晶性酸化物薄膜上に、直接または別の層を介して、ショットキー電極を備え、前記結晶性積層構造体の下地基板上に、直接または別の層を介して、オーミック電極を備える半導体装置が好ましく、前記結晶性酸化物薄膜の半導体特性により、半導体装置そのものの信頼性を向上させることができる。

前記ショットキー電極やオーミック電極は、公知のものであってよく、公知の手段を用いて、これらを前記結晶性積層構造体に備えることができる。なお、別の層を介する場合の別の層としては、公知の半導体層、絶縁体層、導体層などが挙げられ、これらの層は、公知のものであってよく、本発明においては、公知の手段でもって、これらの層を積層することができる。

【実施例】

【0056】

以下、本発明の実施例を説明するが、本発明はこれらに限定されるものではない。

【0057】

1. ミストCVD装置

まず、図9を用いて、本実施例で用いたミストCVD装置19を説明する。ミストCVD装置19は、下地基板等の被成膜試料20を載置する試料台21と、キャリアガスを供給するキャリアガス源22と、キャリアガス源22から送り出されるキャリアガスの流量を調節するための流量調節弁23と、原料溶液24aが収容されるミスト発生源24と、水25aが入れられる容器25と、容器25の底面に取り付けられた超音波振動子26と、内径40mmの石英管からなる成膜室27と、成膜室27の周辺部に設置されたヒータ28を備えている。試料台21は、石英からなり、被成膜試料20を載置する面が水平面から傾斜している。成膜室27と試料台21をどちらも石英で作製することにより、被成膜試料20上に形成される薄膜内に装置由来の不純物が混入することを抑制している。

【0058】

2. 凹凸部の形成

< 実施例1 >

結晶基板として、c面サファイア基板を用いた。SOGをスピンコーターで塗布し、フォトリソグラフィ法を用いて、c面サファイア基板上に、SiO₂のストライプを形成

10

20

30

40

50

した。なお、ストライプの方向軸を a 軸とした。

< 比較例 >

結晶基板として、表面に凹凸のない c 面サファイア基板を用いた。

【0059】

3. 原料溶液の作製

臭化ガリウム 0.1 mol/L の水溶液を調整し、この際、さらに 48% 臭化水素酸溶液を体積比で 10% となるように含有させ、これを原料溶液とした。

【0060】

4. 成膜準備

上記 3. で得られた原料溶液 24a をミスト発生源 24 内に収容した。次に、被成膜試料 20 として、1 辺が 10 mm の正方形の結晶成長用基板を試料台 21 上に設置させ、ヒータ 28 を作動させて成膜室 27 内の温度を 580℃ にまで昇温させた。次に、流量調節弁 23 を開いてキャリアガス源 22 からキャリアガスを成膜室 27 内に供給し、成膜室 27 の雰囲気キャリアガスで十分に置換した後、キャリアガスの流量を 5 L/min に調節した。なお、キャリアガスとして酸素を用いた。

【0061】

5. 単層膜形成

次に、超音波振動子 26 を 2.4 MHz で振動させ、その振動を、水 25a を通じて原料溶液 24a に伝播させることによって、原料溶液 24a を微粒子化させて原料微粒子を生成した。この原料微粒子が、キャリアガスによって成膜室 27 内に導入され、580℃ にて、成膜室 27 内で反応して、被成膜試料 20 上に薄膜を形成した。なお、成膜時間は 12 時間であった。

【0062】

6. 評価

上記 5. にて得られた Ga_2O_3 薄膜の相の同定をした。同定は、薄膜用 XRD 回折装置を用いて、15 度から 95 度の角度で 2 θ / スキャンを行うことによって行った。測定は、CuK α 線を用いて行った。その結果、実施例 1 および比較例 1 のいずれの膜も Ga_2O_3 であった。

【0063】

実施例 1 および比較例の膜につき、断面を光学顕微鏡で観察した。実施例 1 の結果を図 10 に示す。図 10 の光学顕微鏡の断面像から、凸部上にボイドが形成されていることがわかる。なお、図 10 のエピタキシャル膜の膜厚 (約 4.5 μm) に対するボイドの高さは、17.46% ~ 34.67% であった。また、光学顕微鏡から、実施例 1 の膜は比較例の膜に比べてクラックが少なかった。

【0064】

< 実施例 2 >

成膜時間を 4 時間としたこと以外は、実施例 1 と同様にして、結晶性積層構造体を得た。得られた結晶性積層構造体のエピタキシャル膜につき、TEM を用いて断面を観察した。結果を図 11 に示す。図 11 から、凸部上にボイドが形成されていることがわかる。また、凸部上の結晶はクラックが低減されていることがわかる。なお、図 11 のエピタキシャル膜の膜厚 (約 8 μm) に対するボイドの高さは、1.69% および 2.38% であった。また、ボイドと凸部の拡大 TEM 像を図 12 に示す。図 12 から、凸部表面から斜め上に向けてボイドが伸びていることがわかる。

【産業上の利用可能性】

【0065】

本発明の結晶性積層構造体は、半導体 (例えば化合物半導体電子デバイス等)、電子部品・電気機器部品、光学・電子写真関連装置、工業部材などあらゆる分野に用いることができるが、特に、半導体装置に有用である。

【符号の説明】

【0066】

10

20

30

40


50

- 1 結晶基板
- 1 a 結晶成長面
- 2 a 凸部
- 2 b 凹部
- 3 エピタキシャル膜
- 4 マスク層
- 10 ボイド
- 19 ミストCVD装置
- 20 被成膜試料
- 21 試料台
- 22 キャリアガス源
- 23 流量調節弁
- 24 ミスト発生源
- 24 a 原料溶液
- 25 容器
- 25 a 水
- 26 超音波振動子
- 27 成膜室
- 28 ヒータ


10

20


【図1】




【図3】




【図2】




【図4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】



【図 10】



【図 11】



【図 12】

