

申請日期	91 年 12 月 4 日
案 號	91135185
類 別	G06F12/02

A4
C4

200301122

(以上各欄由本局填註)

發 明 專 利 說 明 書

一、發明 名稱	中 文	混合密度記憶體裝置
	英 文	Hybrid density memory card
二、發明 創作人	姓 名	(1) 卡洛斯·岡薩萊茲 Gonzalez, Carlos J. (2) 薛雷得·卡立德 Khalid, Shahzad B.
	國 籍	(1) 美國加州洛斯加托斯梅森街二四九號 249 Mattson Avenue, Los Gatos, CA 95032, U.S.A.
三、申請人	住、居所	(2) 美國加州猶尼昂市德比街三二三九二號 32392 Derby Street, Union City, CA 94587, U.S.A.
	姓 名 (名稱)	(1) 桑迪士克股份有限公司 SanDisk Corporation
三、申請人	國 籍	(1) 美國
	住、居所 (事務所)	(1) 美國加州太陽谷喀斯匹安廣場一四〇號 140 Caspian Court, Sunnyvale, CA 94089, U.S.A.
三、申請人	代 表 人 姓 名	(1) 查爾斯·凡·歐德 Orden, Charles Van

裝

訂

線

(由本局填寫)

承辦人代碼：
大類：
IPC分類：

A6
B6

本案已向：

國(地區) 申請專利，申請日期： 案號： ， 有 無主張優先權

美國 2001年12月14日 10/017,035 有主張優先權

有關微生物已寄存於： ，寄存日期： ，寄存號碼：

(請先閱讀背面之注意事項再填寫本頁各欄)

裝 訂 線

經濟部智慧財產局員工消費合作社印製

五、發明說明(1)

發明背景

發明領域

本發明與儲存資料的記憶體系統有關，更明確地說，與儲存資料的混合密度記憶體系統有關。

相關技術描述

記憶體裝置通常用來供各種產品（例如電子產品）儲存數位資料。記憶體裝置的例子有快閃裝置，它使用快閃型或 EEPROM 型的記憶體格儲存資料。快閃裝置具有較小的形狀因數，且已用於儲存各種產品的數位資料，諸如相機、手持式電腦、機上盒、手持式或其它小型音響播放/錄音裝置（例如 MP3 裝置）以及醫學監視器。快閃記憶體裝置的主要供應商是加州的 SanDisk Corporation of Sunnyvale。

吾人不斷要求這些記憶體裝置能儲存更多資料。結果是，在這些記憶體裝置中個別的儲存單元已被發展成能支援多位準以便能有效地儲存資料的多個位元。傳統的儲存單元只能儲存兩個狀態，然而，多位準或高密度儲存單元可儲存兩個以上的狀態（例如 4 個狀態）。例如，在某些現今多位準記憶體裝置中的每個儲存單元可以儲存 4 個位準，因此，單個儲存單元可以充當資料的 2 個位元。雖然這些多位準允許記憶體陣列儲存更大量的資料且尺寸或造價不會相應增加，但要將儲存的資料讀出記憶體陣列卻更困難。結果是，對記憶體裝置的性能（主要是讀取性能）

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

線

五、發明說明(2)

造成負面衝擊。

因此，吾人需要一種增進的方法提供高密度儲存，同時要保持記憶體裝置的操作性能高。

發明概述

廣義言之，本發明與提供混合密度儲存的記憶體系統（例如記憶體裝置）有關。該記憶體系統可獲得高儲存密度與高操作性能。按照本發明的一態樣，儲存在記憶體系統中的某些資料可以儲存成低密度儲存，以便提供高強度儲存及/或高速擷取。其它可以適中速率擷取或適中儲存強度的資料，則可按有效運用空間（儲存區）的方式儲存成高密度儲存。

實施本發明的途徑很多。例如，能以系統、裝置或方法實施本發明。以下討論本發明的數種實施例。

當記憶體系統耦合到主機時，本發明的實施例之一包括至少複數個儲存單元，儲存單元的第一部分被架構成低密度儲存，儲存單元的第二部分被架構成高密度儲存；以及一控制器操作性地連接到儲存單元，控制器操作以從主機接收存取資料的命令，並按照命令控制對儲存單元的資料讀取及寫入。

例如具有單一基體的混合式記憶體裝置，本發明的實施例之一包括至少複數個低密度儲存單元、複數個高密度儲存單元，以及一控制器操作性地連接到低密度儲存單元與高密度儲存單元。控制器操作控制讀取、寫入及抹除低

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

線

五、發明說明(3)

密度儲存單元與高密度儲存單元中的資料。

例如一可攜式的記憶體裝置，本發明的實施例包括至少一個資料儲存陣列，資料儲存陣列至少包括具有第一等級儲存強度的第一資料儲存區及具有第二等級儲存強度的第二資料儲存區；以及一控制器，操作性地連接到儲存單元，控制器操作以控制對資料儲存陣列的讀取與寫入。

例如一可攜式的記憶體裝置，本發明的另一實施例包括至少一個資料儲存陣列，資料儲存陣列至少包括具有第一資料儲存密度的第一資料儲存區，以及具有第二資料儲存密度的第二資料儲存區，第二密度至少是第一密度的兩倍；以及一控制器，操作性地連接到儲存單元，控制器操作以控制對資料儲存陣列的讀取與寫入。

例如一種能快速形成位址轉換表的方法，用於將資料儲存單元配置成邏輯區塊的記憶體產品，每一個邏輯區塊包括複數個資料單元，每一個資料單元具有標頭部及資料部，本發明一實施例的操作至少包括：決定該位址轉換表需要被產生；讀取每一個邏輯區塊內至少其中一個資料單元的標頭部；從對應的標頭部讀取決定每一個邏輯區塊的實體位址；經由儲存與邏輯位址相關的實體位址為對應於該處的邏輯區塊構成位址轉換表。

從以下配合說明本發明原理之圖式的詳細說明中即可明瞭本發明的其它態樣及優點。

圖式簡單說明

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(4)

從以下配合圖式的詳細說明中即可很容易地瞭解本發明，圖中相同的參考編號指示相同的結構單元，其中：

圖 1 是按照本發明之實施例之記憶體系統的方塊圖；

圖 2 是按照本發明另一實施例之記憶體系統的方塊圖

；

圖 3 按照本發明之實施例之記憶體陣列的設計圖；

圖 4A 說明圖 3 所示單元的代表性格式；

圖 4B 說明圖 3 所示單元的代表性密度組態；

圖 5 是按照本發明之實施例之讀取處理的流程圖。

主要元件對照表

100	記憶體系統
102	混合式記憶體
104	記憶體控制器
106	隨機存取記憶體
108	第一匯流排
110	第二匯流排
112	主匯流排
200	記憶體系統
202	記憶體陣列
204	第一區帶
206	第二區帶
208	第三區帶
210	記憶體控制器

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(5)

- | | |
|-----|----------|
| 212 | 記憶體匯流排 |
| 214 | 邏輯到實體轉換表 |
| 216 | 隨機存取記憶體 |
| 218 | 轉換匯流排 |
| 220 | 主匯流排 |
| 300 | 記憶體陣列 |
| 302 | 邏輯區塊 |
| 304 | 單元 |
| 400 | 單元 |
| 402 | 標頭部 |
| 404 | 資料部 |
| 450 | 密度組態 |
| 452 | 低密度儲存格 |
| 454 | 高密度儲存格 |

較佳實施例詳細說明

本發明與提供混合密度儲存的記憶體系統有關。按照本發明的一態樣，儲存在記憶體系統中的某些資料可以儲存成低密度儲存，以便提供高強度的儲存及/或高速擷取。其它能以適中速度擷取或適中強度儲存的資料則以有效運用空間（儲存區）的方式以較高密度儲存。

記憶體系統與例如記憶體卡（諸如即插即用的記憶卡）、記憶條或某些其它半導體記憶產品有關。記憶卡的例子包括 PC 卡（正式名稱爲 PCMCIA 裝置）、快閃記憶卡

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

線

五、發明說明(6)

、快閃碟、多媒體卡及 ATA 卡。

以下參考圖 1-5 討論本發明此態樣的實施例。不過，熟悉此方面技術之人士應瞭解，本文對這些圖所做的相關詳細描述只是例示性的目的，本發明的範圍超越這些有限的實施例。

圖 1 是按照本發明實施例的記憶體系統 100 方塊圖。記憶體系統 100 包括混合式記憶體 102、記憶體控制器 104 及隨機存取記憶體 (RAM) 106。第一匯流排 108 耦合混合式記憶體 102 與記憶體控制器 104。第二匯流排 110 耦合 RAM 106 與記憶體控制器 104。記憶體系統 100 的記憶體控制器 104 經由主匯流排 112 與主機 (主控制器) 耦合。

混合式記憶體 102 包括資料儲存單元的陣列。混合式記憶體 102 之所以被稱為混合，是因為資料儲存單元以至少 2 種不同的密度模式操作。以第一密度模式 (稱為低密度模式) 操作的資料儲存單元，它所儲存的資料能以比高密度儲存快的速度存取或高的強度儲存。以第二密度模式 (稱為高密度模式) 操作的資料儲存單元能以較大的密度儲存資料。因此，以高密度模式操作的資料單元需要較長的存取時間，且儲存強度也不如以低密度模式操作的資料儲存單元。

記憶體控制器 104 與混合式記憶體 102 交互作用以讀取、寫入及抹除各資料儲存單元的資料。無論資料儲存單元利用何種密度模式，寫入及抹除操作是相同的。至於從

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(7)

資料儲存單元讀取資料，雖然讀取也可以相同，但為獲致混合式記憶體架構所提供的優點，記憶體控制器 104 具有辨別能力，以比讀取以高密度模式操作之資料儲存單元高的速度讀取以低密度模式操作的資料儲存單元。概言之，高與低密度儲存單元間的差異可由記憶體控制器 104 或外部硬體或位在主機的軟體控制。

記憶體系統 100 中包括 RAM 106 用以儲存組態、控制或其它暫時性的資料。須注意，典型上混合式記憶體 102 是非揮發性，而 RAM 106 是揮發性記憶體。在本發明的一實施例中，混合式記憶體 102 使用邏輯陣列的配置，因此，RAM 106 用來儲存一或多個位址轉換表以便在實體位址與邏輯位址間轉換。假使位址轉換表是動態地決定，則記憶體的整體性能會降低。此外，與產生此位址轉換表相關的佔空 (overhead) 延遲也會造成記憶體系統 100 使用上的問題，特別是在即時 (或近即時) 的環境中，因為此佔空延遲會影響到記憶體的存取時間。

此外，基於記憶體系統 100 的成本考量，RAM 106 的大小需受到相當限制。結果是，僅將可能為混合式記憶體 102 需要的位址轉換部分才儲存到 RAM 106。因此，基於需要及動態的基礎上，記憶體控制器 104 要能產生額外的位址轉換表 (或者更動現有的位址轉換表)，並在混合式記憶體 102 存取前將其儲存到 RAM 106。在此情況，存取儲存在混合式記憶體 102 之高密度區域中的資料會被嚴重地延遲。所幸的是，按照本發明的實施例，儲存在混合式

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(8)

記憶體 102 中用來產生位址轉換表的資訊是儲存在以低密度模式操作的資料儲存單元中，因此，存取時間所受到的延遲最小。結果是，所需要的位址轉換表能被快速地產生，且因此在混合式記憶體 102 中存取所請求之資料的時間比存取傳統高密度記憶體所需的時間短。

由於干擾、雜訊及其它諸多影響資料可靠度之因素，將資料儲存在以高密度模式操作之資料儲存單元中的強度不如儲存在以低密度模式操作的資料儲存單元。以低密度模式操作的資料儲存單元的耐久性也高於以高密度模式儲存資料的資料儲存單元。因此，當有以下任一標準出現時，要將資料儲存到以低密度模式操作的資料儲存單元，即：一定會被經常讀取或寫入的資料、必須在關鍵時刻讀取的資料、對性能有重大影響的資料、或是需要額外儲存強度的資料。此外，由於以低密度模式操作的資料儲存單元具有較大的強度，與以高密度模式操作的資料儲存單元相較，可以使用較弱的（或完全不用）錯誤修正格式（例如 ECC、CRC、同位位元等）。

此有若干取捨的選擇。雖然低密度模式提供快速讀取的操作，但缺點是為儲存等量的資訊需要額外的資料儲存單元。因此，在這出現了空間與性能間的取捨。混合式記憶體 102 也能使用 2 個以上的密度模式。例如，混合式記憶體 102 可以利用低密度模式、中密度模式及高密度模式。低密度模式與高密度模式是相對的，例如，如果低密度儲存是每一個資料儲存單元儲存資料的一個或兩個位元，

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(9)

高密度儲存則是每一個資料儲存單元儲存資料的 3 個或更多個位元。能儲存一個以上位元的資料儲存單元吾人稱其為多位準資料儲存單元。例如，能以高密度儲存資料之 4 個位元的資料儲存單元，在該資料儲存單元內有 16 個不同的位準。

概言之，與區塊 (block，例如資料段) 相關的佔空資料 (overhead data) 以比區塊之資料低的密度儲存。按此方式，佔空資訊可與資料分開讀取，快速讀取佔空資訊以便決定資料區塊的實體位址或其它特性。讀取佔空資訊的速度愈快，讀取的存取性能也愈能提高。

記憶體系統可利用抹除-聚集 (erase-pooling) 設計配置它的區塊。有關抹除-聚集詳細的資訊見 2001 年 1 月 19 日提出申請之美國專利申請案 09/766,436，名稱為 "Partial Block Data Programming and Reading Operations in a Non-Volatile Memory"，該文併入本文參考。抹除-聚集設計需要大量的讀取操作以決定已寫入的資料在何處。當第一次存取混合式記憶體的新儲存區時，為區塊讀取佔空資訊會造成實質的延遲，因此導致即時作業 (例如 MP3 播放機) 發生問題。例如，在即時的音響應用中，使用者可能聽到遺漏音符的音樂。如果將佔空資訊儲存在低密度資料儲存單元中，此不受歡迎的延遲可以減少，藉以減少資料蒐尋作業及整體的資料存取性能。此種將佔空資訊部分寫入低密度儲存之方法的缺點是需要較多的資料儲存區域。此表示需要配置額外的空間以供儲存佔空資訊。此種設計可

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(10)

適用於佔空資料與區塊(例如資料段)鄰接儲存在相同實體欄位中的情況,或是,佔空資料與區塊分開儲存(例如系統資料段)。佔空資料在這兩種情況中都有一分開的CRC、ECC、同位位元或其它欄位用於區塊資料,以增進佔空資訊讀取的可靠度。

本發明特別適合任何類型的快閃資料儲存且橫跨各種不同的密度。用來儲存低密度資訊的快閃記憶體格與用來儲存高密度資料的沒有任何不同。高與低密度記憶體格之使用上的差異,由快閃記憶體裝置中的控制電路或外部控制硬體或軟體執行。此外,雖然在單一晶片上實施較佳,但將不同密度的晶片分開也同樣可行(即,不一定需要在相同的晶片、區塊或資料段中)。此外,記憶體系統100可以在單晶片(半導體晶片)上實施,如單晶片系統(System-On-a-Chip; SOC),也可以分開在複數片晶片上實施。例如,混合式記憶體102可以在單晶片上實施,而記憶體控制器104與RAM 106在遠端的主機中實施。

圖2是按照本發明的記憶體系統200。記憶體系統200包括記憶體陣列202,其中包括第一區帶(1區帶)204、第二區帶(2區帶)206及第三區帶(3區帶)208。記憶體系統200還包括記憶體控制器210。記憶體控制器210經由記憶體匯流排212耦合記憶體陣列202。記憶體系統200還包括邏輯到實體轉換表214,儲存在RAM 216中。邏輯到實體轉換表214中儲存邏輯位址與實體位址間的位址轉換資訊。記憶體控制器210經由轉換匯流排218

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(11)

耦合到 RAM 216 (並因此耦合到邏輯到實體轉換表 214) , 也經由主匯流排 220 耦合到主機。當主機請求存取記憶體系統 200 中的資料時, 記憶體控制器 210 接收到與要被存取之資料對應的邏輯位址。接著, 記憶體控制器 210 與邏輯到實體轉換表 214 交互作用, 將要被存取之資料的邏輯位址轉換成記憶體陣列 202 中的實體位址。接著, 記憶體控制器 210 使用實體位址到記憶體陣列 202 中適當的區帶存取資料。接著將擷取到的資料傳回給主機。

按照本發明, 記憶體陣列 202 內部分資料儲存單元操作的密度模式低於記憶體陣列 202 中其它資料儲存單元。特別是與邏輯到實體轉換相關的佔空資訊, 在記憶體陣列 202 中都是以低密度格式儲存, 如此, 記憶體控制器 210 可以很快速地擷取佔空資訊。需要佔空資訊為的是決定位址轉換資訊, 在資料能被存取前是儲存在邏輯到實體轉換表 214 中。產生此種邏輯到實體轉換表 214 的速度十分重要, 因為能供儲存這些轉換表的記憶體 (即 RAM 216) 量受到限制。換言之, 在任何時間點, 只能儲存所需的部分位址轉換。例如, 以圖 2 為例, 如果記憶體陣列 202 支援 3 個區帶 (zone), 則如例所示, 假設邏輯到實體轉換表 214 中所儲存的位址轉換只與這 3 個區帶中的一個有關。因此, 如果所要存取的資料在其它兩個區帶中, 則在存取這類資料之前, 需要產生所需的位址轉換並將其儲存在邏輯到實體轉換表 214 中, 新的位址轉換會取代先前儲存在其內的位址轉換資訊。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(12)

圖 2 所示之記憶體系統 200 的記憶體陣列 202 可有多種型式及組態。構建記憶體陣列 202 之記憶體單元的方法很多。記憶體單元提供非揮發的數位資料儲存。本發明非常適用於使用快閃或 EEPROM 記憶體儲存單元的記憶體陣列。通常，記憶體陣列 202 是位在單一的基體或積體電路上；不過，記憶體陣列 202 也可以由多片基體或積體電路構成。

圖 3 是按照本發明實施例之記憶體陣列 300 的概圖。記憶體陣列 300 例如適合使用圖 2 所示的記憶體陣列 202。記憶體陣列 300 包括複數個區帶，即，區帶 1、區帶 2、區帶 3、...、區帶 X。每一個區帶的架構都相同；因此，以下僅詳細描述區帶 1。在區帶 1 內有複數個邏輯區塊 (LB) 302。這些邏輯區塊分別標示為 LBa、LBb、LBc、...、LBn。每一個邏輯區塊 302 包括複數個單元 (U) 304。圖 3 中所示的邏輯區塊 302 每一個都包括 N 個單元，即， U_1 、 U_2 、... U_N 。這些單元 304 依次儲存資料的複數個位元組。

圖 4A 說明圖 3 中所示之單元 304 的代表格式。圖 4A 中所示的單元 400 包括標頭部 402 與資料部 404。標頭部 402 也稱為佔空或佔空資訊。標頭部 402 包括某特定單元 304 至少一個邏輯位址。資料部 404 儲存資料。因此，單元 400 與資訊的複數個位元組有關。例如，該單元可以表示資訊的 540 個位元組，其中大多數屬於資料部 404。

在一實施例中，邏輯區塊 302 中的單元 304 可以配置

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (13)

成與單元 304 相關的實體位址在邏輯區塊 302 內鄰接在一起。此外，邏輯區塊 302 可以包含固定的單元 304 組。這些特性允只讀取區帶之每一個邏輯區塊 302 內的第一個單元 (U_1) 304 即可為區帶產生邏輯到實體位址轉換表。此外，區帶之邏輯區塊 302 的第一個單元 (U_1) 304 可以使用混合低密度儲存與高密度儲存的模式。例如，如圖 4B 所示，圖中表示每一個邏輯區塊 302 內之第一個單元 (U_1) 304 的密度組態 450，可以利用低密度儲存格 452 儲存第一個單元 (U_1) 304 的標頭部 402，並使用高密度儲存格 454 儲存與第一個單元 (U_1) 304 相關的資料部 404，邏輯區塊 302 中的所有其它單元 304 亦同。

圖 5 的流程圖說明按照本發明實施例的讀取處理 500。例如是從記憶體陣列讀取某特定資料期間記憶體控制器所執行的讀取處理 500。如例所示，讀取處理 500 可以由圖 1 所示的記憶體控制器 104 或圖 2 所示的記憶體控制器 210 執行。

讀取處理 500 從決策 502 開始，在該處決定是否已接收到讀取的請求。例如，主控制器可以發出一讀取請求以啓始讀取處理 500。當決策 502 決定沒有接收到讀取請求，則可執行其它的處理 504。其它處理 504 可以是寫入、抹除或其它的系統作業。

另一方面，當決策 502 決定已接收到讀取請求時，決策 506 決定是否可獲得對應的實體位址。對應的實體位址識別要從記憶體陣列中讀取的資料在記憶體陣列中的確切

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(14)

實體位置。當記憶體系統中（即記憶體系統內的 RAM 中）有適當的位址轉換表（即邏輯到實體轉換表）可供使用，即可從其中獲得實體位址。當決策 506 決定無法獲得與讀取請求對應的實體位址時，則從儲存陣列（記憶體陣列）中讀取標頭資訊。標頭資訊內包括用以識別儲存陣列內邏輯區塊的至少一或多個邏輯位址。按照本發明，要從儲存陣列中讀取的邏輯位址是儲存在儲存陣列的低密度儲存區。因此，這些要被讀取 508 的邏輯位址是以高速方式讀取。接下來，位址轉換資訊被決定，並接著儲存 510 到位址轉換表中。此時，當所需要的位址轉換資訊可從位址轉換表中獲得時，所請求之資料的實體位址也可獲得。同樣地，當決策 506 決定可獲得對應的實體位址，則跳過操作 508 及 510。

無論在何情況，當一開始就獲得對應的實體位址時依循操作 506，否則依循操作 510，對應的邏輯位址被擷取 512。在此，從位址轉換表中擷取與讀取請求之邏輯位址對應的實體位址。接著，按照實體位址存取儲存陣列 514 以得到所請求的資料。在此，為得到所請求之資料所存取的儲存陣列部分是使用高密度儲存，以便能有效率地利用儲存陣列的儲存區。之後，被請求的資料被送回 516 請求者。在操作 516 之後，讀取處理 500 完成並結束。

須注意，在本發明的一實施例中，可以讀取（偵測）單元的子部分並接著提供給記憶體控制器（在晶片上或不在晶片上）。例如，標頭部與資料部可分開讀取（偵測）

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

線

五、發明說明 (15)

。換言之，當標頭部提供低密度儲存以及資料部提供高密度儲存，標頭部或資料部都可被讀取（偵測）。

此外，須瞭解，從低密度儲存區讀取資料要比從高密度儲存區讀取資料的速度快。例如，考慮一代表例，其中，高密度儲存區中每個記憶體格儲存 4 個位元（或 16 個狀態），而低密度儲存區中每個記憶體格儲存 1 個位元（或 2 個狀態）。格讀取操作典型的執行是讀取記憶體格，並將所讀取的資料與一或多個電壓位準比較，以辨別儲存在記憶體格中的是何種狀態。從低密度儲存區讀取的性能就高許多，因為所需的格讀取操作較少，例如，在代表例中，當記憶體格可儲存 16 個不同狀態（即高密度儲存區）時，則需要 15 次的格讀取操作。不過，當讀取只儲存 2 個不同狀態（即低密度儲存區）的記憶體格時，就只需要 1 次的格讀取操作。結果是，在混合密度記憶體中選擇性地使用低密度儲存（1 位元），當讀取該資料時，只需讀取儲存 4 位元之記憶體格所需時間的 1/15。在格讀取處理的一實施例中，當執行使用低密度儲存之記憶體格的格讀取時，某些格讀取可以跳過。在上例中，當讀取僅儲存 2 個不同狀態之記憶體格中的資料時，儲存 16 個不同狀態之記憶體格所需的 15 次格讀取操作中的 14 次可以跳過。

。記憶體控制器（例如記憶體控制器 104、210）維持何區域或記憶體格是高密度以及何者是低密度的指示，俾使記憶體控制器能有效率地控制格讀取操作。或者，可由混合式記憶體本身做決定，特別是如果這些區域被指定它們

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

線

五、發明說明(16)

的儲存密度。還有其它技術可用來減少執行高密度儲存區格讀取操作所需的次數。這類技術其中之一是二進位搜尋，在最佳狀況可將格讀取操作的次數從 16 次減到 4 次。即使是此最佳情況，在混合式記憶體中選擇性地使用低密度儲存（1 位元），在讀取某些資料時所需的讀取時間也只是它的 1/4。

本發明進一步與電子系統有關，如前所述包括記憶體系統。記憶體系統（例如記憶卡）通常是供各種電子產品儲存數位資料。通常記憶體系統可從電子系統中取出，以便攜行所儲存的數位資料。按照本發明的記憶體系統具有較小的形狀因數，且可供諸如相機、手持式或筆記型電腦、網路卡、網路家電、機上盒、手持式或其它小型音響播放/錄音機（例如 MP3 裝置）及醫療監視器等電子產品儲存數位資料。

本發明的優點很多。不同的實施例或實施可獲得以下一或多項優點。本發明的優點之一是記憶體系統可同時擁有高密度儲存與高操作性能。本發明的另一優點是資料儲存單元的高及低密度操作可相互混合，以提升性能或儲存強度。本發明還有另一優點是所有資料儲存單元的設計都相同，無論該單元是提供高或低密度儲存。本發明還有另一優點是可得到既可靠又高性能的記憶體系統。

從文中的描述可明瞭本發明的諸多特徵及優點，因此，所附申請專利範圍意欲涵蓋本發明的所有特徵及優點。此外，由於熟悉此方面技術之人士很容易瞭解本發明可做

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

線

五、發明說明(17)

諸多的修改及變化，因此，本發明並不受限於本文所說明及描述的特定結構及操作。因此，所有適當的修改及等同物都在本發明的範圍內。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

四、中文發明摘要 (發明之名稱:

混合密度記憶體裝置

揭示一種提供混合密度儲存的記憶體系統 (例如記憶卡)。記憶體系統可獲得高密度儲存與高性能操作。按照一態樣,儲存在記憶體系統中的某些資料可以儲存成低密度儲存,俾提供高儲存強度及/或快速擷取。其它能以適中速度擷取或適中強度儲存的資料,則以有效運用空間 (儲存區) 的方式儲存成高密度儲存。

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

英文發明摘要 (發明之名稱:

HYBRID DENSITY MEMORY CARD

ABSTRACT OF THE DISCLOSURE

A memory system (e.g., memory card) offering hybrid density storage is disclosed. The memory system yields both high density storage and high performance operation. According to one aspect, certain data to be stored in the memory system can be stored in lower density storage so that it provides robust storage and/or high speed retrieval. Other data, which can be retrieved at moderate speeds or moderate robustness, can be stored to higher density storage in a space (area) efficient manner.

訂

錄

六、申請專利範圍 1

1. 一種耦合到主機的記憶體系統，該記憶體系統包括：複數個儲存單元，該儲存單元的第一部分提供低密度儲存，以及該儲存單元的第二部分提供高密度儲存；以及控制器，操作性地連接到該儲存單元，該控制器操作接收來自主機存取資料的命令，並按照命令控制對該儲存單元之資料的讀取及寫入。

2. 如申請專利範圍第 1 項的記憶體系統，其中該儲存單元無論是第一部分或是第二部分都完全相同。

3. 如申請專利範圍第 1 項的記憶體系統，其中該儲存單元提供在一共同基體上。

4. 如申請專利範圍第 1 項的記憶體系統，其中該記憶體系統提供於單一可攜行的半導體記憶體產品內。

5. 如申請專利範圍第 1-4 任一項的記憶體系統，其中該儲存單元被架構成低密度儲存時，每個記憶體格儲存 1 或 2 個位元，且其中該儲存單元被架構成高密度儲存時，每個記憶體格儲存 4 或更多個位元。

6. 如申請專利範圍第 1-4 項中之任一項的記憶體系統，其中該儲存單元是非揮發性的儲存單元。

7. 如申請專利範圍第 6 項的記憶體系統，其中該儲存單元是快閃型的儲存單元。

8. 如申請專利範圍第 1-4 項中之任一項的記憶體系統，其中該儲存單元被架構成低密度儲存時，每個記憶體格儲存 1 個位元，且其中該儲存單元被架構成高密度儲存時，每個記憶體格儲存 2 或更多個位元。

六、申請專利範圍 2

9.如申請專利範圍第 1-4 項中之任一項的記憶體系統，其中該儲存單元是快閃型的儲存單元。

10.如申請專利範圍第 1-4 項中之任一項的記憶體系統，其中該儲存單元是 EEPROM 型的儲存單元。

11.一種具有單一基體的混合式記憶體裝置，該混合式記憶體裝置包括：

複數個低密度記憶體單元；

複數個高密度記憶體單元；以及

控制器，操作性地連接到該低密度儲存單元及該高密度儲存單元，該控制器操作控制對該低密度儲存單元及該高密度儲存單元之資料的讀取、寫入及抹除。

12.如申請專利範圍第 11 項的混合式記憶體裝置，其中該低密度儲存單元及該高密度儲存單元是記憶體格。

13.如申請專利範圍第 12 項的混合式記憶體裝置，其中該低密度儲存單元的每個記憶體格儲存 1 或 2 個位元，以及，其中該高密度儲存單元的每個記憶體格儲存 4 或更多個位元。

14.如申請專利範圍第 12 項的混合式記憶體裝置，其中該低密度儲存單元的每個記憶體格儲存 2 個位元，以及，其中該高密度儲存單元的每個記憶體格儲存 4 個位元。

15.如申請專利範圍第 11 項的混合式記憶體裝置，其中該低密度儲存單元與該高密度儲存單元都是快閃型的儲存單元。

16.如申請專利範圍第 11 項的混合式記憶體裝置，其

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍 3

中該低密度儲存單元與該高密度儲存單元都是 EEPROM 型的儲存單元。

17.如申請專利範圍第 11 項的混合式記憶體裝置，其中該低密度儲存單元與該高密度儲存單元具有共同的裝置結構。

18.如申請專利範圍第 17 項的混合式記憶體裝置，其中，讀取儲存在該低密度儲存單元中之資料的時間實質上少於從高密度儲存單元讀取資料。

19.如申請專利範圍第 17 或第 18 項的混合式記憶體裝置，其中的共同裝置結構是快閃型裝置結構。

20.如申請專利範圍第 11-18 項中之任一項的混合式記憶體裝置，其中該混合式記憶體裝置是具有非揮發性記憶體的可攜式記憶卡，以及其中該低密度儲存單元及該高密度儲存單元是非揮發的儲存單元。

21.一種可攜式記憶卡，包括：

資料儲存陣列，該資料儲存陣列至少包括具有第一資料儲存密度的第一資料儲存區及具有第二資料儲存密度的第二資料儲存區。

22.如申請專利範圍第 21 項的可攜式記憶卡，其中第二密度至少是第一密度的兩倍。

23.如申請專利範圍第 21 或第 22 項的可攜式記憶卡，其中該資料儲存陣列包括具有共同結構的資料儲存單元且遍及包括第一儲存區與第二儲存區的該資料儲存陣列。

24.如申請專利範圍第 21 或第 22 項的可攜式記憶卡

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍 4

，其中該資料儲存陣列是配置在單片半導體晶片上。

25.如申請專利範圍第 21 或第 22 項的可攜式記憶卡

，其中該可攜式記憶卡還包括：

控制器，操作性地連接到該儲存單元，該控制器操作以控制對該資料儲存陣列的讀取與寫入。

26.如申請專利範圍第 25 項的可攜式記憶卡，其中該控制器讀取儲存在該第一儲存區中之資料的速率實質上快於從第二儲存區讀取資料。

27.如申請專利範圍第 25 項的可攜式記憶卡，其中該控制器將需要以較高速讀取的資料儲存在第一儲存區。

28.如申請專利範圍第 21 或第 22 項的可攜式記憶卡，其中該可攜式記憶卡是晶片上的記憶體系統。

29.一種為記憶體產品快速形成位址轉換表的方法，該記憶體產品的資料儲存單元配置成邏輯區塊，每一個邏輯區塊包括複數個資料單元，每一個資料單元具有標頭部及資料部，該方法包括：

(a) 決定該位址轉換表需要被產生；

(b) 讀取每一個邏輯區塊內至少其中一個資料單元的標頭部；

(c) 從所讀取的標頭部決定每一個邏輯區塊的實體位址；以及

(d) 經由儲存與邏輯位址相關的實體位址為對應於該處的邏輯區塊構成位址轉換表。

30.如申請專利範圍第 29 項的方法，其中的資料儲存

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍 5

單元是非揮發性的。

31.如申請專利範圍第 29 項的方法，其中的資料儲存單元在低密度儲存模式及高密度儲存模式中操作。

32.如申請專利範圍第 29-31 項中之任一項的方法，其中的記憶體產品進一步包括揮發性儲存，且其中的位址轉換表是儲存在揮發儲存中。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線




圖 1




圖 2

3/5




圖 3




圖 4A




圖 4B




圖 5

(一)、本案指定代表圖為:第 1 圖

(二)、本代表圖之元件代表符號簡單說明:

100	記憶體系統
102	混合式記憶體
104	記憶體控制器
106	隨機存取記憶體
108	第一匯流排
110	第二匯流排
112	到主機