(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2009 年4 月2 日 (02.04.2009)

PCT

(10) 国際公開番号
WO 2009/041437 A1

(51) 国際特許分類:
H05B 33/08 (2006.01) *H05B 37/02* (2006.01)
H01L 51/50 (2006.01)

(21) 国際出願番号: PCT/JP2008/067190

(22) 国際出願日: 2008 年9 月24 日 (24.09.2008)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:
特願2007-248161 2007 年9 月25 日 (25.09.2007) JP

(71) 出願人 (米国を除く全ての指定国について): パナソニック電工株式会社 (PANASONIC ELECTRIC WORKS CO., LTD.) [JP/JP]; 5718686 大阪府門真市大字門真１０４８番地 Osaka (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 高木 博史 (TAKAKI, Hirofumi) [JP/JP]; 〒5718686 大阪府門真市大字門真１０４８番地 松下電工株式会社内 Osaka (JP). 請川 信 (UKEGAWA, Shin) [JP/JP]; 〒5718686 大阪府門真市大字門真１０４８番地 松下電工株式会社内 Osaka (JP). 前原 稔 (MAEHARA, Minoru) [JP/JP]; 〒5718686 大阪府門真市大字門真１０４８番地 松下電工株式会社内 Osaka (JP). 小西 洋史 (KONISHI, Hirofumi) [JP/JP]; 〒5718686 大阪府門真市大字門真１０４８番地 松下電工株式会社内 Osaka (JP). 大川 将直 (OOKAWA, Masanao) [JP/JP]; 〒5718686 大阪府門真市大字門真１０４８番地 松下電工株式会社内 Osaka (JP).


(74) 代理人: 板谷 康夫 (ITAYA, Yasuo); 〒5420081 大阪府大阪市中央区南船場３丁目９番１０号 徳島ビル７階 Osaka (JP).

[続葉有]

(54) **Title:** DIMMING DEVICE AND LIGHTING DEVICE USING SAME

(54) **発明の名称:** 調光装置及びそれを用いた照明装置

FIG.2



4a PFC CONTROL UNIT
5a ELECTRIC CURRENT CONTROL UNIT
6a DIMMING CONTROL UNIT

(57) **Abstract:** It is an object to provide a dimming device and a lighting device using the same configured to improve a light emission efficiency at dimming time and to make a light source long in life. The lighting device includes a light source (1) and a dimming device (2). The dimming device (2) is provided with an electric current output circuit (5) for supplying a constant electric current for lighting to the light source (1) comprised of an organic electro-luminescence element, a dimming circuit (6) for dimming the light source by intermittently supplying the constant electric current output from the electric current output circuit (5) to the light source (1) and a discharge prevention circuit (diode) (70) for preventing electrical charges stored at a capacitive component of the organic electro-luminescence element from being discharged.

(57) 要約: 調光時の発光効率を向上させると共に、光源の長寿命化が可能な調光装置及びそれを用いた照明装置を提供する。照影装置は光源１と調光装置２を備える。調光装置２は、有機エレクトロルミネッセンス素子で構成された光源１に点灯用の定電流を出力する電流出力回路５と、電流出力回路５から出

[続葉有]

WO 2009/041437 A1

(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MT, NL, NO, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:
— 国際調査報告書

力される定電流を間欠的に光源１に供給することにより、光源の調光を行う調光回路６と、有機エレクトロルミネッセンス素子の容量成分に充電された電荷の放電を防止する放電防止回路（ダイオード）７０を備える。

明 細 書

調光装置及びそれを用いた照明装置

技術分野

[0001] 本発明は、有機エレクトロルミネッセンス素子を点灯させる調光装置及びそれを用いた照明装置に関するものである。

背景技術

[0002] 近年、発光素子として、有機エレクトロルミネッセンス(Organic Electro-Luminescence、有機ELともいう)素子が注目を集めている。有機エレクトロルミネッセンス素子(以下、「有機EL素子」と略称する)は、通電開始から発光までの時間が非常に短く、電流を変化させれば瞬時に輝度が変化するため、応答性に優れているという特性を有している。また、有機EL素子は、応答性が温度によって殆ど変化せず、視野角が180度に近いという特性も有している。このような特性により、有機EL素子は面発光に適しており、近年では、例えば液晶表示装置のバックライトなどの照明装置に利用されている。

[0003] 有機EL素子の調光装置として、例えば、特開2006－210848又は特開2004－245904等に記載されているように、有機EL素子の輝度(明るさ)を調整できる調光機能を有するものが提案されている。図11は、有機EL素子からなる光源1と、光源1を点灯させる調光装置2とを備えた照明装置の回路図を示す。調光装置2は、有機EL素子からなる光源1に所定の大きさの定電流を供給するものであり、商用電源などの交流電源ACの交流出力を全波整流するダイオードブリッジなどからなる整流回路3と、整流回路3により全波整流された交流出力を直流出力に変換する力率改善(Power-Factor Correction)回路部(以下、「PFC回路」と称する)4と、PFC回路4の直流出力を元にして光源1の点灯用の定電流を出力する電流出力回路5と、電流出力回路5から出力される定電流を間欠的に光源1に供給することにより光源1の調光を行う調光回路6を備えている。

[0004] PFC回路4は、整流回路3の高電位側の出力端に一端が接続されたコイル(チョークコイル)L1を有している。コイルL1の他端と整流回路3の低電位側の出力端との間

には、nチャンネル型のMOSFETなどのスイッチング素子Q1と抵抗R1の直列回路が挿入されている。コイルL1とスイッチング素子Q1との接続点には、逆流阻止用のダイオードD1のアノードが接続されている。ダイオードD1のカソードと整流回路3の低電位側の出力端の間には、電解コンデンサなどの平滑用コンデンサC1が接続されている。

[0005] このようなPFC回路4において、スイッチング素子Q1をオンさせると、整流回路3の高電位側の出力端からコイルL1とスイッチング素子Q1を介して電流が流れ、コイルL1にエネルギが蓄えられる。その後、スイッチング素子Q1をオフすると、コイルL1に蓄えられたエネルギは、ダイオードD1を介して平滑用コンデンサC1に供給される。スイッチング素子Q1のオンとオフを繰り返すことにより、コンデンサC1への電流供給と遮断が繰り返される。このスイッチング素子Q1のオン・オフ制御を高周波で行うことにより、コンデンサC1の両端電圧を所望の値に設定することができる。

[0006] スイッチング素子Q1は、PFC制御部4aによりオン・オフ制御される。PFC制御部4aは、コイルL2によりコイルL1に流れる電流の有無を検出すると共に、スイッチング素子Q1のソース電圧を検出し、検出した電流値に基づいて、コンデンサC1の両端電圧を一定に維持するように、スイッチング素子Q1のオン・オフ制御を行う。また、PFC制御部4aは、交流電源ACから得られる電流の高調波歪を改善する力率改善機能を備えており、例えば、交流電源ACの入力力率を改善するようにスイッチング素子Q1のオン期間を設定する。

[0007] 電流出力回路5は、PFC回路4の直流出力の電圧を降圧する降圧チョッパ回路であり、光源1に定電流を出力する定電流源として機能する。電流出力回路5は、PFC回路4の平滑用コンデンサC1の高電位側にドレインが接続されたnチャンネル型のMOSFETなどのスイッチング素子Q2と、スイッチング素子Q2のソースに一端が接続されたコイルL3と、スイッチング素子Q2のソースにカソードが接続され、アノードが平滑用コンデンサC1の低電位側に接続された還流用のダイオードD2と、コイルL3の他端に接続された電解コンデンサなどの平滑用のコンデンサC2と、コンデンサC2の低電位側とダイオードD2のアノードとの間に挿入された抵抗R2と、スイッチング素子Q2のオン・オフ制御を行う電流制御部5aを備えている。スイッチング素子Q2をオ

ン・オフ制御することにより、コンデンサC2の両端電圧、すなわち、光源1の両端に印加される電圧を所望の値に設定することができる。電流制御部5aは、抵抗R2の両端電圧に基づいてスイッチング素子Q2のオン・オフ制御を行い、平滑用コンデンサC2の両端電圧を一定にし、それにより、電流出力回路5は、光源1に定電流を出力する。

[0008] 調光回路6は、電流出力回路5のコンデンサC2の高電位側にドレインが接続されたnチャンネル型のMOSFETなどのスイッチング素子Q3と、スイッチング素子Q3のオン・オフ制御を行う調光制御部6aとで構成されている。調光制御部6aは、与えられたデューティ比に基づいて、図12Aに示すようにスイッチング素子Q3のゲートに電圧を印加し、スイッチング素子Q3を高周波でオン・オフ制御する。その結果、図12Bに示すように、光源1に間欠的に電流を出力され、光源1の調光が行われる。

[0009] ところで、光源1である有機EL素子の等化回路は、ダイオードとコンデンサとの並列回路で表される。すなわち、有機EL素子は容量成分を有する容量性負荷である。そのため、従来例の調光装置2では、スイッチング素子Q3をオンして光源1へ給電が開始されると、有機EL素子の容量成分を充電するために、有機EL素子にサージ電流(充電電流)が流れ、有機EL素子にストレスを与えてしまう(図12BにおいてP1で示すハッチングされた領域)。また、容量成分が充電されるまで有機EL素子は発光しないから、光源1から出力される光束の立ち上がりが遅延してしまう。一方、スイッチング素子Q3がオフになり、光源1への給電が停止すると、有機EL素子の容量成分に蓄えられていた電荷が放電される(図12BにおいてP2で示すハッチングされた領域)。そのため、次にスイッチング素子Q3がオンされるとき、再び有機EL素子の容量成分を充電するためにサージ電流が流れる。

[0010] このように、従来例の調光装置2では、スイッチング素子Q3がオン・オフされるたびに、光源1である有機EL素子の容量成分の充放電が行われるので、光源1に供給する電力が無駄に消費され、発光効率が悪くなる。このような問題は、スイッチング素子Q3を高周波でオン・オフ制御するときに、特に顕著である。

発明の開示

[0011] 本発明は上記従来例の問題点を解決するためになされたものであり、その目的は、

調光時の発光効率を向上させると共に、光源の長寿命化が可能な調光装置及びそれを用いた照明装置を提供することにある。

[0012] 本発明の一態様に係る調光装置は、有機エレクトロルミネッセンス素子で構成された光源に点灯用の定電流を出力する電流出力回路と、前記電流出力回路から出力される定電流を間欠的に前記光源に供給することにより、前記光源の調光を行う調光回路と、前記有機エレクトロルミネッセンス素子の容量成分に充電された電荷の放電を防止する放電防止回路を備えている。

[0013] また、本発明の一態様に係る照明装置は、上記調光装置と有機エレクトロルミネッセンス素子で構成された光源を備えている。

[0014] このような構成によれば、調光時において、有機EL素子の容量成分が一度充電されると、放電防止回路により放電が防止されるので、調光回路のスイッチング素子が繰り返しオン・オフ制御されても、光源に供給される電力のロスが少なく、発光効率を向上させることができる。また、スイッチング素子のオンに応じて、有機EL素子はすぐに発光するので、光源の拘束の立ち上がりを早めることができ、この調光装置を用いた照明装置の発光輝度を高くすることができる。さらに、有機EL素子には、容量成分の充放電に伴うサージ電流が繰り返し流れることはなく、有機EL素子に掛かるストレスが低減され、光源の長寿命化を図ることができる。

図面の簡単な説明

[0015] [図1]図1Aは、本発明の第1実施形態に係る照明装置の外観を示す斜視図である。図1Bは、上記照明装置の内部構成を示す断面図である。

[図2]第1実施形態における調光装置2の構成を示す回路図である。

[図3]上記調光装置の電流制御部5aの具体的構成を示す回路図である。

[図4]図4Aは、図3の回路におけるスイッチング素子Q3のゲートに入力される信号(電圧)の波形を示すタイムチャートである。図4Bは、図3の回路におけるスイッチング素子Q2のゲートに入力される信号(電圧)の波形を示すタイムチャートである。図4Cは、上記調光装置の電流出力回路5の出力電圧を示すタイムチャートである。

[図5]図5Aは、上記スイッチング素子Q3のオン・オフ制御を示すタイムチャートである。図5Bは、図3の回路における抵抗R2の両端の電圧の変化を示すタイムチャート

である。図5Cは、図3の回路におけるスイッチング素子Q2のソース電圧の変化を示すタイムチャートである。図5Dは、図3の回路における第1のコンパレータ50aの信号レベルの変化を示すタイムチャートである。図5Eは、図3の回路におけるフリップフロップ回路50gのセット端子への入力信号を示すタイムチャートである。図5Fは、上記フリップフロップ回路50gのリセット端子への入力信号を示すタイムチャートである。図5Gは、上記スイッチング素子Q2のオン・オフ制御を示すタイムチャートである。

[図6]図6Aは、上記スイッチング素子Q3のオン・オフ制御を示すタイムチャートである。図6Bは、図3の回路におけるコンデンサC2の両端の電圧の変化を示すタイムチャートである。図6Cは、上記コンデンサC2の両端電圧を抵抗R6、R7及びR8で分圧して得られる電圧Vinの変化を示すタイムチャートである。図6Dは、上記フリップフロップ回路50gのセット端子への入力信号を示すタイムチャートである。図6Eは、図3の回路における第4のコンパレータ50dの反転入力端子の電圧の変化を示すタイムチャートである。図6Fは、上記抵抗R2に流れる電流の変化を示すタイムチャートである。図6Gは、上記フリップフロップ回路50gのリセット端子への入力信号を示すタイムチャートである。図6Hは、上記スイッチング素子Q2のオン・オフ制御を示すタイムチャートである。

[図7]図7Aは、図2又は図3の調光制御部6aからスイッチング素子Q3のゲートに印加される電圧の変化を示すタイムチャートである。図7Bは、スイッチング素子Q3のオン・オフ制御（PWM制御）により光源1に間欠的に流れる定電流を示すタイムチャートである。

[図8]図8は、本発明の第2実施形態における調光装置2の構成を示す回路図である。

[図9]図9Aは、図8におけるスイッチング素子Q3のゲートに印加される電圧の変化を示すタイムチャートである。図9Bは、図8におけるサイリスタ71のゲートに入力される信号（電圧）の変化を示すタイムチャートである。

[図10]本発明の第3実施形態3における調光装置の構成を示す回路図である。

[図11]図11は、従来例の調光装置の構成を示す回路図である。

[図12]図12Aは、上記従来の調光装置において、調光制御部6aからスイッチング素

子Q3のゲートに印加される電圧の変化を示すタイムチャートである。図12Bは、上記従来の調光装置において、スイッチング素子Q3のオン・オフ制御により光源1に間欠的に流れる定電流を示すタイムチャートである。

発明を実施するための最良の形態

[0016] （第1実施形態）

本発明の第1実施形態に係る調光装置及びそれを用いた照明装置について、図面を参照しつつ説明する。図1Aは、照明装置の外観を示す斜視図であり、図1Bは、その内部構成を示す断面図である。図に示すように、照明装置は、有機EL素子で構成された光源1と、光源1を点灯制御する調光装置2と、光源1及び調光装置2を収納するケース8を備えている。

[0017] 光源1は、支持基板10と、支持基板10の第1面（図中下面）側に形成された透明電極11と、透明電極11の表面のうち支持基板10とは反対側の面（下面）に形成された発光層12と、発光層12の表面のうち透明電極11とは反対側の面（下面）に形成された金属製の反射電極13と、支持基板10の第1面（下面）から透明電極11、発光層12及び反射電極13を覆うように設けられた封止部材14を備えている。

[0018] 支持基板10は、発光層12を支持するための平板状の部材であり、発光層12から放射される光に対して透光性を有する材料により形成されている。支持基板10としては、例えばガラス基板などの透明基板が用いられる。透明電極11は、発光層12から放射される光に対して透光性を有する材料により形成された導電性の薄膜である。このような透明電極11の材料としては、ITO（Indium Tin Oxide）などの透明な導電性材料が用いられる。発光層12は、例えば、蛍光物質の有機材料又は蛍光物質を含む有機材料で形成され、必要に応じて、正孔注入層、正孔輸送層、電子輸送層及び電子注入層などが備えられている。反射電極13は、発光層12から放射される光を反射する材料で形成された導電性の薄膜である。このような反射電極13の材料としては、例えば、アルミニウムや、アルミ・リチウム合金、マグネシウム・銀合金などが用いられる。

[0019] ところで、透明電極11及び反射電極13には、それぞれ給電用の端子部（図示せず）が設けられている。封止部材14は、透明電極11及び反射電極13の端子部を露出

させるようにして、支持基板10の第1面（下面）側に接着剤などにより気密に取り付けられている。封止部材14は、例えばガラスなどの絶縁性を有する材料により、一面が開口した箱状に形成されており、有機材料で形成された発光層12が、酸素や湿気の影響により徐々に劣化することを抑制するために用いられる。

[0020] このように、光源1は、支持基板10の第1面（下面）上に、透明電極11、発光層12及び反射電極13が順次積層されて構成された矩形板状の有機EL素子であり、給電用の端子部を介して透明電極11と反射電極13の間に所定の電圧を印加する（電位差を発生させる）ことにより、発光層12から光が放射される。

[0021] 発光層12から透明電極11側に放射された光は、透明電極11を透過した後に、支持基板10に入射し、支持基板10内を通過し、支持基板10の第2面（上面）側から支持基板10の外に出射される。一方、発光層12から反射電極13側に放射された光は、反射電極13により透明電極11側に反射された後に、支持基板10内を通過し、支持基板10の上面側から支持基板10の外に出射される。

[0022] 支持基板10の第1面上に、透明電極11、発光層12及び反射電極13を順次積層すると共に封止部材14を接着する製造工程を考慮すると、光源1は、支持基板10の第2面（製造工程では底面）側を発光面とし、封止部材14の表面のうち支持基板10とは反対側の面（製造工程では上面）を非発光面とする片面発光型、特に、支持基板10側の底面側に光を放射するボトムエミッション型の有機EL素子である。

[0023] ケース8は、図1Bに示すように、下面が開口した箱状のボディ80と、ボディ80の下面開口を塞ぐようにボディ80に取り付けられるカバー81で構成されている。これらボディ80及びカバー81は、例えばアルミニウムなどにより形成されている。ボディ80の天井部には、光源1から放射される光をケース8の外に出射するための窓孔80aが形成されている。また、窓孔80aは、光源1から放射される光に対して透光性を有する材料（例えばガラス）で形成された透光カバー80bにより塞がれている。光源1は、その発光面（支持基板10の第2面）が、窓孔80aに嵌装された透光カバー80bに対向するように、箱状のボディ80の内側から装着されている。従って、透光カバー80bの外面がケース8の発光面となる。調光装置2のプリント基板20は、カバー81の内面に取り付けられ、ボディ80の内部空間において、光源1とカバー81との間に調光装置2

が配置されるように、カバー81がボディ80に取り付けられる。なお、調光装置2と光源1とは、ワイヤボンドなどにより電気的に接続されている。

[0024] 第1実施形態における調光装置2は、光源1を点灯制御するための点灯回路を構成する電子部品21をプリント基板20上に実装することにより構成され、例えば、図2に示すような回路構成を有している。以下、図2～図7を参照しつつ調光装置2の回路構成について説明する。

[0025] 第1実施形態における調光装置2は、整流回路3と、PFC回路4と、電流出力回路5と、調光回路6とを有している点は上記従来例と同様であるが、調光回路6の出力端と光源1との間にダイオード70で構成された放電防止回路が挿入されている点で異なっている。また、電流出力回路5の電流制御部5aの構成が上記従来例と異なっている。なお、整流回路3及びPFC回路4の構成については、それぞれ上記従来例と同様であるため、その説明を省略する。さらに、電流出力回路5における電流制御部5a以外の構成についても上記従来例と同様であるため、その説明を省略する。

[0026] 第1実施形態における電流制御部5aは、図3に示すように、降圧チョッパ制御回路50と、降圧チョッパ制御回路50から出力される制御信号に応じてスイッチング素子Q2をオン・オフさせるドライブ回路（ドライブIC）51で構成されている。電流制御部5aは、図4A～4Cに示すように、平滑用コンデンサC2の両端電圧（電流出力回路5の出力電圧）が所定の電圧Vo1を含む所定範囲内の値となるようにスイッチング素子Q2のオン・オフ制御を行うが、スイッチング素子Q3がオンである期間Tonと、スイッチング素子Q3がオフである期間Toffとで、その制御内容が異なっている。なお、図4Aは、スイッチング素子Q3のゲートに入力される信号（電圧）の波形を示し、図4Bは、スイッチング素子Q2のゲートに入力される信号（電圧）の波形を示し、図4Cは、電流出力回路5の出力電圧を示している。

[0027] 図3に示すように、降圧チョッパ制御回路50は、主として、4つのコンパレータ50a～50dと、論理積回路（ANDゲート）50eと、反転回路（インバータ、NOTゲート）50fと、一対のNORゲートで構成されたSR型のフリップフロップ回路50gを有している。

[0028] 第1のコンパレータ50aの非反転入力端子は、スイッチング素子Q2のソースとグラウンドとの間に印加される電圧（以下、「ソース電圧」と称する）を分圧する抵抗R3、R

4及びR5で構成された直列回路（分圧回路）における抵抗R4と抵抗R5の間に接続されている。また、第1のコンパレータ50aの反転入力端子には、所定の基準電圧Vref1が入力されている。第1のコンパレータ50aは、スイッチング素子Q2のソース電圧が閾値電圧Vth（ただし、閾値電圧VthはPFC回路4の出力電圧である平滑用コンデンサC1の両端電圧Voutよりは小さい値である）を越えたときに、ハイレベルの信号を出力するように構成されている。従って、基準電圧Vref1は、閾値電圧Vthに対応する値に設定されている。また、第1のコンパレータ50aの出力端子は、抵抗R13を介して、例えば5Vの内部電源Vccに接続されていると共に、論理積回路50eの一方の入力端子に接続されている。

[0029] 第2のコンパレータ50bの反転入力端子は、平滑用コンデンサC2の両端電圧を分圧する抵抗R6、R7及びR8で構成された直列回路（分圧回路）における抵抗R7と抵抗R8の間に接続されている。また、第2のコンパレータ50bの非反転入力端子には、所定の基準電圧Vref2が入力されている。第2のコンパレータ50bは、平滑用コンデンサC2の両端電圧が所定の電圧Vo2（但しVo2＜Vo1）を下回ったときに、ハイレベルの信号を出力するように構成されている。従って、基準電圧Vref2は、電圧Vo2に対応する値に設定されている。また、第2のコンパレータ50bの出力端子は、抵抗R14を介して内部電源Vccに接続されていると共に、コンデンサC4を介してフリップフロップ回路50gのセット端子（S端子）に接続されている。なお、コンデンサC4とフリップフロップ回路50gのセット端子との接続点は、ダイオードD5を介してグラウンドに接続されていると共に、抵抗R17を介してグラウンドに接続されている。

[0030] 第3のコンパレータ50cの非反転入力端子は、抵抗R7と抵抗R8の間に接続されていす。また、第3のコンパレータ50cの反転入力端子には、所定の基準電圧Vref3が入力されている。第3のコンパレータ50cは、平滑用コンデンサC2の両端電圧が所定の電圧Vo3（但しVo3＞Vo1）を上回ったときに、ハイレベルの信号を出力するように構成されている。従って、基準電圧Vref3は、電圧Vo3に対応する値に設定されている。また、第3のコンパレータ50cの出力端子は、抵抗R15を介して内部電源Vccに接続されていると共に、コンデンサC5を介してフリップフロップ回路50gのリセット端子（R端子）に接続されている。なお、コンデンサC5とフリップフロップ回路50gのリ

セット端子との接続点は、ダイオードD6を介してグラウンドに接続されていると共に、抵抗R18を介してグラウンドに接続されている。

[0031] 第4のコンパレータ50dの非反転入力端子は、抵抗R2と光源1の間に接続されている。また、第4のコンパレータ50dの反転入力端子には、内部電源Vccを分圧する抵抗R9、R10及びR11で構成された直列回路（分圧回路）における抵抗R9と抵抗R10の間に接続されている。第4のコンパレータ50dは、抵抗R2に流れる電流が所定値以上とならないようにするためのものであり、抵抗R9と抵抗R10の間の接続点における電圧VLは、抵抗R2の両端電圧の上限値とされている。一方、抵抗R10と抵抗R11の接続点は、nチャンネル型のMOSFETからなるスイッチング素子Q4のドレインに接続され、スイッチング素子Q4のソースはグラウンドに接続されている。スイッチング素子Q4のゲートは、抵抗R12を介して内部電源Vccに接続されていると共に、反転回路50fの出力端子に接続されている。反転回路50fの入力端子は調光制御部6aに接続されており、当該入力端子には、スイッチング素子Q3がオンであればハイレベルの信号が、オフであればローレベルの信号が入力される。また、第4のコンパレータ50dの出力端子は、抵抗R16を介して内部電源Vccに接続されていると共に、コンデンサC6を介してフリップフロップ回路50gのリセット端子に接続されている。なお、コンデンサC6とリセット端子との接続点は、ダイオードD7を介してグラウンドに接続されていると共に、抵抗R19を介してグラウンドに接続されている。

[0032] 論理積回路50eの他方の入力端子は調光制御部6aに接続されており、当該入力端子には、スイッチング素子Q3がオンであればハイレベルの信号が、オフであればローレベルの信号が入力される。また、論理積回路50eの出力端子は、抵抗R20を介して内部電源Vccに接続されていると共に、コンデンサC3を介してフリップフロップ回路50gのセット端子に接続されている。なお、コンデンサC3とセット端子との接続点は、ダイオードD4を介してグラウンドに接続されていると共に、抵抗R21を介してグラウンドに接続されている。

[0033] フリップフロップ回路50gの出力端子（Q端子）は、ドライブ回路51に接続されている。従って、フリップフロップ回路50gの出力端子から出力される信号が、ドライブ回路51の制御信号となる。ここで、ドライブ回路51は、その制御信号がハイレベルであ

れば、スイッチング素子Q2のゲートに所定値以上の電圧を印加し、スイッチング素子Q2のドレイン－ソース間を導通させる（スイッチング素子Q2をオンさせる）。一方、上記制御信号がローレベルであれば、スイッチング素子Q2のゲートの電圧を所定値未満とすることにより、スイッチング素子Q2のドレイン－ソース間を遮断させる（スイッチング素子Q2をオフさせる）。

[0034] 以下に、電流出力回路5の動作について図5A～5G及び図6A～6Hを参照しつつ説明する。まず、図5Aに示すように、スイッチング素子Q3がオン（すなわち、期間Ton）である場合、調光制御部6aは、論理積回路50e及び反転回路50fそれぞれにハイレベルの信号を出力する。この場合、反転回路50fはローレベルの信号を出力するので、スイッチング素子Q4はオフであり、第4のコンパレータ50dの反転入力端子には、内部電源Vccを抵抗R9、R10及びR11で分圧した電圧が入力される。

[0035] ところで、スイッチング素子Q3がオンであり、且つスイッチング素子Q2がオフであるとすると、図5Bに示すように抵抗R2の両端電圧は低下して0になる（時間t1）。そうすると、図5Cに示すように、スイッチング素子Q2のソース電圧が上昇し始め、やがて閾値電圧Vthを上回る（時間t2）。そのとき、図5Dに示すように、第1のコンパレータ50aはハイレベルの信号を出力し、論理積回路50eの両入力端子それぞれにはハイレベルの信号が入力される。そのため、論理積回路50eはハイレベルの信号を出力する。そうすると、図5Eに示すように、フリップフロップ回路50gのセット端子にはハイレベルの信号が入力されることになり、図5Gに示すように、フリップフロップ回路50gはハイレベルの信号をドライブ回路51に出力する。その結果、ドライブ回路51はスイッチング素子Q2をオンする。

[0036] スイッチング素子Q2がオンすると、図5Bに示すように、抵抗R2の両端電圧は上昇し、やがて電圧VLに達し（時間t3）、第4のコンパレータ50dは、ハイレベルの信号を出力する。そうすると、図5Fに示すように、フリップフロップ回路50gのリセット端子にはハイレベルの信号が入力されることになり、フリップフロップ回路50gはローレベルの信号をドライブ回路51に出力する。その結果、図5Gに示すように、ドライブ回路51はスイッチング素子Q2をオフにする。このような動作を繰り返すことにより、電流制御部5aは、電流出力回路5の出力電圧を電圧Vo1に維持する。

[0037] 一方、図6Aに示すように、時間t4においてスイッチング素子Q3がオンからオフに切り替わった(すなわち、期間Toffになった)場合、調光制御部6aは、論理積回路50e及び反転回路50fに、それぞれローレベルの信号を出力する。その場合、論理積回路50eは、第1のコンパレータ50aの出力にかかわらず、ローレベルの信号を出力する。また、反転回路50fはハイレベルの信号を出力するようになるので、スイッチング素子Q4はオンとなり、第4のコンパレータ50dの反転入力端子には、内部電源Vccを抵抗R9及び抵抗R10で分圧した電圧が入力される。すなわち、図6Eに示すように、第4のコンパレータ50dの反転入力端子に入力される電圧VLが低くなる。従って、スイッチング素子Q3がオフであるときは、図6Fに示すように、スイッチング素子Q3がオンであるときよりも、抵抗R2に流れる電流の上限値を低くしている。

[0038] この期間Toffにおいて、スイッチング素子Q2がオフすると、図6Bに示すように、コンデンサC2の両端電圧は低下し、やがて下限となる電圧Vo2を下回る。そして、図6Cに示すように、コンデンサC2の両端電圧を抵抗R6、R7及びR8で分圧して得られる電圧Vinも低下し、やがて基準電圧Vref2を下回る(時間t5)。そのとき、第2のコンパレータ50bは、ハイレベルの信号を出力するので、図6Dに示すように、フリップフロップ回路50gのセット端子にはハイレベルの信号が入力され、その結果、フリップフロップ回路50gはハイレベルの信号をドライブ回路51に出力し、ドライブ回路51はスイッチング素子Q2をオンする。

[0039] スイッチング素子Q2がオンすると、図6Bに示すようにコンデンサC2の両端電圧が上昇し、やがて上限となる電圧Vo3に達する。そして、図6Cに示すように、電圧Vinも上昇し、やがて基準電圧Vref3に達する(時間t6)。そのとき、第3のコンパレータ50cは、ハイレベルの信号を出力するので、図6Gに示すように、フリップフロップ回路50gのリセット端子にはハイレベルの信号が入力され、その結果、フリップフロップ回路50gはローレベルの信号をドライブ回路51に出力し、ドライブ回路51はスイッチング素子Q2をオフする。このような動作を繰り返すことにより、電流制御部5aは、電流出力回路5の出力電圧を、電圧Vo1を含む所定範囲内(電圧Vo2～電圧Vo3の範囲内)の値に維持する。

[0040] このように、スイッチング素子Q3がオフである場合にも、コンデンサC2の両端電圧

がVo1から大幅に変化してしまうことはなく、それにより、スイッチング素子Q3がオンとなったときには、最適な電圧が光源1に印加される。

[0041] 単一のダイオード70で構成された放電防止回路は、ダイオード70のアノードが調光回路6の出力端(スイッチング素子Q3のソース)に、カソードが光源1にそれぞれ接続されるように、調光回路6の出力端(スイッチング素子Q3のソース)と光源1との間に挿入されている。そのため、記調光回路6の出力端から光源1に向けて電流が流れるが、光源1から調光回路6の出力端に向けて電流は流れない。

[0042] 次に、第1実施形態における調光装置2の動作について説明する。調光装置2が動作を開始すると、調光制御部6aは、図7Aに示すように、外部装置から与えられたデューティ比で、スイッチング素子Q3のゲートに電圧を印加し、スイッチング素子Q3をオン・オフ制御(PWM制御)し、図7Bに示すように、光源1に間欠的に定電流を流す。それにより、光源1は、上記デューティ比に応じた明るさで点灯される。このような調光時において、スイッチング素子Q3がオフになったときには、調光回路6の出力端から光源1には電流が流れないため、光源1は、有機EL素子の容量成分に充電された電荷を放電しようとするが、調光回路6の出力端と光源1との間には上述したようにダイオード70が挿入されているので、光源1からの放電は防止される。

[0043] このように、第1実施形態における調光装置2によれば、図7A及び7Bと従来例に関する図12A及び12Bを比較してわかるように、調光時において、有機EL素子の容量成分が一度充電されると、放電防止回路であるダイオード70により放電が防止されるので、調光装置2のスイッチング素子Q3が繰り返しオン・オフ制御されても、光源1に供給される電力のロスが少なく、発光効率を向上させることができる。また、スイッチング素子Q3のオンに応じて、有機EL素子はすぐに発光するので、光源の拘束の立ち上がりを早めることができ、この調光装置を用いた照明装置の発光輝度を高くすることができる。さらに、有機EL素子には、容量成分の充放電に伴うサージ電流が繰り返し流れることはなく、有機EL素子に掛かるストレスが低減され、光源の長寿命化を図ることができる。

[0044] なお、調光回路6の出力端と光源1の間に挿入された放電防止回路としてダイオード70を例示したが、放電防止回路は、ダイオードに限定されるものではなく、例えば、

調光回路6の出力端から光源1に向かう電流を通し、光源1から調光回路6の出力端に向かう電流を通さないような整流回路であってもよい。そのような整流回路の一例として、通常はアノードーカソード間が非導通であり、ゲートに所定の電圧が印加されたときに、ダイオードと同様にアノードからカソードには電流を流すけれども、カソードからアノードには電流を流さないようなサイリスタや、通常はダイオードと同様にアノードからカソードには電流を流すけれども、カソードからアノードには電流を流さず、ゲートに所定の電圧が印加されたときにアノードーカソード間が非導通となるゲート・ターンオフ・サイリスタ(GTO)などが挙げられる。

[0045] このように、第1実施形態における調光装置2によれば、上記効果に加えて、整流回路を付加するだけの簡単な構成で光源1からの放電防止を実現できるので、調光装置2の小型化及び低コスト化を図ることができる。

[0046] また、電流出力回路5として、降圧チョッパ回路を例示したが、電流出力回路5は、必ずしも降圧チョッパ回路に限定されるものではなく、光源1に所定の大きさの電流を流すことができるような直流電源であっても良い。また、図1A及び1Bに示す照明装置は、あくまで本発明の一実施形態であって、本発明をこの実施形態に限定する趣旨のものではなく、本発明の趣旨を逸脱しない程度の変形は可能である。この点は、後述する第2及び第3実施形態においても同様である。

[0047] (第2実施形態)

次に、本発明の第2実施形態に係る調光装置及びそれを用いた照明装置について説明する。第2実施形態では、図8に示すように、調光装置2の構成において、放電防止回路としてダイオード70の代わりにサイリスタ71を用い、サイリスタ71のオン・オフ制御は調光制御部6aが行う点が異なっている。その他の構成は第1実施形態の場合と同様であるため、同様の構成要素については同一の符号を付して、その説明を省略する。

[0048] サイリスタ71は、アノードが調光回路6の出力端に、カソードが光源1にそれぞれ接続されるように、調光回路6の出力端と光源1との間に挿入されている。また、サイリスタ71のゲートは調光制御部6aに接続されている。サイリスタ71は、ゲートに所定の電圧が印加されるまでは、アノードーカソード間が非導通であり、ゲートに所定の電圧が

印加されると(オンされると)、ダイオードと同様に、アノードからカソードに電流を流す。

[0049] 第2実施形態における調光制御部6aは、スイッチング素子Q3のオン・オフ制御を行うと共に、サイリスタ71のオン・オフ制御を行う。ここで、調光制御部6aは、図9A及び9Bに示すように、スイッチング素子Q3のゲートに電圧を印加するタイミングと、サイリスタ71のゲートに電圧を印加するタイミングとをずらしている。具体的には、スイッチング素子Q3をオンして(時間t7)から所定時間(例えば、数μ～数十μ秒)が経過した後(時間t8)にサイリスタ71をオンし、サイリスタ71をオフして(時間t9)から所定時間(例えば、数μ～数十μ秒)が経過した後に、スイッチング素子Q3をオフする(時間t10)。なお、図9Aは、スイッチング素子Q3のゲートに入力される信号(電圧)の波形を示し、図9Bは、サイリスタ71のゲートに入力される信号(電圧)の波形を示している。

[0050] 次に、第2実施形態における調光装置2の動作について説明する。調光装置2が動作を開始すると、調光制御部6aは、図9Aに示すように、外部装置から与えられたデューティ比で、スイッチング素子Q3のゲートに電圧を印加し、スイッチング素子Q3をオン・オフ制御(PWM制御)し、光源1に間欠的に定電流を流す。それにより、光源1は、上記デューティ比に応じた明るさで点灯される。このような調光時において、スイッチング素子Q3がオフになったときには、調光回路6の出力端から光源1には電流が流れないため、光源1は、有機EL素子の容量成分に充電された電荷を放電しようとするが、スイッチング素子Q3がオフになるよりも前に、放電防止回路として機能するサイリスタ71がオフとなるので、光源1からの放電は防止される。

[0051] このように、第2実施形態における調光装置2及びそれを用いた照明装置によれば、上記第1実施形態の場合と同様に、調光時において、有機EL素子の容量成分が一度充電されると、放電防止回路であるサイリスタ71のオフにより放電が防止されるので、調光装置2のスイッチング素子Q3が繰り返しオン・オフ制御されても、光源1に供給される電力のロスが少なく、発光効率を向上させることができる。また、スイッチング素子Q3のオンに応じて、有機EL素子はすぐに発光するので、光源の拘束の立ち上がりを早めることができ、この調光装置を用いた照明装置の発光輝度を高くするこ

とができる。さらに、有機EL素子には、容量成分の充放電に伴うサージ電流が繰り返し流れることはなく、有機EL素子に掛かるストレスが低減され、光源の長寿命化を図ることができる。

[0052] また、先にスイッチング素子Q3がオンしてからサイリスタ71がオンになり、サイリスタ71が先にオフしてからスイッチング素子Q3がオフするので、スイッチング素子Q3のオン・オフが切り替わる際に、スイッチング素子Q3のドレインーソース間に電流が流れず、スイッチング素子Q3をソフトスイッチングすることができ、さらにスイッチング損失などを低減できる。

[0053] なお、第2実施形態では、サイリスタ71とサイリスタ71を制御する調光制御部6aとで構成された放電防止回路を例示したが、サイリスタ71の代わりに、オフ時に電流を確実に遮断できるスイッチを用いてもよい。このようなスイッチの一例としては、フォトモスリレーなどの無接点リレーや、メカリレー(機械式リレー、有接点リレーともいう)などが挙げられる。また、サイリスタ71の制御は必ずしも調光制御部6aで行う必要はなく、スイッチング素子Q3が先にオンしてからサイリスタ71がオンになり、サイリスタ71が先にオフしてからスイッチング素子Q3がオフするようにサイリスタ71をオン・オフ制御できるものであればよい。

[0054] (第3実施形態)

次に、本発明の第3実施形態に係る調光装置及びそれを用いた照明装置について説明する。第3実施形態では、図10に示すように、調光装置2の構成において、調光回路6の構成が上記第1実施形態の場合と異なっている。その他の構成は第1実施形態の場合と同様であるため、同様の構成要素については同一の符号を付して、その説明を省略する。

[0055] 第3実施形態における調光回路6は、電流出力回路5のコンデンサC2の高電位側にコレクタが接続され、光源1にエミッタが接続されたnpn型のバイポーラ・トランジスタ72と、バイポーラ・トランジスタ72のオン・オフ制御を行う調光制御部6aで構成されている。調光制御部6aは、与えられたデューティ比に基づいて、バイポーラ・トランジスタ72のベースーエミッタ間に電圧を印加し、バイポーラ・トランジスタ72を高周波でオン・オフ制御し、それにより、光源1に間欠的に電流を出力して光源1の調光を行う

。すなわち、第3実施形態における調光回路6は、nチャンネル型のMOSFETであるスイッチング素子Q3の代わりに、バイポーラ・トランジスタ72を用いている点で、第1実施形態と大きく異なっている。

[0056] 次に、第3実施形態における調光装置2の動作について説明する。調光装置2が動作を開始すると、調光制御部6aは、外部装置により与えられたデューティ比で、バイポーラ・トランジスタ72のベースーエミッタ間に電圧を印加し、バイポーラ・トランジスタ72をオン・オフ制御(PWM制御)し、光源1に間欠的に定電流を流す。それにより、光源1は、上記デューティ比に応じた明るさで点灯される。このような調光時において、バイポーラ・トランジスタ72がオフになると、調光回路6の出力端(バイポーラ・トランジスタ72のエミッタ)から光源1には電流が流れないため、光源1は、有機EL素子の容量成分に充電された電荷を放電しようとする。

[0057] ここで、バイポーラ・トランジスタ72は、ダイオードと同様のPN接合を有しているために、第1実施形態におけるMOSFETなどの電界効果トランジスタ(ユニポーラ・トランジスタ)とは異なり、オン時に電流が流れる方向(npn型である場合はコレクタからエミッタに向かう方向)とは逆方向(npn型である場合はエミッタからコレクタに向かう方向)に電流が流れることはない。

[0058] そのため、第3実施形態における調光装置2では、調光回路6を構成するバイポーラ・トランジスタ72(スイッチング素子Q3に相当)により、光源1の放電が防止される。すなわち、第3実施形態における調光装置2では、バイポーラ・トランジスタ72が光源1の放電を防止する放電防止回路として機能する。

[0059] このように、第3実施形態における調光装置2及びそれを用いた照明装置によれば、上記第1実施形態と同様の効果を奏する上に、調光回路6を構成するバイポーラ・トランジスタ72が放電防止回路を兼ねているため、さらに調光装置2の小型化及び低コスト化を図ることができる。

[0060] なお、第3実施形態における調光装置2では、放電防止回路としてnpn型のバイポーラ・トランジスタ72を例示したが、本発明はこの実施形態に限定されるものではなく、例えば、pnp型のバイポーラ・トランジスタや、絶縁ゲート型バイポーラ・トランジスタ(IGBT)を用いても同様の効果が得られる。

[0061] 本願は日本国特許出願2007－248161に基づいており、その内容は、上記特許出願の明細書及び図面を参照することによって結果的に本願発明に合体されるべきものである。

[0062] また、本願発明は、添付した図面を参照した実施の形態により十分に記載されているけれども、さまざまな変更や変形が可能であることは、この分野の通常の知識を有するものにとって明らかであろう。それゆえ、そのような変更及び変形は、本願発明の範囲を逸脱するものではなく、本願発明の範囲に含まれると解釈されるべきである。

請求の範囲

[1] 1. 有機エレクトロルミネッセンス素子で構成された光源に点灯用の定電流を出力する電流出力回路と、

前記電流出力回路から出力される定電流を間欠的に前記光源に供給することにより、前記光源の調光を行う調光回路と、

前記有機エレクトロルミネッセンス素子の容量成分に充電された電荷の放電を防止する放電防止回路を備えたことを特徴とする調光装置。

[2] 2. 前記放電防止回路は、前記調光回路の出力端と前記光源との間に挿入され、前記調光回路の出力端から前記光源に向かう電流を通し、前記光源部から前記調光回路部の出力端に向かう電流を通さないように構成された整流回路であることを特徴とする請求項1記載の調光装置。

[3] 3. 前記整流回路は、単一のダイオードにより構成されていることを特徴とする請求項2記載の調光装置。

[4] 4. 前記整流回路は、サイリスタにより構成されていることを特徴とする請求項2記載の調光装置。

[5] 5. 前記整流回路は、ゲート・ターンオフ・サイリスタにより構成されていることを特徴とする請求項2記載の調光装置。

[6] 6. 前記放電防止回路は、前記電流出力回路と前記光源との間に挿入されたバイポーラ・トランジスタで構成され、

前記調光回路は、前記バイポーラ・トランジスタをオン・オフ制御することにより、前記光源の調光を行うことを特徴とする請求項1記載の調光装置。

[7] 7. 前記放電防止回路は、前記電流出力回路と前記光源との間に挿入された絶縁ゲート型バイポーラ・トランジスタで構成され、

前記調光回路は、前記絶縁ゲート型バイポーラ・トランジスタをオン・オフ制御することにより、前記光源の調光を行うことを特徴とする請求項1記載の調光装置。

[8] 8. 調光装置と、有機エレクトロルミネッセンス素子で構成された光源と、前記調光装置及び前記光源を収納するケースを備えた照明装置において、

前記調光装置は、

有機エレクトロルミネッセンス素子で構成された光源に点灯用の定電流を出力する電流出力回路と、

前記電流出力回路から出力される定電流を間欠的に前記光源に供給することにより、前記光源の調光を行う調光回路と、

前記有機エレクトロルミネッセンス素子の容量成分に充電された電荷の放電を防止する放電防止回路を備えたことを特徴とする照明装置。

[9] 9. 前記放電防止回路は、前記調光回路の出力端と前記光源との間に挿入され、前記調光回路の出力端から前記光源に向かう電流を通し、前記光源部から前記調光回路部の出力端に向かう電流を通さないように構成された整流回路であることを特徴とする請求項8記載の照明装置。

[10] 10. 前記整流回路は、単一のダイオードにより構成されていることを特徴とする請求項9記載の照明装置。

[11] 11. 前記整流回路は、サイリスタにより構成されていることを特徴とする請求項9記載の照明装置。

[12] 12. 前記整流回路は、ゲート・ターンオフ・サイリスタにより構成されていることを特徴とする請求項9記載の照明装置。

[13] 13. 前記放電防止回路は、前記電流出力回路と前記光源との間に挿入されたバイポーラ・トランジスタで構成され、

前記調光回路は、前記バイポーラ・トランジスタをオン・オフ制御することにより、前記光源の調光を行うことを特徴とする請求項8記載の照明装置。

[14] 14. 前記放電防止回路は、前記電流出力回路と前記光源との間に挿入された絶縁ゲート型バイポーラ・トランジスタで構成され、

前記調光回路は、前記絶縁ゲート型バイポーラ・トランジスタをオン・オフ制御することにより、前記光源の調光を行うことを特徴とする請求項8記載の照明装置。

[図1]

FIG.1A






FIG.1B




[図2]

FIG.2


1
70
6
Q3
調光制御部
6a
2
5
C2
L3
R2
電流制御部
D2
5a
Q2
4
D1
C1
Q1
R1
PFC制御部
L1
L2
4a
3
AC

[図3]

FIG. 3


6
70
Q2
L3
Q3
1
D2
C2
R2
調光
制御部
6a
R3
R4
R5
50a
Vcc
R13
Vref1
Vcc
R20
R21
C3
D4
50e
S
Q
R
Q
ドライブ
回路
R6
R7
R8
50b
Vcc
R14
C4
Vref2
D5
R17
50g
50c
Vcc
R15
C5
Vref3
D6
R18
51
5a
50
50d
Vcc
R16
C6
D7
R19
R9
R10
R11
Vcc
R12
Q4
50f

[図4]

FIG.4A




FIG.4B





FIG.4C



[図5]

FIG.5A




FIG.5B




FIG.5C




FIG.5D




FIG.5E




FIG.5F





FIG.5G



[図6]

FIG.6A




FIG.6B




FIG.6C




FIG.6D




FIG.6E




FIG.6F




FIG.6G





FIG.6H



[図7]

FIG.7A





FIG.7B

[図8]

FIG.8


1
71
6
Q3
2
調光制御部
6a
5
C2
L3
R2
D2
電流制御部
5a
Q2
4
D1
C1
Q1
R1
PFC制御部
4a
L1
L2
3
AC

[図9]

FIG.9A






FIG.9B




[図10]

FIG.10


1
6
72
2
調光制御部
6a
5
C2
L3
R2
D2
電流制御部
5a
Q2
4
D1
C1
Q1
R1
PFC制御部
4a
L1
L2
3
AC

[図11]

FIG.11


1
6
2
Q3
調光制御部
6a
5
C2
L3
R2
電流制御部
D2
5a
Q2
4
D1
C1
Q1
R1
PFC制御部
L1
L2
4a
3
AC

[図12]

FIG.12A




FIG.12B

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2008/067190

A. CLASSIFICATION OF SUBJECT MATTER
H05B33/08(2006.01)i, *H01L51/50*(2006.01)i, *H05B37/02*(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)
H01L51/50-51/56, H01L27/32, H05B33/00-33/28, H05B37/02

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched
Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2008
Kokai Jitsuyo Shinan Koho 1971-2008 Toroku Jitsuyo Shinan Koho 1994-2008

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	WO 2005/106835 A1 (Fujitsu Ltd.), 10 November, 2005 (10.11.05), Page 3, lines 2 to 4; page 4, line 22 to page 7, line 9; Fig. 2 & CN 1977301 A	1,6-8,13,14
Y	JP 2005-347133 A (Shindengen Electric Mfg. Co., Ltd.), 15 December, 2005 (15.12.05), Par. No. [0002]; Fig. 4 (Family: none)	1,6-8,13,14
A	JP 2004-361737 A (Nippon Hoso Kyokai), 24 December, 2004 (24.12.04), Par. No. [0012] (Family: none)	1-14

☒ Further documents are listed in the continuation of Box C. ☐ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
15 October, 2008 (15.10.08)	28 October, 2008 (28.10.08)
Name and mailing address of the ISA/ Japanese Patent Office Facsimile No.	Authorized officer Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2008/067190

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2006-65063 A (Asahi Kasei Microsystems Co., Ltd.), 09 March, 2006 (09.03.06), Par. No. [0012] (Family: none)	1-14

国際調査報告

国際出願番号　ＰＣＴ／ＪＰ２００８／０６７１９０

Ａ．　発明の属する分野の分類（国際特許分類（ＩＰＣ））

Int.Cl.　H05B33/08(2006.01)i, H01L51/50(2006.01)i, H05B37/02(2006.01)i

Ｂ．　調査を行った分野

調査を行った最小限資料（国際特許分類（ＩＰＣ））

Int.Cl.　H01L51/50-51/56, H01L27/32, H05B33/00-33/28, H05B37/02

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	１９２２－１９９６年
日本国公開実用新案公報	１９７１－２００８年
日本国実用新案登録公報	１９９６－２００８年
日本国登録実用新案公報	１９９４－２００８年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

Ｃ．　関連すると認められる文献

引用文献のカテゴリー＊	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求の範囲の番号
Ｙ	ＷＯ　２００５／１０６８３５　Ａ１　（富士通株式会社） ２００５．１１．１０、第３頁第２行目乃至第４行目、第４頁第２２行目乃至第７頁第９行目、図２ ＆　ＣＮ　１９７７３０１　Ａ	１、６-８、１３、１４
Ｙ	ＪＰ　２００５－３４７１３３　Ａ　（新電元工業株式会社） ２００５．１２．１５、段落【０００２】、図４ （ファミリーなし）	１、６-８、１３、１４

☑　Ｃ欄の続きにも文献が列挙されている。　　☐　パテントファミリーに関する別紙を参照。

＊　引用文献のカテゴリー
「Ａ」特に関連のある文献ではなく、一般的技術水準を示すもの
「Ｅ」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「Ｌ」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「Ｏ」口頭による開示、使用、展示等に言及する文献
「Ｐ」国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献
「Ｔ」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「Ｘ」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Ｙ」特に関連のある文献であって、当該文献と他の１以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「＆」同一パテントファミリー文献

国際調査を完了した日 １５．１０．２００８	国際調査報告の発送日 ２８．１０．２００８
国際調査機関の名称及びあて先 日本国特許庁（ＩＳＡ／ＪＰ） 郵便番号１００－８９１５ 東京都千代田区霞が関三丁目４番３号	特許庁審査官（権限のある職員）　２Ｏ　３９１１ 中山　佳美 電話番号　０３－３５８１－１１０１　内線　３２７１

Ｃ（続き）．　関連すると認められる文献

引用文献のカテゴリー＊	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求の範囲の番号
Ａ	ＪＰ　２００４－３６１７３７　Ａ　（日本放送協会） ２００４．１２．２４、段落【００１２】 （ファミリーなし）	１－１４
Ａ	ＪＰ　２００６－６５０６３　Ａ　（旭化成マイクロシステム株式会社） ２００６．０３．０９、段落【００１２】 （ファミリーなし）	１－１４