

(12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum  
Internationales Büro



(43) Internationales Veröffentlichungsdatum  
7. Oktober 2004 (07.10.2004)

PCT


(10) Internationale Veröffentlichungsnummer  
WO 2004/086831 A2

- (51) Internationale Patentklassifikation<sup>7</sup>: H05K 3/36
- (21) Internationales Aktenzeichen: PCT/EP2004/002263
- (22) Internationales Anmeldedatum:  
5. März 2004 (05.03.2004)
- (25) Einreichungssprache: Deutsch
- (26) Veröffentlichungssprache: Deutsch
- (30) Angaben zur Priorität:  
103 13 622.3 26. März 2003 (26.03.2003) DE
- (71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): SIEMENS AKTIENGESELLSCHAFT [DE/DE]; Wittelsbacherplatz 2, 80333 München (DE).
- (72) Erfinder; und
- (75) Erfinder/Anmelder (nur für US): KRÜGER, Mario [DE/DE]; Martha-Brautzsch-Strasse 15 B, 06420 Könnern (DE). PAUL, Reinhold [DE/DE]; In den alten Wiesen 28, 68219 Mannheim (DE). WACKER, Franz [DE/DE]; Lerchenbergstr. 20, 76684 Östringen (DE).
- (74) Gemeinsamer Vertreter: SIEMENS AKTIENGESELLSCHAFT; Postfach 22 16 34, 80506 München (DE).
- (81) Bestimmungsstaaten (soweit nicht anders angegeben, für jede verfügbare nationale Schutzrechtsart): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD,

[Fortsetzung auf der nächsten Seite]

(54) Title: METHOD AND DEVICE FOR ELECTRICALLY AND MECHANICALLY CONNECTING TWO PRINTED BOARDS

(54) Bezeichnung: VERFAHREN UND VORRICHTUNG ZUR ELEKTRISCHEN UND MECHANISCHEN VERBINDUNG ZWEIER LEITERPLATTEN



(57) Abstract: The invention relates to a method and a device for electrically and mechanically connecting a first printed board (PCB) to a second printed board (SUB) arranged in a coplanar manner at a distance to the first printed board (PCB) by means of a pin contact strip (ST) having a plurality of pins (P). The pins (P) are through-connected by means of feedthrough connections (TH) of the second printed board (SUB). The feedthrough connections (TH) have a cross-section that allows for a movement of the through-connected pins (P) in a perpendicular relation to the plane of the printed boards (PCB, SUB). The pin ends (SMT) of the pin contact strip (ST) adapted for surface assembly are positioned in predefined locations of the first printed board (PCB). The pin contact strip (ST) is then mounted on the first and second printed board (PCB, SUB) by way of a soldering process, preferably in a melting technique.

[Fortsetzung auf der nächsten Seite]

WO 2004/086831 A2



MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

**Veröffentlicht:**

— ohne internationalen Recherchenbericht und erneut zu veröffentlichen nach Erhalt des Berichts

**(84) Bestimmungsstaaten** (soweit nicht anders angegeben, für jede verfügbare regionale Schutzrechtsart): ARIPO (BW, GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), eurasisches (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), europäisches (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT,

Zur Erklärung der Zweibuchstaben-Codes und der anderen Abkürzungen wird auf die Erklärungen ("Guidance Notes on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

---

**(57) Zusammenfassung:** Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur elektrischen und mechanischen Verbindung einer ersten Leiterplatte (PCB) mit einer in einem Abstand zur ersten Leiterplatte (PCB) koplanar angeordneten zweiten Leiterplatte (SUB) mittels einer mehrere Stifte (P) aufweisenden Stiftleiste (ST). Es erfolgt eine Durchführung der Stifte (P) in Durchkontaktierungen (TH) der zweiten Leiterplatte (SUB), wobei die Durchkontaktierungen (TH) einen Querschnitt aufweisen, der eine Bewegung der durchgeführten Stifte (P) senkrecht zur Ebene der Leiterplatten (PCB, SUB) gewährleistet. Anschließend erfolgt eine Positionierung der für eine Oberflächenmontage geformte Stiftdenden (SMT) der Stiftleiste (ST) an vorgesehenen Stellen der ersten Leiterplatte (PCB) worauf schließlich eine Montage der Stiftleiste (ST) auf der ersten und der zweiten Leiterplatte (PCB, SUB) mittels eines Lötvorgangs, vorzugsweise in einer Aufschmelztechnik erfolgt.

Verfahren und Vorrichtung zur elektrischen und mechanischen Verbindung zweier Leiterplatten

5

Die Erfindung betrifft ein Verfahren und eine Anordnung zur elektrischen und mechanischen Verbindung zweier Leiterplatten mit Hilfe einer Stiftleiste.

10 Zur gegenseitigen Kontaktierung von Leiterplatten (bzw. Printed Circuit Boards, PCB) sind kraftschlüssige Verbindungen bzw. Einpressverbindungen von Anschlusskämmen bzw. Stiftleisten zwischen den Leiterplatten bekannt.

15 Ferner ist bekannt, Leiterplatten miteinander über Stiftleisten über ein Lötverfahren miteinander zu kontaktieren und gleichzeitig gegeneinander mechanisch zu fixieren. Die Stiftleisten werden hierbei unter Anwendung eines Wellenlötverfahrens mit Durchkontaktierungen der jeweiligen Leiterplatte  
20 verbunden. Üblicherweise ist die Stiftleiste beispielsweise in einem Kunststoffkörper gekapselt und weist Abstandsnoppen zur Einstellung eines Freiraums zwischen dem Kunststoffkörper und den Leiterbahnen auf der Leiterplatte auf.

25 Das Wellenlötverfahren eignet sich für eine Montage von Bauelementen, bei der eine Durchkontaktierung (Through-Hole Technology) von Anschlussdrähten dieser Bauelemente auf die Unterseite der Leiterplatte erfolgt. Die Unterseite der Leiterplatte bildet dabei die Lötseite. Beim eigentlichen Löt-  
30 vorgang wird die Leiterplatte mit der Lötseite nach unten über eine Welle flüssigen Lots gezogen.

Mit einer zunehmender Miniaturisierung von Bauelementen setzt sich eine Oberflächenmontage (Surface Mounting Technology,  
35 SMT) bei der Bestückung von Leiterplatten durch. Ein in Oberflächenmontage aufgebrachtes Bauelement - in der Fachwelt auch als SMD (Surface Mounted Device) bekannt - weist metal-

lisierte Flächen bzw. metallische Anschlussbeinchen auf, die in einem Lötvorgang mit Leiterbahnen der Leiterplatte verbunden werden, wodurch eine Durchkontaktierung von Anschlussdrähten in dafür vorgesehene Bohrungen der Leiterplatte entfällt.

Das für die SMT-Technik eingesetzte Lötverfahren wird in der Fachwelt auch als Aufschmelzlötverfahren bzw. Reflow-Lötverfahren bezeichnet. Es handelt sich hierbei um ein Lötverfahren, bei dem in einem vorausgehenden Arbeitsschritt auf die Leiterplatte aufgebrachte Lotpaste durch Temperatureinwirkung aufgeschmolzen wird, wodurch die Leiterplatte und SMD-Bauelemente miteinander verbunden werden.

Bei einer gängigen Montage einer Leiterplatte auf einen Baugruppenträger - insbesondere einer weitre Leiterplatte - wird eine erste Leiterplatte mit einer zweiten Leiterplatte durch Stiftleisten derart verbunden, dass die beiden Leiterplattenebenen parallel zueinander angeordnet sind. Anschaulich wird diese Anordnung daher auch als "Sandwich"-Bauweise bezeichnet. Bei der in einem Abstand zur ersten Leiterplatte aufgebrachten zweiten Leiterplatte handelt es sich beispielsweise um ein Submodul, das durch die Stiftleiste mit der ersten Leiterplatten - z.B. einer sogenannten Hauptbaugruppe - elektrisch und mechanisch verbunden wird.

Bei der Fertigung in dieser Sandwich-Bauweise hat es sich als vorteilhaft erwiesen, das Submodul mit Stiftleisten zu versehen und diese Stiftleisten in einem anschließenden SMT-Lötprozess mit entsprechenden Lötstellen auf der Hauptbaugruppe zu verbinden. Die mit der Hauptbaugruppe zu verbindenden Enden der Stiftleisten sind hierzu abgewinkelt, um eine Kontaktfläche mit den Lötstellen zu gewährleisten. Die Geometrie der Stiftleistenenden ist beispielsweise als "Gullwing" oder als "J-Lead" ausgebildet. Zur leichteren Montage des Submoduls auf der Hauptbaugruppe sind Stiftleisten an mindestens zwei Rändern des Submoduls angeordnet, so dass die Submodule

vor dem SMT-Lötvorgang auf der Hauptbaugruppe standfest positioniert werden können.

5 Eine vorausgehende Montage der Stiftleisten am Submodul erfolgt üblicherweise durch Einpressen dieser Stiftleisten in entsprechend vorgesehene kraftschlüssige Bohrungen am Submodul. Eine weitere Alternative zur kraftschlüssigen Montage ist ein Verlöten der Stiftleisten am Submodul.

10 Die obengenannten Montageverfahren weisen mehrere Nachteile auf. Ein kraftschlüssiges Einpressen der Stiftleisten ist nur für Leiterplattendicken oberhalb von zwei Millimetern geeignet. Das Einpressen muss weiterhin so vollzogen werden, dass sich die kraftschlüssige Verbindung während eines SMT-  
15 Lötprozesses nicht löst. Weiterhin verursacht dieser zusätzliche Arbeitsschritt einen Anstieg der Fertigungskosten.

Die Planaritätstoleranz der Submodule muss sehr eng bemessen sein, damit das Submodul koplanar zur Hauptbaugruppe ist. Die  
20 Koplanarität der beiden Leiterplatten ist eine Voraussetzung für ein planares Aufliegen aller für die Oberflächenmontage geformten Stiftenden der Stiftleiste auf allen jeweils für ein Stiftende vorgesehenen Lötstellen. Das planare Aufliegen der Stiftenden ist wiederum zwingend notwendig für die Quali-  
25 tät der Lötverbindung der Stiftleisten mit der Hauptbaugruppe. Diese Lötverbindung wird neben dem Fertigungsprozess des Einpressens auch durch eine Verformung des Submoduls während des Lötens bestimmt.

30 Aufgabe der Erfindung ist es, Mittel anzugeben, bei deren Einsatz ein planares Aufliegen von Stiftleistenenden eines Submoduls auf einer Hauptbaugruppe gewährleistet ist.

Eine Lösung der Aufgabe erfolgt hinsichtlich ihres Verfahrens-  
35 aspekts durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 und hinsichtlich ihres Vorrichtungsaspekts durch eine Vorrichtung mit den Merkmalen des Patentanspruchs 7.

Erfindungsgemäß werden Stifte einer eine erste Leiterplatte mit einer zweiten Leiterplatte verbindenden Stiftleiste in Durchkontaktierungen der zweiten Leiterplatte durchgeführt und die zweite Leiterplatte in einem Abstand auf der ersten Leiterplatte koplanar positioniert. Die Verbindung der Stiftleiste auf beiden Leiterplatten erfolgt durch einen sich anschließenden Lötvorgang, vorzugsweise einem Aufschmelzlötvorgang. Die Durchkontaktierungen - d.h. die metallisierten Durchgangsbohrungen - weisen dabei einen Querschnitt auf, der gegenüber dem Querschnitt der Stifte genügend Spiel für eine Bewegung der Stifte senkrecht zur Ebene der Leiterplatten lässt. Die auf der ersten Leiterplatte durch die Lötverbindung montierten Stiftenden sind für eine Oberflächenmontage geformt.

Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens ist darin zu sehen, dass durch die Durchkontaktierungen geführten Stiftleisten während des Lötvorgangs, d.h. in einem aufgeschmolzenen Zustand des Lots, eine senkrecht zur Ebene der Leiterplatten erfolgende Bewegung ermöglicht ist. Durch diese Gestaltung ist eine vorteilhafte Nivellierung von Planaritätstoleranzen während des Lötvorgangs durch das Eigengewicht der zweiten Leiterplatte gewährleistet. Damit spielt eine Toleranz der Koplanarität zwischen der zweiten Leiterplatte und der ersten Leiterplatte für das Ergebnis der Lötverbindung der oberflächenmontierten Stiftenden auf der ersten Leiterplatte keine Rolle.

Mit einem vorteilhaften Entfallen einer bekannten formschlüssigen Einpresstechnik der Stiftleiste in die zweite Leiterplatte sind mit dem erfindungsgemäßen Verfahren auch Leiterplattendicken unterhalb von zwei Millimetern zulässig. Die Gestaltung der zweiten Leiterplatte ist damit vorteilhaft - z.B. als Subbaugruppe - für kleinere Dicken zu fertigen. Ein Verbiegen dieser Subbaugruppe hat auf die Koplanarität der Anschlussleiste bzw. der der ersten Leiterplatte zuge-

wandten, in Oberflächenbauweise montierten Stiftenden keinen Einfluss. Zudem entfällt eine bislang erforderliche enge Mindesttoleranz für die Planarität der Subbaugruppe während eines Fertigungsprozesses.

5

Ein weiterer Vorteil des erfindungsgemäßen Verfahrens besteht darin, dass die Montage der zweiten auf der ersten Leiterplatte durch lediglich einen Lötvorgang erfolgt. Es entfallen somit in vorteilhafter Weise zusätzliche Lötvorgänge - z.B. mit Hilfe einer Wellenlöttechnik - bzw. Einpressvorgänge, mittels derer bislang eine Montage der Stiftleiste auf der zweiten Leiterplatte erfolgte.

10

15

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

20

25

In vorteilhafter Weise wird ein Aufschmelzlötvorgang unter Verwendung einer Lotpaste für das erfindungsgemäße Verfahren verwendet, da die Aufschmelztechnik der Stiftleiste mit der Montage heute üblicher SMD-Bauteile (Surface Mounted Device) zeitgleich erfolgen kann. Diese bevorzugte Ausgestaltung des erfindungsgemäßen Verfahrens zeichnet sich durch eine Kombination der mechanischen Vorteile von THT-Stiftleisten (Trough Hole Technology) mit dem vorzugsweise angewandten Aufschmelzlötverfahren aus. Die Stiftleiste ist gemeinsam mit SMD-Bauteilen in einem einzigen Arbeitsgang zu löten.

30

35

Ein dem Aufschmelzlötvorgang vorausgehender zusätzlicher Lötvorgang kann aus Stabilitätsgründen vorteilhaft sein. Die durch diesen Lötvorgang erzeugte Lötverbindung wird durch entsprechende Wahl des Lots bzw. der entsprechenden Prozessparameter so gestaltet, dass diese im folgenden Aufschmelzvorgang wieder aufgeschmolzen wird, um die erfindungsgemäße Wirkung mit einer Erzielung einer planen Auflage der in Oberflächenbauweise geformten Stiftenden auf der ersten Leiterplatte zu gewährleisten.

In vorteilhafter Weise sind die Stifte innerhalb der Stiftleiste durch ein Gehäuse fixiert, das an den der zweiten Leiterplatte zugewandten Seite Abstandshalter aufweist. Das Gehäuse ist vorzugsweise als ein Kunststoff- bzw. Keramikkörper ausgebildet. Die Abstandshalter sind vorzugsweise als Noppen bzw. Kunststoffnasen ausgebildet und gewährleisten ein senkrechtes Aufliegen der Stiftleiste auf der zweiten Leiterplatte sowie einen freien Lotdurchstieg, in der Fachwelt auch mit "Stand off" bezeichnet.

10

Ein Ausführungsbeispiel mit weiteren Vorteilen und Ausgestaltungen der Erfindung wird im folgenden anhand der Zeichnung näher erläutert.

15 Dabei zeigen:

Fig. 1A: ein Strukturbild zur schematischen Darstellung einer Leiterplattenverbindung in einer ersten Ansicht; und

20 Fig. 1B: ein Strukturbild zur schematischen Darstellung einer Leiterplattenverbindung in einer gegenüber der ersten Ansicht um 90° gedrehten Ansicht.

In Fig. 1A ist ein Schnitt einer ersten Leiterplatte PCB und einer zweiten Leiterplatte SUB dargestellt. Die erste Leiterplatte PCB ist beispielsweise als Hauptbaugruppe PCB, die zweite Leiterplatte ist beispielsweise aus Submodul SUB ausgeführt.

30 Die beiden Leiterplatten PCB, SUB sind mit einer Stiftleiste ST mechanisch miteinander verbunden, wobei die Verbindung koplanar unter Ausbildung eines Abstands zwischen den Leiterplatten PCB, SUB ausgebildet ist.

35 In der mit einem isolierenden Material - z.B. Kunststoff oder Keramik - ausgebildeten Stiftleiste ST verlaufen Stifte P, welche an der der Hauptbaugruppe PCB zugewandten Seite eine

Oberflächenmontage geeignete Form SMT aufweisen. Die Stiftleiste ST ist beispielsweise in einem Kunststoff- oder Keramikkörper gekapselt.

- 5 Die Stifte P werden an der dem Submodul SUB zugewandten Seite in Durchkontaktierungen TH eingeführt. Die Durchkontaktierungen TH sind beispielsweise als entsprechende Bohrungen ausgeführt, welche in einem vorausgehenden Prozess metallisiert wurden. Auf der Oberseite des Submoduls sind neben - nicht
- 10 dargestellten - Leiterbahnen auch - nicht dargestellte - metallisierte Lötstellen ("Pads") vorgesehen, in die die Metallschicht der Durchkontaktierungen TH münden.

Vor einem Durchstecken der Stifte P in die Durchkontaktierungen TH wird an den zugehörigen Lötstellen Lotpaste aufgetragen. Dieser Prozess wird in der Fachwelt auch mit "Pin in Paste" bezeichnet. Die Lotpaste wird in gleicher Weise an den für die Oberflächenmontage geformten Stifte SMT vorgesehenen - nicht dargestellten - Lötstellen an der Hauptbaugruppe PCB

15 aufgebracht. Der Pin-In-Paste-Prozess beginnt mit dem Aufbringen der Lotpaste auf die Leiterplatte SUB, welche z.B. in Siebdrucktechnik erfolgt. Ist die Aufbringung abgeschlossen, erfolgt das Aufsetzen von - nicht dargestellten - SMD-Bauelementen auf die Leiterplatte, bevor die Stifte P der

20 Stiftleiste ST in die mit Paste gefüllten Durchkontaktierungen TH eingesteckt werden. Alternativ werden die Stiftleisten vor den SMD-Bauelementen platziert.

Die mechanische und elektrische Verbindung der Stifte SMT, P auf der jeweiligen Leiterplatte PCB, SUB erfolgt in einem anschließenden Reflow- bzw. Aufschmelzlötprozess. Der Querschnitt der Durchkontaktierungen TH ist so groß gewählt, dass sich die Stifte P der Stiftleiste ST innerhalb der Durchkontaktierung TH während des Aufschmelzlötprozesses in Richtung

30 einer Normalen auf der Leiterplattenebene frei bewegen kann. Die Stiftleiste ST wird während des Aufschmelzlötvorgangs mittels Abstandshaltern D - z.B. Noppen - senkrecht auf der

35

Leiterplatte gehalten. Neben dieser Gewährleistung eines senkrechten Aufliegens bewirken die Abstandshalter D eine Einstellung eines Freiraums zwischen dem Kunststoff- oder Keramikkörper der Stiftleiste ST und den - nicht dargestellten - Leiterbahnen auf der Unterseite des Submoduls SUB. Weiterhin gewährleisten die Abstandshalter D einen freien Lotdurchstieg der aufgeschmolzenen Lotpaste innerhalb der Durchkontaktierung TH.

10 Während des Lötvorgangs in einem beispielsweise mit inertem Gas gefüllten Ofen schmilzt die an den jeweiligen Stellen aufgebrauchte Lotpaste auf und verbindet sich mit den umgebenden metallischen bzw. metallisierten Oberflächen. Bei der Stiftleiste ST schmilzt die THT-Lötstelle in der Durchkontaktierung TH auf und das Eigengewicht des Submoduls SUB drückt die für die Oberflächemontage geformten Stiftenden SMT auf der Hauptbaugruppe PCB auf die - nicht dargestellten - Pads planar auf. Dabei lösen sich vorher "eingefrorene" nicht-planare Ausprägungen in der Stiftleiste ST bzw. im Submodul SUB auf. Durch die freie Beweglichkeit der Stifte P in den Durchkontaktierungen TH ist eine Nivellierung dieser nicht-planaren Ausprägungen durch die Einwirkung des Eigengewichts des Submoduls SUB gewährleistet, so dass die für die Oberflächemontage geformten Stiftenden SMT planar und parallel auf der Ebene der Hauptbaugruppe PCB aufliegen. Nach dem Aushärten des Lots ist eine zuverlässige Lötverbindung gewährleistet.

30 Die Durchkontaktierung TH ist in der Zeichnung nach diesem erfolgten Lötvorgang mit jeweils ausgehärtetem Lot dargestellt. Auf der Unterseite sowie auf der Oberseite des Submoduls SUB haben sich auf den metallisierten, mit der Durchkontaktierung TH verbundenen Lötstellen konvexe bzw. hohlkegelförmige Lotwülste gebildet.

35

Bisher war für die Bestückung von Leiterplatten mit einer Stiftleiste ST in der Regel ein separater Arbeitsschritt er-

forderlich. Der Stiftleiste ST wurde hierbei nach dem Reflow-Löten der SMD-Bauelemente - manuell oder per Automat - eingesetzt und verlötet. Dieser Schritt entfällt mit dem erfindungsgemäßen Verfahren, was die Kosten für eine Bestückung einer Baugruppe stark reduziert.

Im folgenden wird unter weiterer Bezugnahme auf die Funktionseinheiten der Fig. 1 die Anordnung des Submoduls SUB näher erläutert.

10

In der Seitenansicht gemäß Fig. 1B ist ersichtlich, dass das Submodul SUB in der bevorzugten Ausführungsform zwei Stiftleisten ST aufweist, wodurch eine Positionierung der Stiftleiste ST bzw. des Submoduls SUB auf der Hauptbaugruppe PCB ohne weitere Positionierungseinrichtungen möglich ist. Selbstverständlich ist eine Anwendung des erfindungsgemäßen Verfahrens auch für eine Positionierung einer einzigen Stiftleiste ST durchführbar.

15

Weiterhin zeigt die Seitenansicht schematisch eine beispielhafte Geometrie der für die Oberflächemontage geformten Stifftenden SMT, die ohne weiteres durch weitere gattungsmäßig übliche Geometrien ersetzbar ist. Des Weiteren ist eine kugelförmige Ausprägung der Stiftleistenden SMT einsetzbar.

20

## Patentansprüche

1. Verfahren zur elektrischen und mechanischen Verbindung einer ersten Leiterplatte (PCB) mit einer in einem Abstand zur ersten Leiterplatte (PCB) koplanar angeordneten zweiten Leiterplatte (SUB) mittels einer mehrere Stifte (P) aufweisenden Stiftleiste (ST), mit folgenden Schritten:
- Durchführung der Stifte (P) in Durchkontaktierungen (TH) der zweiten Leiterplatte (SUB), wobei die Durchkontaktierungen (TH) einen Querschnitt aufweisen, der eine Bewegung der durchgeführten Stifte (P) senkrecht zur Ebene der Leiterplatten (PCB, SUB) gewährleistet,
  - Positionierung der für eine Oberflächenmontage geformte Stiftenden (SMT) der Stiftleiste (ST) an vorgesehenen Stellen der ersten Leiterplatte (PCB),
  - Montage der Stiftleiste (ST) auf der ersten und der zweiten Leiterplatte (PCB, SUB) mittels eines Lötvorgangs.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Lötvorgang als Aufschmelzlötvorgang erfolgt.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, vor der Durchführung der Stifte eine Aufbringung von Lotpaste auf die zweite Leiterplatte (SUB) erfolgt.
4. Verfahren nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, nach der Durchführung der Stifte ein dem Aufschmelzlötvorgang vorausgehender Lötvorgang zur Montage der Stiftleiste an der zweiten Leiterplatte (SUB) erfolgt.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, die Stifte (P) in der Stiftleiste (ST) durch ein umschließendes Gehäuse örtlich fixiert werden.

6. Verfahren nach einem der vorhergehenden Ansprüche,  
gekennzeichnet durch,  
dass ein freier Lotdurchstieg in den Durchkontaktierungen  
(TH) während des Lötvorgangs durch der Stiftleiste (ST) zuge-  
5 ordnete Abstandshalter (D) gewährleistet wird.
7. Vorrichtung zur elektrischen und mechanischen Verbindung  
einer ersten Leiterplatte (PCB) mit einer in einem Abstand  
zur ersten Leiterplatte (PCB) koplanar angeordneten zweiten  
10 Leiterplatte (SUB) mittels einer mehrere Stifte (P) aufwei-  
senden Stiftleiste (ST),  
wobei
- die Stiftleiste (ST) in der zweiten Leiterplatte (SUB) in  
Durchkontaktierungen (TH) eingeführt ist, wobei die Stift-  
15 leiste (ST) durch einen ersten Lötprozess mit der zweiten  
Leiterplatte (SUB) verbunden ist,
  - die Stiftleiste (ST) mit der ersten Leiterplatte (PCB) in  
Oberflächenbauweise mittels eines zweiten Lötprozesses  
verbunden ist,
  - 20 - die Durchkontaktierungen (TH) einen Querschnitt aufweisen,  
der während des zweiten Lötprozesses eine Bewegung der  
durchgeführten Stifte (P) senkrecht zur Ebene der Leiter-  
platten (PCB, SUB) gewährleistet.
- 25 8. Vorrichtung nach Anspruch 7,  
dadurch gekennzeichnet,  
der erste und der zweite Lötvorgang in einem Vorgang durch-  
führbar sind.
- 30 9. Vorrichtung nach einem der Ansprüche 7 oder 8,  
gekennzeichnet durch,  
eine die Stifte (P) umschließendes Gehäuse als Bestandteil  
der Stiftleiste (ST).
- 35 10. Vorrichtung nach einem der Ansprüche 7 bis 9,  
gekennzeichnet durch,

der Stiftleiste (ST) zugeordnete Abstandshalter (D) zur Gewährleistung eines freien Lotdurchstiegs in den Durchkontaktierungen (TH).

FIG 1A




FIG 1B

