

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第6804228号
(P6804228)

(45) 発行日 令和2年12月23日(2020.12.23)

(24) 登録日 令和2年12月4日(2020.12.4)

(51) Int.Cl.

A 6 1 B 5/055 (2006.01)

F 1

A 6 1 B 5/055 3 5 1

請求項の数 10 (全 20 頁)

(21) 出願番号 特願2016-151458 (P2016-151458)
 (22) 出願日 平成28年8月1日 (2016.8.1)
 (65) 公開番号 特開2018-19776 (P2018-19776A)
 (43) 公開日 平成30年2月8日 (2018.2.8)
 審査請求日 令和1年7月31日 (2019.7.31)

(73) 特許権者 594164542
 キヤノンメディカルシステムズ株式会社
 栃木県大田原市下石上1385番地
 (74) 代理人 110001771
 特許業務法人虎ノ門知的財産事務所
 (72) 発明者 小林 隆宏
 栃木県大田原市下石上1385番地 東芝
 メディカルシステムズ株式会社内
 (72) 発明者 副島 和幸
 栃木県大田原市下石上1385番地 東芝
 メディカルシステムズ株式会社内
 (72) 発明者 加藤 莊十郎
 栃木県大田原市下石上1385番地 東芝
 メディカルシステムズ株式会社内

最終頁に続く

(54) 【発明の名称】磁気共鳴イメージング装置

(57) 【特許請求の範囲】

【請求項 1】

出力する R F パルスのエンベロープに関する情報を含むデジタルの第 1 のデータ列を補間して、前記第 1 のデータ列において隣接するデジタルデータの変化量が、上限値を下回る第 2 のデータ列を生成する第 1 生成部と、

前記第 1 生成部が生成した前記第 2 のデータ列と、前記 R F パルスの搬送波に関する情報を合成して R F パルスの信号を生成し、R F アンプに出力する第 2 生成部とを備える、磁気共鳴イメージング装置。

【請求項 2】

前記第 1 生成部は、前記 R F アンプの電気的特性に応じた前記上限値の値に基づいて、前記第 2 のデータ列を生成する、請求項 1 に記載の磁気共鳴イメージング装置。

10

【請求項 3】

前記上限値を取得する取得部を更に備え、
 前記第 1 生成部は、前記取得部が取得した前記上限値に基づいて、前記第 2 のデータ列を生成する、請求項 1 に記載の磁気共鳴イメージング装置。

【請求項 4】

前記第 2 生成部は、前記第 1 生成部が前記第 2 のデータ列を生成するのに要する時間に相当する遅延時間を補償する処理を行う、請求項 1 ~ 3 のいずれか一つに記載の磁気共鳴イメージング装置。

【請求項 5】

20

前記第1生成部は、前記第1のデータ列に対して補間処理を含んだ処理を行って、前記第2のデータ列を生成する、請求項1に記載の磁気共鳴イメージング装置。

【請求項6】

前記第1生成部は、パルスシーケンスの種類又は生成される前記第1のデータ列の時間間隔のうち少なくとも一方に応じた前記補間処理を含んだ処理を行って、前記第2のデータ列を生成する、請求項5に記載の磁気共鳴イメージング装置。

【請求項7】

前記第1生成部は、前記第1のデータ列に対して補間処理を行うことにより得られたデータと、前記上限値の値に基づいて、前記第2のデータ列を生成する、請求項5に記載の磁気共鳴イメージング装置。 10

【請求項8】

前記第1生成部は、前記第1のデータ列に対してフィルタ処理を含んだ処理を行って、前記第2のデータ列を生成する、請求項1に記載の磁気共鳴イメージング装置。

【請求項9】

前記第1生成部は、パルスシーケンスの種類又は生成される前記第1のデータ列の時間間隔のうち少なくとも一方に応じた前記フィルタ処理を含んだ処理を行って、前記第2のデータ列を生成する、請求項8に記載の磁気共鳴イメージング装置。

【請求項10】

前記第2生成部は、前記RFパルスの信号をデジタルデータで生成した後、デジタルアナログ変換を行い変換後のアナログデータを前記RFアンプに出力する、請求項1に記載の磁気共鳴イメージング装置。 20

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、磁気共鳴イメージング装置に関する。

【背景技術】

【0002】

磁気共鳴イメージング装置において、RF(Radio Frequency)パルスを生成するために、例えばDDS(Direct Digital Synthesizer)等の送信技術が用いられることがある。かかる場合、まず出力予定のRFパルスのエンベロープに関するデジタルデータが、RFパルスのベースバンドの周波数帯域により定められる一定の時間間隔(例えば1μ秒間隔等)で生成され、生成された一定の時間間隔のデジタルデータを基に、RFパルスが生成される。 30

【0003】

しかし、DDSを用いて、例えばUTE(ultrashort TE)等、ベースバンド周波数の大きい、言い換えると短期間に値が大きく変化するパルスを生成しようとすると、前述のデジタルデータ一つ一つの波高値が大きくなり、スリューレートが大きくなる。スリューレートの高い入力がRFアンプに入力されると、過渡現象によりRFパルスの出力が増加し、RFアンプに対する負荷が増大する。

【先行技術文献】

40

【特許文献】

【0004】

【特許文献1】特許第3452395号

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明が解決しようとする課題は、RFアンプに対する負荷を軽減させながらRFパルスを生成することのできる磁気共鳴イメージング装置を提供することである。

【課題を解決するための手段】

【0006】

50

実施形態に係る磁気共鳴イメージング装置は、第1生成部と、第2生成部とを備える。第1生成部は、出力するRFパルスのエンベロープに関する情報を含むデジタルの第1のデータ列を補間して、前記第1のデータ列において隣接するデジタルデータの変化量が、上限値を下回る第2のデータ列を生成する。第2生成部は、前記第1生成部が生成した前記第2のデータ列と、前記RFパルスの搬送波に関する情報を合成してRFパルスの信号を生成し、RFアンプに出力する。

【図面の簡単な説明】

【0007】

【図1】図1は、実施形態に係る磁気共鳴イメージング装置の構成を示すブロック図である。

10

【図2】図2は、実施形態に係るRFパルス生成回路の構成を示すブロック図である。

【図3】図3は、第1の実施形態に係る磁気共鳴イメージング装置の背景について説明した図である。

【図4】図4は、第1の実施形態に係る磁気共鳴イメージング装置の背景について説明した図である。

【図5】図5は、第1の実施形態に係る磁気共鳴イメージング装置の背景について説明した図である。

【図6】図6は、第1の実施形態に係る磁気共鳴イメージング装置の背景について説明した図である。

【図7】図7は、スリューレートリミッタを用いない磁気共鳴イメージング装置の構成について説明した図である。

20

【図8】図8は、第1の実施形態に係る磁気共鳴イメージング装置の構成について説明した図である。

【図9】図9は、第1の実施形態に係る磁気共鳴イメージング装置の行う処理の流れについて説明したフローチャートである。

【図10】図10は、第1の実施形態に係る磁気共鳴イメージング装置の行う処理について説明した図である。

【図11】図11は、第1の実施形態に係る磁気共鳴イメージング装置の行う処理について説明した図である。

【図12】図12は、第1の実施形態の第1の変形例に係る磁気共鳴イメージング装置の構成について説明した図である。

30

【図13】図13は、第1の実施形態の第1の変形例に係る磁気共鳴イメージング装置の行う処理の流れについて説明したフローチャートである。

【図14】図14は、第1の実施形態の第2の変形例に係る磁気共鳴イメージング装置の構成について説明した図である。

【図15】図15は、第1の実施形態の第2の変形例に係る磁気共鳴イメージング装置の行う処理の流れについて説明したフローチャートである。

【発明を実施するための形態】

【0008】

以下、添付図面を用いて、実施形態に係る磁気共鳴イメージング装置を詳細に説明する。

40

【0009】

(第1の実施形態)

図1及び図2を用いて、第1の実施形態に係る磁気共鳴イメージング装置の全体構成について説明する。図1は、第1の実施形態に係る磁気共鳴イメージング装置の構成を示すブロック図である。図2は、実施形態に係るRFパルス生成回路の構成を示すブロック図である。すなわち、図2は、図1におけるRFパルス生成回路200をより詳細に説明した図である。

【0010】

図1に示すように、磁気共鳴イメージング装置100は、静磁場磁石101と、シムコ

50

イル 130 と、傾斜磁場コイル 102 と、傾斜磁場電源 103 と、寝台 104 と、寝台制御回路 105 と、送信コイル 106 と、送信回路 107 と、受信コイル 108 と、受信回路 109 と、シーケンス制御回路 110 と、計算機システム 120 と、RF パルス生成回路 200 を備える。なお、磁気共鳴イメージング装置 100 に被検体 P (例えば、人体) は含まれない。

【 0011 】

静磁場磁石 101 は、中空の円筒形状に形成された磁石であり、内部の空間に一様な静磁場を発生する。静磁場磁石 101 は、例えば、永久磁石、超伝導磁石等である。

【 0012 】

シムコイル 130 は、静磁場磁石 101 の内側において中空の円筒形状に形成されたコイルであり、図示されないシムコイル電源に接続され、シムコイル電源から供給される電源により、静磁場磁石 101 が発生した静磁場を均一化する。

【 0013 】

傾斜磁場コイル 102 は、中空の円筒形状に形成されたコイルであり、静磁場磁石 101 及びシムコイル 130 の内側に配置される。傾斜磁場コイル 102 は、図 2 に示されているように、互いに直交する X , Y , Z の各軸に対応する 3 つのコイル (X 軸傾斜磁場コイル 102x 、 Y 軸傾斜磁場コイル 102y 、 Z 軸傾斜磁場コイル 102z) が組み合わせて形成されており、これら 3 つのコイルは、傾斜磁場電源 103 から個別に電流を受けて、 X , Y , Z の各軸に沿って磁場強度が変化する傾斜磁場を発生させる。なお、 Z 軸方向は、静磁場と同方向とする。また、 Y 軸方向は、鉛直方向とし、 X 軸方向は、 Z 軸及び Y 軸に垂直な方向とする。

【 0014 】

なお、傾斜磁場コイル 102 によって発生する X , Y , Z 各軸の傾斜磁場は、例えば、スライス選択用傾斜磁場 Gs 、位相エンコード用傾斜磁場 Ge 、及びリードアウト用傾斜磁場 Gr を形成する。スライス選択用傾斜磁場 Gs は、任意に撮像断面を決めるために利用される。位相エンコード用傾斜磁場 Ge は、空間的位置に応じて MR 信号の位相を変化させるために利用される。リードアウト用傾斜磁場 Gr は、空間的位置に応じて MR 信号の周波数を変化させるために利用される。

【 0015 】

傾斜磁場電源 103 は、傾斜磁場コイル 102 に電流を供給する。

【 0016 】

寝台 104 は、被検体 P が載置される天板 104a を備え、寝台制御回路 105 による制御のもと、天板 104a を、被検体 P が載置された状態で撮像口内へ挿入する。通常、寝台 104 は、長手方向が静磁場磁石 101 の中心軸と平行になるように設置される。寝台制御回路 105 は、計算機システム 120 による制御のもと、寝台 104 を駆動して天板 104a を長手方向及び上下方向へ移動する。

【 0017 】

送信コイル 106 は、傾斜磁場コイル 102 の内側に配置され、送信回路 107 から RF (Radio Frequency) パルスの供給を受けて、高周波磁場を発生する。送信回路 107 は、対象とする原子核の種類及び磁場の強度で決まるラーモア周波数に対応する RF パルスを送信コイル 106 に供給する。

【 0018 】

受信コイル 108 は、傾斜磁場コイル 102 の内側に配置され、高周波磁場の影響によって被検体 P から発せられる MR 信号を受信する。受信コイル 108 は、MR 信号を受信すると、受信した MR 信号を受信回路 109 へ出力する。例えば、受信コイル 108 は、 1 以上、典型的には複数のコイルエレメントを有するコイルアレイである。

【 0019 】

受信回路 109 は、受信コイル 108 から出力される MR 信号に基づいて MR データを生成する。具体的には、受信回路 109 は、受信コイル 108 から出力される MR 信号に対して、前置增幅、中間周波変換、位相検波、低周波增幅、フィルタリング等の各種信号

10

20

30

40

50

処理を施した後、各種信号処理が施されたデータに対してアナログ/デジタル変換する。これにより、受信回路 109 は、デジタル化された複素数データである MR データを生成する。受信回路 109 が生成した MR データは、生データとも呼ばれる。

【0020】

また、受信回路 109 は、生成した MR データをシーケンス制御回路 110 へ送信する。なお、受信回路 109 は、静磁場磁石 101 や傾斜磁場コイル 102 等を備える架台装置側に備えられていてもよい。

【0021】

ここで、第 1 の実施形態において、受信コイル 108 の各コイルエレメントから出力される MR 信号は、適宜分配合成されることで、チャネル等と呼ばれる単位で受信回路 109 に出力される。このため、MR データは、受信回路 109 以降の後段の処理においてチャネル毎に取り扱われる。

10

【0022】

コイルエレメントの総数とチャネルの総数との関係は、同一の場合もあれば、コイルエレメントの総数に対してチャネルの総数が少ない場合、あるいは反対に、コイルエレメントの総数に対してチャネルの総数が多い場合もある。なお、分配合成のタイミングは、上述したタイミングに限られるものではない。MR 信号若しくは MR データは、後述する画像生成機能 122 による処理の前までに、チャネル単位に分配合成されればよい。

【0023】

シーケンス制御回路 110 は、計算機システム 120 から送信される撮像シーケンスの情報に基づいて、傾斜磁場電源 103、送信回路 107 及び受信回路 109 を駆動することによって、被検体 P の撮像を行う。

20

【0024】

撮像シーケンスとは、磁気共鳴イメージング装置 100 による検査に含まれる複数のプロトコルそれぞれに対応するパルスシーケンスを指す。撮像シーケンスの情報には、傾斜磁場電源 103 が傾斜磁場コイル 102 に供給する電源の強さや電源を供給するタイミング、送信回路 107 が送信コイル 106 に送信する RF パルスの強さや RF パルスを印加するタイミング、受信回路 109 が MR 信号を検出するタイミング等が定義される。

【0025】

なお、シーケンス制御回路 110 は、傾斜磁場電源 103、送信回路 107 及び受信回路 109、シムコイル電源等を駆動して被検体 P を撮像した結果、受信回路 109 から MR データを受信すると、受信した MR データを計算機システム 120 へ転送する。

30

【0026】

計算機システム 120 は、磁気共鳴イメージング装置 100 の全体制御や、データ収集、画像生成等を行う。計算機システム 120 は、処理回路 150、記憶回路 123、入力装置 124、ディスプレイ 125 を備える。また、処理回路 150 は、インターフェース機能 121、画像生成機能 122、制御機能 126 を有する。

【0027】

インターフェース機能 121、画像生成機能 122、制御機能 126 にて行われる各処理機能は、コンピュータによって実行可能なプログラムの形態で記憶回路 123 へ記憶されている。処理回路 150 はプログラムを記憶回路 123 から読み出し、実行することで各プログラムに対応する機能を実現するプロセッサである。換言すると、各プログラムを読みだした状態の処理回路 150 は、図 1 の処理回路 150 内に示された各機能を有することになる。なお、図 1 においては単一の処理回路 150 にて、インターフェース機能 121、画像生成機能 122、制御機能 126 にて行われる処理機能が実現されるものとして説明したが、複数の独立したプロセッサを組み合わせて処理回路 150 を構成し、各プロセッサがプログラムを実行することにより機能を実現するものとしても構わない。

40

【0028】

換言すると、上述のそれぞれの機能がプログラムとして構成され、1 つの処理回路が各プログラムを実行する場合であってもよいし、特定の機能が専用の独立したプログラム実

50

行回路に実装される場合であってもよい。

【0029】

上記説明において用いた「プロセッサ」という文言は、例えば、CPU(Central Processing Unit)、GPU(Graphical Processing Unit)或いは、特定用途向け集積回路(Application Specific Integrated Circuit:ASIC)、プログラマブル論理デバイス(例えば、単純プログラマブル論理デバイス(Simple Programmable Logic Device:SPLD)、複合プログラマブル論理デバイス(Complex Programmable Logic Device:CPLD)、及びフィールドプログラマブルゲートアレイ(Field Programmable Gate Array:FPGA))等の回路を意味する。プロセッサは記憶回路123に保存されたプログラムを読み出し実行することで機能を実現する。なお、記憶回路123にプログラムを保存する代わりに、プロセッサの回路内にプログラムを直接組み込むよう構成しても構わない。この場合、プロセッサは回路内に組み込まれたプログラムを読み出し実行することで機能を実現する。なお、寝台制御回路105、送信回路107、受信回路109、後述する図2のRFパルス生成回路200(例えば、制御回路201、取得回路202、第1生成回路203、シリューレートリミッタ203a、補間回路203b、フィルタ回路203c、第2生成回路204、デジタルアナログ変換回路205、増幅回路206、遅延補償回路207)等も同様に、上記のプロセッサなどの電子回路により構成される。

10

20

【0030】

処理回路150は、インターフェース機能121により、撮像シーケンスの情報をシーケンス制御回路110へ送信し、シーケンス制御回路110からMRデータを受信する。また、処理回路150は、インターフェース機能121を通じて、MRデータを受信すると、受信したMRデータを記憶回路123に格納する。

【0031】

処理回路150は、画像生成機能122により、インターフェース機能121を通じて受信したMRデータや、記憶回路123に保管されたデータを用いて、画像の生成を行う。なお、処理回路150は、画像生成機能122によって得られた画像は、必要に応じてディスプレイ125や記憶回路123に送信する。

30

【0032】

処理回路150は、制御機能126により、磁気共鳴イメージング装置100の全体制御を行う。例えば、処理回路150は、制御機能126により、入力装置124を介して操作者から入力される撮像条件に基づいて撮像シーケンスの情報を生成し、生成した撮像シーケンスの情報をシーケンス制御回路110に送信することによって撮像を制御する。

【0033】

記憶回路123は、処理回路150がインターフェース機能121を通じて受信したMRデータや、画像生成機能122により生成された画像データ等を記憶する。例えば、記憶回路123は、RAM(Random Access Memory)、フラッシュメモリ等の半導体メモリ素子、ハードディスク、光ディスク等である。

40

【0034】

入力装置124は、操作者からの各種指示や情報入力を受け付ける。入力装置124は、例えば、マウスやトラックボール等のポインティングデバイス、あるいはキーボード等の入力デバイスである。

【0035】

ディスプレイ125は、処理回路150における制御機能126による制御のもと、画像データ等の各種の情報を表示する。ディスプレイ125は、例えば、液晶表示器等の表示デバイスである。

【0036】

RFパルス生成回路200は、計算機システム120、シーケンス制御回路110及び

50

送信回路 107 等に接続され、計算機システム 120 から受信した命令や、シーケンス制御回路 110 から受信したシーケンスに関する情報に基づいて、RF パルスを生成し、生成した RF パルスを送信回路 107 に送信する回路である。RF パルス生成回路 200 のより詳細な構成は図 2 に示されている。図 2 は、実施形態に係る RF パルス生成回路の構成を示すブロック図である。

【0037】

図 2 に示されているように、RF パルス生成回路 200 は、制御回路 201、取得回路 202、第 1 生成回路 203、第 2 生成回路 204、デジタルアナログ変換 (D A C (Digital Analog Converter) 回路 205)、増幅回路 206、遅延補償回路 207 を備える。第 1 生成回路 203 は、スリューレートリミッタ 203a、補間回路 203b、フィルタ回路 203c を備える。
10

【0038】

なお、取得回路 202、第 1 生成回路 203、第 2 生成回路 204 は、それぞれ取得部、第 1 生成部、第 2 生成部の一例である。

【0039】

制御回路 201 は、例えばシーケンス制御回路 110 から、実行するパルスシーケンスに係る情報を取得し、取得したデータに基づいて、出力対象の RF パルスのエンベロープデータを、取得回路 202 に供給する回路である。取得回路 202 は、RF パルスのエンベロープデータを、制御回路 201 から取得する回路である。
20

【0040】

第 1 生成回路 203 は、取得回路 202 が取得した RF パルスのエンベロープデータに対して、スリューレートリミッタ 203a、補間回路 203b、フィルタ回路 203c のうち少なくとも一つの回路により所定の処理を行って、例えばスリューレートが小さくなつた RF パルスのエンベロープデータである第 2 のデータを生成する回路である。第 1 生成回路 203 の行う処理の詳細については後述する。

【0041】

第 2 生成回路 204 は、RF パルスのエンベロープデータに RF パルスの搬送波を加えて、RF パルスのデータを生成する回路である。デジタルアナログ変換 (D A C) 回路 205 は、デジタルアナログ変換処理を行ってデジタル信号をアナログ信号に変換する回路である。
30

【0042】

増幅回路 206 は、例えば RF アンプであり、入力信号を増幅して、増幅された出力信号を出力する回路である。遅延補償回路 207 は、第 2 生成回路 204 においてエンベロープデータと搬送波とが望ましいタイミングで加算されるように、第 1 生成回路 203 の行う処理に要する時間を考慮した遅延補償処理を行うための回路である。遅延補償回路 207 の処理については後述する。

【0043】

以上のように、実施形態に係る磁気共鳴イメージング装置 100 の全体構成について説明した。続いて、実施形態に係る磁気共鳴イメージング装置 100 に係る背景について簡単に説明する。
40

【0044】

磁気共鳴イメージング装置において、RF (Radio Frequency) パルスを生成するために、例えば DDS (Direct Digital Synthesizer) 等の送信技術が用いられることがある。かかる場合、まず出力予定の RF パルスのエンベロープに関するデジタルデータが、RF パルスのベースバンドの周波数帯域により定められる一定の時間間隔 (例えば 1 μ 秒間隔等) で生成され、生成された一定の時間間隔のデジタルデータを基に、RF パルスが生成される。

【0045】

しかし、DDS を用いて、例えば UTE (ultrashot TE) 等、ベースバンド周波数の大きい、すなわち短期間に値が大きく変化するパルスを生成しようとすると、
50

前述のデジタルデータ一つの波高値が大きくなり、スリューレート（信号値の時間変化率）が大きくなる。スリューレートの高い入力がRFアンプに入力されると、過渡現象によりRFパルスの出力が増加（オーバーシュート）し、RFアンプに対する負荷が増大する。なお、RFパルスの波高の立ち上がりを単純になだらかにしてしまうのでは、本来出力したいRF波形を出せないことがある。

【0046】

かかる状況について、図3～図6を用いて説明する。図3～図6は、第1の実施形態に係る磁気共鳴イメージング装置の背景について説明した図である。

【0047】

図3は、增幅回路206の典型的な応答をモデル化したものである。時刻をtとし、図3に示されているように、入力信号をf(t)とし、アンプの増幅率をAとし、帰還回路の減衰率をHとすると、出力信号F(t)は、 $F(t) = (1 / (H + 1/A)) \times f(t)$ とあらわされる。入力信号が時間依存する場合、入力信号f(t)のスリューレートが高い場合、出力信号F(t)が、過渡応答を示す場合がある。

10

【0048】

図4は、入力信号のスリューレートが「小」の場合の、出力信号の時間変化の一例である。横軸は時刻を表し、縦軸は出力信号の振幅を表す。かかる場合入力信号のスリューレートが「小」であるので、帰還により、出力信号が短時間で安定する。

【0049】

一方、図5は、入力信号のスリューレートが「大」の場合の、出力信号の時間変化の一例である。横軸は時刻を表し、縦軸は出力信号の振幅を表す。かかる場合、アンプの増幅率と帰還回路のインピーダンスによっては、出力信号が安定せず、過渡現象が生じる。

20

【0050】

このように、過渡現象が生じると、增幅回路206が破損しやすくなったり、または保護回路が作動することにより、システムダウンが生じたりすることがある。従って、増幅回路206への入力信号のスリューレートは増幅回路206に適した値となることが望ましい。

【0051】

図6は、DDSにより生成される信号データと、RFアンプへと出力されるデータとの関係の典型例を示している。横軸は時刻を表し、縦軸は信号強度を表す。データ信号50a、50b、50c、50d、50e、50f、50g、50h、50iは、DDSにより生成されるRFパルスのエンベロープデータを表す。実線で示されている波形1は、RFパルスのエンベロープデータを基に生成され、後段の回路に出力される波形の典型例を示している。

30

【0052】

DDSにより生成されるエンベロープデータは、図6に例示されているように、例えば一定の時間間隔（例えば $1\mu s$ ）で生成される。ハードウェアの制限から、これらのエンベロープデータの転送速度に上限があるので、エンベロープデータの時間間隔は、例えば所定の時間間隔を下回らない。かかる場合、エンベロープデータを基に生成される波形は、例えば波形1のように、矩形状になり、スリューレートが大きい波形になる。このような波形がRFアンプに入力されると、RFアンプの負荷が大きいことから、RFアンプに入力される波形は、RFアンプが応答可能なスリューレート、すなわち、スリューレートが小さい波形であることが望ましい。

40

【0053】

次に、図7を用いて、スリューレートリミッタを用いない場合の、RFパルス生成回路200の行う処理の流れについて説明する。図7は、スリューレートリミッタを用いない場合の磁気共鳴イメージング装置100の構成について説明した図である。

【0054】

図7において、制御回路201、取得回路202、第2生成回路204、デジタルアナログ変換回路205、増幅回路206は、それぞれ図2の制御回路201、取得回路20

50

2、第2生成回路204、デジタルアナログ変換回路205、增幅回路206に対応する。矢印10は、RF波形のエンベロープデータの流れを表す。

【0055】

まず、制御回路201は、シーケンス制御回路110から、実行するパルスシーケンスに係る情報を取得する。一方、制御回路201は、計算機システム120から、例えばユーザの命令などの情報を取得する。制御回路201が取得する情報の一例としては、例えば、出力対象のRFパルスのエンベロープの種類を表す情報（例えば、どのような形のエンベロープであるか）、出力対象のRFパルスのエンベロープに関するパラメータ（例えば、波高、印加タイミング、印加時間等）、出力対象のRFパルスの搬送波に関するパラメータ（例えば、ラーモア周波数、搬送波の強度）、RFアンプの電気的特性に関するパラメータ、スリューレートの上限値等の情報である。続いて、制御回路201は、矢印10に示されているように、RFパルスのエンベロープに関する情報を取得回路202に出力する。前述したように、ハードウェアの制限から、これらのエンベロープデータの転送速度に上限があるので、エンベロープデータの時間間隔は、例えば所定の時間間隔を下回らない時間間隔となる。

【0056】

取得回路202は、制御回路201から、RFパルスのエンベロープに関する情報を取得する。取得回路202は、取得したRFパルスのエンベロープに関する情報に基づいて、RFパルスのエンベロープ信号を生成し、生成したRFパルスのエンベロープ信号を、第2生成回路204に出力する。例えば、取得回路202は、図6のデータ信号50a、50b、50c、50d、50e、50f、50g、50h、50iをRFパルスのエンベロープに関する情報として制御回路201から取得し、波形1を第2生成回路204に出力する。

【0057】

続いて、第2生成回路204は、入力されたエンベロープ信号を、搬送周波数信号にのせて、RFパルスの信号を生成し、生成した信号を、デジタルアナログ変換回路205に出力する。デジタルアナログ変換回路205は、デジタルデータである入力された信号を、アナログ信号に変換し、增幅回路206に出力する。增幅回路206は、入力されたアナログ信号を増幅し、出力された信号を、送信回路107に出力する。

【0058】

スリューレートリミッタを用いない場合の構成の場合、前述のように、RFアンプの付加が大きくなりうる。かかる背景に鑑みて、実施形態に係るRFパルス生成回路200は、RFパルスのエンベロープデータと、パルスの満たすべきスリューレートの値の上限値とに基づいて、スリューレートの最大値が低減されたエンベロープデータを生成する。これにより、データの波高を大きく保ったまま、スリューレートを低減することができ、この結果RFアンプに対する負荷を軽減させることができる。

【0059】

かかる構成について、図8、図10、図11を適宜参照しながら、図9を用いて説明する。図8は、第1の実施形態に係る磁気共鳴イメージング装置100の構成について説明した図である。図9は、第1の実施形態に係る磁気共鳴イメージング装置100の行う処理の流れについて説明したフローチャートである。図10及び図11は、第1の実施形態に係る磁気共鳴イメージング装置100の行う処理について説明した図である。

【0060】

図8において、制御回路201、取得回路202、第1生成回路203、スリューレートリミッタ203a、第2生成回路204、デジタルアナログ変換回路205、增幅回路206は、それぞれ図2の制御回路201、取得回路202、第1生成回路203、スリューレートリミッタ203a、第2生成回路204、デジタルアナログ変換回路205、增幅回路206に対応する。矢印11は、RF波形エンベロープデータの流れを表す。矢印12は、スリューレート上限値の情報の流れを表す。

【0061】

10

20

30

40

50

はじめに、制御回路 201 は、シーケンス制御回路 110 から、実行するパルスシーケンスに係る情報を取得する。また、制御回路 201 は、計算機システム 120 から、例えばユーザの命令などの情報を取得する。制御回路 201 が取得する情報の一例としては、すでに述べたように、例えば、出力対象の RF パルスのエンベロープの種類を表す情報（例えば、どのような形のエンベロープであるか）、出力対象の RF パルスのエンベロープに関するパラメータ（例えば、波高、印加タイミング、印加時間等）、出力対象の RF パルスの搬送波に関するパラメータ（例えば、ラーモア周波数、搬送波の強度）、RF アンプの電気的特性に関するパラメータ、後述する第 1 のデータから生成されるデータ列の満たすべきスリューレートの上限値の値等の情報である。制御回路 201 は、取得した情報に基づいて、出力する RF パルスのエンベロープに関する情報を含む第 1 のデータを生成する（ステップ S100）。制御回路 201 は、取得回路 202 に対して、矢印 11 に示されているように、出力する RF パルスのエンベロープに関する情報を含む第 1 のデータを出力する。また、制御回路 201 は、取得回路 202 に対して、矢印 12 に示されているように、スリューレートの上限値の値を出力する。

【0062】

続いて、取得回路 202 は、出力する RF パルスのエンベロープに関する情報を含む第 1 のデータを取得する（ステップ S110）。例えば、取得回路 202 は、図 6 のデータ信号 50a、50b、50c、50d、50e、50f、50g、50h、50i を、出力する RF パルスのエンベロープに関する情報として制御回路 201 から取得する。続いて、第 1 生成回路 203 は、取得回路 202 がステップ S110 において取得した第 1 のデータと、第 1 のデータから生成されるデータ列の満たすべきスリューレートの上限値の値とに基づいて、第 2 のデータを生成する（ステップ S120）。

【0063】

具体的には、ステップ S120 の処理が行われなかった場合、生成される第 2 のデータの波形は、後述する図 10 の波形 1 のように、例えば階段関数のような形状となり、スリューレートが大きくなる。従って、第 1 生成回路 203 は、ステップ S120 の処理を行うことにより、生成される第 2 のデータの波形のスリューレートを低減することができる。なお、第 1 生成回路 203 においては、ハードウェアなどにおける制限が DDS に比較して緩やかであるので、取得回路 202 が取得したエンベロープに関する情報の時間間隔（例えばデータ信号 50a とデータ信号 50b との時間間隔）より短い時間間隔に対して、データ処理を行うことができる。

【0064】

まず、ステップ S120 の処理の第 1 の例として、図 8 に示されているように、第 1 生成回路 203 が、スリューレートリミッタ 203a を用いて第 2 のデータを生成する場合について説明する。すなわち、第 1 生成回路 203 は、スリューレートリミッタ 203a を用いた処理を第 1 のデータに対して行うことにより、スリューレートが取得したスリューレートの上限値の値を超えないようなデータである第 2 のデータを生成する。

【0065】

スリューレートリミッタ 203a の例示的な構成としては、スリューレートリミッタ 203a は、入力信号のスリューレートの大きさを検出する検出回路と、大きいスリューレートが検出されたとき、入力信号に対してネガティブフィードバックをかける（または検出された信号を除去する）フィードバック回路とからなる。検出回路、フィードバック回路は、それぞれ例えばアナログ回路におけるコイル、及び作動増幅器に対応するデジタル回路である。スリューレートリミッタ 203a は、例えば所定のスリューレートの上限値を超えた信号を完全にカットしてもよいし、また所定のスリューレートの上限値を超えた信号の大きさを抑制してもよい。この結果、スリューレートリミッタ 203a は、第 1 のデータと比較してスリューレートの大きさが小さくなったデータである第 2 のデータを出力する。

【0066】

次に、ステップ S120 の処理の第 2 の例として、図 10 及び図 11 を用いて、第 1 生

10

20

30

40

50

成回路 203 が、補間回路 203b を用いて第 2 のデータを生成する場合について説明する。

【0067】

図 10において、横軸は時刻を表し、縦軸は信号強度を表す。図 6と同様に、データ信号 50a、50b、50c、50d、50e、50f、50g、50h、50i は、出力予定のRFパルスのエンベロープに関する情報を含む第1のデータのデータ点一つ一つを表している。波形 1 は、補間処理がなかったと仮定した場合に出力されるデータを表す。点線は、第1生成回路 203 が第1のデータに対して補間処理を含んだ処理を行って生成した第2のデータを表している。線分 70、線分 71、線分 72、線分 73、線分 74、線分 75、線分 76、線分 77 は、点線の一部分をそれぞれ取り出したものである。第2のデータは、例えば図 11 に示された補間処理に基づいて生成される。
10

【0068】

図 11において、横軸は時刻を表し、縦軸は信号強度を表す。図 6と同様に、データ信号 50a、50b、50c、50d、50e、50f、50g、50h、50i 等の黒丸は、出力予定のRFパルスのエンベロープに関する情報を含む第1のデータのデータ点一つ一つを表している。点 51a、点 51b、点 51c、点 51d、点 51e、51f、点 51g 等の白丸は、補間処理が行われた点を表している。区間 61、区間 62、及び区間 63 は、それぞれデータ信号 50b、50e、50f から、データ信号 50c、50f、50g までの時間区間を示している。
20

【0069】

ステップ S120において、第1生成回路 203 は、データ信号を取得回路 202 を通じて取得すると、現に取得したデータ点と、その前に取得したデータ点との間で補間処理を行う。例えば、第1生成回路 203 は、データ信号 50a とデータ信号 50b とを取得すると、データ信号 50a とデータ信号 50b との間に線形補間を行って、点 51a、点 51b、点 51c、点 51d、点 51e、点 51f、点 51g 等の点を生成する。
20

【0070】

続いて、第1生成回路 203 は、行われた補間処理の結果に基づいて、スリューレートの大きさが低減されたデータである第2のデータを生成する。例えば、データ信号 50b の時刻～データ信号 50c の時刻において、第1生成回路 203 は、行われた補間処理の結果に基づいて、例えば線分 70 のように、信号値の大きさが目標値であるデータ信号 50b の大きさに達するまで、ゆるやかに信号値の大きさが増加していくようなデータを第2のデータとして生成する。第1生成回路 203 は、線分 70 の傾きを、例えば、点 51g とデータ信号 50b とを結ぶ直線の傾きとする。別の例として、第1生成回路 203 は、線分 70 の傾きを、例えば、データ信号 50a とデータ信号 50b とを結ぶ直線の傾きとする。信号値の大きさが目標値であるデータ信号 50b の大きさに達すると、第1生成回路 203 は、線分 71 のように信号値をデータ信号 50b の値で固定するようなデータを第2のデータとして生成する。
30

【0071】

同様に、データ信号 50c の時刻～データ信号 50d の時刻において、第1生成回路 203 は、区間 61 における補間処理の結果に基づいて、例えば線分 72 のように、信号値の大きさが目標値であるデータ信号 50c の大きさに達するまで、ゆるやかに信号値の大きさが増加していくようなデータを第2のデータとして生成する。信号値の大きさが目標値であるデータ信号 50c に達すると、第1生成回路 203 は、線分 73 のように信号値をデータ信号 50c の値で固定するようなデータを第2のデータとして生成する。
40

【0072】

同様に、データ信号 50f の時刻～データ信号 50g の時刻において、第1生成回路 203 は、区間 62 における補間処理の結果に基づいて、例えば線分 74 のように、信号値の大きさが目標値であるデータ信号 50f の大きさに達するまで、ゆるやかに信号値の大きさが減少していくようなデータを第2のデータとして生成する。信号値の大きさが目標値であるデータ信号 50f に達すると、第1生成回路 203 は、線分 75 のように信号値
50

をデータ信号 50 f の値で固定するようなデータを第2のデータとして生成する。

【0073】

同様に、データ信号 50 g の時刻～データ信号 50 h の時刻において、第1生成回路 203 は、区間 63 における補間処理の結果に基づいて、例えば線分 76 のように、信号値の大きさが目標値であるデータ信号 50 g の大きさに達するまで、ゆるやかに信号値の大きさが減少していくようなデータを第2のデータとして生成する。信号値の大きさが目標値であるデータ信号 50 g に達すると、第1生成回路 203 は、線分 77 のように信号値をデータ信号 50 g の値で固定するようなデータを第2のデータとして生成する。

【0074】

このように、第1生成回路 203 は、第1のデータに対して補間処理を含んだ処理を行って、第2のデータを生成する。10

【0075】

なお、補間処理は線形補間に限らず、対数補間、指数補間、スプライン補間、ラグランジュ補間等、他の種類の補間が用いられてもよい。また、第1生成回路 203 は、第1のデータの種類に応じた補間処理を含んだ処理を行って、第2のデータを生成してもよい。ここで、第1のデータの種類とは、例えばパルスシーケンスの種類や、生成される第1のデータの時間間隔の大小等を意味する。例えば、第1生成回路 203 は、信号値が大きく変化するような波形の場合には対数補間を用い、通常の波形の場合には線形補間を用いる。また、別の例として、第1生成回路 203 は、波形に対して高精度が要求される場合にはスプライン補間を用い、通常の場合には線形補間を用いる。20

【0076】

次に、ステップ S120 の処理の第3の例として、第1生成回路 203 が、フィルタ回路 203c を用いて第2のデータを生成する場合について説明する。すなわち、第1生成回路 203 は、第1のデータに対してフィルタ処理を含んだ処理を行って、第2のデータを生成する。

【0077】

ここで、フィルタ回路 203c の具体例としては、例えばスマージングフィルタや移動平均フィルタの処理を行うフィルタ回路である。また、フィルタ回路 203c の別の具体例としては、ローパスフィルタとして機能するフィルタ回路であってもよい。

【0078】

また、第1生成回路 203 は、第1のデータの種類に応じたフィルタ処理を含んだ処理を行って、第2のデータを生成する。前述のように、第1のデータの種類の具体例としては、例えばパルスシーケンスの種類や、生成される第1のデータの時間間隔の大小等が挙げられる。かかる処理の一例として、例えば、第1生成回路 203 は、第1のデータの種類に応じて、ローパスフィルタのカットオフ周波数を変化させる。30

【0079】

このように、ステップ S120 の処理が完了すると、第1生成回路 203 は、第2生成回路 204 に、生成した第2のデータを出力する。続いて、第2生成回路 204 は、第1生成回路 203 が生成した第2のデータと、出力する RF パルスの搬送波に関する情報に基づいて、RF パルスの信号を生成する（ステップ S130）。40

【0080】

続いて、デジタルアナログ変換回路 205 は、生成された RF パルスの信号に対してデジタルアナログ変換（D A C）を行いアナログデータを生成し、変換後のアナログデータを RF アンプ（增幅回路 206）に出力する。（ステップ S140）。RF アンプ（增幅回路 206）は、変換後のアナログデータを増幅して、RF パルスを生成する（ステップ S150）。換言すると、第2生成回路 204 が、RF パルスの信号をデジタルデータで生成した後、デジタルアナログ変換が行われ、変化後のアナログデータが、RF アンプ（增幅回路 206）に出力される。なお、エンベロープのデータと搬送波のデータを合わせた RF パルスをデジタルデータで生成する場合は、エンベロープのデータのみをデジタルデータで生成し、デジタルアナログ変換を行ったあとアナログで搬送波と合成して RF パ50

ルスを生成する場合と比較して、出力波形が安定しやすいという利点がある。

【0081】

以上のように、第1の実施形態の磁気共鳴イメージング装置100によれば、RFアンプに対する負荷を軽減させながらRFパルスを生成することができる。より具体的には、例えば、スリューレートの大きい信号が增幅回路206(RFアンプ)に入力されることにより、オーバーシューティング等により不要なパルスが発生することを抑制することができる。また、パルス幅の短いパルスを出力する場合においても、パルスの立ち上がり速度を遅くすることなく、安定したRFパルスの波形を出力することができる。なお、例えば傾斜磁場波形を生成する場合と比較して、RFパルスを生成する場合においては、スリューレートリミッタを用いた処理に加えて、エンベロープデータを搬送波に乗せる処理が¹⁰、スリューレートリミッタを用いた処理の後に行われる。

【0082】

実施形態はこれに限られない。一例として、RFアンプに出力可能なスリューレートの最大値は、RFアンプごと(例えば、製造メーカーやRFアンプの型番)に異なっている。従って、ステップS120において、第1生成回路203は、ステップS140において出力するRFアンプの電気的特性に応じた、スリューレートの上限値の値に基づいて、第2のデータを生成してもよい。かかる構成を用いることにより、RFアンプの特性に応じて、RFアンプの入力を最適化することができる。

【0083】

また、ステップS120における処理については、所定の処理時間を要するので、第2のデータの波形は、第1のデータに比較して、所定の遅延時間を伴ったものになる。従って、これらの遅延時間を考慮して、ステップS130の処理が行われてもよい。具体的には、ステップS130において、第2生成回路204は、第1生成回路203が第2のデータを生成するのに要する時間である遅延時間を補償する処理を含んで、RFパルスの信号を生成してもよい。換言すると、第2生成回路204は、例えば、遅延時間分だけ、搬送波のデータをエンベロープデータに比較して遅らせて入力する。または、第1生成回路203は、遅延時間分だけ、エンベロープデータを、搬送波のデータに比較して早めてスリューレートリミッタ203aに入力してもよい。上述の遅延時間の値については、RFパルスの生成を開始する前に予め与えられていてもよいし、RFパルス生成回路200が³⁰、ステップS130の処理までに、遅延時間の値を計算してもよい。

【0084】

なお、遅延時間を考慮する処理については、後述の変形例についても同様に適用可能である。

【0085】

(第1の実施形態の第1の変形例)

第1の実施形態では、ステップS130において、第2生成回路204が、第2のデータと、搬送波の情報に基づいて、RFパルスの信号をデジタル的に生成したのち、デジタルアナログ変換回路205がデジタルアナログ変換を行ってアナログデータを生成する場合について説明した。実施形態はこれに限られない。第1の実施形態の第1の変形例では、デジタルアナログ変換回路205が、デジタルデータである第2のデータに対してデジタルアナログ変換を行ってアナログデータを生成したのち、第2生成回路204が、アナログ的にエンベロープデータと搬送波のデータを合成してRFパルスの信号を生成する。⁴⁰

【0086】

図12は、第1の実施形態の第1の変形例に係る磁気共鳴イメージング装置の構成について説明した図である。図13は、第1の実施形態の第1の変形例に係る磁気共鳴イメージング装置の行う処理の流れについて説明した図である。

【0087】

図12において、制御回路201、取得回路202、第1生成回路203、スリューレートリミッタ203a、第2生成回路204、増幅回路206は、それぞれ図2の制御回路201、取得回路202、第1生成回路203、スリューレートリミッタ203a、第⁵⁰

2 生成回路 204、増幅回路 206 に対応する。図 12 のデジタルアナログ変換回路 205 は、図 2 のデジタルアナログ変換回路 205 と同様の処理を行う回路である。矢印 13 は、RF 波形エンベロープデータを表す。矢印 14 は、スリューレート上限値の情報を表す。

【0088】

図 13において、ステップ S200、ステップ S210、ステップ S220 及びステップ S250 は、図 9 のステップ S100、ステップ S110、ステップ S120 及びステップ S150 に対応する。これらの処理については、第 1 の実施形態において既に説明したので繰り返しての説明は省略する。

【0089】

ステップ S220 において、スリューレートリミッタ 203a が第 2 のデータを生成すると、第 1 生成回路 203 は、デジタルアナログ変換回路 205 に、生成した第 2 のデータを出力する。続いて、デジタルアナログ変換回路 205 は、生成された第 2 のデータに対して、デジタルアナログ変換 (D A C) を行いアナログデータを生成する (ステップ S230)。デジタルアナログ変換回路は、生成したアナログデータを、第 2 生成回路 204 に出力する。続いて、第 2 生成回路 204 は、生成されたアナログデータと、出力する RF パルスの搬送波に関する情報に基づいて、RF パルスの信号を生成する (ステップ S240)。第 2 生成回路 204 は、生成された RF パルスの信号を、増幅回路 206 に入力する。

【0090】

このように、第 1 の実施形態の第 1 の変形例では、第 1 の実施形態と同様に、RF アンプに対する負荷を軽減させながら RF パルスを生成することができる。

【0091】

(第 1 の実施形態の第 2 の変形例)

第 1 の実施形態では、ステップ S120 において、第 1 生成回路 203 が、スリューレートリミッタ 203a を用いて第 2 のデータを生成する場合について説明した。実施形態はこれに限られない。第 1 の実施形態の第 2 の変形例では、第 1 生成回路 203 が、ステップ S120 に対応するステップにおいて、スリューレートリミッタ 203a、補間回路 203b、フィルタ回路 203c のうち 2 以上の回路を用いて第 2 のデータを生成する場合について説明する。スリューレートリミッタ 203a、補間回路 203b、フィルタ回路 203c は、信号の安定性という関係から長所短所がそれぞれあることから、これらの回路を適宜組み合わせることで、より最終的な出力を安定させることができる。

【0092】

図 14 は、第 1 の実施形態の第 2 の変形例に係る磁気共鳴イメージング装置の構成について説明した図である。図 15 は、第 1 の実施形態の第 2 の変形例に係る磁気共鳴イメージング装置の行う処理の流れについて説明したフローチャートである。

【0093】

図 14 において、制御回路 201、取得回路 202、第 1 生成回路 203、フィルタ回路 203c、スリューレートリミッタ 203a、デジタルアナログ変換回路 205、第 2 生成回路 204、増幅回路 206 は、それぞれ図 2 の制御回路 201、取得回路 202、第 1 生成回路 203、フィルタ回路 203c、スリューレートリミッタ 203a、デジタルアナログ変換回路 205、第 2 生成回路 204、増幅回路 206 に対応する。矢印 15 及び矢印 18 は、RF 波形エンベロープデータを表す。矢印 16 及び矢印 19 は、サンプリングピッチや RF パルスの波形種など、フィルタ回路 203c が行う処理に使用される所定のパラメータを表す。矢印 17 及び矢印 20 は、スリューレート上限値の情報を表す。

【0094】

図 15 において、ステップ S300、ステップ S310、ステップ S340、ステップ S350 及びステップ S260 は、図 9 のステップ S100、ステップ S110、ステップ S130、ステップ S140 及びステップ S150 に対応する。これらの処理について

10

20

30

40

50

は、第1の実施形態において既に説明したので繰り返しての説明は省略する。

【0095】

ステップS310において、取得回路202が出力するRFパルスのエンベロープに関する情報を含む第1のデータを取得すると、続いて、第1生成回路203は、フィルタ回路203cにより、第1のデータに対して、例えばフィルタ処理を行うことにより、フィルタ処理が行われたデータを生成する(ステップS320)。この時、第1生成回路203は、矢印19で示されるように、取得回路202から取得した、サンプリングピッチやRFパルスの波形種に基づいて、ステップS320において適用するフィルタ処理の種類を選択し、選択したフィルタ処理に基づいて、フィルタ処理が行われたデータを作成する。

10

【0096】

また、別の例として、ステップS320において、第1生成回路203は、補間回路203bにより、第1のデータに対して、補間処理を行うことにより、補間が行われたデータを生成してもよい。

【0097】

続いて、第1生成回路203は、スリューレートリミッタ203aにより、生成されたデータと、スリューレートの上限値の値に基づいて、第2のデータを生成する(ステップS330)。換言すると、第1生成回路203は、第1のデータに対してフィルタ処理(または補間処理)を行うことにより得られたデータと、スリューレートの上限値の値に基づいて、第2のデータを生成する。第1生成回路203は、生成した第2のデータを、第2生成回路204に出力する。

20

【0098】

なお、実施形態はこれらに限られない。例えば、補間回路203b、フィルタ回路203cと、スリューレートリミッタ203aの処理の順番は、上述した例に限られず、スリューレートリミッタ203aの処理の後、補間回路203b又はフィルタ回路203cで処理が行われても良い。また、補間回路203b、フィルタ回路203c、及びスリューレートリミッタ203aの3つの回路で処理が行われても良いし、スリューレートリミッタ203aで処理を行わず、補間回路203b及びフィルタ回路203cで処理が行われても良い。

【0099】

30

(その他の実施形態)

なお、実施形態はこれらに限られない。第1生成回路203が第1のデータを基に第2のデータを生成する処理を、デジタル処理を用いて行い、デジタルアナログ変換回路205が、アナログデータに変換する例について説明したが、実施形態はこれに限られず、第2のデータが生成される処理を、アナログ処理を用いて行ってもよい。換言すると、第1生成回路203は、アナログ回路を用いて、第1のデータと、スリューレートの上限値の値に基づいて、第2のデータを生成してもよい。

【0100】

かかるアナログ回路の構成例としては、例えば、VGA(Variable Gate Amplifier)を用いた回路が挙げられる。VGAにおいては、信号の増幅率が、印加される電圧に依存するので、電圧を動的に制御することにより、ゲインを可変に制御することができる。ステップS120においてVGAが用いられる場合には、第1のデータが、DDSにおいて生成されたデジタルデータであることを要しない。

40

【0101】

また、別の例として、RFパルス生成回路200は、ステップS110の後、ステップS120の処理に先立って、第1のデータに対して、オーバーシューティングを補償するための所定の補正処理を行い、補正処理が行われたとのデータを、ステップS120の第1のデータとして取り扱っても良い。

【0102】

(プログラム)

50

上述した実施形態の中で示した処理手順に示された指示は、ソフトウェアであるプログラムに基づいて実行されることが可能である。汎用の計算機システムが、このプログラムを予め記憶しておき、このプログラムを読み込むことにより、上述した実施形態の磁気共鳴イメージング装置100による効果と同様な効果を得ることも可能である。上述した実施形態で記述された指示は、コンピュータに実行させることのできるプログラムとして、磁気ディスク（フレキシブルディスク、ハードディスク等）、光ディスク（CD-ROM、CD-R、CD-RW、DVD-ROM、DVD±R、DVD±RW等）、半導体メモリ、又はこれに類する記録媒体に記録される。コンピュータ又は組み込みシステムが読み取り可能な記憶媒体であれば、その記憶形式は何れの形態であってもよい。コンピュータは、この記録媒体からプログラムを読み込み、このプログラムに基づいてプログラムに記述されている指示をCPUで実行させれば、上述した実施形態の磁気共鳴イメージング装置100と同様な動作を実現することができる。もちろん、コンピュータがプログラムを取得する場合又は読み込む場合はネットワークを通じて取得又は読み込んでもよい。10

【0103】

また、記憶媒体からコンピュータや組み込みシステムにインストールされたプログラムの指示に基づきコンピュータ上で稼働しているOS（オペレーティングシステム）や、データベース管理ソフト、ネットワーク等のMW（ミドルウェア）等が、上述した実施形態を実現するための各処理の一部を実行してもよい。

【0104】

更に、記憶媒体は、コンピュータあるいは組み込みシステムと独立した媒体に限らず、LAN（Local Area Network）やインターネット等により伝達されたプログラムをダウンロードして記憶又は一時記憶した記憶媒体も含まれる。20

【0105】

また、記憶媒体は1つに限られず、複数の媒体から、上述した実施形態における処理が実行される場合も、実施形態における記憶媒体に含まれ、媒体の構成は何れの構成であってもよい。

【0106】

なお、実施形態におけるコンピュータ又は組み込みシステムは、記憶媒体に記憶されたプログラムに基づき、上述した実施形態における各処理を実行するためのものであって、パソコン、マイコン等の1つからなる装置、複数の装置がネットワーク接続されたシステム等の何れの構成であってもよい。30

【0107】

また、実施形態におけるコンピュータとは、パソコンに限らず、情報処理機器に含まれる演算処理装置、マイコン等も含み、プログラムによって実施形態における機能を実現することが可能な機器、装置を総称している。

【0108】

以上述べた少なくとも一つの実施形態の磁気共鳴イメージング装置100によれば、RFアンプに対する負荷を軽減させながらRFパルスを生成することができる。

【0109】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。40

【符号の説明】

【0110】


200 RFパルス生成回路

202 取得回路


203 第1生成回路

204 第2生成回路


【図1】




【図2】




【図3】




【図4】




【図6】




【図5】




【図7】




【図8】




【図10】




【図9】




【図11】




【図12】




【図14】



【図13】



【図15】



フロントページの続き

(72)発明者 中村 治貴

栃木県大田原市下石上1385番地 東芝メディカルシステムズ株式会社内

審査官 姫島 あや乃

(56)参考文献 特開2003-024295(JP,A)

特開昭61-060009(JP,A)

特開昭52-072554(JP,A)

特開平04-186912(JP,A)

特開2010-253097(JP,A)

(58)調査した分野(Int.Cl., DB名)

A61B 5/055