

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第4906405号
(P4906405)

(45) 発行日 平成24年3月28日 (2012.3.28)

(24) 登録日 平成24年1月20日 (2012.1.20)

(51) Int. Cl.

F I

H04L 27/12 (2006.01)

H04L 27/12

Z

H03C 3/00 (2006.01)

H03C 3/00

A

請求項の数 9 外国語出願 (全 13 頁)

(21) 出願番号 特願2006-164608 (P2006-164608)
(22) 出願日 平成18年6月14日 (2006.6.14)
(65) 公開番号 特開2007-28597 (P2007-28597A)
(43) 公開日 平成19年2月1日 (2007.2.1)
審査請求日 平成21年6月12日 (2009.6.12)
(31) 優先権主張番号 60/690,138
(32) 優先日 平成17年6月14日 (2005.6.14)
(33) 優先権主張国 米国 (US)

(73) 特許権者 506203914
ギブン イメージング リミテッド
G I V E N I M A G I N G L T D .
イスラエル国 20692 ヨクニーム
イリート ニュー インダストリアル パ
ーク ハカーメル ストリート 2
(74) 代理人 100068755
弁理士 恩田 博宣
(74) 代理人 100105957
弁理士 恩田 誠
(72) 発明者 イド ペテシュ
イスラエル国 34788 ハイファ ヤ
ロット ストリート 22エイ

審査官 彦田 克文

最終頁に続く

(54) 【発明の名称】 被変調信号を生成するための変調器および方法

(57) 【特許請求の範囲】

【請求項 1】

被変調信号 (44) を生成する変調器 (10) であって、前記変調器 (10) は、
搬送周波数を設定する直接変調シンセサイザ回路 (12) であって、前記直接変調シン
セサイザ回路 (12) は、前記搬送周波数を変調する変調信号 (16) を受信することと
;

前記搬送周波数を或る安定した周波数にロックするために、入力基準信号 (22) を前
記直接変調シンセサイザ回路 (12) に供給する基準周波数発振器 (36) と;

データビット (40) を受信し、且つ所与データビットの前記変調信号 (16) を生成
するプリエンファシスユニット (42) であって、前記変調信号 (16) は、前記所与デ
ータビットのビット値と、前記所与データビットに先行する少なくとも1つの先行デー
タビットのビット値との関数である電圧レベルを有することと

を備えることを特徴とする、変調器 (10)。

【請求項 2】

前記プリエンファシスユニット (42) は、デジタルアナログ変換器を備える、
請求項 1 記載の変調器 (10)。

【請求項 3】

前記プリエンファシスユニット (42) は、

前記所与データビットが前記先行データビットと同一である場合、前記所与データビ
ットに対応する前記電圧レベルによって前記変調信号 (16) を生成し、

10

20

前記所与データビットが前記先行データビットとは異なる場合に、前記電圧レベルを変えるように構成される、

請求項 1 記載の変調器 (1 0)。

【請求項 4】

前記電圧レベルは、前記先行データビットが「 0 」であり、且つ前記所与データビットが「 0 」である場合、 V_0 であり、

前記電圧レベルは、前記先行データビットが「 1 」であり、且つ前記所与データビットが「 0 」である場合、 $V_0 - \delta V$ であり、

前記電圧レベルは、前記先行データビットが「 1 」であり、且つ前記所与データビットが「 1 」である場合、 V_1 であり、

前記電圧レベルは、前記先行データビットが「 0 」であり、且つ前記所与データビットが「 1 」である場合、 $V_1 + \delta V$ であり、

V_1 と V_0 は、それぞれ基準ビット電圧レベルであり、

V_1 は、 V_0 よりも大きく、

δV は、正の電圧強化値であり、前記基準ビット電圧レベルは、前記プリアンファシスユニット (4 2) によって前記 δV だけ変化させられる、

請求項 1 記載の変調器 (1 0)。

【請求項 5】

前記変調器 (1 0) は、連続位相周波数シフトキーイング変調器である、

請求項 1 記載の変調器 (1 0)。

【請求項 6】

前記直接変調シンセサイザ回路 (1 2) は、

前記変調信号 (1 6) を受信する電圧制御発振器 (1 4) と；

前記入力基準信号 (2 2) を、前記電圧制御発振器 (1 4) に接続されたフィードバック分周器 (2 6) が出力するローカル周波数信号 (2 4) と比較することによって、位相検出器出力信号 (2 0) を生成する位相検出器 (1 8) と；

前記位相検出器出力信号 (2 0) を受信するチャージポンプ (2 8) であって、前記チャージポンプ (2 8) は、ループフィルタ (3 2) に入力される信号 (3 0) を生成し、前記ループフィルタ (3 2) は、前記変調信号 (1 6) と一緒に前記電圧制御発振器 (1 4) に入力されるフィルタリングされた信号 (3 4) を生成することと

を備える、

請求項 1 記載の変調器 (1 0)。

【請求項 7】

被変調信号 (4 4) を生成するための被変調信号生成方法であって、前記被変調信号生成方法は、

直接変調シンセサイザ回路 (1 2) によって、搬送周波数を設定するステップと；

プリアンファシスユニット (4 2) によって、データビット (4 0) を受信するステップと；

前記変調信号 (1 6) の電圧レベルは、前記所与データビットの前記ビット値と、前記所与データビットに先行する少なくとも 1 つのデータビットの前記ビット値との関数であるように、前記プリアンファシスユニット (4 2) によって、所与のデータビットを示す所与データビットを生成するステップと；

前記変調信号 (1 6) を前記直接変調シンセサイザ回路 (1 2) に入力することによって、前記搬送周波数を変調するステップと；

前記直接変調シンセサイザ回路 (1 2) から、変調された前記搬送周波数 (4 4) を出力するステップと

を有することを特徴とする、

被変調信号を生成するための被変調信号生成方法。

【請求項 8】

前記被変調信号生成方法は、

10

20

30

40

50

前記所与データビットが前記先行データビットと同一である場合、前記所与データビットに対応する前記電圧レベルによって前記変調信号（１６）を生成し、

前記所与データビットが前記先行データビットとは異なる場合、前記電圧レベルを変えるステップを有する、

請求項７記載の被変調信号生成方法。

【請求項９】

前記電圧レベルは、前記先行データビットが「０」であり、且つ前記所与データビットが「０」である場合、 V_0 であり、

前記電圧レベルは、前記先行データビットが「１」であり、且つ前記所与データビットが「０」である場合、 $V_0 - \delta V$ であり、

前記電圧レベルは、前記先行データビットが「１」であり、且つ前記所与データビットが「１」である場合、 V_1 であり、

前記電圧レベルは、前記先行データビットが「０」であり、且つ前記所与データビットが「１」である場合、 $V_1 + \delta V$ であり、

V_1 と V_0 は、それぞれ基準ビット電圧レベルであり、

V_1 は、 V_0 よりも大きく、

δV は、正の電圧強化値であり、前記基準ビット電圧レベルは、前記プリアンファシスユニット（４２）によって前記 δV だけ変化させられる、

請求項７記載の被変調信号生成方法。

【発明の詳細な説明】

【技術分野】

【０００１】

本発明は、概して、生体内装置からデータを送信する分野に関し、より詳細には、生体内装置からの被変調信号の高ビット速度送信に関する。

【背景技術】

【０００２】

身体内の通路や空洞を生体内感知し、情報（例えば、画像情報、pH情報、温度情報、電気インピーダンス情報、圧力情報等）を感知し収集するためのデバイスおよび方法は業界においては周知である。

【０００３】

カプセルのような生体内感知装置は、感知システムおよび送信システムからなる。この場合、感知システムはデータを収集し、送信システムは、収集したデータを無線周波（RF）により、例えば、さらに処理し表示するために外部の受信システムに送信する。RF信号により情報を送信するある周知の方法は、MSK（最小シフト・キーイング）直接変調による。

【特許文献１】米国特許第７，００９，６３４号。

【特許文献２】米国特許第５，６０４，５３１号。

【発明の開示】

【発明が解決しようとする課題】

【０００４】

しかし、変調器の帯域幅が制限されているために、伝送速度が制限を受ける場合がある。

【課題を解決するための手段】

【０００５】

本発明のある実施形態は、被変調信号を生成するための変調器を提供する。変調器は、直接変調シンセサイザ回路と、

搬送周波数がある安定した周波数にロックするために、直接変調シンセサイザ回路に入力基準信号を供給するための基準周波数発振器と、

データ・ビットを受信し、直接変調シンセサイザ回路のためのデータ・ビット依存電圧レベルを有する変調信号を生成するためのプリアンファシス（pre-emphasis

10

20

30

40

50

）ユニットと、を備える。

【 0 0 0 6 】

ある実施形態の場合には、変調器は生体内感知装置内に配置される。

本発明は、また、被変調信号を生成するための変調器を備える生体内感知装置を提供する。この変調器は、

直接変調シンセサイザ回路と、

搬送周波数がある安定した周波数にロックするために、直接変調シンセサイザ回路に入力基準信号を供給するための基準周波数発振器と、

データ・ビットを受信し、直接変調シンセサイザ回路の直接変調のための、データ・ビット依存電圧レベルを有する変調信号を生成するためのプリエンファシス・ユニットと、
を備える。

10

【 0 0 0 7 】

ある実施形態の場合には、生体内感知装置は、撮像機と、１つ以上の照明源と、光学系とを備える。

必要に応じて、生体内感知装置は、プロセッサと、送信機と、アンテナとを備えることができる。

【 0 0 0 8 】

また、本発明のある実施形態は、被変調信号を生成するための方法を提供する。この方法は、

直接変調シンセサイザ回路を提供するステップと、

20

搬送周波数がある安定した周波数にロックするために、直接変調シンセサイザ回路に基準信号を入力するステップと、

直接変調シンセサイザ回路にデータ・ビット依存電圧レベルを有する変調信号を入力するステップと、

直接変調シンセサイザ回路から被変調信号を出力するステップと、を含む。

【 0 0 0 9 】

被変調信号は C P F S K 信号であってもよい。

ある実施形態の場合には、プリエンファシス・ユニットは、デジタル・アナログ変換器 (D / A) であり、変調信号の各電圧レベルは、所与のデータ・ビットのビット値および所与のデータ・ビットに先行するデータ・ビットのビット値の関数である。

30

【 0 0 1 0 】

ある実施形態の場合には、プリエンファシス・ユニットは、デジタル・アナログ変換器 (D / A) であり、変調信号の各電圧レベルは、所与のデータ・ビットのビット値および所与のデータ・ビットに先行する２つ以上のデータ・ビットのビット値の関数である。変調信号は、少なくとも４つの電圧レベルを有することができる。

【 0 0 1 1 】

ある実施形態の場合には、少なくとも４つの電圧レベルは、

V_0 (所与のデータ・ビットが「 0 」であり、先行するデータ・ビットが「 0 」である場合)、

$V_0 - \delta V$ (所与のデータ・ビットが「 0 」であり、先行するデータ・ビットが「 1 」である場合)、

40

V_1 (所与のデータ・ビットが「 1 」であり、先行するデータ・ビットが「 1 」である場合)、

$V_1 + \delta V$ (所与のデータ・ビットが「 1 」であり、先行するデータ・ビットが「 0 」である場合)、

ここで、 V_1 および V_0 は、基準ビット電圧レベルであり、 V_1 は V_0 より大きく、 δV は、基準ビット電圧レベルがプリエンファシス・ユニットにより変わる正の電圧強化値である。

【 0 0 1 2 】

ある実施形態の場合には、直接変調シンセサイザ回路は、変調信号が入力される電圧制

50

御発振器と、入力基準信号を、電圧制御発振器に接続しているフィードバック分周器が出力するローカル周波数信号と比較することにより位相検出器の出力信号を生成する位相検出器と、位相検出器の出力信号を受信し、変調信号と一緒に電圧制御発振器に入力されるフィルタリングした信号を生成するループ・フィルタに入力される出力信号を有するチャージ・ポンプと、を備える。

【0013】

ある実施形態の場合には、プリエンファシス・ユニットは、デジタル・アナログ変換器(D/A)と、1より小さい値を有するダンピング係数を有する少なくとも二次の低域フィルタとを備える。低域フィルタは、デジタル・アナログ変換器と直接変調シンセサイザ回路との間に配置される。

10

【0014】

さらに、ある実施形態の場合には、低域フィルタから直接変調シンセサイザ回路に出力される変調信号は2つの電圧レベルを有する。

またさらにある実施形態の場合には、変調信号は、所与のデータ・ビットが1であり、所与のデータ・ビットに先行するデータ・ビットが0である場合には、オーバーシュートを有し、所与のデータ・ビットが0であり、所与のデータ・ビットに先行するデータ・ビットが1である場合には、アンダーシュートを有する。

【0015】

本発明の主題については、本明細書の結論に詳細に指摘し、明確に記述してある。しかし、その目的、特徴および利点と一緒に動作の組織および方法は、添付の図面を参照しながら下記の詳細な説明を読めば、本発明を最もよく理解することができるだろう。

20

【発明を実施するための最良の形態】

【0016】

以下の説明においては、本発明の種々の態様について説明する。本発明を完全に理解してもらうために、説明中に特定の構成および詳細について説明する。しかし、当業者であれば、本明細書に記載する特定の詳細によらなくても本発明を実行することができることを理解することができるだろう。さらに、本発明を分かり易くするために周知の機能は省略や簡単化してある。

【0017】

説明の一部は、生体内撮像用装置、システムおよび方法に関連しているが、本発明はこれに限定されるものではなく、本発明の実施形態は、種々の他の生体内感知装置、システムおよび方法と一緒に使用することができることに留意されたい。例えば、本発明のある実施形態は、例えば、pHの生体内感知、温度の生体内感知、圧力の生体内感知、電気インピーダンスの生体内感知、物質または材料の生体内検出、医療状態または病理の生体内検出、データの生体内取得または分析、および/または種々の他の生体内感知装置、システムおよび方法と一緒に使用することができる。

30

【0018】

本明細書で使用する場合、「処理」、「コンピューティング」、「計算」、「決定」等のような用語は、コンピューティング・システムのレジスタおよび/またはメモリ内の電子量のような物理量を操作し、および/またはコンピューティング・システムのメモリ、レジスタ、または他のこのような情報記憶装置、送信または表示装置内の物理量として同様に表示される他のデータに変換するコンピュータまたはコンピューティング・システム、または類似の電子計算装置またはプラットフォームの動作および/またはプロセスを意味することに留意されたい。

40

【0019】

本発明の実施形態は、本明細書に記載する動作を行うための装置を含むことができる。このような装置は、特に所望の目的のために構成することもできるし、またはこのような装置は、コンピュータが格納しているコンピュータ・プログラムにより、選択的に作動され、適応され、動作され、構成され、または再構成される汎用コンピュータを含むことができる。このようなコンピュータ・プログラムは、ディスク、ハードディスクドライブ、

50

フロッピーディスク、光ディスク、CD-ROM、DVD、光磁気ディスク、読出し専用メモリ(ROM)、ランダム・アクセス・メモリ(RAM)、電氣的にプログラム可能なROM(EPROM)、電氣的消去可能プログラマブルROM(EEPROM)、フラッシュ・メモリ、揮発性メモリ、不揮発性メモリ、磁気または光カード、または電子命令を格納するのに適していて、コンピュータ・システム・バスまたはコンピューティング・プラットフォームに動作できるように接続することができる任意の他のタイプの記憶媒体または記憶装置を含むがこれらに限定されないコンピュータ読み取り可能記憶媒体に格納することができる。

【0020】

本明細書に記載するプロセスおよび表示は、任意の特定のコンピュータまたは他の装置に本来関係するものではない。種々の汎用システムを、本明細書に教示するプログラムと一緒に使用することができるか、または所望の方法を実行するためにもっと特殊な装置を構成する方が便利である場合もある。種々のこれらのシステムの所望の構造については以下に説明する。さらに、本発明の実施形態については、任意の特定のプログラミング言語により説明しない。本明細書に記載する本発明の内容を実施するために種々のプログラミング言語を使用することができることを理解することができるだろう。

【0021】

本発明のある実施形態は、例えば、通常、嚥下可能生体内撮像用装置のような通常嚥下可能生体内感知装置に関する。本発明のある実施形態によるデバイスは、本発明の共通譲受人に譲渡され、参照によりその全文を本明細書に組み込むものとする、米国特許第7,009,634号および/または米国特許第5,604,531号に記載されている実施形態と類似のものであってもよい。さらに、本発明の実施形態と一緒に使用するのが適している受信および/または表示システムも、米国特許第7,009,634号および/または米国特許第5,604,531号に記載されている実施形態と類似のものであってもよい。もちろん、本明細書に記載するデバイスおよびシステムは、他の構成および/または他の組の構成要素を有することができる。例えば、本発明は、内視鏡、ニードル、ステント、カテーテル等により実行することができる。

【0022】

本発明のある実施形態によるCPFSK(連続位相周波数シフト・キーイング)直接変調器10のブロック図を示す図1について説明する。変調器10は、搬送周波数を設定する連続波(CW)シンセサイザ類似の直接変調シンセサイザ回路12を含む。直接変調シンセサイザ回路12は、変調電圧を有する変調信号16が入力される電圧制御発振器(VCO)14と、入力基準信号22を、VCO14に接続しているフィードバック分周器26が出力するローカル周波数信号24と比較することにより位相検出器の出力信号20を生成する位相検出器18と、位相検出器の出力信号20を受信し、変調信号16と一緒にVCO14に入力されるフィルタリングした信号34を生成するループ・フィルタ32に入力されるチャージ・ポンプ出力信号30を有するチャージ・ポンプ28とを有する。VCOの入力は、変調信号16とフィルタリングした信号34を組み合わせた合計であっててもよい。入力基準信号22は、基準分周器38が後に位置する水晶発振器のような基準周波数発振器36により生成することができる。変調信号16は、デジタル・アナログ変換器(D/A)42のようなプリエンファシス・ユニットによりプリエンファシスされたデータ・ビット40から入手することができる。データ・ビット40(図面中「送信されたビット」とも呼ばれる)は、撮像機(図7のところの説明参照)のようなセンサからデジタル・アナログ変換器42に生体内感知装置内で内部的に送信することができる。出力信号44は、例えば、さらに処理するためおよび表示する目的で、外部の受信システムに送信するために、生体内感知装置内の送信機に入力することができる。電圧制御発振器14は、送信アンテナを含むことができる。その場合、他の送信機は必要としない。

【0023】

ここで4つのグラフを示す図2について説明する。「送信されたビット」というグラフは、MSK1ビット/記号信号によるデータ・ビット40の一例を示す。「変調電圧」と

10

20

30

40

50

いうグラフは、VOC14にデジタル・アナログ変換器42が出力した変調信号16の変調電圧を示す。2つの下のグラフは、変調器10により変調した信号が歪みを含んでいない理想的な変調の場合の変調器10が出力した出力信号44の出力周波数および出力位相を示す。理想的な変調の場合、VCO14は、2進ビット0と2進ビット1との遷移中に出力周波数を瞬間的に変える。

【0024】

出力位相は、出力周波数上の積分として計算される。この例はMSK変調に対するものである。各記号は、被変調ビットにより $\pm \pi / 2$ [ラジアン]の位相差を生じる。2進ビット1は、 $+\pi / 2$ [ラジアン]に対応し、一方、2進ビット0は、 $-\pi / 2$ [ラジアン]に対応する。本明細書および特許請求の範囲を通して、「2進ビット0」および「2進ビット1」という用語は、それぞれ単に「0」および「1」で表す場合もある。この例の場合には、各記号の終わりのところの位相に対する可能な値は4つしかない。すなわち、 ϕ_0 、 $\phi_0 \pm \pi / 2$ 、 $\phi_0 - \pi$ である。位相計算の場合、簡単にするために、搬送周波数はゼロであると仮定する。他の位相差および被変調ビットも使用することができる。

【0025】

実際には、VCO14は、有限の帯域幅を有し、周波数とその定常値になるには有限の時間が必要である。VCO帯域幅が広ければ広いほど、周波数の変化に必要な時間は短くなる。図3は、本発明の一実施形態による、VCO14が狭い帯域幅を有する場合の直接MSK変調の一例である。図3の変調電圧が図1のものと同じであるが、図3のVCO14の出力周波数は、図1の出力周波数と異なる。2つの隣接する記号間で周波数が変化するといつでも、出力周波数は、ある有限の時間間隔後にのみ所望の定常周波数になる（図3に Δ で示す）。一方、2つの隣接する記号間で周波数が増加しない場合には、この問題は起こらない。この状況を記述するもう1つの方法は、その定常値になるための出力周波数の有限収束時間が、データ・ビット内の「1」→「0」または「0」→「1」の遷移中にだけ現れると記述する方法である。周波数の収束に有限の時間 Δ が必要であるために、例えば、下記の問題が発生する。

【0026】

1. 遷移の後の記号に対応する位相差は、 $\pm \pi / 2$ 位相変移に達しない。そのため、
a. 受信機のビット誤り率(BER)性能が劣化する。何故なら、信号点間の最短距離が $\sin^2$ (位相差)により短くなるからである。

【0027】

b. 以降の記号の位相は、理想的変調の場合のように4つの可能な値、すなわち、 ϕ_0 、 $\phi_0 \pm \pi / 2$ 、 $\phi_0 - \pi$ を有さない。このため、受信機が位相を追跡するのが難しくなる。

【0028】

2. 先行する記号とほぼ同じである記号の位相の変化が依然として $\pm \pi / 2$ である。
すなわち、所与の記号の位相は、所与の記号に依存するばかりでなく、先行する記号にも依存する。もちろん、 Δ が記号の長さと比較して小さい場合には（例えば、 Δ が記号時間の10%未満であるように）、上記観察は実際には無視される。

【0029】

Δ を無視することができない場合には、被変調信号が所望の特性を有することができるように、変調信号をプリアンファシスすることができる（または予め歪みを与えることができる）。本発明の一実施形態の場合には、このことは、所与のデータ・ビットおよび所与のデータ・ビットに先行するビットの両方の関数になるように、D/A出力電圧（すなわち、変調電圧）を制御することにより行われる。このことは、D/A出力が所与の各データ・ビットの関数でしかない理想的な場合（図2）とは対照的である。

【0030】

本発明のある実施形態によれば、変調信号は、4つの電圧レベルを有する。各電圧レベルは、所与のデータ・ビットの2進ビット値および所与のデータ・ビットに先行するデータ・ビットの2進ビット値の関数である。4つの電圧レベルは下記のとおりである。

【 0 0 3 1 】

V 0 (所与のデータ・ビットが「 0 」であり、先行するデータ・ビットが「 0 」である場合)、

V 0 - δV (所与のデータ・ビットが「 0 」であり、先行するデータ・ビットが「 1 」である場合)、

V 1 (所与のデータ・ビットが「 1 」であり、先行するデータ・ビットが「 1 」である場合)、

V 1 + δV (所与のデータ・ビットが「 1 」であり、先行するデータ・ビットが「 0 」である場合)、

ここで、V 1 および V 0 は、基準ビット電圧レベルであり、V 1 は V 0 より大きく、 δV は、基準ビット電圧レベルがデジタル・アナログ変換器 4 2 により変わる正の電圧強化値である。

10

【 0 0 3 2 】

ある実施形態の場合には、各電圧レベルは、所与のデータ・ビットの 2 進ビット値および所与のデータ・ビットに先行する 2 つ以上のデータ・ビットの 2 進ビット値の関数である。

【 0 0 3 3 】

ある実施形態の場合には、変調信号は、5 つ以上の電圧レベルを有することができる。

本発明のある実施形態の場合には、上記各電圧は、全部の記号に対する位相差が、 $\pm \pi / 2$ になるように選択される。このことは、V 0、V 1、 δV に対する校正手順により達成することができる。図 4 は、変調電圧の 4 つの電圧レベル、および出力信号 4 4 の結果としての出力周波数および位相を示す。ビット「 1 」に対する強化レベルに対応する最後の定常周波数が、ビット「 1 」に対する定常周波数よりも高いことに留意されたい。しかし、両方の場合の累積位相は $+\pi / 2$ である。同様に、強化レベル 2 進ビット 0 に対応する最後の定常周波数は、強化していないレベルの 2 進ビット「 0 」に対する定常周波数よりも低い。一方、両方の場合の累積位相は、 $-\pi / 2$ である。

20

【 0 0 3 4 】

本発明のある実施形態によれば、プリエンファシスした変調信号が発生した出力信号の出力位相は、図 2 の理想的な変調の場合の出力位相の出力信号 4 4 の出力位相と同じではない。しかし、各記号の終わりのところの位相は、4 つの点、すなわち、 $\phi 0$ 、 $\phi 0 \pm \pi / 2$ 、 $\phi 0 - \pi$ のところに位置する。このことは、BER 性能および出力信号 4 4 の出力位相の受信機による追跡を改善する。MSK 変調について、本発明を図 2 ~ 図 4 に示してきたが、当業者であれば、本発明を任意の数のビット / 記号用の C P F S K 変調に容易に拡張することができることを理解することができるだろう。

30

【 0 0 3 5 】

ここで図 5 および図 6 について説明する。図 5 は、本発明の他の実施形態による第 2 の C P F S K 変調器 1 1 0 のブロック図である。第 2 の変調器 1 1 0 の構造は、デジタル・アナログ変換器 1 4 2 が 2 つのレベルの D / A であり、デジタル・アナログ変換器 1 4 2 と電圧制御発振器 1 1 4 との間に高次低域フィルタ (L P F) 1 3 2 ' が配置される点を除けば、図 1 の変調器 1 0 に類似している。低域フィルタ 1 3 2 ' は、ダンピング係数 ζ が 1 より小さい少なくとも二次の低域フィルタである。変調信号 1 1 6 は、プリエンファシスを受けない。そのため、所与のデータ・ビットの電圧レベルは、所与のデータ・ビット (2 進ビット 0 に対する V 0、2 進ビット 1 に対する V 1、図 6 参照) の値だけに依存する。

40

【 0 0 3 6 】

変調信号 1 1 6 は、低域フィルタ 1 3 2 ' を通過し、低いダンピング係数により、図 6 に示すように、変調信号 1 1 6 の周波数のオーバーシュートおよびアンダーシュートが発生する (「出力周波数」参照)。ある実施形態の場合には、変調信号の出力周波数は、所与のデータ・ビットが「 1 」である場合、および所与のデータ・ビットに先行するデータ・ビットが「 0 」である場合には (すなわち、「 0 」 $\rightarrow$ 「 1 」遷移の場合には) オーバー

50

シュートを発生し、所与のデータ・ビットが「0」である場合、および所与のデータ・ビットに先行するデータ・ビットが「1」である場合には(すなわち、「1」→「0」の遷移の場合には)、アンダーシュートを発生する。所与のデータ・ビットおよび所与のデータ・ビットに先行するデータ・ビットが等しい場合には、低域フィルタ132'は、変調信号116を変更しない。オーバーシュートまたはアンダーシュートの大きさは、ダンピング係数 ζ の値により制御することができる。ダンピング係数 ζ は、定常値の増大からのオーバーシュートおよびアンダーシュートの偏差を低減する。ダンピング係数 ζ の値は、各記号に対する $\pm \pi / 2$ という位相差になるように校正することができる。図5および図6の本発明の実施形態は、MSK変調を示しているが、当業者であればこのMSK変調を任意の数のビット/記号に対するCPFSK変調に容易に拡張することができることを理解することができるだろう。

10

【0037】

本発明のある実施形態による生体内感知装置100の略図を示す図7について説明する。ある実施形態の場合には、生体内感知装置100は、無線装置であってもよい。ある実施形態の場合には、生体内感知装置100は、自律的なものであってもよい。ある実施形態の場合には、生体内感知装置100は、患者の胃腸管を感知するための嚥下可能カプセルであってもよい。しかし、他の体腔または空洞も、生体内感知装置100により感知またはチェックすることができる。生体内感知装置100は、外面114、および胃腸管または他の体腔または空洞の画像の画像フレームを取り込むための撮像機118のような少なくとも1つのセンサ、観察ウィンドウ120、1つ以上の照明源122、光学系124、送信機126、プロセッサ128、本発明のある実施形態による変調器10、110、およびバッテリー131のような電源を含む内部チャンバを有するハウジング112を有する。変調器10、110は、送信機126の一部であってもよい。アンテナ134は、送信機126に接続することができる。ある実施形態の場合には、プロセッサ128はメモリを含むことができる。

20

【0038】

照明源122は、生体内感知装置100が位置する体腔または空洞の一部を照明するために、観察ウィンドウ120を通して光を投影し、照明した一部の画像が、光学系124を通して撮像機118により取り込まれる。データ・ビット40の形をしている取り込んだ画像データは、すでに説明したように、変調器10に入力することができる。図1のところで説明したように、出力信号44を、例えば、さらに処理し表示する目的で外部受信システムに送信するために、送信機126に入力することができる。すでに説明したように、電圧制御発振器14は、送信アンテナを含むことができる。その場合、別々の送信機126およびアンテナ34は必要ない。今まで本発明のいくつかの機能を図示し、説明してきたが、通常の当業者であれば種々の修正、置換、変更および等価物に思いつくことができるだろう。それ故、添付の特許請求の範囲は、本発明の真の精神に含まれるそのようなすべての修正および変更をカバーするためのものであることを理解されたい。

30

【図面の簡単な説明】

【0039】

【図1】本発明のある実施形態によるCPFSK変調器のブロック図。

40

【図2】図1のCPFSK変調器を使用する理想的な直接MSK変調用のデータ・ビット、変調電圧、出力周波数および出力位相を示すグラフ。

【図3】本発明のある実施形態による狭い帯域幅の電圧制御発振器変調器のための直接MSK変調用のデータ・ビット、変調電圧、出力周波数および出力位相を示すグラフ。


【図4】図1のCPFSK変調器を含む、本発明の一実施形態によるプリエンファシス・ユニットを使用する、狭い帯域幅の電圧制御発振器変調器のための直接MSK変調用のデータ・ビット、変調電圧、出力周波数および出力位相を示すグラフ。

【図5】本発明の他の実施形態によるCPFSK変調器のブロック図。


【図6】図5のCPFSK変調器を含む、本発明の他の実施形態によるプリエンファシス・ユニットを使用する、狭い帯域幅の電圧制御発振器変調器のための直接MSK変調用の

50


【図 3】




【図 4】



【図 5】



【図 6】



フロントページの続き

(56)参考文献 特開平 0 1 - 1 6 0 1 4 2 (J P , A)
特開平 0 8 - 2 2 8 2 0 6 (J P , A)
特開平 0 5 - 1 1 4 9 2 1 (J P , A)
特開 2 0 0 0 - 0 0 4 1 2 1 (J P , A)
特開平 1 1 - 0 8 8 4 5 1 (J P , A)
特開平 0 7 - 0 3 0 3 3 2 (J P , A)
欧州特許出願公開第 0 1 2 4 9 9 2 9 (E P , A 1)
英国特許出願公開第 0 2 3 1 3 0 0 1 (G B , A)

(58)調査した分野(Int.Cl. , D B 名)
H 0 4 L 2 7 / 1 2
H 0 3 C 3 / 0 0