

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4640423号
(P4640423)

(45) 発行日 平成23年3月2日(2011.3.2)

(24) 登録日 平成22年12月10日(2010.12.10)

(51) Int. Cl. F I
 HO2M 7/48 (2007.01) HO2M 7/48 Z
 HO2M 1/08 (2006.01) HO2M 1/08 341B

請求項の数 4 (全 18 頁)

(21) 出願番号	特願2008-54048 (P2008-54048)	(73) 特許権者	000003218
(22) 出願日	平成20年3月4日(2008.3.4)		株式会社豊田自動織機
(65) 公開番号	特開2009-213269 (P2009-213269A)		愛知県刈谷市豊田町2丁目1番地
(43) 公開日	平成21年9月17日(2009.9.17)	(74) 代理人	100068755
審査請求日	平成22年2月24日(2010.2.24)		弁理士 恩田 博宣
		(74) 代理人	100105957
			弁理士 恩田 誠
		(72) 発明者	永島 孝
			愛知県刈谷市豊田町2丁目1番地 株式会 社 豊田自動織機 内
		(72) 発明者	大西 宏幸
			愛知県刈谷市豊田町2丁目1番地 株式会 社 豊田自動織機 内

最終頁に続く

(54) 【発明の名称】 電力変換装置

(57) 【特許請求の範囲】

【請求項1】

一つのスイッチング素子の機能と同じ役割を行うための複数のスイッチング素子からなる複数組のスイッチング素子群が実装された基板と、

相互に電氣的に絶縁された状態で近接して平行に配置された平板状の正極用配線部材及び負極用配線部材と、

正極端子が前記正極用配線部材に電氣的に接続され、負極端子が前記負極用配線部材に電氣的に接続されたコンデンサと

を備えた電力変換装置であって、

前記正極用配線部材及び前記負極用配線部材は、前記基板と平行に重なるように配置されるとともに、その幅方向の両端部から端子部が複数個、前記基板側に向かって延出し、かつ先端部が基板と平行に延びるように屈曲されて前記基板の回路パターンに対する前記端子部の接合部が形成され、かつ、各端子部の位置が、前記正極用配線部材及び前記負極用配線部材を自立状態で前記基板上に載置可能な位置に設定されるとともに、前記基板の前記回路パターンに対して前記端子部の前記接合部において電氣的に接合され、

前記正極用配線部材及び前記負極用配線部材は、その幅方向の中心線に対して略線対称に形成されており、

前記正極用配線部材の幅方向両側において前記中心線を挟んで対応する位置の前記接合部毎に、同数のスイッチング素子が設けられ、該中心線を挟んで対応する位置の接合部の両側に同数のスイッチング素子が配置され、該中心線を挟んで対応する位置の両接合部に

10

20

おける各接合部からその両側の各スイッチング素子までの距離が平準化されるとともに、
前記負極用配線部材の幅方向両側において前記中心線を挟んで対応する位置の前記接合部毎に、同数のスイッチング素子が設けられ、該中心線を挟んで対応する位置の接合部の両側に同数のスイッチング素子が配置され、該中心線を挟んで対応する位置の両接合部における各接合部からその両側の各スイッチング素子までの距離が平準化されていることを特徴とする電力変換装置。

【請求項 2】

前記コンデンサは、前記正極用配線部材及び前記負極用配線部材のうちの前記基板と対向しない一方の配線部材上に、前記正極端子及び前記負極端子が前記配線部材側になる状態に配置されている請求項 1 に記載の電力変換装置。

10

【請求項 3】

前記電力変換装置はインバータ装置であり、各アームは 4 N 個 (N は自然数) のスイッチング素子を備えており、前記正極用配線部材及び前記負極用配線部材の前記接合部はアーム毎に 2 個設けられている請求項 2 に記載の電力変換装置。

【請求項 4】

前記正極用配線部材及び前記負極用配線部材は、前記基板の回路パターンに超音波接合で接合されている請求項 1 ~ 請求項 3 のいずれか一項に記載の電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電力変換装置に係り、詳しくは一つのスイッチング素子の機能と同じ役割を複数のスイッチング素子で行うようにした電力変換装置に関する。

20

【背景技術】

【0002】

半導体回路によって直流を交流に変換する半導体装置 (パワー半導体モジュール) や、前記パワー半導体モジュールと直流平滑回路を構成するコンデンサモジュールとを備えた電力変換装置 (インバータ装置) においては、配線のインダクタンスを低減することが必要である。

【0003】

従来、パワー半導体モジュールの内部配線、コンデンサモジュールの内部配線及びコンデンサモジュールから半導体モジュールに至る外部配線に寄生するインダクタンスを小さくする構造や構成が提案されている (例えば、特許文献 1 参照。) 。特許文献 1 には、図 13 (a) , (b) に示すように、ベース 7 1 上に設けられた絶縁基板 7 2 上にスイッチングチップ 7 3 及びダイオードチップ 7 4 が設けられ、 P 側 (正側) 導体 7 5 及び N 側 (負側) 導体 7 6 が相互に絶縁された積層状に設けられ、図示しない絶縁ケース内に収納されたパワー半導体モジュールが開示されている。 P 側導体 7 5 及び N 側導体 7 6 は、平板状の主導体 7 5 a , 7 6 a と、各主導体 7 5 a , 7 6 a の端部に形成され相互に絶縁された帯状の副導体 7 5 b , 7 6 b とを備え、各副導体 7 5 b , 7 6 b の端部が外部接続端子 P 2 , N 2 となっている。また、パワー半導体モジュールの絶縁ケース上にコンデンサモジュールを配置したインバータ装置が記載されている。さらに、 P 側導体 7 5 と N 側導体 7 6 を構成する主導体 7 5 a , 7 6 a 上に、分岐導体を立設し、各分岐導体にコンデンサエレメントを接続した構成も開示されている。

30

40

【特許文献 1】特開 2 0 0 5 - 3 4 7 5 6 1 号公報

【発明の開示】

【発明が解決しようとする課題】

【0004】

特許文献 1 には、パワー半導体モジュールの P 側導体 7 5 及び N 側導体 7 6 やコンデンサモジュールの P 側導体及び N 側導体を相互に絶縁された積層状に設けることにより、パワー半導体モジュールの内部配線及びコンデンサモジュールの内部配線のインダクタンスを低減する構成が開示されている。また、外部接続端子を帯状の副導体 7 5 b , 7 6 b の

50

端部で構成し、副導体 75b, 76b の一部を近接して平行に配置することでインダクタンスを低減する構成が開示されている。

【0005】

パワー半導体モジュールの場合、スイッチング素子を流れる電流量が大きな場合は、1個のスイッチング素子を用いる代わりに複数個のスイッチング素子を並列に接続して使用する場合があります。その場合、パワー半導体モジュールの内部配線全体のインダクタンスを低減するには、主導体 75a, 76a の電流を絶縁基板 72 上の回路パターンに供給する接続導体 75u, 75v, 75w, 76u, 76v, 76w と前記回路パターンとの接続点と、スイッチングチップ 73 との関係を配慮する必要がある。ところが、特許文献 1 には 1 個のスイッチング素子を用いる代わりに複数個のスイッチング素子を並列に接続して使用する場合には何ら記載がない。

10

【0006】

本発明は、前記の問題に鑑みてなされたものであって、その目的は、電力変換装置全体としての配線インダクタンスが低減され、一つのスイッチング素子の機能と同じ役割を複数のスイッチング素子で行うようにした場合、各スイッチング素子と配線部材との間の配線インダクタンスの平準化を図ることができる電力変換装置を提供することにある。

【課題を解決するための手段】

【0007】

前記の目的を達成するため、請求項 1 に記載の発明は、一つのスイッチング素子の機能と同じ役割を行うための複数のスイッチング素子からなる複数組のスイッチング素子群が実装された基板と、相互に電氣的に絶縁された状態で近接して平行に配置された平板状の正極用配線部材及び負極用配線部材と、正極端子が前記正極用配線部材に電氣的に接続され、負極端子が前記負極用配線部材に電氣的に接続されたコンデンサとを備えた電力変換装置である。そして、前記正極用配線部材及び前記負極用配線部材は、前記基板と平行に重なるように配置されるとともに、その幅方向の両端部から端子部が複数個、前記基板側に向かって延出し、かつ先端部が基板と平行に延びるように屈曲されて前記基板の回路パターンに対する前記端子部の接合部が形成され、かつ、各端子部の位置が、前記正極用配線部材及び前記負極用配線部材を自立状態で前記基板上に載置可能な位置に設定されるとともに、前記基板の前記回路パターンに対して前記端子部の前記接合部において電氣的に接合され、前記正極用配線部材及び前記負極用配線部材は、その幅方向の中心線に対して略線対称に形成されており、前記正極用配線部材の幅方向両側において前記中心線を挟んで対応する位置の前記接合部毎に、同数のスイッチング素子が設けられ、該中心線を挟んで対応する位置の接合部の両側に同数のスイッチング素子が配置され、該中心線を挟んで対応する位置の両接合部における各接合部からその両側の各スイッチング素子までの距離が平準化されるとともに、前記負極用配線部材の幅方向両側において前記中心線を挟んで対応する位置の前記接合部毎に、同数のスイッチング素子が設けられ、該中心線を挟んで対応する位置の接合部の両側に同数のスイッチング素子が配置され、該中心線を挟んで対応する位置の両接合部における各接合部からその両側の各スイッチング素子までの距離が平準化されている。なお、「略線対称」とは、完全な線対称に限らず、製造公差によるずれや、正極用配線部材及び負極用配線部材の配置位置に制約が有るためのずれを許容することを意味する。

20

30

40

【0008】

この発明では、平板状の正極用配線部材及び負極用配線部材は、相互に絶縁された状態で近接して平行に配置されているため、電力変換装置の駆動時における配線インダクタンスが低減される。同じ役割を行う複数のスイッチング素子からなる各スイッチング素子群の各スイッチング素子は、正極用配線部材の端子部の接合部に対して両側に配置されている。そのため、接合部から各スイッチング素子までの距離の合計が、各スイッチング素子が接合部の片側に配置された構成に比較して短くなるとともに、接合部から各スイッチング素子までの距離が平準化される。したがって、電力変換装置全体としての配線インダクタンスが低減され、一つのスイッチング素子の機能と同じ役割を複数のスイッチング素子

50

で行うようにした場合、各スイッチング素子と配線部材との間の配線インダクタンスの平準化を図ることができる。

【0010】

また、正極用配線部材及び負極用配線部材は、基板と平行に重なるように配置されているため、垂直に配置される場合に比較して、基板を下側にして使用する場合、電力変換装置全体の高さを低くすることができる。また、端子部が正極用配線部材及び負極用配線部材の幅方向両側に設けられているため、スイッチング素子数が多くなった場合、電力変換装置全体としての配線インダクタンスの低減及び各スイッチング素子と配線部材との間の配線インダクタンスの平準化を図り易い。

【0011】

また、前記正極用配線部材及び前記負極用配線部材は、その幅方向の中心線に対して略線対称に形成されているため、スイッチング素子数が多くなった場合、電力変換装置全体としての配線インダクタンスの低減及び各スイッチング素子と配線部材との間の配線インダクタンスの平準化をより図り易くなる。

【0012】

請求項2に記載の発明は、請求項1に記載の発明において、前記コンデンサは、前記正極用配線部材及び前記負極用配線部材のうちの前記基板と対向しない一方の配線部材上に、前記正極端子及び前記負極端子が前記一方の配線部材側になる状態に配置されている。この発明では、コンデンサの正極端子及び負極端子が基板に近い状態になる。したがって、コンデンサの正極端子及び負極端子と、基板に実装されたスイッチング素子との距離が、正極端子及び負極端子がコンデンサ本体に対して基板と反対側に配置された構成に比較して短くなり、配線インダクタンスをより低減することができる。

【0013】

請求項3に記載の発明は、請求項2に記載の発明において、前記電力変換装置はインバータ装置であり、各アームは4N個（Nは自然数）のスイッチング素子を備えており、前記正極用配線部材及び前記負極用配線部材の前記接合部はアーム毎に2個設けられている。この発明では、インバータ装置において、各アームが4N個（Nは自然数）のスイッチング素子を有する場合、電力変換装置全体としての配線インダクタンスの低減及び各スイッチング素子と配線部材との間の配線インダクタンスの平準化をより図り易くなる。

【0014】

請求項4に記載の発明は、請求項1～請求項3のいずれか一項に記載の発明において、前記正極用配線部材及び前記負極用配線部材は、前記基板の回路パターンに超音波接合で接合されている。この発明では、電力変換装置を製造する際、正極用配線部材及び負極用配線部材とコンデンサとを接合した後に、正極用配線部材及び負極用配線部材の端子部を基板の回路パターンに電氣的に接合する必要がある。そのとき、端子部の接合に半田付けを用いると、端子部とコンデンサとが近いため、一般の耐熱性を特に考慮していないコンデンサを使用すると、半田付けのための加熱によりコンデンサが悪影響を受ける虞がある。しかし、端子部の接合が超音波接合で行われるため、コンデンサに加わる熱量が小さくなり、耐熱性の高い特殊なコンデンサを使用する必要がない。

【発明の効果】

【0015】

本発明によれば、電力変換装置全体としての配線インダクタンスが低減され、一つのスイッチング素子の機能と同じ役割を複数のスイッチング素子で行うようにした場合、各スイッチング素子と配線部材との間の配線インダクタンスの平準化を図ることができる。

【発明を実施するための最良の形態】

【0016】

以下、本発明を3相用のインバータ装置に具体化した一実施形態を図1～図9にしたがって説明する。

先ずインバータ装置の回路構成を説明する。図1(a)に示すように、インバータ装置11は、6個のスイッチング素子Q1～Q6を有するインバータ回路12を備えている。

10

20

30

40

50

各スイッチング素子Q1～Q6には、MOSFET (metal oxide semiconductor 電界効果トランジスタ) が使用されている。インバータ回路12は、第1及び第2のスイッチング素子Q1, Q2、第3及び第4のスイッチング素子Q3, Q4、第5及び第6のスイッチング素子Q5, Q6がそれぞれ直列に接続されている。各スイッチング素子Q1～Q6のドレインとソース間には、ダイオードD1～D6が、逆並列に接続されている。第1、第3及び第5のスイッチング素子Q1, Q3, Q5及び各第1、第3及び第5のスイッチング素子Q1, Q3, Q5に接続されたダイオードD1, D3, D5の組はそれぞれ上アームと呼ばれる。また、第2、第4及び第6のスイッチング素子Q2, Q4, Q6及び第2、第4及び第6のスイッチング素子Q2, Q4, Q6に接続されたダイオードD2, D4, D6の組はそれぞれ下アームと呼ばれる。

10

【0017】

第1、第3及び第5のスイッチング素子Q1, Q3, Q5のドレインが、配線13を介して電源入力用のプラス入力端子14に接続され、第2、第4及び第6のスイッチング素子Q2, Q4, Q6が、配線15を介して電源入力用のマイナス入力端子16に接続されている。配線13及び配線15間にはコンデンサ17が複数並列に接続されている。この実施形態ではコンデンサ17として電解コンデンサが使用され、コンデンサ17の正極(プラス)端子が配線13に接続され、コンデンサ17の負極(マイナス)端子が配線15に接続されている。

【0018】

スイッチング素子Q1, Q2の間の接合点はU相端子Uに、スイッチング素子Q3, Q4の間の接合点はV相端子Vに、スイッチング素子Q5, Q6の間の接合点はW相端子Wに、それぞれ接続されている。各スイッチング素子Q1～Q6のゲートは駆動信号入力端子G1～G6に接続されている。各スイッチング素子Q1～Q6のソースは信号端子S1～S6に接続されている。

20

【0019】

図1(a)では各上アーム及び各下アームがそれぞれ、1個のスイッチング素子及び1個のダイオードで示されているが、各アームは、図1(b)に示すように、スイッチング素子QとダイオードDの組が複数並列に接続された構成になっている。この実施形態では各アームはそれぞれ4組のスイッチング素子Q及びダイオードDで構成されている。即ち、各アームは一つのスイッチング素子の機能と同じ役割を行うための複数のスイッチング素子からなる。

30

【0020】

次にインバータ装置11の構造を説明する。

図2及び図3に示すように、インバータ装置11は、銅製の金属ベース20と、絶縁基板としてのセラミック基板21とで構成された基板22上に半導体チップ23が実装されている。半導体チップ23は、1個のスイッチング素子(MOSFET)及び1個のダイオードが一つのデバイスとして組み込まれている。即ち、半導体チップ23は、図1(b)に示される一つのスイッチング素子Q及び一つのダイオードDを備えたデバイスとなる。

【0021】

セラミック基板21は、表面に回路パターン24a, 24b, 24c, 24dを有し、裏面にセラミック基板21と金属ベース20とを接合する接合層として機能する金属板25を有するセラミック板26で構成されている。セラミック板26は、例えば、窒化アルミニウム、アルミナ、窒化ケイ素等により形成され、回路パターン24a, 24b, 24c, 24d及び金属板25は、例えば、アルミニウムや銅等で形成されている。セラミック基板21は、金属板25を介して半田(図示せず)で金属ベース20に接合されている。以下、この明細書では、金属ベース20をインバータ装置11の底部(下部)として説明する。

40

【0022】

回路パターン24aはゲート信号用の回路パターン、回路パターン24bはドレイン用

50

の回路パターン、回路パターン 24c はソース用の回路パターン、回路パターン 24d はソース信号用の回路パターンである。各回路パターン 24a, 24b, 24c, 24d は帯状に形成されている。ドレイン用の回路パターン 24b と、ソース用の回路パターン 24c とは、隣接して平行に延びるように形成され、ゲート信号用の回路パターン 24a 及びソース信号用の回路パターン 24d は、回路パターン 24c と反対側において回路パターン 24b と平行に延びるように形成されている。半導体チップ 23 は、ドレイン用の回路パターン 24b 上に半田で接合されている。図 5 に示すように、半導体チップ 23 は、ゲートとゲート信号用の回路パターン 24a との間、ソースとソース用の回路パターン 24c との間及びソースとソース信号用の回路パターン 24d との間をワイヤボンディングにより電氣的に接続されている。

10

【0023】

金属ベース 20 はほぼ矩形状に形成され、セラミック基板 21 も矩形状に形成されている。セラミック基板 21 は 12 個設けられ、長手方向が金属ベース 20 の長手方向と直交する状態で各列 6 個となるように 2 列、6 行に配置されている。そして、各行の 2 個のセラミック基板 21 上に配置された半導体チップ 23 がインバータ回路 12 の各アームを構成する。この実施形態では、半導体チップ 23 は、各セラミック基板 21 上に 2 個ずつ実装されており、4 個の半導体チップ 23 がそれぞれ 1 つのアームを構成する。半導体チップ 23 は回路パターン 24b の長手方向中央部にスペースが存在し、スペースの両側に半導体チップ 23 が 1 個ずつ位置するように配置されている。即ち、基板 22 上には一つのスイッチング素子の機能と同じ役割を行うための複数のスイッチング素子 (半導体チップ 23) からなる複数組のスイッチング素子群が実装されている。

20

【0024】

基板 22 の上方には平板状の正極用配線部材 27 及び負極用配線部材 28 が、基板 22 と平行に、かつ相互に絶縁された状態で近接して重なるように配置されている。この実施形態では、正極用配線部材 27 の上方に負極用配線部材 28 が配置されている。正極用配線部材 27 は図 1 (a) における配線 13 を、負極用配線部材 28 は図 1 (a) における配線 15 をそれぞれ構成する。正極用配線部材 27 は、幅方向の端部から基板 22 側に向かって延びるように設けられた複数 (この実施形態では 3 対 6 個) の端子部 27a により、上アームを構成するセラミック基板 21 上のドレイン用の回路パターン 24b の中央部に超音波接合されている。即ち、スイッチング素子 (半導体チップ 23) は正極用配線部材 27 の接合部 27b に対して両側に同数配置されている。負極用配線部材 28 は、幅方向の端部から基板 22 側に向かって延びるように設けられた複数 (この実施形態では 3 対 6 個) の端子部 28a により、下アームを構成するセラミック基板 21 上のソース用の回路パターン 24c の中央部に超音波接合されている。

30

【0025】

詳述すると、端子部 27a, 28a は、図 4 (b) 等に示すように、それぞれ正極用配線部材 27 及び負極用配線部材 28 の幅方向の端部両側に、幅方向の中心線に対して略線対称に設けられている。「略線対称」とは、完全な線対称に限らず、製造公差によるずれや、正極用配線部材及び負極用配線部材の配置位置に制約が有るためのずれを許容することを意味し、例えば、1mm 以下のずれを許容する。即ち、正極用配線部材 27 及び負極用配線部材 28 は、その幅方向の中心線に対して略線対称に形成されている。各端子部 27a, 28a は、それぞれ正極用配線部材 27 及び負極用配線部材 28 の幅方向の端部から基板 22 側に向かって屈曲し、さらに基板 22 に超音波接合されている接合部 27b, 28b が配線部材 27, 28 と平行に延びるように屈曲形成されている。そして、各接合部 27b, 28b は、配線部材 27, 28 の同じ側に配置された各端子部 27a, 28a の超音波接合箇所が一直線上に位置するように設けられて、各回路パターン 24b, 24c に超音波接合されている。即ち、各アームは 4 個のスイッチング素子 (半導体チップ 23) を備えており、正極用配線部材 27 及び負極用配線部材 28 の接合部 27b, 28b はアーム毎に 2 個設けられている。

40

【0026】

50

図6(a), (b)等に示すように、正極用配線部材27及び負極用配線部材28には、幅方向の端部両側に、各端子部27a, 28aの接合部27b, 28bより上側において各端子部27a, 28aと連続するとともに互いに重なる状態で配置される垂下部27c, 28cが形成されている。垂下部27c, 28cは正極用配線部材27及び負極用配線部材28の全長にわたって延びるのではなく切り欠き部27d, 28dが複数、それぞれ対向するように設けられている。そして、正極用配線部材27及び負極用配線部材28の間には、両者の電氣的絶縁性を確保するための絶縁部材29(図4(b)に図示)が配置されている。また、正極用配線部材27、負極用配線部材28及び絶縁部材29にはコンデンサ17の正極端子17a及び負極端子17bを挿通可能な長孔が形成されている。

【0027】

金属ベース20には、その周縁に沿うように電氣的絶縁性の支持枠30が、全てのセラミック基板21を枠内に収容する状態に固定されている。正極用配線部材27の長手方向の一端部には、外部電源入力用のプラス入力端子14が形成されている。プラス入力端子14は、一部が支持枠30の外側に位置するように配置されている。負極用配線部材28には、その長手方向の正極用配線部材27のプラス入力端子14が形成された側と反対側の端部に、外部電源入力用のマイナス入力端子16が形成されている。マイナス入力端子16も、一部が支持枠30の外側に位置するように配置されている。

【0028】

負極用配線部材28上、即ち正極用配線部材27及び負極用配線部材28のうちの基板22と対向しない一方の配線部材上に、複数(この実施形態では4個)のコンデンサ17が正極端子17a及び負極端子17bが下向きになる状態で電氣的な絶縁部材(図示せず)を介して配置されている。各コンデンサ17は、正極端子17a及び負極端子17bがコンデンサ本体の一方の側に設けられ、正極端子17aが正極用配線部材27に接続され、負極端子17bが負極用配線部材28に接続されている。

【0029】

図2及び図3等に示すように、インバータ装置11の3つの出力電極部材32U, 32V, 32Wは、側面ほぼL字状に形成されるとともに、上方に向かって延びる部分が支持枠30の近くに位置し、横方向に延びる部分が正極用配線部材27の下方においてその長手方向と直交する状態で配置されている。正極用配線部材27と出力電極部材32U, 32V, 32Wとは、シリコングル36(図4(a)に図示)で絶縁が確保されている。出力電極部材32Uは、第1のスイッチング素子Q1及びダイオードD1で構成される上アームのソース用の回路パターン24cと、第2のスイッチング素子Q2及びダイオードD2で構成される下アームのドレイン用の回路パターン24bとに超音波接合されている。出力電極部材32Vは、第3のスイッチング素子Q3及びダイオードD3で構成される上アームのソース用の回路パターン24cと、第4のスイッチング素子Q4及びダイオードD4で構成される下アームのドレイン用の回路パターン24bとに超音波接合されている。出力電極部材32Wは、第5のスイッチング素子Q5及びダイオードD5で構成される上アームのソース用の回路パターン24cと、第6のスイッチング素子Q6及びダイオードD6で構成される下アームのドレイン用の回路パターン24bとに超音波接合されている。

【0030】

各出力電極部材32U, 32V, 32Wは、セラミック基板21とほぼ同じ幅の銅板をプレス加工することで形成されている。図8(b)等に示すように、各出力電極部材32U, 32V, 32Wには、上アームを構成する2個のセラミック基板21の回路パターン24bのほぼ中央部と、下アームを構成する2個のセラミック基板21の回路パターン24cのほぼ中央部にそれぞれ接合される合計4個の接合部35がそれぞれ設けられている。各出力電極部材32U, 32V, 32Wは、ほぼL字状に屈曲され、かつ2個の接合部35が水平に延びる部分の先端両側で、2個の接合部35が屈曲部寄りそれぞれ下側に突出するように形成されている。各出力電極部材32U, 32V, 32Wは、各2個の接合部35の間に負極用配線部材28の端子部28a及び接合部28bを配置可能な空間が

10

20

30

40

50

設けられている。そして、各 2 個の接合部 3 5 は、図 3 に示すように、正極用配線部材 2 7 及び負極用配線部材 2 8 の接合部 2 7 b , 2 8 b と一直線上に位置するように回路パターン 2 4 b , 2 4 c 上に接合されている。

【 0 0 3 1 】

一組の上アーム及び下アームに対応する正極用配線部材 2 7 の接合部 2 7 b、負極用配線部材 2 8 の接合部 2 8 b 及び出力電極部材 3 2 U 等の接合部 3 5 と半導体チップ 2 3 との関係は図 5 に示すようになる。即ち、上アームを構成するセラミック基板 2 1 上の回路パターン 2 4 b においては、正極用配線部材 2 7 の接合部 2 7 b が回路パターン 2 4 b の中央部に接合され、その接合部 2 7 b を挟んで両側に半導体チップ 2 3 が配置されている。また、回路パターン 2 4 c においては出力電極部材 3 2 U 等の接合部 3 5 が回路パターン 2 4 c の中央部に接合されている。一方、下アームを構成するセラミック基板 2 1 上の回路パターン 2 4 b においては、出力電極部材 3 2 U 等の接合部 3 5 が回路パターン 2 4 b の中央部に接合され、その接合部 3 5 を挟んで両側に半導体チップ 2 3 が配置されている。また、回路パターン 2 4 c においては負極用配線部材 2 8 の接合部 2 8 b が回路パターン 2 4 c の中央部に接合されている。但し、図 5 は出力電極部材 3 2 V に対応する部分を示す。

【 0 0 3 2 】

各アームに対応するそれぞれ 2 個のセラミック基板 2 1 のうち、出力電極部材 3 2 U , 3 2 V , 3 2 W の先端側と対応するセラミック基板 2 1 のゲート信号用の回路パターン 2 4 a には、駆動信号入力端子 G 1 ~ G 6 の第 1 端部が、ソース信号用の回路パターン 2 4 d には信号端子 S 1 ~ S 6 の第 1 端部が、それぞれ接合されている。各端子 G 1 ~ G 6 , S 1 ~ S 6 は、第 2 端部が支持枠 3 0 から突出するように、支持枠 3 0 を貫通する状態で支持枠 3 0 に一体成形されている。なお、各アームを構成する 2 個のセラミック基板 2 1 上に形成された、回路パターン 2 4 a 同士及び回路パターン 2 4 d 同士はそれぞれワイヤボンディングで電氣的に接続されている。

【 0 0 3 3 】

支持枠 3 0 内には半導体チップ 2 3 の絶縁性確保や保護のためにシリコーンゲル 3 6 が充填、硬化されている。そして、金属ベース 2 0 上には、基板 2 2 の半導体チップ 2 3、即ちスイッチング素子 Q 1 ~ Q 6 が実装された側の面、正極用配線部材 2 7、負極用配線部材 2 8、コンデンサ 1 7、出力電極部材 3 2 U , 3 2 V , 3 2 W 及び支持枠 3 0 を囲繞するカバー 3 7 がボルトにより固定されるようになっている。

【 0 0 3 4 】

次に前記のように構成されたインバータ装置 1 1 の製造方法を説明する。

先ずセラミック基板 2 1 上への半導体チップ 2 3 の実装工程が行われる。この工程では、図 7 (a) に示すように、セラミック基板 2 1 のドレイン用の回路パターン 2 4 b 上に 2 個の半導体チップ 2 3 を、回路パターン 2 4 b の長手方向の中央部にスペースが存在するように半田付けにより接合する。次に半導体チップ 2 3 のゲートとゲート信号用の回路パターン 2 4 a との間、半導体チップ 2 3 のソースとソース用の回路パターン 2 4 c との間及び半導体チップ 2 3 のソースとソース信号用の回路パターン 2 4 d との間をワイヤボンディングにより電氣的に接続する。

【 0 0 3 5 】

次にセラミック基板 2 1 を金属ベース 2 0 上に接合する工程が行われる。この工程では、図 7 (b) に示すように、半導体チップ 2 3 が実装されたセラミック基板 2 1 を金属ベース 2 0 上に、6 行 2 列に半田付けで接合し、同じアームを構成する各 2 個のセラミック基板 2 1 のゲート信号用の回路パターン 2 4 a 同士及びソース信号用の回路パターン 2 4 d 同士をワイヤボンディング (図示せず) により電氣的に接続する。

【 0 0 3 6 】

次に出力電極部材 3 2 U , 3 2 V , 3 2 W をセラミック基板 2 1 に接合する工程が行われる。この工程では、図 8 (a) に示すように、先ず駆動信号入力端子 G 1 ~ G 6 及び信号端子 S 1 ~ S 6 が装備された支持枠 3 0 を、金属ベース 2 0 上にセラミック基板 2 1 を

10

20

30

40

50

囲むように固定する。支持枠 30 の固定は接着剤やねじを用いて行われる。次に出力電極部材 32U, 32V, 32W を、図 8 (b) に示すように、各接合部 35 がドレイン用の回路パターン 24b 及びソース用の回路パターン 24c のほぼ中央部と当接するように配置する。そして、超音波接合により各接合部 35 を順次回路パターン 24b 及び回路パターン 24c に接合する。また、駆動信号入力端子 G1 ~ G6 の第 1 端部を回路パターン 24a に、信号端子 S1 ~ S6 の第 1 端部を回路パターン 24d に、それぞれ超音波接合により接合する。

【0037】

次にコンデンサアッシー（組立品）を組み立てる工程が行われる。この工程では、4 個のコンデンサ 17 を正極端子 17a 及び負極端子 17b が上向きになる状態において、所定間隔で 1 列に治具で固定する。その状態で絶縁材を介して負極用配線部材 28 を各コンデンサ 17 の負極端子 17b にねじで固定する。次に絶縁部材 29 を負極用配線部材 28 との間に配置した状態で正極用配線部材 27 をコンデンサ 17 の正極端子 17a にねじで固定する。以上により、正極用配線部材 27 及び負極用配線部材 28 間の絶縁が確保された状態で、コンデンサ 17 の正極端子 17a に正極用配線部材 27 が、負極端子 17b に負極用配線部材 28 がそれぞれ電氣的に接合されたコンデンサアッシー 38 が組み立てられる。

【0038】

次にセラミック基板 21 にコンデンサアッシー 38 を超音波接合する工程が行われる。この工程では、まず、コンデンサアッシー 38 をセラミック基板 21 上に載置する。図 9 に示すように、コンデンサアッシー 38 は、セラミック基板 21 の上方から支持枠 30 内の所定位置に配置される。この状態では、図 3 に示すように、正極用配線部材 27 及び負極用配線部材 28 の幅方向の同じ側に配置された各接合部 27b, 28b が一直線上に位置する状態になる。

【0039】

その状態で各接合部 27b, 28b を順に超音波接合で回路パターン 24b, 24c に接合する。接合部 27b, 28b とコンデンサ 17 とが近いため、端子部 27a, 28a の接合に半田付けを用いると、一般の耐熱性を特に考慮していないコンデンサを使用すると、半田付けのための加熱によりコンデンサ 17 が悪影響を受ける虞がある。しかし、接合部 27b, 28b の接合が超音波接合で行われるため、コンデンサ 17 に加わる熱量が小さくなり、耐熱性の高い特殊なコンデンサを使用する必要がない。

【0040】

次に半導体チップ 23 や各接合部等湿気や酸化を嫌う部分の電氣的絶縁及び保護のため、支持枠 30 内へのシリコングル 36 の注入、硬化処理が行われ、シリコングル 36 の充填、硬化が行われる。正極用配線部材 27 及び負極用配線部材 28 の垂下部 27c, 28c に切り欠き部 27d, 28d が形成されているため、切り欠き部 27d, 28d がない場合に比較して、シリコングルの注入時にシリコングルが正極用配線部材 27 と負極用配線部材 28 との間に容易に流入する。そして、最後にカバー 37 が金属ベース 20 にボルトにより固定されて、インバータ装置 11 が完成する。

【0041】

次に前記のように構成されたインバータ装置 11 の作用を説明する。

インバータ装置 11 は、例えば、車両の電源装置の一部を構成するものとして使用される。インバータ装置 11 は、プラス入力端子 14 及びマイナス入力端子 16 が直流電源（図示せず）に接続され、U 相端子 U、V 相端子 V 及び W 相端子 W がモータ（図示せず）に接続され、駆動信号入力端子 G1 ~ G6 及び信号端子 S1 ~ S6 が制御装置（図示せず）に接続された状態で使用される。

【0042】

上アームの第 1、第 3 及び第 5 のスイッチング素子 Q1, Q3, Q5 及び下アームの第 2、第 4 及び第 6 のスイッチング素子 Q2, Q4, Q6 がそれぞれ所定周期でオン、オフ制御されることによりモータに交流が供給されてモータが駆動される。

10

20

30

40

50

【 0 0 4 3 】

正極用配線部材 2 7 及び負極用配線部材 2 8 には、スイッチング素子 Q 1 ~ Q 6 のスイッチング時に急峻に立ち上がる電流又は立ち下がる電流が流れ、その電流は正極用配線部材 2 7 及び負極用配線部材 2 8 で逆方向となる。正極用配線部材 2 7 及び負極用配線部材 2 8 は平行な平板状に形成され、互いに近接して配置されているため、相互インダクタンスの効果により配線インダクタンスが低減する。また、垂下部 2 7 c , 2 8 c も平行に近接して配置されているため、垂下部 2 7 c , 2 8 c が存在しない場合に比較して、配線インダクタンスがより低減する。

【 0 0 4 4 】

したがって、この実施形態によれば、以下に示す効果を得ることができる。

10

(1) インバータ装置 1 1 は、一つのスイッチング素子の機能と同じ役割を行うための複数のスイッチング素子 (半導体チップ 2 3) からなる複数組のスイッチング素子群が実装された基板 2 2 と、相互に電氣的に絶縁された状態で近接して平行に配置された平板状の正極用配線部材 2 7 及び負極用配線部材 2 8 とを備えている。正極用配線部材 2 7 には複数のコンデンサ 1 7 の正極端子 1 7 a が、負極用配線部材 2 8 には負極端子 1 7 b がそれぞれ電氣的に接続されている。そして、正極用配線部材 2 7 及び負極用配線部材 2 8 は、基板 2 2 の回路パターン 2 4 b , 2 4 c に端子部 2 7 a , 2 8 a の接合部 2 7 b , 2 8 b において電氣的に接合され、半導体チップ 2 3 は回路パターン 2 4 b 上において接合部 2 7 b に対して両側に同数配置されている。そのため、接合部 2 7 b から各半導体チップ 2 3 までの距離の合計が、各半導体チップ 2 3 が接合部 2 7 b の片側に配置された構成に比較して短くなるとともに、接合部 2 7 b から各半導体チップ 2 3 までの距離が平準化される。したがって、インバータ装置 1 1 全体としての配線インダクタンスが低減され、一つのスイッチング素子の機能と同じ役割を複数の半導体チップ 2 3 (スwitching素子) で行うようにした場合、各半導体チップ 2 3 と正極用配線部材 2 7 及び負極用配線部材 2 8 との間の配線インダクタンスの平準化を図ることができる。

20

【 0 0 4 5 】

(2) 出力電極部材 3 2 U , 3 2 V , 3 2 W は、接合部 3 5 において回路パターン 2 4 b , 2 4 c に電氣的に接合され、半導体チップ 2 3 は回路パターン 2 4 b 上において接合部 3 5 に対して両側に同数配置されている。そのため、接合部 3 5 から各半導体チップ 2 3 までの距離の合計が、各半導体チップ 2 3 が接合部 3 5 の片側に配置された構成に比較して短くなるとともに、接合部 3 5 から各半導体チップ 2 3 までの距離が平準化される。したがって、インバータ装置 1 1 全体としての配線インダクタンスがより低減される。

30

【 0 0 4 6 】

(3) 正極用配線部材 2 7 及び負極用配線部材 2 8 は、基板 2 2 と平行に重なるように配置されるとともに、その幅方向の両端部から端子部 2 7 a , 2 8 a が複数個、基板 2 2 側に向かって延出し、かつ先端部が基板 2 2 と平行に延びるように屈曲されて接合部 2 7 b , 2 8 b が形成されている。したがって、正極用配線部材 2 7 及び負極用配線部材 2 8 が垂直に配置される場合に比較して、基板 2 2 を下側にして使用する場合、インバータ装置 1 1 全体の高さを低くすることができる。また、端子部 2 7 a , 2 8 a が正極用配線部材 2 7 及び負極用配線部材 2 8 の幅方向両側に設けられているため、半導体チップ 2 3 (スwitching素子) 数が多くなった場合、インバータ装置 1 1 全体としての配線インダクタンスの低減及び各半導体チップ 2 3 と正極用配線部材 2 7 及び負極用配線部材 2 8 との間の配線インダクタンスの平準化を図り易い。

40

【 0 0 4 7 】

(4) 正極用配線部材 2 7 及び負極用配線部材 2 8 は、各端子部 2 7 a , 2 8 a の位置が、正極用配線部材 2 7 及び負極用配線部材 2 8 を自立状態で基板 2 2 上に載置可能な位置に設定されている。したがって、正極用配線部材 2 7 及び負極用配線部材 2 8 を基板 2 2 上に電氣的に接合する際、保持する治具がなくても接合作業を行うことができる。

【 0 0 4 8 】

(5) 正極用配線部材 2 7 及び負極用配線部材 2 8 は、その幅方向の中心線に対して略

50

線対称に形成されている。したがって、半導体チップ23（スイッチング素子）数が多くなった場合、インバータ装置11全体としての配線インダクタンスの低減及び各半導体チップ23と正極用配線部材27及び負極用配線部材28との間の配線インダクタンスの平準化をより図り易くなる。

【0049】

(6) コンデンサ17は、正極用配線部材27及び負極用配線部材28のうちの基板22と対向しない一方の負極用配線部材28上に、正極端子17a及び負極端子17bが負極用配線部材28側になる状態に配置されている。したがって、コンデンサ17の正極端子17a及び負極端子17bと、基板22に実装されたスイッチング素子（半導体チップ23）との距離が、正極端子17a及び負極端子17bがコンデンサ本体に対して基板22と反対側に配置された構成に比較して短くなり、配線インダクタンスをより低減することができる。

10

【0050】

(7) インバータ装置11は、各アームが4N個（Nは自然数でこの実施形態では1）のスイッチング素子（半導体チップ23）を備えており、正極用配線部材27及び負極用配線部材28の接合部27b、28bはアーム毎に2個設けられている。したがって、各アームが4N個（Nは自然数）の半導体チップ23を有する場合、インバータ装置11全体としての配線インダクタンスの低減及び各半導体チップ23と正極用配線部材27及び負極用配線部材28との間の配線インダクタンスの平準化をより図り易くなる。また、出力電極部材32U、32V、32Wの接合部35もアーム毎に2個設けられているため、

20

【0051】

(8) 正極用配線部材27及び負極用配線部材28は、基板22の回路パターン24b、24cに超音波接合で接合されている。インバータ装置11を製造する際、正極用配線部材27及び負極用配線部材28とコンデンサ17とを接合した後に、正極用配線部材27及び負極用配線部材28の端子部27a、28aの接合部27b、28bを基板22の回路パターン24b、24cに超音波接合により電氣的に接合する。したがって、接合部27b、28bの接合に半田付けを用いる場合と異なり、耐熱性の高い特殊なコンデンサを使用する必要がない。

【0052】

30

(9) 各出力電極部材32U、32V、32Wは、4個の接合部35が仮想矩形の4つの角部と対応する配置に形成されている。したがって、各出力電極部材32U、32V、32Wをセラミック基板21に超音波接合する際、自立状態で安定してセラミック基板21上に載置されるため、各出力電極部材32U、32V、32Wを保持する治具がなくても、超音波接合を行うことができる。

【0053】

実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。

コンデンサ17は、相互に電氣的に絶縁された状態で近接して平行に配置された平板状の正極用配線部材27及び負極用配線部材28に対して、正極端子17aが正極用配線部材27に、負極端子17bが負極用配線部材にそれぞれ電氣的に接合されていればよい。即ち、コンデンサ17と基板22との間に正極用配線部材27及び負極用配線部材28が存在する構成に限らない。例えば、図10に示すように、出力電極部材32U、32V、32Wと直交する状態で出力電極部材32U、32V、32W上に絶縁プレート40を配置し、絶縁プレート40上にコンデンサ17を正極端子17a及び負極端子17bがコンデンサ本体に対して基板22と反対側となるように載置された状態で組み付ける。そして、正極用配線部材27及び負極用配線部材28が正極端子17a及び負極端子17bにねじにより固定される。この場合、図10に示すように、正極用配線部材27及び負極用配線部材28の端子部27a、28a及び垂下部27c、28cの長さが長くなる。しかし、コンデンサ17をカバー37の外に配置する場合に比較して、配線インダクタンスは低減される。

40

50

【 0 0 5 4 】

コンデンサ 1 7 の配置は、基板 2 2 と対応する位置、即ち金属ベース 2 0 の上方に限らない。例えば、図 1 1 に示すように、金属ベース 2 0 の側方に配置してもよい。正極用配線部材 2 7 及び負極用配線部材 2 8 は、負極用配線部材 2 8 がコンデンサ 1 7 側、即ち下側になるように平行に配置されるとともに、端子部 2 7 a , 2 8 a が正極用配線部材 2 7 及び負極用配線部材 2 8 の先端から下方に屈曲形成されている。そして、正極用配線部材 2 7 の接合部 2 7 b がセラミック基板 2 1 上のドレイン用の回路パターン 2 4 b に接合され、負極用配線部材 2 8 の接合部 2 8 b がセラミック基板 2 1 上のソース用の回路パターン 2 4 c に接合されている。この実施形態では、正極端子 1 7 a と正極用配線部材 2 7 との接合及び負極端子 1 7 b と負極用配線部材 2 8 との接合は、ねじによる締め付け固定ではなく、コンデンサ 1 7 に対する熱の影響が半田付けに比較して小さな接合方法、例えば、精密抵抗溶接やレーザービーム溶接で行っている。また、この実施形態では、各アームが 1 個のセラミック基板 2 1 上に 2 個の半導体チップ 2 3 が実装された構成で、図 1 1 の紙面と垂直方向にセラミック基板 2 1 が 6 列に配置された構成になっている。そして、図 1 1 では回路パターン 2 4 b 以外の回路基板や出力電極部材 3 2 U 等の図示を省略している。この場合もスイッチング素子（半導体チップ 2 3）は、正極用配線部材 2 7 の接合部 2 7 b に対して両側に配置されているため、電力変換装置全体としての配線インダクタンスが低減され、各スイッチング素子と配線部材との間の配線インダクタンスの平準化を図ることができる。また、この実施形態では、コンデンサ 1 7 が正極用配線部材 2 7 及び負極用配線部材 2 8 の接合部 2 7 b , 2 8 b の回路パターン 2 4 b , 2 4 c との接合位置と離れているため、接合は超音波接合に限らず、例えば、半田付けで接合してもよい。なお、図 1 1 では、セラミック基板 2 1 を金属ベース 2 0 に接合するための半田 H 及び半導体チップ 2 3 を回路パターン 2 4 b に接合するための半田 H を図示している。

10

20

【 0 0 5 5 】

コンデンサ 1 7 が基板 2 2 の上方に配置される場合、正極用配線部材 2 7 及び負極用配線部材 2 8 は、基板 2 2 と平行に、かつ相互に絶縁された状態で近接して重なるように配置されていればよく、負極用配線部材 2 8 が上側、即ち基板 2 2 と対向しない側に配置される構成に限らず、正極用配線部材 2 7 が上側に配置される構成としてもよい。しかし、電解コンデンサの場合、外側がグランドのため、負極用配線部材 2 8 が上側に配置される方が好ましい。

30

【 0 0 5 6 】

コンデンサ 1 7 が基板 2 2 の上方に配置される構成においても、各アームを 2 個のセラミック基板 2 1 で構成する代わりに、1 個のセラミック基板 2 1 で構成してもよい、この場合、ゲート用の回路パターン 2 4 a を一つにすることにより、回路パターン 2 4 a 間を電氣的に接続するワイヤボンディングが不要になる。また、各アームのドレイン用の回路パターン 2 4 b 及びソース用の回路パターン 2 4 c と、正極用配線部材 2 7、負極用配線部材 2 8 及び出力電極部材 3 2 U , 3 2 V , 3 2 W の各接合部 2 7 b , 2 8 b , 3 5 との接合箇所は 2 箇所ではなく、1 箇所ずつでもよくなる。しかし、前記接合箇所を 1 箇所ずつにすると、超音波接合の際にコンデンサアッシー 3 8 を保持する治具や出力電極部材 3 2 U , 3 2 V , 3 2 W を保持する治具が必要になる。

40

【 0 0 5 7 】

スイッチング素子（半導体チップ 2 3）が回路パターン 2 4 b 上で、正極用配線部材 2 7 の接合部 2 7 b あるいは出力電極部材 3 2 U , 3 2 V , 3 2 W の接合部 3 5 に対して両側に同数配置されている構成は、半導体チップ 2 3 が接合部 2 7 b , 3 5 の両側に 1 個ずつ配置される構成に限らない。例えば、図 1 2 に示すように、接合部 2 7 b , 3 5（二点鎖線で図示）の両側に複数個（図 1 2 では 2 個）ずつ設けてもよい。

【 0 0 5 8 】

各回路パターン 2 4 a , 2 4 b , 2 4 c , 2 4 d を細長い形状のパターンで形成して、並列状態で配置することは必須ではない。しかし、回路パターン 2 4 b , 2 4 c をブロック形状に形成した場合は、半導体チップ 2 3 を接合部 2 7 b , 3 5 の両側に同数実装

50

したり、正極用配線部材 2 7 及び負極用配線部材 2 8 の接合部 2 7 b , 2 8 b や出力電極部材 3 2 U , 3 2 V , 3 2 W の接合部 3 5 を接合したりするスペースの確保に必要なセラミック基板 2 1 の面積が大きくなる。また、回路パターン 2 4 b , 2 4 c の間隔を狭くすると、出力電極部材 3 2 U , 3 2 V , 3 2 W が自立状態で各接合部 3 5 を超音波接合するのが難しくなる。

【 0 0 5 9 】

各アームを構成するセラミック基板 2 1 を 1 個にしてセラミック基板 2 1 の数を少なくする構成に限らず、1 個のセラミック基板 2 1 上に複数のアームを構成するようにしてもよい。例えば、面積の広いセラミック基板 2 1 の表面に複数のアームに対応する回路パターン 2 4 a , 2 4 b , 2 4 c , 2 4 d を形成する。そして、半導体チップ 2 3 を実装し、正極用配線部材 2 7、負極用配線部材 2 8 及び出力電極部材 3 2 U , 3 2 V , 3 2 W の接合部 2 7 b , 2 8 b , 3 5 をそれぞれ回路パターン 2 4 b , 2 4 c に接合する。

10

【 0 0 6 0 】

正極用配線部材 2 7 及び負極用配線部材 2 8 は、その幅方向の中心線に対して略線対称に形成されていなくてもよい。

金属ベース 2 0 をアルミニウム系金属で形成し、セラミック基板 2 1 として、両面にアルミニウム層が形成された DBA (Direct Brazing Aluminum) 基板を用い、DBA 基板の表面に回路パターン 2 4 a , 2 4 b , 2 4 c , 2 4 d を形成し、裏面を金属ベース 2 0 にアルミニウム系ろう材によりろう付けしてもよい。

【 0 0 6 1 】

20

セラミック基板 2 1 に代えて、絶縁基板として金属基板の表面に絶縁層を形成し、絶縁層上に回路パターン 2 4 a , 2 4 b , 2 4 c , 2 4 d を形成した構成の物を使用してもよい。

【 0 0 6 2 】

金属ベース 2 0 上に絶縁基板を半田付けあるいはろう付けで接合する代わりに、金属ベース 2 0 上に絶縁層を形成し、その絶縁層上に回路パターン 2 4 a , 2 4 b , 2 4 c , 2 4 d を形成してもよい。この場合、部品点数が少なくなるとともに、絶縁基板を金属ベース 2 0 上に接合する工程が不要になる。

【 0 0 6 3 】

コンデンサ 1 7 の数は 4 個に限らず、インバータ装置 1 1 の定格電流値及び使用するコンデンサの容量により決まり、3 個以下でも 5 個以上でもよい。

30

コンデンサ 1 7 は電解コンデンサに限らず、例えば電気二重層コンデンサであってもよい。

【 0 0 6 4 】

スイッチング素子 Q , Q 1 ~ Q 6 は MOSFET に限らず、他のパワートランジスタ (例えば、IGBT (絶縁ゲートバイポーラ型トランジスタ)) やサイリスタを使用してもよい。

【 0 0 6 5 】

各アームを構成するスイッチング素子 Q 及びダイオード D の組は 4 組に限らず、各アームは偶数個、好ましくは 4 N 個 (N は自然数) のスイッチング素子を備えていればよい。偶数個であれば接合部 2 7 b , 3 5 の両側にスイッチング素子を同数配置することができる。4 N 個であれば、接合部 2 7 b , 3 5 を 2 箇所に分けて設けることにより、接合部 2 7 b , 3 5 を介して正極用配線部材 2 7 や出力電極部材 3 2 U 等をセラミック基板 2 1 上に接合する際に自立状態で配置し易くなる。

40

【 0 0 6 6 】

1 組のスイッチング素子及びダイオードは、1 個の半導体チップ 2 3 としてパッケージ化される構成に限らず、スイッチング素子及びダイオードがそれぞれ回路パターン上に実装された構成でもよい。

【 0 0 6 7 】

インバータ装置 1 1 は、3 相交流を出力する構成に限らず、単相交流を出力する構

50

成としてもよい。単相交流を出力する構成では上アーム及び下アームの組が2組存在する。

【0068】

インバータ装置11を製造する各工程は、前記実施形態で説明した順に行われる必要はない。例えば、セラミック基板21に半導体チップ23を実装する工程やコンデンサアッシー38を組み立てる工程をそれぞれ別工程として、半導体チップ23が実装されたセラミック基板21やコンデンサアッシー38を複数製造しておき、それらの部品を使用してインバータ装置11の製造を行ってもよい。

【0069】

出力電極部材32U, 32V, 32Wをセラミック基板21に超音波接合する工程と、コンデンサアッシー38をセラミック基板21に超音波接合する工程とを同じ工程としてもよい。例えば、支持枠30に各出力電極部材32U, 32V, 32Wを位置決めした状態で保持可能な保持部を設ける。そして、各出力電極部材32U, 32V, 32Wを保持部に保持した状態で金属ベース20に固定した後、直ぐに超音波接合を行わず、コンデンサアッシー38のセラミック基板21への超音波接合時に行うようにする。出力電極部材32U, 32V, 32Wの接合部35が正極用配線部材27及び負極用配線部材28の接合部27b, 28bと一直線上に配置されているため、超音波接合用のツールを配線部材27, 28に沿って移動させることで、ツールが各接合部27b, 28b, 35と順に対向する状態になり、効率良く超音波接合を行うことができる。

【0070】

出力電極部材32U, 32V, 32Wのセラミック基板21に対する超音波接合をコンデンサアッシー38のセラミック基板21に対する超音波接合より先に行う場合は、出力電極部材32U, 32V, 32Wの接合部35を正極用配線部材27及び負極用配線部材28の接合部27b, 28bと一直線上に配置しなくてもよい。

【0071】

超音波接合は各接合点(接合箇所)を一点ずつ順に行う方法に限らず、複数点ずつ行うようにしてもよい。この場合、1点ずつ行う場合に比較して、全ての接合点の超音波接合が完了するまでの時間を短縮することができる。特に2点ずつ行う場合は、超音波接合ツールの体格をさほど大きくせず、接合点の数も偶数であるため、効率良く行うことができる。

【0072】

電力変換装置は、インバータ装置11に限らず、例えば、DC-DCコンバータに適用してもよい。

駆動信号入力端子G1~G6の第1端部を回路パターン24aに、信号端子S1~S6の第1端部を回路パターン24dにそれぞれ接合する時期は、コンデンサアッシー38をセラミック基板21に超音波接合する前に限らず、支持枠30を金属ベース20に固定した後、支持枠30内へシリコーンゲルを充填するまでに行えばよい。

【0073】

以下の技術的思想(発明)は前記実施形態から把握できる。

(1)前記基板は、金属ベースと、その上に接合されるとともに、表面に絶縁層を介して回路パターンが形成された複数の絶縁基板とで構成されている。

【0074】

(2)前記スイッチング素子を実装される回路パターンに電氣的に接合される出力電極部材の接合部に対して、前記スイッチング素子は両側に同数配置されている。

【図面の簡単な説明】

【0075】

【図1】(a)はインバータの回路図、(b)は一つのアームの回路図。

【図2】インバータ装置のカバーを省略した模式斜視図。

【図3】同じく平面図。

【図4】(a)は図3のA-A線断面図、(b)は(a)の一部省略部分拡大図。

10

20

30

40

50

【図5】半導体チップのソース及びゲートと各回路パターンとのワイヤボンディングの状態を示す部分模式図。

【図6】(a)は図3のB-B線断面図、(b)は(a)の部分拡大図。

【図7】(a)はチップ部品が実装されたセラミック基板の模式斜視図、(b)はセラミック基板が実装された金属ベースの模式斜視図。

【図8】(a)は金属ベースに支持枠が取り付けられた状態の模式斜視図、(b)は出力電極部材を取り付けた状態の模式斜視図。

【図9】コンデンサアッシー、金属ベース、支持枠及び出力電極部材の関係を示す模式斜視図。

【図10】別の実施形態の断面図。

10

【図11】別の実施形態の側面図。

【図12】別の実施形態における半導体チップと接合部の配置を示す模式図。


【図13】(a)は従来技術の斜視図、(b)は同じく分解斜視図。

【符号の説明】


【0076】

Q, Q1, Q2, Q3, Q4, Q5, Q6...スイッチング素子、11...インバータ装置、17...コンデンサ、17a...正極端子、17b...負極端子、22...基板、23...スイッチング素子としての半導体チップ、24b, 24c...回路パターン、27...正極用配線部材、27a, 28a...端子部、27b, 28b, 35...接合部、28...負極用配線部材。


【図1】



(b)




【図2】




20: 金属ベース
27: 正極用配線部材
27a: 端子部
32U, 32V, 32W: 出力電極部材
28: 負極用配線部材


【図 8】




【図 9】




【図 10】




【図 11】



【図 13】



【図 12】



フロントページの続き

- (72)発明者 長瀬 俊昭
愛知県刈谷市豊田町2丁目1番地 株式会社 豊田自動織機 内
- (72)発明者 石川 純
愛知県刈谷市豊田町2丁目1番地 株式会社 豊田自動織機 内
- (72)発明者 紺谷 一善
愛知県刈谷市豊田町2丁目1番地 株式会社 豊田自動織機 内
- (72)発明者 深津 利成
愛知県刈谷市豊田町2丁目1番地 株式会社 豊田自動織機 内

審査官 槻木澤 昌司

- (56)参考文献 特開2005-261035(JP,A)
特開2002-044964(JP,A)
特開2007-143272(JP,A)
特開2005-347561(JP,A)
特開2004-214452(JP,A)
特開2003-009546(JP,A)
特開平06-261556(JP,A)
特開平06-021323(JP,A)

(58)調査した分野(Int.Cl., DB名)

H02M 7/48

H02M 1/08