

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4970354号
(P4970354)

(45) 発行日 平成24年7月4日(2012.7.4)

(24) 登録日 平成24年4月13日(2012.4.13)

(51) Int.Cl.	F I
HO 1 L 21/318 (2006.01)	HO 1 L 21/318 C
HO 1 L 29/786 (2006.01)	HO 1 L 21/318 B
HO 1 L 21/336 (2006.01)	HO 1 L 29/78 6 1 7 V
C 2 3 C 16/44 (2006.01)	HO 1 L 29/78 6 1 7 U
C 2 3 C 16/42 (2006.01)	C 2 3 C 16/44 J

請求項の数 5 (全 38 頁) 最終頁に続く

(21) 出願番号 特願2008-145684 (P2008-145684)
 (22) 出願日 平成20年6月3日(2008.6.3)
 (65) 公開番号 特開2009-54991 (P2009-54991A)
 (43) 公開日 平成21年3月12日(2009.3.12)
 審査請求日 平成23年4月19日(2011.4.19)
 (31) 優先権主張番号 特願2007-149790 (P2007-149790)
 (32) 優先日 平成19年6月5日(2007.6.5)
 (33) 優先権主張国 日本国(JP)
 (31) 優先権主張番号 特願2007-196781 (P2007-196781)
 (32) 優先日 平成19年7月27日(2007.7.27)
 (33) 優先権主張国 日本国(JP)

(73) 特許権者 000153878
 株式会社半導体エネルギー研究所
 神奈川県厚木市長谷398番地
 (72) 発明者 一條 充弘
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内
 (72) 発明者 田中 哲弘
 栃木県下都賀郡都賀町大字升塚161-2
 アドバンスト フィルム デバイス
 インク株式会社内
 (72) 発明者 大槻 高志
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内

最終頁に続く

(54) 【発明の名称】 半導体装置の作製方法

(57) 【特許請求の範囲】

【請求項1】

絶縁表面を有する基板上に、窒化酸化珪素膜を形成し、
 前記窒化酸化珪素膜上に、半導体層を形成する半導体装置の作製方法であって、
 前記窒化酸化珪素膜は、マイクロ波プラズマCVD装置を用いて形成され、
 前記マイクロ波プラズマCVD装置は、複数のマイクロ波発生装置、及び前記マイクロ
 波発生装置で発生したマイクロ波を伝播させる複数の誘電体板を有し、
 前記マイクロ波プラズマCVD装置の反応室内に、酸化窒化珪素膜、窒化珪素膜、また
 は珪素膜で保護膜を形成した後、前記反応室内に前記絶縁表面を有する基板を挿入し、前
 記誘電体板を透過して前記マイクロ波発生装置からマイクロ波が放出され、前記誘電体板
 の表面で密度の高いプラズマが発生し、前記絶縁表面を有する基板上に、前記窒化酸化珪
 素膜を形成し、

前記酸化窒化珪素膜は、窒素よりも酸素の含有量が多く、
 前記窒化酸化珪素膜は、酸素よりも窒素の含有量が多いことを特徴とする半導体装置の
 作製方法。

【請求項2】

絶縁表面を有する基板上に、酸化窒化珪素膜及び窒化酸化珪素膜を積層し、
 前記積層された酸化窒化珪素膜及び窒化酸化珪素膜上に、半導体層を形成する半導体装
 置の作製方法であって、
 前記酸化窒化珪素膜及び前記窒化酸化珪素膜は、マイクロ波プラズマCVD装置を用い

て形成され、

前記マイクロ波プラズマCVD装置は、複数のマイクロ波発生装置、及び前記マイクロ波発生装置で発生したマイクロ波を伝播させる複数の誘電体板を有し、

前記マイクロ波プラズマCVD装置の反応室内に、前記酸化窒化珪素膜、または珪素膜で保護膜を形成した後、前記反応室内に前記絶縁表面を有する基板を挿入し、前記誘電体板を透過して前記マイクロ波発生装置からマイクロ波が放出され、前記誘電体板の表面で密度の高いプラズマが発生し、前記絶縁表面を有する基板上に、前記酸化窒化珪素膜及び窒化酸化珪素膜を積層し、

前記酸化窒化珪素膜は、窒素よりも酸素の含有量が多く、

前記窒化酸化珪素膜は、酸素よりも窒素の含有量が多いことを特徴とする半導体装置の作製方法。

10

【請求項3】

請求項1または2において、

前記酸化窒化珪素膜は、濃度範囲として酸素が55～65原子%、窒素が1～20原子%、珪素が25～35原子%、水素及び/又はOH基が0.1～10原子%の範囲で含まれることを特徴とする半導体装置の作製方法。

【請求項4】

請求項1乃至3のいずれか一項において、

前記窒化酸化珪素膜は、濃度範囲として酸素が15～30原子%、窒素が20～35原子%、珪素が25～35原子%、水素が15～25原子%の範囲で含まれることを特徴とする半導体装置の作製方法。

20

【請求項5】

請求項1乃至4のいずれか一項において、

前記基板に接してゲート電極を形成する工程を含むことを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、トランジスタに代表される半導体素子を有する半導体装置に関する。

【背景技術】

30

【0002】

近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数～数百nm程度）を用いて薄膜トランジスタを構成する技術が注目されている。また、単結晶半導体のインゴットを薄く切断して作製されるシリコンウエハーに代わり、絶縁膜の上に薄い単結晶半導体層を設けたシリコン・オン・インシュレータと呼ばれる半導体基板（SOI基板）、及び当該半導体基板を用いた半導体装置が開発されている。

【0003】

薄膜トランジスタやMOSトランジスタ等の半導体素子は、導電膜、半導体膜、及び絶縁膜を積層することにより構成されており、各膜はスパッタリング法、プラズマCVD法、塗布法等を用いて形成されている。

40

【0004】

プラズマCVD装置において、基板上に成膜を行うと、反応室内には、反応生成物が堆積してしまう。当該堆積物が厚くなると、基板上に剥がれ落ちてしまい、作製される半導体素子の動作不良を招くという問題がある。

【0005】

このため、一定時間の成膜の後、化学的反応により反応室内をクリーニングする。具体的には、フッ素系プラズマまたはクリーニング液体により反応室内の堆積物を除去する。

【0006】

一方、クリーニングに用いた気体または液体が反応室内に残留し、当該残留物が基板上に成膜する膜に混入してしまうという問題がある。このため、反応室をクリーニングした後

50

、反応室内壁に保護膜を成膜する例がある。(特許文献1)。

【特許文献1】特許第3400293号公報

【発明の開示】

【発明が解決しようとする課題】

【0007】

しかしながら、プラズマCVD装置の反応室の内壁に形成する保護膜によっては、当該保護膜が基板上に成膜する膜に混入してしまい、膜質の低下と共に、半導体素子の特性が悪くなるという問題がある。

【0008】

そこで、本発明は上述した問題に鑑み、不純物の混入を低減された膜を有する半導体素子を有する半導体装置の作製方法を提案することを課題とする。さらには、歩留まり高い半導体装置の作製方法を提案することを課題とする。

【課題を解決するための手段】

【0009】

絶縁表面を有する基板上に設けられた半導体層に接して、プラズマCVD装置を用いて絶縁膜を形成する半導体装置の作製方法において、当該絶縁膜の不純物を含まない膜でプラズマCVD装置の反応室の内壁をコーティングした後、反応室に基板を挿入し、基板上に上記絶縁膜を成膜することにより、不純物を低減した絶縁膜を基板上に形成することができる。また、基板上に堆積する膜と異なる膜であって、且つ堆積膜の不純物を含まない膜でプラズマCVD装置の反応室の内壁をコーティングすることにより、不純物を低減した絶縁膜を基板上に形成することができる。

【0010】

半導体装置の代表例の一つとして、マイクロプロセッサ、無線通信により外部装置と信号の送受信を行って動作するコンピュータ、ICタグ等がある。

【0011】

また、半導体装置の代表例の一つとして表示装置があり、表示装置としては、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro Luminescence)、有機EL、または FED(Field Emission Display)に用いられている電子源素子(電子放出素子)等が含まれる。

【0012】

また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む。さらに本発明は、該発光装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を発光素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。

【0013】

なお、本明細書中における表示装置とは、画像表示デバイス、発光デバイス、もしくは光源(照明装置含む)を指す。また、発光装置にコネクタ、例えばFPC(Flexible printed circuit)もしくはTAB(Tape Automated Bonding)テープもしくはTCP(Tape Carrier Package)が取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または発光素子にCOG(Chip On Glass)方式によりIC(集積回路)が直接実装されたモジュールも全て表示装置に含むものとする。

【発明の効果】

【0014】

本発明は、基板上に堆積させる絶縁膜にとっての不純物となるものを含まない膜(保護

10

20

30

40

50

膜)でプラズマCVD装置の反応室の内壁をコーティングすることにより、不純物を低減した堆積膜を基板上に形成することができる。また、基板上に堆積する膜と異なる膜であって、且つ堆積膜にとっての不純物となるものを含まない膜でプラズマCVD装置の反応室の内壁をコーティングすることにより、不純物を低減した絶縁膜を基板上に形成することができる。このため、当該堆積膜を用いて形成された半導体素子の特性低下を回避することができる。また、歩留まり高く半導体装置を作製することができる。

【0015】

また、周波数が1GHz以上のマイクロ波プラズマCVD装置を用いることで、原料ガスの種類及び流量を低減させることが可能であり、また、プラズマダメージが少ない堆積膜を形成することができる。

10

【発明を実施するための最良の形態】

【0016】

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。

【0017】

(実施の形態1)

本発明の半導体装置の作製方法について説明する。はじめに、半導体装置の一形態として発光装置を用い、半導体素子として薄膜トランジスタを用いて説明する。図1乃至図3に、駆動回路に用いられる薄膜トランジスタの断面図と、画素部に用いられる薄膜トランジスタの断面図を示す。なおセミアモルファス薄膜トランジスタはp型よりもn型の方が、移動度が高いので駆動回路に用いるのにより適しているが、本発明では、薄膜トランジスタはn型であってもp型であってもどちらでも良い。いずれの極性の薄膜トランジスタを用いる場合でも、同一の基板上に形成する薄膜トランジスタを全て同じ極性にそろえておくことが、工程数を抑えるためにも望ましい。

20

【0018】

図1(A)に示すように、基板50上にゲート電極51、52を形成する。基板50は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、若しくはアルミノシリケートガラスなど、フュージョン法やフロート法で作製される無アルカリガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板等を用いることができる。また、ステンレス合金などの金属基板の表面に絶縁膜を設けた基板を適用しても良い。基板50の大きさは、320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、又は2850mm×3050mm等を用いることができる。

30

【0019】

ゲート電極51、52は、チタン、モリブデン、クロム、タンタル、タングステン、アルミニウムなどの金属材料またはその合金材料を用いて形成する。ゲート電極51、52は、スパッタリング法や真空蒸着法で基板50上に導電膜を形成し、当該導電膜上にフォトリソグラフィ技術またはインクジェット法によりマスクを形成し、当該マスクを用いて導電膜をエッチングすることで、形成することができる。また、銀、金、銅などの導電性ナノペーストを用いてインクジェット法により吐出し焼成して、ゲート電極51、52を形成することができる。なお、ゲート電極51、52の密着性向上と下地への拡散を防ぐバリアメタルとして、上記金属材料の窒化物膜を、基板50及びゲート電極51、52の間に設けてもよい。

40

【0020】

なお、ゲート電極51、52上には半導体膜や配線を形成するので、段切れ防止のため

50

ogen Forward Scattering)を用いて測定した場合に、濃度範囲として酸素が50~70原子%、窒素が0.5~15原子%、珪素が25~35原子%、水素が0.1~10原子%の範囲に含まれるものをいう。また、窒化酸化珪素膜とは、その組成として、酸素よりも窒素の含有量が多いものであって、RBS及びHFSを用いて測定した場合に、濃度範囲として酸素が5~30原子%、窒素が20~55原子%、珪素が25~35原子%、水素が10~30原子%の範囲に含まれるものをいう。但し、酸化窒化珪素または窒化酸化珪素を構成する原子の合計を100原子%としたとき、窒素、酸素、珪素及び水素の含有比率が上記の範囲内に含まれるものとする。

【0030】

半導体膜54は、シランやゲルマンに代表される半導体材料ガスを用いて、CVD法やスパッタリング法や熱CVD法を用いて、非晶質半導体膜、または微結晶半導膜(セミアモルファス半導体膜ともいう)で形成する。さらには、非晶質半導体膜または微結晶半導体膜を熱処理し、または非晶質半導体膜または微結晶半導体膜にレーザービーム照射して、結晶性半導体膜としてもよい。半導体膜54は1 μ m以上300 μ m以下、好ましくは5 μ m以上200 μ m以下で形成する。

【0031】

また、半導体膜の酸素濃度を、 $1 \times 10^{19} \text{ cm}^{-3}$ 以下、窒素及び炭素の濃度それぞれを $1 \times 10^{19} \text{ cm}^{-3}$ 以下とすることが好ましい。

【0032】

半導体膜54に用いる微結晶半導体膜は、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造の半導体を含む膜である。この半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を0.5~20nmとして非単結晶半導体中に分散させて存在せしめることが可能である。このような微結晶半導体膜に関する記述は、例えば、米国特許4,409,134号で開示されている。

【0033】

この微結晶半導体膜は、周波数が1GHz以上のマイクロ波CVD装置により形成することができる。代表的には、 SiH_4 、 Si_2H_6 等の水素化珪素、 SiH_2Cl_2 、 SiHCl_3 、 SiCl_4 、 SiF_4 などのハロゲン化ケイ素を用いて形成することができる。また、水素化ケイ素またはハロゲン化ケイ素に、水素やヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して微結晶半導体膜を形成することができる。

【0034】

また、水素化ケイ素若しくはハロゲン化ケイ素中に、 CH_4 、 C_2H_6 などの炭化物気体、 GeH_4 、 GeF_4 などのゲルマニウム化気体を混入させて、エネルギーバンド幅を1.5~2.4eV、若しくは0.9~1.1eVに調節しても良い。

【0035】

また、微結晶半導体膜は、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いn型の電気伝導性を示すので、薄膜トランジスタのチャネル形成領域として機能する微結晶半導体膜に対しては、p型を付与する不純物元素を、成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。p型を付与する不純物元素としては、代表的には硼素であり、 B_2H_6 、 BF_3 などの不純物気体を1ppm~1000ppm、好ましくは1~100ppmの割合で水素化ケイ素若しくはハロゲン化ケイ素に混入させると良い。そしてボロンの濃度を、例えば $1 \times 10^{14} \sim 6 \times 10^{16} \text{ atoms/cm}^3$ とすると良い。

【0036】

一導電型を付与する不純物が添加された半導体膜55は、nチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、水素化ケイ素またはハロゲン化ケイ素に PH_3 などの不純物気体を加えれば良い。また、pチャネル型の薄膜トランジスタを形成する場合には、代表的な不純物元素としてボロンを添加すれ

10

20

30

40

50

ば良く、水素化ケイ素またはハロゲン化ケイ素に B_2H_6 などの不純物気体を加えれば良い。一導電型を付与する不純物が添加された半導体膜55は、微結晶半導体膜、または非晶質半導体膜で形成することができる。

【0037】

ここで、ゲート絶縁膜53a、53bから一導電型を付与する不純物が添加された半導体膜55を連続成膜することが可能なマイクロ波プラズマCVD装置について、図5を用いて示す。図5はマイクロ波プラズマCVD装置の上断面を示す模式図であり、共通室1120の周りに、ロード室1110、アンロード室1115、反応室(1)~反応室(4)1111~1114を備えた構成となっている。共通室1120と各室の間にはゲートバルブ1122~1127が備えられ、各室で行われる処理が、相互に干渉しないように構成されている。基板はロード室1110、アンロード室1115のカセット1128、1129に装填され、共通室1120の搬送手段1121により反応室(1)~反応室(4)1111~1114へ運ばれる。この装置では、堆積膜種ごとに反応室をあてがうことが可能であり、複数の異なる被膜を大気に触れさせることなく連続して形成することができる。

10

【0038】

また、ゲート絶縁膜を、酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜との2層で形成する場合、反応室(1)で、ゲート絶縁膜の酸化窒化珪素膜を形成し、反応室(2)で、ゲート絶縁膜の窒化珪素膜または窒化酸化珪素膜を形成し、反応室(3)で、半導体膜を形成し、反応室(4)で、一導電型を付与する不純物が添加された半導体膜を形成してもよい。

20

【0039】

このとき、反応室(1)の内壁には、珪素膜の保護膜を形成した後、基板上に酸化窒化珪素膜を形成する。なお、保護膜として酸化窒化珪素膜を形成してもよい。

【0040】

次に、反応室(2)の内壁に窒化珪素膜、窒化酸化珪素膜、酸化窒化珪素膜、または珪素膜の保護膜を形成した後、酸化窒化珪素膜上に窒化珪素膜または窒化酸化珪素膜を形成する。なお、反応室(2)で窒化酸化珪素膜を形成する場合、保護膜として酸化窒化珪素膜を形成した後、酸化窒化珪素膜上に窒化酸化珪素膜を形成することができる。

30

【0041】

次に、反応室(3)の内壁に半導体膜の保護膜を形成した後、窒化珪素膜または窒化酸化珪素膜上に半導体膜を形成する。

【0042】

次に、反応室(4)の内壁に半導体膜または一導電型を付与する不純物が添加された半導体膜を形成した後、半導体膜上に一導電型を付与する不純物が添加された半導体膜する。

【0043】

また、ゲート絶縁膜を、酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜との2層で形成する場合、反応室(1)で、ゲート絶縁膜の酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜とを形成し、反応室(2)で、半導体膜を形成し、反応室(3)で、一導電型を付与する不純物が添加された半導体膜を形成してもよい。

40

【0044】

このとき、反応室(1)の内壁には、珪素膜の保護膜を形成した後、基板上に酸化窒化珪素膜を形成し、その上に窒化珪素膜または窒化酸化珪素膜を形成する。なお、保護膜として、酸化窒化珪素膜を用いてもよい。

【0045】

次に、反応室(2)の内壁に半導体膜の保護膜を形成した後、窒化珪素膜または窒化酸化珪素膜上に半導体膜を形成する。

【0046】

次に、反応室(3)の内壁に半導体膜または一導電型を付与する不純物が添加された半導体膜を形成した後、半導体膜上に一導電型を付与する不純物が添加された半導体膜する。

50

【 0 0 4 7 】

また、ゲート絶縁膜を、酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜との2層で形成する場合、反応室(1)で、ゲート絶縁膜の酸化窒化珪素膜と、窒化珪素膜または窒化酸化珪素膜と、半導体膜とを形成し、反応室(2)で、一導電型を付与する不純物が添加された半導体膜を形成してもよい。

【 0 0 4 8 】

このとき、反応室(1)の内壁には、珪素膜の保護膜を形成した後、基板上に酸化窒化珪素膜を形成し、その上に窒化珪素膜または窒化酸化珪素膜を形成し、その上に半導体膜を形成する。なお、保護膜として、酸化窒化珪素膜を用いてもよい。

【 0 0 4 9 】

次に、反応室(2)の内壁に半導体膜または一導電型を付与する不純物が添加された半導体膜を形成した後、半導体膜上に一導電型を付与する不純物が添加された半導体膜を形成する。

10

【 0 0 5 0 】

また、ゲート絶縁膜を単層で形成する場合、反応室(1)で、ゲート絶縁膜の酸化窒化珪素膜、窒化酸化珪素膜、または窒化珪素膜を形成し、反応室(2)で、半導体膜を形成し、反応室(3)で、一導電型を付与する不純物が添加された半導体膜を形成してもよい。

【 0 0 5 1 】

このとき、反応室(1)の内壁に保護膜を形成した後、基板上に酸化窒化珪素膜、窒化酸化珪素膜、または窒化珪素膜を形成する。ゲート絶縁膜を酸化窒化珪素膜で形成する場合、保護膜としては珪素膜を形成する。なお、保護膜として酸化窒化珪素膜を用いてもよい。ゲート絶縁膜を窒化酸化珪素膜で形成する場合、保護膜として酸化窒化珪素膜、窒化珪素膜、または珪素膜を形成する。なお、保護膜として窒化酸化珪素膜を用いてもよい。ゲート絶縁膜として窒化珪素膜を形成する場合、保護膜として珪素膜を形成する。なお、保護膜として、窒化珪素膜を形成してもよい。

20

【 0 0 5 2 】

次に、反応室(2)の内壁に半導体膜の保護膜を形成した後、酸化窒化珪素膜、窒化酸化珪素膜、または窒化珪素膜上に半導体膜を形成する。

【 0 0 5 3 】

次に、反応室(3)の内壁に半導体膜または一導電型を付与する不純物が添加された半導体膜を形成した後、半導体上に一導電型を付与する不純物が添加された半導体膜を形成する。

30

【 0 0 5 4 】

また、ゲート絶縁膜を単層で形成する場合、反応室(1)で、ゲート絶縁膜の酸化窒化珪素膜、窒化酸化珪素膜、または窒化珪素膜と、半導体膜とを形成し、反応室(2)で、一導電型を付与する不純物が添加された半導体膜を形成してもよい。

【 0 0 5 5 】

このとき、反応室(1)の内壁に、ゲート絶縁膜の膜種にあわせて上記保護膜を形成した後、基板上にゲート絶縁膜を形成し、その上に半導体膜を形成する。

【 0 0 5 6 】

次に、反応室(2)の内壁に半導体膜または一導電型を付与する不純物が添加された半導体膜を形成した後、半導体上に一導電型を付与する不純物が添加された半導体膜を形成する。

40

【 0 0 5 7 】

このような構成のマイクロ波プラズマCVD装置を用いれば、各反応室で一種類の膜を成膜することが可能であり、且つ大気に曝すことなく連続して形成することができるため、前に成膜した膜の残留物や大気に浮遊する不純物元素に汚染されることなく、各積層界面を形成することができる。

【 0 0 5 8 】

なお、図5に示すマイクロ波プラズマCVD装置には、ロード室及びアンロード室が別々

50

に設けられているが、一つとしロード/アンロード室とでもよい。また、マイクロ波プラズマCVD装置に予備室を設けてもよい。予備室で基板を予備加熱することで、各反応室において成膜までの加熱時間を短縮することが可能であるため、スループットを向上させることができる。

【0059】

図6はこのようなマイクロ波プラズマCVD装置の一つの反応室の構成を詳細に説明するものである。なお、ガス供給部182及びマイクロ波発生装置184は反応室の外に設けられる。

【0060】

マイクロ波発生装置184は、周波数が1GHz以上、代表的には2.45GHzまたは8.3GHzのマイクロ波を供給する。なお、本発明においては、マイクロ波発生装置184を複数有することで、安定な大面積のプラズマを生成することが可能である。このため、一辺が600mmを超える基板、特に一辺が1000mmを超える大面積基板においても、均一性の高い膜を成膜する事が可能であり、且つ成膜速度を高めることができる。

【0061】

処理容器180は、密閉構造により内部を減圧に保持できる構成となっている。処理容器180及び天板187は、表面がアルミナ、酸化珪素、フッ素樹脂のいずれかの絶縁膜で覆われた金属、例えばアルミニウムを含む合金で形成される。また、取り付け具188は金属、例えばアルミニウムを含む合金で形成される。

【0062】

反応室の内部を減圧にするために、排気口183を介して真空ポンプが処理容器180に接続される。真空ポンプは、低真空排気手段及び高真空排気手段を有する。低真空排気手段は、開閉バルブを動作させ、概ね大気圧から0.1Pa程度までの真空排気を行うものであり、例えば、ドライポンプにより構成される。高真空排気手段は0.1Pa以下の高真空排気を行うものであり、ターボ分子ポンプなどにより構成される。高真空排気手段と直列に連結される圧力調節バルブは、ガス流のコンダクタンスを調整するものであり、ガス供給部182から供給される反応ガスの排気速度を調整することにより、反応室内の圧力の所定の範囲に保つ動作をする。

【0063】

処理容器180内部には、基板1130を配置するための支持台181が設けられる。支持台181は窒化アルミニウム、窒化珪素、シリコンカーバイドなどのセラミックス材で構成されている。支持台181の内部に温度制御部199を設けることによって、基板1130の温度を制御することも可能である。また、支持台181には、高周波電源に接続される給電部が設けられていてもよい。給電部を設けることで、支持台181に載置された基板にバイアス電圧を印加することができる。

【0064】

処理容器180の上部には、マイクロ波発生装置184に連結された導波管185が設けられる。導波管185は、マイクロ波発生装置184で発生したマイクロ波を処理容器180に導入する。また、導波管185に接し且つ開口部187aを有する天板187が設けられ、取り付け具188で天板187に複数の誘電体板186が設けられる。

【0065】

誘電体板186は、天板187の開口部に密着するように設けられる。マイクロ波発生装置184で発生したマイクロ波が導波管185及び天板187の開口部を経て、誘電体板186に伝播し、誘電体板186を透過して処理容器内に放出される。処理容器内に放出されたマイクロ波の電界エネルギーにより、非原料ガスがプラズマ化する。当該プラズマ200は、誘電体板186表面でより密度が高いため、基板1130へのダメージを低減することができる。また、誘電体板186を複数設けることで、均一な大面積のプラズマの発生及び維持が可能である。誘電体板186は、サファイア、石英ガラス、アルミナ、酸化珪素、窒化珪素等のセラミックスで形成される。なお、誘電体板186は、プラズマ200発生側に窪みが形成されてもよい。当該窪みにより、安定したプラズマを生成する

10

20

30

40

50

ことができる。誘電体板 186 を複数設けることで、一辺が 600 mm を超える基板、特に一辺が 1000 mm を超える大面積基板においても、均一性の高い膜を成膜する事が可能であり、且つ成膜速度を高めることができる。

【0066】

ガス管 197、198 は、非原料ガスを流すガス管 197 と原料ガスを流すガス管 198 が交差して設けられており、非原料ガスを流すガス管 197 のノズルが誘電体板 186 に設けられ、原料ガスを流すガス管 198 のノズルが基板 1130 側に設けられる。非原料ガスが誘電体板 186 側に噴出されることにより、誘電体板 186 表面での成膜を回避しつつプラズマ 200 を発生させることができる。また、基板 1130 により近い位置で原料ガスを噴出することが可能であり、成膜速度を高めることが可能である。ガス管 197、198 は、アルミナ、窒化アルミニウム等のセラミックスで形成される。セラミックスはマイクロ波の透過率が高いため、ガス管 197、198 をセラミックスで形成することで、誘電体板 186 の直下にガス管を設けても、電界の乱れが生じずプラズマの分布を均一にすることができる。

10

【0067】

以下に、成膜処理について説明する。これらの成膜処理は、その目的に応じて、ガス供給部 182 から供給するガスを選択すれば良い。

【0068】

ここでは、ゲート絶縁膜として、酸化窒化珪素膜及び窒化酸化珪素膜の形成方法を一例としてあげる。

20

【0069】

はじめに、マイクロ波プラズマ CVD 装置の反応室の内部を、フッ素ラジカルでクリーニングする。なお、フッ素ラジカルは、反応室の外側に設けられたプラズマ発生器に、フッ化炭素、フッ化窒素、またはフッ素を導入し、解離し、フッ素ラジカルを反応室に導入することで、反応室内をクリーニングすることができる。

【0070】

次に、図 6 (A) に示すように反応室の処理容器 180 内壁、誘電体板 186、ガス管 197、198、支持台 181 等の表面に保護膜 201 として酸化窒化珪素膜を堆積する。ここでは、処理容器 180 内の圧力を 1 ~ 200 Pa、好ましくは 1 ~ 100 Pa とし、プラズマ着火用ガスとして、ヘリウム、アルゴン、キセノン、クリプトン等の希ガスのいずれか一種以上及び酸素ガスを導入する。希ガスと共に、酸素ガスを処理容器 180 内に導入することで、プラズマの着火を容易とすることができる。次に、マイクロ波発生装置 184 の電源をオンにし、マイクロ波発生装置 184 の出力は 500 ~ 6000 W、好ましくは 4000 ~ 6000 W としてプラズマ 200 を発生させる。次に、ガス管 198 から原料ガスを処理容器 180 内に導入する。具体的には、酸素ガスの供給を停止し、原料ガスとして、一酸化二窒素、希ガス、及びシランを導入することで、処理容器 180 の内壁、ガス管 197、198、誘電体板 186、及び支持台 181 表面上に保護膜 201 として酸化窒化珪素膜を形成する。このときの水素化珪素の流量を 50 ~ 300 sccm、一酸化二窒素の流量を 500 ~ 6000 sccm とし、保護膜 201 の膜厚を 500 ~ 2000 nm とする。

30

40

【0071】

次に、原料ガスの供給を停止し、処理容器 180 内の圧力を低下し、マイクロ波発生装置 184 の電源をオフにした後、図 6 (B) に示すように、処理容器 180 内の支持台 181 上に基板 1130 を導入する。

【0072】

次に、上記保護膜と同様の工程により、基板上に酸化窒化珪素膜を堆積させる。

【0073】

所定の厚さの酸化窒化珪素膜が堆積されたら、原料ガスの供給を停止し、処理容器 180 内の圧力を低下し、マイクロ波発生装置 184 の電源をオフにする。

【0074】

50

次に、処理容器 180 内の圧力を 1 ~ 200 Pa、好ましくは 1 ~ 100 Pa とし、プラズマ着火用ガスとして、ヘリウム、アルゴン、キセノン、クリプトン等の希ガスのいずれか一種以上と、原料ガスであるシラン、一酸化二窒素、及びアンモニアを導入する。なお、原料ガスとして、アンモニアの代わりに窒素を導入しても良い。次に、マイクロ波発生装置 184 の電源をオンにし、マイクロ波発生装置 184 の出力は 500 ~ 6000 W、好ましくは 4000 ~ 6000 W としてプラズマ 200 を発生させる。次に、ガス管 198 から原料ガスを処理容器 180 内に導入し、基板 1130 の酸化窒化珪素膜上に窒化酸化珪素膜を形成する。次に、原料ガスの供給を停止し、処理容器 180 内の圧力を低下し、マイクロ波発生装置 184 の電源をオフにして、成膜プロセスを終了する。

【0075】

以上の工程により、反応室内壁の保護膜を酸化窒化珪素膜とし、基板上に酸化窒化珪素膜及び窒化酸化珪素膜を連続的に成膜することで、上層側の窒化酸化珪素膜中に酸化珪素等の不純物の混入を低減することができる。当該膜は耐圧が高いため、ゲート絶縁膜として用いると、トランジスタの閾値のばらつきを低減することができる。また、BT 特性を向上させることができる。また、静電気に対する耐性が高まり、高い電圧が印加されても破壊しにくいトランジスタを作製することができる。また、経時破壊の少ないトランジスタを作製することができる。また、ホットキャリアダメージの少ないトランジスタを作製することができる。

【0076】

また、ゲート絶縁膜として酸化窒化珪素膜単層の場合、上記保護膜の形成方法及び酸化窒化珪素膜の形成方法を用いる。特に、シランに対する一酸化二窒素の流量比を 100 倍以上 300 倍以下、好ましくは 150 倍以上 250 倍以下とすると、耐圧の高い酸化窒化珪素膜を形成することができる。

【0077】

また、周波数が 1 GHz 以上のマイクロ波プラズマ CVD 装置を用いることで、周波数が 1 GHz 未満で平行平板型のプラズマ CVD 装置と比較して、原料ガスの種類及び流量を低減させることが可能である。代表的には、窒化珪素膜を形成する場合、27.12 MHz の平行平板型のプラズマ CVD 装置では、シラン及び窒素のガス量が 50 sccm 及び 5000 sccm であるが、図 6 に示す周波数が 2.45 GHz のマイクロ波プラズマ CVD 装置においては、シラン及び窒素のガス量を 100 sccm 及び 300 sccm で形成することができる。即ち、周波数が 1 GHz 以上のマイクロ波プラズマ CVD 装置を用いることで、原料ガスの量を削減することができる。

【0078】

次に、マイクロ波プラズマ CVD 法による微結晶半導体膜の成膜処理方法について示す。まず、上記ゲート絶縁膜と同様により、反応室内をクリーニングする。次に、処理容器 180 内に保護膜として珪素膜を堆積する。ここでは、処理容器内の圧力を 1 ~ 200 Pa、好ましくは 1 ~ 100 Pa とし、プラズマ着火用ガスとして、ヘリウム、アルゴン、キセノン、クリプトン等の希ガスのいずれか一種以上を導入する。次に、マイクロ波発生装置 184 の電源をオンにし、マイクロ波発生装置 184 の出力は 500 ~ 6000 W、好ましくは 4000 ~ 6000 W としてプラズマ 200 を発生させる。次に、ガス管 198 から原料ガスを処理容器 180 内に導入する。具体的には、原料ガスとして、珪素化合物ガス、更には水素ガスを導入することで、処理容器 180 の内壁、ガス管 197、198、誘電体板 186、及び支持台 181 表面上に保護膜 201 として微結晶珪素膜または非晶質半導体膜を形成する。このときの保護膜の膜厚を 500 ~ 2000 nm とする。

【0079】

次に、原料ガスの供給を停止し、処理容器 180 内の圧力を低下し、マイクロ波発生装置 184 の電源をオフにした後、図 6 (B) に示すように、処理容器 180 内の支持台 181 上に基板 1130 を導入する。

【0080】

次に、上記保護膜と同様の工程により、基板上に微結晶珪素膜を堆積させる。

10

20

30

40

50

【 0 0 8 1 】

所定の厚さの微結晶珪素膜が堆積されたら、次に、原料ガスの供給を停止し、処理容器 180 内の圧力を低下し、マイクロ波発生装置 184 の電源をオフにして、成膜プロセスを終了する。

【 0 0 8 2 】

周波数が 1 GHz 以上のマイクロ波プラズマ CVD 装置で発生されたプラズマは、電子密度が高く、原料ガスから多くのラジカルが形成され、基板 1130 へ供給されるため、基板でのラジカルの表面反応が促進され、微結晶シリコンの成膜速度を高めることができる。更に、複数のマイクロ波発生装置、及び複数の誘電体板で構成されるマイクロ波プラズマ CVD 装置は、安定した大面積のプラズマを生成することができる。このため、大面積基板上においても、膜質の均一性を高めた膜を成膜することが可能であると共に、量産性を高めることができる。

10

【 0 0 8 3 】

なお、ゲート絶縁膜及び半導体膜それぞれの作製工程において、反応室の内壁に 500 ~ 2000 nm の保護膜が形成されている場合は、上記クリーニング処理及び保護膜形成処理を省くことができる。

【 0 0 8 4 】

また、プラズマの着火及びプラズマの維持にアルゴンなどの希ガスを混合させると、希ガスの励起種により原料ガスの分離及びラジカルの形成を効率良く行うことができる。

【 0 0 8 5 】

次に、一導電型を付与する不純物が添加された半導体膜 55 上にマスク 56、57 を形成し、半導体膜 54、一導電型を付与する不純物が添加された半導体膜 55 をエッチングして島状に分離形成する。この結果、図 1 (B) に示すような、半導体膜 60、61、及び一導電型を付与する不純物が添加された半導体膜 58、59 を形成することができる。

20

【 0 0 8 6 】

その後、導電型を付与する不純物が添加された半導体膜 58、59 及びゲート絶縁膜 53b に、ソース電極及びドレイン電極 62 ~ 65 を形成する。ソース電極及びドレイン電極 62 ~ 65 は、アルミニウム、若しくは銅、シリコン、チタン、ネオジウム、スカンジウム、モリブデンなどの耐熱性向上元素若しくはヒロック防止元素が添加されたアルミニウム合金を用いて形成することが好ましい。また、一導電型を付与する不純物が添加された半導体膜と接する側の層を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としても良い。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステン、またはこれらの元素の窒化物で挟んだ積層構造としてもよい。

30

【 0 0 8 7 】

ソース電極及びドレイン電極 62 ~ 65 は、スパッタリング法や真空蒸着法で、一導電型を付与する不純物が添加された半導体膜 58、59 及びゲート絶縁膜 53b 上に導電膜を形成し、当該導電膜上にフォトリソグラフィ技術または塗布法によりマスクを形成し、当該マスクを用いて導電膜をエッチングすることで、形成することができる。また、ソース電極及びドレイン電極 62 ~ 65 は、銀、金、銅などの導電性ナノペーストを用いてスクリーン印刷法、インクジェット法等を用いて吐出し焼成して形成しても良い。

40

【 0 0 8 8 】

次に、図 1 (C) に示すように、ソース電極及びドレイン電極 62 ~ 65、または図示しないがソース電極及びドレイン電極 62 ~ 65 を形成するマスクを用いて一導電型を付与する不純物が添加された半導体膜 58、59 をエッチングしてソース領域及びドレイン領域 66 ~ 69 を形成する。また、当該工程において、下地となる半導体膜 60、61 とのエッチング選択比がとれないので、半導体膜 60、61 も若干エッチングされ、チャネル形成領域として機能する半導体膜 70、71 が形成される。

【 0 0 8 9 】

50

以上の工程により、チャネルエッチ型の薄膜トランジスタ72、73を形成することができる。チャネルエッチ型の薄膜トランジスタは、作製工程数が少なく、コスト削減が可能である。また、半導体膜でチャネル形成領域を構成することにより $2 \sim 10 \text{ cm}^2 / \text{V} \cdot \text{sec}$ の電界効果移動度を得ることができる。従って、この薄膜トランジスタを画素部88の画素のスイッチング用素子として、さらに走査線(ゲート線)側の駆動回路89を形成する素子として利用することができる。

【0090】

次に、図2に示すように、薄膜トランジスタ72、73上に、チャネル形成領域の保護を目的として絶縁膜81を形成し、絶縁膜81上に好ましい形態としてコンタクトホールを有する平坦化膜82を形成し、平坦化膜82上のコンタクトホールにおいてソース電極またはドレイン電極に接する画素電極83を形成する。

10

【0091】

絶縁膜81としては、ゲート絶縁膜53a、53bと同様に形成することができる。なお、絶縁膜81は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。また、絶縁膜81に窒化珪素膜を用いることで、チャネル形成領域として機能する半導体膜70、71中の酸素濃度を $5 \times 10^{19} \text{ atoms/cm}^3$ 以下、好ましくは $1 \times 10^{19} \text{ atoms/cm}^3$ 以下とすることができる。

【0092】

平坦化膜82は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサンを用いて絶縁膜で形成することが好ましい。

20

【0093】

図2では画素の薄膜トランジスタがn型であるので、画素電極83として、陰極を用いるのが望ましいが、逆に画素の薄膜トランジスタがp型の場合は陽極を用いるのが望ましい。具体的には、陰極としては、仕事関数が小さい公知の材料、例えば、Ca、Al、CaF、MgAg、AlLi等を用いることができる。

【0094】

次に示すように、平坦化膜82及び画素電極83の端部上に、隔壁84を形成する。隔壁84は開口部を有しており、該開口部において画素電極83が露出している。隔壁84は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、画素電極上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

30

【0095】

次に、隔壁84の開口部において画素電極83と接するように、発光層85を形成する。発光層85は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。

【0096】

そして発光層85を覆うように、陽極材料を用いた共通電極86を形成する。共通電極86は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。共通電極86として上記透光性導電膜の他に、窒化チタン膜またはチタン膜を用いても良い。図2では、共通電極86としITOを用いている。隔壁84の開口部において、画素電極83と発光層85と共通電極86が重なり合うことで、発光素子90が形成されている。この後、発光素子90に酸素、水素、水分、二酸化炭素等が侵入しないように、共通電極86及び隔壁84上に保護膜87を形成することが好ましい。保護膜87としては、窒化珪素膜、窒化酸化珪素膜、DLC膜等を形成することができる。

40

【0097】

さらに、実際には、図2まで完成したら、さらに外気に曝されないように気密性が高く

50

、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。

【0098】

なお、図1及び図2は、チャンネルエッチ型の薄膜トランジスタを有する発光装置の作製方法について示したが、チャンネル保護型の薄膜トランジスタを用いて形成することができる。当該作製方法について、図3を用いて示す。

【0099】

図3（A）に示すように、基板50上にゲート電極51、52を形成する。次に、ゲート電極51、52上にゲート絶縁膜53a、53b及び半導体膜54を形成する。

【0100】

次に、ゲート電極51、52と重なる半導体膜54上にチャンネル保護膜94、95を形成する。チャンネル保護膜94、95としては、窒化珪素、窒化酸化珪素、酸化珪素、酸化窒化珪素をスパッタリング法、CVD法等で半導体膜54上に絶縁膜を形成し、当該絶縁膜上にマスクを形成し、マスクを用いて絶縁膜をエッチングして形成することができる。また、ポリイミド、アクリル、またはシロキサンを含む組成物を吐出し焼成してチャンネル保護膜94、95を形成することができる。

【0101】

次に、チャンネル保護膜94、95上に一導電型を付与する不純物が添加された半導体膜96を形成し、一導電型を付与する不純物が添加された半導体膜96上にマスク97、98を形成する。半導体膜96は、図1（A）に示す一導電型を付与する不純物が添加された半導体膜55と同様に形成することができる。マスク97、98は、図1（B）に示すマスク56、57と同様に形成することができる。

【0102】

次に、マスク97、98を用いて一導電型を付与する不純物が添加された半導体膜96及び半導体膜54をエッチングし分離して、図3（B）に示すように、チャンネル形成領域として機能する半導体膜60、61、及び一導電型を付与する不純物が添加された半導体膜58、59を形成する。

【0103】

次に、一導電型を付与する不純物が添加された半導体膜58、59及びゲート絶縁膜53b上にソース電極及びドレイン電極62～65を形成する。

【0104】

次に、図3（C）に示すように、ソース電極及びドレイン電極62～65をマスクとして、一導電型を付与する不純物が添加された半導体膜58、59をエッチングして、ソース領域及びドレイン領域101～104を形成する。このとき、チャンネル保護膜94、95の一部がエッチングされる。

【0105】

以上の工程により、ゲート電極51、52、及び半導体膜60、61に重畳するチャンネル保護膜105、106を有するチャンネル保護型の薄膜トランジスタを作製することができる。チャンネル保護型の薄膜トランジスタを素子基板に形成することで、薄膜トランジスタの素子特性のばらつきを低減することができると共に、オフ電流を低減することができる。また、半導体膜でチャンネル形成領域を構成することにより $2 \sim 10 \text{ cm}^2 / \text{V} \cdot \text{sec}$ の電界効果移動度を得ることができる。従って、この薄膜トランジスタを画素部88の画素のスイッチング用素子として、さらに走査線（ゲート線）側の駆動回路89を形成する素子として利用することができる。

【0106】

次に、表示装置として、液晶表示装置の作製工程について、図1、図2、及び図4を用いて説明する。ここでも、半導体素子として薄膜トランジスタを用いて説明する。

【0107】

図1（A）乃至図1（C）の工程を経て、図4に示すように第1の基板120上に薄膜トランジスタ72、73を形成する。次に、薄膜トランジスタ72、73上に保護膜として

10

20

30

40

50

機能する絶縁膜 8 1、平坦化膜 8 2、薄膜トランジスタ 7 2、7 3 のソース電極及びドレイン電極 6 2 ~ 6 5 それぞれに接する配線 1 2 2 ~ 1 2 5 を形成する。次に、平坦化膜 8 2 上に配線 1 2 5 に接続する画素電極 1 3 0 を形成する。

【 0 1 0 8 】

ここでは、画素電極 1 3 0 を透明導電膜で形成し、透過型の液晶表示装置を作製する例を示すが、本発明の液晶表示装置はこの構成に限定されない。光を反射しやすい導電膜を用いて画素電極を形成することで、反射型の液晶表示装置を形成することができる。この場合、配線 1 2 5 の一部を画素電極として用いることができる。

【 0 1 0 9 】

次に、配線 1 2 4 または配線 1 2 5 上に、スペーサ 1 3 3 を絶縁膜で形成する。なお図 4 では、配線 1 2 4 上のスペーサ 1 3 3 として、酸化珪素を用いて形成した例を示している。画素電極 1 3 0 とスペーサ 1 3 3 は、いずれを先に形成しても良い。また、スペーサ 1 3 3 としてここでは、柱状スペーサを用いて示したがビーズスペーサを散布してもよい。

10

【 0 1 1 0 】

そして、配線 1 2 2 ~ 1 2 5、スペーサ 1 3 3、画素電極 1 3 0 を覆うように、配向膜 1 3 1 を成膜し、ラビング処理を施す。

【 0 1 1 1 】

次に、液晶を封止するためのシール材 1 6 2 を形成する。一方、透明導電膜を用いた対向電極 1 4 1 と、ラビング処理が施された配向膜 1 4 2 とが形成された第 2 の基板 1 4 0 を用意する。そして、シール材 1 6 2 で囲まれた領域に液晶 1 6 1 を滴下し、別途用意しておいた第 2 の基板 1 4 0 を、対向電極 1 4 1 と画素電極 1 3 0 とが向かい合うように、シール材 1 6 2 を用いて貼り合わせる。なおシール材 1 6 2 にはフィラーが混入されていても良い。

20

【 0 1 1 2 】

なお、第 2 の基板 1 4 0 にシール材 1 6 2 を形成し、シール材 1 6 2 で囲まれた領域に液晶 1 6 1 を滴下した後、第 1 の基板 1 2 0 と第 2 の基板 1 4 0 をシール材 1 6 2 を用いて貼り合せてもよい。

【 0 1 1 3 】

また、上述した液晶の注入は、ディスペンサ式（滴下式）を用いているが、本発明はこれに限定されない。シール材 1 6 2 を用いて第 1 の基板 1 2 0 及び第 2 の基板 1 4 0 を貼り合わせてから毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いても良い。

30

【 0 1 1 4 】

また、第 1 の基板 1 2 0 または第 2 の基板 1 4 0 にカラーフィルタや、ディスクリネーションを防ぐための遮蔽膜（ブラックマトリクス）などが形成されていても良い。また、第 1 の基板 1 2 0 の薄膜トランジスタが形成されている面とは逆の面に偏光板 1 5 0 を貼り合わせ、また第 2 の基板 1 4 0 の対向電極 1 4 1 が形成されている面とは逆の面に、偏光板 1 5 1 を貼り合わせておく。

【 0 1 1 5 】

画素電極 1 3 0 または対向電極 1 4 1 に用いられる透明導電膜は、図 2 に示す画素電極の陽極と同様の材料を適宜用いることができる。画素電極 1 3 0 と液晶 1 6 1 と対向電極 1 4 1 が重なり合うことで、液晶素子 1 3 2 が形成されている。

40

【 0 1 1 6 】

以上により、表示装置を作製することができる。本実施の形態では、ゲート絶縁膜を形成する前に、ゲート絶縁膜の不純物を含まない膜でプラズマ C V D 装置の反応室の内壁をコーティングするため、ゲート絶縁膜に不純物が混入されるのを低減することができる。このため、当該ゲート絶縁膜を用いて形成された半導体素子の特性低下を回避することができる。また、歩留まり高く半導体装置を作製することができる。また、周波数が 1 G H z 以上のマイクロ波プラズマ C V D 装置を用いてゲート絶縁膜及び半導体膜を形成してい

50

る。マイクロ波プラズマCVD装置で発生されたプラズマは、電子密度が高いため、当該装置を用いることで、成膜速度を高めることができる。このためマイクロ波プラズマCVD装置を用いることで、薄膜トランジスタを有する表示装置の量産性を高めることができる。また、複数のマイクロ波発生装置、及び複数の誘電体板で構成されるマイクロ波プラズマCVD装置は、安定した大面積のプラズマを生成することができる。このため、大面積基板を用いて表示装置を作製することが可能であり、量産性を高めることができる。

【0117】

なお本実施の形態で示す発光装置は、図2に示した構成に限定されるものではなく、また、本実施の形態で示す液晶表示装置は図4に示した構成に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。

10

【0118】

(実施の形態2)

次いで、本形態による半導体装置について図7～図9を参照して説明する。本実施の形態では、SOI基板を用いて作製する半導体装置の作製工程について示す。なお、SOI基板の代わりに半導体基板を用いた半導体装置についても、本実施の形態を適用することができる。

【0119】

図7(A)において、単結晶半導体層3102は支持基板3101上に設けられており、単結晶半導体層3102と支持基板3101の間には、ハロゲンを含む絶縁膜3103、緩和膜3105、バリア膜3106及び接合層3104が設けられているSOI基板を示す。以下の説明では、SOI基板としてこの積層構造の場合について示すが、緩和膜3105、バリア膜3106及び接合層3104の積層順は適宜他の構成をとることができる。

20

【0120】

単結晶半導体層3102の膜厚は5nmから500nm、好ましくは10nmから200nm、より好ましくは10nmから60nmの厚さとすることが好ましい。単結晶半導体層3102には、nチャネル型電界効果トランジスタ及びpチャネル型電界効果トランジスタの形成領域に合わせて、硼素、アルミニウム、ガリウムなどのp型不純物、若しくはリン、砒素などのn型不純物を添加することが好ましい。すなわち、nチャネル型電界効果トランジスタの形成領域に対応してp型不純物を添加し、pチャネル型電界効果トランジスタの形成領域に対応してn型不純物を添加して、所謂ウエル領域を形成する。不純物イオンのドーズ量は $1 \times 10^{12} / \text{cm}^2$ から $1 \times 10^{14} / \text{cm}^2$ 程度で行えば良い。さらに、電界効果トランジスタのしきい値電圧を制御する場合には、これらのウエル領域にp型若しくはn型不純物を添加すれば良い。

30

【0121】

次に、図7(B)に示すように単結晶半導体層3102をエッチングして、半導体素子の配置に合わせて島状に分離した単結晶半導体層3102を形成する。そして、図7(C)で示すようにゲート絶縁膜3111を形成する。ゲート絶縁膜は、マイクロ波CVD法を用いて、5nm～50nmの厚さに形成する。ゲート絶縁膜は、実施の形態1に示すような手法により、窒化珪素膜、酸化窒化珪素膜、または窒化酸化珪素膜で形成することができる。または、酸化窒化珪素膜及び窒化珪素膜の積層、若しくは酸化窒化珪素膜及び窒化酸化珪素膜の積層とすることができる。ここでは、ゲート絶縁膜として、酸化窒化珪素膜3111a、及び窒化酸化珪素膜3111bを、図5に示すマイクロ波CVD装置により連続的に成膜する。

40

【0122】

ゲート絶縁膜の形成工程として、実施の形態1と同様に、形成前にマイクロ波プラズマCVD装置の反応室内壁に保護膜を形成することで、不純物を低減したゲート絶縁膜を支持基板3101及び単結晶半導体層3102上に形成することができる。

【0123】

このような高密度プラズマを発生させるマイクロ波プラズマCVD装置によりゲート絶縁

50

膜 3 1 1 1 を形成した後、図 7 (D) で示すようにゲート電極 3 1 1 2、サイドウォール絶縁膜 3 1 1 3 を形成し、第 1 不純物領域 3 1 1 4、第 2 不純物領域 3 1 1 5 を形成する。絶縁膜 3 1 1 6 は窒化珪素で形成し、サイドウォールを形成する際にゲート電極 3 1 1 2 をエッチングしないためのハードマスクとして用いる。

【 0 1 2 4 】

図 8 (A) は、ゲート電極 3 1 1 2 など形成後に保護膜 3 1 1 7 を形成する段階を示す。保護膜 3 1 1 7 は窒化珪素膜又は窒化酸化珪素膜を、プラズマ C V D 法で、成膜時の基板温度を 3 5 0 以下として形成することが好ましい。すなわち、保護膜 3 1 1 7 中に水素を含ませておく。保護膜 3 1 1 7 を形成後、3 5 0 から 4 5 0 (好ましくは 4 0 0 から 4 2 0) の熱処理で保護膜 3 1 1 7 中に含まれる水素を単結晶半導体層側へ拡散させる。先の工程で脱水素化されている単結晶半導体層に対し、素子形成工程で水素を供給することで、欠陥を有効に補償することができる。また、バリア膜 3 1 0 6 は支持基板 3 1 0 1 側からの不純物拡散を防止するのに対して、保護膜 3 1 1 7 は上層側からの不純物汚染を防ぐ効果がある。本形態では、結晶性に優れた単結晶半導体層の下層側及び上層側を、ナトリウムなどの可動性の高い不純物イオンすら防ぐ効果の高い絶縁膜で被覆することで、この単結晶半導体層 3 1 0 2 により作製される半導体素子の特性安定化に絶大な効果を発揮する。

【 0 1 2 5 】

その後、図 8 (B) に示すように層間絶縁膜 3 1 1 8 を形成する。層間絶縁膜 3 1 1 8 は B P S G (B o r o n P h o s p h o r u s S i l i c o n G l a s s) 膜を成膜するか、ポリイミドに代表される有機樹脂を塗布して形成する。層間絶縁膜 3 1 1 8 にはコンタクトホール 1 1 9 を形成する。

【 0 1 2 6 】

図 8 (C) は配線を形成する段階を示す。コンタクトホール 3 1 1 9 にはコンタクトプラグ 3 1 2 0 を形成する。コンタクトプラグ 3 1 2 0 は、 $W F_6$ ガスと $S i H_4$ ガスから化学気相成長法でタングステンシリサイドを形成し、コンタクトホール 3 1 1 9 に埋め込むことで形成される。また、 $W F_6$ を水素還元してタングステンを形成しコンタクトホール 3 1 1 9 に埋め込んでも良い。その後、コンタクトプラグ 3 1 2 0 に合わせて配線 3 1 2 1 を形成する。配線 3 1 2 1 はアルミニウム若しくはアルミニウム合金で形成し、配線の上層と下層にはバリアメタルとしてモリブデン、クロム、チタンなどの金属膜で形成する。さらにバリアメタルの上層に層間絶縁膜 3 1 2 2 を形成する。配線 3 1 2 1 は適宜設ければ良く、配線 3 1 2 1 の上層にさらに配線層を形成して多層化しても良い。多層化する場合にはダマシンプロセスを適用しても良い。

【 0 1 2 7 】

図 9 は、層間絶縁膜 3 1 2 2 上に、さらに配線を形成し、多層配線化する態様を示す。

【 0 1 2 8 】

配線 3 1 2 1 の上層に窒化珪素膜でパッシベーション膜 3 1 2 4 を形成し、層間絶縁膜 3 1 2 2 を設ける。さらにパッシベーション膜 3 1 2 5 及び配線間絶縁膜 3 1 2 6 を形成する。バリアメタル 3 1 2 7 はタンタル若しくは窒化タンタルで形成する。銅配線 3 1 2 8 はメッキ法で形成し、化学的機械研磨 (C M P) 法により配線間絶縁膜 3 1 2 6 に埋め込み、その上層には窒化珪素でパッシベーション膜 3 1 2 9 を形成する。このような上層に設けられた配線は、例えば、ダマシン若しくはデュアルダマシンにより形成することができる。配線の積層数は任意であり、適宜選択すれば良い。

【 0 1 2 9 】

このように、支持基板 3 1 0 1 に接合された単結晶半導体層 3 1 0 2 を用いて電界効果トランジスタを作製することができる。本形態に係る単結晶半導体層 3 1 0 2 は、結晶方位が一定の単結晶半導体であるため、電気特性が均一で、高性能な電界効果トランジスタを得ることができる。すなわち、閾値電圧や移動度などトランジスタ特性として重要な電気特性の不均一性を抑制し、高移動化などの高性能化を達成することができる。

【 0 1 3 0 】

10

20

30

40

50

なお、単結晶半導体層 3102 のバックチャネル側（ゲート電極 3112 と反対側）にはハロゲンを含有する絶縁膜 3103 が設けられており、局在準位密度が低減されているので、しきい値電圧の変動を抑えることができる。さらに、支持基板 3101 と単結晶半導体層 3102 との間にはハロゲンを含む絶縁膜 3103 の他に、バリア膜 3106 が設けられているので、支持基板 3101 側からナトリウムなどの金属不純物が拡散して単結晶半導体層 3102 を汚染することを防ぐことができる。緩和膜 3105 は単結晶半導体層 3102 にかかる応力歪みを緩和するので、積層する際に生じる欠陥などの生成を抑制することができる。

【0131】

図 10 は半導体装置の一例として、マイクロプロセッサ 3200 の一例を示す。このマイクロプロセッサ 3200 は、上記したように本形態に係る半導体基板により製造されるものである。このマイクロプロセッサ 3200 は、演算回路 3201 (Arithmetic logic unit; ALU ともいう。)、演算回路制御部 3202 (ALU Controller)、命令解析部 3203 (Instruction Decoder)、割り込み制御部 3204 (Interrupt Controller)、タイミング制御部 3205 (Timing Controller)、レジスタ 3206 (Register)、レジスタ制御部 3207 (Register Controller)、バスインターフェース 3208 (Bus I/F)、読み出しである ROM 3209、及び ROM インターフェース 3210 (ROM I/F) を有している。

【0132】

バスインターフェース 3208 を介してマイクロプロセッサ 3200 に入力された命令は命令解析部 3203 に入力され、デコードされた後に演算回路制御部 3202、割り込み制御部 3204、レジスタ制御部 3207、タイミング制御部 3205 に入力される。演算回路制御部 3202、割り込み制御部 3204、レジスタ制御部 3207、タイミング制御部 3205 は、デコードされた命令に基づき各種制御を行う。具体的に演算回路制御部 3202 は、演算回路 3201 の動作を制御するための信号を生成する。また、割り込み制御部 3204 は、マイクロプロセッサ 3200 のプログラム実行中に、外部の入出力装置や周辺回路からの割り込み要求を、その優先度やマスク状態から判断して処理する。レジスタ制御部 3207 は、レジスタ 3206 のアドレスを生成し、マイクロプロセッサ 3200 の状態に応じてレジスタ 3206 の読み出しや書き込みを行う。タイミング制御部 3205 は、演算回路 3201、演算回路制御部 3202、命令解析部 3203、割り込み制御部 3204、レジスタ制御部 3207 の動作のタイミングを制御する信号を生成する。例えばタイミング制御部 3205 は、基準クロック信号 CLK1 を元に、内部クロック信号 CLK2 を生成する内部クロック生成部を備えており、クロック信号 CLK2 を上記各種回路に供給する。なお、図 10 に示すマイクロプロセッサ 3200 は、その構成を簡略化して示した一例にすぎず、実際にはその用途によって多種多様な構成を備えることができる。

【0133】

このようなマイクロプロセッサ 3200 は、絶縁表面を有する支持基板に接合された結晶方位が一定の単結晶半導体層によって集積回路が形成されているので、処理速度の高速化のみならず低消費電力化を図ることができる。さらにトランジスタを形成する単結晶半導体層のバックチャネル側（ゲート電極と反対側）にはハロゲンを含む酸化膜が設けられており、局在準位密度が低減されているので、しきい値電圧の変動を抑えることができる。さらに、支持基板と単結晶半導体層の間にはハロゲンを含む酸化膜の他に、バリア層が設けられているので、支持基板側からナトリウムなどの金属不純物が拡散して単結晶半導体層を汚染することを防ぐことができる。また、緩和層は単結晶半導体層にかかる応力歪みを緩和するので、積層欠陥などの生成を抑制することができる。

【0134】

次に、非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について図 11 を参照して説明する。図 11 は無線通信により外部装置と信号の送受信を行

10

20

30

40

50

って動作するコンピュータ（以下、「RF CPU」という）の一例を示す。RF CPU 3211は、アナログ回路部3212とデジタル回路部3213を有している。アナログ回路部3212として、共振容量を有する共振回路3214、整流回路3215、定電圧回路3216、リセット回路3217、発振回路3218、復調回路3219、変調回路3220、電源管理回路3230を有している。デジタル回路部3213は、RF用のインターフェース3221、制御レジスタ3222、クロックコントローラ3223、CPU用のインターフェース3224、CPU（中央処理ユニット）3225、RAM（ランダムアクセスメモリ）3226、ROM（読み出し専用メモリ）3227を有している。

【0135】

このような構成のRF CPU 3211の動作は概略以下の通りである。アンテナ3228が受信した信号は共振回路3214により誘導起電力を生じる。誘導起電力は整流回路3215を経て容量部3229に充電される。この容量部3229はセラミックコンデンサや電気二重層コンデンサなどのキャパシタで形成されていることが好ましい。容量部3229はRF CPU 3211と一体形成されている必要はなく、別部品としてRF CPU 3211を構成する絶縁表面を有する基板に取り付けられていれば良い。

【0136】

リセット回路3217は、デジタル回路部3213をリセットし初期化する信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。発振回路3218は定電圧回路3216により生成される制御信号に応じて、クロック信号の周波数とデューティ比を変更する。ローパスフィルタで形成される復調回路3219は、例えば振幅変調（ASK）方式の受信信号の振幅の変動を二値化する。変調回路3220は、送信データを振幅変調（ASK）方式の送信信号の振幅を変動させて送信する。変調回路3220は、共振回路3214の共振点を変化させることで通信信号の振幅を変化させている。クロックコントローラ3223は、電源電圧又はCPU（中央処理ユニット）3225における消費電流に応じてクロック信号の周波数とデューティ比を変更するための制御信号を生成している。電源電圧の監視は電源管理回路3230が行っている。

【0137】

アンテナ3228からRF CPU 3211に入力された信号は復調回路3219で復調された後、RF用のインターフェース3221で制御コマンドやデータなどに分解される。制御コマンドは制御レジスタ3222に格納される。制御コマンドには、ROM（読み出し専用メモリ）3227に記憶されているデータの読み出し、RAM（ランダムアクセスメモリ）3226へのデータの書き込み、CPU（中央処理ユニット）3225への演算命令などが含まれている。CPU（中央処理ユニット）3225は、CPU用のインターフェース3224を介してROM（読み出し専用メモリ）3227、RAM（ランダムアクセスメモリ）3226、制御レジスタ3222にアクセスする。インターフェース3224は、CPU（中央処理ユニット）3225が要求するアドレスより、読み出しであるROM 3227、RAM（ランダムアクセスメモリ）3226、制御レジスタ3222のいずれかに対するアクセス信号を生成する機能を有している。

【0138】

CPU（中央処理ユニット）3225の演算方式は、ROM（読み出し専用メモリ）3227にOS（オペレーティングシステム）を記憶させておき、起動とともにプログラムを読み出し実行する方式を採用することができる。また、専用回路で演算回路を構成して、演算処理をハードウェア的に処理する方式を採用することもできる。ハードウェアとソフトウェアを併用する方式では、専用の演算回路で一部の処理を行い、残りの演算をプログラムを使ってCPU（中央処理ユニット）3225が実行する方式を適用することができる。

【0139】

このようなRF CPU 3211は、絶縁表面を有する基板若しくは絶縁基板上に接合された結晶方位が一定の単結晶半導体層によって集積回路が形成されているので、処理速度の

10

20

30

40

50

高速化のみならず低消費電力化を図ることができる。それにより、電力を供給する容量部 3 2 2 9 を小型化しても長時間の動作を保證することができる。図 1 1 では R F C P U の形態について示しているが、通信機能、演算処理機能、メモリ機能を備えたものであれば、I C タグのようなものであっても良い。

【 0 1 4 0 】

また、本形態に係る単結晶半導体層は表示パネルを製造するマザーガラスと呼ばれる大型のガラス基板に接合することもできる。図 1 2 (A) は単結晶半導体層 3 1 0 2 の支持基板 3 1 0 1 としてマザーガラスに単結晶半導体層 3 1 0 2 を接合する場合を示す。マザーガラスからは複数の表示パネルを切り出すが、単結晶半導体層 3 1 0 2 は、表示パネル 3 1 3 0 の形成領域に合わせて接合することが好ましい。半導体基板に比べて、マザーガラス基板は面積が大きいので、図 1 2 (A) で示すように、表示パネル 3 1 3 0 の形成領域の内側に単結晶半導体層 3 1 0 2 を複数個配置することが好ましい。これによって、単結晶半導体層 3 1 0 2 を支持基板 3 1 0 1 であるマザーガラス上に複数個並べて配置する場合にも、隣接間隔に余裕を持たせることができる。表示パネル 3 1 3 0 には、走査線駆動回路領域 3 1 3 1 、信号線駆動回路領域 3 1 3 2 、画素形成領域 3 1 3 3 があり、これらの領域が含まれるように単結晶半導体層 3 1 0 2 を支持基板 3 1 0 1 に接合する。図 1 2 (B) は図 1 2 (A) に対応する断面図である。複数の単結晶半導体層 3 1 0 2 をマザーガラスと呼ばれる大型のガラス基板に複数枚接合する場合には、支持基板 3 1 0 1 となるマザーガラスからナトリウムなどの不純物が拡散して単結晶半導体層 3 1 0 2 を汚染する可能性がある。そのような場合は、支持基板 3 1 0 1 側にバリア膜 3 1 0 6 が形成される構成が好ましい。支持基板 3 1 0 1 一面にバリア膜 3 1 0 6 が形成され、単結晶半導体層 3 1 0 2 の下地側から不純物が拡散することを防ぐことができる。このような構成は中小型の表示パネルを作製する場合に適している。

【 0 1 4 1 】

また、単結晶半導体層 3 1 0 2 を用いて図 8 (C) に示すような、M O S トランジスタを形成し、当該 M O S トランジスタを表示素子に接続させることで、実施の形態 1 に示す表示装置を作製することができる。

【 0 1 4 2 】

このように、表示装置を製造するマザーガラスにも単結晶半導体層を形成しトランジスタを形成することが可能である。単結晶半導体層で形成されるトランジスタは、アモルファスシリコントランジスタよりも電流駆動能力など全ての動作特性が優れているので、トランジスタのサイズを小型化することができる。それにより、表示パネルにおける画素部の開口率を向上させることができる。また、図 1 1 及び図 7 で説明したようなマイクロプロセッサも形成することができるので、表示装置内にコンピュータの機能搭載することもできる。また非接触でデータの入出力を可能としたディスプレイを作製することもできる。

【 0 1 4 3 】

(実施の形態 3)

本実施の形態では、実施の形態 1 または実施の形態 2 に適用可能なゲート絶縁膜の形成方法を以下に示す。ゲート絶縁膜として、酸化窒化珪素膜及び窒化酸化珪素膜の形成方法を一例としてあげる。

【 0 1 4 4 】

はじめに、マイクロ波プラズマ C V D 装置の反応室の内部を、フッ素ラジカルでクリーニングする。なお、フッ素ラジカルは、反応室の外側に設けられたプラズマ発生器に、フッ化炭素、フッ化窒素、またはフッ素を導入し、解離し、フッ素ラジカルを反応室に導入することで、反応室内をクリーニングすることができる。クリーニングはリモートプラズマでフッ素ラジカルを導入して行うラジカルクリーニング処理により行う。フッ素ラジカルは、例えば三フッ化窒素 (N F ₃) により行う。プラズマは 5 0 k H z ~ 1 2 0 M H z (代表的には 1 0 0 k H z ~ 5 0 0 k H z) の交流電力により生成する。このリモートプラズマによるラジカルクリーニングと同時に、反応室内でマイクロ波放電を発生させても良い。

【0145】

次に、図6(A)に示すように反応室の処理容器180内壁、誘電体板186、ガス管197、198、支持台181等の表面に保護膜201として酸化窒化膜を堆積する。ここでは、処理容器180内の圧力を10~100Pa、好ましくは20~60Paとし、プラズマ着火用ガスとして、ヘリウム、アルゴン、キセノン、クリプトン等の希ガスのいずれか一種以上及び酸素ガスを導入する。希ガスと共に、酸素ガスを処理容器180内に導入することで、プラズマの着火を容易とすることができる。次に、マイクロ波発生装置184の電源をオンにし、マイクロ波発生装置184の出力は500~6000W、好ましくは4000~6000Wとしてプラズマ200を発生させる。次に、ガス管198から原料ガスを処理容器180内に導入する。具体的には、酸素ガスの供給を停止し、原料ガスとして、一酸化二窒素、希ガス、及びシランを導入することで、処理容器180の内壁、ガス管197、198、誘電体板186、及び支持台181表面上に保護膜201として酸化窒化珪素膜を形成する。一酸化二窒素は放電しにくいガスであるため、マイクロ波が導入される側と反対側に吹き出すようにすることが好ましい。このときのシランの流量を50~300sccm、一酸化二窒素の流量を300~3000sccm、アルゴン等に希ガスの流量を2000~3000sccmとし、保護膜201の膜厚を500~2000nmとする。

10

【0146】

次に、原料ガスの供給を停止し、処理容器180内の圧力を低下し、マイクロ波発生装置184の電源をオフにした後、図6(B)に示すように、処理容器180内の支持台181上に基板1130を導入する。次に、上記保護膜と同様の工程により、基板上に酸化窒化珪素膜を堆積させる。すなわち、酸化窒化珪素膜の成膜条件として、基板温度250~400(好ましくは275~375)、一酸化二窒素(N₂O)でシラン(SiH₄)を5~50倍(好ましくは20~30倍)に希釈して(流量比)成膜を行う。このような条件によれば、フレーク(プラズマCVD装置内で発生する微粉体)の発生を抑えることができる。

20

【0147】

所定の厚さの酸化窒化珪素膜が堆積されたら、原料ガスの供給を停止し、処理容器180内の圧力を低下し、マイクロ波発生装置184の電源をオフにする。

【0148】

次に、処理容器180内の圧力を1~200Pa、好ましくは1~100Paとし、プラズマ着火用ガスとして、ヘリウム、アルゴン、キセノン、クリプトン等の希ガスのいずれか一種以上と、原料ガスであるシラン、一酸化二窒素、及びアンモニアを導入する。シラン及び一酸化二窒素はガス管198から供給する。なお、原料ガスとして、アンモニアの代わりに窒素を導入しても良い。次に、マイクロ波発生装置184の電源をオンにし、マイクロ波発生装置184の出力は500~6000W、好ましくは4000~6000Wとしてプラズマ200を発生させる。次に、ガス管198から原料ガスを処理容器180内に導入し、基板1130の酸化窒化珪素膜上に窒化酸化珪素膜を形成する。次に、原料ガスの供給を停止し、処理容器180内の圧力を低下し、マイクロ波発生装置184の電源をオフにして成膜プロセスを終了する。

30

40

【0149】

なお、プラズマの着火及びプラズマの維持にヘリウムなどの希ガスを混合させると、希ガスの励起種により原料ガスの分離及びラジカルの形成を効率良く行うことができる。特にプラズマを発生させるときにヘリウムを用いることが好ましい。ヘリウムは24.5eVとすべての気体中で最も高いイオン化エネルギーを持つが、そのイオン化エネルギーよりも少し低い、約20eVの準位に準安定状態があるので、放電持続中においては、イオン化にはその差約4eVしか必要としない。そのため放電開始電圧も全ての気体中最も低い値を示す。このような特性から、ヘリウムはプラズマを安定的に維持することができる。また、均一なプラズマを形成することができる。

【0150】

50

以上の工程により、反応室内壁の保護膜を酸化窒化珪素膜とし、基板上に酸化窒化珪素膜及び窒化酸化珪素膜を連続的に成膜することで、上層側の窒化酸化珪素膜中に酸化珪素等の不純物の混入を低減することができる。当該膜は耐圧が高いため、ゲート絶縁膜として用いると、トランジスタの閾値のばらつきを低減することができる。また、B T特性を向上させることができる。また、静電気に対する耐性が高まり、高い電圧が印加されても破壊にくいトランジスタを作製することができる。また、経時破壊の少ないトランジスタを作製することができる。また、ホットキャリアダメージの少ないトランジスタを作製することができる。

【0151】

また、ゲート絶縁膜として酸化窒化珪素膜単層の場合、上記保護膜の形成方法及び酸化窒化珪素膜の形成方法を用いる。特に、シランに対する一酸化二窒素の流量比を5～50倍、好ましくは20～30倍とすると、耐圧の高い酸化窒化珪素膜を形成することができる。

10

【0152】

(実施の形態4)

本実施の形態では、半導体装置の他の一例として光センサ装置について、図21を用いて示す。この光センサ装置は、受光部に光電変換層4225を有し、その出力を薄膜トランジスタ4211で構成された増幅回路で増幅して出力する機能を備えている。光電変換層4225及び薄膜トランジスタ4211は基板4201上に設けられている。基板4201としては、透光性を有する基板、例えば、ガラス基板、石英基板、セラミックス基板等のうちのいずれかを用いることが可能である。

20

【0153】

基板4201上には、スパッタリング法又はプラズマCVD法により、酸化珪素、窒化酸化珪素、窒化珪素、酸化窒化珪素から選ばれた一又は複数の層から成る絶縁膜4202が設けられている。絶縁膜4202はストレス緩和と不純物汚染を防ぐために設けられている。絶縁膜4202上には薄膜トランジスタ4211を構成する結晶性半導体層4203が設けられている。結晶性半導体層4203上にはゲート絶縁膜4205、ゲート電極4206が設けられ薄膜トランジスタ4211を構成している。

【0154】

ゲート絶縁膜4205は、酸化窒化珪素膜を用い、基板温度250～400（好ましくは275～375）、一酸化二窒素(N₂O)でシラン(SiH₄)を5～50倍（好ましくは20～30倍）に希釈して（流量比）成膜を行うことで耐圧の高いゲート絶縁膜を形成することができる。それにより光センサ装置の製造歩留まりと信頼性を高めることができる。

30

【0155】

薄膜トランジスタ4211上には層間絶縁膜4207が設けられている。層間絶縁膜4207は単層の絶縁膜で形成されていてもよいし、異なる材料の絶縁膜の積層膜であってもよい。層間絶縁膜4207上には、薄膜トランジスタ4211のソース領域及びドレイン領域に電氣的に接続する配線が形成される。さらに層間絶縁膜4207上には、この配線と同じ材料及び同じ工程で形成された、電極4221、電極4222、電極4223が形成されている。電極4221～電極4223は、金属膜、例えば低抵抗金属膜を用いて形成される。このような低抵抗金属膜として、アルミニウム合金または純アルミニウムなどを用いることができる。また、このような高融点金属膜と低抵抗金属膜との積層構造として、チタン膜とアルミニウム膜とチタン膜とを順に積み重ねた三層構造としても良い。高融点金属膜と低抵抗金属膜との積層構造の代わりに、単層の導電膜により形成することもできる。このような単層の導電膜として、チタン、タングステン、タンタル、モリブデン、ネオジウム、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。

40

50

【0156】

層間絶縁膜4207、ゲート絶縁膜4205及び絶縁膜4202は端部がテーパ状になるようにエッチング加工が施されている。層間絶縁膜4207、ゲート絶縁膜4205、及び絶縁膜4202の端部がテーパ状に加工されていることにより、これらの膜の上に形成される保護膜227の被覆率がよくなり、水分や不純物等が入りにくくなるという効果を奏する。

【0157】

層間絶縁膜4207上には、p型半導体層4103a、i型半導体層4103b、n型半導体層4103cを形成する。なおp型半導体層4103aは少なくとも一部が電極4222と接するように設ける。p型半導体層4103a、i型半導体層4103b、n型半導体層4103cは図10乃至図14で説明したものと同様なものである。保護膜4227は、例えば、窒化珪素で形成され、光電変換層4225上に形成される。保護膜4227により、薄膜トランジスタ4211や光電変換層4225に、水分や有機物等の不純物が混入するのを防ぐことができる。保護膜4227上には、ポリイミド、アクリルなどの有機樹脂材料で形成される層間絶縁膜4228が設けられている。層間絶縁膜4228上には電極4221に電氣的に接続される電極4231、層間絶縁膜4228及び保護膜4227中に形成されたコンタクトホールを介して光電変換層4225の上層(n型半導体層4103c)及び電極4223と電氣的に接続される電極4232が形成されている。電極4231および電極4232としては、タングステン、チタン、タンタル、銀等を用いることが可能である。

10

20

【0158】

層間絶縁膜4228上に、スクリーン印刷法あるいはインクジェット法にて、エポキシ樹脂、ポリイミド、アクリル、フェノール樹脂などの有機樹脂材料を用いて層間絶縁膜4235が設けられている。層間絶縁膜4235は電極4231及び電極4232上に開口部が設けられている。層間絶縁膜4235上には、例えば、ニッケルペーストを用いて印刷法により、電極4231に電氣的に接続される電極4241及び電極4232に電氣的に接続される電極4242が設けられている。

【0159】

なお、図21では、受光部に光電変換層4225を有し、その出力を薄膜トランジスタ4211で構成された増幅回路で増幅して出力するものについて示したが、増幅回路に係る構成を省略すれば光センサとすることができる。

30

【0160】

(実施の形態5)

実施の形態1乃至実施の形態3により得られる半導体装置の一形態である液晶表示装置や発光装置等の表示装置によって、様々なモジュール(アクティブマトリクス型液晶モジュール、アクティブマトリクス型ELモジュール)に用いることができる。即ち、それらを表示部に組み込んだ電子機器全てに本発明を実施できる。また、実施の形態4に示す半導体装置の一形態である光センサ装置を組み込んだ電子機器全てに本発明を実施できる。

【0161】

その様な電子機器としては、ビデオカメラ、デジタルカメラなどのカメラ、ヘッドマウントディスプレイ(-google型ディスプレイ)、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの一例を図13に示す。

40

【0162】

図13(A)はテレビジョン装置である。表示モジュールを、図13(A)に示すように、筐体に組みこんで、テレビジョン装置を完成させることができる。FPCまで取り付けられた表示パネルのことを表示モジュールとも呼ぶ。表示モジュールにより主画面2003が形成され、その他付属設備としてスピーカ部2009、操作スイッチなどが備えられている。このように、テレビジョン装置を完成させることができる。

【0163】

50

図13(A)に示すように、筐体2001に表示素子を利用した表示用パネル2002が組みこまれ、受信機2005により一般のテレビ放送の受信をはじめ、モデム2004を介して有線又は無線による通信ネットワークに接続することにより一方向(送信者から受信者)又は双方向(送信者と受信者間、又は受信者間同士)の情報通信をすることもできる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操作機2006により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部2007が設けられていても良い。

【0164】

また、テレビジョン装置にも、主画面2003の他にサブ画面2008を第2の表示用パネルで形成し、チャンネルや音量などを表示する構成が付加されていても良い。この構成において、主画面2003を視野角の優れた発光表示パネルで形成し、サブ画面2008を低消費電力で表示可能な液晶表示パネルで形成しても良い。また、低消費電力化を優先させるためには、主画面2003を液晶表示パネルで形成し、サブ画面2008を発光表示パネルで形成し、サブ画面は点滅可能とする構成としても良い。

【0165】

勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積の表示媒体としても様々な用途に適用することができる。

【0166】

図13(B)は携帯電話機2301の一例を示している。この携帯電話機2301は、表示部2302、操作部2303などを含んで構成されている。表示部2302においては、上記実施の形態で説明した表示装置を適用することで、歩留まりを高めることができる。

【0167】

また、図13(C)に示す携帯型のコンピュータは、本体2401、表示部2402等を含んでいる。表示部2402に、上記実施の形態に示す表示装置を適用することにより、歩留まりを高めることができる。

【実施例1】

【0168】

本実施例では、マイクロ波プラズマCVD装置の反応室の内壁全体に保護膜として酸化珪素膜または酸化窒化珪素膜を形成した後、基板上に形成した窒化酸化珪素膜または窒化珪素膜のFT-IR測定結果を、図6及び図20を用いて説明する。

【0169】

図20(A)及び(B)は、図6(A)の保護膜201として、酸化窒化珪素膜を形成した反応室において形成した窒化酸化珪素膜及び窒化珪素膜それぞれのフーリエ変換赤外分光法(Fourier transform infrared spectroscopy: FTIR)の測定結果である。このときの保護膜201の成膜条件は、基板温度を325、パワーが5kWのマイクロ波発生装置を4台用い、処理容器内の圧力を30Pa、基板1130及び誘電体板186の間隔を160mmとした。また、原料ガスとして流量250sccmのシラン、流量2500sccmの一酸化二窒素、流量500sccmのアルゴンを基板側にノズルを有するガス管198から流し、流量1000sccmのアルゴンを誘電体板186側にノズルを有するガス管197から流した。

【0170】

図20(A)は、保護膜201として、反応室の内壁に酸化窒化珪素を形成した後、基板上に形成された窒化珪素膜及び窒化酸化珪素膜それぞれのFT-IRの波形の一部である。このときの成膜条件は、基板温度を325、パワーが5kWのマイクロ波発生装置を4台用い、処理容器内の圧力を30Pa、基板1130及び誘電体板186の間隔を160mmとした。また、反応ガスの流量を表1に示す。図20(A)では、窒素供給ガスとしてアンモニアを用いた。なお、以下、表1~表4において、Ar(上側)は、誘電体板186側にノズルを有するガス管197から流すArの流量を示し、Ar(下側)は、

10

20

30

40

50

基板 1 1 3 0 側にノズルを有するガス管 1 9 8 から流す Ar の流量を示す。

【 0 1 7 1 】

【 表 1 】

膜	原料ガスの流量(sscm)					
	SiH ₄	NH ₃	N ₂	N ₂ O	Ar(上側)	Ar(下側)
窒化珪素	100	300	0	0	1000	500
窒化酸化珪素	100	300	0	30	1000	500

【 0 1 7 2 】

図 2 0 (B) は、保護膜 2 0 1 として、反応室の内壁に酸化窒化珪素を形成した後、基板上に形成された窒化珪素膜または窒化酸化珪素膜の FT - IR の波形の一部である。このときの成膜条件は、基板温度を 3 2 5 、パワーが 5 kW のマイクロ波発生装置を 4 台用い、処理容器内の圧力を 3 0 Pa、基板 1 1 3 0 及び誘電体板 1 8 6 の間隔を 1 6 0 mm とした。また、反応ガスの流量を表 2 に示す。図 2 0 (B) では、窒素供給ガスとして窒素を用いた。

【 0 1 7 3 】

【 表 2 】

膜	原料ガスの流量(sscm)					
	SiH ₄	NH ₃	N ₂	N ₂ O	Ar(上側)	Ar(下側)
窒化珪素	100	0	300	0	1000	500
窒化酸化珪素	100	0	300	30	1000	500

【 0 1 7 4 】

図 2 0 (C) 及び (D) は、保護膜 2 0 1 として、内壁に酸化珪素膜を形成した反応室において、窒化酸化珪素膜または窒化珪素膜を形成した。このときの保護膜 2 0 1 の成膜条件は、基板温度を 3 2 5 、パワーが 5 kW のマイクロ波発生装置を 4 台用い、処理容器内の圧力を 3 0 Pa、基板 1 1 3 0 及び誘電体板 1 8 6 の間隔を 1 6 0 mm とした。また、原料ガスとして流量 2 5 0 s c c m のシラン、流量 1 5 0 0 s c c m の酸素を基板 1 1 3 0 側にノズルを有するガス管 1 9 8 から流し、流量 3 5 0 0 s c c m のアルゴンを誘電体板 1 8 6 側にノズルを有するガス管 1 9 7 から流した。

【 0 1 7 5 】

図 2 0 (C) は、保護膜 2 0 1 として、反応室の内壁に酸化珪素膜を形成した後、基板上に形成された窒化珪素膜及び窒化酸化珪素膜それぞれの FT - IR の波形の一部である。このときの成膜条件は、基板温度を 3 2 5 、パワーが 5 kW のマイクロ波発生装置を 4 台用い、処理容器内の圧力を 3 0 Pa、基板 1 1 3 0 及び誘電体板 1 8 6 の間隔を 1 6 0 mm とした。また、反応ガスの流量を表 3 に示す。図 2 0 (C) では、窒素供給ガスとしてアンモニアを用いた。

【 0 1 7 6 】

【 表 3 】

膜	原料ガスの流量(sscm)					
	SiH ₄	NH ₃	N ₂	N ₂ O	Ar(上側)	Ar(下側)
窒化珪素	100	300	0	0	1000	500
窒化酸化珪素	100	300	0	30	1000	500

【 0 1 7 7 】

図 2 0 (D) は、保護膜 2 0 1 として、反応室の内壁に酸化珪素膜を形成した後、基板上に形成された窒化珪素膜及び窒化酸化珪素膜それぞれの FT - IR の波形の一部である

10

20

30

40

50

。このときの成膜条件は、基板温度を325℃、パワーが5kWのマイクロ波発生装置を4台用い、処理容器内の圧力を30Pa、基板1130及び誘電体板186の間隔を160mmとした。また、反応ガスの流量を表4に示す。図20(D)では、窒素供給ガスとして窒素を用いた。

【0178】

【表4】

膜	原料ガスの流量(sscm)					
	SiH ₄	NH ₃	N ₂	N ₂ O	Ar(上側)	Ar(下側)
窒化珪素	100	0	300	0	1000	500
窒化酸化珪素	100	0	300	30	1000	500

10

図20(C)及び(D)では、870cm⁻¹付近にSi-N結合の伸縮振動が見られていると共に、1080cm⁻¹付近にSi-O結合の伸縮振動が見られている。また、即ち、形成される窒化珪素膜及び窒化酸化珪素膜それぞれに酸化珪素が含まれていることが分かる。

【0179】

一方、実施例グラフ(A)及び(B)では、870cm⁻¹付近にSi-N結合の伸縮振動が見られているが、1080cm⁻¹付近にSi-Oの伸縮振動がほとんど見られていない。即ち、形成される窒化珪素膜及び窒化酸化珪素膜それぞれに酸化珪素が含まれていないことが分かる。

20

【0180】

以上のことから、窒化酸化珪素膜及び窒化珪素膜それぞれを形成する前に、保護膜201として、反応室内壁に酸化窒化珪素膜を形成することで、不純物の少ない膜を形成することができることがわかる。

【実施例2】

【0181】

実施の形態2で示すSOI基板の製造方法について図面を参照して説明する。図14(A)において、単結晶半導体基板3107としてp型若しくはn型の単結晶シリコン基板(シリコンウエハー)、ゲルマニウム基板、その他ガリウムヒ素、インジウムリンなどの化合物半導体の基板を適用することができる。単結晶半導体基板3107は表面の酸化膜を除去した後、ハロゲン含有する絶縁膜3103を形成する。酸化膜の除去には脱脂洗浄等を用いることができる。ハロゲン含有する絶縁膜3103の形成には、酸化雰囲気中にハロゲンを添加した熱処理を行うことが好ましい。例えば、酸素に対しHClを0.5~10体積%(好ましくは3体積%)の割合で含む雰囲気中で、700℃以上の温度で熱処理を行う。好適には950℃~1150℃の温度で熱処理を行うと良い。処理時間は0.1~6時間、好ましくは0.5~1時間とすれば良い。添加されるハロゲンとしてはHClの他に、HF、NF₃、HBr、Cl₂、ClF₃、BCl₃、F₂、Br₂などから選ばれた一種又は複数種を適用することができる。ハロゲン含有する絶縁膜3103の膜厚としては、10nm~1000nm(好ましくは50nm~200nm)、例えば100nmの厚さとする。ハロゲン含有する絶縁膜3103のハロゲン濃度は1×10¹⁷/cm³~5×10²⁰/cm³であり、金属などの不純物を捕獲して単結晶半導体基板3107の汚染を防止することができる。

30

40

【0182】

このような温度範囲でハロゲン含有する絶縁膜3103を形成することで、ハロゲン元素によるゲッタリング効果を得ることができる。ゲッタリングとしては、特に金属不純物を除去する効果がある。すなわち、塩素を代表とするハロゲンの作用により、金属などの不純物が揮発性のハロゲン化物、例えば塩化物となって気相中へ離脱して除去される。特に、単結晶半導体基板3107の表面を化学的機械研磨(CMP)処理をしたものに対しては、ゲッタリング効果が有効である。また、水素は単結晶半導体基板3107とハロゲ

50

ンを含有する絶縁膜 3103 の界面の欠陥を補償して界面の局在準位密度を低減する作用を奏する。

【0183】

図14(B)では、ハロゲンを含有する絶縁膜 3103 に接して緩和膜 3105 を形成する。緩和膜 3105 は、プラズマ CVD 法により酸化シリコン膜又は酸化窒化珪素膜で形成することが好ましく、10 nm ~ 5000 nm、好ましくは 30 nm ~ 1000 nm の厚さで形成する。酸化窒化珪素膜を形成する場合には、シリコンの水素化物又はフッ化物気体と窒素酸化物気体（代表的には SiH_4 と N_2O ）を原料ガスとして用いれば良く、窒素濃度が 20 原子%未満（好ましくは 0.01 ~ 10 原子%）であって水素（及び/又は OH 基）が 1 ~ 20 原子%含まれるように、堆積温度は 500 以下とすることが好ましい。

10

【0184】

緩和膜 3105 を形成した後、バリア膜 3106 を形成する。緩和膜 3105 及びバリア膜 3106 は連続的に形成することが好ましい。バリア膜 3106 は、窒化珪素膜又は窒化酸化珪素膜を気相成長法で 50 nm ~ 200 nm の厚さで形成する。例えば、窒化珪素膜は SiH_4 と NH_3 を原料ガスとしてプラズマ CVD 法で形成する。窒化酸化珪素膜は SiH_4 、 N_2O 及び NH_3 を用いてプラズマ CVD 法で形成する。バリア膜 3106 は、バリア膜 3106 は、不純物の拡散防止効果を奏すると共に、分離層 3108 を形成する際に、イオンの照射により単結晶半導体基板 3107 の表面がダメージを受け、平坦性が損なわれるのを防ぐことができる。

20

【0185】

バリア膜 3106 及び緩和膜 3105 を形成した後、水素若しくはハロゲンイオンを注入して分離層 3108 を形成する。分離層 3108 は、単結晶半導体基板 3107 の表面から電界で加速されたイオンを所定の深さに注入することで形成される。単結晶半導体基板 3107 に形成される分離層 3108 の深さは、5 nm ~ 500 nm、好ましくは 10 nm ~ 100 nm の深さを目安とする。単結晶半導体基板 3107 における分離層 3108 の深さ制御は、イオンの加速エネルギーとイオンの入射角によって制御することができ、バリア膜 3106 と緩和膜 3105 の厚さによって制御することができる。この場合、緩和膜 3105 は、酸化シリコン若しくは酸化窒化珪素を主成分とするので、内部応力が小さくできることから、比較的厚く形成することができる。すなわち、分離層 3108 を形成するイオンの注入深さは、緩和膜 3105 の膜厚によって制御することができる。

30

【0186】

単結晶半導体基板 3107 の表面から特定の深さ（イオンが進入する平均深さに近い深さである。）の領域に分離層 3108 が形成される。例えば、単結晶半導体層の厚さは 5 nm ~ 500 nm、好ましくは 10 nm ~ 200 nm の厚さである。イオンを注入する際の加速電圧は、バリア膜 3106 及び緩和膜 3105 膜厚も考慮して設定される。イオンの注入はイオンドーピング装置を用いて行うことが好ましい。すなわち、原料ガスをプラズマ化して生成された複数のイオン種を質量分離しないで注入するドーピング方式を用いる。本形態の場合、一又は複数の同一の原子から成る質量数の異なるイオンを注入することが好ましい。イオンドーピングは、加速電圧 10 kV から 100 kV、好ましくは 30 kV から 80 kV、ドーズ量は $1 \times 10^{16} / \text{cm}^2$ から $4 \times 10^{16} / \text{cm}^2$ 、ビーム電流密度が $2 \mu\text{A} / \text{cm}^2$ 以上、好ましくは $5 \mu\text{A} / \text{cm}^2$ 以上、より好ましくは $10 \mu\text{A} / \text{cm}^2$ 以上とすれば良く、注入によって半導体層に生成される欠陥を低減することができる。

40

【0187】

水素イオンを注入する場合には、 H^+ 、 H_2^+ 、 H_3^+ イオンを含ませると共に、 H_3^+ イオンの割合を高めておくことが好ましい。 H_3^+ イオンの割合を高めておくこと注入効率を高めることができ、注入時間を短縮することができる。それにより、単結晶半導体基板 3107 に形成される分離層 3108 の領域には $1 \times 10^{20} / \text{cm}^3$ （好ましくは $5 \times 10^{20} / \text{cm}^3$ ）以上の水素を含ませることが可能である。単結晶半導体基板 3107

50

中において、局所的に高濃度の水素注入領域を形成すると、結晶構造が乱されて微小な空孔が形成され、分離層 3 1 0 8 を多孔質構造とすることができる。この場合、比較的低温の熱処理によって分離層 3 1 0 8 に形成された微小な空洞の体積変化が起こり、分離層に沿って劈開することにより薄い単結晶半導体層を剥離して得ることができる。

【 0 1 8 8 】

イオンを質量分離して単結晶半導体基板 3 1 0 7 に注入しても同様に分離層 3 1 0 8 を形成することができる。この場合にも、質量数の大きいイオン（例えば H_3^+ イオン）を選択的に注入することは上記と同様な効果を奏することとなり好ましい。

【 0 1 8 9 】

イオンを生成するイオン種を生成するガスとしては水素の他に重水素、ヘリウムのような不活性ガスを選択することも可能である。原料ガスにヘリウムを用い、質量分離機能を有さないイオンドーピング装置を用いることにより、 He^+ イオンの割合が高いイオンビームを得ることができる。このようなイオンを単結晶半導体基板 3 1 0 7 に注入することで、微小な空孔を形成することができ、上記と同様な分離層 3 1 0 8 を単結晶半導体基板 3 1 0 7 中に設けることができる。

【 0 1 9 0 】

図 1 4 (C) に示すように接合層 3 1 0 4 を形成する。接合層 3 1 0 4 としては酸化シリコン膜を形成することが好ましい。酸化シリコン膜の厚さは 1 0 n m 乃至 2 0 0 n m、好ましくは 1 0 n m 乃至 1 0 0 n m、より好ましくは 2 0 n m 乃至 5 0 n m とすれば良い。酸化シリコン膜としては有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。有機シランガスとしては、珪酸エチル（TEOS：化学式 $Si(O_2C_2H_5)_4$ ）、テトラメチルシラン（TMS：化学式 $Si(CH_3)_4$ ）、テトラメチルシクロテトラシロキサン（TMCTS）、オクタメチルシクロテトラシロキサン（OMCTS）、ヘキサメチルジシラザン（HMDS）、トリエトキシシラン（ $SiH(O_2C_2H_5)_3$ ）、トリスジメチルアミノシラン（ $SiH(N(CH_3)_2)_3$ ）等のシリコン含有化合物を用いることができる。その他に、シランガスを用いて化学気相成長法により作製される酸化シリコン膜を適用することもできる。

【 0 1 9 1 】

化学気相成長法による成膜では、単結晶半導体基板に形成した分離層 3 1 0 8 から脱ガスが起こらない温度として、例えば 3 5 0 以下の成膜温度が適用される。また、単結晶半導体基板から単結晶半導体層を剥離する熱処理は、接合層 3 1 0 4 の成膜温度よりも高い熱処理温度が適用される。

【 0 1 9 2 】

また、図 1 4 (B) と図 1 4 (C) の工程において、分離層 3 1 0 8 を形成した後、緩和膜 3 1 0 5、バリア膜 3 1 0 6 及び接合層 3 1 0 4 を連続的に形成しても良い。この工程によれば、緩和膜 3 1 0 5、バリア膜 3 1 0 6 及び接合層 3 1 0 4 を大気に触れさせることなく形成することができ、異物の混入やカリウム、ナトリウムなどの汚染を防ぐことができる。

【 0 1 9 3 】

図 1 5 (A) は支持基板 3 1 0 1 と単結晶半導体基板 3 1 0 7 を接着させる段階を示す。支持基板 3 1 0 1 と単結晶半導体基板 3 1 0 7 の接合層 3 1 0 4 が形成された面を対向させ、密接させることで接合させる。支持基板及び接合層が密着する面は十分に清浄化しておくことよい。支持基板 3 1 0 1 と接合層 3 1 0 4 を密接させることにより、接合させることができる。支持基板 3 1 0 1 と単結晶半導体基板 3 1 0 7 とを圧接することで水素結合により強固な接合を形成することが可能であり、初期の段階においてファン・デル・ワールス力が作用するものと考えられている。

【 0 1 9 4 】

良好な接合を形成するために、接合層 3 1 0 4 と支持基板 3 1 0 1 の表面を活性化しても良い。例えば、接合層 3 1 0 4 と支持基板 3 1 0 1 とを接合させる面に表面処理を行う。例えば、表面処理として、原子ビーム若しくはイオンビームを照射する。原子ビー

10

20

30

40

50

ム若しくはイオンビームを利用する場合には、アルゴン等の不活性ガスである中性原子ビーム若しくは不活性ガスであるイオンビームを用いることができる。その他に、プラズマ照射若しくはラジカル処理を行う。このような表面処理により200 ~ 400 の温度であっても異種材料間の接合強度を高めることが可能となる。

【0195】

支持基板3101は実施の形態2の支持基板3101を同様に用いることができ、代表的にはアルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスのような電子工業用に使われるガラス基板（「無アルカリガラス基板」とも呼ばれる）が適用される。すなわち、熱膨張係数が $25 \times 10^{-7} /$ から $50 \times 10^{-7} /$ （好ましくは、 $30 \times 10^{-7} /$ から $40 \times 10^{-7} /$ ）であって歪み点が580 から680（好ましくは、600 から680）のガラス基板を適用することができる。その他に石英基板、セラミック基板、表面が絶縁膜で被覆された金属基板などのも適用可能である。

10

【0196】

図15(B)は単結晶半導体基板3107から単結晶半導体層3102を剥離する段階を示す。単結晶半導体基板3107と支持基板3101を重ね合わせた状態で熱処理を行う。熱処理により支持基板3101上に単結晶半導体層3102を残して単結晶半導体基板3107の分離を行う。熱処理は接合層3104の成膜温度以上で行うことが好ましく、400 以上600 未満の温度で行うことが好ましい。この温度範囲で熱処理を行うことで分離層3108に形成された微小な空孔に体積変化が起こり、分離層3108に沿って劈開することができる。接合層3104は支持基板3101と接合しているため、支持基板3101上には単結晶半導体基板3107と同じ結晶性の単結晶半導体層3102が接合される。

20

【0197】

図16(A)は支持基板3101に単結晶半導体層3102が接合された状態で熱処理を行う段階を示す。この熱処理は分離層3108の形成に注入された水素若しくはハロゲンを単結晶半導体層3102から脱離させることができる。また、支持基板3101と単結晶半導体層3102の接合部、つまり接合層3104の近傍における微小な空孔を除去するために行うこともできる。熱処理の温度は水素若しくはハロゲンが単結晶半導体層3102から放出される温度以上であって、支持基板3101の歪み点近傍の温度までを可能とする。例えば、400 ~ 730 の温度範囲で行われる。熱処理装置としては電熱炉、ランプアニール炉などを適用することができる。熱処理は多段階に温度を変化させて行っても良い。また瞬間熱アニール(RTA)装置を用いても良い。RTA装置によって熱処理を行う場合には、支持基板の歪み点近傍又はそれよりも若干高い温度に加熱することもできる。このような熱処理を行うことで、支持基板3101と単結晶半導体層3102の間における水素結合を、より強固な共有結合に変化させることができる。

30

【0198】

単結晶半導体層3102に含まれる過剰な水素は複雑な挙動を示し、熱履歴によって半導体素子の特性を劣化させるように作用する場合がある。例えば、シリコンの格子間に含まれる水素は、価電子制御を目的としてドーピングされた不純物元素を不活性化させる作用がある。それにより、半導体素子であるトランジスタのしきい値電圧の変動、ソース領域若しくはドレイン領域を高抵抗化させることとなる。また、シリコンの格子間に水素が含まれることとなると、シリコンの配位数が変化して格子欠陥を生成するように振る舞うことがある。勿論、水素若しくはハロゲンはシリコン中の未結合手を補償する、すなわち欠陥を修復する作用があるが、しかしながら、上記の通り、半導体素子の特性を劣化させる場合があるため、分離層3108を形成するために注入された水素若しくはハロゲンは一旦、単結晶半導体層3102から除去することが好ましい。

40

【0199】

図16(B)は単結晶半導体層3102にエネルギービームを照射して、結晶欠陥を修復する段階を示す。この工程は、単結晶半導体層3102が支持基板3101に接合される

50

際、及び/または剥離する際に、熱的及び/又は機械的ダメージを受けて結晶性が劣化するので、その修復を図る上で行うことが好ましい。エネルギービームは、単結晶半導体層 3102 に対し選択的に吸収されるものが好ましく、レーザービームを適用することが望まれる。これは支持基板 3101 を過剰に加熱することなく、単結晶半導体層 3102 の欠陥を修復するためである。レーザービームは、エキシマレーザーに代表される気体レーザー、YAGレーザーに代表される固体レーザーを光源として用いることができる。レーザービームの波長としては、紫外光から可視光域であることが好ましく、波長 190 nm ~ 700 nm が適用される。光源から放射されるレーザービームは光学系にて矩形状若しくは線状に集光されたものであることが好ましく、このレーザービームを単結晶半導体層 3102 上を走査して処理を行えば良い。その他、同様な目的においては、エネルギービームとしてハロゲンランプ若しくはキセノンランプなどを用いて行われるフラッシュランプアニールを適用しても良い。

10

【0200】

本工程では、図 16 (A) において、単結晶半導体層 3102 の脱水素化がなされているので、単結晶半導体層 3102 に空孔を発生させることなく結晶欠陥の修復を行うことができる。また、図 16 (B) では単結晶半導体層 3102 に対し、エネルギービームを照射する処理を窒素雰囲気中に行えば、単結晶半導体層 3102 の表面を平坦化することができる。

【0201】

次に、単結晶半導体基板の他の製造方法について図 17 から図 19 を参照して説明する。図 17 (A) は単結晶半導体基板 3107 にハロゲンを含有する絶縁膜 3103 を形成する。ハロゲンを含有する絶縁膜 3103 は、酸素に対し HCl を 0.5 ~ 10 体積% (好ましくは 3 体積%) の割合で含む雰囲気中で、700 以上、好適には 950 ~ 1150 の温度で熱酸化を行い形成されたものであることが好ましい。そして、図 17 (B) で示すように分離層 3108 を形成する。

20

【0202】

図 18 (A) において、支持基板 3101 にはバリア膜 3106、緩和膜 3105 及び接合層 3104 が設けられている。バリア膜 3106 は、窒化珪素膜又は窒化酸化珪素膜を気相成長法で 50 nm ~ 200 nm の厚さで形成する。例えば、窒化珪素膜は SiH_4 と NH_3 を原料ガスとしてプラズマ CVD 法で形成する。窒化酸化珪素膜は SiH_4 、 N_2O 及び NH_3 を用いてプラズマ CVD 法で形成する。バリア膜 3106 は、不純物の拡散防止効果を奏する。緩和膜 3105 は、プラズマ CVD 法により酸化シリコン膜又は酸化窒化珪素膜で形成することが好ましく、10 nm ~ 5000 nm、好ましくは 30 nm ~ 1000 nm の厚さで形成する。酸化窒化珪素膜を形成する場合には、 SiH_4 と N_2O を原料ガスとして用いれば良く、窒素濃度が 20 原子% 未満 (好ましくは 0.01 ~ 10 原子%) であって水素 (及び/又は OH 基) を 1 ~ 20 原子% 含むように、堆積温度は 500 以下とすることが好ましい。

30

【0203】

接合層 3104 は平滑面及び親水性を表面に有する層とする。このような表面を形成可能なものとして、化学的な反応により形成される絶縁層が好ましい。平滑面及び親水性を表面に有する接合層 3104 は 0.2 nm ~ 500 nm の厚さで設けられる。この厚さであれば、接合層の表面の表面荒れを平滑化すると共に、接合層自体の表面の平滑性を確保することが可能である。接合層 3104 としては酸化シリコン膜を形成することが好ましい。酸化シリコン膜の厚さは 10 nm 乃至 200 nm、好ましくは 10 nm 乃至 100 nm、より好ましくは 20 nm 乃至 50 nm とすれば良い。酸化シリコン膜としては有機シランガスを用いて化学気相成長法により作製される酸化シリコン膜が好ましい。

40

【0204】

このようなバリア膜 3106、緩和膜 3105 及び接合層 3104 が形成された支持基板 3101 と、ハロゲンを含有する絶縁膜 3103 が形成された単結晶半導体基板 3107 を密接させて接合する。この場合、ハロゲンを含有する絶縁膜 3103 と接合層 3104

50

とが接合する。支持基板 3101 と単結晶半導体基板 3107 とを圧接することで水素結合による強固な接合を形成することが可能である。

【0205】

図18(B)は単結晶半導体基板 3107 から単結晶半導体層 3102 を剥離する段階を示す。単結晶半導体基板 3107 と支持基板 3101 を重ね合わせた状態で熱処理を行う。熱処理により支持基板 3101 上に単結晶半導体層 3102 を残して単結晶半導体基板 3107 の分離を行う。熱処理は接合層 3104 の成膜温度以上で行うことが好ましく、400 以上 600 未満の温度で行うことが好ましい。この温度範囲で熱処理を行うことで分離層 3108 に形成された微小な空孔に体積変化が起こり、分離層 3108 に沿って半導体層を劈開することができる。接合層 3104 は支持基板 3101 と接合している

10

【0206】

図19(A)は支持基板 3101 に単結晶半導体層 3102 が接合された状態で熱処理を行う段階であり、図16(A)の場合と同様である。このような熱処理を行うことで、支持基板 3101 と単結晶半導体層 3102 の間における水素結合を、より強固な共有結合に変化させることができる。また、図19(B)は単結晶半導体層 3102 にエネルギービームを照射して、結晶欠陥を修復する段階であり、図16(B)と同様である。

【0207】

本実施例によれば、ガラス基板等の耐熱温度が 700 以下の支持基板 3101 であっても単結晶半導体層 3102 を強固に接合させることができる。支持基板 3101 として、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスの如き無アルカリガラスと呼ばれる電子工業用に使われる各種ガラス基板を適用することが可能となる。すなわち、一辺が 1メートルを超える基板の上に単結晶半導体層を形成することができる。このような大面積基板を使って液晶ディスプレイのような表示装置のみならず、半導体集積回路等の半導体装置を製造することができる。また、単結晶半導体基板に対しては、工程の最初の段階においてハロゲンを含む雰囲気中で熱酸化を行うことでゲッタリング作用が得られ、単結晶半導体基板を再利用する場合に有効である。

20

【図面の簡単な説明】

【0208】

【図1】本発明に係る半導体装置の作製方法を説明する断面図である。

【図2】本発明に係る半導体装置の作製方法を説明する断面図である。

【図3】本発明に係る半導体装置の作製方法を説明する断面図である。

【図4】本発明に係る半導体装置の作製方法を説明する断面図である。

【図5】本発明に係るマイクロ波プラズマ CVD 装置を説明する上面図である。

【図6】本発明に係るマイクロ波プラズマ CVD 装置の反応室を説明する断面図である。

【図7】本発明に係る半導体装置の作製方法を説明する断面図である。

【図8】本発明に係る半導体装置の作製方法を説明する断面図である。

【図9】本発明に係る半導体装置の作製方法を説明する断面図である。

【図10】本発明に係る半導体装置により得られるマイクロプロセッサの構成を説明するブロック図である。

40

【図11】本発明に係る半導体装置により得られる R F C P U の構成を説明するブロック図である。

【図12】表示パネル製造用のマザーガラスに単結晶半導体層を接合する場合を例示する平面図および断面図。

【図13】本発明に係る半導体装置を用いた電子機器を説明する斜視図である。

【図14】本発明に係る S O I 基板の作製方法を説明する断面図である。

【図15】本発明に係る S O I 基板の作製方法を説明する断面図である。

【図16】本発明に係る S O I 基板の作製方法を説明する断面図である。

【図17】本発明に係る S O I 基板の作製方法を説明する断面図である。

50


【図18】本発明に係るSOI基板の作製方法を説明する断面図である。

【図19】本発明に係るSOI基板の作製方法を説明する断面図である。


【図20】本発明を用いて形成した窒化酸化珪素膜及び窒化珪素膜のFT-IR測定結果を説明する図である。

【図21】本発明に係る半導体装置の構造を示す図である。


【図1】




【図2】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【 15 】




【 16 】




【 17 】




【 18 】




【図19】



【図20】



【図21】



フロントページの続き

(51)Int.Cl. F I
 C 2 3 C 16/42
 H 0 1 L 29/78 6 1 9 A

(72)発明者 保本 清治
 栃木県下都賀郡都賀町大字升塚161-2 アドバンスト フィルム デバイス インク株式会
 社内

(72)発明者 岡崎 健一
 栃木県下都賀郡都賀町大字升塚161-2 アドバンスト フィルム デバイス インク株式会
 社内

(72)発明者 山崎 舜平
 神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所内

(72)発明者 坂本 直哉
 栃木県下都賀郡都賀町大字升塚161-2 アドバンスト フィルム デバイス インク株式会
 社内

審査官 粟野 正明

(56)参考文献 特開2006-294816(JP,A)
 特開2006-013361(JP,A)
 特開平03-094422(JP,A)
 特開平08-255785(JP,A)
 特開2003-197617(JP,A)
 特開2002-158218(JP,A)
 特開2000-200786(JP,A)
 特開2004-296963(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 2 1 / 3 1 8
 H 0 1 L 2 1 / 3 1 6
 H 0 1 L 2 1 / 3 1
 C 2 3 C 1 6 / 4 2
 C 2 3 C 1 6 / 4 4
 H 0 1 L 2 1 / 3 3 6
 H 0 1 L 2 9 / 7 8 6