

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局(43) 国際公開日
2011年8月4日(04.08.2011)

(10) 国際公開番号

WO 2011/093374 A1

(51) 国際特許分類:
G02F 1/133 (2006.01) G09G 3/36 (2006.01)
G09G 3/20 (2006.01)

(21) 国際出願番号: PCT/JP2011/051586

(22) 国際出願日: 2011年1月27日(27.01.2011)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語

(30) 優先権データ:
特願 2010-019258 2010年1月29日(29.01.2010) JP(71) 出願人(米国を除く全ての指定国について):
シャープ株式会社(SHARP KABUSHIKI KAISHA)
[JP/JP]; 〒5458522 大阪府大阪市阿倍野区長池町
22番22号 Osaka (JP).

(72) 発明者; および

(75) 発明者/出願人(米国についてのみ): 北山 雅江
(KITAYAMA Masaee). 平田 貢祥(HIRATA Mitsuaki). 下敷領 文一(SHIMOSHIKIRYOH Fumikazu).

兵頭 賢一(HYODO Kenichi). 逸見 郁未(ITSU-MI Ikumi). 山下 祐樹(YAMASHITA Yuki). 杉坂茜(SUGISAKA Akane).

(74) 代理人: 奥田 誠司(OKUDA Seiji); 〒5410041 大阪府大阪市中央区北浜一丁目8番16号 大阪証券取引所ビル10階 奥田国際特許事務所 Osaka (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.


(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW,

[続葉有]

(54) Title: LIQUID CRYSTAL DISPLAY DEVICE

(54) 発明の名称: 液晶表示装置

[図1]



(57) Abstract: Each color display pixel (P_{CD}) in the disclosed liquid crystal display device (100) includes first to fourth pixels (P₁ to P₄) arranged in a 2-by-2 matrix pattern and has first and second signal lines (13a, 13b) which are provided in correspondence with each row of pixels. In each vertical scan period, the first and second signal lines are supplied, by a signal line drive circuit (30), with respective signal voltages that have polarities opposite from one another. The TFT (14) in one of the first and third pixels (P₁, P₃) is connected to the first signal line (13a), and the TFT (14) in the other pixel is connected to the second signal line (13b). The TFT (14) in one of the second and fourth pixels (P₂, P₄) is connected to the first signal line (13a), and the TFT (14) in the other pixel is connected to the second signal line (13b). The on-off control of all the TFTs (14) in the first to fourth pixels (P₁ to P₄) is achieved by a common scan signal. The polarity of the signal voltage supplied to each of the first and second signal lines (13a, 13b) is fixed during any given vertical scan period. With this configuration, the load on the signal line drive circuit is reduced.

(57) 要約:

[続葉有]



MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア
(AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ
(AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR,
GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT,
NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI

(BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR,
NE, SN, TD, TG).

添付公開書類:

— 國際調査報告（条約第 21 条(3)）

液晶表示装置（100）のカラー表示画素 P_{CD} は、2 行 2 列に配列された第 1 ~ 第 4 画素 P_1 ~ P_4 を含み、各画素列に対応して配置され、各垂直走査期間において、信号線駆動回路（30）から互いに逆の極性の信号電圧が供給される第 1、第 2 信号線（13a、13b）を有する。第 1、第 3 画素 P_1 、 P_3 の一方の TFT（14）は第 1 信号線（13a）に接続され、他方の TFT（14）は第 2 信号線（13b）に接続されている。第 2、第 4 画素 P_2 、 P_4 の一方の TFT（14）は第 1 信号線（13a）に接続され、他方の TFT（14）は第 2 信号線（13b）に接続されている。第 1 ~ 第 4 画素 P_1 ~ P_4 の TFT（14）は全て共通の走査信号によってオン／オフ制御され、第 1 および第 2 信号線（13a、13b）に供給される信号電圧の極性は任意の垂直走査期間において一定である。そのことによつて、信号線駆動回路の負荷が低減される。

明 細 書

発明の名称：液晶表示装置

技術分野

[0001] 本発明は、液晶表示装置に関し、特に、互いに異なる色を表示する4種類以上の画素によってカラー表示を行う液晶表示装置に関する。

背景技術

[0002] 現在、液晶表示装置が様々な用途に利用されている。液晶表示装置の各画素は、液晶層に印加された電圧の大きさに応じた輝度を呈する。画素は、電気的には、画素電極／液晶層／対向電極で構成される液晶容量として表現され、画素（液晶層）に印加される電圧の大きさは、対向電極の電位を基準に表される。液晶材料は誘電体であり、直流電圧が長時間にわたって印加されると劣化する。これを防止するために、液晶層に印加される電圧（電界）は、一定時間ごとに極性（方向）が反転させられる（「交流駆動」と呼ばれている）。各画素に印加される電圧の極性（電界の向き）を垂直走査期間毎に反転させるフレーム反転駆動（あるいはフィールド反転駆動）が採用されている。

[0003] しかしながら、量産される液晶表示装置において、電圧の極性を反転させた前後の電圧の絶対値を正確に一致させることは困難であり、極性を反転するごとに電圧の絶対値がわずかに変化する。その結果、静止画を表示すると、極性が反転するごとに輝度が変化し、表示がちらつくというフリッカが発生する。そこで、表示領域内に互いに逆の極性の電圧が印加された画素を隣接して配置することにより、画素の輝度が空間的に平均される効果を利用することによって、フリッカを低減する方法が採用されている。その代表的な方法が隣接する画素に印加される電圧の極性を反転させる「1ドット反転駆動」である。「ドット」は画素を意味している。

[0004] 従来の一般的な液晶表示装置では、光の三原色である赤、緑および青を表示する3個の画素によって1つのカラー表示画素が構成されており、各画素

の輝度を制御することによってカラー表示を行っている。なお、ここでいうカラー表示画素および画素は、それぞれ画素（ピクセル）およびサブ画素（サブピクセル）と呼ばれることがある（例えば特許文献1）。1つのカラー表示画素が行方向に配列されたR、GおよびB画素によって構成されている液晶表示装置を1ドット反転駆動すると、ある行の画素の極性は、R（+）、G（-）、B（+）、R（-）、G（+）、B（-）となる。すなわち、隣接する画素に印加される電圧の極性を反転させると、隣接する同じ色の画素に印加される電圧の極性も反転することになる。

[0005] 近年、液晶表示装置の表示可能な色の範囲（「色再現範囲」と呼ばれる。）を広くするために、表示に用いる原色の数を増やす手法が提案されている。例えば、特許文献1には、赤（R）画素、緑（G）画素および青（B）画素に加えて、少なくとも他の1色の画素（黄（Y）画素、シアン（C）画素、マゼンタ（M）画素または白（W）画素）によって構成されるカラー表示画素を備える液晶表示装置が開示されている。なお、白画素を追加した場合には、色再現範囲を広くすることはできないものの、表示輝度を高くすることができます。

[0006] 特許文献1の図8（a）に記載されているように、行方向に2つの色画素が交互に配列されている液晶表示装置において、1ドット反転駆動を行うと、ある行の画素の極性は、例えばR（+）、Y（-）、R（+）、Y（-）となり、同じ色の画素には同じ極性の電圧が印加されることになり、特定の色の画素だけで表示（例えば全面赤表示）を行うとフリッカが発生することなる。

[0007] そこで、特許文献1には、少なくとも垂直走査方向（列方向）にN個（Nは2以上の整数）の画素を含む4個以上の画素でカラー表示画素を構成し、水平走査方向（行方向）には2ドット反転駆動（2画素列ごとに極性が反転する駆動）を行い、且つ、垂直走査方向にはN水平ライン反転駆動（N画素行ごとに極性が反転する駆動）を行うことによって、フリッカの発生を防止できると記載されている。

[0008] また、色再現範囲の拡大を目的としたものではないが、特許文献2にも、2行2列の画素によって構成されたカラー表示画素を備える液晶表示装置が開示されている（特許文献2では、カラー表示画素を「絵素」と呼んでいる）。カラー表示画素を構成する4つの画素の組み合わせてとして、青画素、赤画素と緑画素×2の組み合わせ、および、青画素、赤画素、緑画素および白画素の組み合わせが例示されている。特許文献2に記載の液晶表示装置は、カラー表示画素を構成する4つの画素に共通の1本の走査線と、列方向に並んだ2つの画素を挟む位置に2本ずつ配置された合計4本の信号線とを有しており、隣接する信号線に供給される電圧の極性は互いに反対で、互いに行方向に隣接するカラー表示画素の同じ位置に配置された画素が接続された信号線の画素に対する位置が互いに異なっている。その結果、ある色の画素に注目すると、互いに行方向に隣接する画素に供給される信号電圧の極性が互いに逆になるので、フリッカの発生を防止することができる。

先行技術文献

特許文献

[0009] 特許文献1：特開2008-76416号公報

特許文献2：特開2001-33757号公報

発明の概要

発明が解決しようとする課題

[0010] 現在、動画表示特性を向上させた、2倍速駆動や4倍速駆動の液晶表示装置が実用化されている。すなわち、従来の液晶表示装置の垂直走査期間が1／60秒（垂直走査周波数が60Hz）であったのに対し、垂直走査期間が1／120秒や1／240秒の液晶表示装置が開発されている。これらはHDTV用の液晶表示装置であり、表示画面の大型化も進んでいる。

[0011] なお、「垂直走査期間」とは、ある走査線（ゲートバスライン）が選択され、次にその走査線が選択されるまでの期間を意味する。従来の倍速駆動を行わない液晶表示装置における1垂直走査期間は、映像信号がノンインター

レース駆動用の信号の場合には映像信号の 1 フレーム期間に対応し、映像信号がインターレース駆動用の信号の場合には映像信号の 1 フィールド期間に 対応する。例えば、NTSC 信号の場合、液晶表示装置の 1 垂直走査期間は、NTSC 信号のフィールド周波数 (60 Hz) の逆数である 16.7 ms/sec である。液晶表示装置はインターレース駆動を行わないので、奇数フィールドおよび偶数フィールドのいずれにおいても全ての画素に信号電圧を書き込むため、NTSC 信号のフィールド周波数の逆数が垂直走査期間となる。

[0012] HDTV 用の液晶表示装置に代表される、120 Hz や 240 Hz で駆動される、画素の多い液晶表示装置にドット反転駆動を行うと、信号線（ソースバスライン）に信号電圧を供給する信号線駆動回路（ソースドライバ）の負荷は大きくなる。すなわち、信号線駆動回路による消費電力が増大し、発熱量が多くなる。

[0013] 上記特許文献 1、2 に記載されている技術を採用すると、上述したように、カラー表示画素が 2 行 2 列に配列された 4 つの画素によって構成されている液晶表示装置におけるフリッカの発生を防止できるものの、信号線駆動回路の負荷が大きい。また、垂直走査周波数（単に、駆動周波数と言われることもある）が高いと、フリッカは視認され難くなるので、工業的には、信号線駆動回路の負荷を低減することが重要である。

[0014] 本発明は、上記問題に鑑みてなされたものであり、その主な目的は、カラー表示画素が 2 行 2 列に配列された 4 つの画素を有する液晶表示装置における信号線駆動回路の負荷を低減することにある。

課題を解決するための手段

[0015] 本発明の液晶表示装置は、複数の行および複数の列を含むマトリクス状に配列された複数の画素を有する液晶表示装置であって、前記複数の画素のそれぞれに設けられた画素電極、前記画素電極に接続されたスイッチング素子、行方向に延びる複数の走査線および列方向に延びる複数の信号線を有するアクティブマトリクス基板と、前記アクティブマトリクス基板に対向する対

向基板と、前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層と、前記複数の走査線のそれぞれに走査信号を供給する走査線駆動回路と、前記複数の信号線のそれぞれに正または負の信号電圧を供給する信号線駆動回路とを備え、前記複数の画素は、複数のカラー表示画素を構成しており、前記複数のカラー表示画素のそれぞれは、2行2列に配列された第1、第2、第3および第4画素であって、前記第1と第2画素および前記第3と第4画素がそれぞれ前記行方向に沿って隣接し、且つ、前記第1と第3画素および前記第2と第4画素がそれぞれ前記列方向に沿って隣接して配列された、第1、第2、第3および第4画素を含み、前記複数の信号線は、各画素列に対応して配置された第1および第2信号線であって、各垂直走査期間において、前記信号線駆動回路から互いに逆の極性の信号電圧が供給される第1信号線および第2信号線を含み、任意のカラー表示画素において、前記第1および第3画素の一方の前記スイッチング素子は前記第1信号線に接続されており、他方の前記スイッチング素子は前記第2信号線に接続されており、前記第2および第4画素の一方の前記スイッチング素子は前記第1信号線に接続されており、他方のスイッチング素子は前記第2信号線に接続されており、かつ、前記第1、第2、第3および第4画素のスイッチング素子は全て、共通の走査信号によってオン／オフ制御され、任意の垂直走査期間において、前記第1および第2信号線に供給される前記信号電圧の極性は一定である。前記第1および第2信号線に供給される前記信号電圧の極性は、垂直走査期間ごとまたは2以上の垂直走査期間ごとに反転される。カラー表示画素は、2行×偶数列の画素によって構成されればよい。

[0016] ある実施形態において、前記任意のカラー表示画素に列方向に隣接するカラー表示画素において、前記第1および第3画素の前記一方の前記スイッチング素子は前記第2信号線に接続されており、前記他方の前記スイッチング素子は前記第1信号線に接続されており、前記第2および第4画素の前記一方の前記スイッチング素子は前記第2信号線に接続されており、前記他方のスイッチング素子は前記第1信号線に接続されている。

- [0017] ある実施形態において、任意の垂直走査期間において、任意のカラー表示画素に含まれる前記第1、第2、第3および第4画素のそれぞれに供給される前記信号電圧の極性と、前記任意のカラー表示画素に行方向に隣接するカラー表示画素に含まれる前記第1、第2、第3および第4画素のそれぞれに供給される前記信号電圧の極性とは、互いに逆である。
- [0018] ある実施形態において、任意の垂直走査期間において、任意の第1カラー表示画素に含まれる前記第1、第2、第3および第4画素のそれぞれに供給される前記信号電圧の極性は、前記第1画素と第2画素との間および前記第3画素と第4画素との間で互いに逆になる。
- [0019] ある実施形態において、任意の垂直走査期間において、前記複数の信号線の内の互いに隣接する任意の2本の信号線に供給される前記信号電圧の極性は互いに逆である。
- [0020] ある実施形態において、任意のカラー表示画素において、前記第1、第2、第3および第4画素のスイッチング素子は全て、共通の走査線に接続されている。
- [0021] ある実施形態において、前記第1、第2、第3および第4画素は、黄画素、シアン画素、マゼンタ画素および白画素のいずれか1つと、赤画素、青画素および緑画素とを含む。
- [0022] ある実施形態において、前記複数の画素のそれぞれは、ある中間調を表示するときに、表示すべき中間調よりも高い輝度を呈する明副画素と、表示すべき中間調よりも低い輝度を呈する暗副画素とを有する。
- [0023] ある実施形態において、垂直走査期間は1／120秒以下である。
- [0024] ある実施形態の液晶表示装置は、VAモードの液晶表示装置であり、例えば、PSAモードの液晶表示装置である。

発明の効果

- [0025] 本発明によると、カラー表示画素が2行2列に配列された4つの画素を有する液晶表示装置における信号線駆動回路の負荷を低減することができる。

図面の簡単な説明

[0026] [図1] (a) は本発明による実施形態の液晶表示装置100の模式的な平面図であり、(b) は液晶表示パネル10における画素の電気的な接続関係を示す模式図である。

[図2] 液晶表示パネル10Aにおける、4つの画素P₁～P₄のTFT14と2本の信号線13との接続関係および画素に印加される信号電圧の極性の分布を示す図である。

[図3] 液晶表示パネル10Bにおける、4つの画素P₁～P₄のTFT14と2本の信号線13との接続関係および画素に印加される信号電圧の極性の分布を示す図である。

[図4] 液晶表示パネル10Cにおける、4つの画素P₁～P₄のTFT14と2本の信号線13との接続関係および画素に印加される信号電圧の極性の分布を示す図である。

[図5] 液晶表示パネル10Dにおける、4つの画素P₁～P₄のTFT14と2本の信号線13との接続関係および画素に印加される信号電圧の極性の分布を示す図である。

[図6] マルチ画素構造を有する液晶表示パネル10Eにおける画素のTFTと信号線との接続関係およびゲート信号を示す図である。

[図7] 液晶表示パネル10Eの3つの画素（図6中的一点鎖線に囲まれた3つの画素）の等価回路を示す図である。

[図8] 本発明による実施形態のPSAモードの液晶表示装置に用いられる画素電極11Aの模式的な平面図である。

発明を実施するための形態

[0027] 以下、図面を参照しながら本発明による実施形態の液晶表示装置を説明する。なお、本発明は以下の例示する実施形態に限定されるものではない。

[0028] 図1 (a) および (b) を参照して、本発明による実施形態の液晶表示装置100の構造を説明する。図1 (a) は液晶表示装置100の模式的な平面図であり、図1 (b) は液晶表示パネル10における画素の電気的な接続関係を示す模式図である。

- [0029] 図1(a)に示すように、液晶表示装置100は、複数の行および複数の列を含むマトリクス状に配列された複数の画素Pを有する液晶表示パネル10と、液晶表示パネル10に駆動信号を供給する走査線駆動回路(ゲートドライバ)20および信号線駆動回路(ソースドライバ)30とを備える。
- [0030] 液晶表示パネル10の複数の画素Pは、複数のカラー表示画素P_{CD}を構成しており、カラー表示画素P_{CD}のそれぞれは、4つの画素Pを含んでおり、4つの画素Pは、2行2列に配列された第1画素P₁、第2画素P₂、第3画素P₃および第4画素P₄である。ここで、第1画素P₁と第2画素P₂および第3画素P₃と第4画素P₄がそれぞれ行方向に沿って隣接し、且つ、第1画素P₁と第3画素P₃および第2画素P₂と第4画素P₄がそれぞれ列方向に沿って隣接して配列されている。
- [0031] ここでは、第1画素P₁が赤(R)画素、第2画素P₂が黄(Y)画素、第3画素P₃が青(B)画素、第4画素P₄が緑(G)画素の例を示している。なお、図1(a)ではカラー表示画素の1行1列分だけを図示し、他を省略しているが、全て同じカラー表示画素がマトリクス状に配列されている。なお、カラー表示画素を構成する4つの画素P₁～P₄の色は、この例に限られない。色再現性の観点から、少なくともR、GおよびB画素を含んでいることが好ましく、他の1つの色は、黄(Y)の他、シアン(C)またはマゼンタ(M)であることが好ましいが、白(W)であってもよい。
- [0032] なお、4つの画素P₁～P₄の大きさは全て等しい必要はない。色再現性の観点から赤画素および青画素が他の2色の画素よりも大きいことが好ましい。このとき、走査線および信号線を直線的に配置できるように、各画素の形状は略矩形で、行方向に配列される第1画素P₁と第2画素P₂、および第3画素P₃と第4画素P₄の列方向の長さはそれ程互いに等しいことが好ましく、列方向に配列される第1画素P₁と第3画素P₃、および第2画素P₂と第4画素P₄の行方向の長さ(幅)はそれ程互いに等しいことが好ましい。また、カラー表示画素P_{CD}は概ね正方形であることが好ましい。
- [0033] 次に、図1(b)を参照して、液晶表示パネル10における画素の電気的

な接続関係を説明する。図1（b）は、液晶表示パネル10が有するアクティブマトリクス基板（TFT基板）10aの平面図を示しており、液晶層および液晶層を介してアクティブマトリクス基板10aに対向するように配置される対向基板の図示は省略している。対向基板は、典型的には、対向電極、カラーフィルタ層、遮光層（ブラックマトリクス）などが形成されている。なお、カラーフィルタ層はアクティブマトリクス基板に形成されてもよい。また、良く知られているように、IPSモードやFFSモードの液晶表示パネルにおいては、対向電極もアクティブマトリクス基板に形成され得る。

[0034] 図1（b）は、アクティブマトリクス基板10aの、1つのカラー表示画素 P_{CD} を構成する4個の画素に対応する領域を示している。

[0035] 図1（b）に示すように、アクティブマトリクス基板10aは、画素 P のそれぞれに設けられた画素電極11、画素電極11に接続されたスイッチング素子（ここではTFT）14、行方向に延びる複数の走査線（ゲートバスライン）12および列方向に延びる複数の信号線（ソースバスライン）13を有する。図1（a）に示した走査線駆動回路20は、複数の走査線12のそれぞれに走査信号を供給し、信号線駆動回路30は、複数の信号線13のそれぞれに正または負の信号電圧を供給する。ここでは、スイッチング素子としてTFT14を備えるTFT型の液晶表示装置について説明するが、スイッチング素子は、TFT14と同様の動作を行うものであれば、これに限られない。

[0036] 複数の信号線13は、各画素列に対応して配置された第1信号線13aおよび第2信号線13bを含んでいる。第1信号線13aおよび第2信号線13bは、各垂直走査期間において、信号線駆動回路30から互いに逆の極性の信号電圧が供給される。例えば、第1信号線13aに正の信号電圧が供給されているときには、第2信号線13bには負の信号電圧が供給されている。ここでは、各画素列に対応して配置された2本の信号線13a、13bのうち左側に配置されている信号線を第1信号線13a、右側の信号線を第2信号線13bとそれ呼び、第1信号線13aおよび第2信号線13bに

供給される信号電圧の極性は、画素列ごとに独立である。すなわち、図1（b）において、n番目の画素列に対応して配置された第1信号線 $S_{a(n)}$ に供給される信号電圧の極性と、n+1番目の画素列に対応して配置された第1信号線 $S_{a(n+1)}$ に供給される信号電圧の極性とは互いに独立であり、同様に、n番目の画素列に対応して配置された第2信号線 $S_{b(n)}$ に供給される信号電圧の極性と、n+1番目の画素列に対応して配置された第2信号線 $S_{b(n+1)}$ に供給される信号電圧の極性とは互いに独立である。いずれの場合も、第1信号線 $S_{a(n)}$ に供給される信号電圧の極性と、第2信号線 $S_{b(n)}$ に供給される信号電圧の極性とは互いに逆であり、第1信号線 $S_{a(n+1)}$ に供給される信号電圧の極性と、第2信号線 $S_{b(n+1)}$ に供給される信号電圧の極性とは互いに逆である。

[0037] 任意のカラー表示画素 P_{cd} において、第1画素 P_1 および第3画素 P_3 の一方のTFT14は第1信号線13aに接続されており、他方のTFT14は第2信号線13bに接続されている。また、第2画素 P_2 および第4画素 P_4 の一方のTFT14は第1信号線13aに接続されており、他方のTFT14は第2信号線13bに接続されている。ここでは、第1画素 P_1 のTFT14は第1信号線13aに接続されており、第3画素 P_3 のTFT14は第2信号線13bに接続されている。また、第2画素 P_2 のTFT14は第2信号線13bに接続されており、第4画素 P_4 のTFT14は第1信号線13aに接続されているが、それぞれ逆の信号線13に接続されていてもよい。

[0038] ここで、4つの画素 $P_1 \sim P_4$ のTFT14は全て、共通の走査信号によってオン／オフ制御される。ここでは、4つの画素 $P_1 \sim P_4$ のTFT14は全て、共通の走査線12に接続されているが、共通の走査信号によってオン／オフ制御される限り、異なる走査線から走査信号が供給されてもよい。例えば、後述するように、1つの画素電極を2つの副画素電極で構成することによって、1つの画素を、表示すべき中間調よりも高い輝度を呈する明副画素と、表示すべき中間調よりも低い輝度を呈する暗副画素で構成する場合、2つの副画素電極に対応して、2本の走査線を設けて、各走査線に共通の走査信号を供給する。

- [0039] このように構成すると、1つのカラー表示画素 P_{CD} に含まれる4つの画素 $P_1 \sim P_4$ は1本の走査線 $G_{(m)}$ と、4本の信号線 $S_{a(n)}$ 、 $S_{b(n)}$ 、 $S_{a(n+1)}$ および $S_{b(n+1)}$ によって駆動されるので、従来のストライプ配列（各行に4つの色画素を配列し、各列はいずれか1色の画素が配列される）よりも画素行の数が増えた（2倍）にも拘わらず、各画素に信号電圧を供給する時間（TFT14をオンする時間、「書き込み時間」ということもある）を、従来のストライプ配列のときと同じにできる。従って、走査信号線の駆動に関しては、2倍速駆動や4倍速駆動を行うのに障害はない。
- [0040] さらに、第1画素 P_1 に印加される電圧と第3画素 P_3 に印加される電圧の極性は互いに逆で、且つ、第2画素 P_2 に印加される電圧と第4画素 P_4 に印加される電圧の極性は互いに逆であるので、各カラー表示画素 P_{CD} に含まれる4つの画素 $P_1 \sim P_4$ の2つに正の電圧が印加され、他の2つには負の電圧が印加される。
- [0041] さらに、本発明による実施形態の液晶表示装置100では、任意の垂直走査期間において、第1信号線13aおよび第2信号線13bに供給される信号電圧の極性は一定である。もちろん、液晶表示装置100においても、交流駆動を行うので、垂直走査期間ごとに、第1信号線13aおよび第2信号線13bに供給される信号電圧の極性は反転される。すなわち、信号線駆動回路30は、画素行の数に拘わらず、垂直走査期間ごとに、各信号線13に供給する信号電圧の極性を反転するだけである（すなわち、極性反転の周期は、垂直走査期間の2倍となる）。従って、液晶表示装置100の信号線駆動回路30の負荷は、特許文献1、2に記載された液晶表示装置や、従来の一般的なストライプ配列の液晶表示装置における信号線駆動回路の負荷よりも小さい。ここでは、各信号線13に供給する信号電圧の極性を垂直走査期間ごとに反転させる例を説明するが、各信号線13に供給する信号電圧の極性を2以上の垂直走査期間ごとに反転させてもよい。例えば、240Hz駆動するときに、同じ画像を2垂直走査期間に亘って同じ極性で書き込むと、画素への充電時間を十分に確保できるという利点が得られる。また、極性反

転の周期が長いほど、消費電力が低減される。

[0042] 液晶表示装置 100 が有する上記の利点は、2 倍速や4 倍速駆動を行った場合、すなわち、垂直走査期間が 1／120 秒以下の場合に顕著であるが、従来の 60 Hz 駆動においても、消費電力を低減できるという利点が得られる。従って、特許文献 1、2 に記載されているように、フリッカの発生を防止するように構成することが好ましい。以下、図 2～図 5 を参照して、フリッカの発生を防止するための構成を説明する。

[0043] 図 2～5 は、液晶表示装置 100 の液晶表示パネル 10 として用いられる液晶表示パネル 10A～10D における、4 つの画素 P₁～P₄ の TFT 14 と 2 本の信号線 13 との接続関係および画素に印加される信号電圧の極性の分布を示す図である。

[0044] 図 2～5 に示す液晶表示パネル 10A～10D はいずれも、図 1 を参照して説明した液晶表示パネル 10 の構成を備えており、各信号線 13 に供給される信号電圧の極性は垂直走査期間内には変化せず、垂直走査期間ごとに反転される。図 2～5 に示す画素に印加されている電圧の極性は、ある垂直走査期間における極性を示しており、次の垂直走査期間で全ての画素の極性が反転する。

[0045] 図 2 および図 3 に示す液晶表示パネル 10A、10B では、4 本の信号線 S_{a(n)}、S_{b(n)}、S_{a(n+1)} および S_{b(n+1)} の内、信号線 S_{a(n)} と S_{a(n+1)} とが同極性（ここでは正）で、信号線 S_{b(n)} と S_{b(n+1)} とが同極性（ここでは負）である。一方、図 4 および図 5 に示す液晶表示パネル 10C、10D では、4 本の信号線 S_{a(n)}、S_{b(n)}、S_{a(n+1)} および S_{b(n+1)} の内、信号線 S_{a(n)} と S_{b(n+1)} とが同極性（ここでは正）で、信号線 S_{b(n)} と S_{a(n+1)} とが同極性（ここでは負）である。

[0046] 図 2 および図 3 に示すように、互いに隣接する任意の 2 本の信号線に供給される信号電圧の極性が逆であると、以下のような利点が得られる。例えば、信号線上に小さな異物があり、異物を介して、2 本の信号線（例えば S_{b(n)} および S_{a(n+1)}）間に軽微なリーク電流が発生していた場合、近接する信号線に供給される電圧が逆極性であると、これらの信号線の間に比較的高い電圧が

印加されることになるので、異物に比較的大きな電流が流れる。そうすると、そのジュール熱によって異物が破壊される結果、リーク不良が修復されることがある。また、隣接する信号線に供給される信号電圧の極性が互いに反対であると、従来のR、G、Bストライプ配列の液晶表示装置のドット反転駆動用の信号線駆動回路をそのまま利用することができる。

- [0047] 図2に示す液晶表示パネル10Aの、m行n列の第1画素P₁を含むカラー表示画素P_{CD}においては、第1画素P₁のTFT14は第1信号線S_{a(n)}に接続されており、第3画素P₃のTFT14は第2信号線S_{b(n)}に接続されている。また、第2画素P₂のTFT14は第2信号線S_{b(n+1)}に接続されており、第4画素P₄のTFT14は第1信号線S_{a(n+1)}に接続されている。従って、4つの画素P₁～P₄のそれぞれに供給される信号電圧の極性は、第1画素P₁と第2画素P₂との間および第3画素P₃と第4画素P₄との間で互いに逆になっている。
- [0048] 次に、m+1行、n列の第1画素P₁を含むカラー表示画素P_{CD}に注目する。このカラー表示画素では、第1画素P₁のTFT14は第2信号線S_{b(n)}に接続されており、第3画素P₃のTFT14は第1信号線S_{a(n)}に接続されている。また、第2画素P₂のTFT14は第1信号線S_{a(n+1)}に接続されており、第4画素P₄のTFT14は第2信号線S_{b(n+1)}に接続されている。
- [0049] すなわち、列方向に隣接する2つのカラー表示画素の間で、それぞれ対応する4つの画素P₁～P₄のTFT14と2本の信号線13（例えば、信号線S_{a(n)}、S_{b(n)}および信号線S_{a(n+1)}、S_{b(n+1)}）との接続関係は、互いに逆になっている。その結果、列方向に隣接する同じ色の画素に印加される電圧の極性は互いに逆になっている。例えば、m行n列の第1画素P₁には正の電圧が印加され、m+1行n列の第1画素P₁には負の電圧が印加される。他の第2～第4画素についても同様に、列方向に隣接する2つのカラー表示画素間で、各色の画素に印加される電圧の極性は、互いに逆になっている。
- [0050] 次に、m行n+2列の第1画素P₁を含むカラー表示画素P_{CD}に注目する。このカラー表示画素では、第1画素P₁のTFT14は第2信号線S_{b(n+2)}に接続されており、第3画素P₃のTFT14は第1信号線S_{a(n+2)}に接続されている

。また、第2画素P₂のTFT14は第1信号線S_{a(n+3)}に接続されており、第4画素P₄のTFT14は第2信号線S_{b(n+3)}に接続されている。

- [0051] すなわち、行方向に隣接する2つのカラー表示画素の間で、それぞれ対応する4つの画素P₁～P₄のTFT14と2本の信号線13（例えば、信号線S_{a(n)}、S_{b(n)}および信号線S_{a(n+2)}、S_{b(n+2)}）との接続関係は、互いに逆になっている。その結果、行方向に隣接する同じ色の画素に印加される電圧の極性は互いに逆になっている。例えば、m行n列の第1画素P₁には正の電圧が印加され、m行n+2列の第1画素P₁には負の電圧が印加される。他の第2～第4画素についても同様に、行方向に隣接する2つのカラー表示画素間で、各色の画素に印加される電圧の極性は、互いに逆になっている。
- [0052] 図2からわかるように、（ハッチングを付している）第1画素P₁に印加される電圧は、列方向に隣接するカラー表示画素間で互いに逆であり、且つ、行方向に隣接するカラー表示画素間で互いに逆である。他の第2～第4画素についても同様である。従って、液晶表示パネル10Aを用いても、特許文献1、2に記載の液晶表示装置と同様に、フリッカの発生が防止される。
- [0053] 次に図3を参照する。図3に示す液晶表示パネル10Bの、m行n列の第1画素P₁を含むカラー表示画素P_{cd}においては、第1画素P₁のTFT14は第1信号線S_{a(n)}に接続されており、第3画素P₃のTFT14は第2信号線S_{b(n)}に接続されている。また、第2画素P₂のTFT14は第1信号線S_{a(n+1)}に接続されており、第4画素P₄のTFT14は第2信号線S_{b(n+1)}に接続されている。第2画素P₂および第4画素P₄のTFT14と2本の信号線S_{a(n+1)}およびS_{b(n+1)}との接続関係が、図2に示した液晶表示パネル10Aと逆になっている。従って、4つの画素P₁～P₄のそれぞれに供給される信号電圧の極性は、第1画素P₁と第2画素P₂との間および第3画素P₃と第4画素P₄との間で互いに同じである。
- [0054] 次に、m+1行、n列の第1画素P₁を含むカラー表示画素P_{cd}に注目する。このカラー表示画素では、第1画素P₁のTFT14は第2信号線S_{b(n)}に接続されており、第3画素P₃のTFT14は第1信号線S_{a(n)}に接続されている。

また、第2画素 P_2 のTFT14は第2信号線 $S_{b(n+1)}$ に接続されており、第4画素 P_4 のTFT14は第1信号線 $S_{a(n+1)}$ に接続されている。

[0055] すなわち、列方向に隣接する2つのカラー表示画素の間で、それぞれ対応する4つの画素 $P_1 \sim P_4$ のTFT14と2本の信号線13（例えば、信号線 $S_{a(n)}$ 、 $S_{b(n)}$ および信号線 $S_{a(n+1)}$ 、 $S_{b(n+1)}$ ）との接続関係は、互いに逆になっている。その結果、列方向に隣接する同じ色の画素に印加される電圧の極性は互いに逆になっている。例えば、m行n列の第1画素 P_1 には正の電圧が印加され、 $m+1$ 行n列の第1画素 P_1 には負の電圧が印加される。他の第2～第4画素についても同様に、列方向に隣接する2つのカラー表示画素間で、各色の画素に印加される電圧の極性は、互いに逆になっている。

[0056] 次に、m行 $n+2$ 列の第1画素 P_1 を含むカラー表示画素 P_{CD} に注目する。このカラー表示画素では、第1画素 P_1 のTFT14は第2信号線 $S_{b(n+2)}$ に接続されており、第3画素 P_3 のTFT14は第1信号線 $S_{a(n+2)}$ に接続されている。また、第2画素 P_2 のTFT14は第2信号線 $S_{b(n+3)}$ に接続されており、第4画素 P_4 のTFT14は第1信号線 $S_{a(n+3)}$ に接続されている。

[0057] すなわち、行方向に隣接する2つのカラー表示画素の間で、それぞれ対応する4つの画素 $P_1 \sim P_4$ のTFT14と2本の信号線13（例えば、信号線 $S_{a(n)}$ 、 $S_{b(n)}$ および信号線 $S_{a(n+2)}$ 、 $S_{b(n+2)}$ ）との接続関係は、互いに逆になっている。その結果、行方向に隣接する同じ色の画素に印加される電圧の極性は互いに逆になっている。例えば、m行n列の第1画素 P_1 には正の電圧が印加され、 m 行 $n+2$ 列の第1画素 P_1 には負の電圧が印加される。他の第2～第4画素についても同様に、行方向に隣接する2つのカラー表示画素間で、各色の画素に印加される電圧の極性は、互いに逆になっている。

[0058] 図3からわかるように、（ハッチングを付している）第1画素 P_1 に印加される電圧は、列方向に隣接するカラー表示画素間で互いに逆であり、且つ、行方向に隣接するカラー表示画素間で互いに逆である。他の第2～第4画素についても同様である。従って、液晶表示パネル10Bを用いても、特許文献1、2に記載の液晶表示装置と同様に、フリッカの発生が防止される。

[0059] 次に図4を参照する。図4に示す液晶表示パネル10Cの、m行n列の第1画素P₁を含むカラー表示画素P_{CD}においては、第1画素P₁のTFT14は第1信号線S_{a(n)}に接続されており、第3画素P₃のTFT14は第2信号線S_{b(n)}に接続されている。また、第2画素P₂のTFT14は第1信号線S_{a(n+1)}に接続されており、第4画素P₄のTFT14は第2信号線S_{b(n+1)}に接続されている。

[0060] 液晶表示パネル10Cにおける4つの画素P₁～P₄のTFT14と2本の信号線13との接続関係は、図3に示した液晶表示パネル10Bと同じである。液晶表示パネル10Cと液晶表示パネル10Bとの違いは、信号線13に供給される信号電圧の極性にある。すなわち、液晶表示パネル10Bにおいて、1つのカラー表示画素に対応する4本の信号線S_{a(n)}、S_{b(n)}、S_{a(n+1)}およびS_{b(n+1)}の内、信号線S_{a(n)}とS_{a(n+1)}とが同極性（ここでは正）で、信号線S_{b(n)}とS_{b(n+1)}とが同極性（ここでは負）であったのに対し、液晶表示パネル10Cでは、4本の信号線S_{a(n)}、S_{b(n)}、S_{a(n+1)}およびS_{b(n+1)}の内、信号線S_{a(n)}とS_{b(n+1)}とが同極性（ここでは正）で、信号線S_{b(n)}とS_{a(n+1)}とが同極性（ここでは負）である。

[0061] 図4と図3とを比較すれば明らかなように、図3における第2画素P₂および第4画素P₄の極性を逆にすれば、図4の各画素の極性の分布と一致する。液晶表示装置10Cにおいては、4つの画素P₁～P₄のそれぞれに供給される信号電圧の極性は、第1画素P₁と第2画素P₂との間および第3画素P₃と第4画素P₄との間で互いに逆になっている。

[0062] 図4からわかるように、（ハッチングを付している）第1画素P₁に印加される電圧は、列方向に隣接するカラー表示画素間で互いに逆であり、且つ、行方向に隣接するカラー表示画素間で互いに逆である。他の第2～第4画素についても同様である。従って、液晶表示パネル10Cを用いても、特許文献1、2に記載の液晶表示装置と同様に、フリッカの発生が防止される。

[0063] 次に図5を参照する。図5に示す液晶表示パネル10Dの、m行n列の第1画素P₁を含むカラー表示画素P_{CD}においては、第1画素P₁のTFT14は

第1信号線 $S_{a(n)}$ に接続されており、第3画素 P_3 の TFT14 は第2信号線 $S_{b(n)}$ に接続されている。また、第2画素 P_2 の TFT14 は第2信号線 $S_{b(n+1)}$ に接続されており、第4画素 P_4 の TFT14 は第1信号線 $S_{a(n+1)}$ に接続されている。

[0064] 液晶表示パネル 10D における 4 つの画素 $P_1 \sim P_4$ の TFT14 と 2 本の信号線 13 との接続関係は、図 2 に示した液晶表示パネル 10A と同じである。液晶表示パネル 10D と液晶表示パネル 10A との違いは、信号線 13 に供給される信号電圧の極性にある。すなわち、液晶表示パネル 10Aにおいて、1 つのカラー表示画素に対応する 4 本の信号線 $S_{a(n)}$ 、 $S_{b(n)}$ 、 $S_{a(n+1)}$ および $S_{b(n+1)}$ の内、信号線 $S_{a(n)}$ と $S_{a(n+1)}$ とが同極性（ここでは正）で、信号線 $S_{b(n)}$ と $S_{b(n+1)}$ とが同極性（ここでは負）であったのに対し、液晶表示パネル 10D では、4 本の信号線 $S_{a(n)}$ 、 $S_{b(n)}$ 、 $S_{a(n+1)}$ および $S_{b(n+1)}$ の内、信号線 $S_{a(n)}$ と $S_{b(n+1)}$ とが同極性（ここでは正）で、信号線 $S_{b(n)}$ と $S_{a(n+1)}$ とが同極性（ここでは負）である。

[0065] 図 5 と図 2 とを比較すれば明らかなように、図 5 における第2画素 P_2 および第4画素 P_4 の極性を逆にすれば、図 2 の各画素の極性の分布と一致する。液晶表示装置 10D においては、4 つの画素 $P_1 \sim P_4$ のそれぞれに供給される信号電圧の極性は、第1画素 P_1 と第2画素 P_2 との間および第3画素 P_3 と第4画素 P_4 との間で互いに同じである。

[0066] 図 5 からわかるように、（ハッチングを付している）第1画素 P_1 に印加される電圧は、列方向に隣接するカラー表示画素間で互いに逆であり、且つ、行方向に隣接するカラー表示画素間で互いに逆である。他の第2～第4画素についても同様である。従って、液晶表示パネル 10D を用いても、特許文献 1、2 に記載の液晶表示装置と同様に、フリッカの発生が防止される。

[0067] 次に、図 6 および図 7 を参照して、マルチ画素構造を有する液晶表示パネル 10E の構造と動作を説明する。マルチ画素構造とは、個々の画素が、ある中間調を表示するときに、表示すべき中間調よりも高い輝度を呈する明副画素と、表示すべき中間調よりも低い輝度を呈する暗副画素を有する構造を

言う。マルチ画素構造を導入することによって、 γ 特性の視角依存性を改善することができる。マルチ画素構造として、例えば特開2006-133577号公報に記載されている構造を採用することができる。参考のために、特開2006-133577号公報の開示内容の全てを本明細書に援用する。

[0068] 図6は、液晶表示パネル10Eにおける画素のTFTと信号線との接続関係とともに、走査信号としてのゲート信号がオンとなるタイミングを併せて示している。図7は、図6中的一点鎖線で囲んだ3画素の等価回路を示す図である。

[0069] 図6の液晶表示パネル10Eは、図2の液晶表示パネル10Aにマルチ画素構造を適用したものであり、4つの画素 $P_1 \sim P_4$ のそれぞれが副画素 P_a と副画素 P_b とを有している。ここでは、副画素 P_a が明副画素、副画素 P_b が暗副画素となる例を示す。明副画素 P_a と暗副画素 P_b は、各画素を列方向に2分割して形成されている。ここでは、簡単のために、明副画素 P_a と暗副画素 P_b の面積は互いにほぼ等しく図示しているが、副画素 P_a と副画素 P_b との面積比はこれに限られず、適宜変更され得る。なお、カラー表示画素 P_{cd} を構成する4つの画素 $P_1 \sim P_4$ の明副画素 P_a は、ここで例示するように、カラー表示画素 P_{cd} の列方向の中心に配置されることが好ましい。すなわち、第1画素 P_1 および第2画素 P_2 の下側の副画素および第3画素 P_3 および第4画素 P_4 の上側の副画素を明副画素 P_a とすることが好ましい。

[0070] 第1、第2画素の明副画素と、第3、第4画素の明副画素との間に暗副画素が存在すると、色のにじみが発生することがある。例えば、画素行に平行なエッジを有する白い四角形を表示したとき、四角形の上端のエッジでは、エッジに対応する画素行の第1および第2画素の明副画素が目立つ。すなわち、2色の画素の明副画素が目立つので、白い四角形の上端のエッジに色がにじんだ様に見えることになる。上述したように、カラー表示画素 P_{cd} を構成する4つの画素 $P_1 \sim P_4$ の明副画素 P_a をカラー表示画素 P_{cd} の列方向の中心に配置すると、4つの色の明副画素 P_a が近接するので、色のにじみを防止

することができる。

- [0071] 図6に示すように、4つの画素 $P_1 \sim P_4$ はそれぞれ、明副画素 P_a および暗副画素 P_b を有している。明副画素 P_a はTFT14aに接続されており、暗副画素 P_b はTFT14bに接続されている。TFT14aおよび14bのゲートは共通の走査線12に接続されており、TFT14aおよび14bのソースは共通の信号線13に接続されている。すなわち、副画素 P_a 、 P_b はそれぞれ、図1(b)に示した画素電極11に対応する副画素電極を有し、副画素 P_a 、 P_b の副画素電極は、それぞれ対応するTFT14a、14bのドレインに接続されており、TFT14a、14bを介して共通の信号線(ソースバスライン)13に接続されている。
- [0072] 図2に示した液晶表示パネル10Aでは、第1画素 P_1 および第3画素 P_3 と、第2画素 P_2 および第4画素 P_4 の合計4個のTFT14が共通の走査線(ゲートバスライン)12に接続されていたのに対し、液晶表示パネル10Eでは、第1画素 P_1 の明副画素および暗副画素と、第2画素 P_2 の明副画素および暗副画素の合計4個のTFT14a、14bが共通の走査線12(例えば図6中の上側の $G_{(m)}$)に接続されている。また、同様に、第3画素 P_3 の明副画素および暗副画素と、第4画素 P_4 の明副画素および暗副画素の合計4個のTFT14a、14bが共通の他の走査線12(例えば図6中の下側の $G_{(m)}$)に接続されている。図6に示すように、これら2本の走査線12には、共通のゲート信号が供給される。図6に示したゲート信号がハイになる期間に、TFT14a、14bがオン状態になり、対応する信号線13から信号電圧が供給される。従って、液晶表示パネル10Eの4つの画素 $P_1 \sim P_4$ の各副画素(合計8個の副画素)には、対応するTFT14a、14bがオン状態になったときに、(液晶表示パネル10Aの4つの画素 $P_1 \sim P_4$ と同様に、)対応する信号電圧が供給される。TFT14a、14bのゲートは、共通のゲート信号によってオン／オフ制御される。
- [0073] 液晶表示パネル10Eの4つの画素 $P_1 \sim P_4$ のそれぞれは、さらに第3のTFT14cを有している。TFT14cは、図7に示すように、暗副画素 P

b の容量 $C_S b$ に対して並列に接続されたバッファ容量 $C_S c$ との間の電気的な接続をスイッチングする。この TFT 14c のゲートは、次段の走査線（例えば、 $(G_{(m+1)})$ ）に接続されており、次段、すなわち列方向に隣接するカラーディスプレイ画素の TFT 14a、14b と同じタイミングでオン状態となる。この第 3 の TFT 14c をオン状態とすることによって、副画素 P_b が暗副画素となる。

[0074] 図 7 を参照して、液晶表示パネル 10E の m 行 n 列の第 1 画素 P_1 に明副画素 P_a と暗副画素 P_b とが形成される動作を説明する。

[0075] 走査線 $G_{(m)}$ のゲート信号がハイになると、TFT 14a、14b がオン状態となり、信号線 $S_{a(n)}$ から、所定の信号電圧 ($V_{(k)}$ とする。) が副画素 P_a 、 P_b に供給され、副画素 P_a の液晶容量 $C_{1c a}$ および補助容量 $C_{S a}$ (副画素容量 C_{Pa} ともいう。)、副画素 P_b の液晶容量 $C_{1c b}$ および補助容量 $C_{S b}$ (副画素容量 C_{Pb} ともいう。) が充電される。液晶容量 $C_{1c a}$ 、 $C_{1c b}$ を構成する一方の電極は各副画素の副画素電極であり、他方の電極が対向電極である。対向電極には、共通電圧 (対向電圧) COM が供給されている。補助容量 $C_{S a}$ 、 $C_{S b}$ を構成する一方の電極は補助容量電極であり、TFT 14a または 14b のドレイン電極に接続されており、それぞれの副画素の副画素電極と同じ電圧が供給される。補助容量 $C_{S a}$ 、 $C_{S b}$ を構成する他方の電極は補助容量配線 (C_s) 15 に接続されており、補助容量電圧が供給される。

[0076] このとき、走査線 $G_{(m+1)}$ のゲート信号はローなので、TFT 14c はオフ状態にあり、バッファ容量 $C_S c$ は、前の垂直走査期間に書き込まれた信号電圧 ($V_{(k-1)}$ とする。) が保持されている。ここで、液晶表示パネル 10E は、フレーム反転駆動されるので、現垂直走査期間に書き込まれる電圧の極性は、前垂直走査期間に書き込まれた電圧の極性と逆である。

[0077] 次に、走査線 $G_{(m)}$ のゲート信号がローになり、TFT 14a、14b がオフ状態になると、副画素容量 C_{Pa} および副画素容量 C_{Pb} はそれぞれ、 $V_{(k)}$ を保持した状態になる。

[0078] 続いて、走査線 $G_{(m+1)}$ のゲート信号がハイになると、 $TFT14c$ がオン状態になると、 $TFT14c$ がオン状態になると、副画素容量 C_{Pb} と、バッファ容量 C_{Sc} とが並列に接続される。従って、副画素容量 C_{Pb} が保持している電圧 $V_{(k)}$ と、バッファ容量 C_{Sc} が保持している電圧 $V_{(k-1)}$ とが等しくなるように、副画素容量 C_{Pb} に蓄えられる電荷とバッファ容量 C_{Sc} に蓄えられる電荷が再分配されることになる。このとき、 $V_{(k-1)}$ は $V_{(k)}$ と逆の極性を有しているので、副画素容量 C_{Pb} とバッファ容量 C_{Sc} とに蓄積される全体の電荷量は減少し、副画素容量 C_{Pb} の電圧は $V_{(k)}$ よりも小さくなる（絶対値が小さくなる）。その結果、副画素 Pb の輝度は、電圧 $V_{(k)}$ が保持されて状態を維持している副画素 Pa の輝度よりも低くなる。

[0079] なお、各信号線に供給する信号電圧の極性を 2 以上の垂直走査期間ごとに反転させる場合でも、上記の動作によって、副画素 Pb を暗副画素にすることはできる。例えば、負の信号電圧を印加した後、極性を反転させて正の信号電圧を書き込むと、上述のように副画素 Pb の輝度は副画素 Pa の輝度よりも低くなる。この後、さらに続けて正の同じ信号電圧を供給すると、このときの副画素 Pb の輝度は変化しない。しかしながら、正の信号電圧を供給する 2 垂直走査期間の平均の輝度を考えると、副画素 Pb の平均輝度は、副画素 Pa の輝度よりも低い。従って、各信号線に供給する信号電圧の極性を 2 以上の垂直走査期間ごとに反転させても、マルチ画素構造による効果を得ることができる。

[0080] 特開 2006-133577 号公報に記載のマルチ画素構造は、1 つの画素に複数の液晶ドメイン（典型的には少なくとも液晶層に電圧を印加したときに、液晶ドメインのディレクタの方位角（右方向、時計の文字盤の 3 時方向を 0° とし、反時計回りを正とする）が、 45° 、 135° 、 225° 、 315° となる 4 つの液晶ドメインを含む）が形成される、ノーマリーブラックモードで表示を行う垂直配向型の液晶表示装置に好適に用いられる。

[0081] 本発明の液晶表示装置に適用できる他のマルチ画素構造として、本出願人による特開 2004-62146 号公報（米国特許第 6958791 号明細

書)に開示されているものを挙げることができる。このマルチ画素構造は、1つの画素内の複数の副画素ごとに補助容量を設け、補助容量を構成する補助容量対向電極(CSバスラインに接続されている)を副画素ごとに電気的に独立とし、補助容量対向電極に供給する電圧(補助容量対向電圧という。)を変化させることによって、容量分割を利用して、複数の副画素の液晶層に印加される実効電圧を異ならせる液晶表示装置が開示されている。特開2004-62146号公報(米国特許第6958791号明細書)の開示内容の全てを参考のために本明細書に援用する。

[0082] 特開2006-133577号公報には、垂直配向型の表示装置として、いわゆるMVAモードの液晶表示装置が記載されている。MVAモードの液晶表示装置は、電極に形成された直線状のスリットや電極の液晶層側に形成された直線状の誘電体突起(リブ)を、液晶層を介して対向する一対の基板に、基板の法線方向から見たときに、平行且つ交互になるように配置することによって、電圧印加時に形成される液晶ドメインのディレクタの方位を規制する。液晶ドメインの方位は、直線状のスリット又は誘電体突起(これらを総称して「直線状構造体」ということにする。)の延びる方位に直交する方向になる。

[0083] MVAモードの液晶表示装置は、現在液晶テレビに広く用いられている。しかしながら、MVAモードの液晶表示装置においては、直線状構造体からの配向規制力で、液晶ドメインのディレクタの方位を規制するので、直線状構造体の近傍の液晶分子の応答は速く(配向方向の変化が速く)、直線状構造体から離れた位置の液晶分子の応答が遅いという問題がある。

[0084] MVAモードの液晶表示装置よりも応答特性に優れた垂直配向型の液晶表示装置として、PSAモードの液晶表示装置が知られている。Polymer Sustained Alignment Technology(以下、「PSA技術」という)は、例えば、特開2002-357830号公報、特開2003-177418号公報、特開2006-78968号公報、K. Hanaoka et al. "A New MVA-LCD by Polymer Sustained Alignment Tec

hnology”, SID 04 DIGEST p. 1200–1203(2004)、に開示されている。これら4つの文献の開示内容の全てを参考のために本明細書に援用する。

- [0085] PSA技術は、液晶材料中に少量の重合性化合物（例えば光重合性モノマーまたはオリゴマー）を混入しておき、液晶セルを組み立てた後、液晶層に所定の電圧を印加した状態で重合性材料に活性エネルギー線（例えば紫外線）を照射し、生成される重合体によって、液晶分子のプレチルト方向を制御する技術である。重合体が生成されるときの液晶分子の配向状態が、電圧を取り去った後（電圧を印加しない状態）においても維持（記憶）される。重合体で形成される層を、ここでは配向維持層ということにする。配向維持層は、配向膜の表面（液晶層側）に形成されるが、配向膜の表面を覆う膜の形態をとる必要は必ずしも無く、重合体の粒子が離散的に存在する形態もある。
- [0086] PSA技術は、液晶層に形成される電界等を制御することによって、液晶分子のプレチルト方位およびプレチルト角度を調整することができるという利点を有している。また、配向維持層によって、液晶層に接するほぼ全ての面で配向規制力を発現するので、MVAモードの液晶表示装置よりも応答特性に優れるという特徴を有している。本発明は、特に2倍速駆動等を行う場合、PSAモードの液晶表示装置に適用することが好ましい。
- [0087] 本発明による実施形態のPSAモードの液晶表示装置は、例えば、液晶表示パネル10の画素電極11として、図8に示す画素電極11Aを用い、上述のPSA技術を適用することによって得られる。
- [0088] 画素電極11Aは、一対の偏光板の偏光軸と重なるように配置された十字形状の幹部11t1、11t2と、十字形状の幹部11t1、11t2から略45°方向に延びる複数の枝部11b1、11b2、11b3、および11b4とを有している。
- [0089] 幹部は、行方向（水平方向）に延びる幹部11t1と、列方向（垂直方向）に延びる幹部11t2とを有している。複数の枝部は、表示面の右方向（時計の文字盤の3時方向）の方位角を0°とすると、幹部から45°方位に延びる第1群（枝部11b1）と、135°方位に延びる第2群（枝部11

b 2) と、225°方位に延びる第3群（枝部11b3）と、315°方位に延びる第4群（枝部11b4）とを有している。垂直配向型の液晶層の液晶分子（誘電異方性が負）は、幹部および枝部からの斜め電界により、それぞれの枝部が延びる方位に傾斜する。これは、互いに平行に延びる枝部からの斜め電界は枝部が延びる方向に垂直な方位に液晶分子を傾斜させるように作用し、幹部からの斜め電界はそれぞれの枝部の延びる方位に液晶分子を傾斜させるように作用するからである。PSA技術を用いると、液晶層に電圧を印加した際に形成される、液晶分子の上記の配向を安定化させることができる。

[0090] もちろん、本発明は、例示した実施形態の液晶表示装置に限られず、例えば、RTN（VATNともいう）モード、IPSモードやFSSモードの液晶表示装置に広く適用できる。

[0091] なお、上記の説明では、行方向を表示面の水平方向、列方向を垂直方向としたが、これは逆になってもよい。すなわち、ゲートバスラインを垂直方向に延びるように配置し、ソースバスラインを水平方向に延びるように配置してもよい。言い換えると、上記の説明における行方向と列方向とを入れ替えてもよい。

産業上の利用可能性

[0092] 本発明は、HDTV用の液晶表示装置をはじめ、液晶表示装置に広く用いられる。

符号の説明

[0093] 10、10A、10B、10C、10D、10E 液晶表示パネル

10a アクティブマトリクス基板

11 画素電極

12 走査線

13 信号線

13a 第1信号線

13b 第2信号線

- 14 薄膜トランジスタ (TFT)
15 補助容量配線
20 走査線駆動回路 (ゲートドライバ)
30 信号線駆動回路 (ソースドライバ)
100 液晶表示装置
 P 、 P_1 、 P_2 、 P_3 、 P_4 画素
 P_{CD} カラー表示画素

請求の範囲

[請求項1] 複数の行および複数の列を含むマトリクス状に配列された複数の画素を有する液晶表示装置であって、

前記複数の画素のそれぞれに設けられた画素電極、前記画素電極に接続されたスイッチング素子、行方向に延びる複数の走査線および列方向に延びる複数の信号線を有するアクティブマトリクス基板と、

前記アクティブマトリクス基板に対向する対向基板と、

前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層と、

前記複数の走査線のそれぞれに走査信号を供給する走査線駆動回路と、

前記複数の信号線のそれぞれに正または負の信号電圧を供給する信号線駆動回路と、

を備え、

前記複数の画素は、複数のカラー表示画素を構成しており、前記複数のカラー表示画素のそれぞれは、2行2列に配列された第1、第2、第3および第4画素であって、前記第1と第2画素および前記第3と第4画素がそれぞれ前記行方向に沿って隣接し、且つ、前記第1と第3画素および前記第2と第4画素がそれぞれ前記列方向に沿って隣接して配列された、第1、第2、第3および第4画素を含み、

前記複数の信号線は、各画素列に対応して配置された第1および第2信号線であって、各垂直走査期間において、前記信号線駆動回路から互いに逆の極性の信号電圧が供給される第1信号線および第2信号線を含み、

任意のカラー表示画素において、前記第1および第3画素の一方の前記スイッチング素子は前記第1信号線に接続されており、他方の前記スイッチング素子は前記第2信号線に接続されており、前記第2および第4画素の一方の前記スイッチング素子は前記第1信号線に接続

されており、他方のスイッチング素子は前記第2信号線に接続されており、かつ、前記第1、第2、第3および第4画素のスイッチング素子は全て、共通の走査信号によってオン／オフ制御され、

任意の垂直走査期間において、前記第1および第2信号線に供給される前記信号電圧の極性は一定である、液晶表示装置。

[請求項2]

前記任意のカラー表示画素に列方向に隣接するカラー表示画素において、前記第1および第3画素の前記一方の前記スイッチング素子は前記第2信号線に接続されており、前記他方の前記スイッチング素子は前記第1信号線に接続されており、前記第2および第4画素の前記一方の前記スイッチング素子は前記第2信号線に接続されており、前記他方のスイッチング素子は前記第1信号線に接続されている、請求項1に記載の液晶表示装置。

[請求項3]

任意の垂直走査期間において、任意のカラー表示画素に含まれる前記第1、第2、第3および第4画素のそれぞれに供給される前記信号電圧の極性と、前記任意のカラー表示画素に行方向に隣接するカラー表示画素に含まれる前記第1、第2、第3および第4画素のそれぞれに供給される前記信号電圧の極性とは、互いに逆である、請求項1または2に記載の液晶表示装置。

[請求項4]

任意の垂直走査期間において、任意の第1カラー表示画素に含まれる前記第1、第2、第3および第4画素のそれぞれに供給される前記信号電圧の極性は、前記第1画素と第2画素との間および前記第3画素と第4画素との間で互いに逆になる、請求項1または2に記載の液晶表示装置。

[請求項5]

任意の垂直走査期間において、前記複数の信号線の内の互いに隣接する任意の2本の信号線に供給される前記信号電圧の極性は互いに逆である、請求項1から4のいずれかに記載の液晶表示装置。

[請求項6]

任意のカラー表示画素において、前記第1、第2、第3および第4画素のスイッチング素子は全て、共通の走査線に接続されている、請


求項 1 から 5 のいずれかに記載の液晶表示装置。

[請求項7] 前記第 1、第 2、第 3 および第 4 画素は、黄画素、シアン画素、マゼンタ画素および白画素のいずれか 1 つと、赤画素、青画素および緑画素とを含む、請求項 1 から 6 のいずれかに記載の液晶表示装置。


[請求項8] 前記複数の画素のそれぞれは、ある中間調を表示するときに、表示すべき中間調よりも高い輝度を呈する明副画素と、表示すべき中間調よりも低い輝度を呈する暗副画素とを有する、請求項 1 から 7 のいずれかに記載の液晶表示装置。

[請求項9] 垂直走査期間は 1／120 秒以下である、請求項 1 から 8 のいずれかに記載の液晶表示装置。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]



[図7]



[図8]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2011/051586

A. CLASSIFICATION OF SUBJECT MATTER

G02F1/133(2006.01)i, G09G3/20(2006.01)i, G09G3/36(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

G02F1/133, G09G3/20, G09G3/36

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2011
Kokai Jitsuyo Shinan Koho	1971-2011	Toroku Jitsuyo Shinan Koho	1994-2011

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2001-33757 A (NEC Corp.), 09 February 2001 (09.02.2001), entire text; fig. 1 to 16 & US 6552706 B1 & KR 10-2001-0015385 A	1-9
A	JP 2009-175468 A (Hitachi Displays, Ltd.), 06 August 2009 (06.08.2009), paragraphs [0039] to [0043]; fig. 10 to 11 & US 2009/0189881 A1 & CN 101494020 A	1-9

Further documents are listed in the continuation of Box C.

See patent family annex.

* Special categories of cited documents:

- "A" document defining the general state of the art which is not considered to be of particular relevance
- "E" earlier application or patent but published on or after the international filing date
- "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- "O" document referring to an oral disclosure, use, exhibition or other means
- "P" document published prior to the international filing date but later than the priority date claimed

- "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
- "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
- "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
- "&" document member of the same patent family

Date of the actual completion of the international search
15 April, 2011 (15.04.11)

Date of mailing of the international search report
26 April, 2011 (26.04.11)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

A. 発明の属する分野の分類（国際特許分類（IPC））

Int.Cl. G02F1/133 (2006.01)i, G09G3/20 (2006.01)i, G09G3/36 (2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（IPC））

Int.Cl. G02F1/133, G09G3/20, G09G3/36

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2011年
日本国実用新案登録公報	1996-2011年
日本国登録実用新案公報	1994-2011年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2001-33757 A (日本電気株式会社) 2001.02.09, 全文, 第1-16 図 & US 6552706 B1 & KR 10-2001-0015385 A	1-9
A	JP 2009-175468 A (株式会社日立ディスプレイズ) 2009.08.06, 段落【0039】-【0043】，第10-11図 & US 2009/0189881 A1 & CN 101494020 A	1-9

□ C欄の続きにも文献が列挙されている。

□ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示すもの
 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
 「O」口頭による開示、使用、展示等に言及する文献
 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
 「&」同一パテントファミリー文献

国際調査を完了した日 15.04.2011	国際調査報告の発送日 26.04.2011
国際調査機関の名称及びあて先 日本国特許庁（ISA/JP） 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官（権限のある職員） 鈴木 俊光 電話番号 03-3581-1101 内線 3255 2 L 9115