

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号
特許第5772670号
(P5772670)

(45) 発行日 平成27年9月2日 (2015.9.2)

(24) 登録日 平成27年7月10日 (2015.7.10)

(51) Int.Cl.

F I

HO 1 L 21/336 (2006.01)

HO 1 L 29/78 (2006.01)

HO 1 L 29/739 (2006.01)

HO 1 L 21/301 (2006.01)

HO 1 L 29/78 6 5 8 A

HO 1 L 29/78 6 5 8 G

HO 1 L 29/78 6 5 5 C

HO 1 L 29/78 6 5 5 F

HO 1 L 21/78 M

請求項の数 7 (全 23 頁) 最終頁に続く

(21) 出願番号	特願2012-54064 (P2012-54064)	(73) 特許権者	000005234
(22) 出願日	平成24年3月12日 (2012.3.12)		富士電機株式会社
(62) 分割の表示	特願2006-158329 (P2006-158329)		神奈川県川崎市川崎区田辺新田1番1号
	の分割	(74) 代理人	100150441
原出願日	平成18年6月7日 (2006.6.7)		弁理士 松本 洋一
(65) 公開番号	特開2012-160738 (P2012-160738A)	(72) 発明者	中澤 治雄
(43) 公開日	平成24年8月23日 (2012.8.23)		神奈川県川崎市川崎区田辺新田1番1号
審査請求日	平成24年3月12日 (2012.3.12)		富士電機株式会社内
		審査官	工藤 一光

最終頁に続く

(54) 【発明の名称】 逆阻止型半導体素子の製造方法

(57) 【特許請求の範囲】

【請求項1】

半導体ウエハーに素子構造部を形成する形成工程と、
前記素子構造部が形成された半導体ウエハーの表面に、加熱によって剥離可能な支持部材を貼り合わせる貼り合わせ工程と、
前記支持部材が貼り合わせられた状態で、前記半導体ウエハーの前記支持部材が貼り合わせられた面に対して反対側の面に分離溝を形成することによって、前記半導体ウエハーをチップ状に分離可能な状態にする分離工程と、
前記反対側の面から前記半導体ウエハーの前記反対側の面ならびに前記分離溝に露出した部分と一緒に不純物イオンを注入する工程と、
前記反対側の面にレーザーを照射してアニールを行って、前記反対側の面ならびに前記分離溝に露出した部分にコレクタ層を形成する工程と、
前記反対側の面ならびに前記分離溝に電極を形成する工程と、
前記支持部材の、個々のチップに相当する部分を個別に加熱する加熱工程と、
前記支持部材の、前記加熱工程で加熱された部分に貼り合わされているチップを吸着して、該チップを前記支持部材から剥離する剥離工程と、
をこの順に含むことを特徴とする逆阻止型半導体素子の製造方法。

【請求項2】

半導体ウエハーのおもて面側に素子構造部を形成する形成工程と、
前記半導体ウエハーの裏面を研削して、前記半導体ウエハーの厚さを所定の厚さとする

研削工程と、

前記素子構造部が形成された半導体ウエハーのおもて面に、加熱によって剥離可能な支持部材を貼り合わせる貼り合わせ工程と、

前記支持部材が貼り合わせられた状態で、前記半導体ウエハーの前記支持部材が貼り合わせられた面に対して反対側の面にエッチングマスクを形成し、湿式異方性エッチングによりV字型の分離溝を形成することによって、前記半導体ウエハーをチップ状に分離可能な状態にする分離工程と、

前記反対側の面から前記半導体ウエハーの前記反対側の面ならびに前記分離溝に露出した部分と一緒に不純物イオンを注入する工程と、

前記反対側の面にレーザーを照射してアニールを行って、前記反対側の面ならびに前記分離溝に露出した部分にコレクタ層を形成する工程と、

前記反対側の面ならびに前記分離溝に電極を形成する工程と、

前記支持部材の、個々のチップに相当する部分を個別に加熱する加熱工程と、

前記支持部材の、前記加熱工程で加熱された部分に貼り合わされているチップを吸着して、該チップを前記支持部材から剥離する剥離工程と、

をこの順に含むことを特徴とする逆阻止型半導体素子の製造方法。

【請求項 3】

前記支持部材は、加熱によって剥離可能な接着層を介して前記半導体ウエハーに貼り合わされるガラス基板であることを特徴とする請求項 1 または 2 に記載の逆阻止型半導体素子の製造方法。

【請求項 4】

前記接着層は、加熱発泡によって剥離可能な接着シートであることを特徴とする請求項 3 のいずれか一つに記載の逆阻止型半導体素子の製造方法。

【請求項 5】

前記形成工程は、前記半導体ウエハーの裏面を研削する工程を含むことを特徴とする請求項 1 に記載の逆阻止型半導体素子の製造方法。

【請求項 6】

前記加熱工程は、前記接着層のうち任意の前記チップに貼り合わされている部分に対してレーザー光を照射して加熱し、

前記剥離工程は、前記レーザー光が照射された部分と貼り合わせられている前記チップを剥離することを特徴とする請求項 3 または 4 に記載の逆阻止型半導体素子の製造方法。

【請求項 7】

前記加熱工程は、前記チップの大きさに略一致する照射範囲のレーザー光を照射することを特徴とする請求項 6 に記載の逆阻止型半導体素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

この発明は、ウエハー裏面の処理が必要な半導体素子の製造方法に関し、特に逆阻止型半導体素子の製造方法に関する。

【背景技術】

【0002】

従来、コンピュータや通信機器の主要部分には、多数のトランジスタや抵抗などを、電気回路を構成するようにむすびつけて、1チップ上に集積した集積回路（IC）が多用されている。このようなICの中で、電力用半導体素子を含むものは、パワーICと呼ばれており、電力用半導体素子の一つにIGBTがある。

【0003】

IGBTは、高速スイッチング特性および電圧駆動特性を有するMOSFET（絶縁ゲート型電界効果トランジスタ）と、低オン電圧特性を有するバイポーラトランジスタをワンチップに構成したパワー素子である。その応用範囲は、汎用インバータ、ACサーボ、無停電電源（UPS）またはスイッチング電源などの産業分野から、電子レンジ、炊飯器

10

20

30

40

50

またはストロボなどの民生機器分野へと拡大してきている。また、新しいチップ構造を用いた、より低オン電圧のIGBTが開発されており、IGBTを用いた応用装置の低損失化や高効率化が図られてきている。

【0004】

IGBTには、パンチスルー（以下、PTとする）型、ノンパンチスルー（以下、NPTとする）型、フィールドストップ（以下、FSとする）型の構造があり、nチャネル型の縦型二重拡散構造のものが主流である。したがって、本明細書では、nチャネル型IGBTを例にして説明するが、pチャネル型IGBTでも同様である。

【0005】

PT型IGBTは、 p^+ 半導体基板上に n^+ バッファ層と n^- 活性層をエピタキシャル成長させたエピタキシャルウエハーを用いて形成される。そのため、例えば耐圧600V系の素子では、活性層の厚さは70 μm 程度であるが、 p^+ 半導体基板を含む総厚さは200～300 μm 程度になる。PT型IGBTでは、 n^- 活性層中の空乏層が n^+ バッファ層に到達する。

【0006】

図12は、低ドーズ量の浅い p^+ コレクタ層を有するNPT型IGBTの1/2セル分の構成を示す断面図である。図12に示すように、例えばFZウエハー（以下、「ウエハー」という）1よりなる n^- 半導体基板を活性層とし、その表面側に、 p^+ ベース領域2が選択的に形成されている。ベース領域2の表面層には、 n^+ エミッタ領域3が選択的に形成されている。また、基板表面上には、ゲート酸化膜4を介してゲート電極5が形成されている。

【0007】

エミッタ電極6は、エミッタ領域3およびベース領域2に接触しているとともに、層間絶縁膜7によりゲート電極5から絶縁されている。基板裏面には、 p^+ コレクタ層8およびコレクタ電極9が形成されている。NPT型の場合には、ウエハー1の厚さがPT型よりも厚くなるが、素子全体としては、PT型の素子に比べて、大幅に薄くなる。また、エピタキシャル基板を用いずに、FZ基板を用いているため、安価である。

【0008】

図13は、FS型IGBTの1/2セル分の構成を示す断面図である。図13に示すように、基板表面側の素子構造は、図12に示すNPT型の素子と同じである。基板裏面側には、 n^- 層であるウエハー1と p^+ コレクタ層8との間に、 n^+ バッファ層10が設けられている。FS型の場合、ウエハー1の厚さは、PT型と同じ70 μm 程度（耐圧600V系）であり、素子全体の厚さは100～200 μm 程度である。

【0009】

図14は、逆阻止型IGBTの1/2セル分の構成を示す断面図である。図14に示すように、逆阻止型IGBTは、 p^+ コレクタ層8と接するように分離層11が形成される以外は、図12に示すNPT型の素子と同様の構造である。逆阻止型IGBTは、従来型のIGBTの基本性能に加え、逆方向耐圧性を有し、直流を介さずに交流-交流交換をおこなうマトリクスコンバータの半導体スイッチに用いられる。

【0010】

マトリクスコンバータは、従来型のコンバータと異なり、コンデンサが不要であり、電源高調波が削減される。一方で、マトリクスコンバータの入力は交流であるため、半導体スイッチには逆方向耐圧性が必要とされる。このため、従来型のIGBTを用いた半導体スイッチの場合は、逆阻止用のダイオードを直列に接続する必要があった。一方で、逆阻止型IGBTを用いた半導体スイッチによれば、ダイオードを直列に接続する必要がないため、導電損失を半減することができ、マトリクスコンバータの変換効率を大幅に向上させることができる。逆阻止型IGBTの製造には、基板表面から100 μm 以上の厚さの深い接合の形成技術と、100 μm 以下の厚さの極薄ウエハーの生産技術が不可欠なものとなっている。

【0011】

また、最近では、総合損失をより低減するため、ウエハーを薄く削り、デバイス厚をできるだけ薄くする試みがなされている。例えば、耐圧600V系の素子の場合、FS型IGBTの厚さは70 μ m程度が想定されている。耐圧クラスが低くなると、素子の厚さはさらに薄くなる。このような厚さのFS型IGBTまたはそれに類似したデバイスの製造方法として、以下に説明するように、FZウエハーを研磨する方法が知られている。

【0012】

図15～19は、従来のFZウエハーを用いたFS型IGBTの製造プロセスを示す図である。図15に示すように、まず、活性層となるn⁺ウエハー1の表面側に、ベース領域、エミッタ領域、SiO₂などからなるゲート酸化膜、ゲート電極、BPBGなどからなる層間絶縁膜、Al-Si膜などからなるエミッタ電極およびポリイミド膜などからなる絶縁保護膜を有する表面側素子構造部12を形成する(図15)。

10

【0013】

ついで、ウエハー1の裏面を、バックグラインドやエッチングなどの手段により研削して、ウエハー1を所望の厚さ、例えば70 μ mの厚さとする(図16)。なお、エッチングの場合、厳密には研削ではないが、本明細書では、ウエハー1を薄くする手段については問わないので、エッチングを含めて研削とする。

【0014】

ついで、ウエハー1の裏面から、例えばn型不純物であるリン(P)と、p型不純物であるボロン(B)のイオン注入をおこない、電気炉で350～500の熱処理(アニール)をおこない、バッファ層10およびコレクタ層8を形成する(図17)。ついで、ウエハー1の裏面、すなわちコレクタ層8の表面に、アルミニウム(Al)、チタン(Ti)、ニッケル(Ni)および金(Au)などの複数の金属を蒸着し、コレクタ電極9を形成する(図18)。

20

【0015】

最後に、コレクタ電極9側にダイシングテープ13を貼り付けてダイシングをおこない、ウエハー1を複数のチップ14に切断する(図19)。そして、各チップ14のコレクタ電極9を固定部材に半田付けするとともに、表面側素子構造部12の電極にアルミワイヤ電極をワイヤボンディング装置により固着する。

【0016】

しかし、上述した従来方法によって、例えば70 μ m厚程度の薄い素子を作製しようとすると、バックグラインドまたはエッチングによる裏面研削(図16参照)後のウエハーの厚みが薄いため、その後の裏面側に対するイオン注入や電極の蒸着時にウエハーに割れや反りが発生しやすい。

30

【0017】

このようなウエハーの割れや反りを防止するため、表面側素子構造部を形成したウエハーの表面に支持部材を貼り付け、その状態で裏面側工程をおこなった後、支持部材からウエハーを剥離させる方法が提案されている(例えば、下記特許文献1参照)。また、このように支持部材とウエハーとを貼り合わせて製造工程を進めた後、支持部材とウエハーを相反する向きに吸着しながら加熱することによって、支持部材からウエハーを剥離するウエハー剥し装置が知られている(例えば、下記特許文献2参照)。

40

【0018】

また、ウエハーの反りを防止するため、表面保護用のテープを貼り付けたウエハーに対して、ウエハー裏面からダイシングラインを入れ(第1回目のダイシング)、裏面工程をおこなった後、第2のダイシングをおこなって半導体チップを形成する方法が提案されている(例えば、下記特許文献3参照)。

【0019】

また、支持シートに貼り付けられたダイシング済みのウエハーの外周部分および不良品チップのみを、UV光のスポット照射によって支持シートから取り除く方法が提案されている(例えば、下記特許文献4参照)。

【先行技術文献】

50

【特許文献】

【0020】

【特許文献1】特開2005-005672号公報（図1、図2参照）

【特許文献2】特開平06-268051号公報（段落番号0030参照）

【特許文献3】特開2002-134441号公報（段落番号0016参照）

【特許文献4】特開2005-322683号公報（段落番号0048，0049参照）

【発明の概要】

【発明が解決しようとする課題】

【0021】

しかしながら、上述した従来技術によれば、裏面工程後のウエハーの厚さが薄いため、ダイシング後の個々のチップをダイシングテープから剥離する際に、チップに割れが生じやすいという問題点がある。また、裏面研削後の薄いウエハーを支持部材から剥離する際にも、同様の問題が生じる。

10

【0022】

例えば、ダイシングテープとして、UV光照射によって接着力が弱まるUVテープを用いる場合、UV光を照射してテープの接着力を弱めても、個々のチップをピンセットなどでつまみ取る際にチップに圧力がかかり、チップが割れてしまうことがある。また、ダイシングテープとして、加熱発泡によって接着力が弱まる発泡テープを用いる場合、発泡テープを加熱してテープの接着力を弱めても、時間が経つと再び接着力が強くなってしまふ。したがって、加熱後の短時間のうちに全てのチップを剥離させる必要があるが、それは困難である。

20

【0023】

また、剥離用テープを用いたピーリング剥離をおこなう場合、剥離用テープでダイシングテープから引っ張り上げる際に、ダイシングテープの粘着力によってチップが割れてしまう可能性がある。さらに、剥離用テープに接着したチップをピックアップする際にピンセットを用いると、チップに圧力がかかり、チップが割れてしまう可能性がある。

【0024】

また、例えば、上記特許文献1のような方法や特許文献2のような装置を用いて支持部材からウエハーを剥離しても、ダイシング後にダイシングテープからチップを剥離する際に、チップに割れが生じてしまうという問題点がある。また、特許文献2の装置は、ウエハーを剥がすためのものであるため、個々のチップを剥離するのには適さない。また、上記特許文献3の方法についても、ウエハーから表面保護用のシートを剥離する際、および、2回目のダイシングをおこなう際に、ウエハーに割れが生じてしまうという問題点がある。

30

【0025】

また、上記特許文献4の方法では、UV光をチップごとに照射するには、マスクが必要になるという問題点がある。また、UV光をスポット照射するためにUVレーザーを用いると、波長が300nm程度と短いために、ウエハー上の全てのチップを剥離するためには、長時間を要するという問題点がある。例えば、10mm角のチップの場合、1日に5チップ程度しか剥離することができず、生産効率が低下してしまう。

40

【0026】

この発明は、上述した従来技術による問題点を解消するため、ダイシングテープや支持部材からの剥離時におけるチップや、チップに分離可能な状態のウエハーの割れ率を低減させることができる半導体素子の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0027】

上述した課題を解決し、目的を達成するため、請求項1の発明にかかる逆阻止型半導体素子の製造方法は、半導体ウエハーに素子構造部を形成する形成工程と、前記素子構造部が形成された半導体ウエハーの表面に、加熱によって剥離可能な支持部材を貼り合わせる貼り合わせ工程と、前記支持部材が貼り合わせられた状態で、前記半導体ウエハーの前記

50

支持部材が貼り合わせられた面に対して反対側の面に分離溝を形成することによって、前記半導体ウエハーをチップ状に分離可能な状態にする分離工程と、前記反対側の面から前記半導体ウエハーの前記反対側の面ならびに前記分離溝に露出した部分に一緒に不純物イオンを注入する工程と、前記反対側の面にレーザーを照射してアニールを行って、前記反対側の面ならびに前記分離溝に露出した部分にコレクタ層を形成する工程と、前記反対側の面ならびに前記分離溝に電極を形成する工程と、前記支持部材の、個々のチップに相当する部分を個別に加熱する加熱工程と、前記支持部材の、前記加熱工程で加熱された部分に貼り合わされているチップを吸着して、該チップを前記支持部材から剥離する剥離工程とをこの順に含むことを特徴とする。

【0028】

10

あるいは、請求項2の発明にかかる逆阻止型半導体素子の製造方法のごとく、半導体ウエハーのおもて面側に素子構造部を形成する形成工程と、前記半導体ウエハーの裏面を研削して、前記半導体ウエハーの厚さを所定の厚さとする研削工程と、前記素子構造部が形成された半導体ウエハーのおもて面に、加熱によって剥離可能な支持部材を貼り合わせる貼り合わせ工程と、前記支持部材が貼り合わせられた状態で、前記半導体ウエハーの前記支持部材が貼り合わせられた面に対して反対側の面にエッチングマスクを形成し、湿式異方性エッチングによりV字型の分離溝を形成することによって、前記半導体ウエハーをチップ状に分離可能な状態にする分離工程と、前記反対側の面から前記半導体ウエハーの前記反対側の面ならびに前記分離溝に露出した部分に一緒に不純物イオンを注入する工程と、前記反対側の面にレーザーを照射してアニールを行って、前記反対側の面ならびに前記分離溝に露出した部分にコレクタ層を形成する工程と、前記反対側の面ならびに前記分離溝に電極を形成する工程と、前記支持部材の、個々のチップに相当する部分を個別に加熱する加熱工程と、前記支持部材の、前記加熱工程で加熱された部分に貼り合わされているチップを吸着して、該チップを前記支持部材から剥離する剥離工程と、をこの順に含むことを特徴とする。

20

【0029】

この請求項1, 2の発明によれば、支持部材のうち、個々のチップに相当する部分を個別に加熱し、加熱された部分に貼り合わされているチップを吸着して、支持部材から剥離する。これにより、半導体ウエハー上の所望のチップのみを支持部材から剥離することができる。また、チップを吸着することによって支持部材から剥離するので、チップに過度な圧力が加わることがなく、支持部材からの剥離時にチップが割れるのを防止することができる。

30

【0030】

また、請求項3の発明にかかる半導体素子の製造方法は、請求項1または2に記載の発明において、前記支持部材は、加熱によって剥離可能な接着層を介して前記半導体ウエハーに貼り合わされるガラス基板であることを特徴とする。

【0031】

この請求項3の発明によれば、半導体ウエハーの表面に接着層を介してガラス基板を貼り合わせた状態で、半導体ウエハーをチップ状にほぼ分離可能な状態にすることができる。また、ガラス基板から各チップを剥離する際に、チップが割れるのを防止することができる。

40

【0032】

また、請求項4の発明にかかる半導体素子の製造方法は、請求項1～3に記載の発明において、前記支持部材は、加熱によって剥離可能な接着層を有する表面保護用シートであることを特徴とする。

【0033】

この請求項4の発明によれば、半導体ウエハーの表面を表面保護用シートによって保護したまま、半導体ウエハーをチップ状に分離可能な状態にすることができる。また、表面保護用シートから各チップを剥離する際に、チップが割れるのを防止することができる。

【0034】

50

また、請求項 5 の発明にかかる半導体素子の製造方法は、請求項 1 に記載の発明において、前記形成工程は、前記半導体ウエハーの裏面を研削する工程を含むことを特徴とする。

【 0 0 3 5 】

この請求項 5 の発明によれば、半導体ウエハーの裏面を研削して、厚さを薄くしたチップを接着層から剥離する際に、チップが割れるのを防止することができる。

また、請求項 6 の発明にかかる半導体素子の製造方法は、請求項 1 ～ 5 のいずれか一つに記載の発明において、前記加熱工程は、前記接着層のうち任意の前記チップに貼り合わされている部分に対してレーザー光を照射して加熱し、前記剥離工程は、前記レーザー光が照射された部分と貼り合わせられている前記チップを剥離することを特徴とする。

10

【 0 0 3 6 】

この請求項 6 の発明によれば、半導体ウエハー上の任意のチップのみを、接着層から剥離することができる。

また、請求項 7 の発明にかかる半導体素子の製造方法は、請求項 6 に記載の発明において、前記加熱工程は、前記チップの大きさに略一致する照射範囲のレーザー光を照射することを特徴とする。

【 0 0 3 7 】

この請求項 7 の発明によれば、半導体ウエハー上の任意のチップのみを、接着層から剥離することができる。

【発明の効果】

20

【 0 0 3 8 】

この発明にかかる半導体素子の製造方法によれば、ダイシングテープや支持部材からの剥離時におけるチップやチップに分離可能な状態のウエハーの割れ率を低減させることができるという効果を奏する。

【図面の簡単な説明】

【 0 0 3 9 】

【図 1】参考例にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。

【図 2】参考例にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。

【図 3】チップ剥離時のチップの割れ率とチップの厚さとの関係を示す説明図である。

【図 4】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である

30

【図 5】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である

【図 6】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である

【図 7】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である

【図 8】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である

【図 9】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である

40

【図 10】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。

【図 11】実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。

【図 12】低ドーズ量の浅い p^+ コレクタ層を有する NPT 型 IGBT の 1 / 2 セル分の構成を示す断面図である。

【図 13】FS 型 IGBT の 1 / 2 セル分の構成を示す断面図である。

【図 14】逆阻止型 IGBT の 1 / 2 セル分の構成を示す断面図である。

【図 15】従来の FZ ウエハーを用いた FS 型 IGBT の製造プロセスを示す図である。

50

【図 16】従来の F Z ウエハーを用いた F S 型 I G B T の製造プロセスを示す図である。

【図 17】従来の F Z ウエハーを用いた F S 型 I G B T の製造プロセスを示す図である。

【図 18】従来の F Z ウエハーを用いた F S 型 I G B T の製造プロセスを示す図である。

【図 19】従来の F Z ウエハーを用いた F S 型 I G B T の製造プロセスを示す図である。

【発明を実施するための形態】

【0040】

以下に添付図面を参照して、この発明にかかる半導体素子の製造方法の好適な実施の形態を詳細に説明する。

(参考例)

参考例では、F S 型 I G B T の製造工程において、ダイシングカットされたチップをダイシングテープからピックアップして個々のチップに分離する場合について説明する。なお、この参考例や後述の実施の形態では、F S 型 I G B T の製造に本発明を適用する場合について説明するが、N P T 型 I G B T や逆阻止型 I G B T、M O S - F E T、ダイオードなどの製造時にも、同様に適用することができる。

【0041】

図 1 および図 2 は、参考例にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。図 1 は、ダイシングテープ 21 に貼り合わされたウエハーが複数のチップ 22 にダイシングされた状態を示す。これらのチップ 22 は、背景技術で説明したような従来の F S 型 I G B T と同様の製造工程によって形成される。すなわち、はじめに、活性層となるウエハーの表面側に、表面側素子構造部を形成する(図 15 参照)。つぎに、ウエハーの裏面を、バックグラインドやエッチングなどの手段により研削し、ウエハーを所望の厚さとする(図 16 参照)。

【0042】

つづいて、イオン注入およびアニールをおこない、バッファ層およびコレクタ層を形成した後(図 17 参照)、ウエハーの裏面に複数の金属を蒸着し、コレクタ電極を形成する(図 18 参照)。そして、コレクタ電極側にダイシングテープ 21 を貼り付けてダイシングをおこない、ウエハーを複数のチップ 22 に切断する(図 1 参照)。このとき、ダイシングテープ 21 として、加熱によって発泡することにより剥離可能な発泡テープを用いる。以上のような工程によって、チップ 22 が形成される。

【0043】

つぎに、各チップ 22 をダイシングテープ 21 から剥離する。具体的には、図 2 に示すように、剥離したいチップ 22 の位置に合わせて、Y A G レーザー(波長: 1064 nm)または C O₂ レーザー(波長: 10.64 μm)を照射する。レーザーの照射エネルギーは、ダイシングテープ 21 である発泡テープの剥離温度に達する程度であればよい。発泡テープの剥離温度は、例えば、日東電工株式会社製の型式 3198M の場合、120 である。Y A G レーザーを照射する場合、照射エネルギーは 500 mJ / cm² 程度にすればよい。

【0044】

また、レーザーのスポットサイズは、剥離したいチップ 22 のサイズに合わせて調整する。例えば、チップ 22 のサイズが 10 mm 角である場合にはレーザーのスポットサイズも 10 mm 角とするのがよい。これは、発泡テープのうち、チップ 22 と貼り合わせられている範囲のみが、1 回のレーザー照射で剥離温度に達するようにするのが望ましいからである。なお、スポット径のパルス照射を 1 チップあたり複数回おこなって、発泡テープのうち、チップ 22 と貼り合わせられている範囲が剥離温度に達するようにしてもよい。

【0045】

そして、レーザー照射によって発泡テープとの接合力が弱まったチップ 22 を真空吸着して、ダイシングテープ 21 からピックアップする。以上の処理をウエハー上の全てのチップ 22 に対しておこない、ダイシングテープ 21 から全てのチップ 22 を剥離する。

【0046】

図 3 は、チップ剥離時のチップの割れ率とチップの厚さとの関係を示す説明図である。

参考例のように製造工程を進めた場合に、ダイシングテープから個々のチップを剥離させる際のチップの割れ率とチップの厚さとの関係を、図3中黒三角プロットで示す(参考例)。

【0047】

比較のため、ダイシングテープとしてUVテープを用い、UVテープへのUV光の照射後にピンセットでチップをピックアップした場合のチップの割れ率とチップの厚さの関係を、図3中黒四角のプロットで示す(従来例1)。また、ダイシングテープとして発泡テープを用い、発泡テープの加熱後にピンセットでチップをピックアップした場合のチップの割れ率とチップの厚さの関係を、図3中白三角のプロットで示す(従来例2)。さらに、剥離用テープを用いたピーリング剥離によってダイシングテープからチップを引っ張り上げた後、剥離用テープからピンセットでチップをピックアップした場合のチップの割れ率およびチップの厚さの関係を、図3中黒丸のプロットで示す(従来例3)。

10

【0048】

図3に示すように、参考例のように製造工程を進めた場合には、チップの厚さを50μmまで薄くしても、ダイシングテープから剥離したときのチップの割れ率はほぼゼロと極めて小さい。それに対して、従来例1では、チップの厚さを80μm以下にすると、割れ率が60%を超えてしまう。同様に、チップの厚さが80μm以下では、従来例2および従来例3の割れ率は、それぞれ50%および70%を超えてしまう。

【0049】

以上説明したように、実施の形態1にかかる製造方法によれば、ダイシングテープとして発泡テープを用い、ダイシング後の各チップに合わせてレーザー光を照射してダイシングテープの接着力を弱め、真空吸着によってダイシングテープからチップを剥離する。これにより、チップに対して、ピンセットでつまむ際のような過度な圧力をかけることなく、ダイシングテープから剥離することができるので、ダイシングテープからの剥離時にチップが割れるのを防ぐことができる。

20

【0050】

また、任意のチップの位置に合わせてレーザー光を照射することによって、発泡テープの一部のみの接着力を弱めることができるので、任意のチップのみをダイシングテープから剥離することができる。

(実施の形態)

30

実施の形態では、FS型IGBTの製造工程において、アルカリエッチングによってチップの周囲に分離溝を形成し、その分離溝に沿って個々のチップを支持部材からピックアップする場合について説明する。

【0051】

図4～図11は、実施の形態にかかる半導体素子の製造方法の製造プロセスの一部を示す図である。まず、ウエハー31の表面側に、表面電極32などの表面側素子構造部を形成する(図4)。つぎに、ウエハー31の裏面を、バックグラインドやエッチングなどの手段により研削し、ウエハー31を所望の厚さとする(図5)。

【0052】

つぎに、ウエハー31を反転させ、ウエハー31の裏面側にエッチングマスク33を形成する。また、ウエハー31の表面側に支持部材40を貼り合わせる(図6)。支持部材40としては、例えばガラス基板を用いる。

40

【0053】

ウエハー31と支持部材40とは、例えば、図7に示すような接着テープ45によって貼り合わされる。接着テープ45は、基材となるPETフィルム41の片面に発泡テープ42が貼り合わせられており、もう一方の片面にUVテープ43が貼り合わされている。ウエハー31に対しては発泡テープ42を貼り合わせ、支持部材40に対してはUVテープ43を貼り合わせる。PETフィルム41の厚さは、例えば100μmであり、発泡テープ42の厚さは、例えば50μmであり、UVテープ43の厚さは、例えば40μmである。このような接着テープ45によって、例えば厚さ625μmの支持部材40とウエ

50

ハー 3 1 とを貼り合わせる。

【 0 0 5 4 】

つぎに、エッチングマスク 3 3 を用いて、例えばアルカリ溶液による湿式異方性エッチングにより、ウエハー 3 1 の裏面側断面形状が例えば V 字型の分離溝 3 4 を形成する（図 8）。アルカリ溶液には、具体的には、例えば水酸化カリウム、ヒドラジン、アンモニア、水酸化テトラメチルアンモニウム（TMAH）、エチレンジアミンなどの溶液を用いることができる。分離溝 3 4 は、当該分離溝 3 4 の最深部がウエハー 3 1 の表面側近傍まで達するように形成する。このように、分離溝 3 4 の最深部が半導体ウエハーの表面に達していることにより、ダイシングをおこなわなくても分離溝 3 4 に沿って個々のチップ 3 7 に分離させることができる。

10

【 0 0 5 5 】

つぎに、エッチングマスク 3 3 を除去し、ウエハー 3 1 の裏面から、P 型不純物としてボロン（B）をイオン注入する。その後、ウエハー 3 1 の裏面にレーザーを照射してアニールをおこない、コレクタ層 3 5 を形成する（図 9）。図 9 に示すように、コレクタ層 3 5 は、ウエハー 3 1 の裏面ならびに分離溝 3 4 に露出した部分に形成されている。そして、ウエハー 3 1 の裏面に金を蒸着し、裏面電極 3 6 を形成する（図 10）。図 10 に示すように裏面電極 3 6 は、ウエハー 3 1 の裏面ならびに分離溝 3 4 に露出した部分に形成されたコレクタ層 3 5 上に形成される。

【 0 0 5 6 】

図 10 に示すように、裏面のコレクタ層 3 5 と裏面電極 3 6 がウエハー 3 1 のおもて面に到達していることで、逆阻止型 IGBT が構成される。

20

つづいて、支持部材 4 0 から分離溝 3 4 に沿って個々のチップ 3 7 を剥離させる（図 11）。具体的には、図 11 に示すように、剥離したいチップ 3 7 の位置に合わせ、かつ、接着テープ 4 5 の発泡テープ 4 2（図 7 参照）に焦点を合わせて、支持部材 4 0 側から YAG レーザー（波長：1064 nm）または CO₂ レーザー（波長：10.64 μm）を照射する。なお、支持部材 4 0 であるガラス基板の波長透過帯は、0.3 μm ~ 2.4 μm であるので、YAG 3ω レーザー（YAG レーザーの第 3 高調波）や YAG 2ω レーザー（YAG レーザーの第 2 高調波）、半導体レーザー（波長：800 nm 程度）などであってもよい。また、CO₂ レーザーを用いる場合には、波長が長いので、例えばレーザーを光で反射させて照射したい部分に誘導し、非接触的に照射してもよい。

30

【 0 0 5 7 】

レーザーの照射エネルギーは、実施の形態 1 の場合と同様に、接着テープ 4 5 の発泡テープ 4 2（図 7 参照）の剥離温度に達する程度であればよい。また、レーザーのスポットサイズも、参考例と同様に、剥離したいチップ 3 7 のサイズに合わせて調整し、1 回のレーザー照射で剥離温度に達するようにするのが望ましい。また、スポット径のパルス照射を 1 チップあたり複数回おこなって、発泡テープ 4 2 のうちチップ 4 7 と貼り合わせられている範囲が剥離温度に達するようにしてもよい。

【 0 0 5 8 】

そして、レーザー照射によって発泡テープ 4 2 との接合力が弱まったチップ 3 7 を真空吸着し、支持部材 4 0 からピックアップする。以上の処理をウエハー上の全てのチップ 3 7 に対しておこない、支持部材 4 0 から全てのチップ 3 7 を剥離する。

40

【 0 0 5 9 】

実施の形態 2 のように製造工程を進めた場合に、支持部材から個々のチップを剥離したときのチップの割れ率とチップの厚さとの関係を、図 3 中白丸のプロットで示す（実施例）。図 3 に示すように、実施の形態のように製造工程を進めた場合には、実施の形態 1 同様に、チップの厚さを 50 μm まで薄くしても、支持部材から剥離したときのチップの割れ率はほぼゼロと極めて小さい。

【 0 0 6 0 】

以上説明したように、実施の形態にかかる製造方法によれば、支持部材とウエハーとを貼り合わせる際に発泡テープを用い、分離溝形成後の各チップに合わせてレーザー光を照

50

射して発泡テープの接着力を弱め、真空吸着によって支持部材からチップを剥離する。これにより、実施の形態 1 と同様に、ピンセットでつまむ際のような過度な圧力をかけることなく、チップを支持部材から剥離することができるので、チップが割れるのを防ぐことができる。また、任意のチップのみを支持部材から剥離することができる。

【符号の説明】


【 0 0 6 1 】

- 2 1 ダイシングテープ
- 2 2 チップ
- 3 1 ウエハー
- 3 2 表面電極
- 3 3 エッチングマスク
- 3 4 分離溝
- 3 5 コレクタ層
- 3 6 裏面電極
- 3 7 チップ
- 4 0 支持部材
- 4 1 P E T フィルム
- 4 2 発泡テープ
- 4 3 U V テープ
- 4 5 接着テープ


10

20


【 図 1 】




【図 2】



【図 3】




【図 4】




【図5】




【図6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】




【図 13】




【図 14】




【図 15】




【図 16】




【図 17】



【図 18】



【図 19】



フロントページの続き

(51)Int.Cl.	F I		
	H 0 1 L	21/78	Q
	H 0 1 L	21/78	S

(56)参考文献 特開 2 0 0 5 - 3 4 7 6 4 4 (J P , A)
特開 2 0 0 6 - 3 0 3 4 1 0 (J P , A)
特開 2 0 0 4 - 2 8 1 6 6 0 (J P , A)
特開 2 0 0 5 - 0 0 5 6 7 2 (J P , A)
米国特許出願公開第 2 0 0 6 / 0 0 3 8 2 0 6 (U S , A 1)
特開 2 0 0 6 - 1 5 6 9 2 6 (J P , A)
特開平 0 4 - 2 1 5 4 5 6 (J P , A)
特開平 0 3 - 2 1 4 7 5 7 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)
H 0 1 L 2 1 / 3 0 1
H 0 1 L 2 1 / 3 3 6
H 0 1 L 2 1 / 7 8 - 2 1 / 7 8 6
H 0 1 L 2 9 / 7 3 9
H 0 1 L 2 9 / 7 8 - 2 9 / 7 9 2