

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4141307号
(P4141307)

(45) 発行日 平成20年8月27日(2008.8.27)

(24) 登録日 平成20年6月20日(2008.6.20)

(51) Int.Cl.

F I

H O 1 L 29/786 (2006.01)

H O 1 L 29/78 6 1 8 C

H O 1 L 21/336 (2006.01)

H O 1 L 29/78 6 2 7 G

H O 1 L 21/20 (2006.01)

H O 1 L 29/78 6 1 3 Z

H O 1 L 21/20

請求項の数 7 (全 46 頁)

(21) 出願番号 特願2003-101232 (P2003-101232)
 (22) 出願日 平成15年4月4日(2003.4.4)
 (62) 分割の表示 特願2003-72180 (P2003-72180)
 の分割
 原出願日 平成15年3月17日(2003.3.17)
 (65) 公開番号 特開2004-6786 (P2004-6786A)
 (43) 公開日 平成16年1月8日(2004.1.8)
 審査請求日 平成18年3月2日(2006.3.2)
 (31) 優先権主張番号 特願2002-71664 (P2002-71664)
 (32) 優先日 平成14年3月15日(2002.3.15)
 (33) 優先権主張国 日本国(JP)
 (31) 優先権主張番号 特願2002-80391 (P2002-80391)
 (32) 優先日 平成14年3月22日(2002.3.22)
 (33) 優先権主張国 日本国(JP)

(73) 特許権者 000153878
 株式会社半導体エネルギー研究所
 神奈川県厚木市長谷398番地
 (74) 代理人 100082669
 弁理士 福田 賢三
 (74) 代理人 100095337
 弁理士 福田 伸一
 (74) 代理人 100061642
 弁理士 福田 武通
 (74) 代理人 100095061
 弁理士 加藤 恭介
 (72) 発明者 山崎 舜平
 神奈川県厚木市長谷398番地 株式会社
 半導体エネルギー研究所内

最終頁に続く

(54) 【発明の名称】 半導体装置の作製方法

(57) 【特許請求の範囲】

【請求項1】

絶縁表面を有する基板上に薄膜トランジスタと保持容量とを同時に作製する半導体装置の作製方法であって、

前記基板上に直線状のパターンを複数組備えたストライプパターンを第1の絶縁膜として形成し、

前記基板及び前記第1の絶縁膜上に非晶質半導体膜を形成し、

前記非晶質半導体膜にレーザー光を照射して平坦な表面を有する結晶性半導体膜を形成し、

前記結晶性半導体膜をエッチングして、前記第1の絶縁膜のうちの一方の組のストライプパターン上及び前記一方の組のストライプパターン周辺領域における基板上に形成されている前記結晶性半導体膜を第1の半導体領域とし、前記第1の絶縁膜のうちの他方の組のストライプパターン上及び前記他方の組のストライプパターン周辺領域の基板上に形成されている前記結晶性半導体膜を第2の半導体領域とするとともに、前記第1の半導体領域および第2の半導体領域が一部においてのみ接続されるように形成し、

前記第1の絶縁膜のうちの一方の組のストライプパターン周辺領域における基板上の前記第1の半導体領域及び前記第1の絶縁膜のうちの他方の組のストライプパターン周辺領域における基板上の前記第2の半導体領域を薄くして、前記第1の半導体領域の一部にチャネル形成領域を形成し、前記第2の半導体領域に前記保持容量の電極を形成し、

前記第1の半導体領域及び前記第2の半導体領域をマスクとして前記第1の絶縁膜をエ

10

20

ツチングし、

前記第 1 の半導体領域上においてゲート絶縁膜となり、前記第 2 の半導体領域上において容量を形成するための第 2 の絶縁膜を形成し、

前記第 1 の半導体領域上における前記第 2 の絶縁膜上にゲート電極と前記第 2 の半導体領域上における前記第 2 の絶縁膜上に容量配線とを同時に形成し、

前記第 1 の半導体領域における前記チャネル形成領域以外の領域に不純物をドーピングして、ソース領域およびドレイン領域を形成することを特徴とする半導体装置の作製方法

。

【請求項 2】

絶縁表面を有する基板上に薄膜トランジスタと保持容量とを同時に作製する半導体装置 10
の作製方法であって、

前記基板上に第 1 の下地絶縁膜を形成し、

前記第 1 の下地絶縁膜上に直線状のパターンを複数組備えたストライプパターンを第 1 の絶縁膜として形成し、

前記第 1 の下地絶縁膜及び前記第 1 の絶縁膜上に非晶質半導体膜を形成し、

前記非晶質半導体膜にレーザー光を照射して平坦な表面を有する結晶性半導体膜を形成し、

前記結晶性半導体膜をエッチングして、前記第 1 の絶縁膜のうちの一方の組のストライプパターン上及び前記一方の組のストライプパターン周辺領域における第 1 の下地絶縁膜上に形成されている前記結晶性半導体膜を第 1 の半導体領域とし、前記第 1 の絶縁膜のうちの他方の組のストライプパターン上及び前記他方の組のストライプパターン周辺領域における第 1 の下地絶縁膜上に形成されている前記結晶性半導体膜を第 2 の半導体領域とするとともに、前記第 1 の半導体領域および第 2 の半導体領域が一部においてのみ接続されるように形成し、 20

前記第 1 の絶縁膜のうちの一方の組のストライプパターン周辺領域における第 1 の下地絶縁膜上の前記第 1 の半導体領域及び前記第 1 の絶縁膜のうちの他方の組のストライプパターン周辺領域における第 1 の下地絶縁膜上の前記第 2 の半導体領域を薄くして、前記第 1 の半導体領域の一部にチャネル形成領域を形成し、前記第 2 の半導体領域に前記保持容量の電極を形成し、

前記第 1 の半導体領域及び前記第 2 の半導体領域をマスクとして前記第 1 の絶縁膜をエッチングし、 30

前記第 1 の半導体領域上においてゲート絶縁膜となり、前記第 2 の半導体領域上において容量を形成するための第 2 の絶縁膜を形成し、

前記第 1 の半導体領域上における前記第 2 の絶縁膜上にゲート電極と前記第 2 の半導体領域上における前記第 2 の絶縁膜上に容量配線とを同時に形成し、

前記第 1 の半導体領域における前記チャネル形成領域以外の領域に不純物をドーピングして、ソース領域およびドレイン領域を形成することを特徴とする半導体装置の作製方法

。

【請求項 3】

絶縁表面を有する基板上に薄膜トランジスタと保持容量とを同時に作製する半導体装置 40
の作製方法であって、

前記基板上に第 1 の下地絶縁膜を形成し、

前記第 1 の下地絶縁膜上に直線状のパターンを複数組を備えたストライプパターンを第 1 の絶縁膜として形成し、

前記第 1 の下地絶縁膜及び前記第 1 の絶縁膜上に第 2 の下地絶縁膜を形成した後、大気に触れさせることなく連続的に非晶質半導体膜を形成し、

前記非晶質半導体膜にレーザー光を照射して平坦な表面を有する結晶性半導体膜を形成し、

前記結晶性半導体膜をエッチングして、前記第 1 の絶縁膜のうちの一方の組のストライプパターン上及び前記一方の組のストライプパターン周辺領域の上における第 2 の下地絶 50

縁膜上に形成されている前記結晶性半導体膜を第1の半導体領域とし、前記第1の絶縁膜のうちの他方の組のストライプパターン上及び前記他方の組のストライプパターン周辺領域の上における第2の下地絶縁膜上に形成されている前記結晶性半導体膜を第2の半導体領域とするとともに、前記第1の半導体領域および第2の半導体領域が一部においてのみ接続されるように形成し、

前記第1の絶縁膜のうちの一方の組のストライプパターン周辺領域における前記第1の半導体領域及び前記第1の絶縁膜のうちの他方の組のストライプパターン周辺領域における前記第2の半導体領域を薄くして前記第1の半導体領域の一部にチャネル形成領域を形成し、前記第2の半導体領域に前記保持容量の電極を形成し、

前記第1の半導体領域及び前記第2の半導体領域をマスクとして前記第1の絶縁膜および前記第2の下地絶縁膜をエッチングし、

前記第1の半導体領域上においてゲート絶縁膜となり、前記第2の半導体領域上において容量を形成するための第2の絶縁膜を形成し、

前記第1の半導体領域上における前記第2の絶縁膜上にゲート電極と前記第2の半導体領域上における前記第2の絶縁膜上に容量配線とを同時に形成し、

前記第1の半導体領域における前記チャネル形成領域以外の領域に不純物をドーピングして、ソース領域およびドレイン領域を形成することを特徴とする半導体装置の作製方法

。

【請求項4】

請求項3において、前記第2の下地絶縁膜として、酸化膜または酸窒化珪素膜を用いることを特徴とする半導体装置の作製方法。

【請求項5】

請求項2乃至4のいずれか一において、前記第1の下地絶縁膜として、窒化珪素、酸化珪素、酸窒化珪素、窒酸化珪素、窒化アルミニウム、酸窒化アルミニウム、窒酸化アルミニウム、または酸化アルミニウムを用いることを特徴とする半導体装置の作製方法。

【請求項6】

請求項1乃至5のいずれか一において、前記第1の絶縁膜のストライプパターンの一本の幅は0.1～10μmであり、前記ストライプパターンの間隔は0.01～2μmであり、前記ストライプパターンの膜厚は0.01～3μmであることを特徴とする半導体装置の作製方法。

【請求項7】

請求項1乃至6のいずれか一において、前記第1の絶縁膜として、酸化珪素または酸窒化珪素を用いることを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、結晶構造を有する半導体膜を用いて形成される半導体素子及びその作製方法並びにその半導体素子を集積化した回路を備えた半導体装置及びその作製方法に関する。特に半導体素子として、絶縁表面上に形成された結晶性半導体膜でチャネル形成領域を形成する電界効果型トランジスタ（代表的には薄膜トランジスタ）や結晶性半導体膜を用いた薄膜ダイオード等に関する。

【0002】

【従来の技術】

ガラスなどによる絶縁基板上に非晶質珪素膜を形成し、それを結晶化させてトランジスタなどの半導体素子を形成する技術が開発されている。特に、レーザー光を照射して非晶質珪素膜を結晶化させる技術は薄膜トランジスタ（TFET）の製造技術に応用されている。結晶構造を有する半導体膜（結晶性半導体膜）を用いて作製されるトランジスタは、液晶表示装置に代表される平面型表示装置（フラットパネルディスプレイ）に応用されている。

。

【0003】

10

20

30

40

50

半導体製造プロセスにおけるレーザー光の応用は、半導体基板又は半導体膜に形成された損傷層や非晶質層を再結晶化する技術、絶縁表面上に形成された非晶質半導体膜を結晶化させる技術に展開されている。適用されるレーザー発振装置は、エキシマレーザーに代表される気体レーザーや、YAGレーザーに代表される固体レーザーが通常用いられている。

【0004】

レーザー光の照射による非晶質半導体膜の結晶化の一例としては、レーザー光の走査速度をビームスポット径×5000/秒以上として高速走査により非晶質半導体膜を完全な熔融状態に至らしめることなく多結晶化するもの（例えば、特許文献1参照。）、島状に形成された半導体膜に、引き延ばされたレーザー光を照射して実質的に単結晶領域を形成する技術（例えば、特許文献2参照。）が開示されている。或いは、レーザー処理装置のように光学系にて線状にビームを加工して照射する方法が知られている（例えば、特許文献3参照。）。 10

【0005】

【特許文献1】

特開昭62-104117号公報

【特許文献2】

米国特許第4,330,363号明細書

【特許文献3】

特開平8-195357号公報 20

【0006】

さらに、Nd:YVO₄レーザーなど固体レーザー発振装置を用いて、その第2高調波であるレーザー光を非晶質半導体膜に照射して、従来に比べ結晶粒径の大きい結晶性半導体膜を形成し、トランジスタを作製する技術が開示されている（例えば、特許文献4参照。）。 30

【0007】

【特許文献4】

特開2001-144027号公報

【0008】

【発明が解決しようとする課題】

しかしながら、平坦な表面上に形成された非晶質半導体膜にレーザー光を照射して結晶化させると結晶は多結晶となり、結晶粒界などの欠陥が任意に形成されて配向の揃った結晶を得ることはできなかった。

【0009】

結晶粒界には結晶欠陥が含まれ、それがキャリアトラップとなって電子又は正孔の移動度が低下する要因となっている。また、結晶化に伴って起こる半導体膜の体積収縮や下地との熱応力や格子不整合などにより、歪みや結晶欠陥の存在しない半導体膜を形成することは出来なかった。従って、張り合わせSOI(Silicon on Insulator)など特殊な方法を省いては、絶縁表面上に形成され、結晶化又は再結晶化された結晶性半導体膜をもって、単結晶基板に形成されるMOSトランジスタと同等の品質を得ることはできなかった。 40

【0010】

前述の平面型表示装置などは、ガラス基板上に半導体膜を形成してトランジスタを作り込むものであるが、任意に形成される結晶粒界を避けるようにトランジスタを配置することは殆ど不可能であった。つまり、トランジスタのチャネル形成領域の結晶性を厳密に制御し、意図せずに含まれてしまう結晶粒界や結晶欠陥を排除することはできなかった。結局、トランジスタの電気特性が劣るばかりでなく、個々の素子特性がばらつく要因となっていた。

【0011】

特に、工業的に多用されている無アルカリガラス基板上にレーザー光を用いて結晶性半導体膜を形成する場合、無アルカリガラス基板自体のうねりの影響を受けてレーザー光の焦 50

点がばらつき、結果的に結晶性のばらつきを招くという問題がある。さらに、無アルカリガラス基板はアルカリ金属による汚染を避けるために、絶縁膜等の保護膜を下地膜として設ける必要があり、その上に結晶粒界や結晶欠陥の排除された結晶性半導体膜を大粒径で形成することは殆ど不可能であった。

【0012】

本発明は上記問題点に鑑みなされたものであり、絶縁表面上、特にガラス基板を支持基体とする絶縁表面上に、少なくともチャネル形成領域において結晶粒界が存在しない結晶性半導体膜を形成し、高速動作が可能で電流駆動能力の高く、且つ複数の素子間においてばらつきの小さい半導体素子又は半導体素子群により構成される半導体装置を提供することを目的とする。

10

【0013】

さらに、本発明は、上記半導体素子の作製と同時に、同一基板上に高密度に電荷を保持しうる容量素子（コンデンサ）を小さな占有面積で形成し、当該半導体素子と容量素子を組み合わせた半導体装置を提供することを目的とする。

【0014】

【課題を解決するための手段】

上記問題点を解決するために本発明は、絶縁表面を有する基板上に直線状のストライプパターンで延在する凹部及び凸部が設けられた絶縁膜を形成し、該絶縁膜上に非晶質半導体膜を形成し、前記絶縁膜の凹部にあたる部分（以下、単に凹部という。）に半導体膜を溶解して流し込み結晶化させた結晶性半導体膜を形成し、不要な領域をエッチング除去して前記結晶性半導体膜から島状に分割された結晶性半導体膜（後に半導体素子の一部となる。）を形成し、少なくともチャネル形成領域を形成する部位が前述の凹部に形成された結晶性半導体膜（以下、第1の結晶性半導体領域という。）となるように、前記結晶性半導体膜上にゲート絶縁膜及びゲート電極を設けたことを特徴とするものである。

20

【0015】

なお、前記凹部または凸部にあたる部分（以下、単に凸部という。）が設けられた絶縁膜のうち、凸部の上に形成された結晶性半導体膜（以下、第2の結晶性半導体領域という。）の結晶性は凹部に形成された結晶性半導体膜に比べて劣るが、本発明では、当該凸部の上に形成された結晶性半導体膜を積極的に導電性領域（薄膜トランジスタであればソース領域もしくはドレイン領域に相当する。）もしくは配線として用いることを特徴とするものである。配線として用いる場合、占有面積についての設計の自由度が高いため、配線長を調節して抵抗として用いたり、形状を屈曲した形状として保護回路としての機能を持たせることも可能である。

30

【0016】

前述の凹部は絶縁基板の表面を直接エッチング処理して形成しても良いし、酸化珪素、窒化珪素、又は酸窒化珪素膜などを用い、それをエッチング処理して凹部を形成しても良い。凹部は半導体素子、特にトランジスタのチャネル形成領域を含む島状の半導体膜の配置に合わせて形成し、少なくともチャネル形成領域に合致するように形成されていることが望ましい。また、凹部はチャネル長方向に延在して設けられている。凹部の幅（チャネル形成領域とする場合におけるチャネル幅方向）が0.01 μm 以上2 μm 以下、好ましくは0.1 ~ 1 μm で形成し、その深さは、0.01 μm 以上3 μm 以下、好ましくは0.1 μm 以上2 μm 以下で形成する。

40

【0017】

勿論、絶縁表面上に島状の絶縁膜を形成し、積極的に凸部を形成することも可能である。その場合、複数の直線状のストライプパターンで延在する凸部は、隣接間で相対的に凹部にあたる部分を形成することになるので、その凹部を半導体素子のチャネル形成領域を含む島状の半導体膜の配置に合わせて形成すれば良いし、幅についても前述の範囲に収めれば良い。

【0018】

最初の段階において絶縁膜上及び凹部にかけて形成する半導体膜はプラズマCVD法、ス

50

パッタリング法、減圧CVD法で形成される非晶質半導体膜又は多結晶半導体膜、或いは、固相成長により形成された多結晶半導体膜などが適用される。尚、本発明でいう非晶質半導体膜とは、狭義の意味で完全な非晶質構造を有するものだけではなく、微細な結晶粒子が含まれた状態、又はいわゆる微結晶半導体膜、局所的に結晶構造を含む半導体膜を含む。代表的には非晶質シリコン膜が適用され、その他に非晶質シリコンゲルマニウム膜、非晶質シリコンカーバイド膜などを適用することもできる。また、多結晶半導体膜は、これら非晶質半導体膜を公知の方法で結晶化させたものである。

【0019】

結晶性半導体膜を溶融して結晶化させる手段としては、気体レーザー発振装置、固体レーザー発振装置を光源とするパルス発振又は連続発振レーザー光を適用する。照射するレーザー光は光学系にて線状に集光されたものであり、その強度分布が長手方向において均一な領域を有し、短手方向に分布を持っていても良く、光源として用いるレーザー発振装置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、スラブレザー発振装置が適用される。或いは、Nd、Tm、Hoをドープしたロッドを用いた固体レーザー発振装置であり、特にYAG、YVO₄、YLF、YAlO₃などの結晶にNd、Tm、Hoをドープした結晶を使った固体レーザー発振装置にスラブ構造増幅器を組み合わせたものでも良い。スラブ材料としては、Nd:YAG、Nd:GGG(ガドリニウム・ガリウム・ガーネット)、Nd:GsGG(ガドリニウム・スカンジウム・ガリウム・ガーネット)などの結晶が使用される。スラブレザーでは、この板状のレーザー媒質の中を、全反射を繰り返しながらジグザグ光路で進む。

【0020】

また、それに準ずる強光を照射しても良い。例えば、ハロゲンランプ、キセノンランプ、高圧水銀灯、メタルハライドランプ、エキシマランプから放射される光を反射鏡やレンズなどにより集光したエネルギー密度の高い光であっても良い。

【0021】

線状に集光され長手方向に拡張されたレーザー光又は強光は結晶性半導体膜に照射し、且つレーザー光の照射位置と結晶性半導体膜が形成された基板とを相対的に動かして、レーザー光が一部又は全面を走査することにより結晶性半導体膜を溶融させ、その状態を経て結晶化又は再結晶化を行う。レーザー光の走査方向は、絶縁膜に形成され直線状のストライプパターンで延在する凹部の長手方向又はトランジスタのチャンネル長方向に沿って行う。これによりレーザー光の走査方向に沿って結晶が成長し、結晶粒界がチャンネル長方向と交差することを防ぐことができる。

【0022】

また、レーザー光の照射は、半導体膜の上面側からの照射が典型的ではあるが、下面側(基板側)からの照射、上面側斜め方向または下面側斜め方向からの照射もしくは上面側と下面側の両面側からの照射(斜め方向からの照射も含む)のいずれの照射方法で行っても良い。

【0023】

また他の構成として、結晶性半導体膜は、ガラス又は石英基板上に、W、Mo、Ti、Ta、Crから選ばれた一種又は複数種を含む金属層上に設けられ、金属層と結晶性半導体膜との間には絶縁層が介在して設けられていても良い。或いは、ガラス又は石英基板上にW、Mo、Ti、Ta、Crから選ばれた一種又は複数種を含む金属層と、当該金属層上に、窒化アルミニウム又は酸窒化アルミニウムから成る絶縁層が設けられ、その上に結晶性半導体膜が設けられた構成としても良い。ここで形成される金属層は、チャンネル形成領域に入射する光を遮る遮光膜として機能させることもできるし、特定の電位を付与して固定電荷又は空乏層の広がり制御することもできる。また、ジュール熱を放散させる放熱板としての機能を付与することもできる。

【0024】

凹部の深さを半導体膜の厚さと同程度かそれ以上とすることにより、レーザー光又は強光の照射により溶融した半導体膜が表面張力により凹部に凝集して固化する。その結果、絶

10

20

30

40

50

縁膜の凸部にある半導体膜の厚さは薄くなり、そこに応力歪みを集中させることができる。また凹部の側面は結晶方位をある程度規定する効力を持つ。

【0025】

半導体膜を熔融状態として、表面張力により絶縁表面上に形成した凹部に凝集させ、凹部の底部と側面部の概略交点から結晶成長させることにより結晶化に伴い発生する歪みを凹部以外の領域に集中させることができる。即ち、凹部に充填されるように形成した結晶性半導体領域（第1の結晶性半導体領域）を歪みから開放することができる。そして、絶縁膜上に残存し、結晶粒界、結晶欠陥を含む結晶性半導体領域（第2の結晶性半導体領域）は、半導体素子のチャネル形成領域以外の部分、代表的にはソース領域もしくはドレイン領域として用いる。

10

【0026】

そして、凹部に結晶粒界が存在しない結晶性半導体膜を形成した後、半導体素子の活性層（キャリア移動経路として機能する半導体層）をパターンニングにより形成し、当該活性層に接するゲート絶縁膜を形成し、さらにゲート電極を形成する。この後は、公知の手法によって電界効果型トランジスタを形成することができる。

【0027】

上記本発明によって、トランジスタなどの半導体素子、特にそのチャネル形成領域の形成される領域を指定して、結晶粒界が存在しない結晶性半導体領域を当該領域に形成することが可能となる。これにより不用意に介在する結晶粒界や結晶欠陥により特性がばらつく要因を無くすることができる。即ち、高速動作が可能で電流駆動能力の高く、且つ複数の素子間においてばらつきの小さい半導体素子又はその半導体素子群により構成される半導体装置を形成することができる。

20

【0028】

また、凹部の幅が $0.01\mu\text{m}$ 以上 $2\mu\text{m}$ 以下であり、その深さが $0.01\mu\text{m}$ 以上 $3\mu\text{m}$ 以下であるということは、アスペクト比の高い半導体領域を直線状のストライプパターンで形成しうるということである。本発明では、その特徴を活かし、アスペクト比の高い半導体領域を容量素子の一方の電極として活用することにより、当該電極の単位面積当たりの実効的な表面積を増加させることが可能となり、小さな占有面積で高密度の電荷を保持しうる容量素子とすることができる。即ち、本発明の半導体装置が有する容量素子は、並列に設けられた複数の第1の結晶性半導体領域、該複数の第1の結晶性半導体領域を覆う絶縁膜及び該絶縁膜を挟んで前記複数の第1の結晶性半導体領域に対向する配線により構成される。

30

【0029】

【発明の実施の形態】

[実施の形態1]

以下、図面を参照して本発明を用いて薄膜トランジスタを作製する実施の態様について説明する。図1(A)において示す斜視図は、基板101上に第1絶縁膜102と直線状のストライプパターン形成された第2絶縁膜103～105が形成された形態を示している。図1(A)では第2絶縁膜による直線状のストライプパターンが3本示されているが、勿論その数に限定されることはない。

40

【0030】

基板は市販の無アルカリガラス基板、石英基板、サファイア基板、単結晶又は多結晶半導体基板の表面を絶縁膜で被覆した基板、金属基板の表面を絶縁膜で被覆した基板を適用することができる。サブミクロンのデザインルールで直線状のストライプパターンを形成するには、基板表面の凹凸、基板のうねり又はねじれを露光装置（特にステッパ）の焦点深度以下にしておくことが望ましい。具体的には、基板のうねり又はねじれが、1回の露光光照射領域内において $1\mu\text{m}$ 以下、好ましくは $0.5\mu\text{m}$ 以下とすることが望ましい。この点については、特に支持基体として無アルカリガラスを用いる場合には注意が必要である。

【0031】

50

直線状のストライプパターンに形成される第2絶縁膜の幅 W_1 は $0.1 \sim 10 \mu\text{m}$ (好ましくは $0.5 \sim 1 \mu\text{m}$)で、隣接する第2絶縁膜との間隔 W_2 は $0.01 \sim 2 \mu\text{m}$ (好ましくは $0.1 \sim 1 \mu\text{m}$)であり、第2絶縁膜の厚さ d は $0.01 \sim 3 \mu\text{m}$ (好ましくは $0.1 \sim 2 \mu\text{m}$)である。さらに、第2絶縁膜を覆うように設ける非晶質半導体膜の凹部における膜厚 t_{02} との関係は、 $d = t_{02}$ であれば良いが、 d が t_{02} に比べて厚すぎると凸部の上に結晶性半導体膜が残存しなくなるので注意が必要である。

【0032】

また、段差形状は規則的な周期パターンである必要はなく、島状の半導体膜の幅に合わせて異なる間隔で配置させても良い。その長さ L も特に数値的な限定はなく、基板の一端から他端に渡るように長く形成することも可能であるし、例えばトランジスタのチャネル形成領域を形成することができる程度の長さとする 것도可能である。

10

【0033】

第1絶縁膜102は、後に形成する第2絶縁膜との選択比の確保できる材料であれば良いが、代表的には、窒化珪素、酸化珪素、酸素含有量が窒素含有量よりも大きな酸窒化珪素(SiO_xN_y と示す。)、窒素含有量が酸素含有量よりも大きな窒酸化珪素(SiN_xO_y と示す。)、窒化アルミニウム(Al_xN_y と示す。)、酸素含有量が窒素含有量よりも大きな酸窒化アルミニウム(AlO_xN_y と示す。)、窒素含有量が酸素含有量よりも大きな窒酸化アルミニウム(AlN_xO_y と示す。)または酸化アルミニウムから選ばれた材料で、 $30 \sim 300 \text{ nm}$ の厚さで形成する。特に、酸化アルミニウム膜はナトリウム(Na)に対するブロッキング効果が期待できるため、ガラス基板からの汚染対策として有効である。

20

【0034】

なお、酸窒化珪素(SiO_xN_y)膜としては、 Si が $25 \sim 35$ 原子%、酸素が $55 \sim 65$ 原子%、窒素が $1 \sim 20$ 原子%、水素が $0.1 \sim 10$ 原子%で含まれるものを用いれば良い。また、窒酸化珪素(SiN_xO_y)膜としては、 Si が $25 \sim 35$ 原子%、酸素が $15 \sim 30$ 原子%、窒素が $20 \sim 35$ 原子%、水素が $15 \sim 25$ 原子%で含まれるものを用いれば良い。また、酸窒化アルミニウム(AlO_xN_y)膜としては、 Al が $30 \sim 40$ 原子%、酸素が $50 \sim 70$ 原子%、窒素が $1 \sim 20$ 原子%で含まれるものを用いれば良い。また、また、窒酸化アルミニウム(AlN_xO_y)膜としては、 Al が $30 \sim 50$ 原子%、酸素が $30 \sim 40$ 原子%、窒素が $10 \sim 30$ 原子%で含まれるものを用いれば良い。

30

【0035】

また、第2絶縁膜103~105は、 $10 \sim 3000 \text{ nm}$ 、好ましくは $100 \sim 2000 \text{ nm}$ の厚さの酸化珪素又は酸窒化珪素で形成すれば良い。酸化珪素はオルトケイ酸テトラエチル(Tetraethyl Ortho Silicate: TEOS)と O_2 とを混合しプラズマCVD法で形成することができる。窒酸化珪素膜は SiH_4 、 NH_3 、 N_2O 又は、 SiH_4 、 N_2O を原料として用いプラズマCVD法で形成することができる。

【0036】

図1(A)で示すように、直線状のストライプパターンを二層の絶縁膜で形成する場合には、エッチング加工において第1絶縁膜102と第2絶縁膜103~105との間に選択比をもたせる必要がある。実際には、第1絶縁膜102よりも第2絶縁膜103~105のエッチング速度が相対的に早くなるように材料及び成膜条件を適宜調整することが望ましい。エッチングの方法としては、緩衝フッ酸を用いたエッチング、又は CHF_3 を用いたドライエッチングにより行う。そして、第2絶縁膜103~105で形成される凹部の側面部の角度は $5 \sim 120$ 度、好ましくは $80 \sim 100$ 度の範囲で適宜設定すれば良い。

40

【0037】

なお、第2絶縁膜103~105としては、CVD法(代表的には、プラズマCVD法もしくは熱CVD法)やPVD法(代表的には、スパッタ法もしくは蒸着法)によって形成された絶縁膜を用いることが好ましい。これは、非晶質半導体膜を結晶化する際、結晶化に伴う応力を緩和しうる程度の柔らかさを持つことが、良好な結晶性を得るにあたって重

50

要な役割を果たしていると考えられるからである。その理由については、後述する。

【0038】

次に、図1(B)で示すように、この第1絶縁膜102と第2絶縁膜103~105から成る表面上および凹部を覆う非晶質半導体膜106を0.01~3 μm (好ましくは0.1~1 μm)の厚さに形成する。この時、非晶質半導体膜106の膜厚は、第2絶縁膜103~105で形成される凹部の深さと同程度かそれ以上の厚さとするのが望ましい。非晶質半導体膜は珪素、珪素とゲルマニウムの化合物($\text{Si}_x\text{Ge}_{1-x}$;ただし、Geは0.01~2原子%が好ましい。)又は合金、珪素と炭素の化合物又は合金を適用することができる。

【0039】

非晶質半導体膜106は図示するように、下地の第1絶縁膜102と第2絶縁膜103~105とで形成される凹凸構造を覆うように形成する。また、第1絶縁膜102及び第2絶縁膜103~105の表面に付着した硼素などの化学汚染の影響を排除し、しかもその絶縁表面と非晶質半導体膜が直接に接しないように、非晶質半導体膜106を形成する直前に第3絶縁膜(図示せず)として酸窒化珪素膜を同一の成膜装置内で大気に触れさせることなく連続的に成膜すると良い。この第3絶縁膜の膜厚は、前述の化学汚染の影響の排除と密着性の向上を狙うものであり、薄いものでも十分に効果がある。典型的には、5~50nm(化学汚染のブロッキング効果を高めるには20nm以上が好ましい。)とすれば良い。

【0040】

そして、この非晶質半導体膜106を瞬間的に熔融させ結晶化させる。この結晶化はレーザー光又はランプ光源からの放射光を光学系にて半導体膜が熔融する程度のエネルギー密度に集光して照射する。この工程においては、特に連続発振レーザー発振装置を光源とするレーザー光を適用することが好ましい。適用されるレーザー光は光学系にて線状に集光され、長さの長い方向に拡張されたものであり、その強度分布が長さの長い方向において均一な領域を有し、長さの短い方向にある程度の分布を持たせておくことが望ましい。

【0041】

なお、結晶化の際、基板の端など後にパターニングのマスク合わせに使用するマーカーを形成する位置は結晶化しないことが好ましい。結晶性半導体膜(特に結晶性珪素膜)は結晶化すると可視光の透過率が上がるため、マーカーとして識別が困難になるからである。ただし、光学的にマーカーの段差によるコントラストの違い等を識別するタイプの位置合わせ制御を行う場合には問題とならない。

【0042】

レーザー発振装置は、矩形ビーム固体レーザー発振装置が適用され、特に好ましくは、スラブレーザー発振装置が適用される。スラブ材料としては、Nd:YAG、Nd:GGG(ガドリニウム・ガリウム・ガーネット)、Nd:GSGG(ガドリニウム・スカンジウム・ガリウム・ガーネット)などの結晶が使用される。スラブレーザーでは、この板状のレーザー媒質の中を、全反射を繰り返しながらジグザグ光路で進む。或いは、Nd、Tm、Hoをドープしたロッドを用いた固体レーザー発振装置であり、特にYAG、YVO₄、YLF、YAlO₃などの結晶にNd、Tm、Hoをドープした結晶を使った固体レーザー発振装置にスラブ構造増幅器を組み合わせたものでも良い。

【0043】

そして、図2(A)中に矢印で示すように、線状レーザー光の照射領域100の長さの長い方向(図中、X軸方向)が直線状のストライプパターンでなる第2絶縁膜103~105の各々に交差するように線状のレーザー光又は強光を走査する。尚、ここでいう線状とは、長さの短い方向(図中、Y軸方向)の長さに対し、長さの長い方向(X軸方向)の長さの比が1対10以上のものをもって言う。また、図2(A)では一部しか図示されていないが、線状レーザー光の照射領域100の端部は、矩形状となっても曲率を持った形状となっても良い。

【0044】

また、連続発振レーザー光の波長は、非晶質半導体膜の光吸収係数を考慮して400～700nmであることが望ましい。このような波長帯の光は、波長変換素子を用いて基本波の第2高調波、第3高調波を取り出すことで得られる。波長変換素子としてはADP（リン酸二水素化アンモニウム）、 $Ba_2NaNb_5O_{15}$ （ニオブ酸バリウムナトリウム）、CdSe（セレンカドミウム）、KDP（リン酸二水素カリウム）、 $LiNbO_3$ （ニオブ酸リチウム）、Se、Te、 $LiBO$ 、 BBO 、 $KB5$ などが適用される。特に $LiBO$ を用いることが望ましい。代表的な一例は、Nd:YVO₄レーザー発振装置（基本波1064nm）の第2高調波（532nm）を用いる。また、レーザーの発振モードはTEM₀₀モードであるシングルモードを適用する。

【0045】

10

最も適した材料として選ばれる珪素の場合、吸収係数が $10^3 \sim 10^4 \text{ cm}^{-1}$ である領域はほぼ可視光域にある。ガラスなど可視光透過率の高い基板と、珪素により30～200nmの厚さをもって形成される非晶質半導体膜を結晶化する場合、波長400～700nmの可視光域の光を照射することで、当該半導体膜を選択的に加熱して、下地絶縁膜にダメージを与えずに結晶化を行うことができる。具体的には、非晶質珪素膜に対し、波長532nmの光の侵入長は概略100nm～1000nmであり、膜厚30nm～200nmで形成される非晶質半導体膜106の内部まで十分達することができる。即ち、半導体膜の内側から加熱することが可能であり、レーザー光の照射領域における半導体膜のほぼ全体を均一に加熱することができる。

【0046】

20

レーザー光は直線状のストライプパターンが延在する方向と平行な方向に走査され、溶融した半導体は表面張力が働いて凹部に流れ込み凝固する。凝固した状態では図2（A）で示すように表面がほぼ平坦になる。これは半導体が一旦溶融することにより、凸部上であろうと凹部上であろうと、溶融した半導体と気相との界面が平衡状態に達し、平坦な界面が形成されるためである。さらに結晶の成長端や結晶粒界は、第2絶縁膜上（凸部上）に形成される（図中ハッチングで示す領域110）。こうして結晶性半導体膜107が形成される。

【0047】

その後、好ましくは500～600の加熱処理を行い、結晶性半導体膜に蓄積された歪みを除去すると良い。この歪みは、結晶化によって起こる半導体の体積収縮、下地との熱応力や格子不整合などにより発生するものである。この加熱処理は、通常の熱処理装置を用いて行えば良いが、例えばガス加熱方式の瞬間熱アニール（RTA）法を用いて1～10分の処理を行えば良い。尚、この工程は本発明において必須な要件ではなく、適宜選択して行えば良いものである。

30

【0048】

その後図2（B）で示すように、結晶性半導体膜107をエッチングして薄膜トランジスタの活性層108を形成する。この時、成長端や結晶粒界が集中する領域110は、一部に残ってしまっても構わない。本発明の特徴は、領域110を含む第2の結晶性半導体領域を薄膜トランジスタのソース領域やドレイン領域といった電極として積極的に活用することにより、ソース領域やドレイン領域と各領域に接続される電極（ソース電極もしくはドレイン電極）とのコンタクト部（図2（B）において、111、112で示される領域）の設計マージンを確保することにある。勿論、凹部に形成された結晶性の高い半導体領域（第1の結晶性半導体領域）109a、109bは、薄膜トランジスタのチャネル形成領域として用いることになる。この結晶性の高い半導体領域109a、109bは、複数の結晶方位を有し結晶粒界が形成されていないという特徴を有している。

40

【0049】

次に、図3（A）に示すように、活性層108における後のソース領域及びドレイン領域を隠すようにしてレジストマスク113a、113bを形成し、その後、ドライエッチング法またはウェットエッチング法により活性層108をエッチングし、第2絶縁膜103～105を露出させる。なお、上記エッチング工程は、化学的手法だけでなく、CMP（

50

ケミカルメカニカルポリッシング)の如き機械的研磨法を用いても良い。また、化学的手法及び機械的手法を併用しても構わない。

【0050】

この工程によりレジストマスク113a、113bで隠された部分には第1の結晶性半導体領域及び第2の結晶性半導体領域が元の膜厚のまま残存し、凹部には第2絶縁膜103～105とほぼ膜厚が等しい第1の結晶性半導体領域114a、114bを残存させることができる。

【0051】

こうして図3(B)に示すような活性層115が形成される。この活性層115は、導電性領域(後のソース領域116または後のドレイン領域117)の膜厚が、第1の結晶性半導体領域(後のチャネル形成領域)114a、114bよりも厚く残存する。本実施の形態によれば、第2絶縁膜103～105により自己整合的に第1の結晶性半導体領域114a、114bを形成することができるため、パターンずれによって第2絶縁膜の凸部に誤ってチャネル形成領域が形成されることを防ぐことができ、チャネル形成領域内に結晶粒界が含まれてしまうような事態を減らすことができる。

【0052】

次に、図4に示すように、活性層115をマスクとして第2絶縁膜103～105をエッチングする。エッチングは、ウェットエッチング法でもドライエッチング法でも良く、活性層115と第2絶縁膜103～105との選択比は適宜実施者が条件を選べば良い。例えば、活性層115の材料として結晶性珪素膜を用い、第2絶縁膜103～105の材料として酸化珪素膜を用いるのであれば、フッ酸水溶液によるウェットエッチングまたは CHF_3 ガスを用いたドライエッチングを用いれば良い。ただし、ウェットエッチングは等方性エッチングになってしまうので、ドライエッチングで異方性エッチングを行うことが望ましい。

【0053】

なお、後のソース領域116(後のドレイン領域117も同様)の下には、活性層115によって自己整合的に形成された第2絶縁膜103a、104a、105aが残存する。これらが残存するため、後のソース領域116及び後のドレイン領域117の平坦性を確保することができる。

【0054】

こうして図4の状態が得られたら、第1の結晶性半導体領域114a、114bがチャネル形成領域となるように、ゲート絶縁膜及びゲート電極を形成する。このような各段階を経てトランジスタを完成させることができる。

【0055】

図5は本発明者による実験結果から得られた結晶化の知見を概念図として示すものである。図5(A)～(E)は第1絶縁膜及び第2絶縁膜により形成される凹部の深さ及び間隔と結晶成長の関係を模式的に説明している。

【0056】

尚、図5で示す長さに関する符号に関し、 t_{01} :第2絶縁膜上(凸部)の非晶質半導体膜の厚さ、 t_{02} :凹部の非晶質半導体膜の厚さ、 t_{11} :第2絶縁膜上(凸部)の結晶性半導体膜の厚さ、 t_{12} :凹部の結晶性半導体膜の厚さ、 d :第2絶縁膜の厚さ(凹部の深さ)、 $W1$:第2絶縁膜の幅、 $W2$:凹部の幅である。

【0057】

図5(A)は、 $d < t_{02}$ 、 $W1, W2$ が $1\mu\text{m}$ と同程度かそれ以下の場合であり、凹部の溝の深さが非晶質半導体膜204よりも小さい場合には、熔融結晶化の過程を経ても凹部が浅いので結晶性半導体膜205の表面が十分平坦化されることはない。即ち、結晶性半導体膜205の表面状態は下地の凹凸形状が反映された状態となる。

【0058】

図5(B)は、 $d \geq t_{02}$ 、 $W1, W2$ が $1\mu\text{m}$ と同程度かそれ以下の場合であり、凹部の溝の深さが非晶質半導体膜204とほぼ等しいかそれより大きい場合には、表面張力が働いて

凹部に集まる。それにより固化した状態では、図5(B)で示すように表面がほぼ平坦になる。この場合、 $t_{11} < t_{12}$ となり、第2絶縁膜202上の膜厚が薄い部分220に応力が集中しここに歪みが蓄積され、結晶粒界が形成されることになる。

【0059】

図22(A)で示す走査電子顕微鏡(SEM)写真は図5(B)の状態の一例を示し、170nmの段差を設け、0.5μmの凸部の幅と間隔を設けた下地絶縁膜上に150nmの非晶質珪素膜を形成して結晶化した結果を示している。また、結晶性半導体膜の表面は結晶粒界を顕在化させるために一般的に知られるセコ液(HF:H₂O=2:1に添加剤としてK₂Cr₂O₇を用いて調合した薬液)でのエッチング(セコ・エッチングとも呼ばれる。)を施してある。

10

【0060】

図22に示す結果は、ニクロム酸カリウム(K₂Cr₂O₇)2.2gを水50ccに溶かして0.15mol/lの溶液を調製し、当該溶液にフッ酸水溶液100ccを加えてものを、さらに水で5倍に希釈したものをセコ液として使用した。また、セコ・エッチングの条件を室温(10~30℃)にて75秒とした。なお、本明細書において、セコ液もしくはセコ・エッチングと言えは、ここで述べた溶液及び条件を指す。

【0061】

図22(B)は、図22(A)の写真の模式図である。図中、31は直線状のストライプパターンで延在する絶縁膜(第2絶縁膜)であり、その凸部32にはセコ・エッチングにより明確になった結晶粒界33が集中的に発生している様子が窺える。なお、消失部分と記載された領域34は、ストライプパターンの始点に相当する領域であり、レーザー光の走査はこの始点から始められている。詳細な理由は不明だが、当該始点上の珪素膜は溶融した際に走査方向に押しやられ、当該始点に位置する第2絶縁膜が露出してしまっていた領域である。セコ液は酸化珪素膜をエッチングしてしまうため、当該始点に位置する領域はセコ・エッチングにより消失してしまっている。

20

【0062】

ところで、図22(A)に示した写真と対比してみると、凹部35に形成された結晶性半導体膜にはセコ・エッチングで明確になるような結晶粒界もしくは欠陥が顕在化しない、換言すれば実質的に存在しないことが判る。セコ・エッチングで明確になる結晶粒界は現状において特定できていないが、セコ・エッチングにより積層欠陥や結晶粒界が優先的にエッチングされることは良く知られている事実であり、本発明を実施して得た結晶性半導体膜は、セコ・エッチングで顕在化するような結晶粒界もしくは欠陥が実質的に存在しないことに大きな特徴があると言える。

30

【0063】

勿論、単結晶ではないため、セコ・エッチングで顕在化しない粒界や欠陥は当然あり得るが、そのような粒界や欠陥は半導体素子を作製した際の電気特性に影響を及ぼすようなものではないため、電氣的に不活性と考えられる。一般的にそのような電氣的に不活性な粒界とは、平面状粒界(低次もしくは高次の双晶又は対応粒界)と呼ばれるものであり、セコ・エッチングで顕在化しない粒界とは、平面状粒界であると推測される。その観点からすると、結晶粒界もしくは欠陥が実質的に存在しないということは、平面状粒界以外の結晶粒界が存在しないと言っても差し支えないと言える。

40

【0064】

また、図24は図22(B)に示される凹部35に形成される結晶性半導体膜の配向性を反射電子回折パターン(EBSP: Electron Backscatter diffraction Pattern)により求めた結果を示している。EBSPは走査型電子顕微鏡(SEM: Scanning Electron Microscopy)に専用の検出器を設け、電子ビームを結晶面に照射してその菊池線からの結晶方位同定をコンピューターで画像認識させることによって、そのミクロな結晶性を表面配向のみならず、結晶の全方向に関して測定するものである(以下、この手法を便宜上EBSP法と呼ぶ)。

【0065】

50

図24のデータは、凹部35においては線状に集光されたレーザー光の走査方向と平行な方向に結晶が成長していることを示している。成長の結晶方位は $\langle 110 \rangle$ 方位が優勢（即ち、主たる配向面は $\{110\}$ 面である。）であるが、 $\langle 100 \rangle$ 方位の成長も存在している。

【0066】

図5(C)は、 $d \approx t_{02}$ 、 $W1, W2$ が $1 \mu m$ と同程度か若干大きい場合であり、凹部の幅が広がると結晶性半導体膜205が凹部を充填し、平坦化の効果はあるが、凹部の中央付近には結晶粒界が発生する。また、第2絶縁膜上にも同様に応力が集中しここに歪みが蓄積され、結晶粒界が形成される。これは、間隔が広がることで応力緩和の効果が低減するためであると推定している。この条件では、チャンネル形成領域となる半導体領域にも結晶粒界が生じる可能性があるため、好ましいものではない。

10

【0067】

図5(D)は、 $d \approx t_{02}$ 、 $W1, W2$ が $1.0 \mu m$ よりも大きい場合であり、図5(C)の状態がさらに顕在化してくる。この条件になるとかなりの確率でチャンネル形成領域となる半導体領域に結晶粒界が生じるため、好ましいものではない。

【0068】

図23(A)で示す走査電子顕微鏡(SEM)写真は図5(D)の状態の一例を示し、 $170 nm$ の段差を設け、 $1.8 \mu m$ の凸部の幅と間隔を設けた下地絶縁膜上に $150 nm$ の非晶質珪素膜を形成して結晶化した結果を示している。結晶性半導体膜の表面は結晶粒界を顕在化させるために前述のセコ液でエッチングしてある。

20

【0069】

また、図23(B)は、図23(A)の写真の模式図である。図中、41は直線状のストライプパターンで延在する絶縁膜（第2絶縁膜）であり、その凸部42及びその端部にはセコ・エッチングにより明確になった結晶粒界43が集中的に発生している様子が窺える。なお、消失部分と記載された領域44は、ストライプパターンの始点に相当する領域であり、前述の理由によりセコ・エッチングで消失してしまっている。なお、図23(A)に示した写真と対比してみると、結晶粒界は、ストライプパターンの凸部42だけでなく凹部45にも発生している。

【0070】

図5(E)は、本発明においては参考例であり、 $d \gg t_{02}$ 、 $W1, W2$ が $1 \mu m$ 以下の場合である。即ち、第2絶縁膜の厚さ d が凹部における非晶質半導体膜の厚さ t_{02} に比べて厚すぎる場合は結晶性半導体膜205が凹部を充填するように形成され、第2絶縁膜202上には殆ど残存しない。そのため、本発明のように、第2絶縁膜上の結晶性半導体膜をソース領域とソース電極（またはドレイン領域とドレイン電極）とのコンタクト部として用いることができない。

30

【0071】

以上、図5(A)～(D)を用いて説明したように、半導体素子を形成する場合、特に薄膜トランジスタにおけるチャンネル形成領域を形成する場合には、図5(B)の形態が最も適していると考えられる。即ち、上述のセコ液でセコ・エッチングを施した際に、結晶粒界や欠陥が殆ど顕在化しない結晶性半導体膜、換言すれば結晶粒界及び欠陥が実質的に存在しない結晶性半導体膜をチャンネル形成領域に用いることが望ましい。

40

【0072】

また、ここでは結晶性半導体膜を形成する下地の凹凸形状は、第1絶縁膜と第2絶縁膜で形成する一例を示したが、ここで示す形態に限定されず同様な形状を有するものであれば代替することができる。例えば、 $200 nm \sim 2 \mu m$ 程度の厚さの絶縁膜をエッチングして所望の深さの凹部を形成しても良い。

【0073】

なお、上記結晶化工程の際、前述のように第2絶縁膜が柔らかい絶縁膜（密度の低い絶縁膜）であると、結晶化時における半導体膜の収縮等による応力を緩和するという効果が期待できる。逆に、固い絶縁膜（密度の高い絶縁膜）であると、収縮もしくは膨張しようと

50

する半導体膜に逆らう形で応力が発生するため、結晶化後の半導体膜に応力歪み等を残しやすく結晶欠陥の原因ともなりかねない。例えば、公知のグラフォエピタキシ技術（「M. W. Geis, D. C. Flanders, H. I. Smith: Appl. Phys. Lett. 35(1979)pp71」）では基板上の凹凸を固い石英ガラスで直接形成しているが、この場合において結晶 Si の配向軸は $[100]$ 軸、即ち主たる配向面は $\{100\}$ 面であることが判明している。

【0074】

しかしながら、本発明を実施した場合、図24に示したように主たる配向面（最も存在頻度の高い配向面を指す。）は $\{110\}$ であり、明らかに結晶形態の異なる半導体膜が形成されていることが判る。本出願人は、その相違について、基板上の凹凸を上述のCVD法やPVD法で形成した柔らかい絶縁膜であるためと推測している。即ち、下地となる第2絶縁膜を石英ガラスよりも柔らかい材質としたことにより、結晶化の際の応力の発生をより緩和できたか、もしくは凸部上の結晶性半導体膜に応力を集中させることができたかと推測している。

10

【0075】

なお、石英ガラスよりも柔らかい絶縁膜という意味は、例えば一般的な石英ガラス（工業的に基板として利用されている石英ガラス）よりもエッチングレートの速い絶縁膜もしくは硬度の低い絶縁膜という意味である。これらエッチングレート及び硬度に関しては、あくまで石英ガラスとの相対比較で決めれば良いので、エッチングレートの測定条件や硬度の測定条件に依存しない。

【0076】

例えば、第2絶縁膜として酸化珪素膜を用いるのであれば、 SiH_4 ガス、 N_2O ガスを原料として用いたプラズマCVD法で成膜した酸化珪素膜が好ましい。当該酸化珪素膜は、フッ化水素アンモニウム（ NH_4HF_2 ）を7.13%とフッ化アンモニウム（ NH_4F ）を15.4%含む混合水溶液の20におけるエッチングレートが110～130 nm/min（500、1時間+550、4時間の熱処理後では、90～100 nm/min）である。

20

【0077】

また、第2絶縁膜として窒酸化珪素膜を用いるのであれば、 SiH_4 ガス、 NH_3 ガス、 N_2O ガスを原料として用いたプラズマCVD法で成膜した窒酸化珪素膜が好ましい。当該窒酸化珪素膜は、フッ化水素アンモニウム（ NH_4HF_2 ）を7.13%とフッ化アンモニウム（ NH_4F ）を15.4%含む混合水溶液の20におけるエッチングレートが60～70 nm/min（500、1時間+550、4時間の熱処理後では、40～50 nm/min）である。

30

【0078】

以上のように、絶縁膜により凹部及び凸部を有する直線状のストライプパターンを形成し、その上に非晶質半導体膜を堆積し、レーザー光の照射により熔融状態を経て結晶化させることにより凹部に半導体を流し込み凝固させ、凹部以外の領域に結晶化に伴う歪み又は応力を集中させることができ、結晶粒界など結晶性の悪い領域を選択的に形成することが可能となる。そして、結晶性の良い半導体領域を薄膜トランジスタのチャネル形成領域等のキャリア移動が行われる領域とし、結晶性の悪い半導体領域を電極とのコンタクト部として活用することが本発明の特徴である。

40

【0079】

即ち、凹部に複数の結晶方位を有し結晶粒界が形成されることなく、直線状のストライプパターンが延在する方向と平行な方向に延在する複数の結晶粒が集合した結晶性半導体膜を形成することができる。このような結晶性半導体膜でチャネル形成領域が配設されるようにトランジスタを形成することにより、高速動作が可能で電流駆動能力の高く、且つ複数の素子間においてばらつきの小さいトランジスタ又はそのトランジスタ群により構成される半導体装置を形成することができる。

【0080】

[実施の形態2]

50

本発明の結晶性半導体膜の形成において、実施の形態 1 で示すように非晶質半導体膜にレーザー光を照射して結晶化させる方法の他に、固相成長により結晶化した後さらにレーザー光を照射して溶融再結晶化しても良い。

【0081】

例えば、図 1 (B) において非晶質半導体膜 106 を形成した後、当該非晶質半導体膜 (例えば非晶質珪素膜) の結晶化温度を低温化させ配向性を向上させるなど、結晶化を促進する触媒作用のある金属元素として Ni を添加する。

【0082】

当該技術については、本出願人による特開平 11 - 354442 号等に詳しい。Ni を添加して形成した結晶性半導体膜は、主たる配向面が { 110 } 面であるという特徴を有し、このような結晶性半導体膜を薄膜トランジスタのチャネル形成領域に用いると、電子移動度とホール移動度が共に大幅に向上し、ひいては N チャネル型トランジスタ及び P チャネル型トランジスタの電界効果移動度が大幅に向上するという特徴を有する。特にホール移動度の向上に伴う P チャネル型トランジスタの電界効果移動度の向上は特筆すべきものであり、主たる配向面を { 110 } とする利点の一つである。

【0083】

また、Ni の添加法に限定はなく、スピン塗布法、蒸着法、スパッタ法などを適用することができる。スピン塗布法による場合には酢酸ニッケル塩が 5 ppm の水溶液を塗布して金属元素含有層を形成する。勿論、触媒元素は Ni に限定されるものではなく、他の公知の材料を用いても良い。

【0084】

その後、580 にて 4 時間の加熱処理により非晶質半導体膜 106 を結晶化させる。この結晶化した半導体膜に対し、レーザー光又はそれと同等な強光を照射して溶融させ再結晶化する。こうして、図 2 (A) と同様に表面がほぼ平坦化された結晶性半導体膜を得ることができる。この結晶性半導体膜も同様に成長端や結晶粒界 110 が形成された領域が形成される。

【0085】

レーザー光の被照射体として結晶化した半導体膜を用いる利点はその半導体膜の光吸収係数の変動率にあり、結晶化した半導体膜にレーザー光を照射して溶融させたとしても光吸収係数は殆ど変動しない。よって、レーザー照射条件のマージンを広くとることができる。

【0086】

こうして形成された結晶性半導体膜には金属元素が残存するが、ゲッタリング処理により取り除くことができる。この技術の詳細については、特願 2001 - 019367 号出願 (又は特願 2002 - 020801 号出願) を参照されたい。また、このゲッタリング処理に伴う加熱処理は、結晶性半導体膜の歪みを緩和するという効果も合わせ持っている。

【0087】

その後、実施の形態 1 と同様に凹部の結晶性半導体膜をチャネル形成領域とし、かつ、凸部の結晶性半導体膜をソース領域もしくはドレイン領域として用いた薄膜トランジスタを形成する。凹部の結晶性半導体膜は、複数の結晶方位を有し結晶粒界が形成されていないという特徴を有しているため、高速動作が可能で電流駆動能力が高く、且つ複数の素子間においてばらつきの小さいトランジスタ又はそのトランジスタ群により構成される半導体装置を形成することができる。

【0088】

[実施の形態 3]

次に、本実施の形態において凹部を有する下地絶縁膜上に結晶性珪素膜を形成し、その凹部に形成された半導体領域にチャネル形成領域が配設されるトランジスタを作製する一形態を図面を用いて説明する。尚、本実施の形態の係る各図面において、(A) は上面図、(B) 以降はそれに対応する各部位の縦断面図を示す。

【0089】

図6において、ガラス基板301上に30～300nmの窒化珪素、窒素含有量が酸素含有量よりも大きな酸窒化珪素、窒化アルミニウム、又は酸窒化アルミニウムでなる第1絶縁膜302を形成する。その上に凹部及び凸部を有する直線状のストライプパターンを、酸化珪素又は酸窒化珪素から成る第2絶縁膜303により形成する。酸化珪素膜はプラズマCVD法でTEOSとO₂とを混合し、反応圧力40Pa、基板温度400とし、高周波(13.56MHz)電力密度0.6W/cm²で放電させ10～3000nm、好ましくは100～2000nmの厚さに堆積し、その後エッチングにより凹部304を形成する。凹部の幅は、特にチャネル形成領域が配置される場所において、0.01～1μm、好ましくは0.05～0.2μmで形成する。

【0090】

次に、第1絶縁膜302及び第2絶縁膜303上に酸化膜又は酸窒化珪素膜から成る第3絶縁膜305と非晶質珪素膜306を同一のプラズマCVD装置を用い大気に触れさせることなく連続的に成膜する。非晶質珪素膜305は珪素を主成分に含む半導体膜で形成し、プラズマCVD法でSiH₄を原料気体として用い形成する。この段階では、図6(B)に示されるように凹部304の底面及び側面を被覆して平坦でない表面形状が形成される。

【0091】

結晶化は連続発振レーザー光を照射して行う。図7はその結晶化後の状態を示している。結晶化の条件は連続発振モードのYVO₄レーザー発振器を用い、その第2高調波(波長532nm)の出力5～10Wを、光学系にて短手方向に対する長手方向の比が10以上である線状レーザー光に集光し、且つ長手方向に均一なエネルギー密度分布を有するように集光し、5～200cm/secの速度で走査して結晶化させる。均一なエネルギー密度分布とは、完全に一定であるもの以外を排除することではなく、エネルギー密度分布において許容される範囲は±10%である。

【0092】

線状に集光されたレーザー光の強度分布はその強度分布が長さの長い方向(図2(A)におけるX軸方向)において均一であることが望ましい。これは加熱される半導体の温度をレーザー光の照射領域全体で均一にすることが目的である。線状に集光されたレーザー光のX軸方向に温度分布が生じると、半導体膜の結晶成長の方向をレーザー光の走査方向に規定することができなくなるためである。直線状のストライプパターンは線状に集光されたレーザー光の照射領域の走査方向と合わせて配列させておくことで、結晶の成長方向と、全てのトランジスタのチャネル長方向とを合わせることができる。これによりトランジスタの素子間の特性ばらつきを小さくすることができる。

【0093】

また、線状に集光されたレーザー光による結晶化は、1回の走査(即ち、一方向)のみで完了させても良いし、より結晶性を高めるためには往復走査しても良い。さらに、レーザー光により結晶化した後、フッ酸などによる酸化物除去、或いは、アンモニア過酸化水素水処理などアルカリ溶液により珪素膜の表面を処理し、エッチング速度の速い品質の悪い部分を選択的に除去して、再度同様の結晶化処理を行っても良い。このようにして、結晶性を高めることができる。

【0094】

この条件でレーザー光を照射することにより、非晶質半導体膜は瞬間的に熔融し結晶化させる。実質的には熔融帯が移動しながら結晶化が進行する。熔融した珪素は表面張力が働いて凹部に凝集し固化する。これにより、図7に示すように凹部304を充填する形態で表面が平坦な結晶性半導体膜307が形成される。

【0095】

その後、図8に示すように、結晶性半導体膜307をエッチングし、薄膜トランジスタの活性層となる半導体領域308～310を形成する。なお、図8は、半導体領域308～310の形状を限定的に示すものではなく、実施の形態1で述べた如く、所定のデザインルールに従う範囲内において、特に限定されるものではない。

10

20

30

40

50

【0096】

結晶性半導体膜307はフッ素系のガスと酸素とをエッチングガスとして用いることにより第3絶縁膜305と選択性をもってエッチングすることができる。勿論、第3絶縁膜305がエッチングされてしまってもその下にある第1絶縁膜302や第2絶縁膜303との選択性さえ確保できれば何ら問題はない。

【0097】

なお、エッチングガスとしては、 CF_4 と O_2 の混合ガスや NF_3 ガスを用いたプラズマエッチング法により行っても良いし、 ClF_3 ガス等のフッ化ハロゲンガスを励起しないで用いたプラズマレスのガスエッチングを行っても良い。プラズマレスのガスエッチングは、結晶性半導体膜にプラズマダメージを与えないで済むので結晶欠陥の抑制により効果的な手法である。

10

【0098】

次に、実施の形態1で図3を用いて説明したようにレジストマスク（図示せず）を設け、半導体領域308～309のチャンネル形成領域となる部分を薄膜化する。この薄膜化工程は、 CF_4 ガスと O_2 ガスとの混合ガスを用いれば良い。そして、薄膜化が終了したら、レジストマスクを除去した後、図4を用いて説明したように半導体領域をマスクにして自己整合的に第3絶縁膜305及び第2絶縁膜303をエッチングして図9に示す状態を得る。図9において、308a～310aは、それぞれチャンネル形成領域となる部分を薄膜化した半導体領域である。勿論、図9（C）に示すように、図9（A）をC-C'で切断した断面には、第2絶縁膜303が残存しており、半導体領域も薄膜化前の膜厚で残っている。

20

【0099】

次に、図10に示すように、半導体領域308a～310aを覆うように第4絶縁膜（ゲート絶縁膜として機能する。）311、ゲート電極として用いる導電膜312、313を形成する。第4絶縁膜311は、実施の形態1で説明した酸化珪素膜、窒化珪素膜、酸窒化珪素膜、窒酸窒化珪素膜、窒化アルミニウム膜、窒酸窒化アルミニウム膜、酸窒化アルミニウム膜もしくは酸化アルミニウム膜のいずれを用いても良いし、これらを適宜組み合わせた積層膜としても良い。

【0100】

ゲート絶縁膜のカバレッジを良くするためには、酸化珪素膜ならばTEOSを用いた酸化珪素膜が好ましく、窒酸窒化アルミニウム膜であればRFスパッタ法で形成した窒酸窒化アルミニウム膜を用いたり、当該窒酸窒化アルミニウム膜と酸化珪素膜の積層膜（酸化珪素膜は、活性層となる半導体膜を過酸化水素で酸化させたものであっても良い。）を用いたりすると良い。

30

【0101】

また、ゲート電極として用いる導電膜312、313はタングステン又はタングステンを含有する合金や、アルミニウム又はアルミニウム合金などで形成する。

【0102】

次に、図11に示すように、半導体領域308a～310aに一導電型の不純物領域314～319を形成する。ここでは、便宜的にn型不純物領域314、315、318及び319、p型不純物領域316及び317を設けるものとする。これらの不純物領域はゲート電極として用いる導電膜312、313をマスクとして自己整合的に形成しても良いし、フォトリソなどでマスキングして形成しても良い。不純物領域314～319はソース及びドレイン領域を形成し、必要に応じて低濃度ドレイン領域（一般的にはLDD領域と呼ばれる。）を設けることもできる。

40

【0103】

この不純物領域314～319は不純物イオンを電界で加速して半導体領域に注入するイオン注入法又はイオンドーピング法などが適用される。この場合において、注入するイオン種の質量分離の有無は本発明を適用する上で本質的な問題とはならない。

【0104】

50

この時、半導体領域 308a ~ 310a のうち、ゲート電極 312、313 の下にあり、かつ、凹部 304 に形成された半導体領域 320 が、本発明の薄膜トランジスタのチャネル形成領域となる。

【0105】

そして、図 12 に示すように 50 ~ 100 nm 程度の水素を含有する窒化珪素膜又は酸窒化珪素膜による第 5 絶縁膜（パッシベーション膜として機能する。）321 を形成する。この状態で 400 ~ 450 °C に熱処理をすることにより窒化珪素膜又は酸窒化珪素膜が含有する水素が放出され島状の半導体膜に対する水素化を行うことができる。

【0106】

次いで、酸化珪素膜などで形成する第 6 絶縁膜（層間絶縁膜として機能する。）322 を形成し、不純物領域 314 ~ 319 に接続する配線 323 ~ 327 を形成する。こうして n チャネル型トランジスタ 328、330 及び p チャネル型トランジスタ 329 を形成することができる。

【0107】

図 12 に示される n チャネル型トランジスタ 328 及び p チャネル型トランジスタ 329 は、複数のチャネル形成領域 320 が並列に配設され、かつ、一对の不純物領域 314 と 315（または 316 と 317）との間に接続して設けられたマルチチャネル型のトランジスタを示している。具体的には、n チャネル型マルチチャネルトランジスタ 328 と、p チャネル型マルチチャネルトランジスタ 329 とで CMOS 構造の基本回路であるインバータ回路を構成する一例を示している。この構成において並列に配設するチャネル形成領域の数に限定はなく、必要に応じて複数個配設すれば良い。例えば、n チャネル型トランジスタ 330 のようにシングルチャネルとしても良い。

【0108】

[実施の形態 4]

本実施の形態では、半導体装置の画素部において、スイッチング素子として機能する薄膜トランジスタと各画素に蓄積すべき電荷を保持するための保持容量とを形成する例について説明する。具体的には、凹部を有する下地絶縁膜上に結晶性珪素膜を形成し、その凹部に形成された半導体領域にチャネル形成領域が配設される薄膜トランジスタを形成し、かつ、凹部に形成された他の半導体領域を一方の電極として含む保持容量を形成する例を示す。尚、本実施の形態の係る各図面において、(A) は上面図、(B) 以降はそれに対応する各部位の縦断面図を示す。

【0109】

図 6 において、ガラス基板 301 上に 30 ~ 300 nm の窒化珪素、窒素含有量が酸素含有量よりも大きな酸窒化珪素、窒化アルミニウム、又は酸窒化アルミニウムでなる第 1 絶縁膜 302 を形成する。その上に凹部及び凸部を有する直線状のストライプパターンを、酸化珪素又は酸窒化珪素から成る第 2 絶縁膜 303 により形成する。酸化珪素膜はプラズマ CVD 法で TEOS と O₂ とを混合し、反応圧力 40 Pa、基板温度 400 °C とし、高周波（13.56 MHz）電力密度 0.6 W/cm² で放電させ 10 ~ 3000 nm、好ましくは 100 ~ 2000 nm の厚さに堆積し、その後エッチングにより凹部 304 を形成する。凹部の幅は、特にチャネル形成領域が配置される場所において、0.01 ~ 1 μm、好ましくは 0.05 ~ 0.2 μm で形成する。

【0110】

次に、第 1 絶縁膜 302 及び第 2 絶縁膜 303 上に酸化膜又は酸窒化珪素膜から成る第 3 絶縁膜 305 と非晶質珪素膜 306 を同一のプラズマ CVD 装置を用い大気に触れさせることなく連続的に成膜する。非晶質珪素膜 305 は珪素を主成分に含む半導体膜で形成し、プラズマ CVD 法で SiH₄ を原料気体として用い形成する。この段階では、図 6 (B) に示されるように凹部 304 の底面及び側面を被覆して平坦でない表面形状が形成される。

【0111】

結晶化は連続発振レーザー光を照射して行う。図 7 はその結晶化後の状態を示している。

10

20

30

40

50

結晶化の条件は連続発振モードの YVO_4 レーザー発振器を用い、その第2高調波（波長532nm）の出力5～10Wを、光学系にて短手方向に対する長手方向の比が10以上である線状レーザー光に集光し、且つ長手方向に均一なエネルギー密度分布を有するように集光し、5～2000cm/secの速度で走査して結晶化させる。均一なエネルギー密度分布とは、完全に一定であるもの以外を排除することではなく、エネルギー密度分布において許容される範囲は±10%である。

【0112】

線状に集光されたレーザー光の強度分布はその強度分布が長さの長い方向（図2（A）におけるX軸方向）において均一であることが望ましい。これは加熱される半導体の温度をレーザー光の照射領域全体で均一にすることが目的である。線状に集光されたレーザー光のX軸方向に温度分布が生じると、半導体膜の結晶成長の方向をレーザー光の走査方向に規定することができなくなるためである。直線状のストライプパターンは線状に集光されたレーザー光の照射領域の走査方向と合わせて配列させておくことで、結晶の成長方向と、全てのトランジスタのチャンネル長方向とを合わせることができる。これによりトランジスタの素子間の特性ばらつきを小さくすることができる。

【0113】

また、線状に集光されたレーザー光による結晶化は、1回の走査（即ち、一方向）のみで完了させても良いし、より結晶性を高めるためには往復走査しても良い。さらに、レーザー光により結晶化した後、フッ酸などによる酸化物除去、或いは、アンモニア過酸化水素水処理などアルカリ溶液により珪素膜の表面を処理し、エッチング速度の速い品質の悪い部分を選択的に除去して、再度同様の結晶化処理を行っても良い。このようにして、結晶性を高めることができる。

【0114】

この条件でレーザー光を照射することにより、非晶質半導体膜は瞬間的に熔融し結晶化させる。実質的には熔融帯が移動しながら結晶化が進行する。熔融した珪素は表面張力が働いて凹部に凝集し固化する。これにより、図7に示すように凹部304を充填する形態で表面が平坦な結晶性半導体膜307が形成される。

【0115】

その後、図28に示すように、結晶性半導体膜307をエッチングし、薄膜トランジスタの活性層となる半導体領域358及び保持容量の一方の電極（下部電極）となる半導体領域359を形成する。なお、図28は、半導体領域358、359の形状を限定的に示すものではなく、実施の形態1で述べた如く、所定のデザインルールに従う範囲内において、特に限定されるものではない。

【0116】

結晶性半導体膜307はフッ素系のガスと酸素とをエッチングガスとして用いることにより第3絶縁膜305と選択性をもってエッチングすることができる。勿論、第3絶縁膜305がエッチングされてしまってもその下にある第1絶縁膜302や第2絶縁膜303との選択性さえ確保できれば何ら問題はない。なお、エッチングガスとしては、 CF_4 と O_2 の混合ガスや NF_3 ガスを用いたプラズマエッチング法により行っても良いし、 ClF_3 ガス等のフッ化ハロゲンガスを励起しないで用いたプラズマレスのガスエッチングを行っても良い。プラズマレスのガスエッチングは、結晶性半導体膜にプラズマダメージを与えないで済むので結晶欠陥の抑制により効果的な手法である。

【0117】

次に、実施の形態1で図3を用いて説明したようにレジストマスク（図示せず）を設け、半導体領域358のチャンネル形成領域となる部分及び半導体領域359のストライプパターンになっている部分を薄膜化する。この薄膜化工程は、 CF_4 ガスと O_2 ガスとの混合ガスを用いれば良い。そして、薄膜化が終了したら、レジストマスクを除去した後、図4を用いて説明したように半導体領域をマスクにして自己整合的に第3絶縁膜305及び第2絶縁膜303をエッチングして図29に示す状態を得る。図29において、358a、359aは、それぞれチャンネル形成領域となる部分及びストライプパターンとなっている部

分を薄膜化した半導体領域である。勿論、図 29 (C) に示すように、図 29 (A) を C - C' で切断した断面には、第 2 絶縁膜 303 が残存しており、半導体領域も薄膜化前の膜厚で残っている。

【0118】

次に、図 30 に示すように、半導体領域 358a、359a を覆うようにゲート絶縁膜 360、ゲート配線（ゲート電極としても機能する。）361 及び容量配線 362 を形成する。ゲート絶縁膜 360 は、実施の形態 1 で説明した酸化珪素膜、窒化珪素膜、酸窒化珪素膜、窒酸化珪素膜、窒化アルミニウム膜、窒酸化アルミニウム膜、酸窒化アルミニウム膜もしくは酸化アルミニウム膜のいずれを用いても良いし、これらを適宜組み合わせた積層膜としても良い。ゲート絶縁膜のカバレッジを良くするためには、酸化珪素膜ならば T E O S を用いた酸化珪素膜が好ましく、窒酸化アルミニウム膜であれば R F スパッタ法で形成した窒酸化アルミニウム膜を用いたり、当該窒酸化アルミニウム膜と酸化珪素膜の積層膜（酸化珪素膜は、活性層となる半導体膜を過酸化水素で酸化させたものであっても良い。）を用いたりすると良い。また、ゲート電極 361 及び容量配線 362 はタングステン又はタングステンを含有する合金や、アルミニウム又はアルミニウム合金などで形成する。

10

【0119】

この状態において、第 1 の結晶性半導体領域を含む半導体領域 359a、ゲート絶縁膜 360 及び容量配線 362 で保持容量が構成される。即ち、半導体領域 359a は一方の電極として、ゲート絶縁膜 360 は誘電体として、容量配線 362 は他方の電極として、それぞれ保持容量の部分としての機能を果たしている。

20

【0120】

次に、図 31 に示すように、半導体領域 358a、359a に一導電型の不純物領域 363、364 を形成する。ここでは、便宜的に n 型不純物領域 363、364 を設けるものとする。これらの不純物領域はゲート電極 361 及び容量配線 362 をマスクとして自己整合的に形成しても良いし、フォトリソグランドなどでマスクングして形成しても良い。不純物領域 363、364 はスイッチング素子として機能する薄膜トランジスタのソース領域又はドレイン領域となる領域であり、必要に応じて低濃度ドレイン領域（一般的には L D D 領域と呼ばれる。）を設けることもできる。

【0121】

この時、半導体領域 358a、359a のうち、ゲート電極 361 の下にあり、かつ、凹部 354 に形成された半導体領域 365 が薄膜トランジスタのチャネル形成領域となり、容量配線 362 の下にある半導体領域 366 が保持容量の下部電極となる。

30

【0122】

そして、図 32 に示すように 50 ~ 100 nm 程度の水素を含有する窒化珪素膜又は酸窒化珪素膜によるパッシベーション膜 367 を形成する。この状態で 400 ~ 450 °C に熱処理をすることにより窒化珪素膜又は酸窒化珪素膜が含有する水素が放出され島状の半導体膜に対する水素化を行うことができる。次いで、酸化珪素膜などで形成する層間絶縁膜 368 を形成し、不純物領域 364 に接続するデータ配線 369 及び不純物領域 363 に接続するドレイン配線 370 を形成する。なお、371 は、不純物領域 364 とデータ配線 369 のコンタクト部であり、372 は、不純物領域 363 とドレイン配線 370 のコンタクト部である。

40

【0123】

ここまでのプロセスを経て、n チャネル型薄膜トランジスタが完成する。図 32 に示される n チャネル型薄膜トランジスタは、複数のチャネル形成領域 365 が並列に配設され、かつ、一対の不純物領域 363 と 364 との間に接続して設けられたマルチチャネル型の構造となっている。この構成において並列に配設するチャネル形成領域の数に限定はなく、必要に応じて複数個配設すれば良い。

【0124】

n チャネル型薄膜トランジスタが完成したら、さらに層間絶縁膜 373 を形成する。層間

50

絶縁膜 373 は、公知の絶縁膜であれば如何なる材料を用いてもよく、特に平坦化の可能な有機樹脂膜が好ましい。また、必要に応じて窒化絶縁膜を有機樹脂膜と組み合わせて積層しても良い。そして、層間絶縁膜 373 の上に酸化物導電膜（代表的にはITO）からなる画素電極 374 を形成する。こうして、スイッチング素子として機能する薄膜トランジスタ 380 と電荷保持手段として機能する保持容量 381 を有したアクティブマトリクス基板が完成する。なお、アクティブマトリクス基板とは、液晶表示装置等の半導体装置において、各種回路や画素部を形成する側の基板を指す。

【0125】

以上のようなプロセスで完成したアクティブマトリクス基板において、図32(B)の保持容量 381 の部分を拡大した断面を図33(A)に示す。図33(A)において、Cs と記載された部分にはコンデンサ（保持容量と言ってもよい。）が形成されており、半導体領域 366 の側面及び上面の計3辺にそれぞれ3つのコンデンサが形成される。本実施の形態では、半導体領域 366 が3つ並列に設けられているため、Cs と記載されるコンデンサは計9つ形成されていることになる。

【0126】

図33(B)は、図33(A)に示す保持容量の等価的な模式図である。半導体領域 366 の高さをdとし、幅をWとした時、模式図における半導体領域 366 の等価的な長さLは、 $L = 6d + 3W$ で表される。即ち、本発明を実施して得られる半導体装置においては、半導体領域 316 の側面及び上面に個々に保持容量を形成することで、全体として保持容量の占有面積を小さくでき、かつ、高密度の電荷を蓄えることが可能となる。そのため、画素内の占有面積を小さくできることに伴い画素の開口率（または有効表示領域）を大きくすることができるという利点がある。

【0127】

[実施の形態5]

実施の形態3、4において、トランジスタはシングルドレイン構造で示されているが、低濃度ドレイン（LDD）を設けても良い。図13はLDD構造を持ったnチャネル型マルチチャネルトランジスタの一例を示している。

【0128】

図13(A)で示すトランジスタの構造はゲート電極を窒化チタン又は窒化タンタルなど窒化物金属 340a とタンゲステン又はタンゲステン合金など高融点金属 340b で形成する一例であり、ゲート電極 340b の側面にスペーサ 341 を設けている。スペーサ 341 は酸化珪素などの絶縁体で形成しても良いし、導電性を持たせるためにn型の多結晶珪素で形成しても良く、異方性ドライエッチングにより形成する。LDD領域 342a、342bはこのスペーサを形成する前に形成することにより、ゲート電極 340b に対し自己整合的に形成することができる。スペーサを導電性材料で形成した場合には、LDD領域 342a、342b が実質的にゲート電極と重畳するゲート・オーバーラップLDD (Gate-Overlapped LDD) 構造とすることができる。

【0129】

一方、図13(B)はゲート電極 340a を設けない構造であり、この場合はLDD構造となる。

【0130】

図13(C)は、n型不純物領域 315（実施の形態4における363）に隣接してLDD領域を形成するn型不純物領域 344 が形成されている。ゲート電極 343 は下層側ゲート電極 343a、上層側ゲート電極 343b の二層構造であり、n型不純物領域 314、315（実施の形態4における364、363）及びLDD領域 344a、344bを自己整合的に形成することができる。このようなゲート電極と不純物領域、及びその作製方法の詳細については、特願2000-128526号出願又は特願2001-011085号出願を参照されたい。

【0131】

いずれにしても、このようなゲート構造により自己整合的にLDD領域を形成する構造は

10

20

30

40

50

、特にデザインルールを微細化する場合において有効である。ここでは単極性のトランジスタ構造を示したが、実施の形態 3 または 4 と同様に C M O S 構造を形成することもできる。

【 0 1 3 2 】

尚、本実施の形態においてゲート電極及び L D D 領域の構成以外は、実施の形態 3 または 4 と同じであり詳細な説明は省略する。

【 0 1 3 3 】

[実施の形態 6]

本実施の形態は、実施の形態 1 で説明した構成とは別の実施形態であって、電極として機能する一導電型の不純物領域をそのまま配線としても利用したことを特徴とする発明に関する。当該実施の形態は、コンタクト部の数を減らして設計マージンの縮小による集積度の向上を図るとともに歩留まりの向上を図るものである。

10

【 0 1 3 4 】

説明には図 1 4 を用いる。図 1 4 (A) は上面図であり、図 1 4 (B) ~ (F) は各々該当個所の断面図を示している。なお、実施の形態 1 における図 1 1 の状態に対応する図である。この状態に至る過程およびその後のトランジスタ形成過程については、実施の形態 3 を参照すれば良い。

【 0 1 3 5 】

図 1 4 (A) において、4 0 1 ~ 4 0 5 は一導電型の不純物領域であり、4 0 1 及び 4 0 2 はそれぞれ P チャネル型トランジスタのソース領域及びドレイン領域、4 0 3 及び 4 0 4 はそれぞれ N チャネル型トランジスタのソース領域であり、4 0 5 は N チャネル型トランジスタのドレイン領域として機能する。この時、ドレイン領域 4 0 5 が二つのトランジスタを電氣的に接続する配線として機能している点に特徴がある。

20

【 0 1 3 6 】

本発明の特徴として、結晶性の悪い半導体領域も電極として活用することができるため、本実施の形態のように、配線として活用することでコンタクト部の数を減らすことができる上、コンタクト形成のための設計マージンを拡げることができる。そのため、特に微細化が進んだ論理回路を形成する際には、非常に有効である。

【 0 1 3 7 】

なお、本実施の形態は一例に過ぎず、本発明において、一導電型の不純物領域を電極だけでなく配線として用いることができるという技術思想を開示するものである。従って、実施の形態 1 ~ 5 に開示されたいずれの技術と組み合わせても本実施の形態で述べた効果を得ることができる。

30

【 0 1 3 8 】

[実施の形態 7]

本実施の形態は、実施の形態 1 で説明した構成とは別の実施形態であって、一導電型の不純物領域を配線として用いることにより複数個のトランジスタを直列に接続した構成のトランジスタを形成することを特徴とする発明に関する。当該実施の形態は、ソース領域及びドレイン領域の間に複数のチャンネル形成領域を有するトランジスタを得ることも可能であることを開示するものであって、本発明のさらなる実施形態を示すものである。

40

【 0 1 3 9 】

説明には図 1 5 を用いる。図 1 5 (A) は上面図であり、図 1 5 (B) ~ (F) は各々該当個所の断面図を示している。なお、実施の形態 3 における図 1 1 の状態に対応する図である。この状態に至る過程およびその後のトランジスタ形成過程については、実施の形態 1 を参照すれば良い。

【 0 1 4 0 】

図 1 5 (A) において、4 1 1 ~ 4 1 8 は一導電型の不純物領域であり、4 1 1 及び 4 1 4 はそれぞれ P チャネル型トランジスタのソース領域及びドレイン領域、4 1 2 及び 4 1 3 は、配線として用いられる不純物領域である。なお、本発明の特徴として、不純物領域 4 1 2、4 1 3 の占有面積を大きくできるため、当該部分を単に配線として用いても良い

50

し、面積を拡げて電極として用いることも可能である。また、屈曲した形状に加工して保護回路としての機能を持たせることも可能である。

【0141】

また、415はシングルチャネルのNチャネル型トランジスタのソース領域であり、416はそのドレイン領域である。さらに、当該ドレイン領域416をソース領域とし、かつ、不純物領域418をドレイン領域とするトランジスタが構成される。この場合、不純物領域417は配線として機能する。当該トランジスタは、併せて三つのチャネル形成領域を有するが、うち二つが並列に設けられ、かつ、残りの一つと直列に接続された構成となっている。勿論、本実施の形態は、当該トランジスタの構造に限定されるものではない。

【0142】

なお、本実施の形態は一例に過ぎず、本発明において、一導電型の不純物領域を電極だけでなく配線として用いることができるという技術思想を開示するものである。従って、実施の形態1～6に開示されたいずれの技術と組み合わせても良い。

【0143】

[実施の形態8]

本実施の形態は、実施の形態1で説明した構成とは別の実施形態であって、一導電型の不純物領域を配線として用いることにより複数個のトランジスタを直列に接続した構成のトランジスタを形成することを特徴とする発明に関する。当該実施の形態は、ソース領域及びドレイン領域の間に複数のチャネル形成領域を有するトランジスタを得ることも可能であることを開示するものであって、本発明のさらなる実施形態を示すものである。

【0144】

説明には図34を用いる。図34(A)は上面図であり、図34(B)、(C)は各々該当個所の断面図を示している。なお、実施の形態4における図31の状態に対応する図である。この状態に至る過程およびその後のトランジスタ形成過程については、実施の形態1を参照すれば良い。

【0145】

図34(A)において、451及び452はそれぞれnチャネル型薄膜トランジスタのソース領域及びドレイン領域であり、453はチャネル形成領域である。また、454は保持容量の一方の電極として機能する半導体領域である。この場合、不純物領域451と452との間には3つのチャネル形成領域453が設けられており、薄膜トランジスタがオフ状態となっている際のオフ電流(リーク電流ともいう。)を低減させる冗長設計となっている。勿論、本実施の形態は、当該トランジスタの構造に限定されるものではない。

【0146】

なお、本実施の形態は一例に過ぎず、本発明において、一導電型の不純物領域を電極だけでなく配線として用いることができるという技術思想を開示するものである。従って、実施の形態1～6に開示されたいずれの技術と組み合わせても良い。

【0147】

[実施の形態9]

本発明のトランジスタにおいて、下層側に導電層を設けることにより、所謂基板バイアスを印加することが可能となる。トランジスタの作製方法は実施の形態3または4に従うものであるが、その差異について図16を用いて説明する。

【0148】

図16(A)において、基板上には第1絶縁膜802として窒化珪素膜を形成し、その上にタングステン膜803をスパッタリング法にて形成する。特に窒化珪素膜は高周波スパッタリング法で形成すると緻密な膜を形成することが可能である。第2絶縁膜804は酸化珪素膜で形成する。酸化珪素膜はエッチングにより図示するように凹部を形成するが、下地のタングステン膜との選択比は30程度あるので容易に加工できる。

【0149】

この上に、第3絶縁膜805として酸窒化珪素膜と非晶質珪素膜806を連続して形成し、該非晶質半導体膜806を熔融結晶化し、図16(B)で示すように結晶性珪素膜80

10

20

30

40

50

7を形成する。その後、図16(C)に示すようにトランジスタのチャネル形成領域808をエッチングにより形成し、ゲート絶縁膜809、ゲート電極810を形成する。タングステン膜803上にはゲート絶縁膜809が形成されるので、ゲート電極810と短絡することはない。

【0150】

このような形態において、タングステン膜803を接地電位に固定すると、トランジスタのしきい値電圧のばらつきを小さくすることができる。また、ゲート電極810と同電位を印加して駆動すると、オン電流を増加させることができる。

【0151】

また、放熱効果を高めるためには、図17で示すようにタングステン膜803の上層に、酸窒化アルミニウム膜（又は窒化アルミニウム膜）811を形成すると良い。これらの膜を設ける目的は、エッチング加工の選択比を確保することにある。即ち、 CHF_3 などフッ素系のエッチングガスで第2絶縁膜804である酸化珪素を除去して、且つ下地のタングステン膜803を露出させないためには、窒化珪素膜では選択比が小さく、窒化アルミニウム膜又は酸窒化アルミニウムが適している。

【0152】

本実施の形態は、凸部及び凹部を形成する第2絶縁膜の下に導電膜を設けることにより放熱効果や実際の動作時のしきい値制御を図る構成を開示するものであり、実施の形態1～6に開示される構成との組み合わせは可能であり、組み合わせたことによって本実施の形態に記載の効果を付与することができる。

【0153】

[実施の形態10]

本実施の形態では、実施の形態3において、薄膜トランジスタの活性層308を形成する工程の前に結晶性半導体膜307の一部（後にチャネル形成領域となる部分）をエッチングして薄膜化する例を示す。

【0154】

まず実施の形態3に示した作製方法に従って、図8に示す状態を得る。次に、結晶性半導体膜307のうち、後にソース領域またはドレイン領域となる半導体領域の上にレジストマスクを形成する。

【0155】

そして、レジストマスクをマスクとしてドライエッチング法またはウェットエッチング法により結晶性半導体膜307をエッチングし、下地となる第3絶縁膜305を露出させる。この工程により凹部のみに選択的に結晶性半導体膜を残存させることができる。また、レジストマスクの下には元の膜厚で結晶性半導体膜が残存する。本実施の形態は、結晶性半導体膜を薄膜トランジスタのチャネル形成領域として用い、結晶性半導体膜を薄膜トランジスタのソース領域またはドレイン領域として用いることを特徴とする。

【0156】

なお、上記エッチング工程は、化学的手法だけでなく、CMP（ケミカルメカニカルポリッシング）の如き機械的研磨法を用いても良い。また、化学的手法及び機械的手法を併用しても構わない。

【0157】

本実施の形態によれば、第2絶縁膜303により自己整合的にチャネル形成領域を形成することができるため、パターンずれによって第2絶縁膜の凸部に誤ってチャネル形成領域が形成されることを防ぐことができ、チャネル形成領域内に結晶粒界が含まれてしまうような事態を減らすことができる。

【0158】

これ以降の工程については、実施の形態3の図10以降の工程を参照にすれば良いので、本実施の形態での説明は省略する。なお、本実施の形態は、実施の形態1～7のいずれの形態とも自由に組み合わせることが可能である。

【0159】

[実施の形態 1 1]

本実施の形態では、本発明の半導体装置として液晶表示パネル及び有機 E L (エレクトロルミネッセンス) パネルを例に挙げ、それぞれの画素構造に本発明を適用した例を示す。なお、有機 E L 表示パネルは、有機ライトエミッティングダイオード表示パネル (O L E D) と呼ばれる場合もあるが、同一の対象を指す。

【0 1 6 0】

図 3 5 (A) は液晶表示パネルの画素構造の一例であり、図 3 5 (A) において、ゲート線 5 0 1 及びデータ線 5 0 2 の交差部にはスイッチング素子として T F T 5 0 3 が設けられる。そして、T F T 5 0 3 の一端はデータ線 5 0 2 に接続され、他端は保持容量 (C s) 5 0 4 及び液晶素子 5 0 5 に接続される。当該構成は、実施の形態 3 で説明した液晶表示装置の画素構造と同一であり、本発明は、T F T 5 0 3 の形成及び保持容量 5 0 4 の形成において、非常に有用である。即ち、特に液晶表示パネルが透過型である場合には、開口率を大きくするために素子サイズの縮小が必須であるところ、実施の形態 3 で説明したように、保持容量 5 0 4 は、占有面積が小さいながらも高密度に電荷を蓄積することができる。

10

【0 1 6 1】

また、図 3 5 (B) は有機 E L 表示パネルの画素構造の一例であり、図 3 5 (B) において、ゲート線 5 1 1 及びデータ線 5 1 2 の交差部にはスイッチング素子としてスイッチング T F T 5 1 3 が設けられる。そして、スイッチング T F T 5 1 3 の一端はデータ線 5 1 2 に接続され、他端は保持容量 (C s) 5 1 4 及び駆動 T F T 5 1 5 のゲートに接続される。この駆動 T F T 5 1 5 のドレインは発光素子 5 1 6 に接続され、ソースは電源線 5 1 7 に接続される。当該構成において、本発明を実施して得た薄膜トランジスタは、スイッチング T F T 5 1 3 としても駆動 T F T 5 1 5 としても用いることができる。また、実施の形態 4 で説明したように、保持容量 5 1 4 は、占有面積が小さいながらも高密度に電荷を蓄積することができる。

20

【0 1 6 2】

なお、有機 E L 表示パネルの回路構造は、さらに様々な例があるが、どのような回路構造であっても本発明を適用することが可能である。具体的には、電源線 5 1 7 を定電圧に保持する駆動方法であっても良いし、定電流に保持する駆動方法であっても良い。また、本出願人による特開 2 0 0 1 - 3 4 3 9 3 3 または特願 2 0 0 1 - 2 8 9 9 8 3 に記載される画素構造に適用することも可能である。

30

【0 1 6 3】

以上のように、本発明は、基板上に容量素子を形成する必要がある半導体装置、特に画素部を有する表示パネルにおいて非常に有用な技術であり、上述した二つの例に限らず、さらに様々な形態の半導体装置に適用することができる。なお、本実施の形態は、実施の形態 1 ~ 6 のいずれの構成とも組み合わせが可能である。

【0 1 6 4】

[実施の形態 1 2]

本実施の形態では、本発明の半導体装置としてダイナミックランダムアクセスメモリ (D R A M) 及び容量型 D A コンバータ (C - D A C) を例に挙げ、それぞれの回路構成に本発明を適用した例を示す。

40

【0 1 6 5】

図 3 6 (A) は D R A M の回路構成の一例であり、図 3 6 (A) において、ワード線 5 2 1 及びビット線 5 2 2 の交差部にはスイッチング素子として T F T 5 2 3 が設けられる。そして、T F T 5 2 3 の一端はビット線 5 2 2 に接続され、他端は保持容量 (C s) 5 2 4 に接続される。当該構成は、実施の形態 3 で説明した液晶表示装置の画素構造に似ており、実際には画素のように集積化してメモリ回路を構成する。本発明は、T F T 5 2 3 の形成及び保持容量 5 2 4 の形成において、非常に有用である。即ち、メモリの小型化が要求されている現状を鑑みると、如何に専有面積を小さくするかが集積化の鍵であるところ、実施の形態 4 で説明したように、保持容量 5 2 4 は、占有面積が小さいながらも高密度

50

に電荷を蓄積することができる。

【0166】

また、図36(B)はC-DACの回路構成の一例であり、3ビット分(D0、D1、D2)の入力線に対応した回路構成となっている。1ビット分について説明すると、入力線531に対応して、インバータ532、二つのトランスファゲート533及び容量素子534を基本構成とする回路が設けられた構成となっている。これら3ビット分の入力線に対応する基本回路には、それぞれ容量素子534~536が設けられ、容量素子534の容量をCで表すと、容量素子535の容量は2C、容量素子536の容量は4Cで表される関係にある。

【0167】

そして、D0、D1及びD2のそれぞれの入力線に入力されたデジタル信号は、最終的に出力線537からアナログ信号として出力される。なお、538はインバータとトランスファゲートを組み合わせるリセット回路である。

【0168】

このようなC-DAC回路を構成した場合、容量素子534~536は、電極間距離も等しく、誘電体の比誘電率も等しくなるため、容量をC、2C及び4Cの関係とするには容量が大きくなるほど容量素子の占有面積を大きくする他ない。このような場合に本発明を実施して容量素子を得ることができれば、占有面積の増大を防ぎながら必要十分な容量を確保することができ、高集積化されたC-DAC回路を得ることが可能となる。

【0169】

以上のように、本発明は、基板上に容量素子を形成する必要がある半導体装置、特に容量を用いたメモリを有する表示装置においても非常に有用な技術であり、上述した二つの例に限らず、さらに様々な形態の半導体装置に適用することができる。なお、本実施の形態は、実施の形態1~7のいずれの構成とも組み合わせが可能である。特に、実施の形態7に示した半導体装置において、同一基板上に画素部、駆動回路部及びメモリ部を形成する際に本発明は非常に有用である。

【0170】

[実施の形態13]

本発明は様々な半導体装置に適用できるものであり、実施の形態1乃至12に基づいて作製される表示パネルの形態を説明する。なお、本実施の形態に示す表示パネルの具体例としては、液晶表示パネル、EL(エレクトロルミネセンス)表示パネル、FED(フィールドエミッションディスプレイ)用表示パネルといった半導体素子としてトランジスタを用いる表示パネルが挙げられる。勿論、これら表示パネルは、モジュールとして市場に流通するものを含む。

【0171】

図18は基板900には画素部902、ゲート信号側駆動回路901a、901b、データ信号側駆動回路901c、入出力端子部908、配線又は配線群917が備えられている。

【0172】

シールパターン940は、対向基板920と基板900との間に密閉空間を作るためのパターンであり、液晶表示パネルなら液晶を封入し、ELパネルならEL材料(特に有機EL材料)を外気から保護する役割を果たす。ゲート信号側駆動回路901a、901b、データ信号側駆動回路901c及び当該駆動回路部と入力端子とを接続する配線又は配線群917と一部が重なっていても良い。このようにすると、表示パネルの額縁領域(画素部の周辺領域)の面積を縮小させることができる。外部入力端子部には、FPC(フレキシブルプリントサーキット)936が固着されている。

【0173】

さらに、本発明を実施して得たトランジスタを用いて各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ/DSP(Digital Signal Processor)、グラフィクス用LSI、暗号LSI、アンプなどが形成されたチップ950が実装されてい

10

20

30

40

50

も良い。これらの機能回路は、画素部 902、ゲート信号側駆動回路 901a、901b、データ信号側駆動回路 901c とは異なるデザインルールで形成されるものであり、具体的には 1 μ m 以下のデザインルールが適用される。なお、上記外部入力端子部やチップ 950 は樹脂（モールド樹脂等）937 によって保護しておくが良い。また、実装の方法に限定はなく、TAB テープを用いた方式や COG（チップオンガラス）方式などが適用することができる。

【0174】

なお、本実施の形態において、トランジスタのゲート構造としては、図 13（A）、（B）などが適している。例えば、実施の形態 3 乃至 4 で示すトランジスタは画素部 902 のスイッチング素子として、さらにゲート信号側駆動回路 901a、901b、データ信号側駆動回路 901c を構成する能動素子として適用することができる。勿論、本実施の形態は、本発明を実施して得た表示パネルの一例を示すものであり、図 18 の構成に限定されるものではない。

【0175】

[実施の形態 14]

本実施の形態では、可撓性を有する基体（典型的には、プラスチック基体やプラスチックフィルム）を支持基体として用い、本発明を実施して半導体装置を作製した例を示す。なお、基体上に形成される各回路構成については、実施の形態 13 において図 18 を用いて説明したような構成を選択することが可能である。さらに、可撓性を有する基体を用いた半導体装置は、厚みが薄く軽量であるということに加えて、曲面を有するディスプレイや、ショーウィンドウ等などに応用することができる。よって、その用途は携帯機器のみに限られず、応用範囲は多岐にわたる。

【0176】

ところで、基体が非平面の場合、課題となるのは、曲率をどこまで高められるかということである。基体の曲率を高めていくと、基体上に成膜された絶縁膜に生じる応力によって、該絶縁膜上に形成される半導体素子が、所望の特性を得られなくなるという事態が生じる。特に絶縁膜の厚さが増してくるとその傾向が強い。

【0177】

従って、本実施の形態のように、本発明を可撓性基体に適用する場合においては、直線状のストライプパターンで延在する絶縁膜の長手方向（図 2（A）における Y 軸方向）と、基体の曲面における母線の長手方向とを等しくすることが好ましい。勿論、基体の曲面における母線の長手方向は半導体装置の用途によって異なるため、半導体装置を電子装置等に組み込んだり、ショーウィンドウに貼り合わせたりする際に、上述の点を意識して使用することが好ましいという意味である。

【0178】

図 37 は、本発明の実施により可撓性を有する基体を用いて作製された半導体装置を湾曲させた様子を示す。基体 601 には、画素部 602、走査線駆動回路 603 及び信号線駆動回路 604 が形成されている。基体 601 には、後の工程における処理温度に耐え得る素材を用いる。代表的には、PET（ポリエチレンテレフタレート）、PEI（ポリエチレンサルファイト）、PC（ポリカーボネート）もしくは PEN（ポリエチレンナフタレート）を用いれば良い。特に、PC は耐熱性が高く、有用である。

【0179】

走査線駆動回路 603 及び信号線駆動回路 604 において、直線状のストライプパターンで延在する絶縁膜 605 のそれぞれの間に設けられた凹部には、本発明の実施により得られた第 1 の結晶性半導体領域を用いたチャネル形成領域を有する薄膜トランジスタが形成されている。そして、直線状のストライプパターンで延在する絶縁膜 605 の長手方向と、基体 601 の曲面における母線の長手方向とが矢印で示す方向に一致している。このようにすることで、上述の応力を分散させることができ、薄膜トランジスタへの応力の影響を軽減することができる。

【0180】

なお、本実施の形態は、半導体装置の一例であり、実施の形態 1 ~ 1 3 と自由に組み合わせることで実施することが可能である。また、組み合わせによって他の実施の形態の効果を損なうものではなく、結晶性の良い半導体膜を形成することが困難な可撓性基体上において、本発明を実施する技術的意義は大きいと言える。

【 0 1 8 1 】

[実施の形態 1 5]

本発明を用いて様々な電子装置を完成させることができる。その一例は、携帯情報端末(電子手帳、モバイルコンピュータ、携帯電話など)、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ受像器、携帯電話などが挙げられる。それらの一例を図 1 9 に示す。なお、ここで示す電子装置はごく一例であり、これらの用途に限定するものではない。

10

【 0 1 8 2 】

図 1 9 (A) は本発明を適用してテレビ受像器を完成させる一例であり、筐体 3 0 0 1、支持台 3 0 0 2、表示部 3 0 0 3 などにより構成されている。本発明により作製されるトランジスタは表示部 3 0 0 3 の他に、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用 L S I など様々な集積回路がガラス上に形成し組み込むことができ、本発明によりテレビ受像器を完成させることができる。

【 0 1 8 3 】

図 1 9 (B) は本発明を適用してビデオカメラを完成させた一例であり、本体 3 0 1 1、表示部 3 0 1 2、音声入力部 3 0 1 3、操作スイッチ 3 0 1 4、バッテリー 3 0 1 5、受像部 3 0 1 6 などにより構成されている。本発明により作製されるトランジスタは表示部 3 0 1 2 の他に、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用 L S I など様々な集積回路がガラス上に形成し組み込むことができ、本発明によりビデオカメラを完成させることができる。

20

【 0 1 8 4 】

図 1 9 (C) は本発明を適用してノート型のパーソナルコンピュータを完成させた一例であり、本体 3 0 2 1、筐体 3 0 2 2、表示部 3 0 2 3、キーボード 3 0 2 4 などにより構成されている。本発明により作製されるトランジスタは表示部 3 0 2 3 の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用 L S I、暗号 L S I など様々な集積回路がガラス上に形成し組み込むことができ、本発明によりパーソナルコンピュータを完成させることができる。

30

【 0 1 8 5 】

図 1 9 (D) は本発明を適用して P D A (Personal Digital Assistant) を完成させた一例であり、本体 3 0 3 1、スタイラス 3 0 3 2、表示部 3 0 3 3、操作ボタン 3 0 3 4、外部インターフェース 3 0 3 5 などにより構成されている。本発明により作製されるトランジスタは表示部 3 0 3 3 の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用 L S I、暗号 L S I など様々な集積回路がガラス上に形成し組み込むことができ、本発明により P D A を完成させることができる。

【 0 1 8 6 】

図 1 9 (E) は本発明を適用して音響再生装置を完成させた一例であり、具体的には車載用のオーディオ装置であり、本体 3 0 4 1、表示部 3 0 4 2、操作スイッチ 3 0 4 3、3 0 4 4 などにより構成されている。本発明により作製されるトランジスタは表示部 3 0 4 2 の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用 L S I、増幅回路など様々な集積回路がガラス上に形成し組み込むことができ、本発明によりオーディオ装置を完成させることができる。

40

【 0 1 8 7 】

図 1 9 (F) は本発明を適用してデジタルカメラを完成させた一例であり、本体 3 0 5 1、表示部(A) 3 0 5 2、接眼部 3 0 5 3、操作スイッチ 3 0 5 4、表示部(B) 3 0 5 5、バッテリー 3 0 5 6 などにより構成されている。本発明により作製されるトランジスタは表示部(A) 3 0 5 2 および表示部(B) 3 0 5 5 の他、各種論理回路、高周波回路、メモリ、

50

マイクロプロセッサ、メディアプロセッサ、グラフィクス用LSI、暗号LSIなど様々な集積回路がガラス上に形成し組み込むことができ、本発明によりデジタルカメラを完成させることができる。

【0188】

図19(G)は本発明を適用して携帯電話を完成させた一例であり、本体3061、音声出力部3062、音声入力部3063、表示部3064、操作スイッチ3065、アンテナ3066などにより構成されている。本発明により作製されるトランジスタは表示部3064の他、各種論理回路、高周波回路、メモリ、マイクロプロセッサ、メディアプロセッサ、グラフィクス用LSI、暗号LSI、携帯電話用LSIなど様々な集積回路がガラス上に形成し組み込むことができ、本発明により携帯電話を完成させることができる。

10

【0189】

[実施の形態16]

本実施の形態では、本発明の実施に用いられるレーザー照射装置の構成について、図20を用いて説明する。11はレーザー発振装置である。なお、図20では2台のレーザー発振装置を用いているが、レーザー発振装置はこの数に限定されず、3台でも4台でも良いし、それ以上であっても良い。

【0190】

また、レーザー発振装置11は、チラー12を用いてその温度を一定に保つようにしても良い。チラー12は必ずしも設ける必要はないが、レーザー発振装置11の温度を一定に保つことで、出力されるレーザー光のエネルギーが温度によってばらつくのを抑えることができる。

20

【0191】

また、14は光学系であり、レーザー発振装置11から出力された光路を変更したり、そのレーザービームの形状を加工したりして、レーザー光を集光することができる。さらに、図20のレーザー照射装置では、光学系14によって、複数のレーザー発振装置11から出力されたレーザー光のレーザービームを互いに一部を重ね合わせることで、合成することができる。

【0192】

なお、レーザー光を一次的に完全に遮蔽することができるAO変調器13を、被処理物である基板16とレーザー発振装置11との間の光路に設けても良い。また、AO変調器の代わりに、アテニュエーター（光量調整フィルタ）を設けて、レーザー光のエネルギー密度を調整するようにしても良い。

30

【0193】

また、被処理物である基板16とレーザー発振装置11との間の光路に、レーザー発振装置11から出力されたレーザー光のエネルギー密度を測定する手段（エネルギー密度測定手段）20を設け、測定したエネルギー密度の経時変化をコンピューター10において監視するようにしても良い。この場合、レーザー光のエネルギー密度の減衰を補うように、レーザー発振装置10からの出力を高めるようにしても良い。

【0194】

合成されたレーザービームは、スリット15を介して被処理物である基板16に照射される。スリット15は、レーザー光を遮ることが可能であり、なおかつレーザー光によって変形または損傷しないような材質で形成するのが望ましい。そして、スリット15はスリットの幅が可変であり、該スリットの幅によってレーザービームの幅を変更することができる。

40

【0195】

なお、スリット15を介さない場合の、レーザー発振装置11から発振されるレーザー光の基板16におけるレーザービームの形状は、レーザーの種類によって異なり、また光学系により成形することもできる。

【0196】

基板16はステージ17上に載置されている。図20では、位置制御手段18、19が、

50

被処理物におけるレーザービームの位置を制御する手段に相当しており、ステージ 17 の位置が、位置制御手段 18、19 によって制御されている。図 20 では、位置制御手段 18 が X 方向におけるステージ 17 の位置の制御を行っており、位置制御手段 19 は Y 方向におけるステージ 17 の位置制御を行う。

【0197】

また図 20 のレーザー照射装置は、メモリ等の記憶手段及び中央演算処理装置を兼ね備えたコンピューター 10 を有している。コンピューター 10 は、レーザー発振装置 151 の発振を制御し、レーザー光の走査経路を定め、なおかつレーザー光のレーザービームが定められた走査経路にしたがって走査されるように、位置制御手段 18、19 を制御し、基板を所定の位置に移動させることができる。

10

【0198】

なお、図 20 では、レーザービームの位置を、基板を移動させることで制御しているが、ガルバノミラー等の光学系を用いて移動させるようにしても良いし、その両方であってもよい。

【0199】

さらに図 20 では、コンピューター 10 によって、スリット 15 の幅を制御し、マスクのパターン情報に従ってレーザービームの幅を変更することができる。なおスリットは必ずしも設ける必要はない。

【0200】

さらにレーザー照射装置は、被処理物の温度を調節する手段を備えていても良い。また、レーザー光は指向性およびエネルギー密度の高い光であるため、ダンパーを設けて、反射光が不適切な箇所に照射されるのを防ぐようにしても良い。ダンパーは、反射光を吸収させる性質を有していることが望ましく、ダンパー内に冷却水を循環させておき、反射光の吸収により隔壁の温度が上昇するのを防ぐようにしても良い。また、ステージ 157 に基板を加熱するための手段（基板加熱手段）を設けるようにしても良い。

20

【0201】

なお、マーカーをレーザーで形成する場合、マーカー用のレーザー発振装置を設けるようにしても良い。この場合、マーカー用のレーザー発振装置の発振を、コンピューター 10 において制御するようにしても良い。さらにマーカー用のレーザー発振装置を設ける場合、マーカー用のレーザー発振装置から出力されたレーザー光を集光するための光学系を別途設ける。なおマーカーを形成する際に用いるレーザーは、代表的には YAG レーザー、CO₂ レーザー等が挙げられるが、無論この他のレーザーを用いて形成することは可能である。

30

【0202】

またマーカーを用いた位置合わせのために、CCD カメラ 21 を 1 台、場合によっては数台設けるようにしても良い。なお CCD カメラとは、CCD（電荷結合素子）を撮像素子として用いたカメラを意味する。また、マーカーを設けずに、CCD カメラ 21 によって絶縁膜または半導体膜のパターンを認識し、基板の位置合わせを行うようにしても良い。この場合、コンピューター 10 に入力されたマスクによる絶縁膜または半導体膜のパターン情報と、CCD カメラ 21 において収集された実際の絶縁膜または半導体膜のパターン情報とを照らし合わせて、基板の位置情報を把握することができる。この場合マーカーを別途設ける必要がない。

40

【0203】

また、基板に入射したレーザー光は該基板の表面で反射し、入射したときと同じ光路を戻す、いわゆる戻り光となるが、該戻り光はレーザの出力や周波数の変動や、ロッドの破壊などの悪影響を及ぼす。そのため、前記戻り光を取り除きレーザの発振を安定させるため、アイソレータを設置するようにしても良い。

【0204】

なお、図 20 では、レーザー発振装置を複数台設けたレーザー照射装置の構成について示したが、こうすることで光学系の設計が容易となるメリットがある。本発明は、非晶質半

50

導体膜の溶融に際して特に線状レーザー光を用いることがスループット向上の観点からも好ましい。しかしながら、長さの長い方向（図3におけるX軸方向）が長くなるとその光学設計が非常に精密になるため、複数の線状レーザー光を重ね合わせて用いることで光学設計の負担を軽減することができる。

【0205】

例えば、複数のレーザー発振装置から発振される複数のレーザー光を光学的に複合して一つの線状レーザー光を形成することが可能である。図21(A)に示したのは、個々のレーザー光の照射断面である。ここではレーザー光の照射領域が楕円形状となる場合を例に挙げているが、形状による違いはない。

【0206】

レーザー光の形状はレーザーの種類によって異なり、また光学系により成形することもできる。例えば、ラムダ社製のXeClエキシマレーザー（波長308nm、パルス幅30ns）L3308から射出されたレーザー光の形状は、10mm×30mm（共にビームプロファイルにおける半値幅）の矩形状である。また、YAGレーザーから射出されたレーザー光の形状は、ロッド形状が円筒形であれば円状となり、スラブ型であれば矩形状となる。このようなレーザー光を光学系により、さらに成形することにより、所望の大きさのレーザー光をつくることもできる。

【0207】

図21(B)に図21(A)に示したレーザー光の長軸方向（X軸方向）におけるレーザー光のエネルギー密度の分布を示す。図21(A)に示すレーザー光は、図21(B)におけるエネルギー密度のピーク値の $1/e^2$ のエネルギー密度を満たしている領域に相当する。レーザー光が楕円形状であるレーザー光のエネルギー密度の分布は、楕円の中心Oに向かうほど高くなっている。このように図21(A)に示したレーザー光は、中心軸方向におけるエネルギー密度がガウス分布に従っており、エネルギー密度が均一だと判断できる領域が狭くなる。

【0208】

次に、図21(A)に示したレーザー光を二つ合成したときの線状レーザー光の照射断面形状を図21(C)に示す。なお、図21(C)では二つのレーザー光を重ね合わせることで1つの線状のレーザー光を形成した場合について示しているが、重ね合わせるレーザー光の数はこれに限定されない。

【0209】

図21(C)に示すように、各レーザー光は、各楕円の長軸が一致し、なおかつ互いにレーザー光の一部が重なることで合成され、1つの線状レーザー光30が形成されている。なお以下、各楕円の中心Oを結ぶことで得られる直線をレーザービーム30の中心軸とする。

【0210】

図21(D)に、図21(C)に示した合成後の線状レーザー光の中心軸y方向におけるエネルギー密度の分布を示す。なお、図21(C)に示すレーザー光は、図21(B)におけるエネルギー密度のピーク値の $1/e^2$ のエネルギー密度を満たしている領域に相当する。合成前の各レーザー光が重なり合っている部分において、エネルギー密度が加算される。例えば図示したように重なり合ったレーザー光のエネルギー密度L1とL2を加算すると、個々のレーザー光のエネルギー密度のピーク値L3とほぼ等しくなり、各楕円の中心Oの間においてエネルギー密度が平坦化される。

【0211】

なお、L1とL2を加算するとL3と等しくなるのが理想的だが、現実的には必ずしも等しい値にはならない。L1とL2を加算した値とL3との値のずれの許容範囲は、設計者が適宜設定することが可能である。

【0212】

レーザー光を単独で用いると、エネルギー密度がガウス分布に従っているので、絶縁膜の平坦な部分に接している半導体膜全体に均一なエネルギー密度のレーザー光を照射するこ

10

20

30

40

50

とが難しい。しかし、図 2 1 (D) からわかるように、複数のレーザー光を重ね合わせてエネルギー密度の低い部分を互いに補い合うようにすることで、複数のレーザー光を重ね合わせないで単独で用いるよりも、エネルギー密度の均一な領域が拡大され、半導体膜の結晶性を効率良く高めることができる。

【 0 2 1 3 】

なお、B - B'、C - C'におけるエネルギー密度の分布は、B - B'の方がC - C'よりも弱冠小さくなっているが、ほぼ同じ大きさとみなすことができ、合成前のレーザー光のピーク値の $1/e^2$ のエネルギー密度を満たしている領域における合成された線状レーザー光の形状は、線状と言って差し支えない。

【 0 2 1 4 】

なお、合成された線状レーザー光 3 0 の照射領域の外縁近傍にはエネルギー密度の低い領域が存在する。当該領域を用いると結晶性を却って損なう可能性もあるため、図 2 1 においてスリット 1 5 を用いたように、線状レーザー光の外縁を用いない方が好ましい形態と言える。

【 0 2 1 5 】

本実施の形態で説明したレーザー照射装置は、本発明のレーザー光照射を実施するにあたって用いることができ、実施の形態 1 ~ 1 0 のいずれの形態を実施するに際しても使用することができる。また、合成して線状レーザー光を得るメリットはあるものの光学系やレーザー発振装置のコストは増加してしまうため、1 台のレーザー発振装置及び 1 組みの光学系で所望の線状レーザー光を得ることができれば、そのようなレーザー照射装置を本発明の実施に使用することに何ら問題はない。

【 0 2 1 6 】

【実施例】

[実施例 1]

本実施例では、本発明を実施して得た結晶性半導体膜を示す。なお、本実施例は、実施の形態 2 及び 3 に従って結晶化工程を行ったので、図 6 ~ 8 を参照して説明する。

【 0 2 1 7 】

本実施例では、図 6 における第 1 絶縁膜 3 0 2 として、5 0 n m の厚さの窒酸化珪素膜を用い、第 2 絶縁膜 3 0 3 として、2 0 0 n m の厚さの酸窒化珪素膜を用いた。この場合、第 2 絶縁膜 3 0 3 をエッチングした際に下地の第 1 絶縁膜 3 0 2 もエッチングされてしまったため、結果的に図 1 における段差 d に相当する高さは 2 5 0 n m となった。また、第 2 絶縁膜 3 0 3 の幅 (図 1 における W 1 に相当する) は 0 . 5 μ m とし、隣接間距離 (図 1 における W 2 に相当する) は 0 . 5 μ m とした。

【 0 2 1 8 】

また、第 2 絶縁膜 3 0 3 上には第 3 絶縁膜 3 0 5 として 2 0 n m の厚さの酸窒化珪素膜を設けた後、大気解放せずに連続的に非晶質半導体膜 3 0 6 として、1 5 0 n m の厚さの非晶質珪素膜を形成した。また、非晶質珪素膜は、実施の形態 2 の結晶化技術を用いて結晶化した。具体的には、1 0 p p m の酢酸ニッケル水溶液を非晶質珪素膜上に保持した状態で 5 5 0 4 時間の加熱処理を行って結晶化した後、線状のレーザー光を照射した。当該線状レーザー光は、連続発振モードの Y V O₄ レーザー発振器を用い、その第 2 高調波 (波長 5 3 2 n m) の出力 5 . 5 W を光学系にて線状レーザー光に集光し、室温で 5 0 c m / s e c の速度で走査した。

【 0 2 1 9 】

図 2 5 (A) は、結晶性珪素膜 3 0 7 を形成した状態 (図 8 に示す状態) の T E M (透過型電子顕微鏡) 写真であり、図 2 5 (B) はその模式図である。第 1 絶縁膜 3 0 2 と第 2 絶縁膜 3 0 3 との積層体は、結晶性珪素膜 3 0 7 の下に完全に埋まった状態で存在している。

【 0 2 2 0 】

図 2 6 (A) は、図 2 5 (A) の断面を観察した断面 T E M 写真であり、図 2 6 (B) はその模式図である。ストライプパターンで形成された第 2 絶縁膜 3 0 3 の間 (凹部) には

、充填されるように結晶性珪素膜 307a が形成され、かつ、第 2 絶縁膜 303 の上面部（凸部）には結晶性珪素膜 307b が形成されている。

【0221】

図 27（A）は、図 26（A）の断面を拡大観察した断面 TEM 写真であり、図 27（B）はその模式図である。当該写真では、第 3 絶縁膜 305 が観察される。結晶性珪素膜 307a の内部には全く結晶粒界や欠陥らしきものが観察されず、極めて高い結晶性を有していることが判る。

【0222】

本発明は、結晶性の良好な結晶性珪素膜 307a をチャネル形成領域として用い、かつ、結晶性の劣る結晶性珪素膜 307b を積極的に電極または配線として用いることにより高速動作が可能で電流駆動能力の高く、且つ複数の素子間においてばらつきの小さい薄膜トランジスタ又は該薄膜トランジスタ群を高い集積度で集積して構成される半導体装置を提供することができる。

10

【0223】

[実施例 2]

本実施例では、図 1 に示した第 2 絶縁膜 103 ~ 105 を形成するにあたって、ガラス基板をエッチングストッパーとして用いて第 2 絶縁膜 103 ~ 105 上に第 1 絶縁膜に相当する絶縁膜を形成する例を示す。

【0224】

図 39 において、まずガラス基板 851 上に酸化珪素又は酸窒化珪素で第 2 絶縁膜 853 ~ 895 を、10 ~ 3000 nm、好ましくは 100 ~ 2000 nm の厚さで直線状のストライプパターンに形成する。詳細は、実施の形態 1 と同様である。エッチングの方法としては、緩衝フッ酸を用いたエッチング、又は CHF_3 を用いたドライエッチングにより行う。本実施例では、 CHF_3 ガスを用いたドライエッチングを用いる。この場合、ガス流量は 30 ~ 40 sccm、反応圧力は 2.7 ~ 4.0 kPa、印加電力は 500 W、基板温度は 20 とすればよい。

20

【0225】

また、本実施例の場合、ガラス基板 851 としては、第 2 絶縁膜（酸化珪素膜）との選択比が高い材質（例えばコーニング社製 1737 ガラス基板等）を用いることが好ましい。選択比が高ければ第 2 絶縁膜 853 ~ 855 を形成するとき、ガラス基板 851 をエッチングストッパーとして用いることが可能だからである。

30

【0226】

そして、第 2 絶縁膜 853 ~ 855 を形成したら、その上を窒化珪素、酸窒化珪素、窒酸珪素、またはこれらの積層膜からなる第 1 絶縁膜 852 で覆い、さらにその上に非晶質半導体膜 856 を形成したのが、図 39（B）の状態である。本実施例では、第 2 絶縁膜の上に、窒酸化珪素膜と酸窒化珪素膜とを第 1 絶縁膜として積層し、その上に非晶質半導体膜を形成する。これら第 1 絶縁膜 852、非晶質半導体膜 856 の詳細は、実施の形態 1 の記載を参照にすればよい。また、図 39（B）以降の工程は、実施の形態 1 に従えばよいのでここでの説明は省略する。

【0227】

本実施例によれば、ガラス基板 851 と第 2 絶縁膜 853 ~ 855 との選択比を十分高くすることが可能であるため、第 2 絶縁膜 853 ~ 855 を直線状のストライプパターンに形成する際のプロセスマージンが向上する。また、第 2 絶縁膜 853 ~ 855 の下端部におけるえぐれ等の問題も起こることがなく平坦性も向上する。

40

【0228】

[実施例 3]

本実施例では、図 1 に示した第 2 絶縁膜 103 ~ 105 を形成するにあたって、ガラス基板上を第 2 絶縁膜 103 ~ 105 が覆って形成し、その上に第 1 絶縁膜に相当する絶縁膜を形成する例を示す。

【0229】

50

図38において、まずガラス基板951上に酸化珪素又は酸窒化珪素で第2絶縁膜953～955を、10～3000nm、好ましくは100～2000nmの厚さで形成する。そして、第2絶縁膜をガラス基板上に直線状のストライプパターンに形成する。その時、第2絶縁膜を、ガラス基板まで達してエッチングするのではなく、ガラス基板上にある程度厚さを残してエッチングする。詳細は、実施の形態1と同様である。エッチングの方法としては、緩衝フッ酸を用いたエッチング、又は CHF_3 を用いたドライエッチングにより行う。本実施例では、 CHF_3 ガスを用いたドライエッチングを用いる。この場合、ガス流量は30～40sccm、反応圧力は2.7～4.0kPa、印加電力は500W、基板温度は20℃とすればよい。

【0230】

そして、第2絶縁膜953～955を形成したら、その上を窒化珪素、酸窒化珪素、窒化珪素、またはこれらの積層膜からなる第1絶縁膜952で覆い、さらにその上に非晶質半導体膜956を形成したのが、図38(B)の状態である。本実施例では、第2絶縁膜の上に、窒化珪素膜と酸窒化珪素膜とを第1絶縁膜として積層し、その上に非晶質半導体膜を形成する。これら第1絶縁膜952、非晶質半導体膜956の詳細は、実施の形態1の記載を参照にすればよい。また、図38(B)以降の工程は、実施の形態1に従えばよいのでここでの説明は省略する。

【0231】

本実施例によれば、ガラス基板951は第2絶縁膜953～955に覆われているため、酸窒化珪素等の第2絶縁膜によって、ナトリウム(Na)に対するブロッキング効果が期待でき、ガラス基板からの汚染対策として有効である。

【発明の効果】

以上説明したように、絶縁膜により凹凸形状を有する直線状のストライプパターンを形成し、その上に非晶質半導体膜を堆積し、レーザー光の照射により熔融状態を経て結晶化させることにより凹部に半導体を流し込み凝固させ、凹部以外の領域に結晶化に伴う歪み又は応力を集中させることができ、結晶粒界など結晶性の悪い領域を選択的に形成することが可能となる。

【0232】

そして、トランジスタなどの半導体素子、特にそのチャネル形成領域の場所を指定して、結晶粒界が存在しない結晶性半導体膜を形成することができる。これにより不用意に介在する結晶粒界や結晶欠陥により特性がばらつく要因を無くすことができ、特性ばらつきの小さいトランジスタ又はトランジスタ素子群を形成することができる。

【0233】

以上のように、本発明は、結晶性の良好な結晶半導体膜をチャネル形成領域として用い、かつ、結晶性の劣る結晶性半導体膜を積極的に電極または配線として用いることにより高速動作が可能で電流駆動能力が高く、且つ複数の素子間においてばらつきの小さい半導体素子又は該半導体素子群を高い集積度で集積して構成される半導体装置を提供することができる。

【0234】

さらに、高速動作が可能で電流駆動能力が高く、且つ複数の素子間においてばらつきの小さい半導体素子を形成すると同時に、小さい占有面積で高密度な電荷保持能力を有する保持容量を形成することが可能なため、容量素子を用いる必要のある半導体装置において、メモリにおける集積度の向上や画素部における有効表示領域の向上といった効果を奏することが可能である。

【図面の簡単な説明】

【図1】 本発明の結晶化方法を説明する斜視図。

【図2】 本発明の結晶化方法を説明する斜視図。

【図3】 本発明で結晶化方法を説明する斜視図。

【図4】 本発明の結晶化方法を説明する斜視図。

【図5】 結晶化における開口部の形状と結晶性半導体膜の形態との関係を説明する縦断

10

20

30


40

50


面図。

- 【図 6】 本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
- 【図 7】 本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
- 【図 8】 本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
- 【図 9】 本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
- 【図 10】 本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
- 【図 11】 本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
- 【図 12】 本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
- 【図 13】 本発明のトランジスタにおいて適用することができるゲート構造の一例を示す縦断面図。 10
- 【図 14】 本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
- 【図 15】 本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
- 【図 16】 本発明のトランジスタの作製工程を説明する縦断面図。
- 【図 17】 本発明のトランジスタの作製工程を説明する縦断面図。
- 【図 18】 本発明の半導体装置の外観図の一例を示す図。
- 【図 19】 本発明の電子装置の具体例を示す図。
- 【図 20】 本発明の実施に使用するレーザー照射装置を示す図。
- 【図 21】 本発明の実施に使用するレーザー光の構成を示す図。
- 【図 22】 本発明を実施して得た結晶性珪素膜のセコ・エッチング後の上面を観察した T E M 写真及びその模式図。 20
- 【図 23】 本発明を実施して得た結晶性珪素膜のセコ・エッチング後の上面を観察した T E M 写真及びその模式図。
- 【図 24】 凹部に形成された結晶の配向を示す E B S P マッピングデータ。
- 【図 25】 本発明を実施して得た結晶性珪素膜の上面を観察した T E M 写真及びその模式図。
- 【図 26】 本発明を実施して得た結晶性珪素膜の断面を観察した T E M 写真及びその模式図。
- 【図 27】 本発明を実施して得た結晶性珪素膜の断面を観察した T E M 写真及びその模式図。
- 【図 28】 本発明のトランジスタの作製工程を説明する上面図及び縦断面図。 30
- 【図 29】 本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
- 【図 30】 本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
- 【図 31】 本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
- 【図 32】 本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
- 【図 33】 本発明を実施して得た保持容量の断面図及び模式図。
- 【図 34】 本発明のトランジスタの作製工程を説明する上面図及び縦断面図。
- 【図 35】 本発明の半導体装置の一例を示す図。
- 【図 36】 本発明の半導体装置の一例を示す図。
- 【図 37】 本発明の半導体装置の外観図の一例を示す図。
- 【図 38】 本発明の結晶化方法を説明する斜視図。 40
- 【図 39】 本発明の結晶化方法を説明する斜視図。


【図 1】




【図 2】








【図 3】





【図 4】




【図 5】

(A) $d < t_{02}$, $W1, W2$ が $1\mu m$ と同程度かそれ以下(B) $d \sim t_{02}$, $W1, W2$ が $1\mu m$ と同程度かそれ以下(C) $d \sim t_{02}$, $W1, W2$ が $1\mu m$ と同程度か若干大きい(D) $d \sim t_{02}$, $W1, W2$ が $1\mu m$ よりも大きい(E) $d > t_{02}$, $W1, W2$ が $1\mu m$ と同程度かそれ以下


【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】




【図 13】




【図 14】




【図 15】




【図 16】




【図 17】




【 図 1 8 】




【 図 1 9 】




【 図 2 0 】




【 図 2 1 】



【図 22】




(A)




(B)

【図 23】




(A)





(B)

【図 24】




Laser scan direction [100]




試料: MA467#12
段差: L/S=0.50/0.50μm

【図 25】




(A)




(B)


【図 26】




【図 27】




【図 28】




【図 29】




【図 30】




【図 31】




【図 32】




【図 33】




【図 3 4】




【図 3 5】




【図 3 6】




【図 3 7】



【図 38】



【図 39】



フロントページの続き

- (72)発明者 加藤 清
神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究所内
- (72)発明者 磯部 敦生
神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究所内
- (72)発明者 宮入 秀和
神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究所内
- (72)発明者 須沢 英臣
神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究所内
- (72)発明者 塩野入 豊
神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究所内
- (72)発明者 三宅 博之
神奈川県厚木市長谷 3 9 8 番地 株式会社半導体エネルギー研究所内

審査官 綿引 隆

- (56)参考文献 特開 2 0 0 1 - 2 3 0 4 2 0 (J P , A)
特開昭 5 8 - 0 5 6 4 5 7 (J P , A)
特開昭 6 1 - 2 4 1 9 0 9 (J P , A)
特開平 0 8 - 2 8 8 1 5 (J P , A)
特開平 1 1 - 0 6 8 1 1 3 (J P , A)
特開平 0 6 - 2 4 4 2 0 7 (J P , A)
特開平 1 1 - 1 2 1 7 5 3 (J P , A)
特開 2 0 0 0 - 0 6 8 5 2 0 (J P , A)

(58)調査した分野(Int.Cl. , D B 名)

H01L 21/20
H01L 21/336
H01L 29/786