

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4522904号  
(P4522904)

(45) 発行日 平成22年8月11日(2010.8.11)

(24) 登録日 平成22年6月4日(2010.6.4)

(51) Int.Cl.

F I

H O 1 L 21/336 (2006.01)

H O 1 L 29/78 6 1 6 A

H O 1 L 29/786 (2006.01)

H O 1 L 29/78 6 1 7 J

H O 1 L 29/78 6 1 7 K

H O 1 L 29/78 6 1 7 L

請求項の数 4 (全 40 頁)

(21) 出願番号 特願2005-114330 (P2005-114330)  
 (22) 出願日 平成17年4月12日(2005.4.12)  
 (65) 公開番号 特開2005-333118 (P2005-333118A)  
 (43) 公開日 平成17年12月2日(2005.12.2)  
 審査請求日 平成20年2月28日(2008.2.28)  
 (31) 優先権主張番号 特願2004-122388 (P2004-122388)  
 (32) 優先日 平成16年4月19日(2004.4.19)  
 (33) 優先権主張国 日本国(JP)

(73) 特許権者 000153878  
 株式会社半導体エネルギー研究所  
 神奈川県厚木市長谷398番地  
 (72) 発明者 神野 洋平  
 神奈川県厚木市長谷398番地 株式会社  
 半導体エネルギー研究所内  
 (72) 発明者 渡辺 康子  
 神奈川県厚木市長谷398番地 株式会社  
 半導体エネルギー研究所内

審査官 綿引 隆

最終頁に続く

(54) 【発明の名称】 半導体装置の作製方法

(57) 【特許請求の範囲】

【請求項1】

半導体層を形成し、前記半導体層上に液滴吐出法にて第1のレジストマスクを形成し、前記第1のレジストマスクを用いて、前記半導体層をエッチングして島状の半導体層にし、前記第1のレジストマスクを除去し、前記島状の半導体層上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に液滴吐出法にて第1のゲート電極層を形成し、前記第1のゲート電極層上に接して、液滴吐出法にて、前記第1のゲート電極層よりも幅の狭い第2のゲート電極層を形成し、前記島状の半導体層中に不純物をドーピングして、前記島状の半導体層中にソース領域、2つのLDD領域、ドレイン領域及びチャネル形成領域を形成し、前記第1のゲート電極層、前記第2のゲート電極層及び前記ゲート絶縁膜を覆って窒化珪素膜又は酸化珪素膜を形成し、前記窒化珪素膜又は前記酸化珪素膜上に層間絶縁膜を形成し、前記層間絶縁膜上に第2のレジストマスクを形成し、前記第2のレジストマスクを用いて、前記層間絶縁膜をエッチングして、前記ソース領域及び前記ドレイン領域とのコンタクトホールを形成し、前記第2のレジストマスクを除去し、

10

20

前記コンタクトホールに液滴吐出法にてソース電極及びドレイン電極を形成し、  
前記２つのＬＤＤ領域のうち、一方は前記チャネル形成領域と前記ソース領域との間に  
接して形成され、他方は前記チャネル形成領域と前記ドレイン領域との間に接して形成さ  
れ、

前記２つのＬＤＤ領域は、前記第２のゲート電極と重なっておらず、前記第１のゲート  
電極層と重なっていることを特徴とする半導体装置の作製方法。

【請求項２】

半導体層を形成し、  
前記半導体層上に液滴吐出法にて第１のレジストマスクを形成し、  
前記第１のレジストマスクを用いて、前記半導体層をエッチングして島状の半導体層に  
し、

前記第１のレジストマスクを除去し、  
前記島状の半導体層上にゲート絶縁膜を形成し、  
前記ゲート絶縁膜上に液滴吐出法にてゲート電極層を形成し、  
前記ゲート電極層上の中央部に、液滴吐出法にて第２のレジストマスクを形成し、  
前記第２のレジストマスクを用いて、前記ゲート電極の側部をエッチングして、テーパ  
ー状の側面を有するゲート電極層を形成し、

前記島状の半導体層に不純物を導入することにより、前記島状の半導体層中にソース領  
域、２つのＬＤＤ領域、ドレイン領域及びチャネル形成領域を形成し、

前記第２のレジストマスクを除去し、  
前記ゲート電極層及び前記ゲート絶縁膜を覆って窒化珪素膜又は酸化珪素膜を形成し、  
前記窒化珪素膜又は前記酸化珪素膜上に層間絶縁膜を形成し、  
前記層間絶縁膜上に第３のレジストマスクを形成し、  
前記第３のレジストマスクを用いて、前記層間絶縁膜をエッチングして、前記ソース領  
域及び前記ドレイン領域とのコンタクトホールを形成し、

前記第３のレジストマスクを除去し、  
前記コンタクトホールに液滴吐出法にてソース電極及びドレイン電極を形成し、  
前記２つのＬＤＤ領域のうち、一方は前記チャネル形成領域と前記ソース領域との間に  
接して形成され、他方は前記チャネル形成領域と前記ドレイン領域との間に接して形成さ  
れ、

前記２つのＬＤＤ領域は、前記ゲート電極と、前記テーパー状の領域のみににおいて重な  
っていることを特徴とする半導体装置の作製方法。

【請求項３】

半導体層を形成し、  
前記半導体層上に液滴吐出法にて第１のレジストマスクを形成し、  
前記第１のレジストマスクを用いて、前記半導体層をエッチングして島状の半導体層に  
し、

前記第１のレジストマスクを除去し、  
前記島状の半導体層上にゲート絶縁膜を形成し、  
前記ゲート絶縁膜上に液滴吐出法にてゲート電極層を形成し、  
前記ゲート電極層上の中央部に液滴吐出法にて耐熱性を有する絶縁物を形成し、  
前記ゲート電極層を酸素及び窒素を含む雰囲気中で加熱することにより、前記絶縁物が  
形成されていない部分のゲート電極層の膜厚を薄くし、異なる膜厚を有するゲート電極層  
とし、

前記島状の半導体層中に不純物をドーピングして、前記島状の半導体層中にソース領域  
、２つのＬＤＤ領域、ドレイン領域及びチャネル形成領域を形成し、

前記絶縁物を除去し、  
前記ゲート電極層及び前記ゲート絶縁膜を覆って窒化珪素膜又は酸化珪素膜を形成し、  
前記窒化珪素膜又は前記酸化珪素膜上に層間絶縁膜を形成し、  
前記層間絶縁膜上に第２のレジストマスクを形成し、

前記第2のレジストマスクを用いて、前記層間絶縁膜をエッチングして、前記ソース領域及び前記ドレイン領域とのコンタクトホールを形成し、

前記第2のレジストマスクを除去し、

前記コンタクトホールに液滴吐出法にてソース電極及びドレイン電極を形成し、

前記2つのLDD領域のうち、一方は前記チャネル形成領域と前記ソース領域との間に接して形成され、他方は前記チャネル形成領域と前記ドレイン領域との間に接して形成され、

前記2つのLDD領域は、前記ゲート電極層と、前記膜厚の薄い部分のみにおいて重なっていることを特徴とする半導体装置の作製方法。

【請求項4】

半導体層を形成し、

前記半導体層上に液滴吐出法にて第1のレジストマスクを形成し、

前記第1のレジストマスクを用いて、前記半導体層をエッチングして島状の半導体層にし、

前記第1のレジストマスクを除去し、

前記島状の半導体層上にゲート絶縁膜を形成し、

前記ゲート絶縁膜上に液滴吐出法にてゲート電極層を形成し、

前記ゲート電極層をマスクとして、前記島状の半導体層に不純物を導入することにより、  
一対の不純物領域を形成し、

前記ゲート電極層を酸素及び窒素を含む雰囲気中で加熱することにより、前記ゲート電極層の膜厚及び幅を減少させ、

前記膜厚及び幅が減少したゲート電極層をマスクとして、前記島状の半導体層に低濃度の不純物を導入することにより、前記島状の半導体層中にソース領域、2つのLDD領域、ドレイン領域及びチャネル形成領域を形成し、

前記ゲート電極層及び前記ゲート絶縁膜を覆って窒化珪素膜又は酸化珪素膜を形成し、

前記窒化珪素膜又は前記酸化珪素膜上に層間絶縁膜を形成し、

前記層間絶縁膜上に第2のレジストマスクを形成し、

前記第2のレジストマスクを用いて、前記層間絶縁膜をエッチングして、前記ソース領域及び前記ドレイン領域とのコンタクトホールを形成し、

前記第2のレジストマスクを除去し、

前記コンタクトホールに液滴吐出法にてソース電極及びドレイン電極を形成し、

前記2つのLDD領域のうち、一方は前記チャネル形成領域と前記ソース領域との間に接して形成され、他方は前記チャネル形成領域と前記ドレイン領域との間に接して形成され、

前記2つのLDD領域は、前記ゲート電極層と重なっていないことを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、大面積ガラス基板上に形成したトランジスタ等の能動素子、及び該能動素子を含む液晶表示装置（以下「LCD」ともいう。）及びEL表示装置並びにそれらの製造方法に関する。特に、インクジェット法に代表される液滴吐出法を用いた薄膜トランジスタ、液晶表示装置、EL表示装置及びその作製方法に関するものである。

【背景技術】

【0002】

従来、ガラス基板上の薄膜トランジスタ（以下「TFT」ともいう。）によって構成される、所謂アクティブマトリクス駆動方式の液晶表示パネルは、半導体集積回路の製造技術と同様に、フォトリソグラフィーを使った光露光工程により、各種薄膜をパターニングすることにより製造されてきた。

10

20

30

40

50

## 【0003】

これまで、一枚のマザーガラス基板から複数の液晶表示パネルを切り出して、大量生産を効率良く行う生産技術が採用されてきた。マザーガラス基板のサイズは、1990年初頭における第1世代の300×400mmから、2000年には第4世代となり680×880mm若しくは730×920mmへと大型化して、一枚の基板から多数の表示パネルが取れるように生産技術が進歩してきた。

## 【0004】

ガラス基板若しくは表示パネルのサイズが小さい場合には、露光装置により比較的簡単にパターンニング処理を行うことが可能であったが、基板サイズが大型化するにつれ、1回の露光処理で表示パネルの全面を同時に処理することが不可能となっていた。その結果、フォトレジストが塗布された領域を複数の領域に分割して、所定のブロック領域毎に露光処理を行い、順次それを繰り返して基板全面の露光を行う方法などが開発されてきた（例えば、特許文献1参照。）。 10

## 【0005】

また、アクティブマトリクス型のLCDやEL表示装置に用いられる、複数のTFTからなるアクティブマトリクス基板を形成するにあたり、TFTのドレイン領域の端部に集中する電界を緩和し、所謂ホットキャリア（ホットエレクトロン又はホットホール）効果を抑制するために、ソース、ドレイン領域の端部に形成された比較的低濃度の不純物領域（LDD領域；Lightly Doped Drain Regions）を設ける技術が用いられている（例えば、特許文献2参照。）。 20

【特許文献1】特開平11-326951号公報

【特許文献2】特開平10-135468号公報

【発明の開示】

【発明が解決しようとする課題】

## 【0006】

しかしながら、ガラス基板のサイズは、第5世代で1000×1200mm若しくは1100×1300mmへとさらに大型化し、第6世代では1500×1800mm、第7世代では2000×2200mm、第8世代では2500×3000mm級、若しくはそれ以上のサイズが想定されるにつれ、従来のパターンニング方法のみによるプロセスでは、生産性良く、低コストで表示パネルを製造することが困難となってきた。すなわち、つなぎ露光により多数回の露光処理を行えば処理時間は増大し、基板の大型化に対応することが困難となってきた。 30

## 【0007】

また、TFTにLDD領域を設ける場合には、半導体膜に注入される不純物に濃度差を設けるために、マスクとなる絶縁膜を別途形成したり、ゲート電極層の形状を工夫したりする必要があり、パターンニング工程が自ずと増加してしまい、工程が複雑なものとなっていた。また、工程が増加するにつれて、当然乍ら、装置稼働コストや材料コストが嵩み、また、重金属や絶縁物等を含む多量の廃液を処理することが要求されるという問題点が内在していた。

## 【0008】

本発明は、このような状況に鑑みてなされたものであり、簡略化された工程で作製可能なTFTに代表される半導体装置、及び該半導体装置を含む液晶表示装置及びEL表示装置、並びにそれらの作製方法を提供することを目的としている。特に、LDD領域を有するTFTを用いた半導体装置、及び該半導体装置を含む液晶表示装置及びEL表示装置を簡略化された工程で提供することを目的としている。 40

【課題を解決するための手段】

## 【0009】

上記課題を解決するため、本発明に係る半導体装置は、チャネル領域、一对の不純物領域及び一对の低濃度不純物領域からなる半導体層と、ゲート絶縁膜を介して、前記半導体層に接して形成された、膜厚差を有する単層構造又は積層構造のゲート電極層を含むこと 50

を特徴としている。

【0010】

そして、前記一对の低濃度不純物領域は、膜厚差を有するゲート電極層のうち、膜厚の薄い方の領域に重なって形成されていることを特徴としている。

【0011】

また、上記課題を解決するため、本発明に係る半導体装置の作製方法は、半導体層上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に、膜厚差を有する単層構造又は積層構造のゲート電極層を形成し、前記ゲート電極層をマスクとして、前記半導体層に不純物を導入することにより、一对の不純物領域及び一对の低濃度不純物領域を形成することを特徴としている。

10

【0012】

そして、前記一对の低濃度不純物領域は、膜厚差を有するゲート電極層のうち、膜厚の薄い方の領域に重なるように形成されることを特徴としている。

【0013】

また、上記課題を解決するため、本発明に係る半導体装置の作製方法は、半導体層上にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極層を形成し、前記ゲート電極層の焼成前後における幅の変化を利用して、前記半導体層中に濃度の異なる不純物元素を導入し、一对の不純物領域及び一对の低濃度不純物領域を形成することを特徴としている。

【発明の効果】

【0014】

20

本発明は、膜厚差を有する単層構造又は積層構造のゲート電極層を含むことを特徴としているため、該ゲート電極層の膜厚差を利用して、低濃度不純物領域を容易に形成することができる。しかも、一度の不純物元素のドーピングによって、不純物領域と低濃度不純物領域を同時に作製することも可能である。これによって、ゲート電極層に低濃度不純物領域がオーバーラップした構造（Lov構造）を有するTFTのごとき半導体装置を容易に作成することができる。

【0015】

また、本発明は、膜厚差を有する単層構造又は積層構造のゲート電極層を含むことを特徴としているが、このようなゲート電極層は、特に液滴吐出法を採用することによって、簡単に形成することができ、液滴吐出法の持つ利便性を最大限に活かすことができる。

30

【0016】

また、本発明において、液滴吐出法を積極的に採用することにより、工程を簡略化し、材料コストの削減を図ることができ、かつ、スループット、歩留まりの高い半導体装置、及びそれを含んだ発光装置（代表的には、EL表示装置）、液晶表示装置を提供することができる。特に、ガラス基板のサイズが、第6世代（1500×1800mm）、第7世代（2000×2200mm）、第8世代（2500×3000mm級）、若しくはそれ以上のサイズと拡大して行っても、生産性良く、低コストで表示パネルを製造することができる。また、導電材料としての重金属等を含む多量の廃液を処理する必要がなく、環境への配慮という観点からも、本発明は有意なものである。

【発明を実施するための最良の形態】

40

【0017】

以下、本発明の実施形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更することができる。例えば、本実施形態及び本実施例の各々を適宜組み合わせることで本発明を実施することができる。

【0018】

また本発明は、積極的に液滴吐出法等のマスキングプロセスを用いて、あらゆる半導体装置の作製方法、液晶表示装置の作製方法及びEL表示装置の作製方法を提供するものであるが、すべての工程をマスキングプロセスによって行う必要はなく、少なくとも一部の工程にマスキングプロセスが含まれていればよい。したがって、以下、液滴吐出法のみ

50

工程を示した場合であっても、従来のパターンニング工程をはじめとする他の作製方法に代替できるものとする。

#### 【0019】

##### (実施形態1)

本実施形態は、図1、2を参照して、本発明に係る半導体装置の構成及びその作製方法の一実施形態について説明する。ここでは、トップゲート型TFTを例に挙げて説明する。

#### 【0020】

まず、基板100上に、半導体層101を形成する(図1(A))。半導体層101としては、アモルファス半導体、結晶性半導体、又はセミアモルファス半導体で形成する。いずれも、シリコン、シリコンゲルマニウム(SiGe)等を主成分とする半導体膜を用いることができる。また、特に、シリコンを主成分とするセミアモルファス半導体を、SAS(セミアモルファスシリコン)、又は、微結晶シリコン、マイクロクリスタルシリコンという。また、半導体層101は、CVD法やスパッタ法等によって形成することができる。なお、半導体層101の膜厚は、10~100nmとするのが望ましい。また、シリコンウエハ、SOI基板(SIMOX基板等)のような基板を用いて、半導体層101を形成しても良い。

#### 【0021】

結晶性半導体膜を用いる場合、アモルファス半導体膜をニッケル等の触媒を含む溶液で処理した後、500~750の熱結晶化工程によって結晶質シリコン半導体膜を得、さらにレーザー結晶化を行って結晶性の改善を施すことによって得ることができる。また、ジシラン( $\text{Si}_2\text{H}_6$ )とフッ化ゲルマニウム( $\text{GeF}_4$ )の原料ガスとして、LPCVD(減圧CVD)法によって、多結晶半導体膜を直接形成することによっても、結晶性半導体膜を得ることができる。ガス流量比は、 $\text{Si}_2\text{H}_6/\text{GeF}_4=20/0.9$ 、成膜温度は400~500、キャリアガスとしてHe又はArを用いたが、ガス流量比、成膜温度、及びキャリアガスはこれらの条件に限定されるものではない。

#### 【0022】

なお、基板100としては、ガラス基板、石英基板、アルミナなど絶縁物質で形成される基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板等を用いることができる。この場合、酸化シリコン( $\text{SiO}_x$ )、窒化シリコン( $\text{SiN}_x$ )、酸化窒化シリコン( $\text{SiO}_x\text{N}_y$ )( $x>y$ )、窒化酸化シリコン( $\text{SiN}_x\text{O}_y$ )( $x>y$ )など( $x, y=1, 2, \dots$ )、基板側から不純物などの拡散を防止するための下地絶縁膜を形成しておいてもよい。また、ステンレスなどの金属または半導体基板などの表面に酸化シリコンや窒化シリコンなどの絶縁膜を形成した基板なども用いることができる。

#### 【0023】

次に、半導体層101上にレジスト102を形成する(図1(A))。レジスト102は、ノズル120からレジスト材料を含む組成物を吐出することによって形成するのがよい。ただし、従来のように、レジスト102をパターンニング形成しても良い。そして、レジスト102をマスクとして、半導体層101をエッチングすることにより、島状半導体層103を形成する(図1(B))。エッチング用ガスとしては、 $\text{Cl}_2$ 、 $\text{BCl}_3$ 、 $\text{SiCl}_4$ もしくは $\text{CCl}_4$ などを代表とする塩素系ガス、 $\text{CF}_4$ 、 $\text{SF}_6$ 、 $\text{NF}_3$ 、 $\text{CHF}_3$ などを代表とするフッ素系ガス、あるいは $\text{O}_2$ を用いたが、これらに限定されるものではない。なお、該エッチングは、大気圧プラズマを利用してもよい。

#### 【0024】

次に、島状半導体層103上に、ゲート絶縁膜104を形成する(図1(B))。ゲート絶縁膜としては、酸化珪素( $\text{SiO}_y$ 、例えば $\text{SiO}_2$ )、窒化珪素( $\text{SiN}_y$ 、例えば $\text{Si}_3\text{N}_4$ )、酸化窒化珪素( $\text{SiO}_x\text{N}_y$ 又は $\text{SiN}_x\text{O}_y$ )、アルミナ( $\text{Al}_2\text{O}_3$ )、酸化タンタル( $\text{Ta}_2\text{O}_5$ )、酸化ランタン( $\text{La}_2\text{O}_3$ )、酸化ハフニウム( $\text{HfO}_2$ )、酸化ジルコニウム( $\text{ZrO}_2$ )、シリケート( $\text{ZrAl}_x\text{O}_y$ )、アルミネート( $\text{HfAl}_x\text{O}_y$ )等のあらゆる絶縁膜を利用することができる。また、これらの材料を2

10

20

30

40

50

層以上に積層させた構造としてもよい。

【0025】

次に、ゲート絶縁膜104上に、第1の導電材料を含む組成物を、ノズル121を用いて液滴吐出法によって吐出することにより、第1のゲート電極層105を形成する(図1(C))。

【0026】

次に、第1のゲート電極層105上に、第2の導電材料を含む組成物を、ノズル122を用いて液滴吐出法によって吐出することにより、第2のゲート電極層106を形成する(図1(D))。ここでは、図1(D)に示すように、第2のゲート電極層106は、第1のゲート電極層105よりも、幅が狭くなるようにする。また、第2のゲート電極層106は、第1のゲート電極層105よりも、幅が広がるようにし、第2のゲート電極層106が、第1のゲート電極層105を完全に覆うように形成してもよい。

10

【0027】

いずれにせよ、後に説明する不純物元素のドーピング工程において、第1のゲート電極層105をスルーして、低濃度不純物領域が形成される。

【0028】

なお、ここでは、第1及び第2のゲート電極層を形成するにあたり、異なるノズル121、122を用いたが、同じノズルを用いて、吐出条件を変えて第1及び第2のゲート電極層を形成しても良い。

【0029】

20

第1及び第2のゲート電極層の膜厚については、特に制限はない。しかし、第2のゲート電極層106の幅を、第1のゲート電極層105の幅よりも狭くする場合においては、第1のゲート電極層105は、不純物を半導体層に注入しやすいようにできるだけ薄膜とし、第2のゲート電極層106は、チャネル領域に不純物が注入されないようにできるだけ厚膜としておくのが望ましい。一方、第2のゲート電極層106の幅を、第1のゲート電極層105の幅よりも広くする場合においては、その逆とすればよい。なお、チャネル領域に不純物が注入されないように、第1又は第2のゲート電極層は積層構造としても良い。

【0030】

なお、液滴吐出法とは、所定の導電材料を含む組成物を細孔から吐出して所定のパターンを形成する方法を意味し、代表的には、インクジェット法が挙げられるが、これに限定されるものではなく、ディスペンス法、スクリーン印刷やオフセット印刷等も含まれる。なお、以下、組成物としては、導電材料の他、半導体材料、有機半導体材料、絶縁材料(有機、無機共に含む。)、有機材料、無機材料等、液滴吐出法で吐出形成可能なあらゆる材料に含まれるものとする。ここで、有機材料、無機材料の代表的なものとして、LCDの配向膜や、カラーフィルタ、スペーサ、EL発光素子における発光層、電子輸送層、電子注入層、正孔輸送層、正孔注入層、カラーフィルタ等が挙げられる。以下、これらの材料を含む組成物を、インク、液滴、ペースト(特に、ナノ(nm)オーダーのサイズの材料を含む場合は、ナノペースト)と呼ぶことがある。

30

【0031】

40

また、第1又は第2の導電材料としては、導電膜の機能に応じて種々の材料を選択することができる。代表的なものとしては、AgCu、Au、Ni、Pt、Cr、Al、W、Ta、Mo、Zn、Fe、In、Ti、Si、Ge、スズ(Sn)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、レニウム(Re)、テルル(Te)、カドミウム(Cd)、ジルコニウム(Zr)、バリウム(Ba)、アンチモン鉛、酸化スズ・アンチモン、フッ素ドーパ酸亜鉛、炭素、グラファイト、グラシカーボン、リチウム、ベリリウム、ナトリウム、マグネシウム、カリウム、カルシウム、スカンジウム、マンガン、ジルコニウム、ガリウム、ニオブ、ナトリウム-カリウム合金、マグネシウム/銅混合物、マグネシウム/銀混合物、マグネシウム/アルミニウム混合物、マグネシウム/インジウム混合物、アルミニウム/酸化アルミニウム混合物、リチ

50

ウム／アルミニウム混合物等、ハロゲン化銀の微粒子等、又は分散性ナノ粒子、あるいは、透明導電膜として用いられる酸化インジウムスズ（ITO：Indium Tin Oxide）、ITOに珪素又は酸化珪素を含有させた導電材料（ITSO：Indium Tin Silicon Oxide）、酸化亜鉛（ZnO：Zinc Oxide）、ガリウムを添加した酸化亜鉛（GZO）、酸化インジウムに2～20%の酸化亜鉛を混合した酸化インジウム亜鉛（IZO：Indium Zinc Oxide）、有機インジウム、有機スズ、窒化チタン、またはAl、C、Niの合金等を用いることができる。

#### 【0032】

なお、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いればよい。ここで、銅を配線として用いる場合のバリア膜としては、窒化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化チタン、窒化タンタル（Ta<sub>2</sub>N<sub>5</sub>：Tantalum Nitride）など窒素を含む絶縁性又は導電性の物質を用いると良く、これらを液滴吐出法で形成しても良い。

#### 【0033】

なお、ここでは、第1及び第2のゲート電極層を異なる材料で（例えば、第1のゲート電極層をTa<sub>2</sub>N<sub>5</sub>、第2のゲート電極層をW）形成したが、同材料で形成してもよい。また、これらの線幅や長さに応じて適宜材料を異ならせても良い。例えば、図1（C）、（D）における第1のゲート電極層のような比較的面積の大きな領域は、CuやAlのような安価な材料を用い、第2のゲート電極層は低抵抗のAgを用いることができる。

#### 【0034】

以上述べた液滴吐出手段に用いる組成物を吐出するためのノズルの径は、0.1～50 μm（好適には0.6～26 μm、）に設定し、ノズルから吐出される組成物の吐出量は0.00001 pl～50 pl（好適には0.0001～40 pl）に設定するのがよい。この吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズル吐出口との距離は、所望の箇所に液滴を滴下するために、できる限り近づけておくことが好ましく、好適には0.1～2 mm程度に設定する。なお、ノズル径を変えずとも、圧電素子に印可されるパルス電圧を変えることによって吐出量を制御することもできる。これらの吐出条件は、ゲート電極層の線幅が約10 μm以下となるように設定しておくのが望ましい。

#### 【0035】

なお、液滴吐出法に用いる組成物の粘度は300 mPa・s以下が好適であり、これは、乾燥を防止し、吐出口から組成物を円滑に吐出できるようにするためである。なお、用いる溶媒や用途に合わせて、組成物の粘度、表面張力等は適宜調整するとよい。一例として、ITO、ITSO、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は5～50 mPa・s、銀を溶媒に溶解又は分散させた組成物の粘度は5～20 mPa・s、金を溶媒に溶解又は分散させた組成物の粘度は10～20 mPa・sである。

#### 【0036】

各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電材料の粒子の径はなるべく小さい方が好ましく、好適には粒径0.1 μm以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約0.5～10 μmである。ただし、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約7 nmと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。したがって、被覆剤を用いることが好ましい。

#### 【0037】

また、一導電材料の周囲を他の導電材料で覆った粒子を含む組成物を吐出形成して、ゲート電極層を形成してもよい。この際、両導電材料の間にバッファ層を設けておくのが望

10

20

30

40

50



ましい。例えば、図 19 に示すように、Cu310 の周りを Ag311 で覆った粒子（図 19（A））において、Cu310 と Ag311 の間に Ni または NiB（ニッケルボロン）からなるバッファ層 312 を設けた粒子構造が挙げられる（図 19（B））。

#### 【0038】

なお、第 1 及び第 2 のゲート電極層は、上記組成物を吐出した後、一般的には加熱処理を行って形成される。例えば、100、3 分間の乾燥を行い、さらに窒素及び／又は酸素を含む雰囲気下において、200～350 で 15 分間～30 分間の焼成を行うことにより形成する。この加熱処理は、第 1 の導電材料、第 2 の導電材料を吐出する毎に行っても良いし、第 1 の導電材料、第 2 の導電材料を吐出した後一度に行っても良い。

#### 【0039】

ここで、ゲート電極層を液滴吐出法によって形成する場合、その後の加熱処理によって、ゲート電極層の膜厚が、減少するメカニズムについて説明する。

#### 【0040】

ゲート電極層を液滴吐出法によって形成する場合、ノズルから吐出される組成物（液滴）は、一般的に、ゲート電極層を構成する導電材料を有機溶剤に分散又は溶解させたものであり、この他に組成物中には、分散剤や、バインダーと呼ばれる熱硬化性樹脂が含まれている。ここで、分散剤は、導電粒子を溶剤中に均一に分布させる働きを持ち、バインダーは、焼成時にクラックや不均一な焼きムラが発生するのを防止する働きを持つ。そして、乾燥又は焼成工程により、有機溶剤の蒸発、分散剤の分解除去及びバインダーによる硬化収縮が同時に進行することにより、導電粒子同士が融合し、組成物が硬化する。この際、導電粒子は、ナノレベルから数十～百数十 nm まで成長し、近接する成長粒子同士で融着、及び互いに連鎖することにより、金属連鎖体を形成する。一方、残った有機成分の殆ど（約 80～90%）は、金属連鎖体の外部に押し出され、結果として、金属連鎖体を含む導電層（ゲート電極層）と、その表面を覆う有機成分からなる層（以下、単に「有機層」という。）が形成される。

#### 【0041】

そして、導電ペーストを窒素及び酸素を含む雰囲気下で焼成すると、気体中に含まれる酸素（加熱雰囲気中に大気成分として含まれる酸素も含む。）と有機層中に含まれる炭素や水素などが反応することにより、有機層を除去することができる。また、焼成雰囲気下に酸素が含まれていない場合には、別途、酸素プラズマ処理等によって有機層を除去することができる。

#### 【0042】

このように、導電ペーストを窒素及び／又は酸素を含む雰囲気下で焼成、又は乾燥後、酸素プラズマで処理することによって、有機層は除去されるため、ゲート電極層の膜厚及び幅を減少させ、かつ、残存したゲート電極層の平滑化、薄膜化、低抵抗化を図ることができる。

#### 【0043】

なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理（乾燥又は焼成）時間を短縮することもできる。なお、前記雰囲気中における酸素の組成比を 10～25% とすると、効率良くゲート電極層の膜厚及び幅を減少させることができる。また、よりゲート電極層の平滑化、薄膜化、低抵抗化を図ることができる。

#### 【0044】

次に、第 1 のゲート電極層 105 及び第 2 のゲート電極層 106 をマスクとして、島状半導体層 103 中に不純物元素 109 を、イオン注入法等によって導入する（図 2（A））。不純物元素 109 は、n 型の不純物元素でも、p 型の不純物元素でもよい。n 型の不純物元素としては、例えば、リン（P）、砒素（As）、アンチモン（Sb）を用いることができる。また、p 型の不純物元素としては、例えば、硼素（B）を用いることができる。

#### 【0045】

不純物元素 109 の導入により、島状半導体層 103 のうち、第 1 のゲート電極層 105 及び第 2 のゲート電極層 106 と重ならない部分には、一対の不純物領域 110 が形成される。一方、島状半導体層 103 のうち、第 1 のゲート電極層 105 のみと重なる部分には、不純物元素 109 が第 1 のゲート電極層 105 をスルーして導入されることによって、一対の低濃度不純物領域 111 が形成される。一対の不純物領域 110 は、ソース領域又はドレイン領域を構成する。また、一対の低濃度不純物領域 111 の間は、チャンネル領域 112 となる（図 2（A））。

#### 【0046】

ここで、低濃度不純物領域は、トランジスタにおけるソース又はドレイン領域の端部に集中する電界を緩和し、所謂ホットキャリア（ホットエレクトロン又はホットホール）効果を抑制するために、ソース又はドレイン領域の端部に形成された比較的低濃度の不純物領域である。なお、ソース又はドレイン領域（高濃度不純物領域）と、低濃度不純物領域とに注入される不純物は、同じでも異なっても良い。低濃度不純物領域の代表的なものとして、LDD 領域（Lightly Doped Drain）がある。また、ドレイン近傍の電界を緩和するために、比較的浅い高濃度領域と、それを取り巻く低濃度領域からなる、所謂二重ドレイン構造（Double Diffused Drain；DDD）を有するトランジスタがあるが、DDD における低濃度領域も、上記低濃度不純物領域に含まれるものとする。

#### 【0047】

次に、第 2 のゲート電極層 106 上に TFT を保護するためのキャップ絶縁膜 113 を形成する（図 2（B））。材質は、ゲート絶縁膜 104 と同様のものを用いることができるが、O、C、Na 等の不純物の混入を防止するためには、窒化珪素膜又は酸化窒化珪素膜を用いるのが望ましい。キャップ絶縁膜 113 は、必須ではないが、TFT を不純物の混入から保護するために、できるだけ形成しておくのが望ましい。

#### 【0048】

次に、第 2 のゲート電極層 106 上に（キャップ絶縁膜 113 を形成した場合にはその上に）層間絶縁膜 114 を基板全面に形成する（図 2（B））。層間絶縁膜 114 としては、ポリイミド、アクリル、ポリアミド、レジスト又はベンゾシクロブテン等の感光性又は非感光性の有機材料や、シロキサン（シリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）、フルオロ基、または少なくとも水素を含む有機基とフルオロ基を用いたもの）等の耐熱性有機樹脂、を用いることができる。また、これらの材料に、カーボンブラック（CB）を混入させても良い。

#### 【0049】

形成方法としては、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、ディスペンス法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することができる。あるいは、塗布法により得られる SOG 膜（例えば、アルキル基を含む SiO<sub>x</sub> 膜）を用いることもできる。また、無機材料を用いてもよく、その際には、酸化珪素、窒化珪素、酸化窒化珪素、DLC（ダイヤモンドライクカーボン）或いは窒化炭素（CN）等の炭素を有する膜、PSG（リンガラス）、BPSG（リンボロンガラス）、アルミナ膜等を用いることができる。形成方法としては、プラズマ CVD 法、減圧 CVD（LP CVD）法、大気圧プラズマ CVD 等を用いることができる。なお、これらの絶縁膜を積層させてもよい。

#### 【0050】

次に、パターニング形成されたレジストをマスクとして、層間絶縁膜 114、キャップ絶縁膜 113 及びゲート絶縁膜 104 をエッチングし、コンタクトホール 115 を開孔する（図 2（C））。ここでは、プラズマエッチングを採用し、エッチング用ガスとしては、Cl<sub>2</sub>、BCl<sub>3</sub>、SiCl<sub>4</sub> もしくは CCl<sub>4</sub> など代表とする塩素系ガス、CF<sub>4</sub>、SF<sub>6</sub>、NF<sub>3</sub>、CHF<sub>3</sub> など代表とするフッ素系ガス、あるいは O<sub>2</sub> を用いたが、これらに

10

20

30

40

50

限定されるものではない。なお、該エッチングは、大気圧プラズマを利用してもよい。

【0051】

なお、層間絶縁膜114を基板全面に形成せずに、コンタクトホールを形成したい領域を残して、液滴吐出法によって選択的に形成しても良い。そのために、コンタクトホールを形成したい領域に、予めFAS（フルオロアルキルシラン）等の撥液性の有機膜を形成しておくことは有効である。

【0052】

次に、コンタクトホール115に、第3の導電材料をノズル123から液滴吐出法によって吐出することにより、ソース電極116及びドレイン電極117を形成する（図2（D））。第3の導電材料は、第1又は第2の導電材料として用いられるものと同様のもの

10

【0053】

以上の工程を経て、低濃度不純物領域を有する、いわゆるLDD構造のトップゲート型TFTが完成する。

【0054】

以上説明したように、本発明に係る半導体装置は、チャネル領域、一对の不純物領域及び一对の低濃度不純物領域からなる半導体層と、ゲート絶縁膜を介して、前記半導体層に接して形成された幅の異なる複数のゲート電極層と、を含み、前記一对の低濃度不純物領域は、前記複数のゲート電極層のうち、膜厚の薄い部分に重なって形成されていることを特徴としている。

20

【0055】

また、本発明に係る半導体装置の作製方法は、半導体層上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に、幅の異なる複数のゲート電極層を形成し、前記複数のゲート電極層をマスクとして、前記半導体層に不純物を導入することにより、一对の不純物領域及び一对の低濃度不純物領域を形成し、前記一对の低濃度不純物領域は、前記複数のゲート電極層のうち、膜厚の薄い部分に重なって形成されることを特徴としている。

【0056】

本発明は、幅の異なる少なくとも2層からなるゲート電極層（ここでは、第1及び第2のゲート電極層）を含み、少なくとも2層からなるゲート電極層のうち幅の広い層に重なって、一对の低濃度不純物領域が形成されていることを特徴としている。これにより、少なくとも2層からなるゲート電極層は、特に液滴吐出法を採用することによって、簡単に形成することができ、液滴吐出法の持つ利便性を最大限に活かすことができる。また、少なくとも2層からなるゲート電極層をマスクとして、不純物元素を導入することにより、一对の不純物領域及び一对の低濃度不純物領域を簡単に形成することができる。

30

【0057】

なお、本実施形態では、半導体装置として、トップゲート型TFTを例に挙げて説明したが、本発明の適用はこれに限定されるものではない。例えば、半導体層の下部にゲート絶縁膜を介して他のゲート電極層を設けた構造を有するデュアルゲート型TFTについても本発明を適用することができる。

【0058】

（実施形態2）

本実施形態では、図3を参照して、本発明に係る半導体装置の構成及びその作製方法の一実施形態について説明する。ここでは、トップゲート型TFTを例に挙げて説明する。ゲート絶縁膜104を形成する工程までは、実施形態1と同様に行うことができる（図3（A））。

40

【0059】

ゲート絶縁膜104を形成した後に、導電材料を含む組成物をノズル121から吐出することにより、ゲート電極層301を形成する（図3（A））。導電材料としては、実施形態1に示したものから選択することができる。また、ゲート電極層301は、上記組成物を吐出した後、一般的には加熱処理を行って形成される。例えば、100、3分間の

50

乾燥を行い、さらに窒素及び／又は酸素を含む雰囲気下において、200～350 で15～30分間の焼成を行うことによりゲート電極層301を形成する。

【0060】

次に、ゲート電極層301上に、レジスト302をゲート電極層301の略中央部に選択的に形成する(図3(B))。レジスト302は、液滴吐出法によって形成するのが望ましい。レジスト302を形成する箇所は、低濃度不純物領域の幅に応じて、設定すればよい。そして、レジスト302をマスクとして、ゲート電極層301をエッチングし、テーパ状の側面を有するゲート電極層303(本実施形態において、以下、単に「ゲート電極層303」という。)を形成する(図3(B))。

【0061】

次に、ゲート電極層303及びレジスト302をマスクとして、島状半導体層103中に不純物元素109を、イオン注入法等によって導入(ドーピング)する(図3(C))。不純物元素109は、n型の不純物元素の場合、例えば、リン(P)、砒素(As)、アンチモン(Sb)、p型の不純物元素の場合、例えば、硼素(B)を用いることができる。

【0062】

不純物元素109の導入により、島状半導体層103のうち、ゲート電極層303と重ならない部分には、一对の不純物領域110が形成される。一方、島状半導体層103のうち、ゲート電極層303のテーパ状の側面と重なる部分には、不純物元素109が該側面をスルーして導入されることによって、一对の低濃度不純物領域111が形成される。一对の不純物領域110は、ソース領域又はドレイン領域を構成する。また、一对の低濃度不純物領域111の間は、チャンネル領域112となる(図3(C))。

【0063】

なお、レジスト302を除去した後に、ドーピングを行うこともできるが、チャンネル領域112へ不純物元素が導入されないように、レジスト302を残したまま、ドーピングを行うのが望ましい。

【0064】

次に、レジスト302を除去した後、又は残した状態で、ゲート電極層303上にTFTを保護するためのキャップ絶縁膜113及び層間絶縁膜114を実施形態1と同様の要領で形成する(図3(D))。そして、層間絶縁膜114、キャップ絶縁膜113及びゲート絶縁膜104をエッチングし、コンタクトホールを開孔した後、該コンタクトホールに、導電材料をノズル123から液滴吐出法によって吐出することにより、ソース電極116及びドレイン電極117を形成する(図3(D))。導電材料は、ゲート電極層として用いられるものと同様のものを選択することができる。

【0065】

以上の工程を経て、低濃度不純物領域を有する、いわゆるLDD構造のトップゲート型TFTが完成する。

【0066】

以上説明したように、本発明に係る半導体装置は、チャンネル領域、一对の不純物領域及び一对の低濃度不純物領域からなる半導体層と、ゲート絶縁膜を介して、前記半導体層に接して形成されたテーパ状のゲート電極層と、を含み、前記一对の低濃度不純物領域は、前記ゲート電極層のうち、テーパ状の部分に重なって形成されていることを特徴としている。

【0067】

また、本発明に係る半導体装置の作製方法は、半導体層上にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極層を形成し、前記ゲート電極層上に形成された絶縁物をマスクとしてエッチングを行い、前記ゲート電極層をテーパ状とし、前記テーパ状のゲート電極層をマスクとして、前記半導体層に不純物を導入することにより、一对の不純物領域及び一对の低濃度不純物領域を形成し、前記一对の低濃度不純物領域は、前記ゲート電極層のうち、テーパ状の領域に重なって形成されることを特徴としている。

## 【 0 0 6 8 】

本発明は、テーパ状の側面を有するゲート電極層を含み、ゲート電極層のテーパ状の側面に重なって、一对の低濃度不純物領域が形成されていることを特徴としている。これにより、テーパ状のゲート電極層は、特に液滴吐出法を採用することによって、簡単に形成することができ、液滴吐出法の持つ利便性を最大限に活かすことができる。また、テーパ状のゲート電極層をマスクとして、不純物元素を導入することにより、一对の不純物領域及び一对の低濃度不純物領域を簡単に形成することができる。

## 【 0 0 6 9 】

なお、本実施形態では、半導体装置として、トップゲート型 T F T を例に挙げて説明したが、本発明の適用はこれに限定されるものではない。例えば、デュアルゲート型 T F T についても本発明を適用することができる。また、テーパ状とするためには、上述したように液滴吐出法で選択的にゲート電極層を形成した後、レジスト等の絶縁物で覆って、両端をテーパ状にエッチングしても良いし、異なる吐出量のノズルから、ゲート電極層を構成する導電材料を含む組成物を複数回吐出することにより段階的に形成してもよい。

## 【 0 0 7 0 】

## (実施形態 3)

本実施形態では、図 4 を参照して、本発明に係る半導体装置の構成及びその作製方法の一実施形態について説明する。ここでは、トップゲート型 T F T を例に挙げて説明する。ゲート電極層を構成する導電材料を含む組成物を液滴吐出法によって形成する工程までは、実施形態 1、2 と同様に行うことができる。

## 【 0 0 7 1 】

導電材料を含む組成物を形成したら、乾燥処理を行い、組成物を固体化させ、ゲート電極層 4 0 0 とする (図 4 ( A ) )。乾燥処理は、例えば、1 0 0、3 分間の条件下で行う。

## 【 0 0 7 2 】

次に、耐熱性を有する絶縁物 4 0 1 (本実施形態において、以下、単に「絶縁物 4 0 1」という。)を、ゲート電極層 4 0 0 の略中央部に選択的に形成する (図 4 ( B ) )。絶縁物 4 0 1 は、液滴吐出法によって選択的に形成するのが望ましい。絶縁物 4 0 1 を形成する箇所は、低濃度不純物領域の幅に応じて、設定すればよい。

## 【 0 0 7 3 】

耐熱性を有する絶縁物 4 0 1 の材料としては、代表的には、シロキサン等の耐熱性樹脂を用いることができる。ただし、耐熱性を有する、又は熱吸収性を有する材料であれば、絶縁物 4 0 1 の材料はこれに限定されるものではない。

## 【 0 0 7 4 】

次に、ゲート電極層 4 0 0 を絶縁物 4 0 1 で部分的に覆った状態で、加熱処理を行う。例えば、窒素及び / 又は酸素を含む雰囲気下において、2 0 0 ~ 3 5 0 で 1 5 分間 ~ 3 0 分間の焼成を行う。

## 【 0 0 7 5 】

上記加熱処理によって、ゲート電極層 4 0 0 のうち、絶縁物 4 0 1 が形成されていない領域の膜厚は、減少する。そのメカニズムについては、実施形態 1 で説明したとおりである。なお、加熱雰囲気下に酸素が含まれていない場合、又は、有機成分からなる層 (有機層) が残存している場合には、酸素プラズマ処理等によって有機層を除去することができる。

## 【 0 0 7 6 】

一方、ゲート電極層 4 0 0 のうち、絶縁物 4 0 1 で覆われた領域は、加熱処理中、絶縁物 4 0 1 によって保護されるため、その領域の膜厚は減少しない。

## 【 0 0 7 7 】

かくして、部分的に絶縁物 4 0 1 で覆われたゲート電極層 4 0 0 を加熱処理することで、ゲート電極層 4 0 0 の絶縁物 4 0 1 で覆われた領域と覆われていない領域とで、膜厚が異なるゲート電極層 4 0 2 (本実施形態において、以下、単に「ゲート電極層 4 0 2」と

10

20

30

40

50

いう。)が形成される(図4(C))。なお、ゲート電極層402は、基本的には、単層からなるが、ゲート電極層400が多層の場合には、この限りでない。

【0078】

なお、ゲート電極層402全体の幅も、上記加熱処理によって減少するため、それを考慮に入れて、加熱処理前のゲート電極層400の吐出条件を制御するのが望ましい。

【0079】

このように、ゲート電極層400を、絶縁物401で覆い、窒素及び/又は酸素を含む雰囲気下で焼成し、又は乾燥後、酸素プラズマで処理することによって、その表面部分の有機層は除去されるため、ゲート電極層の所望の領域の膜厚及び幅を減少させ、かつ、残存したゲート電極層の平滑化、薄膜化、低抵抗化を図ることができる。特に、前記雰囲気中における酸素の組成比を10~25%とすると、効率良くゲート電極層の膜厚及び幅を減少させることができ、よりゲート電極層の平滑化、薄膜化、低抵抗化を図ることができる。

【0080】

次に、ゲート電極層402及び絶縁物401をマスクとして、島状半導体層103中に不純物元素109を、イオン注入法等によって導入(ドーピング)する(図4(D))。不純物元素109は、n型の不純物元素の場合、例えば、リン(P)、砒素(As)、アンチモン(Sb)、p型の不純物元素の場合、例えば、硼素(B)を用いることができる。

【0081】

不純物元素109の導入により、島状半導体層103のうち、ゲート電極層402と重ならない部分には、一对の不純物領域110が形成される。一方、島状半導体層103のうち、ゲート電極層402の膜厚の薄い部分と重なる部分には、不純物元素109がその部分をスルーして導入されることによって、一对の低濃度不純物領域111が形成される。一对の不純物領域110は、ソース領域又はドレイン領域を構成する。また、一对の低濃度不純物領域111の間は、チャネル領域112となる(図4(D))。

【0082】

なお、絶縁物401を除去した後に、ドーピングを行うこともできるが、チャネル領域112へ不純物元素が導入されないように、絶縁物401を残したまま、ドーピングを行うのが望ましい。

【0083】

次に、絶縁物401を除去した後、又は残した状態で、ゲート電極層402上にTFITを保護するためのキャップ絶縁膜113、及び、層間絶縁膜114を実施形態1と同様の要領で形成する(図4(E))。そして、層間絶縁膜114、キャップ絶縁膜113及びゲート絶縁膜104をエッチングし、コンタクトホールを開孔した後、該コンタクトホールに、導電材料をノズル123から液滴吐出法によって吐出することにより、ソース電極116及びドレイン電極117を形成する(図4(E))。導電材料は、ゲート電極層として用いられるものと同様のものを選択することができる。

【0084】

以上の工程を経て、低濃度不純物領域を有する、いわゆるLDD構造のトップゲート型TFITが完成する。

【0085】

以上説明したように、本発明に係る半導体装置は、チャネル領域、一对の不純物領域及び一对の低濃度不純物領域からなる半導体層と、ゲート絶縁膜を介して前記半導体層に接して形成された、異なる膜厚を有する単層からなるゲート電極層と、を含み、前記一对の低濃度不純物領域は、前記ゲート電極層のうち、膜厚の薄い部分に重なって形成されていることを特徴としている。

【0086】

また、本発明に係る半導体装置の作製方法は、半導体層上にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極層を形成し、前記ゲート電極層上に耐熱性を有する絶縁物

10

20

30

40

50

を形成し、前記ゲート電極層を酸素及び窒素を含む雰囲気中で加熱することにより、前記絶縁物が形成されていない部分のゲート電極層の膜厚を減少させ、異なる膜厚を有するゲート電極層とし、前記ゲート電極層をマスクとして、前記半導体層に不純物を導入することにより、一对の不純物領域及び一对の低濃度不純物領域を形成し、前記一对の低濃度不純物領域は、前記ゲート電極層のうち、膜厚の薄い部分に重なって形成されていることを特徴としている。

#### 【0087】

本発明は、異なる膜厚を有する単層からなるゲート電極層を含み、一对の低濃度不純物領域は、前記ゲート電極層のうち、膜厚の薄い部分に重なって形成されていることを特徴としている。これにより、該ゲート電極層は、特に液滴吐出法を採用することによって、簡単に形成することができ、液滴吐出法の持つ利便性を最大限に活かすことができる。特に、液滴吐出法を用いて吐出した導電材料を含む組成物は、部分的に加熱処理を行うことによって、異なる膜厚を有する単層又は多層からなるゲート電極層を形成することができる。本発明は、この異なる膜厚を有するゲート電極層を利用して、その膜厚の薄い部分をスルーさせて不純物元素を導入することを特徴としており、一对の低濃度不純物領域を簡単に形成することができる。

#### 【0088】

なお、本実施形態では、半導体装置として、トップゲート型TFTを例に挙げて説明したが、本発明の適用はこれに限定されるものではない。例えば、デュアルゲート型TFTについても本発明を適用することができる。

#### 【0089】

##### (実施形態4)

本実施形態では、図5を参照して、本発明に係る半導体装置の構成及びその作製方法の一実施形態について説明する。ここでは、トップゲート型TFTを例に挙げて説明する。ゲート電極層を構成する導電材料を含む組成物を液滴吐出法によって形成する工程までは、実施形態1、2と同様に行うことができる。

#### 【0090】

導電材料を含む組成物を形成したら、乾燥処理を行い、又は室温にて放置し、組成物を固体化させ、ゲート電極層400とする(図5(A))。乾燥処理の場合は、例えば、100、3分間の条件下で行う。なお、ゲート電極層400は、単層でも多層でも良い。

#### 【0091】

次に、ゲート電極層400をマスクとして、島状半導体層103中に不純物元素109を、イオン注入法等によって導入(ドーピング)する(図5(B))。不純物元素109は、n型の不純物元素の場合、例えば、リン(P)、砒素(As)、アンチモン(Sb)、p型の不純物元素の場合、例えば、硼素(B)を用いることができる。

#### 【0092】

不純物元素109の導入により、島状半導体層103のうち、ゲート電極層400と重ならない部分には、一对の不純物領域110が形成される(図5(B))。一对の不純物領域110は、ソース領域又はドレイン領域を構成する。

#### 【0093】

次に、ゲート電極層400に対して加熱処理を行う。加熱処理としては、例えば、窒素及び/又は酸素を含む雰囲気下において、200~350で15分間~30分間の焼成を行う。この加熱処理によって、ゲート電極層400の幅及び膜厚が減少したゲート電極層500(本実施形態において、以下、単に「ゲート電極層500」という。)が形成される(図5(C))。ゲート電極層400の幅及び膜厚が減少するメカニズムについては、実施形態1で説明したとおりであり、加熱処理中に生じる有機層501を、窒素及び/又は酸素を含む雰囲気下において焼成、又は酸素プラズマ処理等によって除去することにより、ゲート電極層500が得られる。

#### 【0094】

このように、ゲート電極層400を、窒素及び/又は酸素を含む雰囲気下で焼成し、又

10

20

30

40

50

は乾燥後、酸素プラズマで処理することによって、その表面部分の有機層は除去されるため、ゲート電極層の所望の領域の膜厚及び幅を減少させ、かつ、残存したゲート電極層の平滑化、薄膜化、低抵抗化を図ることができる。特に、前記雰囲気中における酸素の組成比を10～25%とすると、効率良くゲート電極層の膜厚及び幅を減少させることができ、よりゲート電極層の平滑化、薄膜化、低抵抗化を図ることができる。

#### 【0095】

例えば、Agペーストを吐出し、窒素雰囲気、230℃、1hrで、ゲート電極層の焼成を行った場合、1100nm程度の膜厚となったゲート電極層が、さらに、窒素雰囲気中に組成比25%の酸素を混合し、230℃、1hrのゲート電極層の焼成を行うことにより、700nm程度の膜厚に減少することが実験的に判った。減少率は、約63%である。また、線幅も、膜厚ほどの減少率はないが、2回目の焼成によって線幅が減少した。また、2回目の焼成によって、抵抗率は、60～70μΩ・cmに低下した。したがって、1回目の焼成後に、高濃度の不純物をドーピングし、2回目の焼成によって、ゲート電極層の線幅及び膜厚が減少することを利用して、さらに低濃度の不純物をドーピングすることにより、低濃度不純物領域を形成することができる。この結果は、実施形態3においても、適用できる。

10

#### 【0096】

次に、ゲート電極層500をマスクとして、島状半導体層103中に低濃度の不純物元素502を、イオン注入法等によって導入（ドーピング）する（図5（D））。低濃度の不純物元素502は、n型の不純物元素の場合、例えば、リン（P）、砒素（As）、アンチモン（Sb）、p型の不純物元素の場合、例えば、硼素（B）を用いることができる。

20

#### 【0097】

低濃度の不純物元素502の導入により、島状半導体層103のうち、ゲート電極層500と重ならない部分には、一対の低濃度不純物領域111が形成される（図5（D））。そして、一対の低濃度不純物領域111の間には、チャネル領域112となる。

#### 【0098】

なお、低濃度不純物領域111の幅は、ゲート電極層400が加熱処理によって減少する幅に依存するため、所望の低濃度不純物領域111の幅に合わせて、上記加熱処理条件を適宜調整すればよい。

30

#### 【0099】

次に、ゲート電極層500上にTFETを保護するためのキャップ絶縁膜113、及び、層間絶縁膜114を実施形態1と同様の要領で形成する（図5（E））。そして、層間絶縁膜114、キャップ絶縁膜113及びゲート絶縁膜104をエッチングし、コンタクトホールを開孔した後、該コンタクトホールに、導電材料をノズル123から液滴吐出法によって吐出することにより、ソース電極116及びドレイン電極117を形成する（図5（E））。導電材料は、ゲート電極層として用いられるものと同様のものを選択することができる。

#### 【0100】

以上の工程を経て、低濃度不純物領域を有する、いわゆるLDD構造のトップゲート型TFETが完成する。

40

#### 【0101】

以上説明したように、本発明に係る半導体装置の作製方法は、半導体層上にゲート絶縁膜を形成し、前記ゲート絶縁膜上にゲート電極層を形成し、前記ゲート電極層をマスクとして、前記半導体層に不純物を導入することにより、一対の不純物領域を形成し、前記ゲート電極層を酸素及び窒素を含む雰囲気中で加熱することにより、前記ゲート電極層の膜厚及び幅を減少させ、前記膜厚及び幅が減少したゲート電極層をマスクとして、前記半導体層に低濃度の不純物を導入することにより、一対の低濃度不純物領域を形成することを特徴としている。

#### 【0102】

50



本発明は、ゲート電極層を構成する導電材料を含む組成物に対し加熱処理を行うことによって、ゲート電極層の幅及び膜厚を減少させることができることを利用して、その加熱処理の前後に、ゲート電極層をマスクとして濃度の異なる不純物元素を導入することにより、簡単な工程で、半導体層中にソース、ドレイン領域及び一対の低濃度不純物領域を形成することができる。ゲート電極層は、特に液滴吐出法を採用することによって、簡単に形成することができるため、本発明は液滴吐出法の持つ利便性を最大限に活かすことができる。

#### 【0103】

なお、本実施形態では、半導体装置として、トップゲート型TFTを例に挙げて説明したが、本発明の適用はこれに限定されるものではない。例えば、デュアルゲート型TFT

10

#### 【実施例1】

#### 【0104】

本実施例では、図6を参照して、本発明に係る半導体装置の構成及びその作製方法において、下地前処理を行う場合、特に、ゲート電極層の下部に接して親水性の膜を設ける場合について説明する。ここでは、トップゲート型TFTを例に挙げて説明する。図6(A)～(C)において、ゲート絶縁膜104を形成する工程までは、上記実施形態と同様に行うことができる。

#### 【0105】

図6(A)は、導電体の酸化膜(ここでは、 $TiO_x$ 膜130)を基板全面又は少なくともゲート電極層が形成される領域に形成する場合を示している。 $TiO_x$ (酸化チタン)膜としては、代表的には、光触媒としても用いられる二酸化チタンを用いるのがよい。その後、例えば、実施形態1の要領でゲート電極層105、106を形成する。

20

#### 【0106】

図6(B)は、導電膜(ここでは、 $Ti$ 膜131)を全面に形成した後、例えば、実施形態1の要領でゲート電極層105、106を形成し、これらゲート電極層をマスクとして、 $Ti$ 膜131の酸化処理(焼成又は $O_2$ イオン注入後に焼成等)を行い、ゲート電極層の周囲を $TiO_x$ 膜130とする場合を示している。酸化処理は、例えば、 $Ti$ 膜を1～5nm成膜した後、230℃で焼成することによって行う。酸化処理を行うことにより、ゲート電極層同士のショートを防止することができる。

30

#### 【0107】

図6(C)は、 $Ti$ 膜131を全面に形成した後、例えば、実施形態1の要領でゲート電極層105、106を形成し、ゲート電極層105をマスクとして、露出した $Ti$ 膜131をエッチングする場合を示している。これにより、ゲート電極層同士のショートを防止することができる。

#### 【0108】

また、 $Ti$ 以外にも、 $Sc$ (スカンジウム)、 $V$ (バナジウム)、 $Cr$ (クロム)、 $Mn$ (マンガン)、 $Fe$ (鉄)、 $Co$ (コバルト)、 $Ni$ (ニッケル)、 $Cu$ (銅)、 $Zn$ (亜鉛)等の所謂3d遷移元素や、 $W$ (タングステン)、 $Al$ (アルミニウム)、 $Ta$ (タンタル)、 $Zr$ (ジルコニウム)、 $Hf$ (ハフニウム)、 $Ir$ (イリジウム)、 $Nb$ (ニオブ)、 $Pd$ (パラジウム)、 $Pt$ (白金)、及びそれらの酸化物、窒化物、酸化窒化物を用いることもできる。これらの金属を直接基板全面に形成した場合には、図6(B)、(C)のように、ゲート電極層が形成される部分以外を除去又は酸化、窒化、酸化窒化することにより絶縁化する必要がある。

40

#### 【0109】

なお、酸化チタンは、光触媒物質としても知られる材料であるが、他にも、チタン酸ストロンチウム( $SrTiO_3$ )、セレン化カドミウム( $CdSe$ )、タンタル酸カリウム( $KTaO_3$ )、硫化カドミウム( $CdS$ )、酸化ジルコニウム( $ZrO_2$ )、酸化ニオブ( $Nb_2O_5$ )、酸化亜鉛( $ZnO$ )、酸化鉄( $Fe_2O_3$ )、酸化タングステン( $WO_3$ )等の光触媒物質を形成してもよい。また、これらの金属を主成分とする材料以外にも、ポ

50

リイミド、アクリル、シロキサン等の耐熱性樹脂を形成したり、プラズマ処理（好適には大気圧プラズマ）を施したりしてもよい。

【0110】

上記導電体膜、及びその酸化物、窒化物、酸化窒化物の作製方法に特に制限はない。液滴吐出法やスプレー法等によって、直接基板全面に又は選択的に導電体膜、及びその酸化物、窒化物、酸化窒化物を形成しても良い。なお、 $TiO_x$ 膜130、 $Ti$ 膜131等の親水性の膜を形成することにより、ゲート絶縁膜104と後に形成するゲート電極層との密着性を高めることもできる。なお、本実施例は、他の実施形態又は実施例と自由に組み合わせることができる。

【実施例2】

【0111】

本実施例では、本発明に係る半導体装置の構成及びその作製方法において、半導体層101（又は島状半導体層103）として、SAS（セミアモルファスシリコン）を用いた場合について説明する。

【0112】

SASは、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、 $SiH_4$ であり、その他にも $Si_2H_6$ 、 $SiH_2Cl_2$ 、 $SiHCl_3$ 、 $SiCl_4$ 、 $SiF_4$ などを用いることができる。この珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いることでSASの形成を容易なものとすることができる。希釈率は10～1000倍の範囲で珪化物気体を希釈することが好ましい。勿論、グロー放電分解による被膜の反応生成は減圧下で行うが、圧力は概略0.1～133Paの範囲で行えば良い。グロー放電を形成するための電力は1～120MHz、好ましくは13～60MHzの高周波電力を供給すれば良い。基板加熱温度は300以下が好ましく、100～200の基板加熱温度が推奨される。

【0113】

また、珪化物気体中に、 $CH_4$ 、 $C_2H_6$ などの炭化物気体、又は $GeH_4$ 、 $GeF_4$ などのゲルマニウム化気体を混入させて、エネルギーバンド幅を1.5～2.4eV、若しくは0.9～1.1eVに調節しても良い。

【0114】

また、SASは、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いn型の電気伝導性を示す。これは、アモルファス半導体を成膜するときよりも高い電力のグロー放電を行うため酸素が半導体層中に混入しやすいためである。そこで、TFTのチャネル形成領域を設ける第1の半導体膜に対しては、p型を付与する不純物元素を、この成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。p型を付与する不純物元素としては、代表的には硼素であり、 $B_2H_6$ 、 $BF_3$ などの不純物気体を1～1000ppmの割合で珪化物気体に混入させると良い。例えば、p型を付与する不純物元素としてボロンを用いる場合、該ボロンの濃度を $1 \times 10^{14} \sim 6 \times 10^{16} \text{ atoms/cm}^3$ とすると良い。なお、上記SASでチャネル領域を構成することにより1～10 $\text{cm}^2/\text{V} \cdot \text{sec}$ の電界効果移動度を得ることができる。なお、本実施例は、他の実施形態又は実施例と自由に組み合わせることができる。

【実施例3】

【0115】

本実施例では、主に図7～図10を参照して、本発明を用いたアクティブマトリクス型EL発光装置の作製方法について説明する。

【0116】

有機化合物又は無機化合物を含む層からなる発光素子（代表的にはエレクトロルミネセンス（EL: Electro Luminescence）を利用した発光素子）を、薄膜トランジスタ（TFT）で駆動させる場合、EL発光装置は図7に示すように、画素領域に設けられるスイッチング用TFTのON電流のバラツキを抑えるため、駆動用TFT

10

20

30

40

50

を備えた、少なくとも2トランジスタ型の構造とするのが一般的である。

【0117】

ここで、上記発光素子は、一对の電極間にキャリア輸送特性の異なる有機化合物又は無機化合物を含む層を積層し、一方の電極からは正孔を注入し、他方の電極からは電子を注入できるように形成され、一方の電極から注入された正孔と、他方の電極から注入された電子とが再結合して発光中心を励起して、それが基底状態に戻るときに光を放出する現象を利用した素子である。

【0118】

なお、図7(B)は、発光素子を順積みにした場合の回路図であり、ここで順積み発光素子とは、駆動用TFT213の画素電極が正孔注入電極(陽極)となる場合をいう。なお、図8(B)は、発光素子を逆積みにした場合の回路図であり、ここで逆積み発光素子とは、駆動用TFT213の画素電極が電子注入電極(陰極)となる場合をいう。

【0119】

また、図7(B)の212はスイッチング用TFTであり、画素へ流れる電流のON/OFFを制御するものである。ここで、図7(A)からも分かるように、スイッチング用TFT212のドレイン配線225(又はソース配線)は、駆動用TFT213のゲート電極層226と接続された構成となるが、ゲート電極層226とドレイン配線225の層との間には、ゲート絶縁膜が存在するため、両者は、コンタクトホール115を介して、電氣的に接続される。なお、以上の符号は、図8においても同様である。また、図7、8において、227はそれぞれ容量部を示しているが、容量部を形成する領域は、この領域に限定されない。なお、図7、8における符号は、図9、10と対応している。

【0120】

本発明を用いた発光装置及びその作製方法について、図9、10を参照して説明する。図9は、図7(A)又は図8(A)のX-Yの断面構造を示したものである。なお、図9、10において、容量部227は省略した。本実施例では、実施形態2のテーパ状のゲート電極層を有するTFTを用いたアクティブマトリクス型EL発光装置について説明するが、ゲート電極層の構造は、これに限定されるものではなく、他の実施形態又は実施例に置換して、あるいはそれらを組み合わせて実施することが可能である。

【0121】

まず、基板100上に下地絶縁膜118を形成する。ここでは、SiNOとSiONの積層構造としたが(図9(A))、材質、構造ともにこれに限定されるものではない。上述したゲート絶縁膜に用いられる材料と同様のものから選択することができる。

【0122】

次に、下地絶縁膜118上に、上記実施形態又は実施例に示した要領で、島状半導体層103及びゲート絶縁膜104を形成する(図9(A))。

【0123】

さらに、実施形態2に示した要領で、レジスト302を用いてエッチングを行い、テーパ状のゲート電極層303を形成する(図9(A))。ここで、画素部215の駆動用TFT213のゲート電極層226は、スイッチング用TFT212と接続するため、スイッチング用TFT212の方向に延びている(図7(A)又は図8(A)参照)。したがって、図9(A)において、226と示したゲート電極層は、一般的に同一層からなる。なお、ゲート電極層226は、少なくとも不純物元素が導入される領域のみテーパ状にすれば足りる。また、上記ゲート電極層は、積層構造でも良い。

【0124】

次に、駆動回路部214のpチャネル型TFT211が形成される部分の上方に、レジスト200を形成した後に(レジスト200は、液滴吐出法によって形成するのが望ましい。)、ゲート電極層303、225をマスクとして、 $10^{15} \sim 10^{17} \text{ atoms/cm}^3$ オーダーのn型不純物元素201を島状半導体層103にドーピングする。これによって、駆動回路部214のnチャネル型TFT210、並びに画素部215のスイッチング用TFT212及び駆動用TFT213のゲート電極層で覆われていない島状半導体層に

は、ソース又はドレイン領域となるn型不純物領域202が形成される。さらに、ゲート電極層のテーパー状の部分と重なる領域には、n型の低濃度不純物領域203が形成される。さらにその間には、チャンネル領域204が形成される(図9(B))。なお、特に、画素部215の駆動用TF T 213については、後に形成される発光素子224の積層構造に応じて、nチャンネル型TF T又はpチャンネル型TF Tを選択すればよい。

#### 【0125】

ここで、n型不純物元素としては、砒素(As)、磷(P)などを用いることができる。その後、レジスト200は、O<sub>2</sub>アッシング等によって除去する。この際、ゲート電極層上にレジスト302が残存している場合には、このレジスト302も同時に除去される。

10

#### 【0126】

次に、駆動回路部214のnチャンネル型TF T 210及び画素部215のスイッチング用TF T 212及び駆動用TF T 213になる領域をレジスト205で覆った後(レジスト205は、液滴吐出法によって形成するのが望ましい。)、ゲート電極層303をマスクとして、 $10^{15} \sim 10^{17} \text{ atoms/cm}^3$ オーダーのp型不純物元素206を、pチャンネル型TF T 211の島状半導体層にドーピングする。これによって、pチャンネル型TF T 211のソース又はドレイン領域となるp型不純物領域207が形成される。さらに、ゲート電極層のテーパー状の部分と重なる領域には、p型の低濃度不純物領域208が形成される。さらにその間には、チャンネル領域209が形成される(図9(C))。ここで、p型不純物元素としては、硼素(B)などを用いることができる。その後、レジスト205は、O<sub>2</sub>アッシング等によって除去する。この際、pチャンネル型TF T 211のゲート電極層上に、レジスト302が残存している場合には、このレジスト302も同時に除去される。

20

#### 【0127】

なお、上記ドーピングを行った後、熱処理によって該不純物元素の活性化を行ってもよい。

#### 【0128】

次に、TF Tを覆うキャップ絶縁膜113をプラズマCVD法により形成する(図10(A))。キャップ絶縁膜113としては、窒化珪素膜又は酸化窒化珪素膜を用いるのがよいが、材料はこれに限定されるものではない。また、形成方法もプラズマCVD法に限定されるものではない。なお、TF T上方からの不純物の混入を防止するため、キャップ絶縁膜113はできるだけ形成しておくのが望ましい。

30

#### 【0129】

また、図示しないが、ソース、ドレイン配線上に、TF T上方からの不純物の拡散等を防止するためのパッシベーション膜を形成しておくのが望ましい。パッシベーション膜は、プラズマCVD法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイヤモンドライクカーボン(DLC)、窒素含有炭素(CN)、その他の絶縁性材料を用いて形成することができる。なお、これらの材料を積層させて形成してもよい。なお、該パッシベーション膜は、絶縁体材料の微粒子を含む組成物を液滴吐出法によって吐出することによっても形成することができる。

40

#### 【0130】

次に、半導体層に添加された不純物元素の活性化のための加熱処理を行う。この活性化は、N<sub>2</sub>雰囲気にした炉中において500~800に加熱することによって行う。例えば、RTA(ラピッドサーマルアニール)法を用いることができる。または、レーザー光を半導体層に照射して活性化を行ってもよい。この場合、基板裏面側又は基板表面側からのみレーザー光を照射してもよいし、基板表面及び裏面の両側から照射してもよい。なお、工程を簡略化したい場合には、該活性化処理を省略してもよい。

#### 【0131】

なお、その後、水素を含む窒化珪素膜または窒化酸化珪素膜からなる絶縁膜をプラズマ

50

CVD法により形成し、該絶縁膜から水素を放出させ、半導体層の水素化を行うための加熱処理を行い、シリコンの不對結合手を終端させてもよい。この加熱処理は、クリーンオープンを用い、 $N_2$ 雰囲気下において350～450（好ましくは、410）で行えばよい。なお、該絶縁膜としては、他の水素及び珪素を含む絶縁膜を用いてもよいし、形成方法もプラズマCVD法以外の方法を用いてもよい。

#### 【0132】

次に、キャップ絶縁膜113上に、層間絶縁膜114を形成する。ここでは、ポリイミドを含む溶液をスピンコート法によって基板全面に塗布したが、この材料、方法に限定されるものではない。例えば、ポリイミド系樹脂の他にも、アクリル系樹脂、ポリアミド系樹脂、または珪素、酸素、水素からなる化合物のうちSi-O-Si結合を含む無機シロキサン、珪素に結合されている水素がメチルやフェニルのような有機基に置換された有機シロキサン系の絶縁膜等を用いることができる。また、液滴吐出法によって層間絶縁膜114を形成することもできる。

10

#### 【0133】

次に、層間絶縁膜114、キャップ絶縁膜113、ゲート絶縁膜104を選択的に除去し、コンタクトホールを開孔する。水素化処理のための絶縁膜が形成されている場合にはこれも除去する。コンタクトホール開孔は、レジストを基板全面に塗布した後にプリベークを行い、露光、現像プロセスを経てマスクパターンを形成し、マスクパターンをエッチングしてコンタクトホールを形成するという従来の方法を用いることができるが、レジストを液滴吐出法によって選択的に吐出することによりマスクパターンを形成する方が、コスト削減、工程簡略化という観点から望ましい。

20

#### 【0134】

コンタクトホールを形成した後、画素電極216を形成する（図10（B））。画素電極216は、液滴吐出法によって形成しても良いし、パターンニング工程を経て形成しても良い。なお、画素電極216は、コンタクトホールを開孔する前に形成しても良い。

#### 【0135】

次に、コンタクトホールを介して、各TFTのソース領域、ドレイン領域に接続される配線217、228等を形成する（図10（B））。ここで、配線217は、スイッチング用TFT212のソース又はドレイン領域と、駆動用TFT213のゲート電極層とを接続する配線である。また、配線228は、駆動用TFT213のソース又はドレイン領域と、画素電極216とを接続する配線である。これら配線は、導電材料を含む組成物を吐出することによって形成するのが望ましい。導電材料としては、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba等の金属、Al、C、Niの合金、ハロゲン化銀の微粒子等、又は分散性ナノ粒子等を用いることができる。

30

#### 【0136】

なお、これら配線は多層構造とすることもできる。例えば、厚さ50～200nmのTi膜、厚さ250～400nmのAl膜又はAl-Si合金膜、厚さ50～200nmのTi膜を積層させて、配線を形成する。また、三層構造のうち、TiをTiN、又は窒素を50%以下の組成比で含む窒化チタン（本明細書では、窒素を50%以下の組成比で含む窒化チタンをTi(N)と表す）で置き換えてもよいし、TiN又はTi(N)を新たに積層させた構造としてもよい。また、Alは150～200でヒロックが発生してしまうため、Siを含有させておくことが望ましい。このように、特にAlを用いる場合、ITOとダイレクトコンタクトさせると、Alが腐食するという問題点があるが、AlとITOの間にTi（又はTiN）を介することにより、この問題点は解消できる。また、特にAl、C、Niの合金を用いる場合には、Ti等を介さなくとも、ITOとダイレクトコンタクトが可能になるという利点がある。

40

#### 【0137】

以上の工程により、nチャネル型TFT210及びpチャネル型TFT211からなるCMOS構造を含む駆動回路部214と、スイッチングTFT212及び駆動用TFT2

50

13及び容量部を含む画素部215からなるアクティブマトリクス基板が完成する(図10(C))。なお、本実施例においては、本発明に係る半導体装置を、駆動回路部及び画素部両方に用いたが、少なくとも一方に用いることもできる。

#### 【0138】

さらに、画素電極216上に、有機樹脂膜、無機絶縁膜を用いて形成された隔壁(土手、バンク等とも呼ばれる。)218を液滴吐出法によって選択的に形成する。隔壁218としては、シロキサン等の耐熱性樹脂、ポリイミド、アクリル等の樹脂を用いるのが望ましい。特に、シロキサンを用いることにより、後の真空ベーク工程を高温で行うことができ、EL素子に悪影響を及ぼす水分を十分に除去することができる。なお、隔壁218は、選択的に形成されることにより、開口部を有しており、該開口部において画素電極216が露出している。なお、隔壁218は、レジスト等を用いたパターンニングによって形成しても良い。

#### 【0139】

次に、隔壁218の開口部において画素電極216と接するように、有機化合物を含む層219(電界発光層)を形成する。有機化合物を含む層219は、単数の層で構成しても良いし、複数の層を積層させて構成しても良い。複数の層で構成する場合、半導体素子側(画素電極側)から見て、(1)陽極、ホール(正孔)注入層、ホール輸送層、発光層、電子輸送層、陰極、(2)陽極、ホール注入層、発光層、電子輸送層、陰極、(3)陽極、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層、陰極、(4)陽極、ホール注入層、ホール輸送層、発光層、ホールブロッキング層、電子輸送層、陰極、(5)陽極、ホール注入層、ホール輸送層、発光層、ホールブロッキング層、電子輸送層、電子注入層、陰極、等の順に積層された素子構造とすればよい。これは、所謂順積みと呼ばれる構造で、画素電極216は、陽極(ホール注入電極)として機能する。一方、半導体素子側(画素電極側)から見て、陰極が先に来る場合には、逆積みと呼ばれ、画素電極216は陰極として機能する。

#### 【0140】

次に、有機化合物を含む層219を覆うように、対向電極220を形成する。対向電極220は、発光層の積層方法により、陽極又は陰極として機能する。有機化合物を含む層219を画素電極216と対向電極220との間に挟むことにより、発光素子224が形成される。

#### 【0141】

次に、有機化合物を含む層219(特に発光層)を水分から保護するために、パッシベーション膜221を形成する。これに代えて、あるいは、さらにパッシベーション膜221が外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(ラミネートフィルム、紫外線硬化樹脂フィルム等)やカバー材でパッケージング(封入)することが好ましい。本明細書でラミネートフィルムとは、基材フィルムと接着性合成樹脂フィルムとの積層フィルム、または2種類以上の積層フィルムを指す。基材フィルムとしては、PETやPBT等のポリエステル、ナイロン6、ナイロン66等のポリアミド、また無機蒸着フィルム、または紙類を用いればよい。また、接着性合成フィルムとしてはPEやPP等のポリオレフィン、アクリル系合成樹脂、エポキシ系合成樹脂などを用いればよい。ラミネートフィルムはラミネート装置により、被処理体と熱圧着によりラミネートされる。なお、ラミネート工程を行う前処理としてアンカーコート剤を塗布することが好ましく、ラミネートフィルムと被処理体との接着を強固なものとすることができる。アンカーコート剤としてはイソシアネート系材料などを用いればよい。最後に、絶縁物222を介して、封止基板223でアクティブマトリクス基板を封止した。

#### 【0142】

以上の工程により、EL発光装置が完成する(図10(C))。EL発光装置は、その発光方向により、ボトムエミッション型、トップエミッション型、デュアルエミッション型に大別される。以下、それぞれにおける画素電極216及び対向電極220をも含めた発光素子の構造について説明する。

## 【0143】

ボトムエミッション型の場合、画素電極216（この場合、正孔注入電極）の材質は、透過性を有する金属、例えば、ITO、ITO、ZnO、IZO、GZO等の透明導電膜を用いることができる。また、特にITOを用いる場合には、濃度の異なる酸化珪素を含むITOを積層させることによって、TFTと画素電極216との接続間の低抵抗を維持しつつ、発光層への正孔注入効率を高めることができる。一方、陰極（電子注入電極）となる対向電極220の材質は、仕事関数の小さいCa、Al、CaF、MgAg、AlLi等を用いることができる。

## 【0144】

トップエミッション型の場合、一般的には、ボトムエミッション型における正孔注入電極（画素電極216）と電子注入電極（対向電極220）を入れ替え、さらに有機化合物を含む層を逆積みとし、電流制御用TFTの極性を反転させることにより、基板と反対側（上側）に発光素子からの光を取り出すことのできるトップエミッション型発光装置が得られる。例えば、画素電極216としては、反射性を有する金属、例えば、Al、AlLi等を用い、対向電極220としては、光透過性のあるITO、ITO、ZnO、IZO、GZO等の透明導電膜を用いることができる。

## 【0145】

デュアルエミッション型の場合、正孔注入電極（画素電極216）の材質としては、ボトムエミッション型の場合と同様に、ITO、ITO、ZnO、IZO、GZO等の透明導電膜を用いることもできる。電子注入電極（対向電極220）としては、発光層からの光を透過させるべく、1～10nmの薄アルミニウム膜、もしくはLiを微量に含むアルミニウム膜等を用いることができる。これにより、上下に発光素子224からの光を取り出すことのできるデュアルエミッション型発光装置が得られる。なお、画素電極216と対向電極220の役割は入れ替えても良い。

## 【0146】

なお、本実施例は、他の実施形態、実施例と自由に組み合わせることができる。

## 【実施例4】

## 【0147】

実施例3によって作製されるアクティブマトリクス型EL発光装置を含むEL表示パネル901を用いて、ELテレビ受像機を完成させることができる。図11は、ELテレビ受像機の主要な構成を示すブロック図を示している。EL表示パネル901には、（1）実施例3のように、表示パネルの画素部と走査線側駆動回路903を基板上に一体形成し、さらに信号線側駆動回路902を別途ドライバICとして実装する場合、（2）表示パネルの画素部のみが形成されて走査線側駆動回路903と信号線側駆動回路902とがTAB方式により実装される場合、（3）表示パネルの画素部とその周辺に走査線側駆動回路903と信号線側駆動回路902とがCOG方式により実装される場合、などがあるが、どのような形態としても良い。

## 【0148】

その他の外部回路の構成として、映像信号の入力側では、チューナ904で受信した信号のうち、映像信号を増幅する映像信号増幅回路905と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路906と、その映像信号をドライバICの入力仕様に変換するためのコントロール回路907などからなっている。コントロール回路907は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路908を設け、入力デジタル信号をm個に分割して供給する構成としても良い。

## 【0149】

チューナ904で受信した信号のうち、音声信号は、音声信号増幅回路909に送られ、その出力は音声信号処理回路910を経てスピーカ913に供給される。制御回路911は受信局（受信周波数）や音量の制御情報を入力部912から受け、チューナ904や音声信号処理回路910に信号を送出する。

## 【0150】

このような外部回路と、EL表示パネル901を筐体に組みこんで、図20(A)に示すようなテレビ受像機を完成させることができる。勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。なお、本実施例は、他の実施形態、実施例と自由に組み合わせることができる。

## 【実施例5】

## 【0151】

本実施例では、図12~16を参照して、本発明を用いたアクティブマトリクス型液晶表示装置の作製方法について説明する。

## 【0152】

図12は、液晶表示装置の一画素における上面図である。212はスイッチング用TF Tであり、画素へ流れる電流のON/OFFを制御するものである。ここでは、マルチゲート構造とした。228は、ソース又はドレイン配線(2nd配線等とも呼ばれる。)、233は容量配線であり、容量配線233と画素電極216との間で、容量部227を形成している。なお、容量部を形成する領域は、この領域に限定されない。

## 【0153】

本発明を用いた液晶表示装置及びその作製方法について、図13~15を参照して説明する。図13~15は、図12のX-Yの断面構造を示したものである。本実施例では、実施形態1に示した、異なる幅を有する二重ゲート電極層を有するTF Tを用いたアクティブマトリクス型EL発光装置について説明するが、ゲート電極層の構造は、これに限定されるものではなく、他の実施形態又は実施例に置換して、あるいはそれらを組み合わせる実施することが可能である。

## 【0154】

まず、実施例3及び実施形態1と同様の要領で、基板100上に、下地絶縁膜118、島状半導体層103、ゲート絶縁膜104、ゲート電極層230~232を形成する(図13(A))。ただし、本実施例においては、画素部215のスイッチング用TF T212のみ、低濃度不純物領域がゲート電極層232にオーバーラップしていない所謂オフセット構造(Lo f f構造ともいう。)とするために、積層したゲート電極層232の幅はほぼ同じになるようにした。

## 【0155】

また、ゲート電極層230~232と同時に、容量部227の容量配線233、TF Tと接続される配線234、FPC等の外部回路と接続される端子部239の端子電極235を形成したが(図13(A))、これらは別々に形成しても良い。

## 【0156】

次に、ゲート電極層230~232をマスクとして、例えば、 $10^{13} \sim 10^{14} \text{ atoms/cm}^3$ オーダーの低濃度のn型不純物元素236を、島状半導体層103にドーピングし、低濃度不純物領域237を形成した(図13(B))。なお、この低濃度不純物領域237は、最終的に、あくまでスイッチング用TF T212の低濃度不純物領域となるものであって、駆動回路部214のTF Tの低濃度不純物領域とはなるものではない。ここで、n型不純物元素としては、砒素(As)、磷(P)などを用いることができる。

## 【0157】

次に、駆動回路部214のpチャネル型TF T211及びスイッチング用TF T212の低濃度不純物領域として残る部分を、レジスト200で覆う。そして、ゲート電極層230及びレジスト200をマスクとして(レジスト200は、液滴吐出法によって形成するのが望ましい。)、例えば、 $10^{15} \sim 10^{17} \text{ atoms/cm}^3$ オーダーのn型不純物元素109を、島状半導体層103にドーピングした。これによって、駆動回路部214のnチャネル型TF T210、並びにスイッチング用TF T212のレジスト200で覆われていない島状半導体層には、ソース又はドレイン領域となるn型不純物領域202が



形成される。さらに、ゲート電極層の膜厚の薄い部分と重なる領域には、n型の低濃度不純物領域203が形成される。さらにその間には、チャンネル領域204が形成される。(図13(C))。

#### 【0158】

一方、スイッチング用TFT212においては、ソース又はドレイン領域となる高濃度のn型不純物領域202のみが形成される(図13(C))。ここで、n型不純物元素としては、砒素(As)、磷(P)などを用いることができる。その後、レジスト200は、O<sub>2</sub>アッシング等によって除去する。

#### 【0159】

次に、駆動回路部214のnチャンネル型TFT210及び画素部215のスイッチング用TFT212の領域をレジスト205で覆った後(レジスト205は、液滴吐出法によって形成するのが望ましい。)、ゲート電極層231をマスクとして、 $10^{15} \sim 10^{17}$  atoms/cm<sup>3</sup>オーダーのp型不純物元素206を、pチャンネル型TFT211の島状半導体領域にドーピングする。これによって、pチャンネル型TFT211のソース又はドレイン領域となるp型不純物領域207が形成される。さらに、ゲート電極層の膜厚の薄い部分と重なる領域には、p型の低濃度不純物領域208が形成される。さらにその間には、チャンネル領域209が形成される(図14(A))。ここで、p型不純物元素としては、硼素(B)などを用いることができる。その後、レジスト205は、O<sub>2</sub>アッシング等によって除去する。

#### 【0160】

なお、上記ドーピングを行った後、熱処理によって該不純物元素の活性化を行ってもよい。

#### 【0161】

かくして、駆動回路部214においては、低濃度不純物領域がゲート電極層にオーバーラップした構造(Lov構造ともいう。)で、CMOS構造のTFTが得られ、画素部215においては、低濃度不純物領域がゲート電極層にオーバーラップしていないオフセット構造(Loff構造)のTFTが得られる。

#### 【0162】

次に、実施例3の要領で、TFTを覆うキャップ絶縁膜113をプラズマCVD法により形成する(図14(B))。キャップ絶縁膜113は、TFT上方からの不純物の混入を防止するため、できるだけ形成しておくのが望ましい。さらに、実施例3の要領で、パッシベーション膜形成、不純物活性化及び水素化処理を行っても良い。

#### 【0163】

本実施例では、さらに、撥液性材料を用いたコンタクトホールの開孔方法について説明する。まず、基板上に、撥液性材料240を液滴吐出法、スピン塗布法、スリットコーター法、スプレー法等によって形成し、さらに、コンタクトホールを形成したい箇所に、PVAやポリイミド等からなるマスク241を形成する(図14(B))。撥液性材料としては、FAS(フルオロアルキルシラン)等のフッ素系シランカップリング剤を用いることができる。PVAやポリイミド等のマスク241は液滴吐出法で選択的に吐出すればよい。

#### 【0164】

次に、PVA等をマスクとして撥液性材料240をエッチング除去する。また、撥液性材料240は、O<sub>2</sub>アッシングや大気圧プラズマによって除去することができる。その後、マスクは、PVAの場合は水洗処理によって、ポリイミドの場合には、N300剥離液等によって除去する。

#### 【0165】

次に、コンタクトホールが形成される箇所に撥液性材料を残した状態で、層間絶縁膜114(又は平坦化膜)を液滴吐出法、スピン塗布法、スリットコーター法等によって形成する(図14(C))。この際、コンタクトホールが形成される箇所には、撥液性材料240が存在するので、その上方に層間絶縁膜が形成されることはない。また、コンタクト

10

20

30

40

50

ホール形状が逆テーパーとなる虞も生じない。層間絶縁膜は、アクリル、ポリイミド、ポリアミドなどの有機樹脂、または珪素、酸素、水素からなる化合物のうちSi-O-Si結合を含む無機シロキサン、珪素に結合されている水素がメチルやフェニルのような有機基に置換された有機シロキサン系の絶縁膜等を用いて、液滴吐出法で選択的に形成することが好ましい。層間絶縁膜114を形成した後、撥液性材料240は、O<sub>2</sub>アッシングや大気圧プラズマによって除去する。なお、パッシベーション膜が形成されている場合には、それも除去する。

#### 【0166】

その後、画素電極216を形成した後に、配線228を形成し、TFT同士、TFTと画素電極216、TFTと配線234とを接続する(図15(A))。なお、画素電極216は、光を透過するか否かによって、ITO、ITSO等の透明導電材料や、MgAg等の反射性導電材料を選択する。また、配線228は、実施例3と同様の材料を用いることができる。画素電極216及び配線228は、液滴吐出法によって形成するのが望ましい。なお、端子電極235の上部にキャップ膜絶縁膜等が存在する場合には、層間絶縁膜114等をマスクとして、除去しておく。

#### 【0167】

以上の工程を経て、アクティブマトリクス型TFT基板が完成する。さらに、図15(B)はTFT基板と対向基板250との間に液晶層251を挟持させ、シール材252で貼り合わせた状態を示している。TFT基板には柱状のスペーサ253を形成する。柱状のスペーサ253は画素電極上に形成されるコンタクト部のくぼみに合わせて形成するとよい。柱状スペーサ253は用いる液晶材料にも依存するが、3~10μmの高さで形成する。コンタクト部では、コンタクトホールに対応した凹部が形成されるので、この部分に合わせてスペーサを形成することにより液晶の配向の乱れを防ぐことができる。

#### 【0168】

TFT基板には、配向膜254を形成しラビング処理を行う。対向基板250には透明導電膜255、配向膜254を形成する。その後、TFT基板および対向基板250をシール材252により貼り合わせて液晶を注入し、液晶層251を形成する。

#### 【0169】

なお、液晶層251は、両基板をシール材252を介して貼り合わせた後、貼り合わせた基板(セル)に設けた液晶注入口のある貼り合わせた基板の一边を液晶に浸けて、毛細管現象によりセル内部に注入するディップ法(吸い上げ法)や、図16に示す液晶滴下法を用いて形成することができる。図16は、シール材328とバリア層329が設けられた一方の基板321に、ノズル(ディスペンサ)326から液晶を滴下し、対向基板330を貼り合わせる、所謂液晶滴下法を示している。液晶滴下法は、特に、基板サイズが大面積化した場合に有効な手段である。なお、図16におけるバリア層329は、液晶分子327とシール材328との化学反応を防止するために設けられるものである。両基板を貼り合わせる場合には、予め両基板に形成されたアライメントマーカ322又は331を撮像手段323で検出し、CPU324、コントローラ325を介して、両基板が配置されたステージ320を制御することにより行う。

#### 【0170】

次に、FPC(Flexible Print Circuit)256を、異方性導電膜257により公知の手法で端子電極235と貼り付ける。

#### 【0171】

以上の工程を経て、画素部215、駆動回路部214、端子部239、容量部227からなるアクティブマトリクス型LCD装置が完成する(図15(B))。なお、本実施例においては、本発明に係る半導体装置を、駆動回路部に用いたが、他の領域(例えば、画素部)に用いてもよい。なお、本実施例は、他の実施形態、実施例と自由に組み合わせることができる。

#### 【実施例6】

#### 【0172】

実施例 5 により作製されるアクティブマトリクス型 LCD 装置を含む液晶表示パネルによって、液晶テレビ受像機を完成させることができる。図 17 は、液晶テレビ受像機的主要な構成を示すブロック図を示している。液晶表示パネル 421 には、(1) 実施例 3 のように、表示パネルの画素部と走査線側駆動回路 423 を基板上に一体形成し、さらに信号線側駆動回路 422 を別途ドライバ IC として実装する場合、(2) 表示パネルの画素部のみが形成されて走査線側駆動回路 423 と信号線側駆動回路 422 とが TAB 方式により実装される場合、(3) 表示パネルの画素部とその周辺に走査線側駆動回路 423 と信号線側駆動回路 422 とが COG 方式により実装される場合、などがあるが、どのような形態としても良い。

#### 【0173】

その他の外部回路の構成として、映像信号の入力側では、チューナ 424 で受信した信号のうち、映像信号を増幅する映像信号増幅回路 425 と、そこから出力される信号を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路 426 と、その映像信号をドライバ IC の入力仕様に換するためのコントロール回路 427 などからなっている。コントロール回路 427 は、走査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信号分割回路 428 を設け、入力デジタル信号を m 個に分割して供給する構成としても良い。

#### 【0174】

チューナ 424 で受信した信号のうち、音声信号は、音声信号増幅回路 429 に送られ、その出力は音声信号処理回路 430 を経てスピーカ 433 に供給される。制御回路 431 は受信局（受信周波数）や音量の制御情報を入力部 432 から受け、チューナ 424 や音声信号処理回路 430 に信号を送出する。

#### 【0175】

このような外部回路と液晶表示パネル 421 を筐体に組みこんで、図 20 (A) に示すような、テレビ受像機を完成させることができる。勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。なお、本実施例は、他の実施形態、実施例と自由に組み合わせることができる。

#### 【実施例 7】

#### 【0176】

本実施例では、本発明に係る半導体装置の構成及びその作製方法において、ゲート電極層等を構成する各種組成物を、液滴吐出システムを用いて作製する方法について、図 18 を参照して説明する。図 18 は、液滴吐出システムの概略図である。

#### 【0177】

まず、CAD、CAM、CAE 等の回路設計ツール 140 によって、回路設計が行われ、所望の薄膜及びアライメントマーカの配置箇所を決定する。

#### 【0178】

次に、設計された薄膜及びアライメントマーカの配置箇所を含む薄膜パターンのデータ 141 は、記録媒体又は LAN (Local Area Network) 等の情報網を介して、液滴吐出装置を制御するコンピュータ 142 に入力される。そして、薄膜パターンのデータ 141 に基づいて、液滴吐出手段 143 が有するノズル（筒状の、先の細い穴から液体や気体を噴出させる装置）のうち、該薄膜を構成する材料を含む組成物を貯蔵し、又は該組成物を貯蔵するタンクと接続されている最適な吐出口径を有するノズルが決定され、続いて、液滴吐出手段 143 の走査経路（移動経路）が決定される。なお、予め最適なノズルが決まっている場合は、該ノズルの移動経路のみを設定すればよい。

#### 【0179】

次に、該薄膜が形成される基板 144 上にフォトリソグラフィー技術やレーザー光を用いて、アライメントマーカ 153 を形成する。そして、アライメントマーカが形成された基板を液滴吐出装置内のステージ 156 に設置し、該装置に具備された撮像手段 14

10

20

30

40

50

5によりアライメントマーカの位置を検出し、画像処理装置146を介して、コンピュータ142に位置情報147として入力される。コンピュータ142では、CAD等により設計された薄膜パターンのデータ141と、撮像手段145によって得られるアライメントマーカの位置情報147とを照らし合わせて、基板144と液滴吐出手段143との位置合わせを行う。

#### 【0180】

その後、コントローラ148によって制御された液滴吐出手段143が、決定された走査経路に従って、組成物154を吐出することにより、所望の薄膜パターン149が形成される。なお、組成物の吐出量は、吐出口の径を選択することにより、適宜調整することができるが、吐出口の移動速度、吐出口と基板との間隔、組成物の吐出速度、吐出空間の雰囲気、該空間の温度、湿度等のあらゆる条件によって微妙に異なってくるため、これらの条件も制御できるようにすることが望ましい。これらは、予め実験、評価によって最適な条件を求めておき、その結果は組成物の材料毎にデータベース155に蓄積しておくのがよい。

10

#### 【0181】

ここで、薄膜パターンデータとしては、例えば、液晶表示装置、EL表示装置等に用いられるアクティブマトリクス型TFT基板の回路図等が挙げられる。図18中の円内の回路図は、このようなアクティブマトリクス型TFT基板に用いられる導電膜を模式的に示したものである。157は所謂ゲート配線、158はソース信号線(2nd配線)、159は画素電極又は正孔注入電極若しくは電子注入電極を指す。また、156は基板、160はアライメントマーカを示している。当然、薄膜パターン149は、薄膜パターン情報におけるゲート配線157に対応するものである。

20

#### 【0182】

また、液滴吐出手段143は、ここでは、複数のノズル150a~cが一体化された構成となっているが、これに限定されるものではない。また、各ノズルは、それぞれ単数又は複数の吐出口151を有している。上記薄膜パターン149は、ノズル150a~cのうち、所定の吐出口151を選択することによって形成されたものである。

#### 【0183】

なお、液滴吐出手段143は、あらゆる線幅の薄膜パターンの作製に対応できるように、また、タクトタイムを向上させるため、吐出口径、吐出量、又はノズルピッチの異なる複数のノズルを備えておくのが望ましい。また、吐出口の間隔はできる限り狭い方が望ましい。また、一辺が1m以上の大面積の基板に対して、スループットの高い吐出を行うために、1m以上の長さを有するノズルを液滴吐出手段143に備えておくことが望ましい。また、液滴吐出手段143は伸縮機能を備え、吐出口の間隔を自由に制御することができるようにしてもよい。また、高解像度、即ち、滑らかなパターンを描画するために、ノズル又はヘッドが斜めに傾くようにしておくのが望ましい。これによって、矩形状など、大面積の描画が可能となる。

30

#### 【0184】

また、ヘッドのノズルピッチを変えたものを一つのヘッドに平行に備え付けてもよい。この場合、吐出口径は同じでもよいし、異ならせてもよい。

40

#### 【0185】

また、上記のように、複数のノズルを用いた液滴吐出装置となる場合には、使用していないノズルを収納するための、待機場所を設けておく必要がある。この待機場所には、またガス供給手段とシャワーヘッドを設けることにより、待機場所の雰囲気下を組成物の溶媒と同じ気体の雰囲気下に置換することができるため、乾燥をある程度防止することができる。さらに、清浄な空気を供給し、作業領域の埃を低減するクリーンユニット等を備え付けてもよい。

#### 【0186】

ただし、ノズル150a~150cの仕様上、吐出口の間隔が狭くできないときには、ノズルピッチが表示装置における画素の整数倍となるように設計するとよい。これによ

50

てノズル150a~150cをずらして組成物を基板144上に吐出することができる。また、撮像手段145としては、CCD(電荷結合素子)のような光の強弱を電気信号に変換する能動素子を用いたカメラを用いればよい。

【0187】

上述した方法は、基板144を載せたステージ152を固定し、決定された経路に従って基板144を走査させることによって、薄膜パターン149を形成するものである。それに対して、液滴吐出手段143を固定し、薄膜パターンのデータ141に基づいて決定された経路に従って、ステージ152をXY方向に搬送させることによって、薄膜パターン149を形成してもよい。この際、液滴吐出手段143が複数のノズルを有している場合には、該薄膜を構成する材料を含む組成物を貯蔵し、又は該組成物を貯蔵するタンクと接続されている最適な吐出口径を有するノズルを決定する必要がある。

10

【0188】

また、上述した方法は、ノズル150cの所定の一つの吐出口のみを用いて薄膜パターン149を吐出形成するものであるが、形成する薄膜パターン149の線幅や膜厚に応じて、複数の吐出口を用いて組成物を吐出してもよい。

【0189】

また、複数のノズルを用い、冗長機能を持たせてもよい。例えば、最初にノズル150a(又は150b)から組成物が吐出されるが、ノズル150cからも、同一の組成物が吐出されるよう吐出条件を制御することにより、前方のノズル150aにおいて吐出口詰まり等の支障を来しても、後方のノズル150cから組成物を吐出することができるため、少なくとも配線の断線等を防止することが可能となる。

20

【0190】

また、吐出口径の異なる複数のノズルから組成物を吐出するように吐出条件を制御することにより、平坦な薄膜を、より短縮されたタクトタイムで形成することができる。この方法は、特にLCDにおける画素電極のように、組成物の吐出面積が大きく、かつ平坦性が要求されるような薄膜の形成に特に適している。

【0191】

さらに、吐出口径の異なる複数のノズルから組成物を吐出するように吐出条件を制御することにより、配線の線幅が異なるパターンを一度に形成することができる。

【0192】

さらに、吐出口径の異なる複数のノズルから組成物を吐出するように吐出条件を制御することにより、絶縁膜の一部に設けられたアスペクト比が高い開孔部に、組成物を充填させることができる。この方法によれば、ボイド(絶縁膜と配線の間に生じる虫食い状の孔)が生じることなく、平坦化された配線を形成することができる。

30

【0193】

薄膜や配線の形成に用いられる液滴吐出システムにおいて、上記のごとく、薄膜パターンを示すデータを入力する入力手段と、前記データに基づいて、前記薄膜を構成する材料を含む組成物を吐出するためのノズルの移動経路を設定する設定手段と、基板上に形成されたアライメントマーカを検出するための撮像手段と、前記ノズルの移動経路を制御する制御手段とを有する構成とすることにより、液滴吐出時におけるノズル又は基板の移動経路を的確に制御する必要がある。液滴吐出システムを制御するコンピュータに組成物吐出条件制御プログラムを読み込ませることにより、吐出する組成物やそのパターンに応じて、ノズル又は基板移動速度、組成物の吐出量・噴射距離・噴射速度、吐出環境の雰囲気・温度・湿度、基板加熱温度などの諸条件も的確に制御することができる。

40

【0194】

これによって、所望の太さ、厚さ、形状を有する薄膜や配線を、短いタクトタイム、高スループットの下で、所望の箇所に精度良く作製することができ、ひいては、それらの薄膜や配線を用いて作製したTFTのような能動素子、該能動素子を用いて作製した液晶ディスプレイ(LCD)、有機ELディスプレイのような発光装置、LSI等の製造歩留まりを向上させることができる。特に、本発明を用いることにより、任意の場所に薄膜や配

50

線のパターンを形成でき、形成するパターンの太さ、厚さ、形状も調整できるので、大面積の能動素子基板等も、低コストで歩留まり良く製造することができる。

【実施例 8】

【0195】

上記実施例の E L 発光装置又は液晶表示装置を用いた電子機器の一例として、図 20 に示すテレビ受像器、携帯書籍（電子書籍）、携帯電話を完成させることができる。

【0196】

図 20 (A) のテレビ受像器は、筐体 2001 に液晶又は E L 素子を利用した表示用モジュール 2002 が組みこまれ、受信機 2005 により一般のテレビ放送の受信をはじめ、モデム 2004 を介して有線又は無線による通信ネットワークにテレビ受像器を接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビ受像器の操作は、筐体に組みこまれたスイッチ又は別体のリモコン装置 2006 により行うことが可能であり、このリモコン装置にも出力する情報を表示する表示部 2007 が設けられていても良い。

【0197】

また、テレビ受像器にも、主画面 2003 の他にサブ画面 2008 を第 2 の表示用モジュールで形成し、チャンネルや音量などを表示する構成が付加されていても良い。この構成において、主画面 2003 を視野角の優れた E L 表示用モジュールで形成し、サブ画面 2008 を低消費電力で表示可能な液晶表示用モジュールで形成しても良い。また、低消費電力化を優先させるためには、主画面 2003 を液晶表示用モジュールで形成し、サブ画面 2008 を E L 表示用モジュールで形成し、サブ画面 2008 は点滅可能とする構成としても良い。

【0198】

勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の表示媒体として様々な用途に適用することができる。また、映像を受信するのみならず、本発明はデジタルテレビのように双方向通信可能な機器にも適用することができる。

【0199】

図 20 (B) は携帯書籍（電子書籍）であり、本体 3101、表示部 3102、3103、記憶媒体 3104、操作スイッチ 3105、アンテナ 3106 等を含む。

【0200】

図 20 (C) は携帯電話であり、3001 は表示用パネル、3002 は操作用パネルである。表示用パネル 3001 と操作用パネル 3002 とは接続部 3003 において接続されている。接続部 3003 における、表示用パネル 3001 の表示部 3004 が設けられている面と操作用パネル 3002 の操作キー 3006 が設けられている面との角度は、任意に変えることができる。さらに、音声出力部 3005、操作キー 3006、電源スイッチ 3007、音声入力部 3008、アンテナ 3009 等を有している。

【産業上の利用可能性】

【0201】

また、本発明は、膜厚差を有する単層構造又は積層構造のゲート電極層を含むことを特徴としているが、このようなゲート電極層は、特に液滴吐出法を採用することによって、簡単に実現することができ、液滴吐出法の持つ利便性を最大限に活かすことができる。また、本発明は、膜厚差を有する単層構造又は積層構造のゲート電極層を含むことを特徴としていることにより、L o v 構造の T F T を簡単に作製することができる。

【0202】

本発明に係る半導体装置、それを利用した発光装置、及び液晶表示装置は、その構成が工程数や材料コストを削減できるような構成を有しており、液滴吐出法を積極的に用いることが可能である。したがって、少ない工程、低コスト、高スループット、高歩留まり、短いタクトタイムで、上記デバイスを作製することができ、それらの低コスト、高品質化が求められている中において、有意な発明であり、産業上の利用可能性は極めて高い。

## 【図面の簡単な説明】

## 【 0 2 0 3 】

【図 1】本発明に係る半導体装置及びその作製方法を説明する図

【図 2】本発明に係る半導体装置及びその作製方法を説明する図

【図 3】本発明に係る半導体装置及びその作製方法を説明する図

【図 4】本発明に係る半導体装置及びその作製方法を説明する図

【図 5】本発明に係る半導体装置及びその作製方法を説明する図

【図 6】下地前処理を説明する図

【図 7】本発明に係る発光装置の画素上面図

【図 8】本発明に係る発光装置の画素上面図

10

【図 9】本発明に係る発光装置の作製工程図

【図 10】本発明に係る発光装置の作製工程図

【図 11】本発明に係る発光装置を用いたテレビ受像機の主要な構成を示すブロック図

【図 12】本発明に係る液晶表示装置の画素上面図

【図 13】本発明に係る液晶表示装置の作製工程図

【図 14】本発明に係る液晶表示装置の作製工程図

【図 15】本発明に係る液晶表示装置の作製工程図

【図 16】液晶滴下法の説明図

【図 17】本発明に係る液晶表示装置を用いたテレビ受像機の主要な構成を示すブロック

図

20

【図 18】液滴吐出システムの説明図

【図 19】導電粒子の構造の説明図

【図 20】本発明を用いて作製された電子機器の一例を示す図

## 【符号の説明】

## 【 0 2 0 4 】

1 0 0 基板

1 0 1 半導体層

1 0 2 レジスト

1 0 3 島状半導体層

1 0 4 ゲート絶縁膜

30

1 0 5 ゲート電極層

1 0 6 ゲート電極層

1 0 9 不純物元素

1 1 0 不純物領域

1 1 1 低濃度不純物領域

1 1 2 チャネル領域

1 1 3 キャップ絶縁膜

1 1 4 層間絶縁膜

1 1 5 コンタクトホール

1 1 6 ソース電極

40

1 1 7 ドレイン電極

1 1 8 下地絶縁膜

1 2 0 ノズル

1 2 1 ノズル

1 2 2 ノズル

1 2 3 ノズル

1 3 0 T i O x 膜

1 3 1 T i 膜

1 4 0 回路設計ツール

1 4 1 データ

50


1 4 2	コンピュータ	
1 4 3	液滴吐出手段	
1 4 4	基板	
1 4 5	撮像手段	
1 4 6	画像処理装置	
1 4 7	位置情報	
1 4 8	コントローラ	
1 4 9	薄膜パターン	
1 5 0	ノズル	
1 5 1	吐出口	10
1 5 2	ステージ	
1 5 3	アライメントマーカ	
1 5 4	組成物	
1 5 5	データベース	
1 5 6	ステージ	
1 5 7	ゲート配線	
3 0 1	ゲート電極層	
3 0 2	レジスト	
3 0 3	ゲート電極層	
3 1 0	C u	20
3 1 1	A g	
3 1 2	バッファ層	
4 0 0	ゲート電極層	
4 0 1	絶縁物	
4 0 2	ゲート電極層	
5 0 0	ゲート電極層	
5 0 1	有機層	
5 0 2	不純物元素	
2 0 0	レジスト	
2 0 2	n 型不純物領域	30
2 0 3	低濃度不純物領域	
2 0 4	チャネル領域	
2 0 5	レジスト	
2 0 7	p 型不純物領域	
2 0 8	低濃度不純物領域	
2 0 9	チャネル領域	
2 1 0	n チャネル型 T F T	
2 1 1	p チャネル型 T F T	
2 1 2	スイッチング用 T F T	
2 1 3	駆動用 T F T	40
2 1 4	駆動回路部	
2 1 5	画素部	
2 1 6	画素電極	
2 1 7	配線	
2 1 8	隔壁	
2 1 9	有機化合物を含む層	
2 2 0	対向電極	
2 2 1	パッシベーション膜	
2 2 2	絶縁物	
2 2 3	封止基板	50




2 2 4	発光素子	
2 2 5	ドレイン配線	
2 2 6	ゲート電極層	
2 2 7	容量部	
2 2 8	配線	
2 3 0	ゲート電極層	
2 3 1	ゲート電極層	
2 3 2	ゲート電極層	
2 3 3	容量配線	
2 3 4	配線	10
2 3 5	端子電極	
2 3 6	n型不純物元素	
2 3 7	低濃度不純物領域	
2 3 9	端子部	
2 4 0	撥液性材料	
2 4 1	マスク	
2 5 0	対向基板	
2 5 1	液晶層	
2 5 2	シール材	
2 5 3	スペーサ	20
2 5 4	配向膜	
2 5 5	透明導電膜	
2 5 6	F P C	
2 5 7	異方性導電膜	
9 0 1	E L表示パネル	
9 0 2	信号線側駆動回路	
9 0 3	走査線側駆動回路	
9 0 4	チューナ	
9 0 5	映像信号増幅回路	
9 0 7	コントロール回路	30
9 0 8	信号分割回路	
9 0 9	音声信号増幅回路	
9 1 0	音声信号処理回路	
9 1 1	制御回路	
9 1 2	入力部	
9 1 3	スピーカ	
3 2 0	ステージ	
3 2 1	基板	
3 2 2	アライメントマーカ	
3 2 3	撮像手段	40
3 2 4	C P U	
3 2 5	コントローラ	
3 2 6	ノズル	
3 2 7	液晶分子	
3 2 8	シール材	
3 2 9	バリア層	
3 3 0	対向基板	
4 2 1	液晶表示パネル	
4 2 2	信号線側駆動回路	
4 2 3	走査線側駆動回路	50

4 2 4	チューナ	
4 2 5	映像信号増幅回路	
4 2 6	映像信号処理回路	
4 2 7	コントロール回路	
4 2 8	信号分割回路	
4 2 9	音声信号増幅回路	
4 3 0	音声信号処理回路	
4 3 1	制御回路	
4 3 2	入力部	
4 3 3	スピーカ	10
2 0 0 1	筐体	
2 0 0 2	表示用モジュール	
2 0 0 3	主画面	
2 0 0 4	モデム	
2 0 0 5	受信機	
2 0 0 6	リモコン装置	
2 0 0 7	表示部	
2 0 0 8	サブ画面	
3 1 0 1	本体	
3 1 0 2	表示部	20
3 1 0 4	記憶媒体	
3 1 0 5	操作スイッチ	
3 1 0 6	アンテナ	
3 0 0 1	表示用パネル	
3 0 0 2	操作用パネル	
3 0 0 3	接続部	
3 0 0 4	表示部	
3 0 0 5	音声出力部	
3 0 0 6	操作キー	
3 0 0 7	電源スイッチ	30
3 0 0 8	音声入力部	


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】




【 図 1 3 】




【 図 1 4 】




【 図 1 5 】




【 図 1 6 】




【 図 1 7 】




【 図 1 8 】



【 図 1 9 】



【 図 2 0 】



---

フロントページの続き

(56)参考文献 国際公開第2003/090266(WO,A1)

特開2002-057162(JP,A)

特開2003-037064(JP,A)

(58)調査した分野(Int.Cl.,DB名)

H01L 21/336

H01L 29/786