



(19)대한민국특허청(KR)
(12) 등록특허공보(B1)

(51) 。 Int. Cl.	(45) 공고일자	2007년04월24일
H05B 33/00 (2006.01)	(11) 등록번호	10-0710764
H05B 33/10 (2006.01)	(24) 등록일자	2007년04월17일

(21) 출원번호	10-2004-0097915	(65) 공개번호	10-2005-0052383
(22) 출원일자	2004년11월26일	(43) 공개일자	2005년06월02일
심사청구일자	2004년11월26일		

(30) 우선권주장 JP-P-2003-00400612 2003년11월28일 일본(JP)

(73) 특허권자 도시바 마쯔시타 디스플레이 테크놀로지 컴퍼니, 리미티드
일본 도쿄도 미나토구 4쵸메 고난 1-8

(72) 발명자 고토야스마사
일본 사이타마현 후카야시 도끼와쵸 88-11 아우로라 III-2에이

(74) 대리인 장수길
이중희
구영창

(56) 선행기술조사문헌	
JP06289409 A	KR1019970011973 A
KR1020010021217 A	KR1020030027858 A
1020010021217	
* 심사관에 의하여 인용된 문헌	

심사관 : 나광표

전체 청구항 수 : 총 6 항

(54) 액티브 매트릭스형 디스플레이 및 그 제조 방법

(57) 요약

매트릭스 형상으로 배열됨과 함께, 각각이 표시 소자(D)와, 박막 트랜지스터(Tr)를 포함한 복수의 화소(PX)를 포함하는 액티브 매트릭스형 디스플레이(1)가 제공된다. 이들 화소(PX)가 형성하는 열의 각각에서, 이들 화소(PX)는, 박막 트랜지스터(Tr)가 열에 평행한 제1 직선을 따라 배열된 제1 화소군(PXNa)과, 박막 트랜지스터(Tr)가 열에 평행하고, 또한 제1 직선으로부터 이격된 제2 직선을 따라 배열된 제2 화소군(PXNb)으로 분류된다.

대표도

도 1

특허청구의 범위

청구항 1.

매트릭스 형상으로 배열됨과 함께, 각각이, 표시 소자와, 폴리실리콘 박막 트랜지스터를 포함한 복수의 화소를 구비하며, 상기 복수의 화소가 형성하는 열의 각각에 있어서,

상기 화소는, 상기 복수의 화소가 형성하는 행에 평행한 방향에 대해서 상기 표시 소자의 위치가 서로 동일하고,

상기 화소는, 상기 폴리실리콘 박막 트랜지스터가 상기 열에 평행한 제1 직선을 따라 배열된 제1 화소군과, 상기 폴리실리콘 박막 트랜지스터가 상기 열에 평행하고, 또한 상기 제1 직선으로부터 이격된 제2 직선을 따라 배열된 제2 화소군으로 분류되고,

상기 제1 및 제2 화소군에서의 상기 폴리실리콘 박막 트랜지스터의 이동도의 변동은, 상기 열에서의 이동도의 변동에 비해 보다 좁은 액티브 매트릭스형 디스플레이.

청구항 2.

제1항에 있어서,

상기 열의 각각에 있어서, 상기 복수의 화소가 형성하는 행에 평행한 방향에 대한 상기 표시 소자와 상기 폴리실리콘 박막 트랜지스터와의 상대 위치는, 인접 화소간에 서로 상이하게 되어 있는 액티브 매트릭스형 디스플레이.

청구항 3.

제1항에 있어서,

상기 폴리실리콘 박막 트랜지스터는 제1 및 제2 전원 단자 사이에서 상기 표시 소자와 직렬로 접속된 구동 트랜지스터이며,

상기 화소 각각은, 영상 신호선과 상기 구동 트랜지스터의 게이트 사이에 접속됨과 함께 주사 신호선으로부터 공급되는 주사 신호에 의해 스위칭 동작이 제어되는 화소 스위치와, 상기 구동 트랜지스터의 상기 게이트에 접속된 캐패시터를 더 포함하는 액티브 매트릭스형 디스플레이.

청구항 4.

매트릭스 형상으로 배열됨과 함께, 각각이, 표시 소자와, 폴리실리콘 박막 트랜지스터를 포함하고, 표시색이 서로 동일한 복수의 화소를 구비하며,

상기 복수의 화소가 형성하는 열의 각각에서, 상기 화소는, 상기 폴리실리콘 박막 트랜지스터가 상기 열에 평행한 제1 직선을 따라 배열된 제1 화소군과, 상기 박막 트랜지스터가 상기 열에 평행하고, 또한 상기 제1 직선으로부터 이격된 제2 직선을 따라 배열된 제2 화소군으로 분류된 액티브 매트릭스형 디스플레이.

청구항 5.

매트릭스 형상으로 배열됨과 함께, 각각이, 표시 소자와, 폴리실리콘 박막 트랜지스터를 포함한 복수의 화소를 구비하며, 상기 복수의 화소가 형성하는 열의 각각에 있어서, 상기 화소는, 상기 복수의 화소가 형성하는 행에 평행한 방향에 대해서

의 상기 표시 소자의 위치가 서로 동일하고, 상기 화소는, 상기 폴리실리콘 박막 트랜지스터가 상기 열에 평행한 제1 직선을 따라 배열된 제1 화소군과, 상기 폴리실리콘 박막 트랜지스터가 상기 열에 평행하고, 또한 상기 제1 직선으로부터 이격된 제2 직선을 따라 배열된 제2 화소군으로 분류된 액티브 매트릭스형 디스플레이의 제조 방법으로서,

비정질 실리콘층에 레이저 빔을 선형 빔으로서 조사함과 함께 상기 비정질 실리콘층의 상기 선형 빔이 조사되는 영역을 변이함으로써 상기 폴리실리콘 박막 트랜지스터의 폴리실리콘층을 형성하는 것을 포함하며,

상기 비정질 실리콘층으로의 상기 레이저 빔의 조사는, 상기 영역의 길이 방향이 상기 열과 평행하게 되도록 행하고, 이것에 의하여, 상기 제1 및 제2 화소군에서의 상기 박막 트랜지스터의 이동도의 변동은, 상기 열에서의 이동도에 비해 보다 좁게 하는 액티브 매트릭스형 디스플레이 제조 방법.

청구항 6.

매트릭스 형상으로 배열됨과 함께, 각각이, 표시 소자와, 폴리실리콘 박막 트랜지스터를 포함한 복수의 화소를 구비하며, 상기 복수의 화소가 형성하는 행의 각각에서, 상기 화소는, 상기 폴리실리콘 박막 트랜지스터가 상기 행에 평행한 제1 직선을 따라 배열된 제1 화소군과, 상기 폴리실리콘 박막 트랜지스터가 상기 행에 평행하고, 또한 상기 제1 직선으로부터 이격된 제2 직선을 따라 배열된 제2 화소군으로 분류된 액티브 매트릭스형 디스플레이의 제조 방법으로서,

비정질 실리콘층에 레이저 빔을 선형 빔으로서 조사함과 함께 상기 비정질 실리콘층의 상기 선형 빔이 조사되는 영역을 변이함으로써 상기 폴리실리콘 박막 트랜지스터의 폴리실리콘층을 형성하는 것을 포함하며,

상기 비정질 실리콘층으로의 상기 레이저 빔의 조사는, 상기 영역의 길이 방향이 상기 행과 평행하게 되도록 행하고, 이것에 의하여, 상기 제1 및 제2 화소군에서의 상기 박막 트랜지스터의 이동도의 변동은, 상기 행에서의 이동도에 비해 보다 좁게 하는 액티브 매트릭스형 디스플레이 제조 방법.

청구항 7.

삭제

청구항 8.

삭제

청구항 9.

삭제

청구항 10.

삭제

청구항 11.

삭제

청구항 12.

삭제

청구항 13.

삭제

청구항 14.

삭제

청구항 15.

삭제

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 액티브 매트릭스형 디스플레이 및 그 제조 방법에 관한 것이다.

발광 다이오드 디스플레이나 액정 디스플레이 등의 디스플레이는 박형이라는 것 등의 유리한 특징을 갖고 있다. 그 때문에, 이들 디스플레이는 사무 기기나 컴퓨터 등에서 이용되고 있다. 또한, 최근에는 액정 디스플레이에 비해 이하의 점에서 우수한 유기 EL(Electro-Luminescent) 디스플레이의 개발이 한창 행해지고 있다.

- 1) 유기 EL 디스플레이는 고휘도이며 또한 자기 발광형이기 때문에, 밝고 선명한 표시, 넓은 시야각, 백 라이트리스에 의한 저소비 전력화·경량화·박형화를 실현 가능하다.
- 2) 유기 EL 디스플레이는 직류 정전압 구동을 위해 노이즈에 강하다.
- 3) 액정 디스플레이의 응답 속도는 ms 오더인 데 비해, 유기 EL 디스플레이의 응답 속도는 μs 오더라서 빠르기 때문에, 원활한 동화상 표시가 가능하다.
- 4) 유기 EL 디스플레이는 표시 소자를 교체만으로 구성 가능하기 때문에, 사용 온도 범위가 보다 넓어질 가능성이 있다.

그런데, 상기 디스플레이 중에서도, 각 화소에 다결정 실리콘 박막 트랜지스터를 사용한 액티브 매트릭스형 디스플레이는 특히 우수한 표시 특성을 실현 가능하다.

발명이 이루고자 하는 기술적 과제

그러나, 그와 같은 액티브 매트릭스형 디스플레이에서는, 각 화소 사이에서 다결정 실리콘 박막 트랜지스터의 특성이 변동되는 것에 기인하여 표시 얼룩이 시인되기 쉽다. 이것은 표시 소자가 유기 EL 소자와 같이 흐르는 전류의 크기에 따라 광학 특성이 변화되는 소자이며 또한 상기 다결정 실리콘 박막 트랜지스터가 표시 소자에 직렬로 접속된 구동 트랜지스터인 경우에 특히 현저하다.

덧붙여, 일본 특개평11-344723호 공보에는, 본 발명에 관련된 기술이 기재되어 있다. 이 문헌에는, 표시부의 주변에 배치되는 구동 회로를 정극 회로와 용장 회로로 구성함과 함께, 어떤 정극 회로에 포함되는 다결정 실리콘 박막 트랜지스터를 형성하기 위한 레이저 어닐링과, 그것과 쌍을 이루는 용장 회로에 포함되는 다결정 실리콘 박막 트랜지스터를 형성하기 위한 레이저 어닐링을 별개의 레이저 샷에 의해 행하는 것이 기재되어 있다. 또한, 이 문헌에는 레이저 어닐링 시, 선형 빔을 화소의 배열에 대하여 경사 방향으로 주사시키는 것이 기재되어 있다. 그러나, 이 문헌에는 다결정 실리콘 박막 트랜지스터의 화소에 대한 상대 위치를 화소 간에 상이하게 한 것은 기재되어 있지 않다.

발명의 구성

본 발명의 목적은, 표시 얼룩이 시인되기 어려운 액티브 매트릭스형 디스플레이 및 그 제조 방법을 제공하는 것에 있다.

본 발명의 제1 측면에 따르면, 매트릭스 형상으로 배열됨과 함께, 각각이, 표시 소자와, 상기 표시 소자에 흐르는 전류의 크기를 제어하는 박막 트랜지스터를 포함한 복수의 화소를 구비하며, 상기 복수의 화소가 형성하는 열의 각각에서, 상기 화소는, 상기 박막 트랜지스터가 상기 열에 평행한 제1 직선을 따라 배열된 제1 화소군과, 상기 박막 트랜지스터가 상기 열에 평행하고, 또한 상기 제1 직선으로부터 이격된 제2 직선을 따라 배열된 제2 화소군으로 분류된 액티브 매트릭스형 디스플레이가 제공된다.

본 발명의 제2 측면에 따르면, 매트릭스 형상으로 배열됨과 함께, 각각이, 표시 소자와, 폴리실리콘 박막 트랜지스터를 포함한 복수의 화소를 구비하며, 상기 복수의 화소가 형성하는 열의 각각에서, 상기 화소는, 상기 폴리실리콘 박막 트랜지스터가 상기 열에 평행한 제1 직선을 따라 배열된 제1 화소군과, 상기 폴리실리콘 박막 트랜지스터가 상기 열에 평행하고, 또한 상기 제1 직선으로부터 이격된 제2 직선을 따라 배열된 제2 화소군으로 분류된 액티브 매트릭스형 디스플레이가 제공된다.

본 발명의 제3 측면에 따르면, 매트릭스 형상으로 배열됨과 함께, 각각이, 표시 소자와, 상기 표시 소자에 흐르는 전류의 크기를 제어하는 박막 트랜지스터를 포함한 복수의 화소를 구비하며, 상기 복수의 화소가 형성하는 열의 각각에서, 상기 화소는, 상기 박막 트랜지스터가 상기 열에 평행한 제1 직선을 따라 배열된 제1 화소군과, 상기 박막 트랜지스터가 상기 열에 평행하고, 또한 상기 제1 직선으로부터 이격된 제2 직선을 따라 배열된 제2 화소군으로 분류된 액티브 매트릭스형 디스플레이의 제조 방법으로서, 비정질 반도체층에 레이저 빔을 선형 빔으로서 조사함과 함께 상기 비정질 반도체층의 상기 선형 빔이 조사되는 영역을 변이함으로써 상기 박막 트랜지스터의 반도체층을 형성하는 것을 포함하며, 상기 비정질 반도체층으로의 상기 레이저 빔의 조사는, 상기 영역의 길이 방향이 상기 열과 평행하게 되도록 행하는 방법이 제공된다.

본 발명의 제4 측면에 따르면, 매트릭스 형상으로 배열됨과 함께, 각각이, 표시 소자와, 폴리실리콘 박막 트랜지스터를 포함한 복수의 화소를 구비하며, 상기 복수의 화소가 형성하는 열의 각각에서, 상기 화소는, 상기 폴리실리콘 박막 트랜지스터가 상기 열에 평행한 제1 직선을 따라 배열된 제1 화소군과, 상기 폴리실리콘 박막 트랜지스터가 상기 열에 평행하고, 또한 상기 제1 직선으로부터 이격된 제2 직선을 따라 배열된 제2 화소군으로 분류된 액티브 매트릭스형 디스플레이의 제조 방법으로서, 비정질 실리콘층에 레이저 빔을 선형 빔으로서 조사함과 함께 상기 비정질 실리콘층의 상기 선형 빔이 조사되는 영역을 변이함으로써 상기 폴리실리콘 박막 트랜지스터의 폴리실리콘층을 형성하는 것을 포함하며, 상기 비정질 실리콘층으로의 상기 레이저 빔의 조사는, 상기 영역의 길이 방향이 상기 열과 평행하게 되도록 행하는 방법이 제공된다.

본 발명의 제5 측면에 따르면, 매트릭스 형상으로 배열됨과 함께, 각각이, 표시 소자와, 폴리실리콘 박막 트랜지스터를 포함한 복수의 화소를 구비하며, 상기 복수의 화소가 형성하는 행의 각각에서, 상기 화소는, 상기 폴리실리콘 박막 트랜지스터가 상기 행에 평행한 제1 직선을 따라 배열된 제1 화소군과, 상기 폴리실리콘 박막 트랜지스터가 상기 행에 평행하고, 또한 상기 제1 직선으로부터 이격된 제2 직선을 따라 배열된 제2 화소군으로 분류된 액티브 매트릭스형 디스플레이의 제조 방법으로서, 비정질 실리콘층에 레이저 빔을 선형 빔으로서 조사함과 함께 상기 비정질 실리콘층의 상기 선형 빔이 조사되는 영역을 변이함으로써 상기 폴리실리콘 박막 트랜지스터의 폴리실리콘층을 형성하는 것을 포함하며, 상기 비정질 실리콘층으로의 상기 레이저 빔의 조사는, 상기 영역의 길이 방향이 상기 행과 평행하게 되도록 행하는 방법이 제공된다.

여기서, 용어 「선형 빔」은 일반적으로 사용되는 바와 같이, 평면에 대하여 법선 방향으로부터 방사하였을 때에 앞의 평면 내의 직선형 혹은 띠 형상의 영역 전체를 동시에 조사할 수 있는 광 빔을 의미한다.

<실시예>

이하, 본 발명의 양태에 대하여, 도면을 참조하면서 상세히 설명한다. 덧붙여서, 각 도면에서, 마찬가지로 또는 유사한 기능을 발휘하는 구성 요소에는 동일한 참조 부호를 붙이고, 중복하는 설명은 생략한다.

도 1은 본 발명의 일 양태에 따른 액티브 매트릭스형 디스플레이를 개략적으로 도시하는 평면도이다. 도 1에는 본 양태에 따른 액티브 매트릭스형 디스플레이의 일례로서, 유기 EL 디스플레이(1)를 도시하고 있다.

이 유기 EL 디스플레이(1)는 글래스 기판과 같은 절연 기판(10)을 포함하고 있다. 기판(10)의 일 주면 위에는 화소 PX가 매트릭스 형상으로 배치되어 있다. 기판(10) 상에는 또한, 주사 신호선 드라이버(11)에 접속된 주사 신호선(12)과, 영상 신호선 드라이버(13)에 접속된 영상 신호선(14)이 상호 교차하도록 배치되어 있다.

화소 PX는, 구동 제어 소자인 구동 트랜지스터 Tr과, 캐패시터 C와, 화소 스위치 Sw와, 표시 소자인 유기 EL 소자 D로 구성되어 있다. 이들 중, 구동 트랜지스터 Tr과 캐패시터 C와 화소 스위치 Sw는 구동 회로를 구성하고 있다. 덧붙여서, 여기서는 일례로서, 구동용 트랜지스터 Tr은 p채널 다결정 실리콘 박막 트랜지스터(poly-Si TFT)이며, 화소 스위치 Sw는 n채널 poly-Si TFT인 것으로 한다. 또한, 여기서는 화소 PX (3×M-2) a, PX (3×M-2) b, PX (3×M-2) c의 발광색이 적색이며, 화소 PX (3×M-1) a, PX (3×M-1) b, PX (3×M-1) c의 발광색이 청색이고, 화소 PX (3×M) a, PX (3×M) b, PX (3×M) c의 발광색이 녹색이라고 한다.

구동 트랜지스터 Tr과 유기 EL 소자 D는, 고전위의 제1 전원 단자 Vdd와 저전위의 제2 전원 단자 Vss 사이에 직렬로 접속되어 있다. 화소 스위치 Sw는 영상 신호선(14)과 구동 트랜지스터 Tr의 게이트 사이에 접속되어 있으며, 그 제어 단자인 게이트는 주사 신호선(12)에 접속되어 있다. 또한, 캐패시터 C는 제1 전원 단자 Vdd와 구동 트랜지스터 Tr의 게이트 사이에 접속되어 있다.

본 양태에서, 화소 PX가 형성하는 각 열에서, 화소 PXNa로 구성된 화소군과, 화소 PXNb로 구성된 화소군과, 화소 PXNc로 구성된 화소군은, 해당 열에 대한 구동 트랜지스터 Tr의 x 방향에 관한 상대 위치가 서로 상이하다. 덧붙여서, x 방향은 화소 PX가 형성하는 각 열과 교차하는 방향으로서, 후술하는 주사 방향과 동일하다. 또한, y 방향은 화소 PX가 형성하는 각 열에 평행한 방향으로서, 후술하는 선형 빔이 조사되는 영역의 길이 방향과 동일하다.

다음으로, 이 유기 EL 디스플레이(1)의 제조 방법에 대하여 설명한다.

도 2는 도 1에 도시하는 디스플레이의 제조에 이용 가능한 방법의 일례를 나타내는 평면도이다. 도 2에서, 참조 부호 SI는 기판(10) 위에 형성된 실리콘층 중, 구동 트랜지스터 Tr의 채널 영역 및 소스·드레인 영역이 형성되는 반도체층으로서 사용되는 부분(이하, 트랜지스터 형성부라 함)을 나타내고 있다. 또한, 참조 부호 50은 레이저 어닐링 시에 실리콘층에 조사하는 레이저 빔인 선형 빔을 나타내고 있다.

덧붙여서, 트랜지스터 형성부 SI에 붙인 첨자는, 도 1에 나타내는 화소 PX에 붙인 첨자와 대응하고 있다. 또한, 도 2에서, 선형 빔(50)보다도 우측에 위치한 실리콘층은 비정질 실리콘층이며, 선형 빔(50)보다도 좌측에 위치한 실리콘층은 결정질 실리콘층이다.

본 양태에서는, 레이저 어닐링 시에, 도 2에 도시한 바와 같이, 선형 빔(50)의 길이 방향을 y 방향과 평행으로 함과 함께, 기판(10) 위에서 선형 빔(50)을 x 방향으로 소정의 피치 P로 주사시킨다. 즉, 선형 빔(50)을 기판(10)에 대하여 x 방향으로 피치 P로 상대 이동시킨다. 전형적으로는, 선형 빔(50)의 위치는 어닐링 장치 내에서 고정하고, 스테이지 상의 기판(10)을 선형 빔(50)에 대하여 연속적으로 이동시켜, 소정의 타이밍에서 선형 빔(50)을 펄스 조사한다.

덧붙여서, 선형 빔(50)을 주사하는 피치 P는, 화소 PX의 x 방향의 길이, 즉 화소 피치보다도 좁게 한다. 예를 들면, 피치 P는 화소 피치의 1/3 정도로 한다. 또한, 선형 빔(50)의 x 방향의 길이는, 선형 빔(50)을 주사하는 피치 P보다도 길게 한다.

이러한 방법에 의해 레이저 어닐링을 행하면, 표시 얼룩이 시인되기 어렵게 된다. 이것에 대해서는 도 3에 도시하는 구조와 대비하면서 설명한다.

도 3은 비교예에 따른 레이저 어닐링법을 나타내는 평면도이다.

도 3에 도시하는 구조에서는, 트랜지스터 형성부 SINa, SINb, SINc는 y 방향으로 일렬로 배치되어 있다. 그 때문에, 도 3에 나타내는 방법에서는, 1회의 레이저 샷에 의해, y 방향으로 배치된 트랜지스터 형성부 SINa, SINb, SINc의 전부가 동시에 선형 빔(50)을 조사받게 된다.

그런데, 본 발명자의 조사에 의해, 동일한 레이저 샷에 의해 실리콘층의 레이저 어닐링을 행한 트랜지스터 간에는, 별개의 레이저 샷에 의해 실리콘층의 레이저 어닐링을 행한 트랜지스터 간과 비교하여, 이동도의 변동이 매우 작다고 판명되어 있다. 그 때문에, 도 3의 방법에 의해 제조한 유기 EL 디스플레이(1)에서는, y 방향으로 배치된 화소 PX 사이에서의 구동 트랜지스터 Tr의 이동도의 변동은, x 방향으로 배치된 화소 PX 사이에서의 구동 트랜지스터 Tr의 이동도의 변동에 비해 작아진다.

구동 트랜지스터 Tr의 이동도가 설계값보다도 작으면, 유기 EL 소자 D의 휘도는, 화소 PX에 공급하는 영상 신호의 크기로 부터 기대되는 값보다도 낮아진다. 한편, 구동 트랜지스터 Tr의 이동도가 설계값보다도 크면, 유기 EL 소자 D의 휘도는 화소 PX에 공급하는 영상 신호의 크기로부터 기대되는 값보다도 높아진다.

그 때문에, 도 3의 방법에 의하면, x 방향으로 배치된 화소 PX 사이에서는 휘도가 변동하지만, y 방향으로 배치된 화소 PX 사이에서는 휘도의 변동은 거의 발생하지 않는다. 그렇기 때문에, 도 3의 방법에 의해 제조한 유기 EL 디스플레이(1)에서는, 각 화소 PX의 휘도의 변동이 y 방향으로 인접한 화소 PX에 의해 보상되지 않으므로, y 방향으로 연장된 스트라이프 형상의 표시 얼룩, 구체적으로는 휘도 얼룩이 시인되기 쉽다.

이것에 대하여, 도 2의 방법에 의하면, x 방향으로 배치된 화소 PX 사이에서는 휘도가 변동되는 데 추가하여, y 방향으로 배치된 화소 PX 중 화소 PXNa로 이루어지는 화소군과 화소 PXNb로 이루어지는 화소군과 화소 PXNc로 이루어지는 화소군 사이에서 휘도가 변동된다. 이러한 변동은 랜덤하게 발생하기 때문에, 각 화소 PX의 휘도의 변동은 x 방향 및 y 방향으로 인접한 화소 PX에 의해 보상된다. 따라서, 본 양태에 의하면, 표시 얼룩이 시인되기 어려워진다.

덧붙여서, 도 2의 방법을 채용한 경우, 얻어지는 유기 EL 디스플레이(1)에는 화소 PXNa로 이루어지는 화소군, 화소 PXNb로 이루어지는 화소군, 및 화소 PXNc로 이루어지는 화소군의 각각에서의 구동 트랜지스터 Tr의 이동도의 변동이 이들 화소 PXNa 내지 PXNc를 포함하는 열에서의 구동 트랜지스터 Tr의 이동도의 변동에 비해 보다 작다는 특징이 있다.

본 양태에서, 유기 EL 소자 D에는 여러가지 배치가 가능하다. 이것에 대해서는 도 4 및 도 5를 참조하면서 설명한다.

도 4는 도 1의 유기 EL 디스플레이에 채용 가능한 유기 EL 소자의 배치의 일례를 개략적으로 나타내는 평면도이다. 또한, 도 5는 도 1의 유기 EL 디스플레이에 채용 가능한 유기 EL 소자의 배치의 다른 예를 개략적으로 나타내는 평면도이다. 덧붙여서, 도 4 및 도 5에서, 유기 EL 소자 D 및 구동 트랜지스터 Tr에 붙인 첨자는 도 1에 도시하는 화소 PX에 붙인 첨자와 대응하고 있다.

도 4 및 도 5에 도시하는 구조에서는, 예를 들면 유기 EL 소자 D ($3 \times m - 2$) a, D ($3 \times m - 2$) b, D ($3 \times m - 2$) c의 발광색은 적색이며, 유기 EL 소자 D ($3 \times m - 1$) a, D ($3 \times m - 1$) b, D ($3 \times m - 1$) c의 발광색은 청색이고, 유기 EL 소자 D ($3 \times m$) a, D ($3 \times m$) b, D ($3 \times m$) c의 발광색은 녹색이다.

도 4에 도시하는 구조에서는, 발광색이 적, 청, 녹색인 유기 EL 소자 D는, x 방향으로 이러한 순서로 반복하여 배열되어 있다. 즉, 이들 유기 EL 소자 D는 스트라이프 형상으로 배열되어 있다. 한편, 도 5에 도시하는 구조에서는, 발광색이 적, 청, 녹색인 유기 EL 소자 D는 L자형으로 배열되어 있다. 이와 같이, 유기 EL 소자 D에는 여러가지 배치가 가능하다.

본 양태에서는, 상기와 같이, 화소 PX가 y 방향으로 형성되는 각 열을 3개의 화소군, 즉, 화소 PXNa로 이루어지는 화소군, 화소 PXNb로 이루어지는 화소군, 및 화소 PXNc로 이루어지는 화소군으로 구성하였지만, 각 열을 구성하는 화소군의 수는 2개 이상이면 특별히 제한은 없다.

또한, 본 양태에서는, 이들 화소군 사이에서 구동 트랜지스터 Tr의 x 방향에 관한 위치를 상이하게 하지만, 이들 화소군 사이에서, 화소 PX에 포함되는 다른 트랜지스터의 x 방향에 관한 위치를 상이하게 하여도 된다. 예를 들면, 이들 화소군 사이에서, 화소 스위치 Sw로서 사용하는 트랜지스터의 x 방향에 관한 위치를 상이하게 하여도 된다. 혹은, 화소 PX에 다른 회로 구성을 채용한 경우에는, 이들 화소군 사이에서, 화소 PX에 포함되는 또 다른 트랜지스터의 x 방향에 관한 위치를 상이하게 하여도 된다. 단, 상술한 효과는, 제1 전원 단자 Vdd와 제2 전원 단자 Vss 사이에서 유기 EL 소자 D와 직렬로 접속된 트랜지스터의 x 방향에 관한 위치를 상기 화소군 사이에서 상이하게 한 경우에 가장 현저하다.

또한, 본 양태에서는, 액티브 매트릭스 디스플레이로서 유기 EL 디스플레이(1)를 예시하였지만, 상술한 효과는 다른 액티브 매트릭스 디스플레이에서도 얻을 수 있다. 상기 기술은 특히, 표시 소자로서 그것에 흐르는 전류의 크기에 따라 광학 특성이 변화되는 것을 사용한 액티브 매트릭스 디스플레이에 매우 유효하다.

이하, 본 발명의 실시예에 대하여 설명한다.

(실시예)

도 6 내지 도 11은 도 1에 도시하는 디스플레이의 제조에 이용 가능한 방법의 일례를 나타내는 단면도이다.

본 예에서는, 도 1에 도시하는 유기 EL 디스플레이(1)를 도 6 내지 도 11을 참조하면서 이하에 설명하는 방법에 의해 제조하였다. 덧붙여서, 이 유기 EL 디스플레이(1)에는, 트랜지스터 형성부 SI에 도 2의 배치를 채용함과 함께, 유기 EL 소자 D 및 구동 트랜지스터 Tr에 도 4의 배치를 채용하였다.

먼저, 글래스 기판(10) 상에, 언더코트층으로서, 예를 들면, SiNx층(25)과 SiO₂층(26)을 형성한 후, 그 위에, 예를 들면 두께 50nm의 비정질 실리콘층을 형성하였다. 계속해서, 비정질 실리콘층을, 예를 들면 XeCl 엑시머 레이저를 이용하여 레이저 어닐링함으로써, 다결정 실리콘층으로 한다. 또한, 이 다결정 실리콘층을 도 2에 도시하는 트랜지스터 형성부 SI에 대응한 부분이 잔류하도록 패터닝함으로써, 도 6에 도시하는 형상의 다결정 실리콘층(151)을 형성하였다.

덧붙여서, 여기서는 x 방향으로 배치된 3개의 화소 PX로 트리플렛(triplet)를 구성하고, 이 트리플렛의 x 방향의 길이는 198 μ m로 하였다. 즉, 화소 PX의 x 방향의 길이는 66 μ m로 하였다. 또한, 레이저 어닐링 시에는, 1회의 레이저 샷에 의해 선형 빔(50)이 조사되는 영역의 주사 방향(x 방향)의 길이는 440 μ m로 하며, 선형 빔(50)은 22 μ m의 피치로 주사하였다. 즉, 1 부분에 대한 레이저 샷 수를 20회로 하였다. 또한, 트랜지스터 형성부 SINb는 트랜지스터 형성부 SINa에 대하여 x 방향으로 22 μ m만큼 변이되어 배치되며, 트랜지스터 형성부 SINc는 트랜지스터 형성부 SINa에 대하여 x 방향으로 44 μ m만큼 변이되어 배치되었다.

다음으로, 도 7에 도시한 바와 같이, 기판(10)의 다결정 실리콘층(151)을 형성한 면에, 게이트 절연막(152)을 형성하였다. 계속해서, 이온 도핑법에 의해, 다결정 실리콘층(151) 내에 n⁺ 영역(151a)을 형성하였다.

계속해서, 도 8에 도시한 바와 같이, 게이트 절연막(152) 위에 게이트 전극(153)을 형성하였다. 또한, 이 게이트 전극(153)을 마스크로 하여 이용한 이온 도핑법에 의해, 다결정 실리콘층(151) 내에 p⁺ 영역(151b)을 형성하였다. 이와 같이 하여, 구동 트랜지스터 Tr로서 p채널 poly-Si TFT(15)을 제작하였다. 덧붙여서, 이것과 동시에, 화소 스위치 Sw로서 이용되는 트랜지스터나 주사 신호선 드라이버(11) 및 영상 신호선 드라이버(13) 내의 트랜지스터도 제작하였다. 또한, 게이트 전극(153)을 형성할 때, 영상 신호선(14) 등도 동시에 형성하였다.

그 후, 도 9에 도시한 바와 같이, 기판(10)의 p채널 poly-Si TFT(15)을 형성한 면에, 두께 700nm의 층간 절연막(16)을 형성하였다. 계속해서, 층간 절연막(16) 및 게이트 절연막(152)에 관통 구멍을 형성하였다.

다음으로, 도 10에 도시한 바와 같이, 영상 신호선(14) 및 패시베이션막(17)을 순차적으로 형성하였다. 패시베이션막(17)에 관통 구멍을 형성한 후, 양극으로서 ITO(Indium Tin Oxide)로 이루어지는 투명 전극(18)을 형성하였다. 계속해서, 투명 전극(18)의 중앙부에 대응한 위치에 개구를 갖는 친수성층(19)을 형성하고, 친수성층(19) 위에 격벽(20)을 형성하였다. 그 후, PEDOT(폴리에틸렌디옥시 티오펜)를 함유한 버퍼층(21) 및 루미네센스성 유기 화합물을 함유한 발광층(22)을 순차적으로 형성하였다. 또한, 발광층(22) 위에 음극(23)을 형성하였다. 이상과 같이 하여, 어레이 기판(2)을 완성하였다.

그 후, 밀봉 기판인 글래스 기판(3)의 한쪽 주면의 주연부에 자외선 경화형 수지를 도포하여 시일층(4)을 형성하였다. 또한, 밀봉 기판(3)의 어레이 기판(2)과의 대향면에 제공된 오목부에, 시트 형상의 건조제(5)를 접착하였다. 계속해서, 밀봉 기판(3)과 어레이 기판(2)을 밀봉 기판(3)의 시일층(4)을 설치한 면과 어레이 기판(2)의 음극(23)을 설치한 면이 대향하도록 건조 질소 가스와 같은 불활성 가스 내에서 접합하였다. 또한, 자외선 조사에 의해 시일층을 경화시킴으로써, 도 11에 도시하는 유기 EL 디스플레이(1)를 완성하였다. 덧붙여서, 여기서는 밀봉 기판(3)을 이용하여 어레이 기판(2)을 밀봉하였지만, 수지 필름을 접착함으로써 어레이 기판(2)을 밀봉하여도 된다.

이상의 방법에 의해 얻어진 유기 EL 디스플레이(1)를 외부 구동 회로 및 전원과 접속하였다. 또한, 이것을 베젤로 지지함과 함께, 어레이 기판(2)의 외측 표면 위에 반사 방지막으로서 원편광판을 설치하였다. 이 상태에서 표시 특성을 조사하였을 때, 표시 얼룩이 시인되는 것은 없었다.

덧붙여서, 이 예에서는, 유기 EL 디스플레이(1)를 어레이 기판(2)측으로부터 표시광을 추출하는 하면 발광형으로 하였지만, 밀봉 기판(3)측으로부터 표시광을 추출하는 상면 발광형으로 하여도 된다. 이 경우에도, 표시 얼룩이 시인되는 것을 방지할 수 있다.

(비교예)

트랜지스터 형성부 SINa 내지 SINc의 x 방향에 관한 위치를 서로 동일하게 한 것 이외에는 상기 실시예에서 설명한 것과 마찬가지로의 방법에 의해 유기 EL 디스플레이(1)를 제작하였다. 즉, 본 예에서는 트랜지스터 형성부 SI에 도 3의 배치를 채용하였다.

이 유기 EL 디스플레이(1)의 표시 특성을 조사하였을 때, y 방향으로 연장된 스트라이프 형상의 휘도 얼룩이 시인되었다.

그 밖의 이익 및 변형은 당업자라면 용이하게 상상할 것이다. 그렇기 때문에, 본 발명은 그보다 넓은 측면에서, 여기에 나타내며 또한 기재한 특정한 상세한 설명이나 대표적인 양태에 제한되는 것은 아니다. 따라서, 특허청구범위 및 그 등가물에 의해 규정되는 본 발명의 포괄적 개념의 진의 또는 범위 내에서, 여러가지 변형이 이루어져도 된다.

발명의 효과

본 발명에 따르면, 표시 얼룩이 시인되기 어려운 액티브 매트릭스형 디스플레이 및 그 제조 방법을 제공할 수 있다.

도면의 간단한 설명

도 1은 본 발명의 일 양태에 따른 액티브 매트릭스형 디스플레이를 개략적으로 도시하는 평면도.

도 2는 도 1에 도시하는 디스플레이의 제조에 이용 가능한 방법의 일례를 나타내는 평면도.

도 3은 비교예에 따른 레이저 어닐링법을 나타내는 평면도.

도 4는 도 1의 디스플레이에 채용 가능한 표시 소자의 배치의 일례를 개략적으로 나타내는 평면도.

도 5는 도 1의 디스플레이에 채용 가능한 표시 소자의 배치의 다른 예를 개략적으로 나타내는 평면도.

도 6은 도 1에 도시하는 디스플레이의 제조에 이용 가능한 방법의 일례를 나타내는 단면도.

도 7은 도 1에 도시하는 디스플레이의 제조에 이용 가능한 방법의 일례를 나타내는 단면도.

도 8은 도 1에 도시하는 디스플레이의 제조에 이용 가능한 방법의 일례를 나타내는 단면도.

도 9는 도 1에 도시하는 디스플레이의 제조에 이용 가능한 방법의 일례를 나타내는 단면도.

도 10은 도 1에 도시하는 디스플레이의 제조에 이용 가능한 방법의 일례를 나타내는 단면도.

도 11은 도 1에 도시하는 디스플레이의 제조에 이용 가능한 방법의 일례를 나타내는 단면도.

〈도면의 주요 부분에 대한 부호의 설명〉

1 : 유기 EL 디스플레이

2 : 어레이 기판

3 : 글래스 기판

10 : 기판

11 : 주사 신호선 드라이버

13 : 영상 신호선 드라이버

14 : 영상 신호선

15 : p채널 poly-Si TFT

18 : 투명 전극

19 : 친수성층

20 : 격벽

21 : 버퍼층

22 : 발광층

23 : 음극

151 : 다결정 실리콘층

151a : n^+ 영역


151b : p^+ 영역

152 : 게이트 절연막


153 : 게이트 전극

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8



도면9



도면10



도면11

