

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】平成24年12月6日(2012.12.6)

【公開番号】特開2007-281406(P2007-281406A)

【公開日】平成19年10月25日(2007.10.25)

【年通号数】公開・登録公報2007-041

【出願番号】特願2006-165159(P2006-165159)

【国際特許分類】

H 01 L 21/02 (2006.01)

H 01 L 27/12 (2006.01)

H 01 L 21/336 (2006.01)

H 01 L 29/786 (2006.01)

【F I】

H 01 L 27/12 B

H 01 L 29/78 6 2 7 D

H 01 L 29/78 6 2 6 C

【誤訳訂正書】

【提出日】平成24年10月24日(2012.10.24)

【誤訳訂正1】

【訂正対象書類名】特許請求の範囲

【訂正対象項目名】全文

【訂正方法】変更

【訂正の内容】

【特許請求の範囲】

【請求項1】

支持表面を有するフレキシブル基板と、

表面を有する半導体構造であって、前記表面の離散点が前記フレキシブル基板の前記支持表面に結合されており、前記フレキシブル基板に直接結合されない前記半導体構造の座屈領域により結合の前記離散点が互いに離間されており、前記半導体構造の前記座屈領域が、前記フレキシブル基板の前記支持表面に物理的に接触していない、半導体構造と、を備える、伸縮性半導体素子。

【請求項2】

前記座屈領域下を含む座屈半導体構造の全側部を埋め込む封入層をさらに備える、請求項1に記載の伸縮性半導体素子。

【請求項3】

前記封入層が、前記伸縮性半導体素子を全体的に封入する、請求項2に記載の伸縮性半導体素子。

【請求項4】

前記封入層が、ポリマー層である、請求項2に記載の伸縮性半導体素子。

【請求項5】

前記封入層が、P D M S である、請求項2に記載の伸縮性半導体素子。

【請求項6】

前記封入層が、前記半導体構造の座屈領域及び非座屈領域上に設けられている、請求項2に記載の伸縮性半導体素子。

【請求項7】

前記座屈領域が1%～30%の範囲にわたって選択された歪みを受けている、請求項1又は2に記載の伸縮性半導体素子。

【請求項8】

前記表面が、周期波または非周期波を含む外形プロファイルを有する、請求項1又は2に記載の伸縮性半導体素子。

【請求項9】

前記座屈半導体構造が、5ミクロンおよび50ミクロンの範囲から選択された周期性と、100ナノメータおよび1.5ミクロンの範囲から選択された振幅とを有する正弦波形態を有する、請求項1又は2に記載の伸縮性半導体素子。

【請求項10】

前記座屈半導体構造が、前記構造の長さに沿って延びる複数の座屈を含む形態を有する、請求項1又は2に記載の伸縮性半導体素子。

【請求項11】

前記座屈半導体構造が一次元または二次元で空間的に変動する形態を有し、前記表面が一次元または二次元で空間的に変動する外形プロファイルを有する、請求項1又は2に記載の伸縮性半導体素子。

【請求項12】

前記半導体構造が、20ナノメータから320ナノメータまでの範囲にわたって選択された厚さを有する、請求項1又は2に記載の伸縮性半導体素子。

【請求項13】

前記半導体構造が印刷可能半導体素子を備える、請求項1又は2に記載の伸縮性半導体素子。

【請求項14】

前記表面を有する前記半導体構造と接触する封入層をさらに備える、請求項1又は2に記載の伸縮性半導体素子。

【請求項15】

前記半導体構造が、前記半導体構造と前記フレキシブル基板の間に配置された接着層、コーティング、または薄膜によって前記フレキシブル基板に結合されている、請求項1又は2に記載の伸縮性半導体素子。

【請求項16】

伸縮性半導体素子を製造する方法であって、
表面を有する移送可能半導体構造を設けるステップと、
外表面を有し、膨張状態で前歪みを加えた弾性基板を設けるステップと、
前記移送可能半導体構造の前記表面の離散点を、膨張状態の前記前歪み弾性基板の前記外表面に結合するステップと、
前記前歪み弾性基板を少なくとも部分的に弛緩状態へと弛緩させるステップであって、前歪み弾性基板の弛緩により、前記弾性基板に直接結合されない前記半導体構造の座屈領域が結合の前記離散点間に発生し、前記半導体構造の前記座屈領域が、前記弾性基板の前記外表面に物理的に接触しておらず、それによって前記伸縮性半導体素子を生成するステップと、
を備える、方法。

【請求項17】

前記伸縮性半導体素子を封入層で封入するステップをさらに備える、請求項16に記載の方法。

【請求項18】

前記封入層が、前記座屈領域下を含む座屈半導体構造の全側部を埋め込む、請求項17に記載の方法。

【請求項19】

前記封入層が、前記伸縮性半導体素子を全体的に封入する、請求項17又は18に記載の方法。

【請求項20】

前記封入層が、ポリマー層である、請求項17又は18に記載の方法。

【請求項21】

前記封入層が、P D M S である、請求項 1 7 又は 1 8 に記載の方法。

【請求項 2 2】

前記封入層が、前記半導体構造の座屈領域及び非座屈領域上に設けられている、請求項 1 7 又は 1 8 に記載の方法。

【請求項 2 3】

前記移送可能半導体構造が印刷可能半導体素子である、請求項 1 6 ~ 1 8 のいずれか一項に記載の方法。

【請求項 2 4】

前記前歪み弾性基板が第 1 の軸に沿って膨張されるか、または前記第 1 の軸に直交して配置された第 2 の軸に沿って膨張される、請求項 1 6 ~ 1 8 のいずれか一項に記載の方法。

【請求項 2 5】

前記弾性基板が 1 % ~ 3 0 % の歪みを導入することによって前歪みを受ける、請求項 1 6 ~ 1 8 のいずれか一項に記載の方法。

【請求項 2 6】

膨張状態の前記前歪み弾性基板が、前記弾性基板を湾曲、圧延、屈曲、温度を上げること、または膨張することにより形成される、請求項 1 6 ~ 1 8 のいずれか一項に記載の方法。

【請求項 2 7】

前記移送可能半導体構造の前記表面の前記離散点と前記前歪み弾性基板の前記外表面とを結合するステップが、前記半導体構造と前記前歪み弾性基板の間の接着薄膜によって与えられる、請求項 1 6 ~ 1 8 のいずれか一項に記載の方法。

【請求項 2 8】

支持表面を有するフレキシブル弾性基板と、半導体素子、誘電体素子、電極、導電体素子、およびドープされた半導体素子から成る群から選択される複数の集積デバイスコンポーネントを備える電子回路であって、前記電子回路が表面を更に有し、前記表面の離散点がフレキシブル基板の前記支持表面に結合されており、前記フレキシブル基板に直接結合されない前記電子回路の座屈領域により結合の前記離散点が互いに離間されており、前記電子回路の前記座屈領域が、前記フレキシブル基板の前記支持表面に物理的に接触していない、電子回路と、を備える、伸縮性電子回路。

【請求項 2 9】

前記座屈領域下を含む座屈電子回路の全側部を埋め込む封入層をさらに備える、請求項 2 8 に記載の伸縮性電子回路。

【請求項 3 0】

前記封入層が、前記伸縮性電子回路を全体的に封入する、請求項 2 9 に記載の伸縮性電子回路。

【請求項 3 1】

前記封入層が、ポリマー層である、請求項 2 9 に記載の伸縮性電子回路。

【請求項 3 2】

前記封入層が、P D M S である、請求項 2 9 に記載の伸縮性電子回路。

【請求項 3 3】

前記封入層が、前記電子回路の座屈領域及び非座屈領域上に設けられている、請求項 2 9 に記載の伸縮性電子回路。

【請求項 3 4】

前記電子回路が印刷可能電子回路である、請求項 2 8 又は 2 9 に記載の伸縮性電子回路。

【請求項 3 5】

前記電子回路の前記座屈領域が 1 % ~ 3 0 % の範囲にわたって選択された歪みを受けている、請求項 2 8 又は 2 9 に記載の伸縮性電子回路。

【請求項 3 6】

前記表面が、周期波または非周期波によって特徴付けられる外形プロファイルを有する、請求項2 8又は2 9に記載の伸縮性電子回路。

【請求項 3 7】

前記座屈領域が、5ミクロンおよび50ミクロンの範囲から選択された周期性と、10ナノメータおよび1.5ミクロンの範囲から選択された振幅とを有する正弦波形態を有する、請求項2 8又は2 9に記載の伸縮性電子回路。

【請求項 3 8】

前記座屈領域が一次元または二次元で空間的に変動する形態を有し、前記表面が一次元または二次元で空間的に変動する外形プロファイルを有する、請求項2 8又は2 9に記載の伸縮性電子回路。

【請求項 3 9】

前記電子回路が、20ナノメータから320ナノメータまでの範囲にわたって選択された厚さを有する、請求項2 8又は2 9に記載の伸縮性電子回路。

【請求項 4 0】

前記電子回路が、前記電子回路と前記フレキシブル基板の間に配置された接着層、コートィング、または薄膜によって前記フレキシブル基板に結合されている、請求項2 8又は2 9に記載の伸縮性電子回路。

【請求項 4 1】

前記表面を有する前記電子回路の前記座屈領域と接触する封入層をさらに備える、請求項2 8又は2 9に記載の伸縮性電子回路。

【請求項 4 2】

伸縮性電子回路を製造する方法であって、

移送可能電子回路を設けるステップであって、前記移送可能電子回路が、半導体素子、誘電体素子、電極、導電体素子、およびドープされた半導体素子から成る群から選択される複数の集積デバイスコンポーネントを備え、前記電子回路が表面を更に有する、ステップと、

外表面を有し、膨張状態で前歪みを加えた弾性基板を設けるステップと、

前記移送可能電子回路の前記表面の離散点を、膨張状態の前記前歪み弾性基板の前記外表面に結合するステップと、

前記前歪み弾性基板を少なくとも部分的に弛緩状態へと弛緩させるステップであって、前歪み弾性基板の弛緩により、前記弾性基板に直接結合されない前記移送可能電子回路の座屈領域が結合の前記離散点間に発生し、前記電子回路の前記座屈領域が、前記弾性基板の前記外表面に物理的に接触しておらず、それによって前記伸縮性電子回路を生成するステップと、

を備える、方法。

【請求項 4 3】

前記伸縮性電子回路を封入層で封入するステップをさらに備える、請求項4 2に記載の方法。

【請求項 4 4】

前記封入層が、前記座屈領域下を含む座屈電子回路の全側部を埋め込む、請求項4 3に記載の方法。

【請求項 4 5】

前記封入層が、前記伸縮性電子回路を全体的に封入する、請求項4 3又は4 4に記載の方法。

【請求項 4 6】

前記封入層が、ポリマー層である、請求項4 3又は4 4に記載の方法。

【請求項 4 7】

前記封入層が、P D M S である、請求項4 3又は4 4に記載の方法。

【請求項 4 8】

前記封入層が、前記電子回路の座屈領域及び非座屈領域上に設けられている、請求項43又は44に記載の方法。

【請求項49】

前記移送可能電子回路が印刷可能電子回路である、請求項42～44のいずれか一項に記載の方法。

【請求項50】

前記前歪み弾性基板が第1の軸に沿って膨張されるか、または第1の軸および第2の軸に沿って膨張される、請求項42～44のいずれか一項に記載の方法。

【請求項51】

前記弾性基板が1%～30%の歪みを導入することによって前歪みを受ける、請求項42～44のいずれか一項に記載の方法。

【請求項52】

膨張状態の前記前歪み弾性基板が、前記弾性基板を湾曲、圧延、屈曲、膨張、または温度を上げることにより形成される、請求項42～44のいずれか一項に記載の方法。

【請求項53】

前記電子回路が電界効果トランジスタを含む、請求項28又は29に記載の伸縮性電子回路。

【請求項54】

前記半導体素子が、前記電界効果トランジスタの前記座屈領域を提供する座屈半導体チャネルである、請求項53に記載の伸縮性電子回路。

【誤訳訂正2】

【訂正対象書類名】明細書

【訂正対象項目名】0038

【訂正方法】変更

【訂正の内容】

【0038】

[038]場合によって、本発明の方法は、伸縮性半導体または伸縮性電子デバイスを封入、封止または積層するステップをさらに備えることができる。この文脈では、封入ステップが、封入材料が座屈の隆起した領域下に設けられて完全に座屈構造の全側部を埋め込む薄層座屈構造、ジオメトリおよび形態の場合を含む。封入ステップは、ポリマー層等の封入層を湾曲半導体構造または電子回路の隆起および非隆起外形上に設けることも含んでいる。一実施形態では、P D M S プレポリマー等のプレポリマーが伸縮性半導体または伸縮性電子デバイス上で成形および硬化される。本発明の伸縮性半導体および電子デバイスの機械的安定性および頑健性を高めるために、封入または封止処理ステップがいくつかの用途について有用である。本発明は、伸張、圧縮、湾曲および/または屈曲形態で良好な機械的および電子的パフォーマンスを示す、封入、封止および/または積層された伸縮性半導体および電子デバイスを含む。