

申請日期	87-7-3
案 號	87110785
類 別	G06F1/04

A4
C4

(以上各欄由本局填註)

發 明 專 利 說 明 書

406218

一、發明 名稱	中 文	擴展解析度相位測量裝置
	英 文	EXTENDED RESOLUTION PHASE MEASUREMENT
二、發明 創作人	姓 名	(1)王 念 祖 (2)蔡 茂 桂
	國 籍	美 國
	住、居所	(1)美國加州米爾皮塔斯市博爾頓路824號 (2)美國加州庫帕提諾市伯蘭巷7649號
三、申請人	姓 名 (名稱)	現代映像科技公司 (Modern Video Technology, Inc.)
	國 籍	美 國
	住、居所 (事務所)	美國加州聖喬斯市奧圖爾大道1977號 Suite B204
	代 表 人 姓 名	王 念 祖

裝

訂

線

406218

(由本局填寫)

承辦人代碼：
大類：
I P C分類：

A6
B6

本案已向：

美國(地區) 申請專利，申請日期：1997-7-3 案號：08/887,779，☒有 ☐無主張優先權

有關微生物已寄存於：

，寄存日期：

，寄存號碼：

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

訂

線

經濟部中央標準局員工消費合作社印製

五、發明說明 (1)

技術領域

本發明概略而言係關於準確決定波相位。應用時，此種準確度可用於擴展使用波能量進行測量之解析度，或準確控制波能量相位。此等應用範例以彩色視訊信號解調及雷射干擾計量位移測量呈現於此處，但本發明也可廣泛應用於大體全部決定或控制波相位有其重要性之領域。

背景技術

社會上逐漸依賴多種使用波能量之裝置及方法。若干常見家庭用品實例為電器系統如收音機、電視機及電腦電路。若干常見工業範例為光學測量工具如雷射儀器，但光波於某一點通常轉成電信號。

波最基本的屬性為其波幅及頻率。但波之時序特徵或稱"相位"也相當重要。隨機家用英文辭典(1966年)提供如其第九項定義："週期進展之特殊階段或點"由某個任意來源測量時間經過之分量部分"。波本質為週期性，一旦特定波之特定週期中某一點被定義為原點，則接著為同一波內之任何其他點或另一個共同存在波之任一點可以相位值說明。簡言之，兩個獨特波間或同一波之兩個部分間之時序關係稱作相位值。此種值有多種用途例如保持波週期已經經過之比例，或由週期起點開始已經經過多少時間，或同一波或不同波各部分間之同步程度如何或缺乏同步。

本發明係關於改良對波相位屬性之測量準確度及選擇性包括對波相位屬性之控制。因波相位對家用及工業用裝置及製程之操作太過基本，故呈現兩個使用波相位及本發明之

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(2)

獨特範例。第一例來自於電視機領域，於信號解調期間，部分複雜信號波形必須藉另一波形準確同步化而準確擷取及使用彩色視訊。第二例來自於雷射干擾計量術領域，其中測量信號相對於參考信號之相位變化可用來決定物理位移。當然多種其他波相位用途皆屬可能，此處範例不得視為限制本發明之精髓或後文申請專利範圍。

電視例：

於視訊系統例如彩色電視中，顯示影像逐線產生。遠方景物(telecine)由攝影機透過一組濾光鏡逐線水平掃描而產生紅、綠及藍("RBG")三原色信號。然後信號組合及進一步轉換成三信號集合。其中一者為亮度(後文稱"luma")信號其表示圖像亮度。另二者為載有色調及飽和色彩資訊之色差信號。

用於使用國家電視系統協會(NTSC；主要採用於美國、美洲其他部分及日本)設置標準之廣播系統，此等色差信號標示為I及Q(分別為"於相位中"及"正交")。另外對於使用相位正交線系統(PAL；大半歐洲及中國採用)之廣播系統則稱作U及V。I/Q或U/V信號用於調變平衡調變器於接近視訊信號頻寬之截段頻率：所謂有色調載波頻率(f_{sc} ；對NTSC及PAL分別為3.58MHz及4.43MHz)。又因副載波受抑制，產生正交波幅調變邊帶(相位差90度)，共同加入形成色度(後文稱作"chroma")信號，其中相位表示色調及波幅表示待廣播之色彩資訊飽和度。然後經由組合色度信號與亮度信號形成激發資料信號，同步資訊又加入其中形成基

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明 (3)

帶信號之複合視訊，其適合射頻傳輸或儲存於視訊帶供稍後檢索及回放。

於最終接收器，基帶信號之同步化成份特別要緊。同步化成份用來輔助色度信號與亮度信號分離，最終接收器將色度信號解調成為 I/Q 或 U/V 信號。用於線及欄位，方形波同步脈波用於個別所需頻率（俗稱水平同步及垂直同步）。相反地，因副載波已經被抑制，若干週期之叢發副載波信號包括於各線於信號之主動資料內容前方。如此稱作色彩叢發，包含固定數目之具有準確相位之正弦週期（NTSC 約為 9 個及 PAL 約為 10 個），故可由接收器用作參考而正確解碼隨後線上彩色資訊之變化相位。

數位系統如數位電視、監視器或錄放影機中，數位接收器用於數位化複合視訊信號，經濾波而由亮度信號分離色度信號，及將色度信號解調回 I/Q 或 U/V 信號成份。為了執行此種解調，一對與色彩叢發同步的正弦波形須藉接收器再生。取樣時脈用於將主動資料數位化須與色彩叢發具有固定相位關係，故可於任何取樣瞬間算出正確相位因而算出正弦函數之正確值。又同步化必須於線起點於色彩叢發期後不久完成。

目前業界方法係使用數位相位鎖定迴路（DPLL）其調整於色彩叢發期間之相位及頻率。DPLL 包含 DCO（數位控制振盪器），數位迴路濾波器及相位比較器。數位彩色叢發信號與 DCO 之輸出比較而檢測相位誤差，然後經濾波及用於改變頻率及改變 DCO 相位遠似習知類似迴路 PLL。但因於彩色

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

五、發明說明(4)

叢發期間引進的任何相位誤差隨著取樣時脈沿主動資料內容線前進時堆積，頻率鎖定必須準確至數十ppm程度(每百萬份份數)。使用今日DPLL技術，此種準確度唯有使用高度準確且溫度穩定之電壓控制晶體振盪器(VCXO)驅動DCO達成。又DPLL之鎖定範圍受晶體之極高Q嚴重限制，晶體頻率須極為接近 f_{sc} 或其整數倍數(例如 $4f_{sc}$)。對於線與線之頻率起伏大者，例如典型錄放影機所見，使準確鎖定極為困難。又因色彩叢發之波幅遠比全信號範圍(通常以數位方式以8位元表示)更低，DCO鎖定之數位化色彩叢發信號至多僅有6位元準確度，如此造成更多相位誤差機會。簡言之，前述DPLL僅對極為穩定之輸入例如來自電視台可維持極為正確之廣播頻率時效果最佳。

業界現況方法之另一問題為實際上接收器之取樣時脈頻率可能非為 f_{sc} 之整數倍數。因DPLL僅鎖定於 f_{sc} 之某些倍數，而與最初頻率差異夠小，資料首先須於DCO頻率取樣，然後藉用途決定之取樣時脈再取樣。於數位資料之多重速率操作需要數位濾波，硬體上代價昂貴，更糟的是造成影像品質低劣。

由前文瞭解來自電視廣播特別錄影帶媒體再現影像之色彩及品質受到解析複雜電波各部分間之相位關係時之先前技術限制所限。

干擾計量術範例：

1887年Albert Michelson發明干擾計且使用干擾計量術檢測原子之精密結構。Michelson實驗許可來自弧燈之光

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明 (5)

由間隙發出並通過50%分束器。然後光一分為兩種成份，一個參考束係導向固定鏡，一個測量束係導向活動測量鏡。然後兩種成份經由分束器被導引回，於此處重組且發生射束間之干擾。

多種不同類型之干擾計量術皆屬可能，但此處使用為位移干擾計量術。於Michelson等之裝置中，當測量鏡移動（亦即移位）時，反射光被固定鏡之反射光定期帶進及帶出相位。光波長之 $1/4$ 或 $3/4$ 移動產生光束間之偏離相位或破壞性干擾，結果導致光補償，引起暗線（亦即邊紋）出現於檢視表面上。同理於相位內產生 $1/2$ 波長移動增量或組成性干擾，結果於檢視表面上出現亮線或邊紋。此種亮及暗邊紋數目經計算用來求出移動長度（亦即測量鏡之位移，以 $1/2$ 波長增量表示）。

位移雷射干擾計量術今日仍概略使用Michelson於一百多年前使用的相同原理，但因近代技術在儀器上有重大改良。例如弧燈以雷射替代，光電子檢測器取代人眼目測計數邊紋。

以Michelson基本技術之一項改良係藉強迫測量數通過多次而使測量數來回行進於測量鏡多次。如此當單一測量數路徑產生 $1/2$ 波長解析度（稱作光提升因數2，原因為光行進至測量鏡之直接距離兩次，一次去而一次回）時，兩倍路徑（去回之兩倍）產生 $1/4$ 波長解析度等。但超過4倍則測量數之路徑複雜，故2、4或9以外之光學提升因數通常視為不合實際。

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

五、發明說明 (6)

另一種近代改良為雙頻雷射干擾計量術。用於此處提供具有兩種不同頻率 (f_1 及 f_2) 之正交線性偏振。此射束以偏振分束器分成僅有頻率 f_1 之參考束及最初具有頻率 f_2 之測量束。二射束如習知干擾計量術般行進。但當測量鏡移動時測量束進行都卜勒 (Doppler) 遷移效應 (粗略言之, 每秒 12 吋速度產生頻率遷移 2MHz), 故其頻率變成 $f_2 \pm \Delta f_2$ 。於干擾計檢測器存在的頻率為分立光頻 ($f_1, f_2 \pm \Delta f_2$), 差值 ($f_1 - f_2 \pm \Delta f_2$) 及其和 ($f_1 + f_2 \pm \Delta f_2$)。但因習知電子電路之限制, 檢測器僅能檢測差值成份 ($f_1 - f_2 \pm \Delta f_2$) 變成測量信號 ($f_M = f_1 - f_2 \pm \Delta f_2$)。也取參考信號 (f_R) (通常係於雷射頭攻離調變裝置達成) 其具有最初光束之雙頻間之差作為頻率 ($f_R = f_1 - f_2$; 2MHz 為典型頻率)。如此測量信號也可描述為 $f_M = f_R \pm \Delta f_2$ 。

位移干擾計量術之目的係測量距離。因速度 = $\lambda / F * (f_M - f_R)$ 中 λ 為雷射源波長 ($\lambda = 633\text{nm}$ 為氬氫雷射之典型; $1\text{nm} = 1 \times 10^{-9}\text{m}$), 及 F 為光學提升因數。q 一詞也可引進表示解析擴展, 獲得速度 = $\lambda / (F * q) * (q * f_M - q * f_R)$ 。此相當有用原因為:

$$\text{式 1.1} \quad \text{距離} = \int (\text{速度}) dt$$

$$\text{式 1.2} \quad \text{距離} = \lambda / (F * q) * \int (q * f_M - q * f_R) dt$$

式 1.1 及 1.2 為 "基本式" 其可用於雙頻雷射干擾計量術之無數可能的解析擴展辦法。現在討論此等主要先前技術辦法。

基本辦法 (無解析度擴展):

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(7)

無解析度擴展 $q = 1$ 及式 1.2 變簡單：

式 2.1 距離 = λ / F^*

$$\left(\int_{t_0}^{t_1} (f_M) dt + \int_{t_1}^{t_2} (f_M) dt + \dots + \int_{t_{i-1}}^{t_i} (f_M) dt \right. \\ \left. - \int_{t_0}^{t_1} (f_R) dt - \int_{t_1}^{t_2} (f_R) dt - \dots - \int_{t_{i-1}}^{t_i} (f_R) dt \right)$$

產生之參考信號及測量信號以對各週期具有共通參考點之方形波處理，亦即位於上升邊。接著直接計數參考信號及測量信號之此等邊。對解析度 $\lambda/2$ ， $\lambda/4$ 或 $\lambda/8$ 可進行基本辦法，依據干擾計使用何種光學裝置而定（亦即依據 F ）而定。又若取 t_i 作為重合 f_M 上升邊之時序及 t_j 作為重合 f_R 上升邊之時序，則式 2.1 簡化為：

式 2.2 距離 = $\lambda / F^* (f_M \text{ 邊之合} - f_R \text{ 邊之合})$

使用基本辦法，所得測量解析度可由光波長及使用之光路徑數目之乘法效應控制。此種方法中僅計數邊紋數目而未使用參考頻率與測量頻率間之實際相位關係。但此種辦法對後文較為複雜之辦法提供一個起點。

快速脈波辦法：

此種方法中參考信號及測量信號皆分別對較高頻 $q * f_R$ 及 $q * f_M$ 做相位鎖定，此等信號之邊經計數。對此等方法使用之方程式同對基本辦法使用者，但 $q * f_R$ 及 $q * f_M$ 取代 f_R 及 f_M 獲得：

$$\text{式 3.1 距離} = \lambda / (F * q) * \left(\int (q * f_M - q * f_R) dt \right) \\ = \lambda / (F * q) *$$

（請先閱讀背面之注意事項再填寫本頁）

裝

訂

紮

五、發明說明(8)

$$\begin{aligned} & \left(\int_{t_0}^{t_1} (q * f_M - q * f_R) dt \right. \\ & + \int_{t_1}^{t_2} (q * f_M - q * f_R) dt \\ & + \dots + \int_{t_{n-1}}^{t_n} (q * f_M - q * f_R) dt \left. \right) \end{aligned}$$

此種辦法典型提供 $\lambda/4$ 至 $\lambda/480$ 範圍之解析度。但當嘗試更高解析度時速度限制變嚴重。例如取樣用之典型時脈頻率必須至少為 $q * f_R$ 或 $q * f_M$ 中之最高者之兩倍(由於取樣頻率之尼奎斯特(Nyquist)限制之故)。

參考相位鎖定辦法：

此種方法相位僅鎖定 $q * f_R$ 之參考信號，使用該信號作為時脈頻率 f_c 來取樣測量信號。於此處獲得快速脈波辦法之速度缺點上的改良但無法對遠更寬的測量信號頻率頻寬做相位鎖定。式 3.1 仍然適用，但若各個 t_i 之時序重合 f_M 之上升邊且因：

$$\text{式 4.1} \quad 1 = \int_{t_{i-1}}^{t_i} (f_M) dt$$

此處式 3.1 可進一步簡化為：

$$\text{式 4.2} \quad \text{距離} = \lambda / (F * q)^*$$

$$\begin{aligned} & ([q - \int_0^1 (f_c) dt] + [q - \int_1^2 (f_c) dt] + \dots + [q - \int_{n-1}^n (f_c) dt]) \\ & = \lambda / (F * q)^* \end{aligned}$$

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

紙

五、發明說明(9)

$$\begin{aligned}
& ([q - (f_M \text{ 之邊 } t_0 \text{ 與 } t_1 \text{ 間之 } f_c \text{ 數目})]) \\
& + [q - (f_M \text{ 之邊 } t_1 \text{ 與 } t_2 \text{ 間之 } f_c \text{ 數目})] \\
& + \dots \\
& + [q - (f_M \text{ 之邊 } t_{i-1} \text{ 與 } t_i \text{ 間之 } f_c \text{ 數目})]
\end{aligned}$$

A/D辦法：

此種辦法以鋸齒波形替代快速脈波辦法產生之快速頻率，其中電壓差表示相位差。類比/數位(A/D)轉換器用來將沿鋸齒波形預定點之電壓轉換獲得所需干擾計解析度。此種方法類似使用超級快速相位鎖定迴路更新計數器，於特定點轉換器輸出可與更新之計數器相等。至某種程度此種辦法可提供改良之測量解析度。

外推辦法：

此種辦法使用具有增量隔開長期脈波之一組信號，彷彿其為單一短時間信號模擬快速脈波辦法。長脈波之增量隔開係使用延遲線路達成。康州中野 Zygo 公司將此技術用於其 ZMI 系統。

先前技術之摘述：

不幸隨著追求增高解析度，先前技術辦法變成不合實際。例如快速脈波辦法產生鎖定頻率其超出實際計數手段，A/D辦法產生類別信號其超出實用電子裝置之處理能力。

由前述可知雷射位移干擾計量術也藉所能達成之測量解析度相當受到無法準確測定兩個光波間之相位關係所限。

發明揭示

如此本發明之目的係提供一種準確測定波形時間之系統。

本發明之另一目的係提供一種準確測定兩波形間之相位

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

錄

五、發明說明(10)

關係之系統。

本發明之另一目的係以外部供給波形預定相位關係準確產生波形之系統。

本發明之另一目的係提供一種相對於產生之時脈波形準確測量兩種外部供給波形之相位關係之系統。

簡言之，本發明之第一較佳具體例為一種決定波形時間之裝置，其包括延遲線路具有取樣埠，設定埠，參考埠及輸出埠。延遲線路包括延遲元件之連鎖，第一者連結至取樣埠，各自連結至門鎖元件。門鎖元件連結至編碼器，其又連結至輸出埠，及設定埠及參考埠各自分別共通連接於門鎖元件。該裝置又含控制單元連結至輸出埠及算術運算單元，第一波形連結至取樣埠及控制單元，第二波形連結至設定埠及控制單元，及參考埠連結至外部供給直流電壓。控制單元計數於第二波形之目標週期出現之第一波形週期數目，送至算術運算單元。控制單元也指導算術運算單元於目標週期起點由輸出埠獲得初值及於目標週期結束時獲得終值，二值皆來自輸出埠。然後算術運算單元由第一波形時間、計數得之週期數目，及初值及終值算出第二波形時間。本具體例可使用第一波形之預先載入"已知"時間值，或可暫時切換第一波形至設定埠而於輸出埠獲得測量值。

簡言之本發明之第二較佳具體例為一種決定相位關係之裝置，其結構上同前述第一較佳具體例，但算術運算單元使用必然更複雜之公式由第一波形時間、週期數目及初值

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(11)

及終值算出第二波形相對於第一波形之相位。

本發明之優點為其提供決定波形時間及波形間相位關係之準確裝置。又唯需增加開關或算術運算能力來組成可執行此等任務之具體例。此點為特佳，原因為用來計算相位關係之公式需要瞭解或測量比較波形之時間。

本發明之另一優點為可決定具有相當不同且不相關頻率之波形時間及相位關係。

又本發明之另一優點為可以初步容易校準之方式實施，進一步可於使用中自行校準。此種能力對於預防習知電子電路擔憂隨著時間之經過例如熱影響及電壓供給起伏影響避免喪失正確性特別有用。

本發明之此等及其他目的及優點對業界人士鑑於執行本發明之目前已知最佳模態之說明及此處所述較佳具體例之產業應用及附圖之數幅圖之舉例說明將更加明瞭。

圖式之簡單說明

本發明之目的及優點由後文詳細說明連同附圖將顯然易明，附圖中：

圖1為說明本發明之基本具體例之方塊圖；

圖2說明圖1延遲線路之若干內部細節；

圖3為圖1輸入信號之時序圖；

圖4為本發明之具體例應用於解調彩色電視信號時產生之信號相位同步化之方塊圖；

圖5為圖4之輸入信號之時序圖；

圖6說明圖4累加器之若干內部細節；

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

五、發明說明(12)

圖7為當處理位移干擾計測量時，本發明之具體例應用於計算信號間之相位之方塊圖；及

圖8為圖7輸入信號之時序圖。

執行本發明之最佳模態

本發明之相位解析度擴展技術採用主動延遲線路構想，其可實施於不等複雜程度之電子電路供特定用途。如此處各圖之示例說明且特別參照圖1，本發明裝置之較佳具體例以概略參考符號10表示。

圖1闡明本發明電路10之基本具體例，其中設置概略習知延遲線路12其具有取樣埠14、設定埠16、參考埠18及輸出埠20。又包括開關22、控制單元24及算術運算單元26。第一信號28(f_A)及第二信號30(f_B)輸入電路10。

圖2闡明圖1延遲線路12之內部細節。包括主動延遲元件32(DE)之連鎖集合，其輸出各自到達個別動態門鎖元件34(LE)。延遲元件12之設定埠16及參考埠18對各門鎖元件34為共通。當設定埠16之預充電低及接收升高信號時，各門鎖元件34依據由個別延遲元件32接收之輸入電壓及參考埠18之共通供給電壓之相對幅度設定。如此當於設定埠16之信號"設定"延遲線路12時，接著沿著門鎖元件34之排某處須存在有至少一個0至1之過渡。

門鎖元件34之輸出饋入編碼器36，其於延遲線路12之輸出埠20產生一個二進值。此處使用之實例及圖式中說明300個延遲元件32及門鎖元件34。延遲元件32及門鎖元件34之數目通常由接受比較之信號或信號部件之最長時間決

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

錄

五、發明說明(13)

定。各延遲元件 32 促成延遲增量 (t_D) 約 100-200 ps，當乘以適當延遲元件 32 總數時可確保提供之延遲量比單一時間更長。延遲元件 32 及門鎖元件 34 數目同樣決定編碼器 36 輸出之位元數，變成由延遲線路 12 之輸出埠 20 提供之二進值 (此處之實例及附圖為 9 位元，以二進值計數時至少高達 300)。

圖 1 電路 10 可用於準確決定第一信號 28 (f_A) 時間 (T_A)。為達此目的，控制單元 24 首先設定開關 22 使第一信號 28 (f_A) 劃分為二所得之信號輸入延遲線路 12 之取樣埠 14 及設定埠 16。如此產生一串 1，一個 1 至 0 之過渡，一串 0 然後為 0 至 1 之過渡沿著一系列門鎖元件 34 (記位藉設定，延遲線路 12 之總延遲比接受比較信號之單一時間更長)。然後延遲線路 12 於其輸出埠 20 提供值 (X) 其為介於 1 至 0 之過渡及 0 至 1 之過渡間之 0 數目。

現在已知第一信號 28 (f_A) 之時間 (T_A)。 $T_A = X \cdot t_D$ 。時間 (T_A) 係以 t_D "單元" 表示。若需要使用習知秒為單元，則視 $T_A = X \cdot t_D$ 可用於求出。任何此種乘法及儲存供稍後使用係於算術運算單元 26 進行。圖 1 電路 10 可用於決定第二信號 30 (f_B) 之時間 (T_B) 及第一信號 28 (f_A) 與第二信號 30 (f_B) 間之時序 (亦即相位)。圖 3 為電路 10 之時序圖。第一信號 28 (f_A) 再度直接輸入取樣埠 14，但控制單元 24 現在將開關 22 設定為將第二信號 30 (f_B) 輸入設定埠 16。

第二信號 30 (f_B) 之任何上升邊之到達使延遲線路 12 有效凍結其輸出用於該週期之高階部分。控制單元 24 檢測第一

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(14)

信號 28(f_A)與第二信號 30(f_B)，當於第二信號 30(f_B)檢測出上升邊(B_1)時 3，其指示算術運算單元 26 儲存值於延遲線路 12 之輸出埠 20 作為 X_1 ，以 t_D 為單元表示之二進值反應兩個上升邊 A_0 及 B_1 間之延遲。又注意上升邊(B_1)，控制單元 24 也復置內部計數器並進行第一信號 28(f_A)上升邊(本例為 A_1-A_5)至隨後數目之計數(Y)至第二信號 30(f_B)出現隨後上升邊(B_2)為止。一旦隨後上升邊(B_2)確實抵達，延遲線路 12 之輸出再度有效凍結第二信號 30(f_B)之半週期，控制單元 24 指導算術運算單元 26 儲存於延遲線路 12 之輸出埠 20 之值作為 X_2 ，二進值反應出最末上升邊 A_5 與 B_2 間之延遲。最後控制單元 24 也通過其維持於算術運算單元 26 之數目(Y)。

使用算術運算單元 26，可計算第二信號 30(f_B)時間(T_B)。

$$\text{式 5.1} \quad T_B = Y * T_A - X_1 + X_2$$

此處 Y 、 X_1 及 X_2 係以 t_D 增量計算， T_A 為已知，原因為先前已測量。再度轉換成習知秒單元容易達成。又關係第一信號 28(f_A)之第二信號 30(f_B)之相位容易以式 $\theta = X_1 / T_A$ 求出(若有所需乘以 2π 或 360 而轉成弧度或測量單元)。

此處使用有關電路 10 之特點為第一信號 28(f_A)之第二信號 30(f_B)頻率無需相等或相對接近(換言之具有全然不同時間 T_A 及 T_B)。

電路 10 確實包括某些可能誤差來源例如 V_{REF} 、 t_D 及 T_A 變化，但可緊密控制而確保實際誤差減至最低。使用數目(此處實例為 300)之個別 t_D 之變化經過平均。 X_1 及 X_2 之準確

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

綠

五、發明說明(15)

406218

度受 V_{REF} 或 t_D 變異度之影響，為解決此種問題由穩定值流 (DC) 來源取 V_{REF} (亦即 $V_{REF} = V_{DD} / 2$ ；較佳具體例中供給 CMOS 汲極之直流之 V_{DD})。實際上容後詳述，可構成本發明之具體例其動態自行補償 V_{REF} 之變化而獲又更大穩定性及準確度。如此可測量 T_A ，如前文對電路 10 所述。或取而代之，極為穩定之來源可用供給 T_A "已知" 值，例如若溫度穩定化晶體振盪器用作常數則 T_A 僅需載入供計算。

前文說明本發明之基本電路 10。現在轉而討論特定具體例解決背景技術乙節敘述之兩大問題。但再度須強調此處呈現之有限實例不可用以限制性解說本發明之真正範圍。

本發明應用於電視：

如先前於背景技術乙節所述，為了解調彩色電視信號，需要一對正弦波形其與信號之色彩叢發部同步。為達此目的須使用數位取樣時脈，其相對於色彩叢發有固定相位關係，故正確相位因而正弦函數之正確值可於各取樣瞬間求出。圖 4 說明達成此目的之電路 50。

電路 50 包含延遲線路 52、開關 54、定界標 56、控制單元 58、算術運算單元 60、累加器 62 及查表 64。延遲線路 52 具有取樣埠 74、設定埠 76、參考埠 78 及輸出埠 80。延遲線路 52、開關 54 及算術運算單元 60 同電路 10 之相對部份。但此處控制單元 58 不同，原因為其包括取樣時脈計數器 66 及彩色叢發計數器 68 二者 (皆未顯示，但皆標出編號以供參考)。又容後詳述，發明人偏好於本實務計數完整週期，而非單純基於偵測前導邊來表示每個週期的出現。電路 50 之輸

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

錄

五、發明說明(16)

入為取樣時脈信號70(f_s)(類似電路10之第一信號28(f_A)及彩色叢發信號72(f_{sc})(類似電路10之第二信號30(f_b))。

就多方面而言電路50可以類似電路10之方式使用。開關54可設定為取樣時脈信號70(f_s)輸入取樣埠74及設定埠76，如此於延遲線路52之輸出埠20獲得取樣時脈信號70(f_s)之時間(T_s)(此值譯轉成習知秒單元，但此處無此需求，原因為可單純以 t_p 時間"單元"進行計算)。

圖5為電路50用於獲得彩色叢發信號72(f_{sc})相對於取樣時脈信號70(f_s)之相位之時序圖。取樣時脈信號70(f_s)繼續輸入延遲線路52之取樣埠74，彩色叢發信號72(f_{sc})由正弦波藉定界標56重新成形為方形脈波，並以開關54路由進入延遲線路52設定埠76。對重新成形彩色叢發信號72(f_{sc})之各脈波而言，上升邊(NTSC之 SC_1 至 SC_9 ，或PAL之 CS_1 至 SC_{10})使延遲線路52之門鎖元件排34被設定。隨後復置門鎖元件34。

較佳具體例中無需使用再成形彩色叢發信號72(f_{sc})之全部脈波。其理由有數種，例如發明人觀察到彩色叢發信號72(f_{sc})之尾端脈波經常不如其他脈波穩定(記住NTSC及PAL分別使用"約"9或10週期；但並非經常存在有如此多週期)。如此包含最末週期實際使整體準確度低劣。另外以延遲線路52早期停止測量對算術運算單元60提供額外時間執行計算(記住彩色內容解調同步化須於各線開始時於彩色叢發期後完成)。因此無論何種理由經由使用彩色叢發計數器68計數至少於全部可利用脈波，可忽略最末脈波(

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

紛

五、發明說明(17)

或甚至最末多個脈波)。當然希望使用盡量大數目(N)而未犧牲準確度，原因為求取多例平均可提高準確度。

較佳具體例中發明人偏好計數積分脈波。如此要求於控制單元58之取樣時脈計數器66及色彩叢發計數器68比僅檢測邊觸發之計數器更複雜，但同時於某些情況之折衷有價值。例如可減少因雜訊之未觸發計數。如此此處可使用 $N = 7$ 或 $N = 8$ (分別用於NTSC或PAL)之值。

一旦再形成彩色叢發信號72(fsc)之脈波開始到達(亦即於上升邊(SC₁)後)，也以取樣時脈計數器66取樣本時脈信號70(fs)之週期數(M)(再度使用完整週期)。

於彩色叢發信號72(fsc)第一脈波之上升邊(S₁)後，延遲線路52之輸出(以F₁表示)指示由取樣時脈信號70(fs)前一上升邊(SC₀)之時序延遲。同理恰於第N個上升邊(SC_N)之後，延遲線路52之輸出(以F₂標示)指示來自取樣時脈信號70(fs)之前一上升邊(S_M)之時間延遲。因此：

$$\text{式 6.1} \quad NT_{SC} = MT_s + (T_s - F_1) + F_2$$

$$\text{式 6.2} \quad T_s / T_{sc} = N / (M + (1 - F_1 / T_s + F_2 / T_s)) = \theta$$

特別注意式2右側不含T_{sc}。因此已經計數N及M及已經測量F₁、F₂及T_s，於算術運算單元60使用浮點算術運算可以高度準確度獲得相位(θ)值。因每次取樣時脈信號70(fs)前進一個完整週期，彩色叢發信號72(fsc)之一相位增加 $2\pi * (T_s / T_{sc})$ 量，θ為彩色叢發信號72(fsc)模量 2π 相對於取樣時脈信號70(fs)之相位增量。θ之最大準確度可由下述比值測定：

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

紉

五、發明說明 (18)

式 6.3 $R = \pm (t_D/2)/NT_{sc}$

如前述使用今日 CMOS 技術容易達到 $(t_D/2) = 100\text{ps}$ 。使用習知彩色叢發信號 72(f_{sc}) 頻率，3.58MHz 用於 NTSC 或 4.43MHz 用於 PAL，R 值約為 50-100ppm 其可媲美晶體振盪器準確度。

算術運算單元 60 於各掃描線起點以彩色叢發器計算 θ 。因相位誤差隨著線而累進，要緊地於隨後計算中需保有全部資料之精密度，因此呼叫浮點運算。算術運算單元 60 之輸出 θ 及 $\Delta\theta$ (定義為 F_z/T_s) 輸至累加器 62。

圖 6 顯示用於產生正弦函數相位之累相器 62 內部細節，故其與彩色叢發信號 72(f_{sc}) 同步。累加器 62 包括開關 82、加法器 84 及暫存器 86。恒定相位移位 $\Delta\theta$ 以加法器 84 加至累加器 62 之暫存器 84 作為最初情況。每次取樣時脈計數器 66 前進， θ 計數也加至暫存器 86。因相位為模量 2π ，加法器 84 之溢位載荷被拋棄，累加器 62 之電流輸出用於存取查表 64 之正弦函數。

使用電路 50，解調所需正弦函數值可根據儲存於累加器 62 之相位存取查表 64，相位於每個取樣時脈信號 70(f_s) 之週期起點更改。然後此資料用於解調同一瞬間取樣之色度信號。

本發明於干擾計量術之應用：

如前背景技術乙節所述，位移干擾計量術為一種複雜技術。但用於本用途之基本考慮為產生兩個電子信號，一個參考信號及一個測量信號，希望極為準確地決定二者間之

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(19)

相位差。圖7說明完成此目的使用之電路100及圖8為電路100於使用中之時序圖。

電路100包括三條主動延遲線路：參考延遲線路102、測量延遲線路104及時脈延遲線路106。此等亦可屬電路10之延遲線路12之例。參考延遲線路102具有取樣埠108、設定埠110、參考埠112(供電壓參考，而非參考信號(f_s))及輸出埠114。同理測量延遲線路104具有取樣埠116、設定埠118、參考埠120(再度為電壓參考)及輸出埠122。時脈延遲線路106具有輸入埠124(其類似延遲線路12之取樣埠14及設定埠16結合在一起)，參考埠126(再度為電壓參考)及輸出埠128)。

電路100又包括時脈130(例如10MHz晶體振盪器)，參考數位/類比轉換器(後文稱為參考DAC 132)測量數位/類比轉換器(後文稱測量DAC 134)時脈數位/類比轉換器(後文稱時脈DAC 136)，參考開關138、測量開140、控制單元142及算術運算單元144。

電路100呈現之主要信號為參考信號146及測量信號148其由外部供給(例如來自雙頻雷射干擾計之參考信號及測量信號)；及時脈信號150係由時脈130產生。參考信號146用作參考開關138之信號輸入且由控制單元142監控。測量信號148用作輸入測量開關140之信號亦由控制單元142監控。時脈信號150輸入輸入埠124且由控制單元142監控及用作參考開關138及測量開關140之第二輸入。簡言之開關138及140各有兩個信號輸入及輸出，輸入選擇係由控制單

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(20)

元 142 控制。參考開關 138 具有參考信號 146 及時脈信號 150 作為信號輸入，而其輸出送至設定埠 110。同理測量開關 140 具有測量信號 148 及時脈信號 150 作為信號輸入，及其輸出送至設定埠 118。

為了進行電路 100 之初步校正，時脈信號 150 饋至輸入埠 124。然後時脈 DAC 136 用於調整施加至參考埠 126 之直流電壓至時脈信號 150 (f_c) 之一週期於輸出埠 128 產生之值趨近於時脈延遲線路 106 內部之延遲元件 32 數目為止。例如若時脈延遲線路 106 有 300 個延遲元件 32，可能產生 300 個 T_D 增量，則可使用 256 輸出。如此留下調整空間，亦即 235 至 300 間之空間許可良好提升解析度（於二進值中數目 256 也相當方便計算）。一旦此種調整滿足輸出埠 128 之值定名為設定值 (C_c) 則儲存供後來使用，儲存方式類似前文對電路 10 所述。

其次時脈信號 150 也饋至全部取樣埠 108、設定埠 110（透過參考開關 138）、取樣埠 116 及設定埠 118（透過測量開關 140）。然後於輸出埠 114 獲得值 (R_c) 及於輸出埠 114 獲得值 (M_c)。比較設定值 (C_c)，若有所需，參考 DAC 132 及測量 DAC 134 分別用於調整供給參考埠 112 及參考埠 120 之電壓至新值 (R_c 及 M_c) 同設定值 (C_c) 為止。此時電路 100 被固定獲得良好解析程度提升，及相關延遲線路 (102、104、106) 間之差異皆獲得調整。

於前述初步校準作業後，電路 100 於使用期間動態維持校準，校準過程係由輸出埠 128 獲得新值 (C_i)，比較 (C_i)

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明 (21)

與設定值 (C_c)，及調整全部數位/類別轉換器 (132、134、136) 銜接而視需要補償。

前文為獲得及維持校準電路 100 之較佳方法。但可使用其他方法。例如可使用僅有一部數位/類別轉換器連結至全部參考埠 (112、120、126)。再度獲得設定值 (C_c) 俾良好提升解析度，但此處 C_c 用於將全部延遲線路 (102、104、106) 設定為銜接。也獲得值 (R_c 及 M_c)，但此處發現此等值與設定值 (C_c) 間之差異及於算術運算單元 144 進行補償計算而非調整電路 100。再度可經由比較新值 (C_i) 與新值 (C_c) 及調整全部銜接參考埠 (112、120、126) 維持校準。

另一替代校準例可未使用數位/類別轉換器。反而對操作員設置人工直流電壓調整而設定銜接延遲線路 (102、104、106) 之參考埠 (112、120、126) 之 V_{REF} ，獲適當設定值 (C_c)。值 (R_c 及 M_c) 相對於設定值 (C_c) 之個別差異校準以及新值 (C_i) 與設定值 (C_c) 間之集合校正全部皆可使用於算數運算單元 144 之補償計算獲得。

圖 8 為時序圖闡明電路 100 如何用於決定參考信號 146 及測量信號 148 之相位資訊。有關電路 100 之多種考慮也可以類似方式用於電路 10。時脈信號 150 (f_c) 時間 (T_c) 於計算時已獲得 $T_c = C_i \div C_c$ (再度使用 t_D 單位，原因為其可於計算中抵消)。其次使用控制單元 142 獲得一個參考信號 146 (f_R) 週期之時脈信號 150 (f_c) 週期計數 (U_R) 獲得參考信號 146 (f_R) 之時間 (T_R)。由參考延遲線路 102 之輸出埠 114 獲得值 (V_1 及 V_2) 應用於：

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(22)

$$\text{式 7.1} \quad T_R = U_R * T_C - V_1 + V_2$$

同時經由使用控制單元142獲得於一個測量信號148(f_M)週期之時脈信號150(f_c)週期之另一個計數(U_M)也獲得測量信號148(f_M)之時間(T_M)。值(W_1 及 W_2)係得自測量延遲線路104之輸出埠122供應用於：

$$\text{式 7.2} \quad T_M = U_M * T_C - W_1 + W_2$$

參考信號146(f_R)之瞬間相位(p_i)計算得：

$$\text{式 7.3} \quad p_i = V_1 / T_R$$

同理，測量信號148(f_M)之瞬間相位(q_i)計算得：

$$\text{式 7.4} \quad q_i = W_1 / T_M$$

現在使用：

$$\text{式 7.5} \quad \text{距離} = \lambda / (F * Cc) * (\sum (q_i - p_i))$$

高於 $\lambda / 2048$ 之解析度變化可能。例如若使用四次通過光學裝置(亦即光學提升因數 $F = 8$)及若使用256個延遲元件32(亦即 $Cc = 256$)，則位移可以 $\lambda / 2048$ 增量解析。若 $\lambda = 633\text{nm}$ 典型為HeNe雷射，表示易獲得低於 300pm 之解析度。

電路(10、50及100)應用中此處需要連續信號處理如位移干擾計量術及可能多種其他用途，較佳早期獲某些信號時間。於電路10及電路50當然可以第一信號28(f_A)及樣本時脈信號70(f_s)進行，由於此等信號需要路由開關(22及54)。但於電路100使用時脈信號150(f_c)則無需路由開關，若預期變化小於最低預定解析度，則參考信號146(f_R)之時間(T_R)也無需獲得(亦即可預期變化極少)。特別對電路100較佳使用週期" R_0 "(未顯示但恰於圖8始於上升邊 R_1

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(23)

之週期前方)供計算參考信號146(f_R)之時間(T_R)。藉此方式可早期解出式7.3(因 V_2 係得自用於獲得 W_2 尚未開始之測量信號148(f_M)之前結束的參考信號146(f_R)週期故)。

又復，可使用若干信號時間平均，亦即減少電子雜訊影響。

除前述範例外，對本發明電路(10、50及100)可做出多種其他變化與替代而未悖離本發明。如此前文揭示不可視為限制性，隨附之申請專利範圍被闡釋為涵蓋本發明之整體精髓及範圍。

產業應用

電路(10、50及100)皆顯示本發明適用於多種用途。對電路10而言，可知本發明大體可用於全部電子信號處理，其中希望準確測量一個信號時間或希望精密解析兩個信號間之相位關係。值得注意者電路10用於比較之信號間之頻率關係大體互不相關。如此本發明可克服先前技術之一大缺點。

電路50為本發明實例，示例說明複雜彩色電視波形之解調。概略而言本具體例可極為精密解析同一信號兩部分間之相位(亦即時序)關係。特別本具體例可替代先前技術解調電路。就此角色而言電路50令人矚目原因為其無需使用相位鎖定迴路(PLL)副電路故。PLL目前廣用於電視信號解調，但若由可查覺的頻率差異者無法鎖定。PLL之缺點表示解調品質可能不良甚至於極端情況可能需要昂貴的額外

電路例如數位濾波器(本身可能使影像品質劣化)。電路50

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(24)

藉由無需使用PLL而不具有前述缺點。

電路100為本發明之實例示例說明應用於雷射干擾計量位移測量。通常本特定具體例示例說明初步設定技術及使用中之維持校準技術，俾確保本發明可靠提供預定極為精細地解析相位。特別複雜具體例示例說明本發明如何用於及延伸至測量人類前部。使用電路100今日容易達成次毫微米之位移解析度。

電路(10、50及100)皆可相對廉價實施使用概略習知電子組件及技術。發明人開發本發明之CMOS邏輯族群實務。對電路100特別值得注目，原因為目前高解析度干擾計量術經常必須採用ECL邏輯族群，而其有相當大缺點(例如昂貴，耗電，產生無線干擾及靈敏度)。又本發明之組件部件並非特別複雜。看來似乎複雜之組件如控制單元(25、58及142)及算術運算單元(26、60及144)容易使用習知技術生產。

由於前述及其他理由預期本發明電路(10、50及100)具有廣泛產業應用，也預期本發明具有全面長期之商業用途。

參考編號之簡單說明

10	電路	24	控制單元
12	延遲線路	26	算術運算單元
14	取樣埠	28	第一信號
16	設定埠	30	第二信號
18	參考埠	32	延遲元件
20	輸出埠	34	門鎖元件

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

編

五、發明說明(25)

22	開 關	36	編 碼 器
50	電 路	110	設 定 埠
52	延 遲 線 路	112	參 考 埠
54	開 關	114	輸 出 埠
56	定 界 標	116	取 樣 埠
58	控 制 單 元	118	設 定 埠
60	算 術 運 算 單 元	120	參 考 埠
62	累 加 器	122	輸 出 埠
64	查 表	124	輸 出 埠
66	取 樣 鎖 定 計 數 器	126	參 考 埠
68	色 彩 叢 發 計 數 器	128	輸 出 埠
70	取 樣 時 脈 信 號	130	時 脈
72	色 彩 叢 發 信 號	132	參 考 DAC
74	取 樣 埠	134	測 量 DAC
76	設 定 埠	136	時 脈 DAC
78	參 考 埠	138	參 考 開 關
80	輸 出 埠	140	測 量 開 關
82	開 關	142	控 制 單 元
84	加 法 器	144	算 術 運 算 單 元
86	暫 存 器	146	參 考 信 號
100	電 路	148	測 量 信 號
102	參 考 延 遲 線 路	150	時 脈 信 號
104	測 量 延 遲 線 路		
106	時 脈 延 遲 線 路		

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

給

五、發明說明(26)

108 取樣埠

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

四、中文發明摘要(發明之名稱: 擴展解析度相位測量裝置)

一種決定波形信號(28及30)間之時間及相位關係之電路(10)。延遲線路(12)具有取樣埠(14)、設定埠(16)、參考埠(18)及輸出埠(20)及於內部又含門鎖元件及編碼器關聯之延遲元件(32)連鎖。延遲線路(12)接收第一信號(28)至取樣埠(14)並藉由開關(22)也接收入設定埠(16)。然後編碼器於延遲線路(12)之輸出埠(20)以各延遲元件(32)形成之延遲單元提供第一信號(28)時間。然後控制單元(24)操作開關(22)導引第二信號(30)至設定埠(16)供與於取樣埠(14)之第一信號(28)比較，於輸出埠(20)獲得有關第二信號(30)週期之邊對第一信號(28)之邊之值，由此使用算術運算單元(26)求出第二信號(30)時間及二信號(28及30)間之相位關係。

英文發明摘要(發明之名稱: EXTENDED RESOLUTION PHASE MEASUREMENT)

A circuit (10) for determining periods of and the phase relationship between waveform signals (28 and 30). A delay line (12) having a sample port (14), a set port (16), a reference port (18), and an output port (20) and further internally including a chain of delay elements (32) associated with latch elements (34) and an encoder (36). The delay line (12) receive a first signal (28) into the sample port (14), and via a switch (22) also into the set port (16). The encoder (36) then provides the period of the first signal (28) at the output port (20) of the delay line (12) in units of delay created by each delay element (32). A control unit (24) then operates the switch (22) to direct a second signal (30) into the set port (16) for comparison with the first signal (28) at the sample port (14), and values are obtained at the output port (20) relating edges of a cycle in the second signal (30) to edges of the first signal (28), from which period of the second signal (30) and the phase relationship between the signals (28 and 30) is calculated with an arithmetic unit (26).

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

訂

線

六、申請專利範圍

1. 一種決定波形時間用之裝置包含：

一延遲線路具有一取樣埠，一設定埠，一參考埠及一輸出埠；

該延遲線路包括複數延遲元件，門鎖元件及一編碼器，其中該取樣埠連結至連鎖複數延遲元件之第一元件之輸入，及全部延遲元件具有輸出連結至個別門鎖元件之輸入，及設定埠共通連結至全部門鎖元件，及參考埠共通連結至全部門鎖元件，及全部門鎖元件之輸出連結至編碼器及編碼器之輸出連結至輸出埠；

一控制單元；

一算術運算單元；

供連結第一波形至取樣埠及至控制單元用之裝置；

供連結第二波形至設定埠及至控制單元用之裝置；

供連結參考埠至外部供給直流電壓源用之裝置；

供連結輸出埠至算術運算單元用之裝置；

供連結控制單元至算術運算單元用之裝置；

該控制單元有能力：

於第二波形之一目標週期計數第一波形週期之第一週期數並將第一週期數饋至算術運算單元，及

指示算術運算單元而於目標週期起點由輸出埠獲得初值，及於目標週期終點由輸出埠獲得終值；及

算術運算單元有能力由第一波形時間，第一週期數目及初值之終值算出第二波形時間。

2. 如申請專利範圍第1項之裝置，其又包含：

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

開關裝置而介於第一波形與第二波形間開關連結設定埠；
該控制單元又有能力指示開關裝置開關第一波形至設定埠，故於輸出埠提供第一波形之測量時間；及

該算術運算單元又有能力使用測量時間計算第二波形時間。

3.如申請專利範圍第1項之裝置，其中該延遲元件產生大體相等之延遲單位。

4.如申請專利範圍第1項之裝置，其中該控制單元計數週期之前導邊獲得第一週期計數。

5.如申請專利範圍第1項之裝置，其中該控制單元計數完整週期獲得第一週期計數。

6.如申請專利範圍第1項之裝置，其又包含：

該控制單元又有能力：

計數於第二波形週期之目標群期間發生之第一波形週期之第一週期數，及計數於目標群發生之週期之第二週期數，並將兩種週期數饋送至算術運算單元，及

指示算術運算單元而於目標組起點由輸出埠獲得初值及於目標組終點由輸出埠獲得終值；及

該算術運算單元又有能力由第一波形時間、兩個週期計數值及初值及終值求出第二波形之平均時間。

7.一種決定相位關係之裝置包含：

一延遲線路具有一取樣埠，一設定埠，一參考埠及一輸出埠；

該延遲線路包括複數延遲元件，門鎖元件及一編碼器，

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

其中該取樣埠連結至連鎖複數延遲元件之第一元件之輸入，及全部延遲元件具有輸出連結至個別門鎖元件之輸入，及設定埠共通連結至全部門鎖元件，及參考埠共通連結至全部門鎖元件，及全部門鎖元件之輸出連結至編碼器及編碼器之輸出連結至輸出埠；

一控制單元；

一算術運算單元；

供連結第一波形至取樣埠及至控制單元用之裝置；

供連結第二波形至設定埠及至控制單元用之裝置；

供連結參考埠至外部供給直流電壓源用之裝置；

供連結輸出埠至算術運算單元用之裝置；

供連結控制單元至算術運算單元用之裝置；

該控制單元有能力：

於第二波形之一目標週期計數第一波形週期之第一週期數並將第一週期數饋至算術運算單元，及

指示算術運算單元而於目標週期起點由輸出埠獲得初值，及於目標週期終點由輸出埠獲得終值；及

該算術運算單元有能力由第一波形時間，第一週期計數值及初值及終值求出第二波形相對於第一波形之相位。

8. 如申請專利範圍第7項之裝置，其又包含：

開關裝置而介於第一波形與第二波形間開關連結設定埠；

該控制單元又有能力指示開關裝置開關第一波形至設定埠，故於輸出埠提供第一波形之測量時間；及

該算術運算單元又有能力使用測量時間計算第二波形時

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

間。

9.如申請專利範圍第7項之裝置，其中該延遲元件產生大體相等之延遲單位。

10.如申請專利範圍第7項之裝置，其中該控制單元計數週期之前導邊獲得第一週期計數。

11.如申請專利範圍第7項之裝置，其中該控制單元計數完整週期獲得第一週期計數值。

12.如申請專利範圍第7項之裝置，其又包含：

該控制單元又有能力：

計數於第二波形週期之目標群期間發生之第一波形週期之第一週期數，及計數於目標群發生之週期之第二週期數，並將兩種週期數饋送至算術運算單元，及

指示算術運算單元而於目標組起點由輸出埠獲得初值及於目標組終點由輸出埠獲得終值；及

該算術運算單元又有能力由第一波形時間，兩個週期計數值，及初值及終值求出第二波形之平均時間。

13.一種供以數位方式產生與主題波形具有密切相位關係之同步化波形之裝置，包含：

一延遲線路具有一取樣埠，一設定埠，一參考埠及一輸出埠；

該延遲線路包括複數延遲元件，閘鎖元件及一編碼器，其中該取樣埠連結至連鎖複數延遲元件之第一元件之輸入，及全部延遲元件具有輸出連結至個別閘鎖元件之輸入，及設定埠共通連結至全部閘鎖元件，及參考埠共通連結至

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

全部門鎖元件，及全部門鎖元件之輸出連結至編碼器及編碼器之輸出連結至輸出埠；

一 控制單元；

一 算術運算單元；

累加裝置；

波形產生裝置；

開關裝置可介於外部供給取樣時脈波形與主題波形間開關設定埠連結；

供連結取樣時脈波形至取樣埠、控制單元及累加裝置用之裝置；

供連結主題波形至控制單元用之裝置；

供連結參考埠至外部供給直流電壓源用之裝置；

供連結輸出埠至算術運算單元用之裝置；

供連結算術運算單元至累加裝置用之裝置；

供連結累加裝置至波形產生裝置用之裝置；

供連結控制單元至開關裝置、算術運算單元及累加裝置用之裝置；

該控制單元有能力：

指示開關裝置，

計數於主題波形之目標波形組期間出現之取樣時脈波形之週期之第一週期計數值，及獲得目標組之週期之第二計數值並將二週期計數值送至算術運算單元，及

指示算術運算單元，故由取樣時脈波形之輸出埠獲得時脈時間值，及於目標組起點由輸出埠獲得初值，及於目標

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

組終點由輸出埠獲得終值；

該算術運算單元有能力由時脈時間值，兩個週期計數值及初值及終值求出相位增量值及計算主題波形相對於取樣時脈波形之相位增量值及相位移位值；

該累加裝置有能力接收相位移位值並對取樣時脈波形之各週期累加相位增量值作為目前相位值；及

該波形產生裝置有能力基於目前相位值產生同步化波形。

14. 如申請專利範圍第13項之裝置，其中該控制單元計數完整週期獲得第一週期計數，因而減少主題波形因雜訊所致之偽計數值。

15. 一種決定第一波形與第二波形間之相位關係之裝置，包含：

一第一延遲線路，一第二延遲線路及一時脈延遲線路各自具有一取樣埠，一設定埠，一參考埠及一輸出埠。

全部延遲線路包括複數延遲開關、門鎖元件及一編碼器，其中：

該取樣埠連結至連鎖複數延遲元件之第一元件之輸入，及全部延遲元件具有輸出連結至個別門鎖元件之輸入，及設定埠共通連結至全部門鎖元件，及參考埠共通連結至全部門鎖元件，及全部門鎖元件具有輸出連結至編碼器，及編碼器之輸出連結至輸出埠；

該時脈延遲線路具有取樣埠與設定埠連結；

產生時脈波形用之裝置；

一控制單元；

六、申請專利範圍

供連結時脈波形至全部延遲線路之取樣埠及控制單元用之裝置；

第一開關裝置供介於第一波形與時脈波形間之第一延遲線路設定埠之開關連結；

第二開關裝置供介於第二延遲線路之第二波形與時脈波形間開關連結設定埠；

供連結全部延遲線路之參考埠至外部供給直流電壓源用之裝置；

一算術運算單元；

供連結全部延遲線路之輸出埠及控制單元至算術運算單元用之裝置；

該控制單元有能力：

指示全部開關裝置開關全部時脈波形至全部設定埠，

獲得於第一波形之目標週期出現之時脈波形週期之第一週期計數值，及獲得於第二波形之目標週期期間出現之時脈波形週期之第二週期計數值並將二週期計數值饋至算術運算單元，及

指示算術運算單元，故於個別第一及第二波形之目標週期起點由第一及第二延遲線路之輸出埠獲得初值，及於個別第一及第二延遲線路之目標週期終點由第一及第二延遲線路之輸出埠獲得終值；及

該算術運算單元有能力由第一波形及第二波形時間及時脈波形，全部週期計數值及全部初值及終值算出第一及第二波形相對於時脈波形之相位。

六、申請專利範圍

16.如申請專利範圍第15項之裝置，其又包含供連結至參考埠之裝置，包括由外部供給直流電壓源集合調整電壓饋入全部參考埠用之裝置。

17.如申請專利範圍第16項之裝置，其中該調整電壓裝置包括電位計。

18.如申請專利範圍第16項之裝置，其又包含：

調整電壓裝置包括DAC集合連結至全部參考埠；

供連結DAC至控制單元用之裝置；及

該控制單元又有能力指示DAC改變來自外部供給直流電壓源之電壓比例。

19.如申請專利範圍第15項之裝置，其又包含連結參考埠之裝置，其包括個別調整來自外部供給直流電壓源之電壓饋至全部參考埠用之裝置。

20.如申請專利範圍第19項之裝置，其中該調整電壓裝置包括：

一第一電位計連結至第一延遲線路之參考埠；

一第二電位計連結至第二延遲線路之參考埠；及

一時脈電位計連結至時脈延遲線路之參考埠。

21.如申請專利範圍第19項之裝置，其又包含：

該連結參考埠之裝置包括將第一DAC、第二DAC及第三DAC分別連結至延遲線路之參考埠；

連結全部DAC至控制單元用之裝置；

該控制單元又有能力個別及集合指示全部DAC改變來自外部供給直流電壓源之電壓比例。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

22. 一種決定波形時間之方法包含：

提供一延遲線路包括一連鎖複數延遲元件，門鎖元件及一編碼器，其中該延遲線路具有一取樣埠，一設定埠、一參考埠及一輸出埠，其中該取樣埠連結複數延遲元件之第一元件之輸入，及全部延遲元件具有輸出連結至個別門鎖元件之輸入，及該設定埠共通連結至全部延遲元件，及該參考埠共通連結至全部門鎖元件，及全部門鎖元件具有輸出連結至編碼器，及編碼器輸出連結至輸出埠；

連結第一波形至取樣埠；

連結第二波形至設定埠；

計數於第二波形之目標期間出現之第一波形週期之第一計數值，及

於目標期間起點由輸出埠獲得初值及於目標期間終點由輸出埠獲得終值；及

由第一波形期間，第一計數值及初值及終值計算第二波形期間。

23. 如申請專利範圍第22項之方法，其又包含於計算步驟前：

開關第一波形至設定埠，故第一波形時間提供於輸出埠。

24. 如申請專利範圍第22項之方法，其中該計數步驟包括檢測週期之前導邊獲得第一計數值。

25. 如申請專利範圍第22項之方法，其中該計數步驟包括檢測完整週期獲得第一計數值。

26. 如申請專利範圍第22項之方法，其中該目標期間為

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

第二波形之一個完整週期。

27. 如申請專利範圍第22項之方法，其中：

該計數步驟包括計數於目標期間之完整週期之第二計數值，及

該計算步驟包括基於第二計數值對第二波形求出之期間求平均。

28. 一種決定相位關係之方法包含：

提供一延遲線路包括一連鎖複數延遲元件，門鎖元件及一編碼器，其中該延遲線路具有一取樣埠、一設定埠、一參考埠及一輸出埠，其中該取樣埠連結複數延遲元件之第一元件之輸入，及全部延遲元件具有輸出連結至個別門鎖元件之輸入，及該設定埠共通連結至全部門鎖元件，及該參考埠共通連結至全部門鎖元件，及全部門鎖元件具有輸出連結至編碼器，及編碼器輸出連結至輸出埠；

連結第一波形至取樣埠；

連結第二波形至設定埠；

計數於第二波形之目標期間出現之第一波形週期之第一計數值，及

於目標期間起點由輸出埠獲得初值及於目標期間終點由輸出埠獲得終值；及

由第一波形期間，第一計數值及初值及終值計算第二波形相對於第一波形之相位。

29. 如申請專利範圍第28項之方法，其又包含於計算步驟前：

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

開關第一波形至設定埠，故第一波形時間提供於輸出埠。

30. 如申請專利範圍第28項之方法，其中該計數步驟包括檢測週期之前導邊獲得第一計數值。

31. 如申請專利範圍第28項之方法，其中該計數步驟包括檢測完整週期獲得第一計數值。

32. 如申請專利範圍第28項之方法，其中該目標期間為第二波形之一個完整週期。

33. 如申請專利範圍第28項之方法，其中：

該計數步驟包括計數於目標期間之完整週期之第二計數值，及

該計算步驟包括基於第二計數值對第二波形求出之期間求平均。

406218




圖 1




圖 2




圖 3




圖 4

406218




圖 5




圖 6




圖 7




圖 8