

(12) 按照专利合作条约所公布的国际申请

(19) 世界知识产权组织
国际局

(43) 国际公布日
2018 年 5 月 31 日 (31.05.2018)



(10) 国际公布号
WO 2018/094595 A1

(51) 国际专利分类号:
H01L 27/12 (2006.01) **H01L 21/336** (2006.01)

(21) 国际申请号: PCT/CN2016/106886

(22) 国际申请日: 2016 年 11 月 23 日 (23.11.2016)

(25) 申请语言: 中文

(26) 公布语言: 中文

(71) 申请人: 深圳市柔宇科技有限公司
(SHENZHEN ROYOLE TECHNOLOGIES CO., LTD)
[CN/CN]; 中国广东省深圳市南山区科技园科苑路 15 号科兴科学园 A4-1501,
Guangdong 518052 (CN)。

(72) 发明人: 洪日 (HONG, Ri); 中国广东省深圳市南山区科技园科苑路 15 号科兴科学园 A4-1501, Guangdong 518052 (CN)。

(74) 代理人: 广州三环专利商标代理有限公司 (SCIHEAD IP LAW FIRM); 中国广东省广州市越秀区先烈中路 80 号汇华商贸大厦 1508 室, Guangdong 510070 (CN)。

(81) 指定国(除另有指明, 要求每一种可提供的国家保护): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, JP, KE, KG, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA,

(54) Title: MANUFACTURING METHOD OF ARRAY SUBSTRATE

(54) 发明名称: 阵列基板的制造方法




图 1

(57) Abstract: The present application provides a manufacturing method of an array substrate, comprising: forming a gate, a gate insulating layer, a metal oxide semiconductor layer, and a metal layer sequentially on a substrate; coating a photoresist on the metal layer; providing a multi-grayscale mask plate which is used to pattern the photoresist so as to form a semi-exposed region on the photoresist; etching the metal layer by using the photoresist as a masking layer such that the etched metal layer has a source drain layer pattern; removing the photoresist at the semi-exposed region to expose the metal layer under the semi-exposed region; dry etching the metal

RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST,
SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ,
VC, VN, ZA, ZM, ZW。

(84) 指定国 (除另有指明, 要求每一种可提供的地区
保护): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ,
NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), 欧亚 (AM,
AZ, BY, KG, KZ, RU, TJ, TM), 欧洲 (AL, AT, BE, BG,
CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU,
IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT,
RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI,
CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG)。

本国际公布:

— 包括国际检索报告 (条约第21条(3))。

layer exposed under the semi-exposed region to expose the metal oxide semiconductor layer so as to form a channel; and removing the photoresist. The present application will not damage the metal layer during the formation of the channel, thereby improving the production yield of the array substrate.

(57) 摘要: 本申请提供一种阵列基板的制造方法, 包括: 在基板上依次形成栅极、栅极绝缘层、金属氧化物半导体层和金属层; 在所述金属层上涂覆光刻胶; 提供一多灰阶掩膜版, 利用所述多灰阶掩膜版对所述光刻胶进行图案化, 以在所述光刻胶上形成半曝光区域; 以所述光刻胶为遮蔽层, 对所述金属层进行蚀刻, 使得蚀刻后的金属层具有源漏极层图案; 去除所述半曝光区域处的光刻胶, 以露出所述半曝光区域下方的所述金属层; 干法蚀刻所述半曝光区域下方露出的所述金属层, 以露出所述金属氧化物半导体层从而形成沟道; 去除所述光刻胶。本申请在形成沟道过程中不会对金属层造成损伤, 提高了阵列基板的生产良率。

阵列基板的制造方法

技术领域

本申请涉及显示技术领域，尤其涉及一种阵列基板的制造方法。

5

背景技术

目前，在阵列基板中采用金属氧化物材料作为有源层。现有技术中阵列基板的制造过程中，主要有如下问题：传统湿法蚀刻进行源漏极的构图工艺时，会使用酸刻蚀图案，而金属氧化物一般不耐酸，从而传统工艺会腐蚀部分有源层，从而影响到阵列基板的性能。若采用干法蚀刻，蚀刻气体对源漏极金属层表面造成损伤，同样影响到阵列基板的性能。

10

发明内容

本申请的目的在于提供一种阵列基板的制造方法，可以避免制造过程中造成有源层的腐蚀，提升阵列基板的性能。

15

为实现上述目的，本申请提供如下技术方案：

本申请提供一种阵列基板的制造方法，所述方法包括：

在基板上依次形成栅极、栅极绝缘层、金属氧化物半导体层和源漏极金属层；

在所述形成覆盖所述栅极绝缘层、金属氧化物半导体层的金属层并且在金属层上源漏极层上涂覆光刻胶；

20

提供一多灰阶掩膜版，利用所述多灰阶掩膜版对所述光刻胶进行图案化，以在所述光刻胶上形成半曝光区域；

25

以所述光刻胶为遮蔽层，对所述金属层源漏极层进行蚀刻，使得蚀刻后的金属层具有源漏极层图案化；

去除所述半曝光区域处的光刻胶，以露出所述半曝光区域下方的所述金属层；

干法蚀刻所述半曝光区域下方露出的所述金属层，以露出所述金属氧化物半导体层从而形成沟道；

30

去除所述光刻胶。

其中，所述干法蚀刻所述半曝光区域下方露出的所述金属层，以露出所述金属氧化物半导体层从而形成沟道步骤中，包括使用蚀刻气体对所述源漏极层金属层之露出于所述全曝光区域的部分进行轰击，以露出所述金属氧化物半导体层从而形成沟道。

5 其中，通过控制所述蚀刻气体在所述源漏极层金属层的蚀刻速率和蚀刻时间，使得所述金属氧化物半导体层部分露出于所述沟道，其中，蚀刻速率和所述蚀刻时间均为预设值。

其中，所述蚀刻气体为 SF₆、O₂、Cl₂、He、Ar 中一种或任意几种的混合。

10 其中，所述以所述光刻胶为遮蔽层，对所述金属层进行蚀刻，使得蚀刻后的金属层具有源漏极层图案以所述光刻胶为遮蔽层，对所述源漏极层进行蚀刻，使得源漏极层图案化步骤中，包括在所述源漏极层金属层上喷淋蚀刻液进行蚀刻，在所述源漏极层金属层图案化后去除所述蚀刻液。

其中，所述蚀刻液包括 H₂O₂、金属螯合剂或有机酸。

15 其中，所述去除所述半曝光区域处的光刻胶，以露出所述半曝光区域下方的所述金属层步骤中，包括对所述光刻胶进行灰化处理，使得所述半曝光区域处的光刻胶被去除。

其中，所述灰化处理包括将氧气激发成电浆与所述光刻胶反应，从而使得所述半曝光区域处的光刻胶被去除。

20 其中，所述去除所述光刻胶步骤中包括：采用灰化工艺或湿法蚀刻工艺将所述光刻胶去除。

其中，所述多灰阶掩膜版为半色调掩膜版或灰色调掩膜版。

其中，所述金属氧化物半导体层采用 IGZO 材料。

本申请实施例具有如下优点或有益效果：

25 本申请的阵列基板的制造方法中，在源漏极金属层上涂覆光刻胶，通过多灰阶掩膜版在所述光刻胶上形成半曝光区域，以所述光刻胶为遮蔽层，对所述金属层进行蚀刻，使得金属层具有源漏极层图案，然后将所述光刻胶的所述半曝光区域转化为全曝光区域，对半曝光区域下方的金属层进行干法蚀刻，以露出所述金属氧化物半导体层，从而在干法蚀刻以露出所述金属氧化物半导体层过程中不会对金属层造成损伤，提高了阵列基板的生产良率。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施
例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是
本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的
5 前提下，还可以根据这些附图获得其他的附图。

图 1 为本申请实施例提供的一种阵列基板的制造方法流程图。

图 2~图 8 为图 1 的所示制造方法的过程示意图。

具体实施方式

10 下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清
楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是
全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造
性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请以下实施例中所采用的序数限定词，第一、第二等仅是为了清楚地
15 说明本申请中相似的特征的区别性的用语，不代表相应的特征的排列顺序或者
使用顺序。

本申请的制造方法生产出的阵列基板可以应用于液晶显示屏或者有机显
示屏中。本发明实施例涉及的柔性显示屏用于但不限于手机、平板电脑、掌上
电脑、个人数字助理（Personal Digital Assistant, PDA）或电子阅读器等，本
20 发明实施例对此不作具体限定。

请参阅图 1，图 1 为本申请实施例提供的一种阵列基板的制造方法流程图。
本申请提供的制造方法主要包括如下步骤：

步骤 S001：在基板上依次形成栅极、栅极绝缘层、金属氧化物半导体层
和金属层。

25 具体的，请结合参阅图 2。所述基板 10 为透明玻璃基板，在所述基板 10
上沉积第一金属薄膜。所述第一金属薄膜可以选用 Cr、W、Cu、Ti、Ta、Mo
等金属或合金，由多层金属组成的栅金属层也能满足需要。通过构图工艺利用
普通光刻胶形成栅线（图未示出）、公共电极线（图未示出）和栅极 20 的图
形。然后在此基础上通过 PECVD（等离子体增强化学气相沉积法）方法沉积栅
30 极绝缘层 30，栅极绝缘层 30 可以选用氧化物、氮化物或者氧氮化合物等。

然后，在栅绝缘层 30 上通过溅射或热蒸发的方法沉积金属氧化物半导体层 40，金属氧化物半导体层 40 可以是采用 IGZO (indium gallium zinc oxide, 铟镓锌氧化物)、HIZO、IZO、a-InZnO、a-InZnO、ZnO:F、In₂O₃:Sn、In₂O₃:Mo、Cd₂SnO₄、ZnO:Al、TiO₂:Nb、Cd-Sn-O 或其他金属氧化物制成。优选的，可以选用 IGZO 材料制成。

接着，在基板 10 上采用溅射或热蒸发的方法形成金属层 50。所述金属层 50 采用导电性好，且易于干刻的金属或合金。例如可以选用 Al、Cr、W、Cu、Ti、Ta、Mo 等金属或合金，由多层金属组成的栅金属层也能满足需要。优选的，可以选用铜或铜合金材料制成。

步骤 S002：在所述金属层上涂覆光刻胶。

可选的，所述光刻胶的厚度可以介于 1.5um-2um 之间，具体厚度可以依实际情况可以调整。

步骤 S003：提供一多灰阶掩膜版，利用所述多灰阶掩膜版对所述光刻胶进行图案化，以在所述光刻胶上形成半曝光区域。

具体的，请结合参阅图 3。在所述金属层 50 上涂覆光刻胶 60；提供一多灰阶掩膜版 80 遮盖所述光刻胶 60 上方。可选的，所述多灰阶掩膜版 70 可以为半色调掩膜版 (Half tone mask) 或灰色调掩膜版 (Gray tone mask)。对所述光刻胶 60 进行曝光、显影 (即图案化)。所述多灰阶掩膜版 80 上设有全透光区域 81、半透光区域 82 和不透光区域 83。曝光光线经所述多灰阶掩膜版 80 后对所述光刻胶 60 进行光刻。请参阅图 4，全透光区域 81 下方光刻胶 60 被完全光刻形成全曝光区域 61，全曝光区域 61 下方的金属层 50 露出于所述光刻胶 60。半透光区域 82 下方的光刻胶 60 被部分光刻从而形成半曝光区域 62。不透光区域 81 下方光刻胶 60 被保留。也就是说，光刻胶 60 经过图案化后在其上形成半曝光区域 81。

可选的，所述半曝光区域 81 的厚度可以介于 0.5um-1um 之间，具体厚度可以依实际情况可以调整。

S004：以所述光刻胶为遮蔽层，对所述金属层进行蚀刻，蚀刻后的金属层具有源漏极层图案。

具体的，请参阅图 5。可以在所述光刻胶 60 及金属层 50 上喷淋蚀刻液，蚀刻液经由光刻胶 60 上的全曝光区域 61 对金属层 50 进行蚀刻，直至将所述

金属层 50 形成具有源漏极层图案，最后去除所述蚀刻液完成所述金属层 52 的图案化过程。

优选的，所述蚀刻液可以选用 H_2O_2 、金属螯合剂或有机酸等。

5 S005: 去除所述半曝光区域处的光刻胶，以露出所述半曝光区域下方的所述金属层。

请结合参阅图 6。具体的，可以对所述光刻胶 60 进行灰化处理，使得所述半曝光区域 62 处的光刻胶被去除。可以理解的是，所述“灰化处理”即将氧气激发成电浆，再将激发成电浆的氧气与光刻胶反应，从而将所述光刻胶 60 整体打薄，光刻胶 60 整体打薄后，半曝光区域 62 处的光刻胶会首先被完全去除，即所述半曝光区域将会转化为全曝光区域 62。此时，所述金属层 50 部分暴露于所述全曝光区域 62。

S006: 干法蚀刻所述半曝光区域下方露出的所述金属层，以露出所述金属氧化物半导体层从而形成沟道。

15 请结合参阅图 7，在本步骤中，需要形成沟道 53，以及在所述金属层 50 上形成了源极 51 和漏极 52。具体的，可以通过干法蚀刻的方法在所述金属层 50 上蚀刻出沟道 53，所述金属氧化物半导体层 40 部分露出于所述沟道 53。同时藉由所述沟道 53 形成源极 51 和漏极 52。

进一步具体的，在干法蚀刻过程中，可以将蚀刻气体置于低压环境，并施以电压，将蚀刻气体激发成电浆，再对所述金属层 50 进行轰击，以蚀刻金属层 50。由于光刻胶 60 的存在，位于全曝光区域 62 下方的金属层 50 会被蚀刻。位于光刻胶 60 下方除与全曝光区域 62 对应以外区域，由于有光刻胶 60 的存在，光刻胶 60 非全曝光区域下方的金属层 50 免于被蚀刻气体蚀刻。进一步的，可以通过控制蚀刻气体在金属层 50 上的蚀刻的时间来控制蚀刻的深度，直至将所述金属层 50 之位于全曝光区域 62 正下方的部分完全蚀刻，从而形成沟道 25 53，并且所述金属氧化物半导体层 40 部分露出所述沟道 53。其中，所述蚀刻时间为预设值。此时，通过沟道 53 将金属层 50 分为源极 51 和漏极 52。

优选的，所述蚀刻气体可以根据金属层 50 选用的材料适当的选用，例如可以选择 SF_6 、 O_2 、 Cl_2 、He、Ar（氩气）中一种或任意几种的混合等。

30 本申请中，通过干法蚀刻形成沟道过程中，光刻胶 60 可以起到保护金属层 50 其他部分的作用，避免金属层 50 由于干法蚀刻造成的表面质量下降，从

而提升阵列基板性能。

S007: 去除所述光刻胶。

请参阅图 8, 当金属氧化物半导体层 40 部分露出所述沟道 53 后, 可以停止干法蚀刻, 并去除所述光刻胶 60, 并继续后续步骤, 完成阵列基板的制作。

5 后续步骤不是本发明保护的重点, 此处不再赘述。

去除光刻胶 60 可以采用湿法蚀刻工艺剥离所述光刻胶。该过程可以采用现有技术的光刻胶剥离方法, 在此不再赘述。或者, 还可以采用上述的灰化工艺去除所述光刻胶。

10 本申请的阵列基板的制造方法中, 在金属层上涂覆光刻胶, 通过多灰阶掩膜版在所述光刻胶上形成半曝光区域, 以所述光刻胶为遮蔽层, 对所述金属层进行蚀刻, 使得金属层具有源漏极层图案, 然后将所述光刻胶的所述半曝光区域转化为全曝光区域, 对半曝光区域下方的金属层进行干法蚀刻, 以形成沟道并露出所述金属氧化物半导体层, 从而在干法蚀刻以露出所述金属氧化物半导体层过程中不会对金属层造成损伤, 提高了阵列基板的生产良率。

15 以上对本申请实施例进行了详细介绍, 本文中应用了具体个例对本申请的原理及实施方式进行了阐述, 以上实施例的说明只是用于帮助理解本申请的方法及其核心思想; 同时, 对于本领域的一般技术人员, 依据本申请的思想, 在具体实施方式及应用范围上均会有改变之处, 综上所述, 本说明书内容不应理解为对本申请的限制。

20

权利要求

- 1、一种阵列基板的制造方法，其特征在于，所述方法包括：
在基板上依次形成栅极、栅极绝缘层、金属氧化物半导体层和金属层；
5 在所述金属层上涂覆光刻胶；
提供一多灰阶掩膜版，利用所述多灰阶掩膜版对所述光刻胶进行图案化，
以在所述光刻胶上形成半曝光区域；
以所述光刻胶为遮蔽层，对所述金属层进行蚀刻，使得蚀刻后的金属层具有源漏极层图案；
10 去除所述半曝光区域处的光刻胶，以露出所述半曝光区域下方的所述金属层；
干法蚀刻所述半曝光区域下方露出的所述金属层，以露出所述金属氧化物半导体层从而形成沟道；
去除所述光刻胶。
- 15 2、如权利要求 1 所述的阵列基板的制造方法，其特征在于，所述干法蚀刻所述半曝光区域下方露出的所述金属层，以露出所述金属氧化物半导体层从而形成沟道步骤中，包括使用蚀刻气体对所述金属层之露出于所述全曝光区域的部分进行轰击，以露出所述金属氧化物半导体层从而形成沟道以露出所述金属氧化物半导体层从而形成沟道。
- 20 3、如权利要求 2 所述的阵列基板的制造方法，其特征在于，通过控制所述蚀刻气体在所述金属层的蚀刻时间，使得所述金属氧化物半导体层部分露出于所述沟道，其中，所述蚀刻时间为预设值。
- 4、如权利要求 2 所述的阵列基板的制造方法，其特征在于，所述蚀刻气体为 SF_6 、 O_2 、 Cl_2 、 He 、 Ar 中一种或任意几种的混合。
- 25 5、如权利要求 1 所述的阵列基板的制造方法，其特征在于，所述以所述光刻胶为遮蔽层，对所述金属层进行蚀刻，使得蚀刻后的金属层具有源漏极层图案步骤中，包括在所述金属层上喷淋蚀刻液进行蚀刻，在所述金属层图案化后去除所述蚀刻液。
- 6、如权利要求 5 所述的阵列基板的制造方法，其特征在于，所述蚀刻液
30 包括 H_2O_2 、金属螯合剂或有机酸。

7、如权利要求 1 所述的阵列基板的制造方法，其特征在于，所述去除所述半曝光区域处的光刻胶，以露出所述半曝光区域下方的所述金属层步骤中，包括对所述光刻胶进行灰化处理，使得所述半曝光区域处的光刻胶被去除。

5 8、如权利要求 7 所述的阵列基板的制造方法，其特征在于，所述灰化处理包括将氧气激发成电浆与所述光刻胶反应，从而使得所述半曝光区域处的光刻胶被去除。

9、如权利要求 1 所述的阵列基板的制造方法，其特征在于，所述去除所述光刻胶步骤中包括：采用灰化工艺或湿法蚀刻工艺将所述光刻胶去除。

10 10、如权利要求 1 所述的阵列基板的制造方法，其特征在于，所述多灰阶掩膜版为半色调掩膜版或灰色调掩膜版。

11、如权利要求 1 所述的阵列基板的制造方法，其特征在于，所述金属氧化物半导体层采用 IGZO 材料。




图 1




图 2





图 3




图 4




图 5




图 6




图 7




图 8

INTERNATIONAL SEARCH REPORT

International application No.
PCT/CN2016/106886

A. CLASSIFICATION OF SUBJECT MATTER

H01L 27/12 (2006.01) i; H01L 21/336 (2006.01) i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

CNABS, DWPI, SIPOABS: substrate, resist+, 层, 阵列, 栅, 基板, exposure, metal, 介电, gate, 曝光, 漏, 源, layer, 光刻, 掩膜, etch, 掩模, array, source, 基底, 绝缘, 半导体, 刻蚀, 灰化, 衬底, mask, 金属, insulat+, 柔宇, ash, drain, semiconductor, 蚀刻, acid

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	CN 101807549 A (BEIJING BOE OPTOELECTRONICS TECHNOLOGY CO., LTD.), 18 August 2010 (18.08.2010), description, paragraphs [0063]-[0097], and figures 9-14	1-11
Y	CN 105097943 A (BOE TECHNOLOGY GROUP CO., LTD.), 25 November 2015 (25.11.2015), description, paragraphs [0046]-[0074], and figures 1-4	1-11
A	CN 101807586 A (BEIJING BOE OPTOELECTRONICS TECHNOLOGY CO., LTD.), 18 August 2010 (18.08.2010), entire document	1-11
A	CN 101661908 A (BEIJING BOE OPTOELECTRONICS TECHNOLOGY CO., LTD.), 03 March 2010 (03.03.2010), entire document	1-11
A	CN 101087004 A (MITSUBISHI ELECTRIC CORPORATION), 12 December 2007 (12.12.2007), entire document	1-11
A	CN 101799603 A (BEIJING BOE OPTOELECTRONICS TECHNOLOGY CO., LTD.), 11 August 2010 (11.08.2010), entire document	1-11

☐ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:	“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
“A” document defining the general state of the art which is not considered to be of particular relevance	“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
“E” earlier application or patent but published on or after the international filing date	“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	“&” document member of the same patent family
“O” document referring to an oral disclosure, use, exhibition or other means	
“P” document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 17 August 2017	Date of mailing of the international search report 25 August 2017
Name and mailing address of the ISA State Intellectual Property Office of the P. R. China No. 6, Xitucheng Road, Jimenqiao Haidian District, Beijing 100088, China Facsimile No. (86-10) 62019451	Authorized officer HUANG, Jinwei Telephone No. (86-10) 62411017

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/CN2016/106886

Patent Documents referred in the Report	Publication Date	Patent Family	Publication Date
CN 101807549 A	18 August 2010	CN 101807549 B	13 February 2013
CN 105097943 A	25 November 2015	WO 2016206206 A1	29 December 2016
CN 101807586 A	18 August 2010	US 9372378 B2	21 June 2016
		US 8223312 B2	17 July 2012
		US 2012241776 A1	27 September 2012
		US 2010208156 A1	19 August 2010
		CN 101807586 B	31 July 2013
CN 101661908 A	03 March 2010	US 2010055817 A1	04 March 2010
		US 7906356 B2	15 March 2011
		CN 101661908 B	29 June 2011
CN 101087004 A	12 December 2007	KR 100857481 B1	08 September 2008
		JP 2007329298 A	20 December 2007
		CN 100539193 C	09 September 2009
		KR 20070117485 A	12 December 2007
		TW 200802892 A	01 January 2008
		JP 5063936 B2	31 October 2012
CN 101799603 A	11 August 2010	CN 101799603 B	02 December 2015

国际检索报告

国际申请号

PCT/CN2016/106886

A. 主题的分类

H01L 27/12(2006.01)i; H01L 21/336(2006.01)i

按照国际专利分类(IPC)或者同时按照国家分类和IPC两种分类

B. 检索领域

检索的最低限度文献(标明分类系统和分类号)

H01L

包含在检索领域中的除最低限度文献以外的检索文献

在国际检索时查阅的电子数据库(数据库的名称, 和使用的检索词(如使用))

CNABS, DWPI, SIPOABS:substrate, resist+, 层, 阵列, 栅, 基板, exposure, metal, 介电, gate, 曝光, 漏, 源, layer, 光刻, 掩膜, etch, 掩模, array, source, 基底, 绝缘, 半导体, 刻蚀, 灰化, 衬底, mask, 金属, insulat+, 柔宇, ash, drain, semiconductor, 蚀刻, acid

C. 相关文件

类 型*	引用文件, 必要时, 指明相关段落	相关的权利要求
Y	CN 101807549 A (北京京东方光电科技有限公司) 2010年 8月 18日 (2010 - 08 - 18) 说明书第[0063]-[0097]段, 图9-14	1-11
Y	CN 105097943 A (京东方科技集团股份有限公司) 2015年 11月 25日 (2015 - 11 - 25) 说明书第[0046]-[0074]段, 图1-4	1-11
A	CN 101807586 A (北京京东方光电科技有限公司) 2010年 8月 18日 (2010 - 08 - 18) 全文	1-11
A	CN 101661908 A (北京京东方光电科技有限公司) 2010年 3月 3日 (2010 - 03 - 03) 全文	1-11
A	CN 101087004 A (三菱电机株式会社) 2007年 12月 12日 (2007 - 12 - 12) 全文	1-11
A	CN 101799603 A (北京京东方光电科技有限公司) 2010年 8月 11日 (2010 - 08 - 11) 全文	1-11

☐ 其余文件在C栏的续页中列出。☒ 见同族专利附件。

* 引用文件的具体类型:

“A” 认为不特别相关的表示了现有技术一般状态的文件

“E” 在国际申请日的当天或之后公布的在先申请或专利

“L” 可能对优先权要求构成怀疑的文件, 或为确定另一篇引用文件的公布日而引用的或者因其他特殊理由而引用的文件 (如具体说明的)

“O” 涉及口头公开、使用、展览或其他方式公开的文件

“P” 公布日先于国际申请日但迟于所要求的优先权日的文件

“T” 在申请日或优先权日之后公布, 与申请不相抵触, 但为了理解发明之理论或原理的在后文件

“X” 特别相关的文件, 单独考虑该文件, 认定要求保护的发明不是新颖的或不具有创造性

“Y” 特别相关的文件, 当该文件与另一篇或者多篇该类文件结合并且这种结合对于本领域技术人员为显而易见时, 要求保护的发明不具有创造性

“&” 同族专利的文件

国际检索实际完成的日期

2017年 8月 17日

国际检索报告邮寄日期

2017年 8月 25日

ISA/CN的名称和邮寄地址

中华人民共和国国家知识产权局(ISA/CN)
中国北京市海淀区蓟门桥西土城路6号 100088

传真号 (86-10)62019451

受权官员

黄金卫

电话号码 (86-10)62411017

国际检索报告
关于同族专利的信息

国际申请号

PCT/CN2016/106886

检索报告引用的专利文件			公布日 (年/月/日)	同族专利			公布日 (年/月/日)
CN	101807549	A	2010年 8月 18日	CN	101807549	B	2013年 2月 13日
CN	105097943	A	2015年 11月 25日	WO	2016206206	A1	2016年 12月 29日
CN	101807586	A	2010年 8月 18日	US	9372378	B2	2016年 6月 21日
				US	8223312	B2	2012年 7月 17日
				US	2012241776	A1	2012年 9月 27日
				US	2010208156	A1	2010年 8月 19日
				CN	101807586	B	2013年 7月 31日
CN	101661908	A	2010年 3月 3日	US	2010055817	A1	2010年 3月 4日
				US	7906356	B2	2011年 3月 15日
				CN	101661908	B	2011年 6月 29日
CN	101087004	A	2007年 12月 12日	KR	100857481	B1	2008年 9月 8日
				JP	2007329298	A	2007年 12月 20日
				CN	100539193	C	2009年 9月 9日
				KR	20070117485	A	2007年 12月 12日
				TW	200802892	A	2008年 1月 1日
				JP	5063936	B2	2012年 10月 31日
CN	101799603	A	2010年 8月 11日	CN	101799603	B	2015年 12月 2日

表 PCT/ISA/210 (同族专利附件) (2009年7月)