

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

H01L 21/82 (2006.01)

G02F 1/136 (2006.01)



[12] 发明专利说明书

专利号 ZL 200610099446.X

[45] 授权公告日 2010 年 1 月 13 日

[11] 授权公告号 CN 100580906C

[22] 申请日 2006.7.20

[21] 申请号 200610099446.X

[30] 优先权

[32] 2005.7.22 [33] KR [31] 10-2005-0066908

[73] 专利权人 三星电子株式会社

地址 韩国京畿道

[72] 发明人 曹义植 金彰洙

[56] 参考文献

CN1456026A 2003.11.12

US2003/0007108A1 2003.1.9

US6586286B2 2003.7.1

审查员 赵 慧

[74] 专利代理机构 北京康信知识产权代理有限公司

代理人 李 伟


权利要求书 4 页 说明书 14 页 附图 8 页

[54] 发明名称

制造薄膜晶体管基板的方法

[57] 摘要

本发明提供了一种制造薄膜晶体管 (TFT) 基板的方法, 用于最小化与存储电极重叠的有机层的粗糙表面。该方法包括在具有存储电极的基板上形成钝化层; 形成覆盖钝化层的有机层; 通过部分去除有机层与存储电极重叠的部分来形成凹陷部分; 平坦化位于凹陷部分的底部上的粗糙图案; 以及通过从凹陷部分去除平坦化有机层来形成延伸至钝化层表面的开口。



1. 一种制造薄膜晶体管基板的方法，所述方法包括以下步骤：

在具有存储电极的基板上形成钝化层；

形成覆盖所述钝化层的有机层；

通过部分去除与所述存储电极重叠的所述有机层的一部分，在所述有机层中形成凹陷部分；

平坦化位于所述凹陷部分的底面上的粗糙图案；以及

通过从所述凹陷部分去除所述平坦化的有机层，来形成延伸至所述钝化层表面的开口。
2. 根据权利要求1所述的方法，其中，平坦化包括：执行灰化以减少所述粗糙图案。
3. 根据权利要求2所述的方法，其中，使用氧等离子体执行灰化。
4. 根据权利要求3所述的方法，其中，在包括氮和氢的气体混合物的环境中执行使用氧等离子体的灰化。
5. 根据权利要求2所述的方法，进一步包括：在灰化之前干法蚀刻所述凹陷部分，其中，在干法蚀刻之后，所述有机层保留在所述凹陷部分的所述底面上。
6. 根据权利要求2所述的方法，进一步包括：在灰化之前蚀刻所述粗糙图案，以减小所述粗糙图案的突起和凹进之间的高度差。

7. 根据权利要求6所述的方法, 其中, 蚀刻所述粗糙图案包括: 使用 SF_6 和 O_2 的气体混合物或 SF_6 和 N_2 的气体混合物的干法蚀刻。
8. 根据权利要求1所述的方法, 其中, 形成所述凹陷部分包括: 使用包括尺寸小于用于曝光的光分辨率的窄缝的掩模、或包括半透明层的掩模, 来执行图样化。
9. 根据权利要求1所述的方法, 其中, 形成所述开口包括: 使用 SF_6 和 O_2 的气体混合物或 SF_6 和 N_2 的气体混合物进行干法蚀刻。
10. 根据权利要求1所述的方法, 其中, 覆盖所述钝化层的所述有机层具有 $2.5\mu\text{m}$ 至 $3.5\mu\text{m}$ 的厚度。
11. 根据权利要求10所述的方法, 其中, 在具有所述粗糙图案的所述凹陷部分中的所述有机层的保留部分具有 $0.5\mu\text{m}$ 至 $1.5\mu\text{m}$ 的厚度。
12. 根据权利要求1所述的方法, 进一步包括: 在所述开口中形成像素电极, 所述像素电极覆盖与所述存储电极重叠的所述钝化层的一部分。
13. 一种制造薄膜晶体管基板的方法, 所述方法包括:

在基板上形成栅极布线, 所述栅极布线包括栅极线、栅电极、和存储电极;

形成覆盖所述栅极布线的栅极绝缘层;

通过在所述栅极绝缘层上顺序地形成非晶硅层和数据导电层, 来形成半导体层和包括数据线、源电极、和漏电极的数据布线;

在所述数据布线上形成钝化层;

形成覆盖所述钝化层的有机层;

通过部分去除与所述存储电极重叠的所述有机层的一部分, 在所述有机层中形成凹陷部分;

平坦化位于所述凹陷部分的底面上的粗糙图案; 以及

通过从所述凹陷部分去除所述平坦化的有机层, 来形成延伸至所述钝化层的表面的开口。

14. 根据权利要求 13 所述的方法, 其中, 平坦化包括: 执行灰化以减少所述粗糙图案。
15. 根据权利要求 14 所述的方法, 其中, 使用氧等离子体执行灰化。
16. 根据权利要求 15 所述的方法, 其中, 在包括氮和氢的气体混合物的环境中执行使用所述氧等离子体的灰化。
17. 根据权利要求 14 所述的方法, 进一步包括: 在灰化之前干法蚀刻所述凹陷部分, 其中, 在干法蚀刻之后, 所述有机层保留在所述凹陷部分的所述底面上。
18. 根据权利要求 14 所述的方法, 进一步包括: 在灰化之前蚀刻所述粗糙图案, 以减小所述粗糙图案的突起和凹进之间的高度差。
19. 根据权利要求 18 所述的方法, 其中, 蚀刻所述粗糙图案包括: 使用 SF_6 和 O_2 的气体混合物或 SF_6 和 N_2 的气体混合物的干法蚀刻。

-
20. 根据权利要求 13 所述的方法, 其中, 形成所述凹陷部分包括: 使用包括尺寸小于用于曝光的光分辨率的窄缝的掩模、或包括半透明层的掩模, 来执行图样化。
 21. 根据权利要求 13 所述的方法, 其中, 形成所述开口包括: 使用 SF_6 和 O_2 的气体混合物或 SF_6 和 N_2 的气体混合物进行干法蚀刻。
 22. 根据权利要求 13 所述的方法, 其中, 覆盖所述钝化层的所述有机层具有 $2.5\mu\text{m}$ 至 $3.5\mu\text{m}$ 的厚度。
 23. 根据权利要求 13 所述的方法, 其中, 在具有所述粗糙图案的所述凹陷部分中的所述有机层的剩余部分具有 $0.5\mu\text{m}$ 至 $1.5\mu\text{m}$ 的厚度。
 24. 根据权利要求 13 所述的方法, 进一步包括在所述开口中形成像素电极, 所述像素电极覆盖与所述存储电极重叠的所述钝化层的部分。
 25. 根据权利要求 13 所述的方法, 其中, 形成所述半导体层和所述数据布线包括: 去除与所述存储电极重叠的所述非晶硅层和所述数据导电层。
 26. 根据权利要求 13 所述的方法, 其中, 通过执行使用单掩模的蚀刻处理来形成所述钝化层和所述导电层。

制造薄膜晶体管基板的方法

相关申请的交叉参考

本申请要求 2005 年 7 月 22 日提交的韩国专利申请第 10-2005-0066908 号的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及一种制造薄膜晶体管（TFT）基板的方法，更具体地，涉及一种制造 TFT 基板的方法，该方法能够减小与存储电极重叠的有机层的粗糙表面。

背景技术

在液晶显示（LCD）装置中，多个像素电极执行操作以将图像显示在由一组单位像素构成的显示区域上。多个像素电极分别形成在多个单位像素处。通过经布线施加到像素电极的信号来驱动像素电极。布线包括相互交叉以限定单位像素区域的栅极线和数据线。将扫描信号施加到栅极线，以控制通过数据线施加到像素电极上的信号。

每个像素均包括液晶电容器，液晶电容器根据施加到其上的电压改变液晶的光透射特性，从而调节透射光量。在一帧期间内，应该保持施加至液晶电容器的电压，但是仅通过液晶电容器很难维持恒定电压。为了维持每个像素保持电压的能力，存储电容器在每个像素中平行连接至液晶电容器。

当使用单个掩模将 TFT 基板中的数据线和半导体层图样化时，半导体层（除沟道区之外）基本位于数据线之下并与数据线重叠。从而，半导体层位于形成存储电容器的数据电导体之下。包括在存储电容器（诸如，MOS 电容器）中的半导体层使存储电容器的电容随着施加到存储电容器的电压而改变。电容的改变导致 LCD 装置的显示单元闪烁。为了防止电容的改变，将与存储电极重叠的半导体层蚀刻并去除。

在沉积钝化层和有机层之后，在有机层中形成开口。像素电极最终形成在开口中，从而像素电极与存储电极重叠以形成存储电容器。当形成开口时，使用窄缝掩模（slit mask）留下有机层与存储电极重叠的部分。此时，有机层可能具有粗糙表面。由于该粗糙表面，使得开口之下的钝化层和栅极绝缘层在随后的处理过程中被蚀刻，导致存储电极的暴露以及像素电极的可能短路。另外，粗糙表面使得存储电容器的电容随着存储电容器的位置而不同，导致 LCD 装置闪烁。

发明内容

本发明的实施例提供了一种制造薄膜晶体管基板的方法，以去除与存储电极重叠的有机层的粗糙表面。

根据本发明的一个实施例，一种制造薄膜晶体管基板的方法包括以下步骤：在具有存储电极的基板上形成钝化层和覆盖该钝化层的有机层；通过部分地去除与存储电极重叠的有机层的部分，形成凹陷部分；使位于凹陷部分的底面上的粗糙图案平坦化；以及通过从凹陷部分中去除钝化层表面上的平坦化有机层，形成延伸到钝化层表面的开口。

附图说明

通过以下结合附图的详细描述可以更好地了解本发明的实施例，其中：

图 1A 是使用根据本发明的一个实施例的制造 TFT 基板的方法所制造的薄膜晶体管（TFT）基板的布局图；

图 1B 是沿图 1A 所示的线 B-B' 截取的 TFT 基板的截面图；

图 2A、图 4A 和图 10A 是根据本发明的一个实施例的制造 TFT 基板的方法中的各个阶段的布局图；

图 2B 和图 3 是示出沿图 2A 所示的线 B-B' 截取的根据本发明的一个实施例的各个制造阶段的截面图；

图 4B 至图 9 是示出沿图 4A 所示的线 B-B' 截取的根据本发明的一个实施例的各个制造阶段的截面图；

图 10B 是沿图 10A 所示的线 B-B' 截取的截面图，示出了根据本发明的一个实施例的制造阶段，其中，使用窄缝掩模执行曝光，以形成有机层图样；

图 11 是沿图 10A 所示的线 B-B' 截取的截面图，示出了根据本发明的一个实施例的制造阶段，其中，蚀刻有机层图样，以从凹陷部分的底部去除粗糙表面；

图 12 是沿图 10A 所示的线 B-B' 截取的截面图，示出了根据本发明的一个实施例的制造阶段，其中，在灰化处理之后使凹陷部分的底部平坦化；以及

图 13 是沿图 10A 所示的线 B-B' 截取的截面图，示出了根据本发明的一个实施例的制造阶段，其中，通过在有机层图样上执行蚀刻处理形成开口和接触孔。

具体实施方式

以下将参考附图详细描述本发明的典型实施例。然而，本发明可以以多种不同形式来实现，并且本发明不限于在此所述的实施例。

以下将参考图 1A 和图 1B 描述根据本发明的实施例的薄膜晶体管 (TFT) 的单位像素的结构。

图 1A 是使用根据本发明的一个实施例的制造 TFT 基板的方法所制造的薄膜晶体管 (TFT) 基板的布局图，以及图 1B 是沿图 1A 所示的线 B-B' 截取的 TFT 基板的截面图。

首先，在绝缘基板 10 上形成用于传输选通信号的多个栅极布线。栅极布线包括：沿水平方向延伸的栅极线 22；栅极焊盘 24，其连接至栅极线 22 的端部，以从例如外部源（诸如栅极驱动器）接收选通信号并且将接收到的选通信号传输到栅极线 22；以及 TFT 的栅电极 26，其形成为突起并连接至栅极线 22。存储电极 27 和存储电极线 28 与栅极线 22 平行形成。存储电极线 28 沿水平方向延伸，以穿过像素区域，并连接至存储电极 27。存储电极 27 的宽度比存储电极线 28 的宽度宽。当存储电极 27 比存储电极线 28 宽时，存储电极 27 和像素电极 82 之间的重叠区域较宽，从而增加存储容量。存储电极 27 与像素电极 82 重叠，从而形成存储电容器 90，其增加了每个像素的电荷存储能力。在可选实施例中，存储电极 27 和存储电极线 28 的形状和排列可以改变。

存储电容器 90 平行连接至液晶电容器 (未示出), 以在单帧期间将施加到液晶电容器的电压维持在稳定电压。存储电容器 90 包括: 存储电极 27、栅极绝缘层 30 的多个部分、钝化层 70, 以及与存储电极 27 重叠的像素电极 82。

根据本发明的一个实施例, 存储电极 27 和栅极绝缘层 30 包括诸如氮化硅 (SiN_x) 的无机材料。

钝化层 70 包括例如诸如氮化硅 (SiN_x) 的无机绝缘体, 或诸如通过等离子体增强化学汽相沉积 (PECVD) 形成的 a-Si:C:O 和 a-Si:O:F 的低介电绝缘材料, 并且可以具有大约 $0.2\mu\text{m}$ 的厚度。

作为存储电容器 90 的另一个电极的像素电极 82 形成在钝化层 70 上, 并且连接至漏电极 66, 使得存储电容器 90 平行连接至液晶电容器 (未示出)。像素电极 82 优选地包括 ITO 或 IZO。

栅极线 22、栅极焊盘 24、栅电极 26、存储电极 27、和存储电极线 28 可以由例如, 包括诸如 Cr、Al、Mo 或 MoW 金属的单层, Al 合金 (AlNd) 和 Cr 的双层, 或 AlNd 和 W 的双层或三层构成。

在基板 10 和栅极线 22、栅极焊盘 24、栅电极 26、存储电极 27、和存储电极线 28 上形成包括例如氮化硅 (SiN_x) 的栅极绝缘层 30。

在栅极绝缘层 30 上形成包括诸如氢化非晶硅或多晶硅的半导体的半导体层 42、44、和 48。在半导体层 42、44 和 48 上形成包括诸如掺杂有高浓度 n 型杂质 (诸如硅化物) 的 n+ 氢化非晶硅的材料欧姆接触层 52、55、56、和 58。特别地, 分别在源电极 65 和漏电极 66 之下的欧姆接触层 55 和 56 减小了它们与半导体层 44 的接触电阻。

多条数据布线形成在欧姆接触层 52、55、56、和 58 上。数据布线包括：数据线 62，其沿垂直方向延伸并与栅极线 22 交叉以限定像素；源电极 65，其为数据线 62 的分支并在欧姆接触层 55 之上延伸；数据焊盘 68，其连接至数据线 62 的端部以从例如外部源（诸如数据驱动器）接收图像信号盘；以及漏电极 66，其形成在欧姆接触层 56 上，相对于栅电极 26 或 TFT 的沟道区来说，其与源电极 65 相对并分离。

源电极 65 与半导体层 44 的至少一部分重叠。漏电极 66 相对于栅电极 26 来说，面对源电极 65，并且与半导体层 44 的至少一部分重叠。

欧姆接触层 52、55、56、和 58 具有基本与数据布线 62、65、66、和 68 相同的形状。除 TFT 的沟道区之外，半导体层 42、44、和 48 也具有与数据布线 62、65、66、和 68 以及欧姆接触层 52、55、56、和 58 基本相同的形状。换句话说，源电极 65 在 TFT 的沟道区与漏电极 66 分开，以及在源电极 65 下的欧姆接触层 55 与在漏电极 66 下的欧姆接触层 56 分开，但是用于 TFT 的半导体层 44 是连续的，以形成 TFT 的沟道。

在数据布线 62、65、66、和 68 以及半导体层 44 没有覆盖数据布线 62、65、66、和 68 的部分上形成钝化层 70。钝化层 70 包括例如诸如氮化硅的无机绝缘体，或通过等离子体增强化学汽相沉积（PECVD）形成的诸如 a-Si:C:O 和 a-Si:O:F 的低介电绝缘材料。当钝化层 70 包括有机材料时，可以在钝化层 70 之下另外形成包括氮化硅（ SiN_x ）或二氧化硅（ SiO_2 ）的绝缘层（未示出），以防止在源电极 65 和漏电极 66 之间的半导体层 44 的暴露部分与钝化层 70 的有机材料接触。在钝化层 70 上形成有机层 72。

位于存储电极 27 和像素电极 82 之间的钝化层 70 和栅极绝缘层 30 提供用于存储电容器 90 的存储电容。有机层 72 形成在钝化层 70 上。有机层 72 包括例如具有良好平面特性和感光性的有机材料, 诸如 PFCB (PerFluoroCycloButane, 全氟环丁烷)、BCB (BenzoCycloButene, 苯环丁烯)、或丙烯酸基 (acryl)。

在有机层 72 中形成接触孔 76 和 78, 以分别暴露漏电极 66 和数据焊盘 68。接触孔 74 形成在钝化层 70 和栅极绝缘层 30 中以暴露栅极焊盘 24。分别暴露漏电极 66、数据焊盘 68、和栅极焊盘 24 的接触孔 76、78、和 74, 并且栅极焊盘 24 可以具有阶梯状截面。通过去除有机层 72 在存储电极 27 之上的部分以暴露钝化层 70 来形成开口 77。同时, 像素电极 82、和辅助栅极 84 和数据焊盘 88 形成在包括接触孔 74、76、78 和开口 77 的有机层 72 的部分上。像素电极 82 通过接触孔 76 连接至漏电极 66。像素电极 82 通过开口 77 连接至钝化层 70, 并且形成与存储电极 27 相对的电极。存储电容器 90 通过像素电极 82 平行连接至液晶电容器 (未示出)。辅助栅极焊盘 84 和辅助数据焊盘 88 形成在有机层 72 上, 以分别通过接触孔 74 和 78 连接至栅极焊盘 24 和数据焊盘 68。像素电极 82 和辅助栅极和数据线端部 84 和 88 包括例如 ITO 或 IZO。

以下将参考图 1A、图 1B、和图 2A 至图 13 描述根据本发明的实施例的制造 TFT 基板的方法。

首先, 参考图 2A 和图 2B, 在绝缘基板 10 上形成导电层, 然后经过光刻 (photolithography), 从而形成栅极线 22、栅极焊盘 24、栅电极 26、存储电极 27、和存储电极线 28。

更具体地, 使用溅射方法形成包括例如铬 (Cr)、铝 (Al)、钼 (Mo) 或钨化钼 (MoW) 的单一金属层, 或包括例如铝合金 (AlNd) 和金属铬或铝合金 (AlNd) 和钨金属的双层或三层栅极金属, 然后

将光刻胶施加在其上。此后，将掩模布置在光刻胶上，然后执行曝光和显影。此后，如图 2A 和图 2B 所示，执行湿法蚀刻并且揭起光刻胶以形成栅极线 22、栅极焊盘 24、栅电极 26、存储电极 27、以及存储电极线 28。

随后，如图 3 所示，使用化学汽相沉积（CVD）顺序地将包括例如氮化硅的栅极绝缘层 30、本征非晶硅层 40、和掺杂非晶硅层 50 分别形成约为 1500Å 至约 5000Å 的厚度、约 500Å 至约 2000Å 的厚度、约 300Å 至约 600Å 的厚度。

接下来，在掺杂非晶硅层 50 上使用溅射方法形成导电层 60。

接下来，在导电层 60 上形成光刻胶层 110。

接下来，参考图 4A 和图 4B，光透过掩模照射在光刻胶层 110 上，然后执行显影以形成光刻胶层图样。光刻胶层图样的第一部分 114 位于要形成 TFT 的沟道区（即，在源电极 65 和漏电极 66 之间）的位置，并且比光刻胶层图样的第二部分 112（位于数据布线部分，在那里要形成源电极 65 和漏电极 66、以及数据线 62）薄。去除整个光刻胶层 110 除沟道区和数据布线部分之外的部分。与存储电极 27 重叠的光刻胶层 110 也被去除。光刻胶层图样的第一部分 114 的厚度与光刻胶层图样的第二部分 112 的厚度的比率可以随着蚀刻条件而不同。第一部分 114 的厚度可以比第二部分 112 的厚度的一半小，例如，可以约小于 4000Å。

根据可选实施例，存在多种方法来形成具有不同厚度的光刻胶层。为了调节透光量，形成窄缝或光栅（grating）形状的图样，或使用半透明层。

当光透过这样的掩模照射在光刻胶层上时，聚合物在直接曝光的部分完全分解，但是由于照射光的量很小，所以在形成窄缝图样

或半透明层的部分没有完全分解。而且，在被例如遮光物遮盖的部分发生很少的或不发生聚合物分解。接下来，当光刻胶层显影时，只有聚合物没有被分解的部分保留。因此，光照射量较小的中心部分比光完全不照射的部分薄。根据一个实施例，曝光时间没有与分解所有聚合物的时间一样长。

接下来，蚀刻导电层 60。在此，使用诸如混合有例如乙酸、硝酸、或磷酸的液体作为蚀刻剂来执行湿法蚀刻。

结果，如图 5 所示，只有导电层图样 62、64、和 68 保留在沟道区，数据布线部分和导电层 60 的所有其他部分被去除，从而使掺杂非晶硅层 50 暴露。除了图样 64 不像源电极 65 和漏电极 66 那样分开之外，导电层图样 62、64、和 68 具有与数据布线 62、65、66、和 68 相同的形状。

此后，参考图 6，使用干蚀刻，将在除沟道区和数据布线部分之外的部分处暴露的掺杂非晶硅层 50 和在其下的本征非晶硅层 40，以及光刻胶层图样的第一部分 114 同时去除。在光刻胶层图样的第一部分 112 和第二部分 114、掺杂非晶硅层 50、和本征非晶硅层 40 同时被蚀刻的条件下执行蚀刻，从而形成半导体层 42、44、和 48 以及欧姆接触层 50、52、和 58。在该处理期间不蚀刻栅极绝缘层 30。

光刻胶层图样（112、114）的蚀刻速率基本上与本征非晶硅层 40 的蚀刻速率相同。例如，当使用 SF_6 和 HCl 的气体混合物或 SF_6 和 O_2 的气体混合物时，光刻胶层图样（112、114）和本征非晶硅层 40 可以被蚀刻基本相同的厚度。当光刻胶层图样（112、114）的蚀刻速率与本征非晶硅层 40 的蚀刻速度相同时，第一部分 114 的厚度等于或小于本征非晶硅层 40 的厚度与掺杂非晶硅层 50 的厚度的总和。在该条件下，如图 7 所示，去除沟道区处的第一部分 114，

从而使源/漏图样 **64** 暴露；以及去除其他部分处的掺杂非晶硅层 **50** 和本征非晶硅层 **40**，从而使栅极绝缘层 **30** 暴露。同时，还蚀刻数据布线部分处的第二部分 **112**，从而使其变薄。

随后，使用灰化处理去除剩留在源/漏图样 **64** 的表面上的光刻胶层残余。

此后，参考图 7，蚀刻并去除沟道区处的源/漏图样 **64**。在此，执行湿法蚀刻。

接下来，蚀刻包括例如掺杂非晶硅的欧姆接触层 **55** 和 **56**。可以使用干法蚀刻。例如，可使用 CF_4 和 HCl 的气体混合物、或 CF_4 和 O_2 的气体混合物作为蚀刻气体。当使用 CF_4 和 O_2 的气体混合物时，由本征非晶硅制成的半导体层 **44** 会保持均匀厚度。可以将半导体层 **44** 部分地去除并减小厚度，可以将光刻胶层图样的第二部分 **112** 蚀刻特定厚度。执行蚀刻处理，使得不蚀刻栅极绝缘层 **30**。优选地，光刻胶层图样足够厚，以不允许第二部分 **112** 被蚀刻并且不允许在第二部分 **112** 下的数据布线 **62**、**65**、**66**、和 **68** 暴露。

源电极 **65** 和漏电极 **66** 形成为相互分离，从而完成数据布线 **65** 和 **66** 以及在其下的欧姆接触层 **55** 和 **56**。

随后，参考图 8，去除残留在数据布线部分处的光刻胶层图样的第二部分 **112**。

接下来，参考图 9，沉积具有低介电常数的绝缘材料（诸如使用例如等离子体增强化学汽相沉积（PECVD）形成的 a-Si:C:O 或 a-Si:O:F ）或诸如氮化硅（ SiN_x ）的无机材料，以形成钝化层 **70**。

此后，在钝化层 **70** 上沉积例如 PFCB、BCB、或丙烯酸材料，以形成有机层 **72**。钝化层 **70** 具有约 $0.15\mu\text{m}$ 至约 $0.25\mu\text{m}$ 的厚度，

以及有机层 72 可以具有约 $2.5\mu\text{m}$ 至约 $3.5\mu\text{m}$ 的厚度。有机层 72 可以具有约 $3.0\mu\text{m}$ 的厚度，以减小漏电极 66 和像素电极 82 之间的寄生电容，并使有机层 72 的透射率的减小最小化。

参考图 10A 和图 10B，光学掩模 100 对准在有机层 72 上。光学掩模 100 包括透明基板 110 和在透明基板 110 下的遮蔽层 120。光学掩模 100 还包括：不透明区域 C，遮蔽层 120 的宽度在该处至少为预定值；透明区域 A，其具有预定宽度，在该处不存在遮蔽层 120，以及半透明区域 B，其包括遮蔽层 120 具有窄缝形状的部分，在该处遮蔽层 120 的窄缝形状部分的宽度和/或遮蔽层 120 的窄缝形状部分之间的距离小于预定值。

将光学掩模 100 对准，使得透明区域 A 对应于有机层 72 与栅极焊盘 24、漏电极 66、存储电极 27、和数据焊盘 68 重叠的部分。

随后，在光学掩模 100 上执行曝光和显影，从而形成与存储电极 27 重叠的凹陷部分 77b。

如图 10B 中的圆圈部分中的放大图所示，使用半透明区域 B 形成的凹陷部分 77b 在凹陷部分 77b 的底表面上具有高度差为“g”的粗糙图案。有机层 72 在凹陷部分 77b 下面的部分保留在钝化层 70 上。保留的有机层 72 的厚度为约 $0.5\mu\text{m}$ 至约 $1.5\mu\text{m}$ ，根据一个实施例，可以为约 $1.0\mu\text{m}$ ，以在使用有机层图样 74b、76b、和 78b 蚀刻钝化层 70 和/或栅极绝缘层 30 的处理过程中，保护与存储电极 27 重叠的钝化层 70 和栅极绝缘层 30。保留的有机层 72 保护与存储电极 27 重叠的钝化层 70，以形成存储电容器。在钝化层 70 与栅极焊盘 24、漏电极 66、和数据焊盘 68 重叠的部分形成有机层图样 74b、76b 和 78b，使得钝化层 70 暴露。有机层图样 74b、76b 和 78b 可以具有阶梯状截面。

在本发明所示的一个实施例中，使用窄缝掩模形成有机层图样 **74b**、**76b**、和 **78b**，但是可以使用包括光栅图样或半透明层的掩模。

窄缝的宽度可以比曝光装置的分辨率小。当使用半透明层时，可以在制造掩模时使用具有不同透射率或不同厚度的薄膜，以调节透射率。

参考图 11，在形成在凹陷部分的底部（如图 10B 所示的 **77b**）上的粗糙图案上执行干法蚀刻。在此，蚀刻粗糙图案的突起部分多于蚀刻粗糙图案的凹陷部分，使得高度差“g”减小。凹陷部分被蚀刻得很少，以不影响高度差的减小。如图 11 中圈出的放大图所示，蚀刻突起部分，使得凹陷部分 **77b** 底部上形成的突起部分和凹陷部分之间的高度差“g”减小至高度差“h”（其中， $h < g$ ）。执行突起部分的蚀刻，但不暴露凹陷部分 **77b** 之下的钝化层 **70**，从而形成凹陷部分 **77c**。在此，例如 SF_6 和 O_2 的气体混合物、或例如 SF_6 和 N_2 的气体混合物可以用作干法蚀刻气体。当减小粗糙度时，可以减少使用灰化进行平坦化所花费的时间。

通过该干法蚀刻，在与栅极焊盘 **24**、数据焊盘 **68**、和漏电极 **66** 重叠的有机层图样 **74c**、**76c**、和 **78c** 之下的钝化层 **70** 可以部分或全部通过有机层图样 **74c**、**76c**、和 **78c** 被蚀刻。

参考图 12，在凹陷部分（图 11 的 **77c**）的粗糙底部上执行灰化处理，从而形成具有平坦化底部的凹陷部分 **77d**。详细来说，例如，在高温下应用氧等离子体，使得由聚合物有机材料制成的凹陷部分（图 11 中的 **77c**）中的突起部分和凹陷部分与氧等离子体副产物（即，氧基（ O^* ））起反应。结果，有机材料分解，并且生成 CO_2 和 H_2O 。在此，凹陷部分（图 11 中的 **77c**）中的突起部分比凹陷部分中的凹进分解得更多，从而，使凹陷部分 **77d** 的底部基本平坦化。为了提高灰化处理的效率，可以使用氢（ H_2 ）和氮（ N_2 ）的气体混

合物。因为使用氧等离子体的灰化为有机层 72 提供了比钝化层 70 提供的选择性更好的选择性，所以可以想到，灰化处理不影响钝化层 70。在此，控制灰化以不暴露钝化层。

当凹陷部分 77d 具有平坦化表面时，在随后的蚀刻处理过程中防止与存储电极 27 重叠的钝化层 70 和栅极绝缘层 30 被蚀刻，并且防止暴露存储电极 27。另外，因为在钝化层 70 上的有机层 72 被平坦化，不管在存储电容器 90 的什么位置，存储电容器均具有恒定电容。

参考图 13，使用在图 11 所示的步骤中使用的干法蚀刻气体，以扩大凹陷部分（图 12 中的 77d），从而形成开口 77，其暴露与存储电极 27 重叠的钝化层 70。另外，使用干法蚀刻气体，以形成使数据布线（66、68）暴露的接触孔 76 和 78 以及使栅极焊盘 24 暴露的接触孔 74。

在本发明的一个示出实施例中，从与存储电极 27 重叠的钝化层 70 中去除有机层 72，但是有机层 72 的较薄部分可以保留在钝化层 70 上。另外，为了通过减小存储电极 27 和像素电极 82 之间的距离来增加存储电容器的电容，可以进一步进行蚀刻，直到部分或完全去除钝化层 70，使得相对于钝化层 70 的一部分和栅极绝缘层 30，或仅相对于栅极绝缘层 30，而形成存储电容器的存储容量。

此后，如图 1A 和图 1B 所示，氧化铟锡（ITO）层或氧化铟锌（IZO）层被沉积为约 400Å 至 500Å 的厚度，然后进行光刻，从而在与开口 77 中的存储电极 27 重叠的钝化层 70 上形成像素电极 82。另外，在接触孔 74、76、和 78 中分别形成连接有栅极焊盘 24 的辅助栅极焊盘 84、连接有漏电极 66 的像素电极 82、以及连接有数据焊盘 68 的辅助数据焊盘 88。

当像素电极 **82** 形成在钝化层 **70** 上时，完成包括存储电极 **27**、栅极绝缘层 **30**、钝化层 **70**、和像素电极 **82** 的存储电容器。像素电极 **82** 是与存储电容器中的存储电极 **27** 相对的电极。另外，像素电极 **82** 延伸以与漏电极 **66** 连接，并且与液晶电容器（未示出）并联连接。

在一个实施例中，氮可以作为在沉积 ITO 层之前的预加热处理中使用的气体，以防止金属氧化物层形成在金属层 **24**、**66**、和 **68** 通过接触孔 **74**、**76**、和 **78** 暴露的表面上。

在本发明的一个实施例中，执行 **4** 掩模处理。但是本发明不限于此。例如，可以使用数据布线和半导体层作为掩模来制造 TFT 基板。

另外，在本发明的一个实施例中，数据布线可以是单层。可选地，栅极布线的数据布线可以是例如双层或三层。

使用窄缝掩模，从留在钝化层上的有机层的表面去除与存储电极重叠的有机层的粗糙底面，使得在执行后续的蚀刻处理以形成接触孔期间，不蚀刻钝化层和栅极绝缘层，从而防止像素电极和存储电极的短路。

存储电容器上的不同位置之间的电容差被最小化或消除，从而防止了 LCD 中的图像闪烁。

虽然参考附图描述了实施例，但是应该明白，本发明不限于这些具体实施例，在不脱离本发明的范围或精神的情况下，本领域普通技术人员可以作出多种其他改变和修改。所有这些改变和修改均包括在权利要求限定的本发明的范围内。




图 2A




图 2B




图 3




图 4A




图 4B




图 5




图 6




图 7




图 8




图 9




图 10A




图 10B




图 11




图 12




图 13