

(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第3981192号
(P3981192)

(45) 発行日 平成19年9月26日(2007.9.26)

(24) 登録日 平成19年7月6日(2007.7.6)

(51) Int.C1.

F 1

G06F 1/12 (2006.01)
G06F 13/00 (2006.01)G06F 1/04
G06F 13/00340A
351C

請求項の数 3 (全 13 頁)

(21) 出願番号 特願平9-264326
 (22) 出願日 平成9年9月29日(1997.9.29)
 (65) 公開番号 特開平10-161984
 (43) 公開日 平成10年6月19日(1998.6.19)
 審査請求日 平成16年9月27日(2004.9.27)
 (31) 優先権主張番号 720332
 (32) 優先日 平成8年9月27日(1996.9.27)
 (33) 優先権主張国 米国(US)

(73) 特許権者 398038580
 ヒューレット・パッカード・カンパニー
 HEWLETT-PACKARD COMPANY
 アメリカ合衆国カリフォルニア州パロアル
 ト ハノーバー・ストリート 3000
 (74) 代理人 100087642
 弁理士 古谷 聰
 (74) 代理人 100063897
 弁理士 古谷 韶
 (74) 代理人 100076680
 弁理士 溝部 幸彦

最終頁に続く

(54) 【発明の名称】 S C I 相互接続を用いた T O C カウンタの同期

(57) 【特許請求の範囲】

【請求項 1】

複数の S C I リングによって相互接続された複数のノードを備えた、同期処理イベントに関する低スキューリング時間カウンタを有するマルチプロセッサコンピュータシステムであつて、前記ノードの各々が、

時間値を生成する時間カウンタと、

前記ノードと前記 S C I リングとのインターフェースをとる S C I コントローラと、及び前記 S C I コントローラと前記時間カウンタとの間で同期信号を搬送する同期信号配信経路とを備えており、

前記複数のノードのうちの1つがマスタノードとして指定され、該マスタノードが、前記配信経路を介して前記マスタノード上の前記時間カウンタ及び前記 S C I コントローラに配信される同期信号を生成するパルス同期信号生成器を備えており、前記 S C I コントローラが、前記同期信号を受信して利用可能なデータパケットを見つけ、前記同期信号に對応する時間カウンタ同期ビットをデータパケット中にセットし、セットされた該ビットを含むデータパケットが、前記 S C I リングを介して該コンピュータシステムの残りのノード上における S C I コントローラへ配信され、前記残りのノード上における各 S C I コントローラが、受信したデータパケットから前記同期信号を取り出して、その同期信号を各残りのノード上の時間カウンタへ前記配信経路を介して配信して、前記コンピュータシステム内の前記時間カウンタの各々の時間値が同期される、マルチプロセッサコンピュータシステム。

10

20

【請求項 2】

S C I データパケットを使用するマルチプロセッサコンピュータシステムであって、そのコンピュータシステムが、複数の S C I リングによって相互接続された、マスタノードを含む複数のノードを備え、前記マスタノードが、時間値を生成する時間カウンタと、前記ノードと前記 S C I リングとのインターフェースをとる S C I コントローラと、前記 S C I コントローラと前記時間カウンタとの間で同期信号を搬送する同期信号配信経路とを備えており、前記 S C I データパケットが、

時間カウンタ同期ビットとデータ記号とを含むヘッダを備え、

前記マスタノードが、前記配信経路を介して前記マスタノード上の前記時間カウンタ及び前記 S C I コントローラに配信される同期信号を生成するパルス同期信号生成器を含み、前記 S C I コントローラが、前記同期信号を受信して利用可能なデータパケットを見つけ、データパケット中に前記同期信号に対応する前記時間カウンタ同期ビットをセットし、セットされた該ビットを含むデータパケットが、前記 S C I リングを介して該コンピュータシステムの残りのノード上における S C I コントローラへ配信され、前記残りのノード上における各 S C I コントローラが、受信したデータパケットから前記同期信号を取り出して、その同期信号を各残りのノード上の時間カウンタへ前記配信経路を介して配信して、前記コンピュータシステムの各時間カウンタの時間値が同期される、 S C I データパケットを使用するマルチプロセッサコンピュータシステム。

【請求項 3】

複数の S C I リングによって相互接続された複数のノードを備え、前記ノードの各々が、時間値を生成する時間カウンタと、前記ノードと前記 S C I リングとのインターフェースをとる S C I コントローラと、前記 S C I コントローラと前記時間カウンタとの間で同期信号を搬送する同期信号配信経路とを備えている、マルチプロセッサコンピュータシステムにおいて、各ノードにおける時間カウンタの時間値の同期を取る方法であって、

(a) 複数のノードのうちの 1 つをマスタノードとして指定し、該マスタノードが、前記配信経路を介して前記マスタノード上の前記時間カウンタ及び前記 S C I コントローラに配信される同期信号を生成するパルス同期信号生成器を備え、

(b) 前記同期信号を前記マスタノード上の前記 S C I コントローラに送り、前記 S C I コントローラが利用可能なデータパケットを見つけて、データパケット中に前記同期信号に対応する時間カウンタ同期ビットをセットし、及び

(c) 前記セットされた該ビットを含むデータパケットを、前記 S C I リングを介して前記コンピュータシステムの残りのノード上における S C I コントローラへ配信し、前記残りのノード上における各 S C I コントローラは、受信したデータパケットから前記同期信号を取り出して、その同期信号を各残りのノード上の時間カウンタに前記配信経路を介して配信することを含む、方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は一般にマルチプロセッサシステムに関し、特にマルチプロセッサシステムの同期をとる方法およびシステムに関する。

【0002】

【従来の技術】

マルチノード・マルチプロセッサシステムの同期をとるには、システム内の各プロセッサのクロックを他のプロセッサのクロックに相対的に同期させなければならない。これを行うには、一定の処理ポイントにおける概略時間が分からなければならず、システム全体にわたって時間がほぼ同じである必要がある。

【0003】

かかるシステムでは、各ノードがクロックカウンタを有し、該ノード上の各プロセッサが該クロックカウンタを読み取る。残念ながら、かかるシステム内の各カウンタクロックひいては各ノードは、僅かに異なるクロック周波数で動作する。このクロック周波数の差は

10

20

30

40

50

、各カウンタ内のクリスタルが厳密に同一でないことによるものである。この異なるクリスタル周波数のため、カウンタの時間値がドリフトすることになる。クリスタルの物理的な差を制御することはできない。

【0004】

既知の従来技術は、各ノード間に接続された余剰ワイヤを使用することによりこのドリフトの問題を解決している。かかるワイヤは、同期信号を搬送する別々の信号経路を形成する。ハードウェアにより画定される一定時間の経過後に、該ワイヤを介して同期パケットが配信され、次いで各ノードが該同期パケットを受信して、そのカウンタ時間を適切に変更する。

【0005】

この従来技術の解決策に関する問題は、余剰信号経路のために、この解決策がコスト／パフォーマンスの点で高価になることがある。この従来技術の解決策はまた、システムの複雑さを増大させるものとなる。これは、回路に（特に接続部間の接地に関して）より多くの問題および誤りを生じさせる恐れのある追加的な接続をワイヤが必要とするからである。

【0006】

【発明が解決しようとする課題】

したがって、当業界では、互いに同期された異なるノード上の低スキューロックへのアクセスを提供するためのシステムおよび方法が必要とされている。

【0007】

また、当業界では、同期中に待ち時間を生じさせることなく異なるノード上のクロックを同期させるためのシステムおよび方法も必要とされている。

【0008】

更に、当業界では、システム性能を低下させることなく異なるノード上のクロックを同期させるためのシステムおよび方法も必要とされている。

【0009】

【課題を解決するための手段】

上述その他の必要性は、マルチプロセッサシステムが低スキューロックにアクセスして処理イベントを同期させるシステムおよび方法によって満たされる。本発明は、SCI又はスケーリング可能なコヒーレント相互接続ネットワーク等の既存のハードウェアを用いて低スキューロック信号を配信して、異なるノード上のタイム・オブ・センчуリー・クロック (time of century clock: 百年制クロック)を同期させる。これらのカウンタを、選択されたマスタカウンタからの信号と周期的に同期させることにより、全てのノードがほぼ等しいカウンタ値を維持することになる。送信パケット、エコーパケット、及びアイドルパケットのSCIヘッダ中の単一のビットが、SCIリングを介して全てのノードに経路指定される。該ビットが既存のパケットまたはルーチンパケットに挿入されるので、特殊な同期パケットを作成する必要がない。更に、該ビットは、既存の線を介して移動するので、追加的な信号経路または余剰ワイヤが不要となる。

【0010】

本発明の技術的な利点は、SCIを使用してシステム上の全てのクロックへ同期パルスを送信することにある。

【0011】

本発明の別の技術的な利点は、既存のデータパケットを使用して同期パルスを伝送することにある。

【0012】

本発明の更に別の技術的な利点は、既存のデータパケットのヘッダに同期パルスを配置することにある。

【0013】

上記説明は、下記の本発明の詳細な説明が一層良好に理解されるように本発明の特徴および技術的な利点をかなり広範に概説したものである。特許請求の範囲に記載の本発明の要

10

20

30

40

50

旨を形成する本発明の他の特徴および利点について以下で説明する。当業者であれば、本発明と同一の目的を達成するために、本開示の概念および特定の実施形態を、修正あるいは別構造の設計のための基礎として容易に利用可能であることが理解されよう。当業者であれば、そのような等価的な構成が、特許請求の範囲に記載の本発明の思想および範囲から逸脱しないものであることもまた理解されよう。

【0014】

【発明の実施の形態】

図1は、システム中の合計112個の考え得るノードのうちの2つのノード、具体的にはノード0およびノード1を概略的に示すブロック図である。また、図2は、単一のノードの構成要素を示すブロック図である。それぞれの異なるノードをクラスタ状に区画してシステムの耐久生存性(survivability)を向上させることができる。これについては、1996年9月27日出願の「ERROR CONTAINMENT CLUSTER OF NODES」と題する同時係属中の米国特許出願第08/720368号に記載されている。なお、本引用をもってその開示内容を本明細書中に包含させたものとし、その詳細な説明は省略する。

【0015】

マルチプロセッサコンピュータシステムは、2つのノードを有することができ、また最大で112個のノードを有することができる。図3に示すように、112ノードシステムにおいて、ノード24は、壁23を形成する7つのX次元リング26×4つのY次元リング27として構成される。かかる4つの壁が4つのZ次元リング28によって相互接続される。Y次元リング27をZ次元リング28に接続するためにブリッジノードが使用される。

【0016】

プロセッサエージェントチップを表すPACと記した1つのプロセッサエージェント11には、最大2つのプロセッサ10を接続することができる。単一のノードは、最大で8つのPAC11を有することができる。多数の同一要素が存在することに留意されたい。説明を明瞭にするため、本明細書では同一要素を単一の符号で示すこととする。なお、2つ以上の同一要素を区別する場合には、異なる要素に新たな符号を付することとする。

【0017】

プロセッサ10は、HEWLETT-PACKARD PA-8000プロセッサであることが好ましい。しかしながら、本発明はプロセッサタイプやアーキテクチャにより制限されるものではない。プロセッサ10は、ランウェイバスを介してPAC11に接続される。PAC11は、入出力(I/O)サブシステムを有し、クロスバー12およびコア論理アクセスバスに接続される。コア論理アクセスバスは主としてシステムポート動作に使用される。このバスは、全てのPACを、消去可能なプログラマブル読み出し専用メモリ(E PROM)、同期ダイナミックランダムアクセスメモリ(SDRAM)、リアルタイムクロック、RS-232インターフェース、及びEthernetインターフェースに結合させる、低帯域幅マルチドロップバスである。更に、プロセッサは、バスを使用してアクセスされる制御状態レジスタ(CSR)に書き込みを行って、クロスバーの初期設定及び構成を行うことができる。

【0018】

PAC11の機能は、要求をプロセッサ10からクロスバー12を介してメモリアクセスシステム14へ送信し、次いでその応答を要求側プロセッサ10へ送り返すことである。各PAC11内には、TOCと記したタイム・オブ・センチュリー・カウンタ13がある。各PACが2つのプロセッサを処理し、1ノード内に最大で8つのPACがあるので、各ノードは最大で16個のプロセッサを有することができる。図2は、4つのクロスバー12を示しているが、各PACは、そのうちの2つのクロスバーと通信する。

【0019】

PACは、4つの一方向データ経路を用いてクロスバー12を介してメモリコントローラ14と通信する。RAC(routing attachment chip: 経路指定接続チップ)と記したクロスバー12は、エージェント11からパケットを受信し、次いで該パケットをMACと記したメモリアクセスコントローラ14に経路指定する経路指定手段である。各RACは16個の32ビット幅の一方向相互接続手段を有しており、その各RACは4つのPACおよび4つのMA

10

20

30

40

50

Cに接続される。クロスバーは、それ自体のCSRを有さず、その代わりに、コアアクセス論理バス上にあるCSRへの書き込みによって初期設定される。それらのCSRは、どのポートをアクティブにするかを制御すると共にエラー検出をイネーブルにする。

【0020】

MAC14は、コヒーレントメモリへのアクセスを制御する。メモリアクセスコントローラは、2の倍数で2から8までの番号付けを行うことができ、各MACは、4つのバンクの最大2Gbyte(各バンク29が512Mバイトを有する)までサポートする。したがって、各ノードは最大16Gbyteまでアクセスすることができ、28ノードシステムは最大448Gバイトまでにアクセスすることができる。メモリバンクは、同期DRAMまたはSDRAMからなるSIMMを備える。図2は、図示の簡素化のために2つのメモリバンク29のみを示したものである。該メモリは、ノードローカルメモリ、ネットワークキャッシング、及びメッセージングに使用される。キャッシングのコヒーレンシーを維持する方法については、1996年9月27日出願の「METHOD AND SYSTEM FOR MAINTAINING STRONG ORDERING IN A COHERENT MEMORY SYSTEM」と題する同時係属中の米国特許出願第08/720330号で論じられている。なお、本引用を持ってその開示内容を本明細書中に包含させたものとし、その詳細な説明は省略する。

【0021】

プロセッサ10がメモリその他のリソースにアクセスするための要求を生成すると、PAC11は、要求されたアドレスを調べて、該要求の処理に適当なMACを決定し、次いで該要求をRAC12を介して適当なMAC14へと送信する。MAC14は、ノードIDがローカルメモリアドレスに対するものでないと判定した場合には、該要求をTACと記したリングインターフェースコントローラ15へ送る。また、MAC14は、要求されたアドレスがローカルノードについてのものであると判定した場合には、そのMAC14に接続されているメモリ29にアクセスする。

【0022】

TAC15は、トロイダルアクセスチップまたはSCIコントローラとしても知られるものである。TACは、ノードからSCIリングへのインターフェースとして働く。TACは、2つの一方方向データ経路を使用してMACと通信する。各TACは、2つのSCIリング、即ち、X次元リングおよびY次元リングとのインターフェースをとる。図1は、図示の簡素化のため単一の次元のみを示している。図1はまた、リング16とのインターフェースをとる1つのTAC15と、リング18とのインターフェースをとるもう1つのTAC17とを示している。

【0023】

TAC15は、別々のリング16を操作することが可能なものである。最大8つのMAC/TAC対が存在できるので、ノードの各セクションを接続する合計で最大8つのSCIリング(即ち、8つのX次元リングおよび8つのY次元リング)が単一の次元に存在することができる。SCIインターフェースリングについては、「IEEE Standard for Scalable Coherent Interface (SCI)」(IEEE Std.1596-1992 ISBN 1-55937-222-2)で規定されている。尚、本引用をもってその内容を本書中に包含させたものとし、その詳細な説明は省略する。TAC15は、MAC14から非ローカルメモリアクセス要求を受信し、その要求をSCIリング16に送る。図1において、受信側TAC19は、送信側TAC15からの要求を受信し、次いで該要求をそのローカルMAC20へ送る。メモリアクセスが該要求を満たす場合には、その応答が、TAC19、リング16、TAC15、MAC14、RAC12、及びPAC11を介してプロセッサ10に返される。

【0024】

各PACプロセッサエージェント内には、TOC13またはタイム・オブ・センチュリー・カウンタと呼ばれる論理構成がある。このカウンタは、ローカルクロック周波数に応じてカウントを行う。PACに取り付けられた各プロセッサは、その2つの異なるプロセッサがほぼ同時にTOCを読み出す場合に各プロセッサがほぼ同じ値に設定され又は少なくとも許容可能な公差限界内に設定されるように、それらのプロセッサ間における比較的等し

10

20

30

40

50

い待ち時間で該カウンタにアクセスする。各ノードはクリスタルクロックを1つずつ有し、該クロックにより同一ノード上のTOCが動作する。

【0025】

各ノードが異なるクリスタルを有しているため、異なるノード上で動作するタイム・オブ・センчуリー・カウンタが僅かに異なる周波数で動作するという問題が生じる。TOCによるカウントの同期を周期的にとり、これにより、異なるノード上のリモートプロセッサがローカルノード上のメモリその他のデバイスに対して読み出しありはアクセスを行うとき各プロセッサ（ローカルプロセッサおよびリモートプロセッサ）がそれ自身のTOCに対して読み出しへ行う際にほぼ同じ値を読み出すようにする必要がある。

【0026】

各ノードには8つのPACがあり、各PACは、それ自身のタイム・オブ・センчуリー・カウンタすなわちTOCを有している。ノード内のこれら8つのPACの全てがワイヤ21によって接続される。周期的に、ワイヤ21に沿って同期パルスが送信され、これにより、各PACがそのTOCに同期される。同一ノード上の全てのTOCは同一のクリスタルで動作するので、同一ノード上のTOC間にドリフトは存在しない。

【0027】

ノード内の全てのPACの接続を行うワイヤ21はまた、同ノード内の全てのTACにも接続される。1つのノード内の1つのTACはTOCマスターとして選択される。TOCマスターのタスクは、同期パルスをSCIリングを介してそのSCIリングに接続された全てのノードへ送信することである。同期パルスは、既存のデータパケットのアイドル記号またはヘッダ記号に挿入されるので、該同期パルスを送信するという目的だけのためにデータパケットを作成する場合よりも他のノードに一層高速に到達することができる。更に、同期パルスは、パケットのヘッダ内にあるので、該同期パルスは、パケット内のデータの残りの部分よりも前に作用を受ける。したがって、プロセッサが他のノード上のTOCの読み出しへ行う場合、TOC同期信号が他のパケットよりも高速であるため、それぞれの異なるTOC間のドリフトは知覚されない。

【0028】

図4に示すように、単一のノード30（通常はノード0）がマスターとして指定され、このマスターノードがTOC同期信号を生成し、該TOC同期信号が残りのノードまたはスレーブノード31へ送信される。マスターノード上のPACのうちの1つがマスターPAC11として指定され、該マスターPAC11がTOC同期信号を生成して該TOC同期信号をマスターノード30上の他の非マスターPACへ送信する。これと同時に該TOC同期信号がTAC15を介してSCIリング16へ送られ、次いでスレーブノード31へと送られる。TAC19は、該スレーブノード31上でTOC同期信号を受信し、次いでそのスレーブノード31上の全てのPACに接続されたワイヤ22上にそのパルスを送る。したがって、スレーブノード上の全てのPACがほぼ同時にTOC同期信号を受信することになる。

【0029】

同期ワイヤ21は、TOC同期信号がマスターノード内の8つのTAC全てに実際に送信されるように全てのPAC及び全てのTACを接続する。実際には複数のTACのうちの1つだけを使用して他のスレーブノードへ同期信号を送信するが、使用すべきTACをソフトウェアが選択することが可能であるため、ハードウェアが故障した場合には、異なるリングを使用するバックアップ用TACを選択することが可能であり、したがって故障の修理のために停止させることなく動作を継続させることができることになる。

【0030】

図5は、TOC用のハードウェアを示すものである。TOCは、システム全体の同期クロックに非常に短い待ち時間でアクセスするための機構を備えている。TOCを使用して、タイムスタンプ付きトレースデータを後の分析のために生成することができる。各ノードから得たタイムスタンプ付きのトレースデータを後の処理ステップでマージして、5~10μsecの範囲のイベントシーケンスを有する正確な大域ピクチャを提供することが可能である。TOCはまた、送信されたメッセージのタイムスタンプも提供する。受信側は、現

10

20

30

40

50

在時刻からタイムスタンプを減算することによって送信時間を求めることができる。

【0031】

システム内の各PACはTOC同期パルス生成器32を有する。該TOC同期パルス生成器32は、それがマスタノード上のマスタPACでしか使用されない場合であっても設けられる。マスタTOC同期パルス生成器は、TOC同期マスタセレクタ33によって作動される。全ての残りのPAC内のTOC同期セレクタは、それらの個々のTOC同期パルス生成器の選択解除を行い、またはTOC同期パルス生成器をオフにセットする。したがって、1つのPACだけがパルスを生成してそのパルスをシステム内の他の全てのPACに配信することになる。TOC同期パルス生成器32は、ワイヤ21を含む配信論理回路34へその信号を送信する。TOC同期信号は、全てのローカルPACへ送られ、また全てのローカルTACに送られる。該TOC同期信号をSCIリングを介して全てのリモートPACへ送信するために、1つのTAC、即ちマスタTACが選択される。受信側TAC19は、TOC同期パルスを受信し、該TOC同期パルスをそのノード上の全ての8つのPACに配信する。次いで、各PACが該TOC同期パルスを受信し、該TOC同期パルスを使用してそのTOCの再同期を行う。

【0032】

各ノード上のクリスタルクロック35及びクロック生成器36は、各PAC上のTOC用の16MHzクロックを生成する。PACは、7つまたは8つのTOCクロック毎にクリスタルクロックをそのPAC自体のTOCに同期させる。マスタPACは、256クロックまたは16 μ sec毎にTOC同期パルスを生成する。

【0033】

一般に、16MHzクロック35が、プレスケール/シンクロナイザ37によりスケールダウンされて、タイムオブセンチュリーレジスタ38となる。これは、この特定のPAC上に配設されたローカルプロセッサにより読み出しが行われるレジスタである。チェック論理回路39は、TOCカウンタレジスタが特定の分解能内に同期を維持することを確実にする。配信論理回路34は、同期パルス間の時間が、同期周期に対して同期分解能の1/2を加算又は減算した範囲内であることを確実にするために検査を行う。該分解能は、TOC同期分解能論理回路40により設定される。次の表1は、サポートされる幾つかの分解能についての検査範囲を示すものである。

【0034】

【表1】

| 分解能 | チェック範囲 (16 μ sec) |
|-------------|--------------------------|
| 1 μ sec | 256±7 |
| 2 μ sec | 256±15 |
| 4 μ sec | 256±31 |

10

20

30

40

【0035】

チェック論理回路が、進んだパルスまたは遅れたパルスを検出した場合には、そのPACに接続されたプロセッサのうちの1つに割り込みが送信される。

【0036】

プリスケール論理回路37は、クロック35の16による除算を実行し、その結果、1 μ secの周期信号が得られる。該周期信号は、TOCカウンタレジスタ38のインクリメントを可能にするために使用される。レジスタ38の同期は、同期パルスの到着時にプリスケール値を切り上げあるいは切り捨てるにより実行される。その丸め量は、TOC分解能40の関数となる。

50

【0037】

S C I は、パケットベースのプロトコルである。各パケットは、基本的に、ヘッダと、それに続く、パケットのタイプに応じた 0 ~ 8 個のデータ記号とを備える。前記ヘッダは、C L K と記す更なるビットを有する。該ビットは T O C 同期ビットである。図 6 は、ヘッダに C L K ビット 41 を有する典型的な S C I パケットを示すものである。P A C は、マスター P A C から T O C 同期信号を受信すると、修正することができる最初の使用可能なヘッダを見つけて、C L K ビットをセットする。リング上の他のあらゆる T A C は、そのパケットを C L K ビットと共に受信した際に、該 C L K ビットを取り出し、該ビットをローカル P A C へ送り、及びリングを介して次の T A C へ送る。最後に、C L K ビットは、リングを介して当初の T A C またはマスター T A C へ戻され、該マスター T A C が、該 C L K ビットをヘッダから取り出すことになるが、該 C L K ビットをローカル P A C へ送ることも次の T A C に渡すこともしない。10

【0038】

C L K は、各パケットに含まれるサイクル冗長コードまたは C R C コードの計算には使用されない。このため、C R C を再計算することなく直ちに C L K ビットを変更することが可能となる。C R C は S C I の仕様で規定される。C R C は、本質的には、パケット内の全てのビットの大きな X O R であり、最後のパケット内に保存されたものであり、各 T A C でパケットが受信される際に、新たな C R C が計算されて、送信された C R C と比較される。2 つの C R C が異なる場合にはエラーが発生している。C L K ビットはあらゆるヘッダに追加される。このため、T A C は、長くとも現在のパケットが終了するのを待った後に次のパケットのヘッダを見つけ、したがって極めて短い待ち時間しか生じない。それ故、新しいパケットを作成する必要はなく、C L K ビットに関してリングにパケットが追加されることはない。20

【0039】

各 T A C は、システム全体にわたり同期パルスを如何に伝搬させるかを制御する制御状況レジスタ C S R を有する。C S R は、到来する同期パルスについてのソースを指定する。C S R はまた、同期パルスを S C I X 次元リングに伝搬させるか S C I Y 次元リングに伝搬させるかを指定する。

【0040】

図 7 に示すように、T A C T O C 構成レジスタは 3 つのフィールドを有する。ソースフィールド 42 は、2 ビットフィールドであり、イネーブルされた同期パルス出力にどの同期パルス入力（同期信号、または X 到来リンク、または Y 到来リンク）を伝搬させるべきかを指定する。該 2 ビットにより、4 つの選択肢、即ち、値 0（解決策をとらず、あるいは何も行わない）、値 1（P A C から信号を取り出して配信する）、値 2（二次元リング構造の X 入力から信号を取り出して配信する）、及び値 3（Y 入力から信号を取り出して配信する）が与えられる。最後の 2 つのフィールド 43,44 は、ビットを如何に配信するかを指示するものである。X リングビットまたは Y リングビットに 1 がある場合には、そのリング上の最初の使用可能なヘッダに T O C 同期信号が配信される。この X - Y レイアウトについては、1996年9月27日出願の「ROUTING METHODS FOR A MULTINODE SCI COMPUTER SYSTEM」と題する同時係属中の米国特許出願第 08/720331 号に記載されている。3040

【0041】

本発明およびその利点について詳細に説明したが、特許請求の範囲に記載の本発明の思想および範囲から逸脱することなく、本開示内容に対して様々な変更、置換、及び修正を加えることが可能であることが理解されよう。

【0042】

以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。

【0043】

1. 複数の S C I リングによって相互接続された複数のノードを備えた、同期処理イベントに関する低スキューリング時間カウンタを有するマルチプロセッサコンピュータシステムであ50

って、前記ノードの各々が、
時間値を生成する時間カウンタと、
前記ノードと前記SCIリングとのインターフェースをとるSCIコントローラと、
前記SCIコントローラと前記時間カウンタとの間で同期信号を搬送する同期信号配信経路とを備えており、
前記複数のノードのうちの1つがマスタノードとして指定され、該マスタノードが同期信号を生成する手段を備えており、該同期信号が、前記同期信号配信経路および前記SCIリングを介して該コンピュータシステムの残りのノードへと配信されて該コンピュータシステム内の前記時間カウンタの各々の時間値が変更されることを特徴とする、コンピュータシステム。

10

【0044】

2. 前記ノードの各々が、
データを処理する少なくとも1つのプロセッサと、
データを記憶するメモリと、
時間カウンタを有し、ターゲットメモリとのトランザクションを求める前記プロセッサからの要求のディスパッチを行い、及び前記プロセッサに応答を経路指定する、少なくとも1つのプロセッサエージェントと、
該プロセッサエージェントからの要求を受信してターゲットメモリの位置を判定する、前記メモリに対するアクセスを制御する少なくとも1つのメモリエージェントと、
前記要求および前記応答の経路指定を前記プロセッサエージェントと前記メモリエージェントとの間で行う少なくとも1つのクロスバーとを備えており、
前記メモリエージェントが、前記ターゲットメモリが前記メモリであると判定した場合に、前記メモリにアクセスして前記プロセッサに応答し、
前記メモリエージェントが、前記ターゲットメモリがリモートノード上に位置していると判定した場合に、前記要求を前記SCIコントローラへ転送し、該SCIコントローラが前記要求を前記SCIリングを介して前記リモートノードへ送信する、前項1に記載のコンピュータシステム。

20

【0045】

3. 前記ノードの各々が、8つの時間カウンタを有する8つのプロセッサエージェントと、16個のプロセッサと、8つのSCIコントローラとを備えており、
前記プロセッサエージェントの各々が2つの前記プロセッサに接続されている、前項2に記載のコンピュータシステム。

30

【0046】

4. 前記マスタノード内の前記プロセッサエージェントのうちの1つが、マスタプロセッサエージェントとして指定されており、
前記マスタノード内の前記SCIコントローラのうちの1つが、マスタSCIコントローラとして指定されており、
同期信号を生成する前記手段が、前記マスタ処理エージェントに存在し、
前記同期信号配信経路が、各ノード上の全ての前記SCIコントローラと全ての前記時間カウンタとの間で同期信号を搬送し、
前記マスタ処理エージェントが、前記同期信号を前記同期信号配信経路を介して前記マスタノード内の残りの処理エージェントへ配信し、前記同期信号により前記マスタノード内の前記時間カウンタの各々の時間値を変更し、
前記マスタSCIコントローラが、前記同期信号を前記SCIリングを介して該コンピュータシステムの残りのノードへ配信し、
前記残りのノードの前記SCIコントローラが、前記同期信号を受信して該同期信号を残りの各ノード内の配信経路を介して該残りのノード内の処理エージェントへ配信し、該同期信号により残りの各ノード内の各時間カウンタの時間値を変更する、前項3に記載のコンピュータシステム。

40

【0047】

50

5. 前記複数のノードが二次元アレイとして構成され、該二次元アレイが、その個々の行における各ノードを接続する少なくとも1つの個々のS C I リングと、前記二次元アレイの個々の列における各ノードを接続する少なくとも1つの個々のS C I リングとを有している、前項4に記載のコンピュータシステム。

【0048】

6. 前記各ノードが8つのS C I コントローラをそれぞれ備えており、前記二次元アレイが、前記各行におけるノードを接続する8つのS C I リングと、前記各列におけるノードを接続する8つのS C I リングとを有するようになっている、前項5に記載のコンピュータシステム。

【0049】

10

7. 同期信号を生成する前記手段が、

前記同期信号配信経路を介して前記マスタノード上の前記時間カウンタおよび前記S C I コントローラへ配信される信号を生成するパルス同期信号生成器を更に備えており、前記S C I コントローラが、前記信号を受信して利用可能なデータパケットを見つけ、データパケット中の時間カウンタ同期ビットをセットし、セットされた該ビットを含むデータパケットが、前記S C I リングを介して該コンピュータシステムの残りのノードへ配信される、前項1ないし前項6の何れか1つに記載のコンピュータシステム。

【0050】

8. 前記時間カウンタ同期ビットが前記データパケットのヘッダにある、前項1ないし前項6の何れか1つに記載のコンピュータシステム。

20

【0051】

9. 送信パケット、エコーパケット、またはアイドルパケットからなる群から前記データパケットが選択される、前項8に記載のコンピュータシステム。

【0052】

10. 前記時間カウンタがタイム・オブ・センチュリー・カウンタである、前項1ないし前項6の何れか1つに記載のコンピュータシステム。

【図面の簡単な説明】

【図1】本発明の同期構成を有するS C I 相互接続を用いたマルチノード・マルチプロセッサシステムの概要を示すブロック図である。

【図2】信号ノードを示す図1のシステムの概要を一層詳細に示すブロック図である。

30

【図3】112ノードシステムの概要を示す説明図である。

【図4】同期パルス配信構成の概要を示すブロック図である。

【図5】タイム・オブ・センチュリー・クロック・ハードウェアを示すブロック図である。

【図6】典型的なS C I データパケットのレイアウトを示す説明図である。


【図7】T A C T O C 構成レジスタを示す説明図である。

【符号の説明】


- 10 プロセッサ
- 11 プロセッサエージェント
- 12 クロスバー
- 13 タイム・オブ・センチュリー・カウンタ
- 14, 20 メモリアクセスコントローラ
- 15, 19 トロイダルアクセスチップ
- 16, 18 S C I リング
- 21, 22 ワイヤ
- 29 メモリバンク

40


【図1】




【図2】




【図3】




【図4】



【図5】



【図6】



【図7】



フロントページの続き

(72)発明者 ブライアン・ディー・ホーナング

アメリカ合衆国テキサス州75075, ブラノ, クリークフィールド・ドライヴ・1108

(72)発明者 トニー・エム・ブレワー

アメリカ合衆国テキサス州75080, リチャードソン, タム・オシャンター・レーン・3201

審査官 鳥居 稔

(56)参考文献 特開平02-216574(JP,A)

特開平10-097505(JP,A)

(58)調査した分野(Int.Cl., DB名)

G06F 1/12

G06F 13/00