

(19) 日本国特許庁(JP)

再公表特許(A1)

(11) 国際公開番号

W02011/036745

発行日 平成25年2月14日 (2013. 2. 14)

(43) 国際公開日 平成23年3月31日 (2011. 3. 31)

(51) Int.Cl.				F I	テーマコード (参考)		
H04L	9/10	(2006.01)		H04L	9/00	621A	5J104
H04L	9/08	(2006.01)		H04L	9/00	601E	
G09C	1/00	(2006.01)		G09C	1/00	610A	

審査請求 有 予備審査請求 未請求 (全 28 頁)

出願番号	特願2011-532824 (P2011-532824)	(71) 出願人	000003078
(21) 国際出願番号	PCT/JP2009/066536		株式会社東芝
(22) 国際出願日	平成21年9月24日 (2009. 9. 24)		東京都港区芝浦一丁目1番1号
(81) 指定国	AP (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), EA (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), EP (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, SE, SI, SK, SM, TR), OA (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG), AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, I S, JP, KE, KG, KM, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PE, PG, PH, PL, PT, RO, RS, RU, SC, SD, SE, SG, SK, SL, SM, ST, SV, S Y, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW	(74) 代理人	100089118
			弁理士 酒井 宏明
		(74) 代理人	100112656
			弁理士 宮田 英毅
		(72) 発明者	川端 健
			東京都港区芝浦一丁目1番1号 株式会社東芝内
		(72) 発明者	藤崎 浩一
			東京都港区芝浦一丁目1番1号 株式会社東芝内


最終頁に続く

(54) 【発明の名称】 鍵スケジュール装置および方法

(57) 【要約】

検算を行う鍵を格納するレジスタの規模を小さくする。拡大鍵が分割されて拡大鍵生成回路に入力される。拡大鍵が分割された1の部分鍵に対して非線形変換が行われると共に、部分鍵のそれぞれに対して非線形変換の出力を用いて線形変換が行われ、変換された部分鍵が拡大鍵レジスタに格納される。拡大鍵レジスタに格納された部分鍵のうち、非線形変換の出力を直接的に用いて線形変換が行われる部分鍵が検算用拡大鍵レジスタに格納される。それ以外の部分鍵は、拡大鍵レジスタに接続される線形変換回路で、拡大鍵生成回路における線形変換とは逆の線形変換を施される。検算用拡大鍵レジスタに格納される部分鍵と、線形変換回路で拡大鍵生成回路における線形変換とは逆の線形変換を施された各部分鍵とを結合して、検算用拡大鍵が生成される。検算用拡大鍵レジスタは、1の部分鍵が格納可能な容量があればよい。

【図8】



【特許請求の範囲】**【請求項 1】**

入力データに対して実行される演算に用いる第 1 の鍵を出力する鍵スケジュール装置であって、

拡大鍵を分割した各部分鍵のうち少なくとも 1 の部分鍵に対して非線形変換を施す非線形変換部と、

複数の線形変換回路を含み、該複数の線形変換回路の一部が前記非線形変換部の変換結果を直接用いて前記部分鍵の線形変換を行う第 1 の線形変換部と、

前記第 1 の線形変換部で前記線形変換を行われた前記部分鍵をそれぞれ格納する第 1 の格納部と、

前記第 1 の格納部に格納された前記部分鍵のうち前記非線形変換部の変換結果を直接用いて前記線形変換回路で線形変換が行われた部分鍵以外の部分鍵のそれぞれに対して、前記第 1 の線形変換部による変換に対して逆の線形変換を行う第 2 の線形変換部と、

前記複数の線形変換回路のうち前記非線形変換部の変換結果に対して直接的に前記線形変換を行う線形変換回路に対する入力のうち 1 を格納する第 2 の格納部と、

前記第 2 の線形変換部で前記逆の線形変換を施された部分鍵のそれぞれと、前記第 2 の格納部に格納された前記入力とを結合して、前記演算に対する検算を行う際に用いる第 2 の鍵として出力する出力部と

を備える

ことを特徴とする鍵スケジュール装置。

【請求項 2】

前記第 1 の線形変換部および前記第 2 の線形変換部は、排他的論理和回路、ビットシフト回路、加算回路および減算回路のうち少なくとも 1 を用いて構成される

ことを特徴とする請求項 1 に記載の鍵スケジュール装置。

【請求項 3】

前記第 2 の格納部は、前記入力部から前記非線形変換部の変換結果に対して直接的に線形変換を行う線形変換回路に入力される前記部分鍵を格納する

ことを特徴とする請求項 2 に記載の鍵スケジュール装置。

【請求項 4】

前記第 2 の格納部は、前記非線形変換部の前記変換結果を格納し、

前記第 2 の線形変換部は、さらに、前記第 2 の格納部に格納される前記変換結果に対して逆の線形変換を行う

ことを特徴とする請求項 2 に記載の鍵スケジュール装置。

【請求項 5】

入力データに対して実行される演算に用いる第 1 の鍵を出力する鍵スケジュール方法であって、

拡大鍵を分割した各部分鍵のうち少なくとも 1 の部分鍵に対して非線形変換を施す非線形変換ステップと、

複数の線形変換回路の一部が前記非線形変換ステップの変換結果を直接用いて前記部分鍵の線形変換を行う第 1 の線形変換ステップと、

前記第 1 の線形変換ステップで前記線形変換を行われた前記部分鍵をそれぞれ第 1 の格納部に格納する第 1 の格納ステップと、

前記第 1 の格納ステップに格納された前記部分鍵のうち前記非線形変換ステップの変換結果を直接用いて前記線形変換回路で線形変換が行われた部分鍵以外の部分鍵のそれぞれに対して、前記第 1 の線形変換ステップによる変換に対して逆の線形変換を行う第 2 の線形変換ステップと、

前記複数の線形変換回路のうち前記非線形変換ステップの変換結果に対して直接的に前記線形変換を行う線形変換回路に対する入力のうち 1 を第 2 の格納部に格納する第 2 の格納ステップと、

前記第 2 の線形変換ステップで前記逆の線形変換を施された部分鍵のそれぞれと、前記

10

20

30

40

50

第 2 の格納部に格納された前記入力とを結合して、前記演算に対する検算を行う際に用いる第 2 の鍵として出力する出力ステップとを備える

ことを特徴とする鍵スケジュール方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、暗号化処理または復号処理の検算に用いる鍵の生成に関する。

【背景技術】

【0002】

近年で一般的に用いられる暗号化方式の一つとして、AES (Advanced Encryption Standard) などのブロック暗号を用いたものがある。ブロック暗号は、鍵を入力として複数の拡大鍵を出力する鍵スケジューラと、入力データの攪拌を行うスクランブラとで構成され、さらに、スクランブラが複数のラウンドそれぞれで拡大鍵を用いて入力データの置換や転置などの演算処理を行う構成になっているものが多い。

【0003】

このような複数のラウンド毎に演算処理を行う場合、ラウンド毎に検算を行うことでエラーを検出する方法が適用できる。ラウンド毎に検算を行う場合、検算用の回路を備えれば演算処理と検算処理とを並列化することが可能であり、1 ラウンド分のオーバーヘッドで演算結果が確定し、検算を含めた暗号化や復号処理を高速に行うことが可能である。非特許文献 1 には、ブロック暗号に適用するための様々なエラー検出方法が報告されている。

【先行技術文献】

【非特許文献】

【0004】

【非特許文献 1】“Concurrent Error Detection Schemes for Fault-based Side-Channel Cryptanalysis of Symmetric Block Cipher”, IEEE Transactions on Computer-Aided Design of Integrated circuit and Systems, V0.21 No.12, December 2002

【発明の概要】

【発明が解決しようとする課題】

【0005】

暗号化装置や復号装置は、処理速度が高速であると共に、回路規模が小さいことが望ましい。暗号化や復号の演算中のエラーに対する対策である検算を行うには、検算結果に対する比較対象となる演算結果を保持または生成するためのレジスタが必要である。それと共に、検算に用いる拡大鍵を格納するため、拡大鍵格納用レジスタと同じ大きさのレジスタが必要となり、回路の小規模化を妨げていた。

【0006】

本発明は、上記に鑑みてなされたものであって、検算を行う鍵を格納するレジスタの規模が小さい鍵スケジュール装置および方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

上述した課題を解決し、目的を達成するために、本発明は、入力データに対して実行される演算に用いる第 1 の鍵を出力する鍵スケジュール装置であって、拡大鍵を分割した各部分鍵のうち少なくとも 1 の部分鍵に対して非線形変換を施す非線形変換部と、複数の線形変換回路を含み、複数の線形変換回路の一部が非線形変換部の変換結果を直接用いて部分鍵の線形変換を行う第 1 の線形変換部と、第 1 の線形変換部で線形変換が行われた部分鍵をそれぞれ格納する第 1 の格納部と、第 1 の格納部に格納された部分鍵のうち非線形変換部の変換結果を直接用いて線形変換回路で線形変換が行われた部分鍵以外の部分鍵のそれぞれに対して、第 1 の線形変換部による変換に対して逆の線形変換を行う第 2 の線形変換部と、複数の線形変換回路のうち非線形変換部の変換結果に対して直接的に線形変換を

10

20

30

40

50

行う線形変換回路に対する入力のうち1を格納する第2の格納部と、第2の線形変換部で逆の線形変換を施された部分鍵のそれぞれと、第2の格納部に格納された入力とを結合して、演算に対する検算を行う際に用いる第2の鍵として出力する出力部とを備えることを特徴とする。

【発明の効果】

【0008】

本発明によれば、検算を行う鍵を格納するレジスタの規模を小さくできるという効果を奏する。

【図面の簡単な説明】

【0009】

10

【図1】検算を異種処理で行う場合の演算装置の基本的な構成の例を示す図。

【図2】拡大鍵生成回路を概略的に示す図。

【図3】拡大鍵生成回路の構成を示す図。

【図4】検算を異種処理で行う場合の処理を示すフローチャート。

【図5】検算を同種処理で行う場合の演算装置の基本的な構成を示す図。

【図6】検算を同種処理で行う場合の処理を示すフローチャート。

【図7】演算処理と検算処理との関係について説明するための図。

【図8】実施の形態による鍵スケジュール部の構成を示す図。

【図9】実施の形態による鍵スケジュール部を演算装置に適用させた例を示す図。

【図10】実施の形態の第1の変形例による鍵スケジュール部の構成を示す図。

20

【図11】実施の形態の第2の変形例による鍵スケジュール部の構成を示す図。

【発明を実施するための形態】

【0010】

以下に添付図面を参照して、本発明に係る演算装置、方法およびプログラムの実施の形態を詳細に説明する。なお、本実施の形態では、暗号化および復号を、A E S (Advanced Encryption Standard) に代表される、ブロック暗号を用いた暗号化方式で行う。また、本実施の形態に適用されるブロック暗号化方式では、暗号化装置および復号装置は、鍵を入力として複数個の拡大鍵を出力する鍵スケジューラ部と、入力データの攪拌を行うデータ攪拌部とで構成される。そして、データ攪拌部が複数のラウンドそれぞれで拡大鍵を用いて入力データの置換や転置などの演算処理を行う。

30

【0011】

< 暗号化および復号処理に対する検算の概略 >

先ず、本実施の形態に適用可能な、暗号化処理および復号処理で演算された演算データに対するエラー検出について、概略的に説明する。

【0012】

暗号化装置および復号装置における演算データのエラーを検出する方法として、演算中のデータにパリティを付加してエラー検出を行う方法や、検算を行う方法がある。これらのうち、パリティを付加する方法は、入力ビット長が長くなるため、既存システムに対してパリティ付加によるエラー検出を行う暗号化装置や復号装置を適用する場合には、既存システムの変更が必要になる。

40

【0013】

一方、検算によりエラー検出を行う方法は、入力ビット長の変更が無く、検算機能を付加した暗号化装置や復号装置を既存のシステムに適用することが比較的容易である。本実施の形態では、暗号化処理や復号処理で演算された演算データのエラー検出に、この検算方式を採用する。

【0014】

検算方式では、さらに、暗号装置または復号装置において全体の演算処理が終わってから検算を行う方法と、ラウンド毎に検算を行う方法が考えられる。これらのうち、全体の演算処理が終わってから検算する方法は、1ブロックの入力に対して演算処理と検算処理とを行うため、演算結果が確定するまでの時間が検算を行わない場合に比べて2倍必要と

50

なる。そのため、高速な処理が要求されるシステムには適していない。

【 0 0 1 5 】

一方、ラウンド毎に検算処理を行う方法は、暗号化処理や復号処理を行う演算回路とは別個に検算用の回路を備えれば、データ演算処理と検算処理とを並列的に行うことができる。この場合、1ラウンド分のオーバーヘッドで演算結果が確定し、検算を含めた暗号化処理または復号処理の高速化が可能である。

【 0 0 1 6 】

ところで、一般に、暗号化処理または復号処理の演算に対する検算は、演算と異なる処理により行う異種処理と、演算と同種の処理により行う同種処理とがある。

【 0 0 1 7 】

異種処理では、暗号化処理の演算に対する検算は、暗号化処理に対応する復号処理の演算により行う。同様に、復号処理の演算に対する検算は、暗号化処理の演算により行う。検算を異種処理により行う場合には、暗号化装置または復号装置は、暗号処理回路および復号処理回路の2種類の回路を備える。したがって、検算を異種処理により行う場合、1の装置で暗号化処理および復号処理の両方を実行可能に構成することができる。

【 0 0 1 8 】

これに対して、同種処理では、暗号化処理の演算に対する検算は、同じ暗号化処理の演算により行う。同様に、復号処理の演算に対する検算は、同じ復号処理の演算により行う。検算を同種処理により行う場合には、暗号化装置または復号装置は、暗号化処理回路または復号処理回路のうち装置の目的に即した1種類の回路を複数、備える。したがって、検算を同種処理により行う場合、検算を利用しない状態においてスループットを向上させるように構成できる。

【 0 0 1 9 】

先ず、検算を異種処理により行う場合について説明する。図1は、検算を異種処理により行う場合の、検算機能付き暗号化装置または復号装置の基本的な構成の例を示す。なお、暗号化装置と復号装置は、同一の構成で実現可能であるので、以下では、特に記載のない限り、暗号化装置および復号装置を纏めて演算装置と呼ぶ。

【 0 0 2 0 】

図1に例示される演算装置100は、同じ演算処理を複数回繰り返し実行して、平文データの暗号化または暗号データの復号を行う。演算装置100は、暗号化装置として機能する場合には、所定長の平文データと所定長の暗号鍵とが入力され、入力された平文データを暗号鍵を用いて暗号化して所定長の暗号文データを出力する。復号装置として機能する場合には、所定長の暗号文データと所定長の復号鍵とが入力され、入力された暗号文データを復号して所定長の平文データを出力する。また、演算装置100は、暗号化または復号に対する検算機能を有する。

【 0 0 2 1 】

なお、演算装置100に対して入力される平文または暗号データ、暗号鍵または復号鍵、ならびに、演算処理の繰り返し回数は、演算装置100に適用される暗号化または復号方式によって定まるものとする。また、演算装置100は、演算装置100の各部に作用して全体の動作を制御するための制御部を備える(図示しない)。

【 0 0 2 2 】

演算装置100は、鍵スケジュール部101とデータ攪拌部102とを有する。鍵スケジュール部101は、外部から入力された暗号鍵または復号鍵(以下では、特に記載のない限り、これらを纏めて「鍵」と呼ぶ)に基づき拡大鍵を生成する。また、鍵スケジュール部101は、自ら生成した拡大鍵に基づき、新たな拡大鍵を生成する。

【 0 0 2 3 】

データ攪拌部102は、外部から入力データとして入力された平文または暗号化データに対して、鍵スケジュール部101で生成された拡大鍵を用いて演算を行い、当該入力データを攪拌する(演算装置100が暗号化装置の場合)。演算装置100が復号装置の場合には、データ攪拌部102は、拡大鍵を用いて暗号化の際と逆の演算を行うことで、攪

10

20

30

40

50

拌されたデータを元に戻すことになる。また、データ搅拌部 102 は、拡大鍵を用いた演算を検算する機能を有する。

【0024】

以降、特に記載のない限り、この暗号化の際のデータ搅拌と、復号の際の搅拌されたデータを元に戻す処理を、纏めてデータ搅拌と呼ぶ。

【0025】

鍵スケジュール部 101 およびデータ搅拌部 102 は、互いに同期的に動作し、鍵スケジュール部 101 において新たな拡大鍵が生成される毎に、当該拡大鍵を用いてデータ搅拌部 102 において 1 回のデータ搅拌が行われる。この、鍵スケジュール部 101 において新たな拡大鍵が生成され、当該拡大鍵を用いてデータ搅拌部 102 がデータ搅拌を行う 1 回分の処理を、1 ラウンドとする。演算装置 100 におけるラウンド毎の動作は、例えば上述した制御部により制御される。

【0026】

先ず、鍵スケジュール部 101 について説明する。鍵スケジュール部 101 は、この基本的な構成においては、拡大鍵生成回路 120、拡大鍵レジスタ 121 および検算用拡大鍵レジスタ 122 を有する。

【0027】

拡大鍵生成回路 120 は、例えば図 2 に概略的に示されるように、線形変換を行う線形変換部 211 と、非線形変換を行う非線形変換部 210 とを有し、入力された鍵または拡大鍵に対して線形変換および非線形変換を行い、新たな拡大鍵を生成する。

【0028】

なお、線形は、本来は重ね合わせが可能なことをいい、ある関数 $f(x)$ を考えたときに、関数 $f(ax + by) = af(x) + bf(y)$ を満たす場合、その関数 $f(x)$ は、線形である。例えば、加減算による変換は、線形である。また例えば、排他的論理和による変換は、変換の順序を入れ替えても同じ出力値が得られるため上述の条件を満たし、線形である。一方、ランダムに値を割り当てたテーブルを、入力値をインデクスとして参照して出力値を得るような変換は、入力値と出力値との関係が一定ではなく、例えば変換の順序を入れ替えると異なる出力値が得られ、上述の条件を満たさないため、非線形である。

【0029】

拡大鍵生成回路 120 は、外部から供給された鍵または拡大鍵レジスタ 121 に格納される拡大鍵に対して線形処理および非線形処理を施し、拡大鍵を生成する。拡大鍵生成回路 120 で生成された拡大鍵は、拡大鍵レジスタ 121 に格納され、拡大鍵レジスタ 121 が更新される。検算用拡大鍵レジスタ 122 は、拡大鍵レジスタ 121 と同一のビット長を格納可能とされ、拡大鍵レジスタ 121 から供給された拡大鍵が格納されることで更新される。

【0030】

図 3 は、拡大鍵生成回路 120 の一例の構成を示すブロック図である。この図 3 に例示される拡大鍵生成回路 120 は、AES による拡大鍵生成を、拡大鍵生成回路と拡大鍵レジスタとで構成する場合の例である。拡大鍵生成回路 120 は、非線形変換を行う非線形変換回路 210 (図 3 の例では「F」と記述) と、線形変換を行う排他的論理和回路 211 A、211 B、211 C および 211 D とを有する。なお、図 3 における排他的論理和回路 211 A、211 B、211 C および 211 D が、図 2 で説明した線形変換部 211 に相当する。

【0031】

$n - 1$ ラウンド目の拡大鍵が 4 分割されて、拡大鍵生成回路 120 の入力端 212 A、212 B、212 C および 212 D にそれぞれ入力される。ここで、初期状態の鍵 (暗号鍵または復号鍵) を、0 ラウンド目の拡大鍵 (すなわち $n = 1$) であるものとする。この例では、ビット長が 128 ビットの $n - 1$ ラウンド目の拡大鍵が、ビット長が 32 ビットの部分に 4 分割される。ここで、 $n - 1$ ラウンド目の拡大鍵の値を値 $K_{(n-1)}$ と表し、当該拡大鍵が 4 分割された各部分鍵の値を、それぞれ値 $K_{(n-1)_0}$ 、値 $K_{(n-1)_1}$ 、値 $K_{(n-1)_2}$ 、値 $K_{(n-1)_3}$ と表す。

10

20

30

40

50

)_2および値 $K_{(n-1)_3}$ と表すものとする。

【0032】

これら値 $K_{(n-1)_0}$ 、値 $K_{(n-1)_1}$ 、値 $K_{(n-1)_2}$ および値 $K_{(n-1)_3}$ が、拡大鍵生成回路120の入力端212A、212B、212Cおよび212Dを介して排他的論理和回路211A、211B、211Cおよび211Dそれぞれ一方の入力端に入力される。また、値 $K_{(n-1)_3}$ が非線形変換回路210に入力される。値 $K_{(n-1)_3}$ は、非線形変換回路210で非線形変換されて排他的論理和回路211の他方の入力端に入力される。

【0033】

ここで、非線形変換回路210は、入力されたデータに対して非線形変換処理を施しデータを非線形に攪乱する。非線形変換回路210としては、例えば予め与えられたテーブルであるS - BOX (Substitution Box)が用いられる。S - BOXは、典型的な例では、入力データのデータ長を16ビットとしたとき、MSB側の8ビットとLSB側の8ビットとでテーブルを参照し、入力データを、当該入力データとは異なる16ビットの出力データに変換する。このS - BOXは、一般的には、演算装置100の構成の大きな部分を占める大規模なものとなる。

【0034】

排他的論理和回路211Aは、一方の入力端に入力された値 $K_{(n-1)_0}$ と、他方の入力端に入力された、値 $K_{(n-1)_3}$ が非線形変換されたデータとの排他的論理和を取り、値 K_{n_0} を出力する。この値 K_{n_0} は、拡大鍵レジスタ121の領域121Aに格納されると共に、排他的論理和回路211Bの他方の入力端に入力される。

【0035】

排他的論理和回路211Bは、一方の入力端に入力された値 $K_{(n-1)_1}$ と、他方の入力端に入力された値 K_{n_0} との排他的論理和を取り、値 K_{n_1} を出力する。この値 K_{n_1} は、拡大鍵レジスタ121の領域121Bに格納されると共に、排他的論理和回路211Cの他方の入力端に入力される。排他的論理和回路211Cは、一方の入力端に入力された値 $K_{(n-1)_2}$ と、他方の入力端に入力された値 K_{n_1} との排他的論理和を取り、値 K_{n_2} を出力する。この値 K_{n_2} は、拡大鍵レジスタ121の領域121Cに格納されると共に、排他的論理和回路211Dの他方の入力端に入力される。排他的論理和回路211Dは、一方の入力端に入力された値 $K_{(n-1)_3}$ と、他方の入力端に入力された値 K_{n_2} との排他的論理和を取り、値 K_{n_3} を出力する。この値 K_{n_3} は、拡大鍵レジスタ121の領域121Dに格納される。

【0036】

このように、拡大鍵レジスタ121の各領域121A、121B、121Cおよび121Dには、各排他的論理和回路211A、211B、211Cおよび211Dそれぞれから出力された値 K_{n_0} 、値 K_{n_1} 、値 K_{n_2} および値 K_{n_3} が格納される。すなわち、 n ラウンド目の拡大鍵の値 K_n は、値 $K_n = \{ K_{n_0}, K_{n_1}, K_{n_2}, K_{n_3} \}$ として、値 K_{n_0} 、値 K_{n_1} 、値 K_{n_2} および値 K_{n_3} のビット結合で表すことができる。換言すれば、 n ラウンド目の拡大鍵の値 K_n は、値 K_{n_0} 、値 K_{n_1} 、値 K_{n_2} および値 K_{n_3} が結合されて生成される。

【0037】

拡大鍵レジスタ121に格納される値 K_{n_0} 、値 K_{n_1} 、値 K_{n_2} および値 K_{n_3} は、入力端212A、212B、212Cおよび212Dに対し、それぞれ値 $K_{(n-1)_0}$ 、値 $K_{(n-1)_1}$ 、値 $K_{(n-1)_2}$ および値 $K_{(n-1)_3}$ として入力され、次のラウンドの拡大鍵が生成される。

【0038】

説明は図1に戻り、鍵スケジュール部101の動作について、概略的に説明する。最初に、鍵(暗号鍵または復号鍵)が拡大鍵生成回路120に供給される。拡大鍵生成回路120は、第1ラウンド目の処理として、供給された鍵に対して上述のようにして排他的論理和回路211A～211Dによる線形変換と、非線形変換回路210による非線形変換を施し、拡大鍵の各値 K_{n_0} 、値 K_{n_1} 、値 K_{n_2} および値 K_{n_3} を生成する。生成された値

10

20

30

40

50

K_{n_0}、値K_{n_1}、値K_{n_2}および値K_{n_3}は、それぞれ拡大鍵レジスタ121の領域121A～121Dに格納され、拡大鍵レジスタ121が更新される。

【0039】

次のラウンドにおいて、拡大鍵レジスタ121に格納される拡大鍵（値K_{n_0}、値K_{n_1}、値K_{n_2}および値K_{n_3}）が、検算用の拡大鍵として検算用拡大鍵レジスタ122に格納され、検算用拡大鍵レジスタ122が更新される。その後、拡大鍵生成回路120は、拡大鍵レジスタ121に格納される拡大鍵に対して線形変換および非線形変換を施し、第2ラウンド目の拡大鍵を生成する。拡大鍵レジスタ121に格納される第1ラウンド目の拡大鍵により検算用拡大鍵レジスタ122が更新され、次いで、拡大鍵生成回路120により生成された第2ラウンド目の拡大鍵により拡大鍵レジスタ121が更新される。

10

【0040】

以降、拡大鍵生成回路120による拡大鍵レジスタ121に格納された拡大鍵を用いた拡大鍵の生成、拡大鍵レジスタ121に格納される1ラウンド前の拡大鍵による検算用拡大鍵レジスタ122の更新、拡大鍵生成回路120により生成された現在のラウンドの拡大鍵による拡大鍵レジスタ121の更新が、所定のラウンド数だけ繰り返される。すなわち、検算用拡大鍵レジスタ122には、拡大鍵レジスタ121に格納される拡大鍵に対して1ラウンド前の拡大鍵が検算用の拡大鍵として格納される。

【0041】

次に、データ攪拌部102について説明する。データ攪拌部102は、ラウンド演算回路110、ラウンド検算回路111、データレジスタ112、検算用データレジスタ113、比較回路114および信号選択部115を有する。

20

【0042】

信号選択部115は、暗号化の対象となる平文データ、または、復号の対象となる暗号化データ（以下、纏めて処理対象データと呼ぶ）が入力されると共に、ラウンド演算回路110、データレジスタ112および検算用データレジスタ113の出力がそれぞれ入力される。信号選択部115は、比較回路114の出力信号に応じて、入力されたデータから、後述するデータレジスタ112および検算用データレジスタ113を更新するためのデータを選択する。

【0043】

データレジスタ112および検算用データレジスタ113は、信号選択部115から出力されたデータにより更新される。詳細は後述するが、検算用データレジスタ113は、データレジスタ112に保持される1ラウンド前のデータにより更新される。データレジスタ112の更新は、検算用データレジスタ113の更新が行われた後に行われる。すなわち、検算用データレジスタ113は、データレジスタ112に格納されるデータに対して1ラウンド前のデータが格納される。

30

【0044】

ラウンド演算回路110は、上述した鍵スケジュール部101の拡大鍵レジスタ121から拡大鍵を読み出して、データレジスタ112に保持されるデータに対して1ラウンドの所定の演算処理を行う。演算結果は、信号選択部115に供給される。

【0045】

40

ここで、この演算装置100が暗号化装置として機能する場合には、ラウンド演算回路110は、拡大鍵レジスタ121から読み出した拡大鍵を用いて、所定の暗号化方式に従い、データレジスタ112に格納されるデータに対する1ラウンドの暗号化処理を行う。

【0046】

一方、この演算装置100が復号装置として機能する場合には、ラウンド演算回路110は、拡大鍵レジスタ121から読み出した拡大鍵を用いて、所定の暗号化方式に従い、データレジスタ112に格納されるデータに対する1ラウンドの復号処理を行う。以下では、特に記載のない限り、ラウンド演算回路110で行われる暗号化処理および復号処理の演算を纏めて、演算処理と呼ぶ。

【0047】

50

ラウンド検算回路 1 1 1 は、上述した鍵スケジュール部 1 0 1 の検算用拡大鍵レジスタ 1 2 2 から拡大鍵を読み出して、データレジスタ 1 1 2 に格納されるデータに対して 1 ラウンドの検算処理を行う。検算結果は、比較回路 1 1 4 に供給される。

【 0 0 4 8 】

ここで、ラウンド検算回路 1 1 1 の検算処理は、ラウンド演算回路 1 1 0 の逆の演算により行われる。すなわち、この演算装置 1 0 0 が暗号化装置として機能する場合には、ラウンド検算回路 1 1 1 は、検算用拡大鍵レジスタ 1 2 2 から読み出した検算用拡大鍵を用いて、上述のラウンド演算回路 1 1 0 でなされる所定の暗号化方式に対応する演算により、データレジスタ 1 1 2 に格納されるデータに対する 1 ラウンドの復号処理の演算を行い、検算とする。

10

【 0 0 4 9 】

一方、この演算装置 1 0 0 が復号装置として機能する場合には、ラウンド検算回路 1 1 1 は、検算処理として、上述のラウンド演算回路 1 1 0 でなされる復号処理が対応する所定の暗号化方式に従い、データレジスタ 1 1 2 に格納されるデータに対する 1 ラウンドの暗号化処理の演算を行う。以下では、特に記載のない限り、ラウンド検算回路 1 1 1 で行われる復号処理および暗号化処理の演算を纏めて、検算処理と呼ぶ。

【 0 0 5 0 】

このように、ラウンド検算回路 1 1 1 では、ラウンド演算回路 1 1 0 で行った演算処理結果を 1 ラウンド分戻す演算処理を行うことで、検算とする。

【 0 0 5 1 】

20

比較回路 1 1 4 は、ラウンド検算回路 1 1 1 の出力と検算用データレジスタ 1 1 3 に格納されるデータとを比較する。比較の結果、両者が一致すれば、比較回路 1 1 4 は、ラウンド演算回路 1 1 0 による演算処理が正しいと判断し、次のラウンドの演算を行うように信号選択部 1 1 5 を制御する。一方、比較の結果、両者が一致しなければ、比較回路 1 1 4 は、ラウンド演算回路 1 1 0 による演算処理にエラーが発生したと判断し、以降のラウンドの演算を停止するように信号選択部 1 1 5 を制御する。

【 0 0 5 2 】

図 4 は、検算を異種処理で行う場合の、データ搅拌部 1 0 2 による演算および検算処理を示す一例のフローチャートである。なお、図 4 に例示される処理は、暗号化方式または復号方式によって定められるラウンド回数が R 回 ($R > 2$) である場合の例である。現在のラウンド数は、例えばデータ搅拌部 1 0 2 が備える図示されないカウンタによりカウントされる。

30

【 0 0 5 3 】

最初のステップ S 4 0 0 で、処理対象データが演算装置 1 0 0 に入力され、信号選択部 1 1 5 に供給される。また、図示しないが、鍵が演算装置 1 0 0 に入力され、拡大鍵生成回路 1 2 0 に供給される。拡大鍵生成回路 1 2 0 は、入力された鍵に対して上述した線形変換および非線形変換を施して拡大鍵を生成する。この拡大鍵が拡大鍵レジスタ 1 2 1 に格納される。

【 0 0 5 4 】

次のステップ S 4 0 1 で、信号選択部 1 1 5 は、処理対象データをデータレジスタ 1 1 2 および検算用データレジスタ 1 1 3 にそれぞれ格納する。そして、ラウンド演算回路 1 1 0 がデータレジスタ 1 1 2 に格納される処理対象データに対して、拡大鍵レジスタ 1 2 1 に格納される拡大鍵を用いて 1 ラウンド目の演算処理を施す。ラウンド演算回路 1 1 0 による演算結果が信号選択部 1 1 5 を介してデータレジスタ 1 1 2 に格納され、データレジスタ 1 1 2 が更新される。

40

【 0 0 5 5 】

鍵スケジュール部 1 0 1 において、拡大鍵レジスタ 1 2 1 に格納される拡大鍵が検算用拡大鍵レジスタ 1 2 2 に検算用拡大鍵として格納されると共に、拡大鍵生成回路 1 2 0 が拡大鍵レジスタ 1 2 1 に格納される拡大鍵を用いて新たな拡大鍵を生成する。生成された新たな拡大鍵は、拡大鍵レジスタ 1 2 1 に格納され、拡大鍵レジスタ 1 2 1 が更新される

50

。

【 0 0 5 6 】

次のステップ S 4 0 2 で、ラウンド演算回路 1 1 0 は、データレジスタ 1 1 2 に格納されるデータを入力として、拡大鍵レジスタ 1 2 1 に格納される拡大鍵を用いて、2 ラウンド目の演算処理を行う。それと共に、ステップ S 4 0 2 で、ラウンド検算回路 1 1 1 は、データレジスタ 1 1 2 に格納されるデータを入力として、検算用拡大鍵レジスタ 1 2 2 に格納される拡大鍵を用いて検算処理を行う。

【 0 0 5 7 】

ラウンド検算回路 1 1 1 で行われる検算処理は、ラウンド演算回路 1 1 0 で行われる演算処理と逆の処理である。また、検算用拡大鍵レジスタ 1 2 2 に格納される拡大鍵は、拡大鍵レジスタ 1 2 1 に格納される拡大鍵に対して 1 ラウンド前の状態の拡大鍵である。したがって、ラウンド検算回路 1 1 1 での検算により、入力とされるデータレジスタ 1 1 2 に格納されるデータ 1 ラウンド前の状態に戻されることになる。ラウンド検算回路 1 1 1 による検算結果は、比較回路 1 1 4 に供給される。

【 0 0 5 8 】

次のステップ S 4 0 3 で、比較回路 1 1 4 は、ラウンド検算回路 1 1 1 から供給された検算結果と、検算用データレジスタ 1 1 3 に格納されるデータとを比較して、両者が一致するか否かを判定する。若し、一致しないと判定されたら、演算処理にエラーがあったとされ、一連の処理が終了される。一方、両者が一致すると判定されたら、処理はステップ S 4 0 4 に移行される。

【 0 0 5 9 】

ステップ S 4 0 4 で、信号選択部 1 1 5 は、データレジスタ 1 1 2 のデータを検算用データレジスタ 1 1 3 に格納し、検算用データレジスタ 1 1 3 を更新すると共に、上述のステップ S 4 0 2 で行われたラウンド演算回路 1 1 0 による演算結果をデータレジスタ 1 1 2 に格納し、データレジスタ 1 1 2 を更新する。

【 0 0 6 0 】

また、鍵スケジュール部 1 0 1 において、拡大鍵レジスタ 1 2 1 に格納される拡大鍵が検算用拡大鍵レジスタ 1 2 2 に検算用拡大鍵として格納される。また、拡大鍵生成回路 1 2 0 は、拡大鍵レジスタ 1 2 1 に格納される拡大鍵を用いて新たな拡大鍵を生成する。この新たな拡大鍵は、拡大鍵レジスタ 1 2 1 に格納され、拡大鍵レジスタ 1 2 1 が更新される。

【 0 0 6 1 】

次のステップ S 4 0 5 で、例えば図示されないカウンタにより、ラウンド演算回路 1 1 0 における演算処理が所定回数（この例では R - 1 回）を終了したか否かが判定される。若し、終了していないと判定されたら、処理がステップ S 4 0 2 に戻され、次のラウンドの処理がなされる。

【 0 0 6 2 】

一方、ステップ S 4 0 5 で、ラウンド演算回路 1 1 0 における演算処理が所定回数を終了したと判定されたら、処理はステップ S 4 0 6 に移行される。ステップ S 4 0 6 では、ラウンド検算回路 1 1 1 は、データレジスタ 1 1 2 に格納されるデータを入力として、検算用拡大鍵レジスタ 1 2 2 に格納される検算用拡大鍵を用いて検算処理を行う。検算処理の結果は、比較回路 1 1 4 に供給される。

【 0 0 6 3 】

次のステップ S 4 0 7 で、比較回路 1 1 4 は、ラウンド検算回路 1 1 1 から供給された検算結果と、検算用データレジスタ 1 1 3 に格納されるデータとを比較して、両者が一致するか否かを判定する。若し、一致しないと判定されたら、演算処理にエラーがあったとされ、一連の処理が終了される。一方、両者が一致すると判定されたら、処理はステップ S 4 0 8 に移行される。

【 0 0 6 4 】

ステップ S 4 0 8 では、データレジスタ 1 1 2 に格納されるデータが出力データに決定

10

20

30

40

50

され、ステップ S 4 0 9 で、当該出力データが演算装置 1 0 0 から出力される。

【 0 0 6 5 】

なお、この図 4 のフローチャートによる処理は、演算装置 1 0 0 が平文データの暗号化を行う暗号化装置あるいは暗号化データの復号を行う復号装置の何れであっても適用可能である。すなわち、ラウンド演算回路 1 1 0 が暗号化の演算を行い、ラウンド検算回路 1 1 1 が対応する復号の演算を行う場合であっても、ラウンド演算回路 1 1 0 が復号の演算を行い、ラウンド検算回路 1 1 1 が対応する暗号化の演算を行う場合であっても、図 4 のフローチャートによる処理を適用することができる。またこの場合、鍵スケジュール部 1 0 1 の動作は、演算装置 1 0 0 が暗号化装置あるいは復号装置の何れの場合であっても同一である。

10

【 0 0 6 6 】

次に、検算を同種処理により行う場合について説明する。図 5 は、検算を同種処理により行う場合の、検算機能付き暗号化装置または復号装置の基本的な構成の例を示す。なお、検算を同種処理により行う場合でも、暗号化装置と復号装置は、同一の構成で実現可能であるので、以下では、特に記載のない限り、暗号化装置および復号装置を纏めて演算装置と呼ぶ。

【 0 0 6 7 】

図 5 に例示される演算装置 1 0 0 ' は、図 1 に例示した演算装置 1 0 0 と同様に、同じ演算処理を複数回繰り返し実行して、平文データの暗号化または暗号データの復号を行う。演算装置 1 0 0 ' は、図 1 に例示した演算装置と同様に、暗号化または復号に対する検算機能を有する。なお、図 5 において、上述の図 1 と共通する部分には同一の符号を付し、詳細な説明を省略する。

20

【 0 0 6 8 】

演算装置 1 0 0 ' は、鍵スケジュール部 1 0 1 とデータ攪拌部 1 0 2 ' とを有する。鍵スケジュール部 1 0 1 は、図 1 ~ 図 3 を用いて説明した異種処理の場合の例と全く同じ構成および動作を適用できるので、ここでの説明を省略する。

【 0 0 6 9 】

データ攪拌部 1 0 2 ' において、ラウンド検算回路 1 6 0 は、検算用拡大鍵レジスタ 1 2 2 から拡大鍵が供給されると共に、データレジスタ 1 1 2 に格納されるデータを入力として、ラウンド演算回路 1 1 0 と同一の演算を行う。すなわち、この演算装置 1 0 0 ' が暗号化装置として機能する場合には、ラウンド検算回路 1 6 0 は、検算用拡大鍵レジスタ 1 2 2 から供給される検算用拡大鍵を用いて、ラウンド演算回路 1 1 0 でなされる演算処理と同一の、所定の暗号化方式による演算を行う。

30

【 0 0 7 0 】

また、この演算装置 1 0 0 ' が復号装置として機能する場合にも、ラウンド検算回路 1 6 0 は、検算用拡大鍵レジスタ 1 2 2 から供給される検算用拡大鍵を用いて、ラウンド演算回路 1 1 0 でなされる演算処理と同一の、所定の暗号化方式による復号処理の演算を行う。

【 0 0 7 1 】

ラウンド検算回路 1 6 0 の検算結果は、比較回路 1 1 4 ' に供給される。比較回路 1 1 4 ' は、ラウンド検算回路 1 6 0 から供給された検算結果と、データレジスタ 1 1 2 に格納されるデータとを比較する。比較の結果、両者が一致すれば、比較回路 1 1 4 ' は、ラウンド演算回路 1 1 0 による演算処理が正しいと判断し、次のラウンドの演算を行うように信号選択部 1 1 5 を制御する。一方、比較の結果、両者が一致しなければ、比較回路 1 1 4 ' は、ラウンド演算回路 1 1 0 による演算処理にエラーが発生したと判断し、以降のラウンドの演算を停止するように信号選択部 1 1 5 を制御する。

40

【 0 0 7 2 】

図 6 は、検算を同種処理で行う場合の、データ攪拌部 1 0 2 ' による演算および検算処理を示す一例のフローチャートである。なお、図 5 に例示される処理は、暗号化方式または復号方式によって定められるラウンド回数が R 回 ($R > 2$) である場合の例である。現

50

在のラウンド数は、例えばデータ搅拌部 1 0 2 ' が備える図示されないカウンタによりカウントされる。

【 0 0 7 3 】

最初のステップ S 5 0 0 で、処理対象データが演算装置 1 0 0 ' に入力され、信号選択部 1 1 5 に供給される。また、図示しないが、鍵が演算装置 1 0 0 ' に入力され、拡大鍵生成回路 1 2 0 に供給される。拡大鍵生成回路 1 2 0 は、入力された鍵に対して上述した線形変換および非線形変換を施して拡大鍵を生成する。この拡大鍵が拡大鍵レジスタ 1 2 1 に格納される。

【 0 0 7 4 】

次のステップ S 5 0 1 で、信号選択部 1 1 5 は、処理対象データをデータレジスタ 1 1 2 および検算用データレジスタ 1 1 3 にそれぞれ格納する。そして、ラウンド演算回路 1 1 0 がデータレジスタ 1 1 2 に格納される処理対象データに対して、拡大鍵レジスタ 1 2 1 に格納される拡大鍵を用いて 1 ラウンド目の演算処理を施す。ラウンド演算回路 1 1 0 による演算結果が信号選択部 1 1 5 を介してデータレジスタ 1 1 2 に格納され、データレジスタ 1 1 2 が更新される。

【 0 0 7 5 】

鍵スケジュール部 1 0 1 において、拡大鍵レジスタ 1 2 1 に格納される拡大鍵が、検算用拡大鍵レジスタ 1 2 2 に検算用拡大鍵として格納される。そして、拡大鍵生成回路 1 2 0 は、拡大鍵レジスタ 1 2 1 に格納される拡大鍵を用いて新たな拡大鍵を生成する。生成された新たな拡大鍵は、拡大鍵レジスタ 1 2 1 に格納され、拡大鍵レジスタ 1 2 1 が更新される。

【 0 0 7 6 】

次のステップ S 5 0 2 で、ラウンド演算回路 1 1 0 は、データレジスタ 1 1 2 に格納されるデータを入力として、拡大鍵レジスタ 1 2 1 に格納される拡大鍵を用いて、2 ラウンド目の演算処理を行う。それと共に、ステップ S 5 0 2 で、ラウンド検算回路 1 6 0 は、検算用データレジスタ 1 1 3 に格納されるデータを入力として、検算用拡大鍵レジスタ 1 2 2 に格納される拡大鍵を用いて検算処理を行う。

【 0 0 7 7 】

ラウンド検算回路 1 6 0 で行われる検算処理は、ラウンド演算回路 1 1 0 で行われる演算処理と同一の処理である。一方、検算用拡大鍵レジスタ 1 2 2 に格納される検算用拡大鍵は、拡大鍵レジスタ 1 2 1 に格納される拡大鍵に対して 1 ラウンド前の状態の拡大鍵である。また、検算用データレジスタ 1 1 3 には、1 ラウンド前のデータが格納されている。したがって、ラウンド検算回路 1 6 0 での検算により、ラウンド演算回路 1 1 0 で 1 ラウンド前に行われた演算と同一の演算が行われることになる。ラウンド検算回路 1 6 0 による検算結果は、比較回路 1 1 4 ' に供給される。

【 0 0 7 8 】

次のステップ S 5 0 3 で、比較回路 1 1 4 ' は、ラウンド検算回路 1 6 0 から供給された検算結果と、データレジスタ 1 1 2 に格納されるデータとを比較して、両者が一致するか否かを判定する。この場合、データレジスタ 1 1 2 は、ステップ S 5 0 2 によるラウンド演算回路 1 1 0 による演算結果による更新が行われていないので、1 ラウンド目の演算結果が格納されていることになる。若し、一致しないと判定されたら、演算処理にエラーがあったとされ、一連の処理が終了される。一方、両者が一致すると判定されたら、処理はステップ S 5 0 4 に移行される。

【 0 0 7 9 】

ステップ S 5 0 4 で、信号選択部 1 1 5 は、データレジスタ 1 1 2 のデータを検算用データレジスタ 1 1 3 に格納し、検算用データレジスタ 1 1 3 を更新する。それと共に、ステップ S 5 0 4 で、上述のステップ S 5 0 2 で行われたラウンド演算回路 1 1 0 による演算結果が信号選択部 1 1 5 に供給される。信号選択部 1 1 5 は、供給された演算結果をデータレジスタ 1 1 2 に格納し、データレジスタ 1 1 2 を更新する。

【 0 0 8 0 】

10

20

30

40

50

また、鍵スケジュール部 101 において、拡大鍵レジスタ 121 に格納される拡大鍵が、検算用拡大鍵レジスタ 122 に検算用拡大鍵として格納される。また、拡大鍵生成回路 120 は、拡大鍵レジスタ 121 に格納される拡大鍵を用いた新たな拡大鍵を生成する。この新たな拡大鍵は、拡大鍵レジスタ 121 に格納され、拡大鍵レジスタ 121 が更新される。

【0081】

次のステップ S505 で、例えば図示されないカウンタにより、ラウンド演算回路 110 における演算処理が所定回数（この例では R - 1 回）を終了したか否かが判定される。若し、終了していないと判定されたら、処理がステップ S502 に戻され、次のラウンドの処理が行われる。

10

【0082】

一方、ステップ S505 で、ラウンド演算回路 110 における演算処理が所定回数を終了したと判定されたら、処理はステップ S506 に移行される。ステップ S506 では、ラウンド検算回路 160 は、検算用データレジスタ 113 に格納されるデータを入力として、検算用拡大鍵レジスタ 122 に格納される検算用拡大鍵を用いて検算処理を行う。検算処理の結果は、比較回路 114' に供給される。

【0083】

次のステップ S507 で、比較回路 114' は、ラウンド検算回路 160 から供給された検算結果と、データレジスタ 112 に格納されるデータとを比較して、両者が一致するかどうかを判定する。若し、一致しないと判定されたら、演算処理にエラーがあったとされ、一連の処理が終了される。一方、両者が一致すると判定されたら、処理はステップ S508 に移行される。

20

【0084】

ステップ S508 では、データレジスタ 112 に格納されるデータが出力データに決定され、ステップ S509 で、当該出力データが演算装置 100' から出力される。

【0085】

なお、この図 6 のフローチャートによる処理は、演算装置 100' が平文データの暗号化を行う暗号化装置あるいは暗号化データの復号を行う復号装置の何れであっても適用可能である。すなわち、ラウンド演算回路 110 およびラウンド検算回路 160 が暗号化の演算を行う場合であっても、ラウンド演算回路 110 およびラウンド検算回路 160 が復号の演算を行う場合であっても、図 6 のフローチャートによる処理を適用することができる。またこの場合、鍵スケジュール部 101 の動作は、演算装置 100' が暗号化装置あるいは復号装置の何れの場合であっても同一である。

30

【0086】

< 本実施の形態による検算機能付き演算装置 >

次に、本実施の形態による検算機能付き演算装置について説明する。上述した鍵スケジュール部 101 の動作と、図 4 および図 6 のフローチャートを用いて説明したデータ攪拌部 102（またはデータ攪拌部 102'）の動作から分かるように、ラウンド演算回路 110 における演算処理と、ラウンド検算回路 111（またはラウンド検算回路 160）における検算処理は、1 ラウンド分ずれて実行される。そのため、演算装置 100（または演算装置 100'）は、2 ラウンド分の拡大鍵をレジスタに保持する必要がある。

40

【0087】

なお、図 4 および図 6 を用いて既に説明したように、検算を異種処理で行う演算装置 100 と、同種処理で行う演算装置 100' とでは、演算処理と検算処理とが互いに対応するタイミングで行われる。そのため、煩雑さを避けるため、以下では、特に記載のない限り、演算装置 100 および演算装置 100' について、演算装置 100 で代表させて説明する。

【0088】

図 7 を用いて、演算処理と検算処理との関係についてより具体的に説明する。まず、1 ラウンド目の処理では、ラウンド演算回路 110 において、1 段目の拡大鍵を用いて 1 ラ

50

ウンド目の演算処理が行われる。次に、2ラウンド目の処理では、ラウンド演算回路110において、2段目の拡大鍵を用いて2ラウンド目の演算処理が行われると共に、ラウンド検算回路111において、1段目の拡大鍵を用いて1ラウンド目の演算処理結果に対して検算処理が行われる。すなわち、2ラウンド目の処理では、演算装置100は、検算用の1段目の拡大鍵と、演算用の2段目の拡大鍵とを保持している必要がある。

【0089】

3ラウンド目の処理では、ラウンド演算回路110において3段目の拡大鍵を用いて3ラウンド目の演算処理が行われると共に、ラウンド検算回路111において、2段目の拡大鍵を用いて2ラウンド目の演算結果に対して検算処理が行われる。すなわち、3ラウンド目の処理では、演算装置100は、検算用の2段目の拡大鍵と、演算用の3段目の拡大鍵とを保持している必要がある。

10

【0090】

以降、同様にして、 n ラウンド目の処理（図示しない）では、ラウンド演算回路110において n ラウンド目の拡大鍵を用いて n ラウンド目の演算処理が行われると共に、ラウンド検算回路111において、検算用の $n-1$ 段目の拡大鍵を用いて $n-1$ ラウンド目の検算処理が行われる。このように、ラウンド演算回路110およびラウンド検算回路111では、1ラウンド分ずれた拡大鍵を用いてそれぞれ演算および検算が行われる。

【0091】

最終ラウンドの N ラウンド目の処理では、ラウンド演算回路110において N ラウンド目の拡大鍵を用いて N ラウンド目の演算処理が行われると共に、ラウンド検算回路111において、 $N-1$ 段目の拡大鍵を用いて $N-1$ ラウンド目の検算処理が行われる。そして、最終的に、ラウンド検算回路111において、 N ラウンド目の演算結果に対して N 段目の拡大鍵を用いて検算処理を行い、検算結果が正しければ、 N ラウンド目の演算結果が正しい暗号化データまたは平文データとして演算装置100から出力される。

20

【0092】

このように、演算装置100は、1ラウンド目および最終ラウンドの N ラウンド目を除いて、各ラウンド毎に2の拡大鍵をレジスタに保持する必要がある。

【0093】

本実施の形態では、図1または図5に例示される演算装置100または演算装置100'の鍵スケジュール部101に対して、拡大鍵生成回路120が有する線形変換部200の逆の処理を行う線形変換回路を追加する。これにより、拡大鍵を保持するレジスタの容量を削減している。

30

【0094】

図8は、本実施の形態による、線形変換回路が追加された鍵スケジュール部140の一例の構成を示す。この本実施の形態による鍵スケジュール部140は、拡大鍵生成回路120の構成、ならびに、拡大鍵生成回路120と拡大鍵レジスタ121との接続は、図3を用いて説明した構成をそのまま適用できる。なお、図8において、上述した図3を共通する部分には同一の符号を付し、詳細な説明を省略する。

【0095】

$n-1$ ラウンド目の拡大鍵が4分割された各値 $K_{(n-1)_0}$ 、値 $K_{(n-1)_1}$ 、値 $K_{(n-1)_2}$ および値 $K_{(n-1)_3}$ が、拡大鍵生成回路120の入力端212A、212B、212Cおよび212Dにそれぞれ入力され、拡大鍵の生成処理が行われる。処理の結果、新たな拡大鍵の各値 K_{n_0} 、値 K_{n_1} 、値 K_{n_2} および値 K_{n_3} が生成され、拡大鍵レジスタ121の領域121A、121B、121Cおよび121Dにそれぞれ格納される。

40

【0096】

図8において、拡大鍵レジスタ121から拡大鍵生成回路120の入力端212A、212B、212Cおよび212Dに遡った演算を行うことができれば、 $n-1$ ラウンド目の演算が可能となる。これにより、 n ラウンド目において、 $n-1$ ラウンド目の拡大鍵の全てを保持していなくても、 $n-1$ ラウンド目の拡大鍵を検算用拡大鍵として用いた検算処理を行うことができるようになる。

50

【 0 0 9 7 】

そこで、本実施の形態では、鍵スケジュール部 1 0 1 に対して、拡大鍵レジスタ 1 2 1 に格納される各値 K_{n_0} 、値 K_{n_1} 、値 K_{n_2} および値 K_{n_3} を前段の値に復元可能な回路を設ける。このとき、この回路として、回路規模の小さい可逆演算回路が選択される。

【 0 0 9 8 】

より具体的には、図 8 に例示されるように、排他的論理和回路 1 5 2 A、1 5 2 B および 1 5 2 C を有する線形変換回路 1 5 0 を設ける。そして、拡大鍵レジスタ 1 2 1 の領域 1 2 1 A、1 2 1 B、1 2 1 C および 1 2 1 D に格納される各値 K_{n_0} 、値 K_{n_1} 、値 K_{n_2} および値 K_{n_3} を、排他的論理和回路 1 5 2 A、1 5 2 B および 1 5 2 C の各入力端にそれぞれ入力する。

10

【 0 0 9 9 】

より詳細には、排他的論理和回路 1 5 2 A の一方および他方の入力端に、拡大鍵レジスタ 1 2 1 の領域 1 2 1 A に格納される値 K_{n_0} と、領域 1 2 1 B に格納される値 K_{n_1} とがそれぞれ入力される。また、排他的論理和回路 1 5 2 B の一方および他方の入力端に、拡大鍵レジスタ 1 2 1 の領域 1 2 1 B に格納される値 K_{n_1} と、領域 1 2 1 C に格納される値 K_{n_2} とがそれぞれ入力される。さらに、排他的論理和回路 1 5 2 C の一方および他方の入力端に、拡大鍵レジスタ 1 2 1 の領域 1 2 1 C に格納される値 K_{n_2} と、領域 1 2 1 D に格納される値 K_{n_3} とがそれぞれ入力される。

【 0 1 0 0 】

ここで、図 8 の構成から、領域 1 2 1 B に格納される値 K_{n_1} は、領域 1 2 1 A に格納される値 K_{n_0} と入力端 2 1 2 B に入力された値 $K_{(n-1)_1}$ との排他的論理和と見做すことができる。したがって、排他的論理和の性質から、値 K_{n_1} と値 K_{n_0} との排他的論理和を取ること、入力端 2 1 2 B に入力された値 $K_{(n-1)_1}$ を得ることができる。

20

【 0 1 0 1 】

領域 1 2 1 C に格納される値 K_{n_2} および領域 1 2 1 D に格納される値 K_{n_3} についても同様である。領域 1 2 1 C に格納される値 K_{n_2} は、領域 1 2 1 B に格納される値 K_{n_1} と入力端 2 1 2 C に入力された値 $K_{(n-1)_2}$ との排他的論理和と見做すことができ、値 K_{n_2} と値 K_{n_1} との排他的論理和を取ること、入力端 2 1 2 C に入力された値 $K_{(n-1)_2}$ を得ることができる。また、領域 1 2 1 D に格納される値 K_{n_3} は、領域 1 2 1 C に格納される値 K_{n_2} と入力端 2 1 2 D に入力された値 $K_{(n-1)_3}$ との排他的論理和と見做すことができ、値 K_{n_3} と値 K_{n_2} との排他的論理和を取ること、入力端 2 1 2 D に入力された値 $K_{(n-1)_3}$ を得ることができる。

30

【 0 1 0 2 】

このように、 $n - 1$ ラウンド目の拡大鍵を構成する値 $K_{(n-1)_1}$ 、値 $K_{(n-1)_2}$ および値 $K_{(n-1)_3}$ については、拡大鍵レジスタ 1 2 1 の各領域 1 2 1 A ~ 1 2 1 D に格納される n ラウンド目の拡大鍵の各値 K_{n_0} 、値 K_{n_1} 、値 K_{n_2} および値 K_{n_3} に対して排他的論理和を取ること、得ることができる。

【 0 1 0 3 】

一方、入力端 2 1 2 A に入力された値 $K_{(n-1)_0}$ は、非線形回路 2 1 0 による非線形変換が含まれた演算が行われる。この場合、拡大鍵レジスタ 1 2 1 に格納される各値から値 $K_{(n-1)_0}$ を求めるためには、非線形回路 2 1 0 の逆変換を行うための回路を設ける必要がある。非線形回路 2 1 0 の逆変換を行う回路は、非線形回路 2 1 0 と同等の構成となり、回路規模も同等となるため、本実施の形態の主旨にそぐわない。

40

【 0 1 0 4 】

そこで、本実施の形態では、検算用拡大鍵レジスタ 1 5 1 を設けて、非線形回路 2 1 0 の変換結果に対して直接的に線形変換を行う排他的論理和回路 2 1 1 A の入力のうち一方に、当該検算用拡大鍵レジスタ 1 5 1 を接続する。図 8 の例では、検算用拡大鍵レジスタ 1 5 1 を、排他的論理和回路 2 1 1 A の一方の入力端すなわち入力端 2 1 2 A に接続する。そして、 $n - 1$ ラウンド目に入力端 2 1 2 A に入力された値 $K_{(n-1)_0}$ を、この検算用拡大鍵レジスタ 1 5 1 に格納する。したがって、検算用拡大鍵レジスタ 1 5 1 は、値 $K_{(n$

50

-1)_0が格納可能なだけの容量を有すればよい。この例では、検算用拡大鍵レジスタ151は、拡大鍵レジスタ121の1/4の容量があればよいことになる。

【0105】

nラウンド目に、この検算用拡大鍵レジスタ151に格納される値 $K_{(n-1)}_0$ と、線形変換回路150の排他的論理和回路152A~152Cそれぞれの出力である値 $K_{(n-1)}_1$ 、値 $K_{(n-1)}_2$ および値 $K_{(n-1)}_3$ とをビット結合して、値 $K_{(n-1)}$ であるn-ラウンド目の拡大鍵すなわちnラウンド目の検算用拡大鍵が生成される。

【0106】

なお、図8では、検算用拡大鍵レジスタ151が拡大鍵生成回路120の入力側に接続されるように説明したが、これは、検算用拡大鍵レジスタ151が拡大鍵レジスタ121における領域121Aに対して接続されることと等価である。この場合、例えば、拡大鍵レジスタ121から拡大鍵が読み出されるタイミングで、拡大鍵レジスタ121の領域121Aのデータが検算用拡大鍵レジスタ151に格納され、検算用拡大鍵レジスタ151が更新される。

【0107】

図9は、図8に例示した本実施の形態による鍵スケジュール部140を、上述した図1に例示される演算装置100に対して鍵スケジュール部101に代えて適用させた例を示す。なお、図9において、上述した図1と共通する部分には同一の符号を付し、詳細な説明を省略する。

【0108】

図9に例示される演算装置130は、データ搅拌部102と鍵スケジュール部140とを有する。なお、鍵スケジュール部140において、線形変換回路150および検算用拡大鍵レジスタ151を纏めて鍵出力部170と呼ぶ。すなわち、鍵出力部170は、検算用拡大鍵レジスタ151に格納される値 $K_{(n-1)}_0$ と、線形変換回路150の出力である値 $K_{(n-1)}_1$ 、値 $K_{(n-1)}_2$ および値 $K_{(n-1)}_3$ とをビット結合して、検算用拡大鍵として出力する。

【0109】

データ搅拌部102のラウンド演算回路110は、鍵スケジュール部140の拡大鍵レジスタ121からnラウンド目の拡大鍵を読み出して1ラウンド分の演算処理を行う。また、ラウンド検算回路111は、検算用拡大鍵レジスタ151に格納される値 $K_{(n-1)}_0$ と、線形変換回路150の出力である値 $K_{(n-1)}_1$ 、値 $K_{(n-1)}_2$ および値 $K_{(n-1)}_3$ とがビット結合された値 $K_{(n-1)}$ を、nラウンド目の検算用拡大鍵として用いて検算処理を行う。

【0110】

データ搅拌部102は、これら拡大鍵レジスタ121から読み出した拡大鍵と、検算用拡大鍵レジスタ151および線形変換回路150から供給される検算用拡大鍵とを用いて、図4のフローチャートを用いて説明した処理により、演算処理および検算処理を行う。

【0111】

上述では、演算装置130が、暗号化処理または復号処理の演算に対する検算を異種処理で行う例について説明したが、これはこの例に限定されるものではない。すなわち、本実施の形態は、暗号化処理また復号処理の演算に対する検算を同種処理で行う場合にも、同様に適用することができる。これは、検算を異種処理により行う図1の構成と、検算を同種処理により行う図5の構成とで鍵スケジュール部101の構成が共通していることから明らかである。

【0112】

このように、本実施の形態によれば、検算用拡大鍵レジスタ151は、拡大鍵の一部分を格納可能な容量を有すればよく、図1および図5を用いて説明したような、拡大鍵レジスタ121と同じ容量の検算用拡大鍵レジスタ122を持つ場合に比べて、遙かに回路規模を小さくすることができる。

【0113】

10

20

30

40

50

なお、本実施の形態によれば、線形変換回路 150 が新たに追加されているが、この線形変換回路 150 は高々 3 の排他的論理和回路 152 A、152 B および 152 C で構成されるものである。周知のように、排他的論理和回路は、非常に小規模な構成で実現され、検算用拡大鍵レジスタの容量が削減された効果を相殺するようなものではない。

【0114】

< 本実施の形態の第 1 の変形例 >

図 10 は、本実施の形態の第 1 の変形例による鍵スケジュール部 141 の一例の構成を示す。なお、図 10 において、上述した図 8 と共通する部分には同一の符号を付し、詳細な説明を省略する。本実施の形態の第 1 の変形例においては、検算用拡大鍵レジスタ 151 を、非線形回路 210 の変換結果に対して直接的に線形変換を行う排他的論理和回路 211 A の他方の入力端、すなわち、非線形変換回路 210 の出力に接続する。

10

【0115】

ここで、拡大鍵生成回路 120 では、非線形変換回路 210 の出力と入力端 212 A に入力された $n-1$ ラウンド目の拡大鍵における値 $K_{(n-1)_0}$ との排他的論理和を取ること、拡大鍵における値 K_{n_0} を生成している。したがって、検算用拡大鍵レジスタ 151 に格納されるデータを 1 ラウンド前の状態に戻すには、当該データに対して同等の処理を施す必要がある。

【0116】

そこで、本実施の形態の第 1 の変形例における線形変換回路 150' は、上述の実施の形態による線形変換回路 150 に対して排他的論理和回路 154 をさらに設けた構成とする。そして、排他的論理和回路 154 により、検算用拡大鍵レジスタ 151 に保持されるデータと、拡大鍵レジスタ 121 の領域 121 A に格納される値 K_{n_0} との排他的論理和を取る。これにより、拡大鍵生成回路 120 内の排他的論理和回路 211 A と同等の処理を行うことができ、排他的論理和回路 154 から、値 K_{n_0} が 1 ラウンド分戻された値 $K_{(n-1)_0}$ が出力される。

20

【0117】

したがって、 n ラウンド目に、この検算用拡大鍵レジスタ 151 に格納される値 $K_{(n-1)_0}$ と、線形変換回路 150 の排他的論理和回路 152 A ~ 152 C それぞれの出力である値 $K_{(n-1)_1}$ 、値 $K_{(n-1)_2}$ および値 $K_{(n-1)_3}$ とをビット結合して、値 $K_{(n-1)}$ である $n-1$ ラウンド目の拡大鍵すなわち n ラウンド目の検算用拡大鍵が生成される。

30

【0118】

このように、本第 1 の実施の形態の第 1 の変形例においても、検算用拡大鍵レジスタ 151 は、非線形変換回路 210 の出力が格納可能なだけの容量を有すればよいことになる。この場合も、上述と同様に、検算用拡大鍵レジスタ 151 は、拡大鍵レジスタ 121 の $1/4$ の容量があればよい。

【0119】

本実施の形態の第 1 の変形例によれば、検算用拡大鍵レジスタ 151 にデータが格納されるタイミングが、拡大鍵レジスタ 121 の各領域 121 A、121 B、121 C および 121 D に値 K_{n_0} 、値 K_{n_1} 、値 K_{n_2} および値 K_{n_3} がそれぞれ格納されるタイミングと一致している。そのため、拡大鍵の各値 K_{n_0} 、値 K_{n_1} 、値 K_{n_2} および値 K_{n_3} が線形変換回路 150' から出力されるタイミングの同時性の点で、上述の実施の形態による図 8 の構成に対して有利である。

40

【0120】

本実施の形態の第 1 の変形例による鍵スケジュール部 141 も、 n ラウンド目の拡大鍵と $n-1$ ラウンド目の検算用拡大鍵とを同時に得ることができるため、上述した実施の形態による鍵スケジュール部 140 と同様に、図 1 に例示される演算装置 100 における鍵スケジュール部 101 に代えて適用可能である。勿論、本実施の形態の第 1 の変形例による鍵スケジュール部 141 は、暗号化処理また復号処理の演算に対する検算を同種処理で行う場合にも、同様に適用することができる。

【0121】

50

< 本実施の形態の第 2 の変形例 >

次に、本実施の形態の第 2 の変形例について説明する。上述では、拡大鍵生成回路 1 2 0 における線形変換を、排他的論理和回路を用いて行っているが、これはこの例に限定されない。例えば、拡大鍵生成回路において、当該線形変換を他の構成で実現した場合であっても、本実施の形態を適用することができる。

【 0 1 2 2 】

図 1 1 は、本実施の形態の第 2 の変形例による鍵スケジュール部 1 4 2 の一例の構成を示す。この鍵スケジュール部 1 4 2 は、拡大鍵生成回路 1 2 0 " における線形変換を、加算回路とビットシフト回路とを用いて実現した例である。なお、図 1 1 において、上述した図 8 と共通する部分には同一の符号を付し、詳細な説明を省略する。

10

【 0 1 2 3 】

すなわち、拡大鍵生成回路 1 2 0 " に対し、 $n - 1$ ラウンド目の拡大鍵を 4 分割した各値 $K_{(n-1)_0}$ 、値 $K_{(n-1)_1}$ 、値 $K_{(n-1)_2}$ および値 $K_{(n-1)_3}$ が、入力端 2 1 2 A、2 1 2 B、2 1 2 C および 2 1 2 D を介して排他的論理和回路 2 2 0 A、加算回路 2 2 1 A、排他的論理和回路 2 2 0 B および加算回路 2 2 1 B それぞれの一方の入力端に入力される。また、値 $K_{(n-1)_3}$ が非線形変換回路 2 1 0 に入力される。値 $K_{(n-1)_3}$ は、非線形変換回路 2 1 0 で非線形変換されて排他的論理和回路 2 2 0 A の他方の入力端に入力される。

【 0 1 2 4 】

排他的論理和回路 2 2 0 A は、一方の入力端に入力された値 $K_{(n-1)_0}$ と、他方の入力端に入力された、値 $K_{(n-1)_3}$ が非線形変換されたデータとの排他的論理和を取り、値 K_n_0 を出力する。この値 K_n_0 は、拡大鍵レジスタ 1 2 1 の領域 1 2 1 A に格納されると共に、加算回路 2 2 1 A の他方の入力端に入力される。

20

【 0 1 2 5 】

加算回路 2 2 1 A は、一方の入力端に入力された値 $K_{(n-1)_1}$ と、他方の入力端に入力された値 K_n_0 とを加算し、値 K_n_1 を出力する。この値 K_n_1 は、拡大鍵レジスタ 1 2 1 の領域 1 2 1 B に格納されると共に、ビットシフト回路 2 2 2 で左ビットシフトされて排他的論理和回路 2 2 0 B の他方の入力端に入力される。排他的論理和回路 2 2 0 B は、一方の入力端に入力された値 $K_{(n-1)_2}$ と、他方の入力端に入力された値 K_n_1 との排他的論理和を取り、値 K_n_2 を出力する。この値 K_n_2 は、拡大鍵レジスタ 1 2 1 の領域 1 2 1 C に格納されると共に、加算回路 2 2 1 B の他方の入力端に入力される。加算回路 2 2 1 B は、一方の入力端に入力された値 $K_{(n-1)_3}$ と、他方の入力端に入力された値 K_n_2 とを加算し、値 K_n_3 を出力する。この値 K_n_3 は、拡大鍵レジスタ 1 2 1 の領域 1 2 1 D に格納される。

30

【 0 1 2 6 】

ここで、図 1 1 の構成から、領域 1 2 1 B に格納される値 K_n_1 は、領域 1 2 1 A に格納される値 K_n_0 と入力端 2 1 2 B に入力された値 $K_{(n-1)_1}$ とを加算したものと見做すことができる。そのため、値 K_n_1 から値 K_n_0 を減ずることで、入力端 2 1 2 B に入力された値 $K_{(n-1)_1}$ を得ることができる。

【 0 1 2 7 】

領域 1 2 1 C に格納される値 K_n_2 は、領域 1 2 1 B に格納される値 K_n_1 と入力端 2 1 2 C に入力された値 $K_{(n-1)_2}$ との排他的論理和と見做すことができる。そのため、値 K_n_2 と値 K_n_1 との排他的論理和を取ることで、入力端 2 1 2 C に入力された値 $K_{(n-1)_2}$ を得ることができる。同様に、また、領域 1 2 1 D に格納される値 K_n_3 は、領域 1 2 1 C に格納される値 K_n_2 と入力端 2 1 2 D に入力された値 $K_{(n-1)_3}$ とを加算したものと見做すことができる。そのため、値 K_n_3 から値 K_n_2 を減ずることで、入力端 2 1 2 D に入力された値 $K_{(n-1)_3}$ を得ることができる。

40

【 0 1 2 8 】

したがって、本実施の形態の第 2 の変形例では、拡大鍵レジスタ 1 2 1 に格納される拡大鍵を 1 ラウンド分戻すための線形変換回路 1 5 0 " を、減算回路 1 5 5 A、右ビットシフトを行うビットシフト回路 2 3 0、排他的論理和回路 1 5 6 および減算回路 1 5 5 B を

50

順次接続して構成する。

【 0 1 2 9 】

このような構成において、減算回路 1 5 5 A の減算入力端に拡大鍵レジスタ 1 2 1 の領域 1 2 1 A に格納される値 K_n_0 を入力し、領域 1 2 1 B に格納される値 K_n_1 を減算回路 1 5 5 A の被減算入力端に入力する。減算回路 1 5 5 A で、値 K_n_1 から値 K_n_0 を減じて $n - 1$ ラウンド目の拡大鍵を構成する値 $K_{(n-1)}_1$ を得る。また、排他的論理和回路 1 5 6 の一方の入力端に、拡大鍵レジスタ 1 2 1 の領域 1 2 1 B に格納される値 K_n_1 をビットシフト回路 2 3 0 で右ビットシフトさせて入力し、領域 1 2 1 C に格納される値 K_n_2 を排他的論理和回路 1 5 6 の他方の入力端に入力する。排他的論理和回路 1 5 6 で、値 K_n_1 と値 K_n_2 との排他的論理和を取って、 $n - 1$ ラウンド目の拡大鍵を構成する値 $K_{(n-1)}_2$ を得る。さらに、減算回路 1 5 5 B の減算入力端に拡大鍵レジスタ 1 2 1 の領域 1 2 1 C に格納される値 K_n_2 を入力し、領域 1 2 1 D に格納される値 K_n_3 を減算回路 1 5 5 B の被減算入力端に入力する。減算回路 1 5 5 B で、値 K_n_1 から値 K_n_0 を減じて $n - 1$ ラウンド目の拡大鍵を構成する値 $K_{(n-1)}_3$ を得る。

【 0 1 3 0 】

このように、 $n - 1$ ラウンド目の拡大鍵を構成する値 $K_{(n-1)}_1$ 、値 $K_{(n-1)}_2$ および値 $K_{(n-1)}_3$ については、拡大鍵レジスタ 1 2 1 の各領域 1 2 1 A ~ 1 2 1 D に格納される n ラウンド目の拡大鍵の各値 K_n_0 、値 K_n_1 、値 K_n_2 および値 K_n_3 に対して減算処理および排他的論理和処理を行うことで得ることができる。

【 0 1 3 1 】

一方、入力端 2 1 2 A に入力された値 $K_{(n-1)}_0$ は、非線形回路 2 1 0 による非線形変換が含まれた演算が行われる。そのため、上述した実施の形態と同様にして、 $n - 1$ ラウンド目に入力端 2 1 2 A に入力された値 $K_{(n-1)}_0$ を、この検算用拡大鍵レジスタ 1 5 1 に格納する。検算用拡大鍵レジスタ 1 5 1 は、値 $K_{(n-1)}_0$ が格納可能なだけの容量、すなわち拡大鍵レジスタ 1 2 1 の $1 / 4$ の容量があればよい。

【 0 1 3 2 】

n ラウンド目に、この検算用拡大鍵レジスタ 1 5 1 に格納される値 $K_{(n-1)}_0$ と、線形変換回路 1 5 0 " の減算回路 1 5 5 A、排他的論理和回路 1 5 6 および減算回路 1 5 5 B それぞれの出力である値 $K_{(n-1)}_1$ 、値 $K_{(n-1)}_2$ および値 $K_{(n-1)}_3$ とをビット結合して、値 $K_{(n-1)}$ である $n -$ ラウンド目の拡大鍵すなわち n ラウンド目の検算用拡大鍵が生成される。

【 0 1 3 3 】

このように、拡大鍵生成回路 1 2 0 " 内で行われる線形変換を、排他的論理和以外の手段、例えば加算およびビットシフトを用いて行った場合でも、検算用拡大鍵レジスタの容量を削減することができる。

【 0 1 3 4 】

なお、図 1 1 の例では、検算用拡大鍵レジスタ 1 5 1 を拡大鍵生成回路 1 2 0 " の入力端 2 1 2 A に対して接続しているが、これはこの例に限定されない。例えば、図 1 0 を用いて説明した実施の形態の第 1 の変形例の如く、非線形変換回路 2 1 0 の出力に対して検算用拡大鍵レジスタ 1 5 1 を接続する構成とすることも可能である。この場合には、図 1 0 と同様に、検算用拡大鍵レジスタ 1 5 1 に格納されるデータと、領域 1 2 1 A に格納される値 K_n_0 との排他的論理和を取ることで、出力すべき値 $K_{(n-1)}_0$ を得る。

【 0 1 3 5 】

本実施の形態の第 2 の変形例による鍵スケジュール部 1 4 2 も、 n ラウンド目の拡大鍵と $n - 1$ ラウンド目の検算用拡大鍵とを同時に得ることができるため、上述した実施の形態による鍵スケジュール部 1 4 0 と同様に、図 1 に例示される演算装置 1 0 0 における鍵スケジュール部 1 0 1 に代えて適用可能である。勿論、本実施の形態の第 2 の変形例による鍵スケジュール部 1 4 2 は、暗号化処理また復号処理の演算に対する検算を同種処理で行う場合にも、同様に適用することができる。

【 0 1 3 6 】

10

20

30

40

50

< 本実施の形態の第 3 の変形例 >

次に、本実施の形態の第 3 の変形例について説明する。上述の実施の形態では、拡大鍵生成回路 120 における線形変換を、排他的論理和回路を用いて行っているが、当該線形変換を、他の演算回路、例えば加算回路、減算回路、ビットシフト回路のうち 1 を用いて行うことも考えられる。

【0137】

線形変換を加算回路により行う場合、図 8 の拡大鍵生成回路 120 における排他的論理和回路 211A、211B、211C および 211D を、それぞれ加算回路に置き換える。この場合には、線形変換回路 150 における排他的論理和回路 152A、152B および 152C を、それぞれ減算回路に置き換えればよいことになる。

10

【0138】

線形変換を減算回路により行う場合、図 8 の拡大鍵生成回路 120 における排他的論理和回路 211A、211B、211C および 211D を、それぞれ減算回路に置き換える。この場合には、線形変換回路 150 における排他的論理和回路 152A、152B および 152C を、それぞれ加算回路に置き換えればよいことになる。

【0139】

拡大鍵生成回路 120 における線形変換を、ビットシフト回路のみを用いて行うことも可能である。この場合には、線形変換回路 150 では、拡大鍵生成回路 120 で用いられたビットシフト回路と逆向きのビットシフトを行うビットシフト回路を、拡大鍵生成回路 120 のビットシフト回路と対応する位置に設ける。

20

【符号の説明】


【0140】

100, 100' 演算装置
 101 鍵スケジュール部
 102, 102' データ攪拌部
 110 ラウンド演算回路
 111, 160 ラウンド検算回路
 112 データレジスタ
 113 検算用データレジスタ
 114, 114' 比較回路
 115 信号選択部
 120 拡大鍵生成回路
 121 拡大鍵レジスタ
 122 検算用拡大鍵レジスタ
 150, 150', 150" 線形変換回路
 151 検算用拡大鍵レジスタ
 152A, 152B, 152C 排他的論理和回路
 170 鍵出力部
 210 非線形回路
 211A, 211B, 211C, 211D 排他的論理和回路
 212A, 212B, 212C, 212D 入力端


30

40


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】



【図 10】



【図 11】



【 国際調査報告 】

INTERNATIONAL SEARCH REPORT		International application No. PCT/JP2009/066536
A. CLASSIFICATION OF SUBJECT MATTER H04L9/06 (2006.01) i According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) H04L9/06 Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2009 Kokai Jitsuyo Shinan Koho 1971-2009 Toroku Jitsuyo Shinan Koho 1994-2009 Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) JSTPlus/JMEDPlus/JST7580 (JDreamII)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 8-30195 A (Nippon Telegraph And Telephone Corp.), 02 February 1996 (02.02.1996), paragraphs [0014] to [0018]; fig. 1 (Family: none)	1-5
A	JP 10-154976 A (Toshiba Corp.), 09 June 1998 (09.06.1998), paragraphs [0070] to [0085]; fig. 10 to 12 (Family: none)	1-5
A	JP 2005-503069 A (ST Microelectronics S.A.), 27 January 2005 (27.01.2005), paragraphs [0032] to [0047]; fig. 1, 2 & US 2005/0021990 A1 & EP 1423937 A & WO 2003/024017 A2	1-5
☒ Further documents are listed in the continuation of Box C. ☐ See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family		
Date of the actual completion of the international search 26 October, 2009 (26.10.09)		Date of mailing of the international search report 02 November, 2009 (02.11.09)
Name and mailing address of the ISA/ Japanese Patent Office		Authorized officer Telephone No.
Facsimile No.		

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2009/066536

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2005-522912 A (Oberthur Card Systems S.A.), 28 July 2005 (28.07.2005), paragraphs [0009] to [0030]; fig. 1 to 3 & US 2006/0104438 A1 & EP 1493242 A & WO 2003/085881 A1	1-5

国際調査報告		国際出願番号 PCT/J P 2 0 0 9 / 0 6 6 5 3 6	
A. 発明の属する分野の分類（国際特許分類（IPC）） Int.Cl. H04L9/06(2006.01)i			
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（IPC）） Int.Cl. H04L9/06			
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2009年 日本国実用新案登録公報 1996-2009年 日本国登録実用新案公報 1994-2009年			
国際調査で使用する電子データベース（データベースの名称、調査に使用した用語） JSTPlus/JMEDPlus/JST7580(JDreamII)			
C. 関連すると認められる文献			
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号	
A	JP 8-30195 A（日本電信電話株式会社）1996.02.02, 段落【0014】-【0018】、【図1】（ファミリーなし）	1-5	
A	JP 10-154976 A（株式会社東芝）1998.06.09, 段落【0070】-【0085】、【図10】-【図12】（ファミリーなし）	1-5	
☒ C欄の続きにも文献が列挙されている。 ☐ パテントファミリーに関する別紙を参照。			
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） 「O」口頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」同一パテントファミリー文献			
国際調査を完了した日 26.10.2009		国際調査報告の発送日 02.11.2009	
国際調査機関の名称及びあて先 日本国特許庁（ISA/J P） 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号		特許庁審査官（権限のある職員） 松平 英 電話番号 03-3581-1101 内線 3546	5 S 3 1 4 6

国際調査報告		国際出願番号 PCT/J P 2 0 0 9 / 0 6 6 5 3 6
C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2005-503069 A (エステーマイクロエレクトロニクス ソシエテ ア ノニム) 2005. 01. 27, 段落【0032】－【0047】、【図1】、【図2】 & US 2005/0021990 A1 & EP 1423937 A & WO 2003/024017 A2	1－5
A	JP 2005-522912 A (オベルトゥール カード システムズ ソシエテ アノニム) 2005. 07. 28, 段落【0009】－【0030】、【図1】－【図3】 & US 2006/0104438 A1 & EP 1493242 A & WO 2003/085881 A1	1－5

フロントページの続き

(72)発明者 新保 淳

東京都港区芝浦一丁目 1 番 1 号 株式会社東芝内

Fターム(参考) 5J104 AA16 AA18 AA32 EA04 JA03 NA37

(注) この公表は、国際事務局(WIPO)により国際公開された公報を基に作成したものである。なおこの公表に係る日本語特許出願(日本語実用新案登録出願)の国際公開の効果は、特許法第184条の10第1項(実用新案法第48条の13第2項)により生ずるものであり、本掲載とは関係ありません。