

(19)日本国特許庁(JP)

(12)特許公報(B2)

(11)特許番号

特許第7097713号

(P7097713)

(45)発行日 令和4年7月8日(2022.7.8)

(24)登録日 令和4年6月30日(2022.6.30)

(51)国際特許分類

F I

H 0 1 L 21/768(2006.01)

H 0 1 L 21/90

D

H 0 1 L 23/522(2006.01)

請求項の数 17 外国語出願 (全12頁)

(21)出願番号	特願2018-23873(P2018-23873)	(73)特許権者	000219967
(22)出願日	平成30年2月14日(2018.2.14)		東京エレクトロン株式会社
(65)公開番号	特開2018-133568(P2018-133568 A)		東京都港区赤坂五丁目3番1号
(43)公開日	平成30年8月23日(2018.8.23)	(74)代理人	100107766
審査請求日	令和3年2月12日(2021.2.12)		弁理士 伊東 忠重
(31)優先権主張番号	62/458,858	(74)代理人	100070150
(32)優先日	平成29年2月14日(2017.2.14)		弁理士 伊東 忠彦
(33)優先権主張国・地域又は機関	米国(US)	(74)代理人	100091214
			弁理士 大貫 進介
		(72)発明者	カンダバラ エヌ・タビリー
			アメリカ合衆国 ニューヨーク州 1 2 2
			0 3 オールバニー フラー ロード 2 5
			5 スイート 2 4 4 ナノファブ 3 0 0
			サウス
		(72)発明者	サンチョル ハン

最終頁に続く

(54)【発明の名称】 選択的なS i O₂堆積を用いた自己整合コンタクトの形成方法

(57)【特許請求の範囲】

【請求項1】

基板処理方法であって、
誘電体層面及び金属含有面を含む平坦化した基板を提供するステップと、
前記誘電体表面を水酸基によって終端処理するステップと、
前記終端処理するステップの後に、前記誘電体層面を金属含有触媒層でコーティングする
ステップと、
前記平坦化した基板を、S i O₂層を前記誘電体層面上の前記金属含有触媒層上に選択的
に堆積するシラノールガスを含むプロセスガスにある期間中、露出するステップと、
を含み、前記平坦化した基板を、前記シラノールガスを含む前記プロセスガスに露出する
前記ステップは、酸化及び加水分解剤なしで、約150 以下の基板温度で実行される、
方法。

【請求項2】

エッチング停止層を前記S i O₂層上及び前記金属含有面上に堆積するステップをさらに
含む、
請求項1に記載の方法。

【請求項3】

層間絶縁層を前記平坦化した基板上に堆積するステップと、
凹型フィーチャを前記層間絶縁層内でエッチングし、前記金属含有面より上の前記エッチ
ング停止層で停止するステップと、

前記凹型フィーチャを金属で充填するステップと、
をさらに含む、
請求項 2 に記載の方法。

【請求項 4】

前記エッチング停止層は、 Al_2O_3 を含む、
請求項 2 に記載の方法。

【請求項 5】

前記 SiO_2 層は、 SiO_2 の隆起したフィーチャを前記金属含有面に隣接して形成する、
請求項 1 に記載の方法。

【請求項 6】

前記シラノールガスは、トリス (tert - ペントキシ) シラノール、トリス (tert - ブトキシ) シラノール及びビス (tert - ブトキシ) (イソプロポキシ) シラノールからなる群から選択される、
請求項 1 に記載の方法。

【請求項 7】

基板温度は、前記露出するステップの間、約 100 以下である、
請求項 1 に記載の方法。

【請求項 8】

前記プロセスガスは、シラノールガス及び不活性ガスからなる、
請求項 1 に記載の方法。

【請求項 9】

前記 SiO_2 層は、前記金属含有触媒層上に自己制限プロセスで堆積される、
請求項 1 に記載の方法。

【請求項 10】

前記 SiO_2 層の厚さは、約 5 nm である、
請求項 9 に記載の方法。

【請求項 11】

前記露出するステップは、
前記平坦化した基板を、より薄い追加の SiO_2 層を前記金属含有面上に堆積する前記シラノールガスを含む前記プロセスガスに追加のある期間中、露出するステップと、
エッチングプロセスにて、前記追加の SiO_2 層を前記金属含有面から除去するステップと、
をさらに含む、
請求項 1 に記載の方法。

【請求項 12】

前記コーティングするステップ、前記露出するステップ及び前記除去するステップを少なくとも一回繰り返し、前記誘電体層面上の前記 SiO_2 層の厚さを増加するステップをさらに含む、
請求項 11 に記載の方法。

【請求項 13】

基板処理方法であって、
誘電体層面及び金属含有面を含む平坦化した基板を提供するステップと、
前記誘電体層面を金属含有触媒層でコーティングするステップと、
前記平坦化した基板を、シラノールガスを含むプロセスガスに、ある期間中、酸化及び加水分解剤なしで、約 150 以下の基板温度で露出するステップであって、前記金属含有面に対して、 SiO_2 層を前記誘電体層面上に選択的に堆積するステップと、
エッチング停止層を前記 SiO_2 層上及び前記金属含有面上に堆積するステップと、
層間絶縁層を前記平坦化した基板上に堆積するステップと、
凹型フィーチャを前記層間絶縁層内でエッチングし、前記金属含有面より上の前記エッチング停止層上で停止するステップであって、前記エッチング停止層は前記金属含有面上に

10

20

30

40

50

残る、ステップと、

前記凹型フィーチャを金属で充填するステップと、
を含む方法。

【請求項 14】

前記エッチング停止層は、 Al_2O_3 を含む、
請求項 13 に記載の方法。

【請求項 15】

前記 SiO_2 層は、 SiO_2 の隆起したフィーチャを前記金属含有面に隣接して形成する、
請求項 13 に記載の方法。

【請求項 16】

基板処理方法であって、

誘電体層面及び金属含有面を含む平坦化した基板を提供するステップと、

前記誘電体層面を第 1 の金属含有触媒層でコーティングするステップと、

前記平坦化した基板を、 SiO_2 層を前記誘電体層面上に堆積し、より薄い追加の SiO_2 層を前記金属含有面上に堆積するシラノールガスを含むプロセスガスにある期間中、酸化及び加水分解剤なしで、約 150 以下の基板温度で露出するステップと、

エッチングプロセスにて、前記追加の SiO_2 層を前記金属含有面から除去するステップと、

前記コーティングするステップ、前記露出するステップ及び前記除去するステップを少なくとも一回繰り返し、前記誘電体層面上の前記 SiO_2 層の厚さを増加するステップと、
を含む方法。

【請求項 17】

前記 SiO_2 層は、 SiO_2 の隆起したフィーチャを前記金属含有面に隣接して形成する、
請求項 16 に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照

この出願は、2017年2月14日に提出された米国仮特許出願番号第62/458,858号に関するものであり、この優先権を主張し、その全内容は、参照によって本願明細書に組み込まれる。

【0002】

技術分野

本発明は、基板を処理するための方法に関するものであり、特に、選択的な SiO_2 堆積を用いて、自己整合コンタクトを形成するための方法に関するものである。

【背景技術】

【0003】

金属酸化物半導体 (MOS) トランジスタ、例えば、MOS 電界効果トランジスタ (MOSFET) は、集積回路の製造において一般に用いられる。MOS トランジスタは、いくつかの構成要素、例えば、ゲート電極、ゲート誘電体層、スペーサ、及び、ソース及びドレイン拡散領域を含む。層間絶縁膜 (ILD) は、典型的には MOS トランジスタ上に形成され、拡散領域をカバーする。

【0004】

MOS トランジスタとの電気接続は、典型的には金属、例えば、タングステンから形成されるコンタクトプラグを介して行われる。コンタクトプラグは、最初に ILD 層をパターンニングし、ビアを拡散領域まで形成することにより製造されてもよい。パターンニングプロセスは、一般的に、フォトリソグラフィプロセスである。次に、金属は、ビア内に堆積され、コンタクトプラグを形成する。別々のコンタクトプラグは、同一又は類似のプロセスを用いてゲート電極まで形成される。

【0005】

10

20

30

40

50

コンタクトプラグの製造中に発生しうる１つの問題は、コンタクトとゲートとの短絡の形成である。コンタクトとゲートとの短絡は、コンタクトプラグが正しく整合せず、ゲート電極と電氣的に接触するときに発生する短絡回路である。コンタクトとゲートとの短絡を防止する１つの従来の方法は、レジストレーション（*registration*）及び臨界寸法（*CD*）を制御することによるものである。都合の悪いことに、小さいゲートピッチを有するトランジスタのために、ゲート及びコンタクト寸法のための厳格な CD 制御は、製造可能なプロセスウィンドウを制限する。それゆえ、コンタクトがゲートに短絡する可能性は非常に高い。トランジスタのゲートピッチ寸法がさらに縮小されると、臨界寸法がより小さくなるので、この問題はより一般的になる。

【０００６】

10

自己整合パターンニングは、オーバレイ駆動パターンニングに置換する必要があり、その費用効果的な縮小は、 EUV 導入後にさえ継続しうる。薄膜の選択的な堆積は、大いに縮小された技術ノードをパターンニングする際の鍵となるステップである。

【発明の概要】

【課題を解決するための手段】

【０００７】

選択的な SiO_2 堆積を用いた自己整合コンタクトを形成する方法は、各種実施形態に記載されている。一実施形態によれば、方法は、誘電体層面及び金属含有面を含む平坦化した基板を提供するステップと、誘電体層面を金属含有触媒層でコーティングするステップと、平坦化した基板を、シラノールガスを含むプロセスガスに期間中、露出するステップと、 SiO_2 層を誘電体層面上の金属含有触媒層上に選択的に堆積するステップと、を含む。

20

【０００８】

一実施形態によれば、方法は、エッチング停止層を SiO_2 層上及び金属含有面上に堆積するステップと、層間絶縁層を平坦化した基板の上に堆積するステップと、凹型フィーチャを層間絶縁層内でエッチングし、金属含有面より上のエッチング停止層上で停止するステップと、凹型フィーチャを金属で充填するステップと、をさらに含む。

【０００９】

一実施形態によれば、方法は、誘電体層面及び金属含有面を含む平坦化した基板を提供するステップと、誘電体層面を第１の金属含有触媒層でコーティングするステップと、平坦化した基板を、シラノールガスを含むプロセスガスに期間中、露出するステップであって、 SiO_2 層を誘電体層面上に堆積し、より薄い追加の SiO_2 層を金属含有面上に堆積するステップと、を含み、露出するステップは、酸化及び加水分解剤なしで、約１５０以下の基板温度で実行される。方法は、エッチングプロセスにて、追加の SiO_2 層を金属含有面から除去するステップと、コーティングするステップ、露出するステップ及び除去するステップを少なくとも一回繰り返し、誘電体層面上の SiO_2 層の厚さを増加するステップと、をさらに含む。

30

【００１０】

この明細書に組み込まれ、一部を構成する添付の図面は、上述した本発明の一般的説明及び以下の詳細な説明とともに本発明の実施形態を示し、本発明を説明するように機能する。

40

【図面の簡単な説明】

【００１１】

【図１】図１Ａから図１Ｆは、本発明の一実施形態に従って、基板を処理する方法を断面図によって概略的に示す。

【図２】図２Ａから図２Ｆは、本発明の一実施形態に従って、基板を処理する方法を断面図によって概略的に示す。

【図３】図３は、本発明の一実施形態に従って、基板に選択的に堆積される SiO_2 膜の断面透過型電子顕微鏡（*TEM*）画像を示す。

【図４】図４は、本発明の一実施形態に従って、基板に堆積される SiO_2 膜の断面 TEM 画像を示す。

50

【発明を実施するための形態】

【0012】

ゲートピッチの縮小によって生じる1つの問題は、コンタクトとゲートとの短絡の可能性である。この種のコンタクトが発生すると、MOSトランジスタを効果的に破壊する短絡が作成される。短絡を減少する現在の方法は、レジストレーションを制御し、より小さい臨界寸法でコンタクトをパターンニングすることを含む。しかしながら、ゲートピッチが縮小してきたので、レジストレーション要件は、既存の技術によって満たすのが非常に困難になっている。

【0013】

一実施形態によれば、MOSトランジスタの製造の間、コンタクトとゲートとの短絡の可能性を減少するための方法が記載されている。以下の説明では、例示的实施態様のさまざまな態様は、当業者によって、自分たちの仕事の要旨を他の当業者に伝えるために一般に使用される用語を用いて記載されている。しかしながら、本発明が、記載されている態様のいくつかのみによって実行されてもよいということは、当業者にとって明らかである。説明のために、特定の数、材料及び構成は、例示的实施態様の完全な理解を提供するために記載される。しかしながら、本発明が具体的な詳細なしで実行されてもよいということは、当業者にとって明らかである。他の例において、周知のフィーチャは、例示的实施態様を分かりにくくしないために省略又は単純化される。

【0014】

図1Aから図1Fは、本発明の一実施形態に従って、基板を処理する方法を断面図によって概略的に示す。図1Aに示される典型的な平坦化した基板100は、一般に半導体装置において見られるさまざまな材料層を含むが、本発明の実施形態は、より単純な半導体装置に適用されてもよいし、又は、より高度な半導体装置に適用されてもよい。平坦化した基板100は、酸化層102（例えば、 SiO_2 ）、窒化層104（例えば、 SiN ）、ゲートコンタクト層106、キャップ層108（例えば、 SiN 又は SiCN ）、ソース/ドレイン層112（例えば、 Si 又は SiC ）、露出した誘電体層面120を有する誘電体層110（例えば、 SiO_2 ）、露出した金属含有面124を有する金属含有層114（例えば、トレンチ・ケイ素化合物層： CoSi_2 、 NiSi 又は MoSi_2 ）を含む。例示的な平坦化した基板100において、金属含有層114は、コンタクト領域の一部でもよく、ゲート酸化層116は、さらなる処理の間、コンタクトとゲートとの短絡の傾向があるゲート領域の一部でもよい。平坦化した基板100は、化学機械研磨（CMP）プロセスを使用して準備されてもよい。

【0015】

図1Bは、誘電体層面120を金属含有触媒層118でコーティングした後の平坦化した基板100を示す。誘電体層面120は、水酸基（ $-\text{OH}$ ）によって終端処理されてもよく、水酸基（ $-\text{OH}$ ）は、金属含有面124上と比較して、誘電体層面120上における良好なコーティング選択性を提供する。本発明のいくつかの実施形態によれば、金属含有触媒層118は、アルミニウム（ Al ）、チタン（ Ti ）、又は、アルミニウム及びチタンの両方を備えてもよい。一実施形態によれば、金属含有触媒層118は、 Al 、 Al_2O_3 、 AlN 、 AlON 、 Al 含有前駆体、 Al 含有合金、 CuAl 、 TiAlN 、 TaAlN 、 Ti 、 TiAlC 、 TiO_2 、 TiON 、 TiN 、 Ti 含有前駆体、 Ti 含有合金及びこれらの組み合わせからなる群から選択されてもよい。金属含有触媒層118は、平坦化した基板100を金属含有前駆体蒸気及びオプシオンで酸素含有ガス及び/又は窒素含有ガスに露出することによって形成されてもよい。一実施形態によれば、露出することは、平坦化した基板100を、金属含有触媒層118に優先して吸着する金属含有ガスパルスに露出することによって進行してもよく、金属含有触媒層118は、誘電体層面120上の約1つの単分子層の厚さである。金属は、平坦化した基板100の表面に影響を及ぼし、単分子層の厚さ未満の化学吸着層を形成してもよい。一例では、金属含有触媒層118は、吸着された金属含有前駆体、例えば、トリメチル・アルミニウム（ TMA 、 AlMe_3 ）を含んでもよい。

10

20


30

40

50

【0016】

本発明の実施形態は、多種多様なAl含有前駆体を利用してもよい。例えば、多くのアルミニウム前駆体は、式：



を有し、 L^1 、 L^2 、 L^3 は、個々のアニオン性配位子であり、Dは、中性のドナー配位子であり、xは、0、1又は2とすることができる。 L^1 、 L^2 、 L^3 配位子の各々は、アルコキシド、ハロゲン化物、アリールオキシド、アミド、シクロペンタジエニル、アルキル、シリル、アミジナート、 β -ジケトナート、ケトイミナート、シラノエート及びカルボン酸塩の群から個々に選択されてもよい。D配位子は、エーテル、フラン、ピリジン、ピロール、ピロリジン、アミン、クラウンエーテル、グライム及びニトリルの群から選択されてもよい。

10

【0017】

アルミニウム前駆体の他の例は、 $AlMe_3$ 、 $AlEt_3$ 、 $AlMe_2H$ 、 $[Al(OSBu)_3]_4$ 、 $Al(CH_3COCHCOCH_3)_3$ 、 $AlCl_3$ 、 $AlBr_3$ 、 AlI_3 、 $Al(OiPr)_3$ 、 $[Al(NMe_2)_3]_2$ 、 $Al(iBu)_2Cl$ 、 $Al(iBu)_3$ 、 $Al(iBu)_2H$ 、 $AlEt_2Cl$ 、 $Et_3Al_2(OSBu)_3$ 及び $Al(THD)_3$ を含む。

【0018】

本発明の実施形態は、多種多様なTi含有前駆体を利用してもよい。例は、「Ti-N」分子内結合を有するTi含有前駆体を含み、 $Ti(NEt_2)_4(TDEAT)$ 、 $Ti(NMeEt)_4(TEMAT)$ 及び $Ti(NMe_2)_4(TDMAT)$ を含む。他の例は、「Ti-C」分子内結合を含むTi含有前駆体を含み、 $Ti(COCH_3)(^5-C_5H_5)_2Cl$ 、 $Ti(^5-C_5H_5)Cl_2$ 、 $Ti(^5-C_5H_5)Cl_3$ 、 $Ti(^5-C_5H_5)_2Cl_2$ 、 $Ti(^5-C_5(CH_3)_5)Cl_3$ 、 $Ti(CH_3)(^5-C_5H_5)_2Cl$ 、 $Ti(^5-C_9H_7)_2Cl_2$ 、 $Ti(^5-C_5(CH_3)_5)_2Cl$ 、 $Ti(^5-C_5(CH_3)_5)_2Cl_2$ 、 $Ti(^5-C_5H_5)_2(\mu-Cl)_2$ 、 $Ti(^5-C_5H_5)_2(CO)_2$ 、 $Ti(CH_3)_3(^5-C_5H_5)$ 、 $Ti(CH_3)_2(^5-C_5H_5)_2$ 、 $Ti(CH_3)_4$ 、 $Ti(^5-C_5H_5)(^7-C_7H_7)$ 、 $Ti(^5-C_5H_5)(^8-C_8H_8)$ 、 $Ti(C_5H_5)_2(^5-C_5H_5)_2$ 、 $Ti((C_5H_5)_2)_2(-H)_2$ 、 $Ti(^5-C_5(CH_3)_5)_2$ 、 $Ti(^5-C_5(CH_3)_5)_2(H)_2$ 及び $Ti(CH_3)_2(^5-C_5(CH_3)_5)_2$ である。 $TiCl_4$ は、「Ti-ハロゲン」結合を含むハロゲン化チタン前駆体の例である。

20

30

【0019】

図1Cを次に参照すると、平坦化した基板100を、シラノールガスを含むプロセスガスに露出することによって、 SiO_2 膜130は、金属含有面124に対して(金属含有面124には堆積されずに)、金属含有触媒層118上に選択的に堆積される。本発明の実施形態によれば、金属含有触媒層118は、シラノールガスからの SiO_2 膜130の選択的な堆積に触媒作用を及ぼし、この触媒効果は、堆積された SiO_2 膜130が約5nmの厚さになるまで観察される。プロセスガスへの露出は、金属含有面124上の意味のある SiO_2 堆積を生じない期間中、実行されてもよい。本発明の実施形態によれば、平坦化した基板100は、酸化及び加水分解剤なしで、シラノールガスを含むプロセスガスに露出される。いくつかの実施形態によれば、シラノールガスは、トリス(tert-ペントキシ)シラノール(TPSOL)、トリス(tert-ブトキシ)シラノール及びビス(tert-ブトキシ)(イソプロポキシ)シラノールからなる群から選択されてもよい。

40

【0020】

発明者らは、酸化及び加水分解剤が SiO_2 膜堆積のために必要でないということを発見した。いくつかの例では、プロセスガスは、不活性ガス、例えば、アルゴンをさらに含んでもよい。一実施形態では、プロセスガスは、シラノールガス及び不活性ガスからなる

50

もよい。さらに、一実施形態によれば、基板温度は、露出する間、約 150 以下でもよい。他の実施形態では、基板温度は、約 120 以下でもよい。さらに他の実施形態では、基板温度は、約 100 以下でもよい。

【0021】

図1Dは、エッチング停止層140をSiO₂膜130上及び金属含有面124上に堆積した後の平坦化した基板100を示す。エッチング停止層140は、例えば、Al₂O₃を含むことができる。

【0022】

平坦化した基板100のさらなる処理は、層間絶縁層(IDL)150を堆積し、IDL150内のフィーチャをエッチングし、エッチングをエッチング停止層140上で停止することを含むことができる。その後、バリア層158がフィーチャ内に堆積され、フィーチャは金属で充填される。一例では、金属充填フィーチャ160は、タングステン(W)、ルテニウム(Ru)、銅(Cu)又はコバルト(Co)を含むことができる。図1Eに概略的に示されるように、金属充填フィーチャ160は、下にある金属含有層114及びゲート酸化層116と整合しなくてもよい。これは、金属充填フィーチャ160の各々の間の間隔を増加するための意図的な不整合に起因する場合もあるし、又は、重ね合わせ誤差による意図的でない不整合に起因する場合もある。発明者らは、誘電体層110上の選択的に堆積されるSiO₂膜130が、金属含有層114及びゲート酸化層116が金属充填フィーチャ160により短絡する可能性を大いに減少するということに気付いた。

【0023】

図1Fは、平坦化した基板100のさらなる処理を示し、さらなる処理は、金属充填フィーチャ160内のホールのエッチングと、バリア層168及び金属膜170のホール内の堆積と、を含む。一例では、金属膜170は、銅(Cu)を含むことができる。

【0024】

図2Aから図2Fは、本発明の一実施形態に従って、基板を処理する方法を断面図によって概略的に示す。図1Bの平坦化した基板100は、図2Aの平坦化した基板200として再現された。図2Aは、誘電体層面120を金属含有触媒層118でコーティングした後の平坦化した基板200を示す。誘電体層面120は、水酸基(-OH)によって終端処理されてもよく、水酸基(-OH)は、金属含有面124と比較して、誘電体層面120上における良好なコーティング選択性を提供する。

【0025】

図2Bを次に参照すると、平坦化した基板200を、シラノールガスを含むプロセスガスに露出することによって、SiO₂膜130は金属含有触媒層118上に堆積され、より薄いSiO₂膜132は金属含有面124上に堆積される。プロセスガスへの露出は、図1Cの選択的な堆積より長くてもよく、その結果、選択性が失われ、より薄いSiO₂膜132が金属含有面124上に堆積される。

【0026】

金属含有面124上の不必要なSiO₂膜132は、エッチングプロセスにて、例えば、化学酸化物除去(COR)プロセスを用いることによって、又は、希釈フッ化水素(DHF)溶液を用いることによって除去されてもよい。SiO₂膜130のいくつかの薄膜化は、SiO₂膜132の除去の間発生してもよい。結果として生じる平坦化した基板200は、図2Cに示される。

【0027】

誘電体層面120を金属含有触媒層118でコーティングすることと、シラノールガスを含むプロセスガスへの露出を用いたSiO₂堆積プロセスと、エッチングプロセスと、は少なくとも一回繰り返され、SiO₂膜130の厚さを増加してもよい。図2Dは、プロセスを7回繰り返し、自己整合凹型フィーチャ142をSiO₂膜130内に形成した後の平坦化した基板200を示す。

【0028】

図2Eに、平坦化した基板200のさらなる処理が示され、さらなる処理は、バリア層1

10

20

30

40

50

64を凹型フィーチャ142内に堆積することと、凹型フィーチャ140を金属162で充填することと、を含む。金属162は、例えば、タングステン(W)、コバルト(Co)、ルテニウム(Ru)又はアルミニウム(Al)を含むことができる。

【0029】

図2Fは、平坦化した基板200のさらなる処理を示し、さらなる処理は、金属162内のホールのエッチングと、バリア層174及び金属膜172のホール内の堆積と、を含む。金属膜170は、例えば、タングステン(W)、コバルト(Co)、ルテニウム(Ru)又はアルミニウム(Al)を含むことができる。

【0030】

図3は、平坦化した基板30の断面TEM画像を示す。SiO₂膜301は、Ta₂N₅バリア層304及びW金属プラグ302に対して、SiO₂層300上に選択的に堆積された。SiO₂堆積は、W金属プラグ302上には観察されなかった。SiO₂堆積は、6秒TMAを露出した後、60秒TPSOLを露出することによって実行された。

10

【0031】

図4は、平坦化した基板40の断面TEM画像を示す。SiO₂膜401はSiO₂層400上に堆積され、より薄いSiO₂膜403はTa₂N₅バリア層404及びW金属プラグ402上に堆積された。SiO₂膜401は、約8.2nmの厚さを有し、SiO₂膜403は、約2.8nmの厚さをW金属プラグ402上に有する。SiO₂堆積は、6回の堆積サイクルを用いて実行され、各サイクルは、6秒のTMAの露出後の60秒のTPSOLの露出を含んでいた。

20

【0032】

選択的なSiO₂堆積を用いて自己整合コンタクトを形成するための基板処理方法の複数の実施形態が記載されてきた。本発明がその1つ又は複数の実施形態の説明により示され、実施形態がかなり詳細に記載されてきたが、実施形態は、いかなる形であれ、添付の請求項の範囲をこの種の詳細に制限することを意図しない。追加の利点及び変更態様は、当業者にとって容易に現れる。それゆえ、本発明のより広い態様は、具体的な詳細、代表的な装置及び方法ならびに図示及び記載された例に限定されるものではない。したがって、一般的な発明の概念を逸脱しない範囲でこの種の詳細から出発してもよい。


30

40


50

【図面】


【図 1 A】




【図 1 B】




【図 1 C】




【図 1 D】



【図 1 E】



【図 1 F】



10


20

30


40

50


【図 2 A】




【図 2 B】




【図 2 C】




【図 2 D】



【図 2 E】



【図 2 F】



10


20

30


40

50

【 図 3 】



【 図 4 】



10

20

30

40

50

フロントページの続き

アメリカ合衆国 ニューヨーク州 1 2 2 0 3 オールバニー フラー ロード 2 5 5 スイート 2
4 4 ナノファブ 3 0 0 サウス

(72)発明者 ス ドゥ チェ

アメリカ合衆国 ニューヨーク州 1 2 2 0 3 オールバニー フラー ロード 2 5 5 スイート 2
4 4 ナノファブ 3 0 0 サウス

審査官 宇多川 勉

(56)参考文献 米国特許出願公開第 2 0 1 6 / 0 2 9 3 7 3 1 (U S , A 1)

特開 2 0 1 0 - 2 2 5 8 9 9 (J P , A)

特開 2 0 1 3 - 0 8 0 8 6 1 (J P , A)

特開平 0 2 - 1 1 7 1 5 3 (J P , A)

特開平 0 4 - 2 1 1 1 2 1 (J P , A)

(58)調査した分野 (Int.Cl. , D B 名)

H 0 1 L 2 1 / 7 6 8