



(12) 发明专利申请

(10) 申请公布号 CN 101859791 A

(43) 申请公布日 2010.10.13

(21) 申请号 200910134853.3

(22) 申请日 2009.04.09

(71) 申请人 友达光电股份有限公司
地址 中国台湾新竹市新竹科学工业园区新竹市力行二路一号

(72) 发明人 刘俊彦 柯凯元 蔡轩名 吴元均 张立勋

(74) 专利代理机构 上海翼胜专利商标事务所 (普通合伙) 31218

代理人 翟羽

(51) Int. Cl.
H01L 27/32(2006.01)
G09G 3/32(2006.01)
G09G 3/20(2006.01)

权利要求书 1 页 说明书 2 页 附图 2 页


(54) 发明名称

有源矩阵式显示装置的像素结构

(57) 摘要

有源矩阵式显示装置的像素结构,其包含驱动电路、发光组件和分流电路。驱动电路包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管以及存储电容。发光组件的正极耦接至该第四薄膜晶体管的漏极,负极耦接至公共电压。分流电路包含第六薄膜晶体管,该第六薄膜晶体管的栅极耦接至该第一扫描电压,该第六薄膜晶体管的源极耦接至该第四薄膜晶体管的漏极,该第六薄膜晶体管的漏极耦接至第二参考电压。通过本发明,可提高显示画面对比度,且不影响发光组件 OLED 使用寿命。

30



1. 一种有源矩阵式显示装置的像素结构,其特征在于包含:

驱动电路,包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管以及存储电容;该第一薄膜晶体管的漏极耦接至数据电压,栅极耦接至第一扫描电压,源极耦接至该第二薄膜晶体管的漏极和该第四薄膜晶体管的栅极;该第二薄膜晶体管的栅极耦接至第二扫描电压,源极耦接至该第三薄膜晶体管的漏极和该存储电容的第一端;该第三薄膜晶体管的栅极耦接至该第一扫描电压,源极耦接至第一参考电压;该第四薄膜晶体管的源极耦接至该第五薄膜晶体管的漏极和该存储电容的第二端;该第五薄膜晶体管的栅极耦接至发射电压,源极耦接至正电压;发光组件,该发光组件的正极耦接至该第四薄膜晶体管的漏极,负极耦接至公共电压;以及

分流电路,包含第六薄膜晶体管,该第六薄膜晶体管的栅极耦接至该第一扫描电压,该第六薄膜晶体管的源极耦接至该第四薄膜晶体管的漏极,该第六薄膜晶体管的漏极耦接至第二参考电压。

2. 如权利要求 1 所述的有源矩阵式显示装置的像素结构,其特征在于:该发光组件为 OLED。

3. 如权利要求 1 所述的有源矩阵式显示装置的像素结构,其特征在于:该第一参考电压为电源负极或接地电位。

有源矩阵式显示装置的像素结构

技术领域

[0001] 本发明关于一种有源矩阵式显示装置的像素结构,特别是有关于一种具有分流电路的有源矩阵式显示装置的像素结构。

背景技术

[0002] 当前,有机发光二极管(organic light emitting diode, OLED)已成为新型平板显示面板的发展重点, OLED 可广泛应用于液晶显示器、各式背光源、通讯及数码产品等。

[0003] 请参见图 1,图 1 为传统的一种有源矩阵式显示装置的像素 10 的电路图。像素 10 包括公知的一种驱动电路 11 和发光组件(OLED)12。驱动电路 11 包括第一薄膜晶体管 M1、第二薄膜晶体管 M2、第三薄膜晶体管 M3、第四薄膜晶体管 M4、第五薄膜晶体管 M5 以及电容 Cst,其中,第四薄膜晶体管 M4 用以产生驱动 OLED12 的驱动电流,以使 OLED12 发光。第一薄膜晶体管 M1 的漏极耦接至数据电压(Vdata),栅极耦接至第一扫描电压(Scan),源极耦接至第二薄膜晶体管 M2 的漏极和第四薄膜晶体管 M4 的栅极。第二薄膜晶体管 M2 的栅极耦接至第二扫描电压(XScan),源极耦接至第三薄膜晶体管 M3 的漏极和电容 Cst 的第一端。第三薄膜晶体管 M3 的栅极也耦接至第一扫描电压(Scan),源极耦接至接地电位 GND。第四薄膜晶体管 M4 的源极耦接至第五薄膜晶体管 M5 的漏极和电容 Cst 的第二端,漏极耦接至 OLED12 的正极。第五薄膜晶体管 M5 的栅极耦接至发射电压(EM),源极耦接至正电压(VDD)。而 OLED12 的负极耦接至电压 VSS,其中 VSS 为负电压或接地电位。

[0004] 请参见图 2,图 2 为公知的一种驱动电路 11 的 Scan、XScan 及 EM 的时序图。在放电(discharging)阶段 S1,当 Vdata 写入低灰阶时,例如 Vdata 约为 0.05V,此时第四薄膜晶体管 M4 的源极电压 $V_s = VDD = 5V$,栅极电压 $V_g = Vdata \approx 0.05V$, $V_{sg} = V_s - V_g \approx 4.95V$,故会产生定电流 I_{ds} 约 4.4 μA 流经 OLED12。此定电流 I_{ds} 会造成光泄漏(light leakage),降低显示对比值和发光组件 12 的寿命。

发明内容

[0005] 针对上述技术问题,本发明通过加入一个薄膜晶体管和参考电压线路来分流驱动电路产生的电流,从而达到提高显示画面对比度及不影响 OLED 寿命的目的。

[0006] 本发明提供一种有源矩阵式显示装置的像素结构,包含驱动电路、发光组件和分流电路。驱动电路包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管以及存储电容;该第一薄膜晶体管的漏极耦接至数据电压,栅极耦接至第一扫描电压,源极耦接至该第二薄膜晶体管的漏极和该第四薄膜晶体管的栅极;该第二薄膜晶体管的栅极耦接至第二扫描电压,源极耦接至该第三薄膜晶体管的漏极和该存储电容的第一端;该第三薄膜晶体管的栅极耦接至该第一扫描电压,源极耦接至第一参考电压;该第四薄膜晶体管的源极耦接至该第五薄膜晶体管的漏极和该存储电容的第二端;该第五薄膜晶体管的栅极耦接至发射电压,源极耦接至正电压。发光组件的正极耦接至该第四薄膜晶体管的漏极,负极耦接至公共电压。分流电路包含第六薄膜晶体管,该第六薄膜晶体

管的栅极耦接至该第一扫描电压,该第六薄膜晶体管的源极耦接至该第四薄膜晶体管的漏极,该第六薄膜晶体管的漏极耦接至第二参考电压。

[0007] 通过本发明,可提高显示画面对比度,且不影响 OLED 使用寿命。

附图说明

[0008] 图 1 为传统的一种有源矩阵式显示装置的像素的电路图;

[0009] 图 2 为一种驱动电路的时序图;

[0010] 图 3 为本发明的有源矩阵式显示装置的像素的电路图。

具体实施方式

[0011] 为使对本发明的目的、构造、特征、及其功能有进一步的了解,兹配合实施例详细说明如下。

[0012] 请参见图 3,图 3 为本发明的有源矩阵式显示装置的像素 30 的电路图。像素 30 包括驱动电路 31、发光组件 (OLED) 32 和分流电路 33。驱动电路 31 包括第一薄膜晶体管 M1、第二薄膜晶体管 M2、第三薄膜晶体管 M3、第四薄膜晶体管 M4、第五薄膜晶体管 M5 以及电容 Cst,其中,第四薄膜晶体管 M4 用以产生驱动 OLED32 的驱动电流,以使 OLED32 发光。第一薄膜晶体管 M1 的漏极耦接至数据电压 (Vdata),栅极耦接至第一扫描电压 (Scan),源极耦接至第二薄膜晶体管 M2 的漏极和第四薄膜晶体管 M4 的栅极。第二薄膜晶体管 M2 的栅极耦接至第二扫描电压 (XScan),源极耦接至第三薄膜晶体管 M3 的漏极和电容 Cst 的第一端。第三薄膜晶体管 M3 的栅极也耦接至第一扫描电压 (Scan),源极耦接至电压 Vref1,其中 Vref1 为负电压或接地电位。第四薄膜晶体管 M4 的源极耦接至第五薄膜晶体管 M5 的漏极和电容 Cst 的第二端,漏极耦接至 OLED32 的正极。第五薄膜晶体管 M5 的栅极耦接至发射电压 (EM),源极耦接至正电压 (VDD)。OLED32 的负极耦接至电压 VSS,其中 VSS 为负电压或接地电位。分流电路 33 包含第六薄膜晶体管 M6,第六薄膜晶体管 M6 的栅极耦接至第一扫描电压 (Scan),源极耦接至第四薄膜晶体管 M4 的漏极,漏极耦接至参考电压 Vref2。

[0013] 加入第六薄膜晶体管 M6 和参考电压 Vref2,使第四薄膜晶体管 M4 在放电 (discharging) 阶段 S1 和写入 (writing) 阶段 S2 (请参见图 2) 产生的电流经由第六薄膜晶体管 M6 分流到参考电压 Vref2,可以有效改善在放电 (discharging) 阶段的光泄漏 (light leakage) 问题。

[0014] 经试验,在加入分流电路 33 后,明显可见在放电 (discharging) 阶段 S1 流经 OLED32 的电流由 $4.36 \mu\text{A}$ 降至 20pA ,效果改善明显。

[0015] 本发明已由上述相关实施例加以描述,然而上述实施例仅为实施本发明的范例。必需指出的是,已揭露的实施例并未限制本发明的范围。相反地,在不脱离本发明的精神和范围内所作的更动与润饰,均属本发明的专利保护范围。




图 1




图 2

