(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2023年8月3日(03.08.2023)

WIPO | PCT

(10) 国際公開番号
WO 2023/145111 A1

(51) 国際特許分類:
H01G 4/30 (2006.01) *H01G 4/33* (2006.01)

(21) 国際出願番号： PCT/JP2022/031061

(22) 国際出願日： 2022年8月17日(17.08.2022)

(25) 国際出願の言語： 日本語

(26) 国際公開の言語： 日本語

(30) 優先権データ：
特願 2022-013116 2022年1月31日(31.01.2022) JP

(71) 出願人: 株式会社村田製作所 (**MURATA MANUFACTURING CO., LTD.**) [JP/JP]; 〒6178555 京都府長岡京市東神足１丁目１０番１号 Kyoto (JP).

(72) 発明者: 小林 玄樹 (**KOBAYASHI, Haruki**); 〒6178555 京都府長岡京市東神足１丁目１０番１号 株式会社村田製作所内 Kyoto (JP). 増成 晃生 (**MASUNARI, Akio**); 〒6178555 京都府長岡京市東神足１丁目１０番１号 株式会社村田製作所内 Kyoto (JP).


(74) 代理人: 弁理士法人深見特許事務所 (**FUKAMI PATENT OFFICE, P.C.**); 〒5300005 大阪府大阪市北区中之島三丁目２番４号 中之島フェスティバルタワー・ウエスト Osaka (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO,

(54) **Title:** CAPACITOR

(54) 発明の名称： コンデンサ

FIG.3



(57) **Abstract:** This capacitor (1A) comprises an insulating substrate (10), a capacitance forming unit (20) provided so as to face a first principal surface (10a) of the insulating substrate (10), and a first external connection wiring and a second external connection wiring that are connected to the capacitance forming unit (20). The capacitance forming unit (20) includes conductive metallic porous bodies (21) connected to the first external connection wiring, a dielectric film (22) that covers the surface of the metallic porous bodies (21), and a conduction film (23) that covers the dielectric film (22)

WO 2023/145111 A1

［続葉有］

DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告(条約第21条(3))

and is connected to the second external connection wiring. The first external connection wiring and the second external connection wiring each have a first via conductor (13) and a second via conductor (14) that pass through the insulating substrate, and the second external connection wiring has an internal conductor (18) that covers the conduction film (23) so as to fill a space inside the capacitance forming unit (20). The conduction film (23) and the second via conductor (14) are connected by means of at least the internal conductor (18).

(57) 要約:コンデンサ(１Ａ)は、絶縁基板(１０)と、絶縁基板(１０)の第１主面(１０ａ)に対向するように設けられた容量形成部(２０)と、容量形成部(２０)に接続された第１外部接続配線および第２外部接続配線とを備える。容量形成部(２０)は、第１外部接続配線に接続された導電性の金属多孔体(２１)と、金属多孔体(２１)の表面を覆う誘電体膜(２２)と、誘電体膜(２２)を覆うとともに第２外部接続配線に接続された導電膜(２３)とを含む。第１外部接続配線および第２外部接続配線は、それぞれ絶縁基板を貫通する第１ビア導体(１３)および第２ビア導体(１４)を有し、第２外部接続配線は、容量形成部(２０)の内部の空間を充填するように導電膜(２３)を覆う内部導体(１８)を有する。導電膜(２３)と第２ビア導体(１４)とは、少なくとも内部導体(１８)を介して接続される。

明　細　書

発明の名称 ： コンデンサ

技術分野

[0001]　本発明は、金属多孔体と誘電体膜と導電膜とからなる容量形成部を備えてなるコンデンサに関する。

背景技術

[0002]　たとえば、米国特許公開第２０１８／０２７７３０６号明細書（特許文献１）には、金属多孔体と、当該金属多孔体の表面を覆う誘電体膜と、当該誘電体膜を覆う導電膜とによって容量形成部が設けられてなるコンデンサが開示されている。当該コンデンサにあっては、金属多孔体が、金属粒子の焼結体にて構成されており、誘電体層および導電膜が、いずれも原子層堆積（ＡＬＤ：Atomic　Layer　Deposition）法によって形成されている。

先行技術文献

特許文献

[0003] 特許文献1：米国特許公開第２０１８／０２７７３０６号明細書

発明の概要

発明が解決しようとする課題

[0004]　しかしながら、上記特許文献１に開示のコンデンサにあっては、上述した容量形成部のうちの導電膜が非常に薄いものとなるため、当該導電膜の断面積が小さくなり、この導電膜に電流が流れることによっていわゆるＥＳＲ（等価直列抵抗）が高くなってしまう問題が発生する。

[0005]　したがって、本発明は、上述した問題を解決すべくなされたものであり、金属多孔体と誘電体膜と導電膜とからなる容量形成部を備えてなるコンデンサにおいて、低ＥＳＲ化を図ることを目的とする。

課題を解決するための手段

[0006]　本発明に基づくコンデンサは、絶縁基板と、容量形成部と、第１外部接続配線および第２外部接続配線とを備えている。上記絶縁基板は、第１主面お

よび当該第１主面とは反対側に位置する第２主面を有しており、上記容量形成部は、上記第１主面に対向するように設けられている。上記第１外部接続配線および第２外部接続配線は、上記容量形成部に接続されている。上記容量形成部は、上記第１外部接続配線に接続された導電性の金属多孔体と、上記金属多孔体の表面を覆う誘電体膜と、上記誘電体膜を覆うとともに上記第２外部接続配線に接続された導電膜とを含んでいる。上記第１外部接続配線は、上記第１主面から上記第２主面にまで達するように上記絶縁基板を貫通する第１ビア導体を有しており、上記第２外部接続配線は、上記第１主面から上記第２主面にまで達するように上記絶縁基板を貫通する第２ビア導体と、上記容量形成部の内部の空間を充填するように上記導電膜を覆う内部導体とを有している。上記導電膜と上記第２ビア導体とは、少なくとも上記内部導体を介して接続されている。

[0007] 上記本発明に基づくコンデンサにあっては、上記第２外部接続配線が、上記第１主面から上記容量形成部に向けて突出するとともに上記容量形成部に取り囲まれた柱状導体を有していてもよく、その場合には、上記内部導体と上記第２ビア導体とが、少なくとも上記柱状導体を介して接続されていることが好ましい。

[0008] 上記本発明に基づくコンデンサにあっては、上記柱状導体が、上記第１主面の法線方向に沿って延在していてもよく、その場合には、上記第１主面の法線方向に沿って見た場合に、上記柱状導体が、上記第２ビア導体と少なくとも一部において重なっていることにより、上記柱状導体が、上記第２ビア導体に接続していてもよい。

[0009] 上記本発明に基づくコンデンサにあっては、上記容量形成部が、上記第１主面の法線方向において互いに離隔して積層された第１容量形成部および第２容量形成部を含んでいてもよく、その場合には、上記第１容量形成部の上記導電膜と上記第２容量形成部の上記導電膜とが、上記内部導体および上記柱状導体によって接続されていることが好ましい。

[0010] 上記本発明に基づくコンデンサにあっては、上記第１容量形成部および上

記第２容量形成部の間に位置する部分の上記内部導体の厚さが、上記導電膜の厚さよりも大きいことが好ましい。

[0011] 上記本発明に基づくコンデンサにあっては、上記第１容量形成部および上記第２容量形成部の間に位置する部分の上記内部導体の厚さが、上記導電膜の厚さの３倍以上であってもよい。

[0012] 上記本発明に基づくコンデンサにあっては、上記第１主面から上記容量形成部に向けて突出するとともに上記容量形成部に取り囲まれることにより、上記容量形成部に接合することで上記容量形成部を支持する支持部が、上記絶縁基板に設けられていてもよい。

[0013] 上記本発明に基づくコンデンサにあっては、上記第１外部接続配線が、上記支持部を構成する支持導体を有していてもよく、その場合には、上記支持導体が、上記金属多孔体に接続していることが好ましい。

[0014] 上記本発明に基づくコンデンサにあっては、上記支持導体が、上記第１主面の法線方向に沿って延在していてもよく、その場合には、上記第１主面の法線方向に沿って見た場合に、上記支持導体が上記第１ビア導体と少なくとも一部において重なっていることにより、上記支持導体が、上記第１ビア導体に接続していてもよい。

[0015] 上記本発明に基づくコンデンサにあっては、上記第１主面から上記容量形成部に向けて突出するとともに上記容量形成部に取り囲まれることにより、上記容量形成部に接合することで上記容量形成部を支持する支持部が、上記絶縁基板に設けられていてもよい。加えて、上記第１外部接続配線が、上記支持部を構成する支持導体を有していてもよく、その場合には、上記支持導体が、上記金属多孔体に接続していることが好ましい。加えて、上記支持導体が、上記第１主面の法線方向に沿って延在していてもよく、その場合には、上記第１主面の法線方向に沿って見た場合に、上記支持導体が上記第１ビア導体と少なくとも一部において重なっていることにより、上記支持導体が、上記第１ビア導体に接続していてもよい。また、上記本発明に基づくコンデンサにあっては、上記第１主面上に設けられ、上記容量形成部を封止する

とともに、上記容量形成部から見て上記絶縁基板側とは反対側に位置する外面を規定する封止部をさらに備えていてもよい。その場合には、上記支持導体が上記容量形成部および上記封止部を貫通することにより、上記外面において上記支持導体が露出していてもよく、また、上記柱状導体が上記容量形成部および上記封止部を貫通することにより、上記外面において上記柱状導体が露出していてもよい。

[0016] 上記本発明に基づくコンデンサにあっては、上記支持導体が、上記第１主面の法線方向に沿って延在していてもよく、その場合には、上記第１主面の法線方向に沿って見た場合に、上記支持導体が、上記第１ビア導体に重なっていなくてもよい。

[0017] 上記本発明に基づくコンデンサにあっては、上記支持導体が、上記金属多孔体に含まれる材料のうちの少なくとも一部と同一の材料を含んでいることが好ましい。

[0018] 上記本発明に基づくコンデンサにあっては、上記第１主面から上記容量形成部に向けて突出するとともに上記容量形成部に取り囲まれることにより、上記容量形成部に接合することで上記容量形成部を支持する支持部が、上記絶縁基板に設けられていてもよく、その場合には、上記第１外部接続配線が、上記支持部を構成する支持導体を有していてもよい。上記支持導体は、上記第１主面の法線方向に沿って延在するとともに、上記金属多孔体に接続していてもよく、さらに、上記第１主面の法線方向に沿って見た場合に、上記支持導体が上記第１ビア導体と少なくとも一部において重なっていることにより、上記支持導体が、上記第１ビア導体に接続されていてもよい。加えて、上記容量形成部は、上記第１主面の法線方向において互いに離隔して積層された第１容量形成部および第２容量形成部を含んでいてもよい。その場合には、上記第１容量形成部の上記金属多孔体と上記第２容量形成部の上記金属多孔体とが、上記支持導体によって接続されていてもよく、また、上記第１容量形成部の上記導電膜と上記第２容量形成部の上記導電膜とが、上記内部導体および上記柱状導体によって接続されていてもよい。

[0019] 上記本発明に基づくコンデンサにあっては、上記第１主面上に設けられ、上記容量形成部を封止するとともに、上記容量形成部から見て上記絶縁基板側とは反対側に位置する外面を規定する封止部をさらに備えていてもよい。その場合には、上記支持導体が上記容量形成部および上記封止部を貫通することにより、上記外面において上記支持導体が露出していてもよく、また、上記柱状導体が上記容量形成部および上記封止部を貫通することにより、上記外面において上記柱状導体が露出していてもよい。

[0020] 上記本発明に基づくコンデンサにあっては、上記第１主面の法線方向に沿って見た場合に、上記第１ビア導体および上記第２ビア導体が、いずれも上記容量形成部が配置された領域内に設けられていることが好ましい。

[0021] 上記本発明に基づくコンデンサにあっては、上記第１ビア導体が、いずれも複数設けられていてもよく、また、上記第２ビア導体が、いずれも複数設けられていてもよい。

[0022] 上記本発明に基づくコンデンサにあっては、上記第１ビア導体および上記第２ビア導体が、上記第１主面の法線方向に沿って見た場合にアレイ状に配置されていてもよく、その場合には、１つのビア導体の極性とこれに最短距離で隣り合うビア導体の極性とが、異なっていることが好ましい。

[0023] 上記本発明に基づくコンデンサにあっては、上記内部導体が、Ａｇおよび導電性高分子のうちの少なくともいずれかを主たる材料として含んでいることが好ましい。

発明の効果

[0024] 本発明によれば、金属多孔体と誘電体膜と導電膜とからなる容量形成部を備えてなるコンデンサにおいて、低ＥＳＲ化が図られる。

図面の簡単な説明

[0025] [図1]実施の形態１に係るコンデンサの模式正面図である。

[図2]図１に示すコンデンサの模式底面図である。

[図3]図１に示すコンデンサの模式断面図である。

[図4]図３に示す第２ビア導体の近傍を拡大した模式断面図である。

[図5]図３に示す内部導体の一部を拡大した模式断面図である。

[図6]図３に示す絶縁基板の第１主面の近傍を拡大した模式断面図である。

[図7]図３に示す封止部の一部を拡大した模式断面図である。

[図8]実施の形態１に係るコンデンサの製造方法を示すフロー図である。

[図9]図８に示す製造フローのステップＳ４が完了した後の状態を示す模式断面図である。

[図10]図８に示す製造フローのステップＳ５を説明するための模式断面図である。

[図11]図８に示す製造フローのステップＳ６を説明するための模式断面図である。

[図12]図８に示す製造フローのステップＳ７を説明するための模式断面図である。

[図13]図８に示す製造フローのステップＳ８を説明するための模式断面図である。

[図14]図８に示す製造フローのステップＳ９を説明するための模式断面図である。

[図15]図８に示す製造フローのステップＳ１０を説明するための模式断面図である。

[図16]図８に示す製造フローのステップＳ１１を説明するための模式断面図である。

[図17]図８に示す製造フローのステップＳ１２を説明するための模式断面図である。

[図18]図８に示す製造フローのステップＳ１３を説明するための模式断面図である。

[図19]図８に示す製造フローのステップＳ１４を説明するための模式断面図である。

[図20]図８に示す製造フローのステップＳ１５を説明するための模式断面図である。

[図21]図８に示す製造フローのステップＳ１６を説明するための模式断面図である。

[図22]図８に示す製造フローのステップＳ１７を説明するための模式断面図である。

[図23]図８に示す製造フローのステップＳ１８を説明するための模式断面図である。

[図24]図３に示すコンデンサに係る柱状導体の一形態を示す模式断面図である。

[図25]第１変形例に係るコンデンサの模式断面図である。

[図26]第２変形例に係るコンデンサの模式断面図である。

[図27]第３変形例に係るコンデンサの模式断面図である。

[図28]第４変形例に係るコンデンサの模式断面図である。

[図29]実施の形態２に係るコンデンサの模式断面図である。

[図30]実施の形態２に係るコンデンサの製造方法を示すフロー図である。

[図31]図３０に示す製造フローのステップＳ７を説明するための模式断面図である。

[図32]図３０に示す製造フローのステップＳ９を説明するための模式断面図である。

[図33]図３０に示す製造フローのステップＳ１５Ｂを説明するための模式断面図である。

[図34]図３０に示す製造フローのステップＳ１６を説明するための模式断面図である。

[図35]図３０に示す製造フローのステップＳ１７を説明するための模式断面図である。

[図36]実施の形態３に係るコンデンサの模式断面図である。

[図37]実施の形態３に係るコンデンサの製造方法を示すフロー図である。

[図38]第５変形例に係るコンデンサの模式断面図である。

[図39]図３８に示す第２ビア導体の近傍を拡大した模式断面図である。

発明を実施するための形態

[0026] 以下、本発明の実施の形態について、図を参照して詳細に説明する。なお、以下に示す実施の形態においては、同一のまたは共通する部分について図中同一の符号を付し、その説明は繰り返さない。また、以下に示す実施の形態においては、説明の便宜上、「陽極」および「陰極」の語が用いられるが、以下に示す実施の形態におけるコンデンサの電気極性は、これらの語によって一意に決定されるものではなく、その電気極性は、当該コンデンサの使用環境に合わせて適宜決定される。

[0027] （実施の形態１）

図１は、実施の形態１に係るコンデンサの模式正面図であり、図２は、図１中に示す矢印ＩＩ方向から見たコンデンサの模式底面図である。図３は、図２中に示すＩＩＩ－ＩＩＩ線に沿ったコンデンサの模式断面図であり、図４は、図３に示す第２ビア導体の近傍を拡大した模式断面図である。図５は、図３に示す内部導体の一部を拡大した模式断面図であり、図６は、図３に示す絶縁基板の第１主面の近傍を拡大した模式断面図である。図７は、図３に示す封止部の一部を拡大した模式断面図である。まず、これら図１ないし図７を参照して、本実施の形態に係るコンデンサ１Ａの構成について説明する。

[0028] 図１ないし図３に示すように、コンデンサ１Ａは、偏平な略直方体形状の外形を有しており、その底面が配線基板等に対する実装面として構成されたいわゆる表面実装型電子部品である。コンデンサ１Ａは、絶縁基板１０と、容量形成部２０と、封止部３０とを主として備えている。このうち、容量形成部２０は、絶縁基板１０に対向するように設けられている。容量形成部２０は、絶縁基板１０と当該絶縁基板１０上に設けられた封止部３０とによって封止されることでコンデンサ１Ａの内部に位置している。

[0029] また、絶縁基板１０には、第１ビア導体１３および第２ビア導体１４と、支持導体１５と、第１バンプ１６および第２バンプ１７と、内部導体１８と、柱状導体１９とが設けられている。これら第１ビア導体１３、第２ビア導

体１４、支持導体１５、第１バンプ１６、第２バンプ１７、内部導体１８、および柱状導体１９は、コンデンサ１Ａの内部に位置する容量形成部２０を外部の回路に電気的に接続するための引き出し配線としての一対の外部接続配線を構成している。一対の外部接続配線は、陽極としての第１外部接続配線と、陰極としての第２外部接続配線とを含んでいる。

[0030] 図１ないし図４、および図６に示すように、絶縁基板１０は、第１主面１０ａと当該第１主面１０ａとは反対側に位置する第２主面１０ｂとを有する平板状の部材からなる。絶縁基板１０としては、電気的絶縁性を有する基板を用いることが好ましく、好適には無機材料を主成分とする基板が利用できる。より具体的には、絶縁基板１０としては、たとえばＳｉ、Al_2O_3、ZrO_2、ＢＮ、Si_3N_4、ＡｌＮ、ＭｇＯ、Mg_2SiO_4、$BaTiO_3$、$SrTiO_3$および$CaTiO_3$のいずれかを主たる材料とした基板を用いることができる。

[0031] 絶縁基板１０の厚さおよび大きさは、特にこれが制限されるものではないが、たとえば厚さが５μｍ以上５０μｍ以下でありかつ一辺の長さが５００μｍ以上２０００μｍ以下の平面視矩形状のアルミナ基板が用いられることが好ましい。

[0032] 絶縁基板１０には、複数の第１貫通孔１１が設けられており、これら複数の第１貫通孔１１の各々は、第１主面１０ａから第２主面１０ｂにまで達するように絶縁基板１０を貫通している。これら複数の第１貫通孔１１の各々は、第１ビア導体１３によって埋め込まれている（図３参照）。複数の第１ビア導体１３の各々の形状は、たとえば略円柱状である。

[0033] 絶縁基板１０には、複数の第２貫通孔１２が設けられており、これら複数の第２貫通孔１２の各々は、第１主面１０ａから第２主面１０ｂにまで達するように絶縁基板１０を貫通している。これら複数の第２貫通孔１２の各々は、第２ビア導体１４によって埋め込まれている（図３参照）。複数の第２ビア導体１４の各々の形状は、たとえば略円柱状である。

[0034] 複数の第１ビア導体１３の各々は、上述した第１外部接続配線の一部を構

成している。複数の第２ビア導体１４の各々は、上述した第２外部接続配線の一部を構成している。すなわち、複数の第１ビア導体１３と複数の第２ビア導体１４とは、異なる極性である第１外部接続配線および第２外部接続配線をそれぞれ構成している。

[0035] ここで、本実施の形態においては、第１ビア導体１３および第２ビア導体１４は、絶縁基板１０の第１主面１０ａの法線方向に沿って見た場合に、いずれも容量形成部２０が配置された領域（すなわち、図２において破線で示す領域）内に設けられている。

[0036] また、本実施の形態においては、４個の第１ビア導体１３と５個の第２ビア導体１４とが絶縁基板１０に設けられており、これにより合計で９個のビア導体が絶縁基板１０を貫通している。これら９個のビア導体は、３行３列のレイアウトでアレイ状に配置されている。ここで、１つのビア導体の極性とこれに最短距離で隣り合うビア導体の極性とは、異なっている。なお、これら第１ビア導体１３および第２ビア導体１４の個数および配置は、特にこれに限定されるものではない。

[0037] 第１ビア導体１３および第２ビア導体１４としては、各種の配線材料にてこれを構成することができるが、特に電気伝導度が高い金属材料にてこれを構成することが好ましい。第１ビア導体１３および第２ビア導体１４の材質は、たとえばＮｉ、Ａｇ、Ｃｕ、Ａｕ、Ｐｔ、ＭｏおよびWのいずれかを主たる材料とした金属材料とすることができるが、Ｃｕであることが好ましい。ここで、これら第１ビア導体１３および第２ビア導体１４の材質は、本実施の形態に係るコンデンサ１Ａの実装環境に合わせて適宜変更可能であり、また、第１ビア導体１３の材質と第２ビア導体１４の材質とは、必ずしも同一である必要はない。本実施の形態においては、第１ビア導体１３および第２ビア導体１４としてＮｉからなるものが用いられている。

[0038] なお、第２ビア導体１４は、たとえば電解めっきや、スクリーン印刷法等の厚膜形成方法により、後述する柱状導体１９と共に形成されてもよい。この場合には、第２ビア導体１４の材質は、後述する柱状導体１９の材質と同

一のものになる。

[0039] 第１ビア導体１３および第２ビア導体１４の軸方向長さおよび大きさは、特に制限されるものではなく、絶縁基板１０の厚さや大きさに応じて適宜設定される。ここで、第１ビア導体１３および第２ビア導体１４の軸方向長さは、たとえば５μｍ以上５０μｍ以下とされることが好ましく、これらの直径は、たとえば１５μｍ以上１５０μｍ以下とされることが好ましい。

[0040] 図３に示すように、絶縁基板１０には、第１主面１０ａから容量形成部２０に向けて突出するとともに容量形成部２０に取り囲まれた複数の略円柱状の支持導体１５が設けられている。このように構成された複数の支持導体１５は、その各々が容量形成部２０に接合されることにより、容量形成部２０を支持する支持部として機能する。すなわち、これら支持部としての複数の支持導体１５が設けられていることにより、コンデンサ１Ａの製造過程において発生する応力によって絶縁基板１０に反りが生じることを抑制することができることになるが、この点については後述することにする。

[0041] また、複数の支持導体１５の各々は、第１主面１０ａの法線方向に沿って延在し、当該法線方向に沿って見た場合に、複数の第１ビア導体１３の各々と重なって配置されている。これにより、支持導体１５は第１ビア導体１３に接続している。

[0042] ここで、複数の支持導体１５の各々は、複数の第１ビア導体１３の各々と略同軸となるように配置されることが好ましい。また、複数の支持導体１５は、第１主面１０ａの法線方向と直交するこれらの各々の断面が、これに対応する第１ビア導体１３の断面よりも大きく構成されていることが好ましい。そのため、複数の支持導体１５の各々の直径は、たとえば１５μｍ以上１００μｍ以下とされることが好ましい。

[0043] このように構成すれば、複数の支持導体１５の各々の形成位置がずれることで複数の第１ビア導体１３の各々と完全には同軸上に配置されないこととなった場合にも、複数の支持導体１５の各々が、第１主面１０ａの法線方向に沿って見た場合に、複数の第１ビア導体１３の各々と少なくとも一部にお

いて重なって配置されるようにすることができる。そのため、このようにすれば、複数の支持導体１５の各々を複数の第１ビア導体１３の各々に確実に接続することができる。

[0044] 支持導体１５の軸方向長さは、特に制限されるものではなく、容量形成部２０の厚さに応じて適宜設定されるが、容量形成部２０をその厚さ方向に貫通できるだけの軸方向長さを有していることが好ましい。なお、後述するように、容量形成部２０が第１主面１０ａの法線方向において互いに離隔して積層された複数の容量形成部を含んでいる場合においては、第１主面１０ａから最も離れて位置する層（すなわち、図３においては第１容量形成部２０ａ）の少なくとも一部に接合される程度の軸方向長さを有している必要がある。複数の支持導体１５の軸方向長さは、たとえば下限が１５μｍであり、上限がコンデンサ１Ａの厚みから２０μｍ減じた長さであることが好ましい。

[0045] 支持導体１５としては、後述する金属多孔体２１に含まれる材料のうちの少なくとも一部と同一の材料を含んで構成することが好ましい。支持導体１５の材質は、たとえばＮｉ、Ｍｏ、Ｗ、Ａｌ、Ｔｉ、Ｔａ、Ｎｂ、Ｃｕ、Ｐｔ、ＡｕおよびＡｇのいずれかを主たる材料とした金属材料とすることができる。また、これら金属材料のうちから選択される２種以上を主たる成分とした合金材料にて支持導体１５を構成することとしてもよい。本実施の形態においては、支持導体１５としてＮｉからなるものが用いられている。

[0046] なお、支持導体１５を平面視した場合の外形は、これが略円形状に限定されるものではなく、たとえば略楕円形状等であってもよい。また、支持導体１５は、第１主面１０ａの法線方向に対して相当程度にテーパが付いた方向に延在していてもよい。

[0047] 内部導体１８は、容量形成部２０を構成する後述する導電膜２３を覆うように連続的に形成されている。より具体的には、内部導体１８は、容量形成部２０の内部の空間を充填するように当該内部の空間を規定する導電膜２３を覆っているとともに、容量形成部２０の外表面と支持導体１５の先端部と

を覆う導電膜２３を覆っている。また、内部導体１８は、絶縁基板１０の第１主面１０ａを覆っている導電膜２３を覆っている。

[0048] さらに、図４に示すように、内部導体１８は、絶縁基板１０に設けられた第２貫通孔１２を規定する部分の絶縁基板１０の表面を覆う導電膜２３を覆っている。より具体的には、第２ビア導体１４と絶縁基板１０の基材との境界部においては、絶縁基板１０の基材が後述する誘電体膜２２によって覆われているとともに、誘電体膜２２が導電膜２３によって覆われており、さらに導電膜２３が内部導体１８によって覆われている。さらに当該内部導体１８が第２ビア導体１４によって覆われており、これにより、内部導体１８は、第２ビア導体１４に直接接続されている。

[0049] また、図３に示すように、内部導体１８は、後述する複数の柱状導体１９の各々の表面も覆っており、これにより、導電膜２３は、内部導体１８と共に柱状導体１９を介して第２ビア導体１４に接続されている。

[0050] 内部導体１８の厚さは、導電膜２３よりも厚ければ特にこれが制限されるものではないが、３０μｍ以上であることが好ましく、さらに好適には、２００μｍ以上とされる。なお、作図の都合上、図３ないし図６等にあっては、内部導体１８の厚さが極端に異なる部分を含むように描画されており、そのため、内部導体１８の一部（たとえば、第２ビア導体１４の近傍等）の厚さが、導電膜２３の厚さと同等程度となっているが、実際には導電膜２３および内部導体１８の厚さは、上述したように相当程度に差をもって構成されるものである（後述する図１９ないし図２９、図３３ないし図３６、図３８および図３９においても同様である）。

[0051] 以上のように構成した場合には、導電膜２３と第２ビア導体１４とが、内部導体１８を介して接続されることになる。これにより、コンデンサ１Ａの低ＥＳＲ化が図られることになるが、その詳細については後述することとする。

[0052] さらに、内部導体１８は、第１主面１０ａの法線方向において互いに離隔して積層された複数の容量形成部の層間に設けられた空間を埋めるように形

成されており、これによっても、コンデンサ１Ａの低ＥＳＲ化が図られることになるが、その詳細についても後述することとする。

[0053] また、このように内部導体１８が形成されることにより、容量形成部２０の各層が、層間に埋められた内部導体１８によって保持されることになる。これにより、容量形成部２０の機械的強度を向上させることができる。

[0054] 内部導体１８としては、たとえばＡｇ等の金属材料および導電性高分子のうちの少なくともいずれかを主たる材料とすることができる。また、これら金属材料のうちから選択される２種以上を主たる成分とした合金材料にて内部導体１８を構成することとしてもよい。本実施の形態においては、内部導体１８として、Ａｇからなるものが用いられている。

[0055] 内部導体１８は、たとえば化学蒸着（ＣＶＤ：Chemical Vapor Deposition）法、原子層堆積（ＡＬＤ）法、パルスレーザ堆積（ＰＬＤ：Pulsed Laser Deposition）法、めっき法、バイアススパッタ法、ゾルゲル法、導電性高分子充填を用いる方法、または、超臨界流体を用いる方法によって形成することができる。

[0056] なお、上述した内部導体１８の厚さの測定は、たとえば、絶縁基板１０の第１主面１０ａの延在方向と直交する断面を走査型電子顕微鏡を用いて観察することで行なわれる。

[0057] 具体的には、コンデンサ１Ａを平面視した場合の当該コンデンサ１Ａの長手方向をＬｘ、短手方向をＬｙとし、当該コンデンサ１Ａの厚み方向（すなわち、第１主面１０ａの法線方向）をＬｚとしたときに、まず、Ｌｙ方向における中央に位置する部分のコンデンサ１ＡのＬｘ－Ｌｚ断面が露出することとなるように、コンデンサ１Ａを研磨処理する。当該研磨処理は、露出する断面が、上記中央位置を基準としてＬｙ方向において±１００μｍの誤差範囲内に位置することとなるように行なわれる。

[0058] 次に、露出した断面の観察を行なう。当該断面のＬｘ方向の観察範囲は、Ｌｘ方向における当該断面の中央位置を基準として±５０μｍの範囲であり、当該断面のＬｚ方向の観察範囲は、Ｌｚ方向において互いに離隔して積層

された複数の容量形成部のうちの、第１主面１０ａの最も近くに位置する層とこれに隣り合う層との間の範囲である。

[0059] 内部導体１８の厚さを測定するに際しては、まず、走査型電子顕微鏡によって得られる倍率１０万倍の断面画像において、内部導体１８を規定する材料の元素をエネルギー分散型Ｘ線分光法によってマッピングし、これを撮像する。次に、マッピング画像に二値化処理を施す。次に、二値化処理した画像において、内部導体１８のＬｚ方向の厚さを、Ｌｘ方向に１０ｎｍピッチにて１００箇所で測り、これらの平均値を算出する。このようにして算出された平均値が、内部導体１８の厚さとなる。ここで、図５においては、これら１００箇所で測定される内部導体１８のＬｚ方向の厚さのうちの３つを、線分長ａ１，ａ２，ａ３として例示している。なお、図５は、内部導体１８の厚さの測定を説明するために内部導体１８の一部を拡大した模式図であり、上述したマッピング画像あるいは二値化処理した画像を例示するものではない。

[0060] 絶縁基板１０には、さらに、第１主面１０ａから容量形成部２０に向けて突出するとともに、内部導体１８を介して容量形成部２０に取り囲まれた複数の略円柱状の柱状導体１９が設けられている。

[0061] 複数の柱状導体１９は、上述したように、その各々の表面が内部導体１８によって覆われていることにより、当該内部導体１８に接続されている。

[0062] また、複数の柱状導体１９の各々は、第１主面１０ａの法線方向に沿って延在し、第１主面１０ａの法線方向に沿って見た場合に、複数の第２ビア導体１４の各々と重なって配置されている。これにより、複数の柱状導体１９の各々は、その絶縁基板１０側の端部において第２ビア導体１４に接続されている。

[0063] このように構成した場合には、導電膜２３と第２ビア導体１４とは、上述したように内部導体１８のみを介して接続されるだけでなく、内部導体１８と共に柱状導体１９を介しても接続されることになる。すなわち、内部導体１８と第２ビア導体１４とは、直接接続されているだけでなく、柱状導体１

９を介しても接続されている。

[0064] そのため、上述した陰極としての第２外部接続配線は、第２ビア導体１４、内部導体１８、および柱状導体１９を介して容量形成部２０に接続されている。これにより、コンデンサ１Ａの低ＥＳＲ化が図られることになるが、その詳細については後述することにする。

[0065] ここで、複数の柱状導体１９の各々は、複数の第２ビア導体１４の各々と略同軸となるように配置されることが好ましい。また、複数の柱状導体１９は、第１主面１０ａの法線方向と直交するこれらの各々の断面が、これに対応する第２ビア導体１４の断面よりも大きく構成されていることが好ましい。そのため、複数の柱状導体１９の各々の直径は、たとえば１５μｍ以上１５０μｍ以下とされることが好ましい。

[0066] このように構成すれば、複数の柱状導体１９の各々の形成位置がずれることで複数の第２ビア導体１４の各々と完全には同軸上に配置されないこととなった場合にも、第１主面１０ａの法線方向に沿って見た場合に、複数の柱状導体１９の各々が、複数の第２ビア導体１４の各々と少なくとも一部において重なって配置されるようにすることができる。そのため、このようにすれば、複数の柱状導体１９の各々を複数の第２ビア導体１４の各々に確実に接続することができる。

[0067] 柱状導体１９の軸方向長さは、特に制限されるものではなく、容量形成部２０の厚さに応じて適宜設定されるが、容量形成部２０をその厚さ方向に貫通できるだけの軸方向長さを有していることが好ましい。なお、後述するように、容量形成部２０が第１主面１０ａの法線方向において互いに離隔して積層された複数の容量形成部を含んでいる場合においては、第１主面１０ａから最も離れて位置する層（すなわち、図３においては第１容量形成部２０ａ）の少なくとも一部に接合される程度の軸方向長さを有している必要がある。複数の柱状導体１９の軸方向長さは、たとえば下限が１５μｍであり、上限がコンデンサ１Ａの厚みから２０μｍ減じた長さであることが好ましい。

[0068] 柱状導体１９としては、後述する金属多孔体２１に含まれる材料のうちの少なくとも一部と同一の材料を含んで構成することが好ましい。柱状導体１９の材質は、たとえばＮｉ、Ｍｏ、Ｗ、Ａｌ、Ｔｉ、Ｔａ、Ｎｂ、Ｃｕ、Ｐｔ、ＡｕおよびＡｇのいずれかを主たる材料とした金属材料とすることができる。また、これら金属材料のうちから選択される２種以上を主たる成分とした合金材料にて柱状導体１９を構成することとしてもよい。

[0069] なお、柱状導体１９は、たとえば電解めっきや、スクリーン印刷法等の厚膜形成方法により、第２ビア導体１４と共に形成されてもよい。その場合には、柱状導体１９の材質は、第２ビア導体１４の材質と同一のものになる。本実施の形態においては、電解めっきによって、Ｎｉからなる第２ビア導体１４および柱状導体１９が共に形成される。

[0070] なお、柱状導体１９を平面視した場合の外形は、これが略円形状に限定されるものではなく、たとえば略楕円形状等であってもよい。また、柱状導体１９は、第１主面１０ａの法線方向に対して相当程度にテーパが付いた方向に延在していてもよい。

[0071] 以上において説明した支持導体１５は、上述した第１外部接続配線の一部を構成しており、内部導体１８および柱状導体１９は、上述した第２外部接続配線の一部を構成している。すなわち、支持導体１５と、内部導体１８および柱状導体１９とは、異なる極性である第１外部接続配線および第２外部接続配線をそれぞれ構成している。

[0072] 図１ないし図３に示すように、絶縁基板１０の第２主面１０ｂ上には、複数の第１ビア導体１３を覆うように複数の第１バンプ１６が設けられている。複数の第１バンプ１６は、表面実装型電子部品としてのコンデンサ１Ａを配線基板等に実装するとともに、当該コンデンサ１Ａの容量形成部２０を外部の回路に電気的に接続するための接合材となるものであり、絶縁基板１０の第２主面１０ｂから突出するように設けられている。複数の第１バンプ１６の各々の形状は、略半円球状である。

[0073] 絶縁基板１０の第２主面１０ｂ上には、複数の第２ビア導体１４を覆うよ

うに複数の第２バンプ１７が設けられている。複数の第２バンプ１７は、表面実装型電子部品としてのコンデンサ１Ａを配線基板等に実装するとともに、当該コンデンサ１Ａの容量形成部２０を外部の回路に電気的に接続するための接合材となるものであり、絶縁基板１０の第２主面１０ｂから突出するように設けられている。複数の第２バンプ１７の各々の形状は、略半円球状である。

[0074] 複数の第１バンプ１６の各々は、上述した第１外部接続配線の一部を構成している。複数の第２バンプ１７の各々は、上述した第２外部接続配線の一部を構成している。すなわち、複数の第１バンプ１６と複数の第２バンプ１７とは、異なる極性である第１外部接続配線および第２外部接続配線をそれぞれ構成している。

[0075] 第１バンプ１６および第２バンプ１７としては、各種の配線材料にてこれを構成することができるが、特に電気伝導度が高い金属材料にてこれを構成することが好ましい。第１バンプ１６の材質および第２バンプ１７の材質は、たとえばＮｉ、Ａｇ、Ｃｕ、ＡｕおよびＳｎのいずれかを主たる材料とした金属材料とすることができる。本実施の形態においては、第１バンプ１６および第２バンプ１７として、Ａｕからなるものが用いられている。

[0076] 第１バンプ１６および第２バンプ１７の大きさは、特に制限されるものではなく、第１ビア導体１３および第２ビア導体１４の大きさに応じて適宜設定される。

[0077] 以上により、一対の外部接続配線のうちの陽極としての第１外部接続配線は、第１ビア導体１３、支持導体１５、および第１バンプ１６にて構成されており、一対の外部接続配線のうちの陰極としての第２外部接続配線は、第２ビア導体１４、内部導体１８、柱状導体１９、および第２バンプ１７にて構成されている。

[0078] 図３に示すように、容量形成部２０は、絶縁基板１０に対向するように設けられており、内部に複数の微細な孔を有する金属多孔体２１と、当該金属多孔体２１の表面を覆う誘電体膜２２と、当該誘電体膜２２の表面をさらに

覆う導電膜２３とを含んでいる。

[0079] なお、容量形成部２０は、絶縁基板１０に対向するように設けられているものの、絶縁基板１０には実質的に直接的には接合されていないか、あるいは、直接的に接合されているとしてもわずかしか接合されていない。ここで、容量形成部２０が絶縁基板１０にわずかしか接合されていない状態とは、容量形成部２０の一部が所定の比率以下で絶縁基板１０に接合されている状態を意味している。すなわち、容量形成部２０が絶縁基板１０にわずかしか接合されていない状態とは、図６に示すように、絶縁基板１０の第１主面１０ａの延在方向と直交する断面において、絶縁基板１０の第１主面１０ａ上の任意の領域を見た場合に、当該任意の領域において、金属多孔体２１が絶縁基板１０に対して直接的に、あるいは誘電体膜２２もしくは導電膜２３を介して間接的に接合されている部分の第１主面１０ａに平行な線分長の合計（すなわち、図６に示す例においては線分長ｄ１＋ｄ２）が、第１主面の当該任意の領域における全線分長（すなわち、図６に示す例においては線分長ｃ）の３０％以下であることを意味している。

[0080] また、図３に示すように、容量形成部２０は、第１主面１０ａの法線方向において互いに離隔して積層された複数の容量形成部を含んでいる。なお、当該積層された容量形成部の層の数は、特に制限されるものではなく、所望の容量に応じて適宜設定される。本実施の形態における容量形成部２０は、３層から構成されており、説明の便宜上、第１主面１０ａから最も離れて位置する層から順に、第１容量形成部２０ａ、第２容量形成部２０ｂ、第３容量形成部２０ｃと称することとする。

[0081] 金属多孔体２１は、その内部に設けられた複数の微細な孔の少なくとも一部が、当該金属多孔体自体によって閉じられておらず、好適には、その内部に設けられた複数の微細な孔の大部分または全部が、当該金属多孔体自体によって閉じられていない。このような金属多孔体は、たとえば金属粒子の焼結体にて構成される。

[0082] 金属多孔体２１は、絶縁基板１０の第１主面１０ａの縁部を除く部分上に

おいて、支持導体１５を取り囲むように位置している。このように構成された金属多孔体２１は、その形成工程において、金属多孔体２１に含まれる材料のうちの少なくとも一部と同一の材料を含む支持導体１５と共に焼成される。

[0083] これにより、金属多孔体２１は支持導体１５に接合されることになる。すなわち、本実施の形態に係るコンデンサ１Ａにおいては、第１容量形成部２０ａの金属多孔体２１と、第２容量形成部２０ｂの金属多孔体２１と、第３容量形成部２０ｃの金属多孔体２１とが、支持導体１５によって接続されることになる。そのため、上述した陽極としての第１外部接続配線は、当該支持導体１５を介して容量形成部２０に接続されている。

[0084] 金属多孔体２１としては、各種の導電性金属材料にてこれを構成することができるが、Ｎｉ、Ｍｏ、Ｗ、Ａｌ、Ｔｉ、Ｔａ、Ｎｂ、Ｃｕ、Ｐｔ、ＡｕおよびＡｇのいずれかを主たる材料とした金属材料にてこれを構成することが好ましい。また、これら金属材料のうちから選択される２種以上を主たる成分とした合金材料にて金属多孔体２１を構成することとしてもよい。本実施の形態においては、金属多孔体２１として、Ｎｉからなるものが用いられている。

[0085] 金属多孔体２１の厚さおよび大きさは、特にこれが制限されるものではなく、特にその大きさは、絶縁基板１０の大きさに応じて適宜設定される。

[0086] ここで、上述したように、金属多孔体２１は、金属粒子の焼結体にて構成されていることが好ましい。その場合、金属粒子としては、球状、楕円球状、偏平状、板状、針状等、様々な形状のものが利用できる。また、金属粒子の粒径は、特に制限されるものではないが、その平均粒径が６００ｎｍ以下であることが好ましく、２０ｎｍ以上５００ｎｍ以下であることがより好ましい。

[0087] 誘電体膜２２は、上述したように金属多孔体２１の表面を覆っている。より具体的には、誘電体膜２２は、容量形成部２０の最も外側に位置する部分の金属多孔体２１の表面を覆っているのみならず、容量形成部２０の内部に

位置する部分の金属多孔体２１の表面のうち、当該金属多孔体自体によって閉じられていない上述した微細な孔によって規定された表面をも覆っている。また、誘電体膜２２は、支持導体１５の表面も覆っている。

[0088] 誘電体膜２２としては、各種の絶縁材料にてこれを構成することができるが、たとえば、AlO_x、SiO_x、HfO_x、TiO_x、TaO_x、ZrO_x、$SiAlO_x$、$HfAlO_x$、$ZrAlO_x$、$AlTiO_x$、$SrTiO_x$、$HfSiO_x$、$ZrSiO_x$、$TiZrO_x$、$TiZrO_x$、$TiZrWO_x$、$SrTiO_x$、$BaTiO_x$、$PbTiO_x$、$BaSrTiO_x$、$BaCaTiO_x$等の金属酸化物、AlN_x、SiN_x、$AlScN_x$等の金属窒化物、AlO_xN_y、SiO_xN_y、HfO_xN_y、$SiC_xO_yN_z$等の金属酸窒化物にてこれを構成することができる。その中でも、AlO_x（たとえばAl_2O_3）、SiO_x（たとえばSiO_2）、HfO_x、TiO_x、$SiAlO_x$、$HfAlO_x$、$ZrAlO_x$、$HfSiO_x$および$ZrSiO_x$のいずれかにて誘電体膜２２を構成することが好ましい。なお、上記の化学式は、単に材料の構成を示すものであり、組成を限定するものではない。すなわち、ＯおよびＮに付されたｘ、ｙおよびｚは、０より大きい任意の値であってよく、金属元素を含む各元素の存在比率は任意である。また、誘電体膜２２は、材質の異なる複数の誘電体層からなる積層膜にて構成されていてもよい。本実施の形態においては、誘電体膜２２として、ＡｌＳｉＯからなるものが用いられている。

[0089] 誘電体膜２２は、好ましくは、気相法、たとえば真空蒸着法、ＣＶＤ法、スパッタ法、ＡＬＤ法、ＰＬＤ法等、または、超臨界流体を用いる方法によって形成することができ、特に好適には、ＡＬＤ法によって形成される。

[0090] 誘電体膜２２の厚さは、特に制限されるものではないが、３ｎｍ以上１００ｎｍ以下であることが好ましく、さらに好適には、５ｎｍ以上５０ｎｍ以下とされる。

[0091] 導電膜２３は、上述したように誘電体膜２２の表面を覆っている。より具体的には、導電膜２３は、容量形成部２０の最も外側に位置する部分の誘電体膜２２の表面を覆っているのみならず、容量形成部２０の内部に位置する

部分の誘電体膜２２の表面をも覆っている。また、導電膜２３は、支持導体１５の表面を覆っている誘電体膜２２の表面も覆っている。

[0092] 導電膜２３としては、各種の導電材料にてこれを構成することができるが、Ｎｉ、Ｃｕ、Ｒｕ、Ａｌ、Ｗ、Ｔｉ、Ａｇ、Ａｕ、Ｚｎ、ＴａおよびＮｂのいずれかを主たる材料とした金属材料、これら金属材料のうちから選択される２種以上を主たる成分とした合金材料、ＴｉＮ、ＴｉＡｌＮ、ＴｉＳｉＮ、ＴａＮ、ＮｂＮ、ＷＮ等の金属窒化物、ＴｉＯＮ、ＴｉＡｌＯＮ等の金属酸窒化物、ＰＥＤＯＴ（ポリ（３，４－エチレンジオキシチオフェン））、ポリピロール、ポリアニン等の導電性高分子、RuO_2、ＺｎＯ、（Ｚｎ，Ａｌ）Ｏ、ＮｉＯ等の導電性酸化膜にてこれを構成することができる。その中でも、ＴｉＮあるいはＴｉＯＮもしくはＺｎＯ、ＲｕＯ等の酸化物半導体にて導電膜２３を構成することが好ましい。本実施の形態においては、導電膜２３として、ＴｉＮからなるものが用いられている。

[0093] 導電膜２３は、好ましくは、ＣＶＤ法、ＡＬＤ法、ＰＬＤ法、めっき法、バイアススパッタ法、ゾルゲル法、導電性高分子充填を用いる方法、または、超臨界流体を用いる方法によって形成することができ、特に好適には、ＡＬＤ法によって形成される。また、導電膜２３は、材質の異なる複数の導電層からなる積層膜にて構成されていてもよい。その場合には、ＡＬＤ法にて成膜を行なった後に他の方法にて成膜を行なうことができる。

[0094] 導電膜２３の厚さは、特に制限されるものではないが、３ｎｍ以上であることが好ましく、さらに好適には、１０ｎｍ以上とされる。

[0095] ここで、容量形成部２０は、上述したように、第１主面１０ａの法線方向において互いに離隔して積層された複数の容量形成部を含んでおり、これらの層間に設けられた空間を埋めるようにして内部導体１８が形成されている。

[0096] このように内部導体１８を形成することにより、第１容量形成部２０ａの導電膜２３と、第２容量形成部２０ｂの導電膜２３と、第３容量形成部２０ｃの導電膜２３とは、当該内部導体１８によって接続されることになる。

[0097] 第１容量形成部２０ａおよび第２容量形成部２０ｂの間に位置する部分の内部導体１８の厚さは、導電膜２３の厚さよりも大きく構成されていることが好ましく、さらに好適には、上記内部導体１８の厚さは、上記導電膜の厚さの２倍以上となるように構成されていることが好ましく、さらに好適には、上記厚さの３倍以上とされ、さらに好適には、上記厚さの１０倍以上とされ、さらに好適には、１００倍以上とされる。なお、当該構成は、第２容量形成部２０ｂと第３容量形成部２０ｃとの間に位置する部分の内部導体１８の厚さにおいても同様である。

[0098] このように構成することにより、コンデンサ１Ａの低ＥＳＲ化が図られることになるが、その詳細については後述することにする。

[0099] 図１および図３に示すように、封止部３０は、絶縁基板１０の第１主面１０ａ上に設けられており、当該絶縁基板１０と共に容量形成部２０を封止するとともに、容量形成部２０から見て絶縁基板１０側とは反対側に位置する外面３０ａを規定している。より具体的には、封止部３０は、絶縁基板１０の第１主面１０ａに対向するように設けられた容量形成部２０の上方、側方および下方を覆うように位置しており、さらに、容量形成部２０の内部の空間に内部導体１８が完全に充填されていない場合には、当該空間のうちの内部導体１８が充填されていない空間を埋め込むように位置している。

[0100] 封止部３０としては、各種の絶縁材料にてこれを構成することができるが、特に耐候性に優れた絶縁材料にてこれを構成することが好ましい。封止部３０の材質は、たとえばポリイミド樹脂、ポリベンゾオキサゾール樹脂、ポリエチレンテレフタレート樹脂、ベンゾシクロブテン樹脂、または、エポキシ樹脂等の樹脂材料とすることができる。また、当該樹脂材料には、各種の添加物を含めることができ、たとえば熱膨張係数を調整するために、SiO_2フィラーやAl_2O_3フィラー等を含有させてもよい。本実施の形態においては、封止部３０として、エポキシ樹脂からなるものが用いられている。

[0101] なお、封止部３０のみでは耐湿性の確保が困難な場合には、容量形成部２０と封止部３０との間に耐湿保護膜を形成してもよい。当該耐湿保護膜は、

たとえば封止部３０を形成する前に、ＳｉＮ、SiO_2、Al_2O_3、HfO_2、ZrO_2等からなる無機絶縁体をＣＶＤ法、ＡＬＤ法等によって容量形成部２０を覆うように設けたり、あるいは、フッ素系樹脂、シランカップリング剤樹脂等の撥水性を有する有機物絶縁体を、容量形成部２０を覆うように設けたりすることで形成することができる。ここで、当該耐湿保護膜は、必ずしも容量形成部２０の内部にまで形成されている必要はなく、外側表面のみを覆うように形成されていれば足りる。

[0102] 封止部３０は、各種の塗布方法によって成膜することができ、たとえば真空ラミネータを用いた方法や、エア式ディスペンサを用いた方法、ジェットディスペンサを用いた方法、スクリーン印刷法、真空印刷法、静電塗布法、インクジェット法、フォトリソグラフィー法等が利用できる。

[0103] 封止部３０の厚さおよび大きさは、特に制限されるものではなく、その大きさは、絶縁基板１０の大きさに応じて適宜設定される。ここで、封止部３０の厚さは、たとえば５μｍ以上５０μｍ以下とされることが好ましく、その大きさは、たとえば絶縁基板１０の第１主面１０ａの全面を覆う程度であることが好ましい。

[0104] 上述した封止部３０の厚さの測定は、たとえば、絶縁基板１０の第１主面１０ａの延在方向と直交する断面を光学顕微鏡を用いて観察することで行なわれる。

[0105] 具体的には、コンデンサ１Ａを平面視した場合の当該コンデンサ１Ａの長手方向をＬｘ、短手方向をＬｙとし、当該コンデンサ１Ａの厚み方向（すなわち、第１主面１０ａの法線方向）をＬｚとしたときに、まず、Ｌｙ方向における中央に位置する部分のコンデンサ１ＡのＬｘ－Ｌｚ断面が露出することとなるように、コンデンサ１Ａを研磨処理する。当該研磨処理は、露出する断面が、上記中央位置を基準としてＬｙ方向において±１００μｍの誤差範囲内に位置することとなるように行なわれる。

[0106] 次に、露出した断面のうちの外面３０ａ近傍の部分を、光学顕微鏡を用いて倍率１０００倍にて観察する。当該断面のＬｘ方向の観察範囲は、Ｌｘ方

向における当該断面の中央位置を基準として±５０μｍの範囲であり、かつ支持導体１５および柱状導体１９のいずれも設けられていない範囲である。

[0107] 次に、上記断面の観察範囲において、Ｌｘ方向に等間隔に１０箇所で封止部３０のＬｚ方向の厚さを測り、これらの平均値を算出する。このようにして算出された平均値が、封止部３０の厚さとなる。ここで、図７においては、これら１０箇所で測定される封止部３０のＬｚ方向の厚さのうちの３つを、線分長ｅ１，ｅ２，ｅ３として例示している。

[0108] 以上の構成を有することにより、本実施の形態に係るコンデンサ１Ａにあっては、金属多孔体２１、誘電体膜２２および導電膜２３からなる容量形成部２０が、絶縁基板１０と封止部３０とによって封止されることになるとともに、当該容量形成部２０の電気的な引き出しが、一対の外部接続配線によって実現されることになる。

[0109] 図８は、本実施の形態に係るコンデンサの製造方法を示すフロー図である。図９ないし図２３は、それぞれ図８に示す製造フローの各ステップを説明するための模式断面図である。次に、これら図８ないし図２３を参照して、上述した本実施の形態に係るコンデンサ１Ａを製造するための具体的な製造方法の一例について説明する。

[0110] 以下に示すコンデンサ１Ａの製造方法は、製造工程の途中段階まで一括して加工処理を行なうことで仕掛り途中のコンデンサの集合体を製作し、その後に当該集合体を分断することで個片化し、個片化後の仕掛り品にさらに加工処理を施すことによって複数のコンデンサ１Ａを同時に大量に生産する方法である。

[0111] まず、図８に示すように、ステップＳ１において、グリーンシートが製作される。具体的には、Al_2O_3粉末とガラス粉末とが秤量され、これらAl_2O_3粉末およびガラス粉末と、トルエン、エタノール等の有機溶媒と、ポリビニルブチラール等のバインダーとが混合される。その後、この混合物がシート状に成形され、これによって絶縁基板のもととなるグリーンシートが製作される。なお、グリーンシートの製作後においては、これが裁断されること

で複数のグリーンシートが準備される。

[0112] 次に、図８に示すように、ステップＳ２において、複数のグリーンシートのうちの一部に第１貫通孔および第２貫通孔が形成される。具体的には、グリーンシートの所定位置に、陽極の一部である第１ビア導体によって後において埋め込まれることになる第１貫通孔が設けられるとともに、陰極の一部である第２ビア導体によって後において埋め込まれることになる第２貫通孔が設けられる。

[0113] ここで、第１貫通孔および第２貫通孔の形成方法は、特にこれが制限されるものではないが、たとえばグリーンシートにレーザー光を照射することでこれら第１貫通孔および第２貫通孔を形成することができる。また、この他にも、メカパンチャーを用いた加工やサンドブラスト加工にてこれら第１貫通孔および第２貫通孔を形成してもよい。

[0114] 次に、図８に示すように、ステップＳ３において、第１貫通孔および第２貫通孔が形成されたグリーンシートに第１ビア導体が形成される。具体的には、第１貫通孔を埋め込むように、導電性ペーストがグリーンシートに塗布される。なお、その際、第２貫通孔は、導電性ペーストによって埋め込まれないようにする。

[0115] ここで、導電性ペーストの塗布方法は、特にこれが制限されるものではないが、たとえばスクリーン印刷法を利用することができる。

[0116] 次に、図８に示すように、ステップＳ４において、グリーンシートが焼成される。具体的には、ステップＳ３において導電性ペーストが塗布された後のグリーンシートに、第１貫通孔および第２貫通孔等が設けられていないグリーンシートが重ね合わされ、これら重ね合わされたグリーンシートが圧着される。そして、この圧着後のグリーンシートの積層体が脱脂処理され、さらにその後、脱脂処理後のグリーンシートの積層体が焼成される。

[0117] ここで、グリーンシートを積層するに際しては、導電性ペーストが塗布されたグリーンシートの上記一方の主面と対向する他方の主面に、第１貫通孔および第２貫通孔等が設けられていないグリーンシートが積層される。また

、グリーンシートを圧着するに際しては、たとえば一軸プレス機を用いることができる。さらに、グリーンシートの焼成は、たとえば大気雰囲気下において７００℃～１０００℃の温度条件にて行なわれる。

[0118] 以上において説明したステップＳ１～Ｓ４を経ることにより、図９に示す如くの絶縁基板が得られることになる。ここで、当該絶縁基板は、最終的に複数個のコンデンサの各々に含まれることとなる絶縁基板が行列状に連接されたいわゆる複数取り基板であるが、図９においては、そのうちの１つの絶縁基板１０にのみ着目することとし、その周囲部分は、これを破線にて省略して示している。

[0119] また、上記においては、ステップＳ２において第１貫通孔および第２貫通孔が形成され、その後にステップＳ３において第１ビア導体が設けられる場合を例示したが、先に第１貫通孔のみが形成され、第１ビア導体が形成された後に第２貫通孔が形成されるようにしてもよい。

[0120] また、上記においては、グリーンシートと導電性ペーストとが同時に焼成される場合を例示して説明を行なったが、貫通孔等が設けられていない絶縁基板が焼成された後に、第１ビア導体および第２貫通孔が設けられるようにしてもよい。その場合には、焼成後の絶縁基板に、たとえばサンドブラスト法、ウェットエッチング法、ドライエッチング法等によって第１貫通孔および第２貫通孔が設けられ、さらにその後に、導電性ペーストが塗布されてこれが焼成されるようにすればよい。また、この他にも、スパッタリングや蒸着、めっき等によって第１ビア導体が形成されてもよい。

[0121] 次に、図８に示すように、ステップＳ５において、金属多孔体２１の形成のための導電性ペースト層が塗布される。より具体的には、図１０に示すように、絶縁基板１０の第１主面１０ａ上に、後述する金属多孔体２１の形成のための導電性ペースト層２１ｐが塗布される。

[0122] ここで、金属多孔体２１の形成のための導電性ペーストが塗布されるに先立って、絶縁基板１０に設けられた第２貫通孔１２には、図示しないエポキシ樹脂等が塗布されることによって当該第２貫通孔１２を閉塞する閉塞部が

設けられていることが好ましい。これは、導電性ペーストが当該第２貫通孔１２の内部に侵入してしまうことを防止するためである。

[0123] 次に、導電性の金属粒子２１ａと、ターピネオール等の有機溶媒およびエチルセルロースのワニスからなるバインダー２１ｂが秤量されて混合され、ロール機を用いることでその混合物をもとに導電性ペーストが作製される。このようにして作製された導電性ペーストが、全体として平面視矩形状のパターン形状を有するように絶縁基板１０の第１主面１０ａ上に塗布されて乾燥させられる。本実施の形態においては、Ｎｉからなる金属粒子２１ａを含んだ導電性ペーストが用いられる。

[0124] このとき、導電性ペーストは、複数回に分けて重ね塗りされ、これによって所定の厚さを有する層状となるように絶縁基板１０上に塗布される。この絶縁基板１０上に塗布された個々の導電性ペーストが、後述する焼成工程を経ることによって上述した金属多孔体２１となる。ここで、以下の説明においては、このようにして形成された金属粒子２１ａおよびバインダー２１ｂからなる層状の導電性ペーストを、導電性ペースト層２１ｐと称する。

[0125] 次に、図８に示すように、ステップＳ６において、樹脂ペースト層が塗布される。より具体的には、図１１に示すように、絶縁基板１０の第１主面１０ａ上にシート状に成形された導電性ペースト層２１ｐの上に、さらに樹脂ペースト層２１ｃが、全体として平面視矩形状となるように塗布されて乾燥させられる。

[0126] 樹脂ペースト層２１ｃは、後述する複数の導電性ペースト層２１ｐ同士を区画するとともに、後述する焼成工程において消失するものであり、たとえばアクリル樹脂やポリビニルブチラール（ＰＶＢ）等からなる。本実施の形態においては、アクリル樹脂からなる樹脂ペースト層２１ｃが用いられる。

[0127] 次に、図８に示すように、ステップＳ７において、導電性ペースト層および樹脂ペースト層がさらに積層される。より具体的には、図１２に示すように、絶縁基板１０上に既に塗布されている導電性ペースト層２１ｐおよび樹脂ペースト層２１ｃの上に、さらに導電性ペースト層２１ｐおよび樹脂ペー

スト層２１ｃが、第１主面１０ａの法線方向において交互に配置されるように積層される。これにより、絶縁基板１０上に、複数の導電性ペースト層２１ｐおよび樹脂ペースト層２１ｃからなる積層体が形成される。

[0128] ここで、本実施の形態においては、上述した積層体は、計３層の導電性ペースト層２１ｐと、計２層の樹脂ペースト層２１ｃとから構成されるが、これら導電性ペースト層２１ｐおよび樹脂ペースト層２１ｃの数は、特に制限されるものではなく、所望の容量に応じて適宜設定される。

[0129] また、本実施の形態においては、絶縁基板１０の第１主面１０ａから最も離れて位置する層が導電性ペースト層２１ｐとなるように構成されるが、樹脂ペースト層２１ｃが、当該最も離れて位置する層となるように構成されてもよい。

[0130] 次に、図８に示すように、ステップＳ８において、支持導体用孔が形成される。より具体的には、図１３に示すように、第１主面１０ａの法線方向に沿って見た場合に第１ビア導体１３と重なって位置する部分の積層体に、当該積層体を貫通する複数の支持導体用孔１５ｈが形成される。当該複数の支持導体用孔１５ｈは、後述する支持導体の形成工程において、支持導体によって埋め込まれることになる。また、本実施の形態においては、当該複数の支持導体用孔１５ｈの各々の断面は、第１ビア導体１３の各々の断面よりも大きく構成される。

[0131] ここで、支持導体用孔１５ｈの形成方法は、特にこれが制限されるものではないが、たとえば積層体にレーザー光を照射することで当該支持導体用孔１５ｈを形成することができる。また、この他にも、メカパンチャーを用いた加工やサンドブラスト加工にて支持導体用孔１５ｈを形成してもよい。

[0132] 次に、図８に示すように、ステップＳ９において、支持導体が形成される。より具体的には、図１４に示すように、複数の支持導体用孔１５ｈを埋め込むように、導電性ペーストが当該支持導体用孔１５ｈに充填される。このようにして形成された複数の支持導体１５は、第１主面１０ａから積層体に向けて突出するとともに、積層体に取り囲まれることになる。また、このよ

うにして形成された複数の支持導体１５の各々は、複数の第１ビア導体１３の各々に接続することになる。

[0133] 本実施の形態においては、支持導体用孔１５ｈに埋め込まれる導電性ペーストとして、Ｎｉペーストが用いられる。このように構成した場合には、金属粒子２１ａに含まれる材料（すなわち、金属多孔体２１に含まれる材料）と同一の材料を含む支持導体１５を形成することができ、これにより、後述する焼成工程を経て、支持導体１５と金属多孔体２１とが強固に金属接合されることになる。

[0134] ここで、支持導体用孔１５ｈに埋め込まれる導電性ペーストの塗布方法は、特にこれが制限されるものではないが、たとえばスクリーン印刷法を利用することができる。

[0135] 次に、図８に示すように、ステップＳ１０において、柱状導体用孔が形成される。より具体的には、図１５に示すように、第１主面１０ａの法線方向に沿って見た場合に第２貫通孔１２と重なって位置する部分の積層体に、当該積層体を貫通して第２貫通孔１２に達するように複数の柱状導体用孔１９ｈが形成される。当該複数の柱状導体用孔１９ｈは、後述する柱状導体の形成工程において、柱状導体によって埋め込まれることになる。また、本実施の形態においては、当該複数の柱状導体用孔１９ｈの各々の断面は、第２貫通孔１２の各々の断面よりも大きく構成される。

[0136] ここで、柱状導体用孔１９ｈの形成方法は、特にこれが制限されるものではないが、たとえば積層体にレーザー光を照射することで当該柱状導体用孔１９ｈを形成することができる。また、この他にも、メカパンチャーを用いた加工やサンドブラスト加工にて柱状導体用孔１９ｈを形成してもよい。

[0137] 次に、図８に示すように、ステップＳ１１において、積層体および支持導体が焼成される。より具体的には、図１６に示すように、積層体および支持導体１５が焼成され、これにより、導電性ペースト層２１ｐ中に含まれた隣接する金属粒子２１ａ同士が焼結して金属接合されるとともに、金属粒子２１ａと当該金属粒子２１ａに隣接する支持導体１５とが接合される。また、

積層体に含まれている樹脂ペースト層２１ｃが、当該焼成の際の熱によって消失し、これにより、第１主面１０ａの法線方向において互いに離隔して積層された複数の金属多孔体２１が形成されることになる。

[0138] なお、上述した焼成の際に、第２貫通孔１２を閉塞していたエポキシ樹脂等からなる閉塞部もまた、その熱によって焼失することになる。

[0139] 上述した焼成を行なうに際しては、それに先立って絶縁基板１０の脱脂処理が行なわれ、その後、たとえば窒素と水素とを混合した還元雰囲気下において、４００℃～９００℃の温度条件にて上述した積層体および支持導体１５の焼成が行なわれる。

[0140] なお、焼成の際の雰囲気は、上述したように還元雰囲気とすることが好ましいが、金属粒子２１ａの主たる成分として選択した金属の平衡酸素分圧以下の雰囲気に設定することができる。

[0141] ここで、支持導体１５は、上述したように、導電性ペースト層２１ｐ中の金属粒子２１ａに含まれる材料と同一の材料であるＮｉを含んで構成されている。このように構成した場合には、上述した焼成によって当該金属粒子２１ａと支持導体１５とが焼結することで金属接合することになり、これにより、当該金属粒子２１ａと支持導体１５との接合部の機械的強度が向上することになる。

[0142] また、仮に容量形成部２０の全部またはその大部分が絶縁基板１０に直接的に接合されている場合には、上述した焼成時の熱負荷に起因して絶縁基板１０に許容できない反りが生じるところ、本実施の形態においては、当該反りを抑制するために、上述した支持導体１５が設けられるが、この点については後述することにする。

[0143] 次に、図８に示すように、ステップＳ１２において、誘電体膜が形成される。より具体的には、図１７に示すように、第１主面１０ａ、金属多孔体２１、および支持導体１５の表面を覆うとともに、絶縁基板１０に設けられた第２貫通孔１２を規定する部分の絶縁基板１０の表面を覆うように、誘電体膜２２が形成される。

[0144] ここで、誘電体膜２２の形成方法は、前述のように特に制限されるものではないが、好ましくＡＬＤ法が用いられる。ＡＬＤ法を用いれば、誘電体膜２２の原料をガスにて供給することができるため、材質の選択と、原子層レベルでの膜厚の調整とが可能になる。そのため、金属多孔体２１の内部に設けられた微細な孔が極端に小さい場合でも、均質で緻密な誘電体膜２２を形成することができる。また、当該ＡＬＤ法を用いれば、絶縁基板１０に設けられた第２貫通孔１２を規定する部分の絶縁基板１０の表面をも、容易に誘電体膜２２にて覆うことが可能になる。

[0145] このＡＬＤ法を用いて誘電体膜２２を形成する場合には、金属多孔体２１の内部に設けられた微細な孔と、絶縁基板１０に設けられた第２貫通孔１２の内部とに、原料ガスが行き渡ることとなるように、原料ガスとして、蒸気圧が高くガス化が容易であることに加え、熱安定性が高く、さらには反応性の高い特徴をもったものが用いられることが好ましい。当該観点からは、たとえばAlO_x膜を形成する場合には、原料としてＴＭＡ（トリメチルアルミニウム）が用いられることが好ましく、SiO_x膜を形成する場合には、原料としてＴＤＭＡＳ（トリスジメチルアミノシラン）が用いられることが好ましい。本実施の形態においては、ＡＬＤ法を用いて誘電体膜２２が形成される。

[0146] また、誘電体膜２２の形成は、成膜方法や成膜材料によって異なるものの、たとえば１５０℃以上４００℃以下の温度条件にて行なわれる。仮に容量形成部２０の全部またはその大部分が絶縁基板１０に直接的に接合されている場合には、この誘電体膜２２を形成する際の熱負荷に起因して絶縁基板１０に許容できない反りが生じるところ、本実施の形態においては、当該反りを抑制するために、上述した支持導体１５が設けられるが、この点については後述することにする。

[0147] 次に、図８に示すように、ステップＳ１３において、導電膜が形成される。より具体的には、図１８に示すように、ステップＳ１２において形成された誘電体膜２２を覆うように、導電膜２３が形成される。

[0148] ここで、導電膜２３の形成方法は、前述のように特に制限されるものではないが、好ましくＡＬＤ法が用いられる。ＡＬＤ法を用いれば、導電膜２３の原料をガスにて供給することができるため、材質の選択と、原子層レベルでの膜厚の調整とが可能になる。そのため、金属多孔体２１の内部に設けられた微細な孔が極端に小さい場合でも、均質で緻密な導電膜２３を形成することができる。また、当該ＡＬＤ法を用いれば、絶縁基板１０の第２貫通孔１２の内部に設けられた誘電体膜２２をも、容易に導電膜２３にて覆うことが可能になる。

[0149] また、導電膜２３の形成は、成膜方法や成膜材料によって異なるものの、たとえば２００℃以上６００以下の温度条件にて行なわれる。仮に容量形成部２０の全部またはその大部分が絶縁基板１０に直接的に接合されている場合には、この導電膜２３を形成する際の熱負荷に起因して絶縁基板１０に許容できない反りが生じるところ、本実施の形態においては、当該反りを抑制するために、上述した支持導体１５が設けられるが、この点については後述することにする。

[0150] 以上において説明したステップＳ５～Ｓ１３を経ることにより、図１８に示すように、金属多孔体２１、誘電体膜２２および導電膜２３からなる容量形成部２０が絶縁基板１０の第１主面１０ａに対向するように設けられ、さらに、当該容量形成部２０は、第１主面１０ａの法線方向において互いに離隔して積層された複数の容量形成部を含んで構成されることになる。

[0151] 次に、図８に示すように、ステップＳ１４において、内部導体が形成される。具体的には、図１９に示すように、内部導体１８が、容量形成部２０の外表面と支持導体１５の先端部とを覆う導電膜２３を覆うように形成されるとともに、内部導体１８が、容量形成部２０の内部の空間を充填するように当該内部の空間を規定する導電膜２３をも覆うように形成される。

[0152] より具体的には、内部導体１８は、第１主面１０ａの法線方向において互いに離隔して積層された複数の容量形成部の各々の内部の空間を埋めるように形成されるとともに、これら複数の容量形成部の層間に設けられた空間（

すなわち、第１容量形成部２０ａおよび第２容量形成部２０ｂの間に設けられた空間と、第２容量形成部２０ｂおよび第３容量形成部２０ｃの間に設けられた空間）を埋めるように形成される。

[0153] さらに、内部導体１８は、容量形成部２０に設けられた上述した複数の柱状導体用孔１９ｈの表面を覆うように形成される。また、内部導体１８は、絶縁基板１０の第１主面１０ａ側の所定の部分を覆う導電膜２３も覆うとともに、絶縁基板１０に設けられた複数の第２貫通孔１２を規定する部分の絶縁基板１０の表面を覆う導電膜２３も覆うように形成される。

[0154] ここで、内部導体１８は、上述したように、たとえばＣＶＤ法、ＡＬＤ法、ＰＬＤ法、めっき法、バイアススパッタ法、ゾルゲル法、導電性高分子充填を用いる方法、または、超臨界流体を用いる方法によって形成されてよい。本実施の形態においては、Ａｇナノペーストを用いたディップ工法によって、Ａｇからなる内部導体１８が形成される。

[0155] 次に、図８に示すように、ステップＳ１５において、第２ビア導体および柱状導体が形成される。より具体的には、図２０に示すように、ステップＳ１４において表面を内部導体１８によって覆われた複数の第２貫通孔１２および柱状導体用孔１９ｈを埋め込むように、複数の第２ビア導体１４および柱状導体１９が形成される。

[0156] ここで、第２ビア導体１４および柱状導体１９は、上述したように、たとえば電解めっきや、スクリーン印刷法等の厚膜形成方法によって形成されてよい。本実施の形態においては、電解めっきによって、Ｎｉからなる第２ビア導体１４および柱状導体１９が共に形成される。

[0157] このように形成された第２ビア導体１４は、その側面を覆う内部導体１８に接合される。また、このようにして形成された複数の柱状導体１９は、第１主面１０ａから容量形成部２０に向けて突出するとともに、内部導体１８を介して容量形成部２０の導電膜２３に取り囲まれることで当該導電膜２３に接続されることになる。

[0158] 上述のように形成された第２ビア導体１４は、当該第２ビア導体１４の容

量形成部２０側の端部において、柱状導体１９に接合されることになる。これにより、第２ビア導体１４は、それを覆う内部導体１８を介して導電膜２３に接続されるだけでなく、内部導体１８と共に柱状導体１９を介しても導電膜２３に接続されることになる。

[0159] なお、電解めっきによって第２ビア導体１４と共に柱状導体１９が形成される場合には、図２０に示すように、当該柱状導体１９のみならず、内部導体１８の外側表面を覆うように膜状部１９ａが同時に形成される。そのため、柱状導体１９と膜状部１９ａとは、同一の材質にて一体的に連続するように形成されることになる。

[0160] 次に、図８に示すように、ステップＳ１６において、封止部が形成される。より具体的には、図２１に示すように、容量形成部２０が設けられてなる絶縁基板１０の第１主面１０ａ上に、当該容量形成部２０を覆うように封止部３０が設けられる。

[0161] 封止部３０は、たとえば、いわゆるコンプレッション成形によって形成される。より具体的には、絶縁基板１０の第１主面１０ａ上に樹脂シートが被せ付けられ、この状態において真空ラミネータが用いられて真空引きが行なわれることで絶縁基板１０の第１主面１０ａに樹脂シートが密着させられる。そして、この状態において樹脂シートが５０℃～１００℃に加熱されることで容量形成部２０がラミネートされ、さらにその後、１００℃～２００℃にまで加熱されることで本硬化が行なわれ、これによって封止部３０が形成される。なお、封止部３０の形成方法は、上述したコンプレッション成形に限られず、いわゆるトランスファー成形によって行なわれてもよい。

[0162] これにより、容量形成部２０が絶縁基板１０と封止部３０とによって封止されることになり、外部からの容量形成部２０への水分の侵入が防止でき、耐湿性を確保することが可能になる。また、容量形成部２０が封止部３０によって覆われることになり、容量形成部２０が物理的に当該封止部３０によって保護されることにもなる。なお、上記において示した硬化条件は、あくまでも一例に過ぎず、種々これを変更することができる。

[0163] 次に、図８に示すように、ステップＳ１７において、絶縁基板にグラインド加工が施される。より具体的には、図２２に示すように、容量形成部２０が設けられた側とは反対側に位置する絶縁基板１０の第２主面１０ｂ側の平面切削が行なわれる。

[0164] ここで、グラインド加工が行なわれるに際しては、容量形成部２０側に図示しないグラインドテープが貼り付けられ、第１ビア導体１３および第２貫通孔１２を閉塞する部分の絶縁基板１０が平面切削されることでそれぞれ除去されることになる。これにより、第１ビア導体１３および第２ビア導体１４の端部が第２主面１０ｂ側において露出することになる。

[0165] 次に、図８に示すように、ステップＳ１８において、絶縁基板に第１バンプおよび第２バンプが形成される。より具体的には、図２３に示すように、絶縁基板１０に設けられた第１ビア導体１３および第２ビア導体１４を覆うように、絶縁基板１０の第２主面１０ｂ上に第１バンプ１６および第２バンプ１７が形成される。

[0166] 第１バンプ１６および第２バンプ１７は、たとえば電解めっきにてこれらを同時に形成することができる。その場合、第１ビア導体１３および第２ビア導体１４が露出する部分近傍以外の部分を図示しないマスクとしての紫外線硬化性樹脂フィルムにて覆い、この状態において電解めっきを行なうことにより、第１バンプ１６および第２バンプ１７を第２主面１０ｂから突出して形成することが可能になる、なお、電解めっきが完了した後は、マスクとしての紫外線硬化性樹脂フィルムが除去される。

[0167] なお、上述した第２ビア導体１４、第１バンプ１６および第２バンプ１７の形成方法は、上述した電解めっきを用いた方法のみならず、この他にも、導電性ペーストを用いたスクリーン印刷法、インクジェット法、ディスペンサ法等と焼成との組み合わせを利用することもできる。その場合、封止部３０を構成する樹脂への影響を及ぼさない温度条件で焼成が行なえるように、導電性ペーストには、低温で焼成可能な金属や焼結助剤が含まれていることが好ましい。

[0168] 次に、図８に示すように、ステップＳ１９において、絶縁基板が個片化される。より具体的には、絶縁基板１０が分断されることで、互いに繋がった状態にある複数のコンデンサ１Ａが個片化される。

[0169] ここで、個片化が行なわれるに際しては、絶縁基板１０および封止部３０の少なくとも一方に溝が形成され、当該溝を起点に折り曲げるように絶縁基板１０および封止部３０に力が加えられることで絶縁基板１０および封止部３０をブレイクさせる。なお、溝を形成する方法としては、ダイヤモンドスクライブ、レーザスクライブ、ダイシング等が利用できる。また、スクライブやダイシングによって直接的に絶縁基板１０および封止部３０を切断することで個片化が行なわれてもよい。

[0170] 以上において説明したステップＳ１～Ｓ１９の工程を経ることにより、上述した実施の形態１に係るコンデンサ１Ａが製造されることになる。

[0171] なお、上述した本実施の形態に係るコンデンサ１Ａの製造方法にあっては、封止部を形成した後にグラインド加工を行なうこととした場合を例示したが、グラインド加工を行なった後に封止部を形成することとしてもよい。また、グラインド加工が施された直後に個片化が行なわれてもよく、個片化が行なわれた直後にグラインド加工が施されてもよい。

[0172] ここで、本実施の形態に係るコンデンサ１Ａにあっては、上述したような構成を有することにより、低ＥＳＲ化が図られている。

[0173] 一般に、コンデンサにおいては、その内部に形成された容量形成部をコンデンサの外部に位置する回路に電気的に接続するために、引き出し配線が設けられるが、当該コンデンサの低ＥＳＲ化を図るためには、容量形成部と引き出し配線との接触面積を大きくし、かつ、当該引き出し配線の通電方向と直交する断面積を大きくするとともにその連続性を高めることが重要となる。

[0174] この点、本実施の形態に係るコンデンサ１Ａにあっては、上述したように、当該引き出し配線としての第２外部接続配線が、絶縁基板１０に設けられた第２ビア導体１４および柱状導体１９と、絶縁基板１０および封止部３０

によって封止された内部導体１８とを含んでおり、容量形成部２０のうちの導電膜２３が、内部導体１８を介して、あるいは、内部導体１８と共に柱状導体１９を介して第２ビア導体１４に接続されている。

[0175] ここで、内部導体１８は、容量形成部２０の外表面を規定する部分の導電膜２３のみならず、容量形成部２０の内部において露出する部分の導電膜２３をも覆っている。そのため、内部導体１８は、導電膜２３の大部分に接続されることになり、これにより、導電膜２３と内部導体１８との接触面積を大きくすることができる。また、内部導体１８は、第１主面１０ａから容量形成部２０に向けて突出した複数の柱状導体１９の各々も覆っている。そのため、内部導体１８と柱状導体１９との接触面積も大きくすることができる。したがって、このように構成することにより、導電膜２３、内部導体１８および柱状導体１９によって形成されるそれぞれの界面において、その接触面積を大きくすることができる。

[0176] また、本実施の形態に係るコンデンサ１Ａにあっては、上述したように、導電膜２３の厚さは、大きいものでも数百ｎｍ程度であるのに対し、内部導体１８の厚さは、導電膜２３の厚さの少なくとも２倍以上であり、複数の柱状導体１９の直径は、いずれも小さいもので数十μｍ程度である。したがって、このように構成することにより、内部導体１８の断面積および柱状導体１９の断面積が、導電膜２３の断面積よりも大きくなるとともに、その連続性を確保することができる。

[0177] したがって、以上のように構成することにより、導電膜２３と第２外部接続配線との接触面積を大きくすることが可能になるばかりでなく、当該第２外部接続配線の通電方向と直交する断面積を大きくするとともにその連続性を高めることができることになり、結果として低ＥＳＲ化を図ることが可能になる。

[0178] 加えて、本実施の形態に係るコンデンサ１Ａにあっては、上述したように、積層された複数の容量形成部の層間に設けられた空間において形成された内部導体１８の厚さが、導電膜２３の厚さよりも大きく構成されていること

が好ましく、さらに好適には、上記内部導体１８の厚さが、上記導電膜２３の厚さの２倍以上となるように構成されていることが好ましく、さらに好適には、上記厚さの３倍以上とされ、さらに好適には、上記厚さの１０倍以上とされ、さらに好適には、１００倍以上とされる。

[0179] このように構成した場合には、当該層間に位置する部分の内部導体１８が、他の部分に位置する内部導体１８（たとえば、第２貫通孔１２を規定する部分の絶縁基板１０の表面を覆う導電膜２３を覆っている部分の内部導体１８）よりもさらに大きな断面積を有することになるため、第２外部接続配線の断面積をさらに大きくすることができ、これにより、さらなる低ＥＳＲ化が図られることになる。

[0180] また、本実施の形態に係るコンデンサ１Ａにあっては、上述したように、引き出し配線としての第１外部接続配線が、絶縁基板１０に設けられた第１ビア導体１３および支持導体１５を含んでおり、容量形成部２０のうちの金属多孔体２１が、支持導体１５を介して、第１ビア導体１３に接続されている。

[0181] ここで、支持導体１５は、第１主面１０ａから容量形成部２０に向けて突出して設けられており、このように設けられた支持導体１５および金属多孔体２１によって形成される界面における接触面積は、第１ビア導体１３に金属多孔体２１が直接接続されている場合にこれらによって形成される界面における接触面積に比べて大きくなる。したがって、このように構成することにより、金属多孔体２１および支持導体１５によって形成される界面において、その接触面積を大きくすることができる。

[0182] さらに、上述したように、支持導体１５の直径は、小さいもので数十μｍ程度である。したがって、支持導体１５を介して第１ビア導体１３に金属多孔体２１が接続されていることにより、第１ビア導体１３に金属多孔体２１が直接接続されている場合に比較して、第１外部接続配線の断面積を大きくすることができ、これにより、低ＥＳＲ化が図られることになる。

[0183] したがって、本実施の形態に係るコンデンサ１Ａとすることにより、金属

多孔体２１と誘電体膜２２と導電膜２３とからなる容量形成部２０を備えてなるコンデンサにおいて、低ＥＳＲ化が図られることになる。

[0184] ここで、本実施の形態に係るコンデンサ１Ａにあっては、容量形成部２０は、複数の支持導体１５の各々には接合されているものの、その一方で、上述したように、絶縁基板１０には実質的に直接的には接合されていないか、あるいは、直接的に接合されているとしてもわずかしか接合されていない。

[0185] このように構成した場合には、コンデンサ１Ａの熱処理を伴う製造工程（すなわち、焼成工程、誘電体膜２２の形成工程、および導電膜２３の形成工程）において絶縁基板１０および容量形成部２０の熱膨張係数差に起因して発生する応力を低減させることができる。これにより、当該応力によって絶縁基板１０に反りが生じることを効果的に抑制することができるとともに、絶縁基板１０の反りに起因して生じる絶縁基板１０上からの誘電体膜２２および導電膜２３の剥離も効果的に抑制することができる。

[0186] また、本実施の形態に係るコンデンサ１Ａにあっては、上述したように、複数の支持導体１５が第１主面１０ａから容量形成部２０に向けて突出するとともに容量形成部２０に取り囲まれている。これにより、複数の支持導体１５は、その各々が容量形成部２０に接合されている。

[0187] このように構成した場合には、複数の支持導体１５によるいわゆるアンカー効果が得られることになり、上述した絶縁基板１０に生じる反りをさらに抑制することができる。

[0188] また、仮に容量形成部の全部またはその大部分が絶縁基板に直接的に接合されている場合には、実装後において外部から印加される熱や内部にて発生する熱の影響によって絶縁基板および容量形成部の熱膨張係数差に起因して応力が発生し、当該応力によってコンデンサ１Ａに反りが生じて絶縁基板と金属多孔体の接合部に破損が生じるおそれがあるところ、本実施の形態に係るコンデンサ１Ａとすることにより、このような問題の発生を効果的に抑制することができる。

[0189] したがって、本実施の形態に係るコンデンサ１Ａとすることにより、実装

安定性および実装後の信頼性の向上が図られることになる。

[0190] また、本実施の形態に係るコンデンサ１Ａにあっては、上述したように、絶縁基板１０の第１主面１０ａの法線方向に沿って見た場合に、第１ビア導体１３および第２ビア導体１４が、いずれも容量形成部２０が配置された領域（すなわち、図２において破線で示す領域）内に設けられている。

[0191] このように構成した場合には、第１外部接続配線および第２外部接続配線のいずれもが容量形成部２０の側方の位置に配置されないことになるため、容量形成部２０の側方に位置する部分の封止部３０を最小化することができる。そのため、コンデンサ１Ａを従来に比して小型に構成することができるばかりでなく、コンデンサ１Ａにおける容量形成部２０以外の部分の占有体積が小さくなることで高容量化が図られることになる。

[0192] また、上記のように構成した場合には、絶縁基板１０をその厚さ方向において貫通するように第１ビア導体１３および第２ビア導体１４が位置することになるため、これら極性の異なるビア導体同士が互いの電流経路が逆方向を向いた状態で近接配置されることになる。そのため、電流が流れることによってこれらビア導体に発生する磁界が互いに打ち消し合うように作用することになるため、いわゆるＥＳＬ（等価直列インダクタンス）を小さくすることができる。

[0193] さらに、本実施の形態に係るコンデンサ１Ａにあっては、上述したように、第１ビア導体１３と第２ビア導体１４とがアレイ状に配置されているとともに、１つのビア導体の極性とこれに最短距離で隣り合うビア導体の極性とが互いに異なっている。このように構成することにより、上述した低ＥＳＬ化の効果を最大限に得ることができる。

[0194] また、本実施の形態に係るコンデンサ１Ａにあっては、上述したように、容量形成部２０の電気的な引き出しを行なう一対の外部接続配線の各々が、それぞれ複数のビア導体を含むように構成されている。このように構成することにより、一対の外部接続配線の各々を単一のビア導体にて構成する場合よりも、電流経路の断面積を大きくすることができるため、低ＥＳＲ化が図

られることになる。

[0195] また、本実施の形態に係るコンデンサ１Ａにあっては、上述したように、第２ビア導体１４と絶縁基板１０の基材との境界部において、絶縁基板１０の基材が誘電体膜２２によって覆われているとともに、誘電体膜２２が導電膜２３によって覆われており、さらに導電膜２３が第２ビア導体１４によって覆われている。

[0196] このように構成することにより、絶縁基板１０の基材と第２ビア導体１４とが直接接合される場合に比べ、これら絶縁基板１０の基材と第２ビア導体１４との間の密着性が向上することになるため、当該部分を介しての水分の侵入の抑制が図られることになる。したがって、耐湿性に優れたコンデンサとすることができる。

[0197] また、本実施の形態に係るコンデンサ１Ａにあっては、上述したように、金属多孔体２１が金属粒子の焼結体にて構成されている。このように構成した場合には、金属粒子同士が金属接合することによって容量形成部２０の機械的強度が向上することになるとともに、金属粒子同士の接合面積も大きくなるため、低ＥＳＲ化を図ることができる。さらには、開気孔を有する金属多孔体を比較的容易に形成することができる効果も得られる。

[0198] 図２４は、図３に示すコンデンサに係る柱状導体の一形態を示す模式断面図である。本一形態に係るコンデンサ１Ａ’にあっては、柱状導体１９が、たとえば図２４に示すように、当該柱状導体１９の一対の端部のうちの容量形成部２０から見て絶縁基板１０側とは反対側に位置する端部が中空状に形成され、この中空部分に封止部３０が入り込んで形成される場合がある。このように形成された柱状導体１９を含むコンデンサ１Ａ’にあっても、以上において説明した効果を得ることができる。

[0199] （第１変形例）

図２５は、第１変形例に係るコンデンサの模式断面図である。以下、この図２５を参照して、上述した実施の形態１に基づいた第１変形例に係るコンデンサ１Ａ１について説明する。

[0200] 図２５に示すように、第１変形例に係るコンデンサ１Ａ１は、上述した実施の形態１に係るコンデンサ１Ａと比較した場合に、支持導体１５の形成位置のみが相違している。

[0201] 具体的には、第１変形例に係るコンデンサ１Ａ１においては、絶縁基板１０の第１主面１０ａの法線方向に沿って見た場合に、複数の支持導体１５ａの各々が、第１ビア導体１３および第２ビア導体１４のいずれにも重ならない位置に形成されている。ここで、説明の便宜のため、当該第１ビア導体１３および第２ビア導体１４のいずれにも重ならない位置に形成されている支持導体を、第１ビア導体１３に重なった位置に形成されている支持導体１５と区別すべく、符号１５ａで表わしている。なお、支持導体１５ａの数は、特にこれが制限されるものではなく、絶縁基板１０の大きさあるいは所望の容量に応じて適宜設定される。

[0202] このように構成したコンデンサ１Ａ１にあっては、支持導体１５ａは、第１ビア導体１３と直接的に接合されていない。したがって、第１ビア導体１３は、その容量形成部２０側の端面の少なくとも一部において第３容量形成部２０ｃの金属多孔体２１に接合されることによって、当該金属多孔体２１と電気的に接続されている。また、積層された複数の容量形成部の金属多孔体２１同士は、これらの全てと接合されている支持導体１５ａを介して接続されている。

[0203] このように構成した場合にも、上述した実施の形態１に係るコンデンサ１Ａと同様に、第２ビア導体１４が、内部導体１８を介して、あるいは、内部導体１８と共に柱状導体１９を介して容量形成部２０の導電膜２３に接続されているため、第２外部接続配線の電流経路の断面積を大きくすることができる。したがって、上述した実施の形態１において説明した効果に準じた効果が得られることになり、金属多孔体２１と誘電体膜２２と導電膜２３とからなる容量形成部２０を備えてなるコンデンサにおいて低ＥＳＲ化が図られることになる。

[0204] 加えて、このように構成することにより、複数の支持導体１５ａによって

容量形成部２０が支持されることにより、容量形成部２０は、絶縁基板１０に実質的に直接的には接合されていないか、あるいは、直接的に接合されているとしてもわずかしか接合されないことになる。そのため、金属多孔体２１と誘電体膜２２と導電膜２３とからなる容量形成部２０を備えてなるコンデンサにおいて、実装安定性および実装後の信頼性の向上が図られることにもなる。

[0205] （第２変形例）

図２６は、第２変形例に係るコンデンサの模式断面図である。以下、この図２６を参照して、上述した実施の形態１に基づいた第２変形例に係るコンデンサ１Ａ２について説明する。

[0206] 図２６に示すように、第２変形例に係るコンデンサ１Ａ２は、上述した実施の形態１に係るコンデンサ１Ａと比較した場合に、支持導体１５の構成のみが相違している。

[0207] 具体的には、第２変形例に係るコンデンサ１Ａ２においては、絶縁基板１０の第１主面１０ａの法線方向に沿って見た場合に、複数の支持導体が、第１ビア導体１３に重なった位置に形成されている支持導体１５と、第１ビア導体１３および第２ビア導体１４のいずれにも重ならない位置に形成されている支持導体１５ａとによって構成されている。なお、支持導体１５ａの数は、特にこれが制限されるものではなく、絶縁基板１０の大きさあるいは所望の容量に応じて適宜設定される。

[0208] このように構成した場合にも、上述した実施の形態１において説明した効果と同様の効果が得られることになり、金属多孔体２１と誘電体膜２２と導電膜２３とからなる容量形成部２０を備えてなるコンデンサにおいて低ＥＳＲ化が図られることになる。

[0209] 加えて、このように構成することにより、複数の支持導体１５，１５ａによって容量形成部２０が支持されることにより、容量形成部２０は、絶縁基板１０に実質的に直接的には接合されていないか、あるいは、直接的に接合されているとしてもわずかしか接合されないことになる。そのため、金属多

孔体２１と誘電体膜２２と導電膜２３とからなる容量形成部２０を備えてなるコンデンサにおいて、実装安定性および実装後の信頼性のさらなる向上が図られることになる。

[0210] （第３変形例）

図２７は、第３変形例に係るコンデンサの模式断面図である。以下、この図２７を参照して、上述した実施の形態１に基づいた第３変形例に係るコンデンサ１Ａ３について説明する。

[0211] 図２７に示すように、第３変形例に係るコンデンサ１Ａ３は、上述した実施の形態１に係るコンデンサ１Ａと比較した場合に、絶縁基板１０の第１主面１０ａ上であって、容量形成部２０と封止部３０との間の位置する部分に、さらに耐湿保護膜４０が形成されている点においてのみ、その構成が相違している。

[0212] 耐湿保護膜４０は、たとえば封止部３０を形成する前に、ＳｉＮ、ＳｉＯ２、ＡｌＯ３、ＨｆＯ２、ＺｒＯ２等からなる無機絶縁体をＣＶＤ法、ＡＬＤ法等によって容量形成部２０を覆うように設けたり、あるいは、フッ素系樹脂、シランカップリング剤樹脂等の撥水性を有する有機物絶縁体を容量形成部２０を覆うように設けたりすることで形成することができる。ここで、当該耐湿保護膜は、必ずしも容量形成部２０の内部にまで形成されている必要はなく、外側表面のみを覆うように形成されていれば足りる。

[0213] このように構成した場合には、上述した実施の形態１において説明した効果が得られるばかりでなく、封止部３０に加えて耐湿保護膜４０によっても外部からの容量形成部２０への水分の侵入が防止できるため、耐湿性をさらに向上させることができる。

[0214] （第４変形例）

図２８は、第４変形例に係るコンデンサの模式断面図である。以下、この図２８を参照して、上述した実施の形態１に基づいた第４変形例に係るコンデンサ１Ａ４について説明する。

[0215] 図２８に示すように、第４変形例に係るコンデンサ１Ａ４は、上述した実

施の形態１に係るコンデンサ１Ａと比較した場合に、絶縁基板１０および容量形成部２０の側方を取り囲むように位置する側方封止部５０がさらに形成されている点においてのみ、その構成が相違している。

[0216] 側方封止部５０は、たとえばＳｉ、Al_2O_3、ZrO_2、ＢＮ、Si_3N_4、ＡｌＮ、ＭｇＯ、Mg_2SiO_4、$BaTiO_3$、$SrTiO_3$および$CaTiO_3$のいずれかを主たる材料としたものやガラス等の無機材料にて構成された封止部材を、絶縁基板１０および容量形成部２０の側方を覆うようにインクジェット法等によって設けることで形成することができる。

[0217] このような側方封止部５０が形成されたコンデンサ１Ａ４の製造方法は、コンデンサ１Ａの製造方法と比較した場合に、図８に示すステップＳ４（すなわち、グリーンシートの焼成）の次に、ステップＳ１９（すなわち、個片化）が行なわれ、その次に、側方封止部５０が形成され、その次に、ステップＳ５（すなわち、絶縁基板上への導電性ペースト層の塗布）が行なわれる点等において、その製造方法が相違している。

[0218] このように構成した場合には、図８に示すステップＳ５ないしステップＳ１３において絶縁基板１０の第１主面１０ａ上に容量形成部２０が形成される際、第１主面１０ａの法線方向に沿って見た場合において、容量形成部２０は側方封止部５０に取り囲まれた範囲内に形成されることになる。これにより、上述した実施の形態１において説明した効果が得られるばかりでなく、当該法線方向に沿って見た場合の容量形成部２０の位置ずれ（すなわち、図２における上下方向あるいは左右方向におけるずれ）を効果的に防止できることになり、結果として品質の安定したコンデンサの製造が可能になる。

[0219] また、その側面が側方封止部５０によって取り囲まれていることにより、耐衝撃性が高められるだけでなく、コンデンサ１Ａ４の加工の際に発生する応力に対する耐性も高められることになる。そのため、コンデンサ１Ａ４にあっては、側方封止部５０近傍の誘電体膜２２および導電膜２３の破損が効果的に防止され、これにより、コンデンサ１Ａ４の耐圧性の低下を抑制することができる。

[0220] （実施の形態２）

図２９は、実施の形態２に係るコンデンサの模式断面図である。以下、この図２９を参照して、本実施の形態に係るコンデンサ１Ｂについて説明する。

[0221] 本実施の形態に係るコンデンサ１Ｂは、上述した実施の形態１に係るコンデンサ１Ａと比較した場合に、おもて面およびうら面の両方が配線基板等に対する実装面として構成されている点において、その構成が相違している。

[0222] 具体的には、本実施の形態に係るコンデンサ１Ｂにおいては、第１外部接続配線の一部を構成している複数の支持導体１５と、第２外部接続配線の一部を構成している複数の柱状導体１９とが、いずれも容量形成部２０および封止部３０を貫通して形成されている。これにより、複数の支持導体１５および柱状導体１９が、容量形成部２０から見て絶縁基板１０側とは反対側に位置する封止部３０の外面３０ａにおいて露出して構成されることになる。

[0223] さらに、外面３０ａ上には、当該外面３０ａにおいて露出した複数の支持導体１５の端面を覆うように、第１外部接続配線の一部を構成する複数の第１バンプ１６が設けられている。同様にして、外面３０ａ上には、当該外面３０ａにおいて露出した複数の柱状導体１９の端面を覆うように、第２外部接続配線の一部を構成する複数の第２バンプ１７が設けられている。

[0224] 図３０は、本実施の形態に係るコンデンサの製造方法を示すフロー図であり、図３１ないし図３５は、それぞれ図３０に示す製造フローの各ステップを説明するための模式断面図である。次に、これら図３０ないし図３５を参照して、上述した本実施の形態に係るコンデンサ１Ｂを製造するための具体的な製造方法の一例について説明する。

[0225] 図３０に示すように、コンデンサ１Ｂの製造方法は、その大部分がコンデンサ１Ａの製造方法に準じている。そのため、以下においては、コンデンサ１Ｂの製造方法のうち、コンデンサ１Ａの製造方法と内容が共通する工程についてはその説明を省略し、コンデンサ１Ａの製造方法と内容が異なる工程についてのみ説明することにする。

[0226] 図３０に示すように、ステップＳ７においては、導電性ペースト層２１ｐおよび樹脂ペースト層２１ｃが絶縁基板上に積層されるが、その際、図３１に示すように、積層された導電性ペースト層２１ｐのうち、第１主面１０ａから最も離れて位置する層に含まれるバインダー２１ｂの上澄み部分に対応する部分が、意図的に厚く形成されて設けられる。

[0227] また、図３０に示すように、ステップＳ９においては、支持導体が形成される。ここで形成される支持導体１５は、図３２に示すように、ステップＳ７において意図的に厚く形成された上記上澄み部分に対応する分だけ、その軸方向において意図的に長く形成されることになる。

[0228] また、図３０に示すように、ステップＳ１５Ｂにおいては、ステップＳ１５において形成された膜状部の一部と、ステップＳ１３において形成された支持導体の先端部を覆う導電膜とが除去される。より具体的には、まず、容量形成部２０から見て絶縁基板１０側とは反対側に位置する部分の膜状部１９ａが選択的に除去され、次に、図３３に示すように、複数の支持導体１５の各々の一対の端部のうちの、容量形成部２０から見て絶縁基板１０側とは反対側に位置する端部を覆っている導電膜２３が選択的に除去される。

[0229] このような膜状部１９ａの除去は、たとえば、容量形成部２０から見て絶縁基板１０側とは反対側に位置する部分の膜状部１９ａのみをエッチング液に浸すことで当該部分の膜状部１９ａのみを除去する、いわゆるディップ工法等によって行なわれる。導電膜２３の除去もまた、ディップ工法等によって同様に行なわれる。

[0230] このようにして支持導体１５の先端部を覆う導電膜２３が除去されることにより、後述する支持導体１５の先端部のグラインド加工の際に、導電膜２３が共にグラインド加工されることで当該導電膜２３の一部が意図せず支持導体１５に接合され、これによって支持導体１５と導電膜２３との間で短絡が生じることを効果的に防止することができる。

[0231] 図３０に示すように、ステップＳ１６においては、封止部が形成される。ここで形成される封止部３０は、図３４に示すように、ステップＳ９におい

て意図的に長く形成された支持導体１５の先端部を覆うようにして形成される。

[0232] また、図３０に示すように、ステップＳ１７においては、グラインド加工が施される。ここで行なわれるグラインド加工は、絶縁基板１０に対してだけでなく、封止部、支持導体、および柱状導体に対しても行なわれる。より具体的には、図３５に示すように、容量形成部２０が設けられた側とは反対側に位置する絶縁基板１０の第２主面１０ｂ側だけでなく、封止部３０の外面３０ａ側、当該外面３０ａ側の支持導体１５の端部、および当該外面３０ａ側の柱状導体１９の端部が、平面切削されることでそれぞれ除去されることになる。これにより、支持導体１５および柱状導体１９の端面が、外面３０ａにおいてそれぞれ露出して構成されることになる。

[0233] このようにして外面３０ａにおいて露出した支持導体１５の端面および柱状導体１９の端面を覆うように、図３０に示すステップＳ１８において、外面３０ａ上に第１バンプ１６および第２バンプ１７が形成される。

[0234] 以上において個別に説明した各ステップを含む全ステップＳ１～Ｓ１９，Ｓ１５Ｂの工程を経ることにより、上述した実施の形態２に係るコンデンサ１Ｂが製造されることになる。

[0235] 以上のように構成された本実施の形態に係るコンデンサ１Ｂにあっては、上述した実施の形態１において説明した効果が得られるばかりでなく、容量形成部２０の電気的な引き出しが、おもて面（すなわち、外面３０ａ）およびうら面（すなわち、絶縁基板１０の第２主面１０ｂ）のいずれにおいても行なうことができ、これにより、おもて面あるいはうら面のいずれにおいても実装可能に構成されたコンデンサとすることができる。

[0236] （実施の形態３）

図３６は、実施の形態３に係るコンデンサの模式断面図であり、図３７は、本実施の形態に係るコンデンサの製造方法を示すフロー図である。以下、これら図３６および図３７を参照して、本実施の形態に係るコンデンサ１Ｃについて説明する。

[0237] 図３６に示すように、本実施の形態に係るコンデンサ１Ｃは、上述した実施の形態１に係るコンデンサ１Ａと比較した場合に、容量形成部が単層で構成されている点のみが相違している。

[0238] このように構成されたコンデンサ１Ｃの製造方法は、図３７に示すように、導電性ペースト層２１ｐおよび樹脂ペースト層２１ｃの積層工程を要しない点においてのみ、コンデンサ１Ａの製造方法と相違している。なお、これに伴い、コンデンサ１Ｃの製造方法は、図３７に示すように、図８に示すステップＳ７およびステップＳ８（すなわち、導電性ペースト層上への樹脂ペースト層の塗布、ならびに、導電性ペースト層および樹脂ペースト層の積層）が行われず、また、図３７に示すステップＳ１１Ｃにおいては、図８に示すステップＳ１１（すなわち、積層体および支持導体の焼成）とは異なり、導電性ペースト層および支持導体の焼成が行なわれる。

[0239] このように構成した場合にも、上述した実施の形態１に係るコンデンサ１Ａと同様に、第２ビア導体１４が、内部導体１８を介して、あるいは、内部導体１８と共に柱状導体１９を介して容量形成部２０の導電膜２３に接続されているため、第２外部接続配線の電流経路の断面積を大きくすることができ、また、第１ビア導体１３が、複数の支持導体１５を介して容量形成部２０の金属多孔体２１に接続されているため、第１外部接続配線の電流経路の断面積を大きくすることができる。したがって、上述した実施の形態１において説明した効果と同様の効果が得られることになり、金属多孔体２１と誘電体膜２２と導電膜２３とからなる容量形成部２０を備えてなるコンデンサにおいて、低ＥＳＲ化が図られることになる。

[0240] なお、本実施の形態に係るコンデンサ１Ｃに、上述した実施の形態２に係るコンデンサ１Ｂにおいて示した特徴的な構成（すなわち、おもて面およびうら面の両方が配線基板等に対する実装面とされている構成）が適用された場合には、上述した効果に加えて、容量形成部２０の電気的な引き出しが、おもて面（すなわち、外面３０ａ）およびうら面（すなわち、絶縁基板１０の第２主面１０ｂ）のいずれにおいても行なうことが可能になる。

[0241] （第５変形例）

図３８は、第５変形例に係るコンデンサの模式断面図であり、図３９は、図３８に示す第２ビア導体の近傍を拡大した模式断面図である。以下、これら図３８および図３９を参照して、上述した実施の形態３に基づいた第４変形例に係るコンデンサ１Ｃ１について説明する。

[0242] 図３８に示すように、第５変形例に係るコンデンサ１Ｃ１は、上述した実施の形態３に係るコンデンサ１Ｃと比較した場合に、支持導体１５および柱状導体１９（図３６参照）が設けられていない点において相違している。

[0243] すなわち、コンデンサ１Ｃ１においては、第１外部接続配線が、第１ビア導体１３と第１バンプ１６によって構成されており、第２外部接続配線が、第２ビア導体１４、第２バンプ１７、および内部導体１８によって構成されている。

[0244] このように構成したコンデンサ１Ｃ１にあっては、第１ビア導体１３が、その容量形成部２０側の端部の少なくとも一部において容量形成部２０の金属多孔体２１に接合されることによって、当該金属多孔体２１と電気的に接続されている。

[0245] また、コンデンサ１Ｃ１にあっては、第２ビア導体１４の側面が、絶縁基板１０に設けられた複数の第２貫通孔１２を規定する部分の絶縁基板１０の表面を覆う内部導体１８によって覆われており、第２ビア導体１４の第１主面１０ａ側の端部は、容量形成部２０を覆う内部導体１８によって覆われている。これにより、第２ビア導体１４は、内部導体１８に接続されることになり、上述した第２外部接続配線は、当該第２ビア導体１４および内部導体１８を介して容量形成部２０に接続されている。

[0246] ここで、上述したように、作図の都合上、図３８および図３９においては、第２ビア導体１４に接続する部分の内部導体１８の厚さが、導電膜２３の厚さと同等程度となっているが、実際には内部導体１８の厚さは、導電膜２３の厚さよりも相当程度に厚く構成されている（たとえば３倍以上とされている）。

[0247] このように構成した場合には、第２ビア導体１４が、内部導体１８を介して容量形成部２０の導電膜２３に接続されているため、第２外部接続配線の電流経路の断面積を大きくすることができる。したがって、上述した実施の形態３において説明した効果に準じた効果が得られることになり、金属多孔体２１と誘電体膜２２と導電膜２３とからなる容量形成部２０を備えてなるコンデンサにおいて、低ＥＳＲ化が図られることになる。

[0248] なお、本変形例に係るコンデンサ１Ｃ１の製造方法は、コンデンサ１Ｃの製造方法と比較した場合に、図３７に示すステップＳ１０（すなわち、柱状導体用孔の形成）と、ステップＳ１５における柱状導体の形成とが行なわれず、また、ステップＳ１５における第２ビア導体の形成が、ステップＳ１７（すなわち、グラインド加工）の次に行なわれる点等において、その製造方法が相違している。このようにステップＳ１５における第２ビア導体の形成をステップＳ１７の次に行なうことにより、第２ビア導体１４を、絶縁基板１０の第２主面１０ｂ側から形成することができる。

[0249] （その他の形態等）

上述した本発明の実施の形態およびその変形例において示した各部の形状や構成、大きさ、数、材質等は、本発明の趣旨を逸脱しない限りにおいて種々変更が可能である。

[0250] また、上述した本発明の実施の形態およびその変形例において示した特徴的な構成は、本発明の趣旨に照らして許容される範囲で当然に相互に組み合わせることが可能である。

[0251] このように、今回開示した上記実施の形態およびその変形例はすべての点で例示であって、制限的なものではない。本発明の技術的範囲は請求の範囲によって画定され、また請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。

符号の説明

[0252] １Ａ～１Ｃ，１Ａ１～１Ａ４，１Ｃ１，１Ａ’ コンデンサ、１０ 絶縁基板、１０ａ 第１主面、１０ｂ 第２主面、１１ 第１貫通孔、１２ 第

２貫通孔、１３　第１ビア導体、１４　第２ビア導体、１５，１５ａ　支持導体、１５ｈ　支持導体用孔、１６　第１バンプ、１７　第２バンプ、１８　内部導体、１９　柱状導体、１９ａ　膜状部、１９ｈ　柱状導体用孔、２０　容量形成部、２０ａ　第１容量形成部、２０ｂ　第２容量形成部、２０ｃ　第３容量形成部、２１　金属多孔体、２１ａ　金属粒子、２１ｂ　バインダー、２１ｃ　樹脂ペースト層、２１ｐ　導電性ペースト層、２２　誘電体膜、２３　導電膜、３０　封止部、３０ａ　外面、４０　耐湿保護膜、５０　側方封止部。

請求の範囲

[請求項1] 第１主面および当該第１主面とは反対側に位置する第２主面を有する絶縁基板と、

前記第１主面に対向するように設けられた容量形成部と、

前記容量形成部に接続された第１外部接続配線および第２外部接続配線とを備え、

前記容量形成部は、前記第１外部接続配線に接続された導電性の金属多孔体と、前記金属多孔体の表面を覆う誘電体膜と、前記誘電体膜を覆うとともに前記第２外部接続配線に接続された導電膜とを含み、

前記第１外部接続配線は、前記第１主面から前記第２主面にまで達するように前記絶縁基板を貫通する第１ビア導体を有し、

前記第２外部接続配線は、前記第１主面から前記第２主面にまで達するように前記絶縁基板を貫通する第２ビア導体と、前記容量形成部の内部の空間を充填するように前記導電膜を覆う内部導体とを有し、

前記導電膜と前記第２ビア導体とが、少なくとも前記内部導体を介して接続されている、コンデンサ。

[請求項2] 前記第２外部接続配線が、前記第１主面から前記容量形成部に向けて突出するとともに前記容量形成部に取り囲まれた柱状導体を有し、

前記内部導体と前記第２ビア導体とが、少なくとも前記柱状導体を介して接続されている、請求項１に記載のコンデンサ。

[請求項3] 前記柱状導体が、前記第１主面の法線方向に沿って延在し、

前記第１主面の法線方向に沿って見た場合に、前記柱状導体が、前記第２ビア導体と少なくとも一部において重なっていることにより、前記柱状導体が、前記第２ビア導体に接続している、請求項２に記載のコンデンサ。

[請求項4] 前記容量形成部が、前記第１主面の法線方向において互いに離隔して積層された第１容量形成部および第２容量形成部を含み、

前記第１容量形成部の前記導電膜と前記第２容量形成部の前記導電

膜とが、前記内部導体および前記柱状導体によって接続されている、請求項２または３に記載のコンデンサ。

[請求項5] 前記第１容量形成部および前記第２容量形成部の間に位置する部分の前記内部導体の厚さが、前記導電膜の厚さよりも大きい、請求項４に記載のコンデンサ。

[請求項6] 前記第１容量形成部および前記第２容量形成部の間に位置する部分の前記内部導体の厚さが、前記導電膜の厚さの３倍以上である、請求項５に記載のコンデンサ。

[請求項7] 前記第１主面から前記容量形成部に向けて突出するとともに前記容量形成部に取り囲まれることにより、前記容量形成部に接合することで前記容量形成部を支持する支持部が、前記絶縁基板に設けられている、請求項１から３のいずれかに記載のコンデンサ。

[請求項8] 前記第１外部接続配線が、前記支持部を構成する支持導体を有し、

前記支持導体が、前記金属多孔体に接続している、請求項７に記載のコンデンサ。

[請求項9] 前記支持導体が、前記第１主面の法線方向に沿って延在し、

前記第１主面の法線方向に沿って見た場合に、前記支持導体が前記第１ビア導体と少なくとも一部において重なっていることにより、前記支持導体が、前記第１ビア導体に接続している、請求項８に記載のコンデンサ。

[請求項10] 前記第１主面から前記容量形成部に向けて突出するとともに前記容量形成部に取り囲まれることにより、前記容量形成部に接合することで前記容量形成部を支持する支持部が、前記絶縁基板に設けられ、

前記第１外部接続配線が、前記支持部を構成する支持導体を有し、

前記支持導体が、前記金属多孔体に接続され、

前記支持導体が、前記第１主面の法線方向に沿って延在し、

前記第１主面の法線方向に沿って見た場合に、前記支持導体が前記第１ビア導体と少なくとも一部において重なっていることにより、前

記支持導体が、前記第１ビア導体に接続され、

前記第１主面上に設けられ、前記容量形成部を封止するとともに、前記容量形成部から見て前記絶縁基板側とは反対側に位置する外面を規定する封止部をさらに備え、

前記支持導体が前記容量形成部および前記封止部を貫通することにより、前記外面において前記支持導体が露出し、

前記柱状導体が前記容量形成部および前記封止部を貫通することにより、前記外面において前記柱状導体が露出している、請求項３に記載のコンデンサ。

[請求項11] 前記支持導体が、前記第１主面の法線方向に沿って延在し、

前記第１主面の法線方向に沿って見た場合に、前記支持導体が、前記第１ビア導体に重なっていない、請求項８に記載のコンデンサ。

[請求項12] 前記支持導体が、前記金属多孔体に含まれる材料のうちの少なくとも一部と同一の材料を含んでいる、請求項８から１１のいずれかに記載のコンデンサ。

[請求項13] 前記第１主面から前記容量形成部に向けて突出するとともに前記容量形成部に取り囲まれることにより、前記容量形成部に接合することで前記容量形成部を支持する支持部が、前記絶縁基板に設けられ、

前記第１外部接続配線が、前記支持部を構成する支持導体を有し、

前記支持導体が、前記第１主面の法線方向に沿って延在するとともに、前記金属多孔体に接続し、

前記第１主面の法線方向に沿って見た場合に、前記支持導体が前記第１ビア導体と少なくとも一部において重なっていることにより、前記支持導体が、前記第１ビア導体に接続され、

前記容量形成部が、前記第１主面の法線方向において互いに離隔して積層された第１容量形成部および第２容量形成部を含み、

前記第１容量形成部の前記金属多孔体と前記第２容量形成部の前記金属多孔体とが、前記支持導体によって接続され、

前記第１容量形成部の前記導電膜と前記第２容量形成部の前記導電膜とが、前記内部導体および前記柱状導体によって接続されている、請求項３に記載のコンデンサ。

[請求項14] 前記第１主面上に設けられ、前記容量形成部を封止するとともに、前記容量形成部から見て前記絶縁基板側とは反対側に位置する外面を規定する封止部をさらに備え、

前記支持導体が前記容量形成部および前記封止部を貫通することにより、前記外面において前記支持導体が露出し、

前記柱状導体が前記容量形成部および前記封止部を貫通することにより、前記外面において前記柱状導体が露出している、請求項１３に記載のコンデンサ。

[請求項15] 前記第１主面の法線方向に沿って見た場合に、前記第１ビア導体および前記第２ビア導体が、いずれも前記容量形成部が配置された領域内に設けられている、請求項１から１４のいずれかに記載のコンデンサ。

[請求項16] 前記第１ビア導体が、いずれも複数設けられ、

前記第２ビア導体が、いずれも複数設けられている、請求項１５に記載のコンデンサ。


[請求項17] 前記第１ビア導体および前記第２ビア導体が、前記第１主面の法線方向に沿って見た場合にアレイ状に配置され、

１つのビア導体の極性とこれに最短距離で隣り合うビア導体の極性とが、異なっている、請求項１６に記載のコンデンサ。

[請求項18] 前記内部導体が、Ａｇおよび導電性高分子のうちの少なくともいずれかを主たる材料として含んでいる、請求項１から１７のいずれかに記載のコンデンサ。


[図1]

FIG.1



[図2]

FIG.2



[図3]




1A
21
21
21
10a
10
30
30a
10b
15
11
16
13
18
19
12
17
14
19a
15
11
16
13
23
22
20
20a
18
20b
20c

FIG.3


[図4]

FIG.4




[図5]

FIG.5




[図6]

FIG.6




[図7]

FIG.7



[図8]

FIG.8


S1
グリーンシートの製作
S2
第1貫通孔および第2貫通孔の形成
S3
第1ビア導体の形成
S4
グリーンシートの焼成
S5
絶縁基板上への
導電性ペースト層の塗布
S6
導電性ペースト層上への
樹脂ペースト層の塗布
S7
導電性ペースト層および
樹脂ペースト層の積層
S8
支持導体用孔の形成
S9
支持導体の形成
S10
柱状導体用孔の形成
S11
積層体および支持導体の焼成
S12
誘電体膜の形成
S13
導電膜の形成
S14
内部導体の形成
S15
第2ビア導体および柱状導体の形成
S16
封止部の形成
S17
グラインド加工
S18
第1バンプおよび第2バンプの形成
S19
個片化

[図9]




FIG.9

[図10]




FIG.10

[図11]




FIG.11

[図12]



1A
21a
21p
21b
21c
21a
21p
21b
21c
21a
21p
21b
10a
10
10b
11
13
12
11
13

FIG.12

[図13]



1A
21a
21p
21b
21c
21a
21p
21b
21c
21a
21p
21b
10a
10
10b
11
13
15h
12
11
13
15h

FIG.13

[図14]



1A
21a
21p
21b
21c
21a
21p
21b
21c
21a
21p
21b
10a
10
10b
15
11
13
12
15
11
13

FIG.14

[図15]



1A
21a
21p
21b
21c
21a
21p
21b
21c
21a
21p
21b
10a
10
10b
15
11
13
12
19h
15
11
13

FIG.15

[図16]




FIG.16

[図17]




FIG.17

[図18]




FIG.18

[図19]



1A
21
21
21
10a
10
10b
15
11
13
18
12
19h
15
11
13
23
22
20
20a
18
20b
20c

FIG.19

[図20]



1A
21
21
21
10a
10
10b
15
18
19
19a
15
23
22
11
13
12
14
11
13
20
20a
18
20b
20c

FIG.20

[図21]



1A
21
21
21
10a
10
30
30a
10b
15
11
13
18
19
12
14
19a
15
11
13
23
22
20
20a
18
20b
20c

FIG.21

[図22]



1A
21
21
21
10a
10
30
30a
10b
15
11
13
18
19
12
14
19a
15
11
13
23
22
20
20a
18
20b
20c

FIG.22

[図23]



1A
21
21
21
10a
10
30
30a
10b
15
11
16
13
18
19
12
17
14
19a
15
11
16
13
23
22
20
20a
18
20b
20c

FIG.23

[図24]



1A'
21
21
21
10a
10
30
30a
10b
15
11
16
13
18
19
12
17
14
19a
15
11
16
13
23
22
20
20a
18
20b
20c

FIG.24

[図25]



1A1
21
21
21
10a
10
30
30a
15a(15)
18
15a(15)
19
15a(15)
19a
23
22
15a(15)
10b
11
16
13
12
17
14
11
16
13
20
20a
18
20b
20c

FIG.25

[図26]



1A2
21
21
21
10a
10
30
30a
15a(15)
15
18
19
23
22
19a
15
15a(15)
10b
11
16
13
12
17
14
11
16
13
20
20a
18
20b
20c

FIG.26

[図27]



1A3
21
21
21
10a
10
30
30a
40
15
18
19
19a
15
23
22
10b
11
16
13
12
17
14
11
16
13
20
20a
18
20b
20c

FIG.27

[図28]



1A4
21
50
21
21
10a
30
30a
10b
10
15
11
16
13
18
19
12
17
14
19a
15
11
16
13
23
22
20
20a
18
50
20b
20c

FIG.28

[図29]




1B
21
21
21
10a
10
30
30a
10b
15
16
16
11
13
18
19
17
12
14
17
19a
15
16
16
11
13
22
23
20
20a
18
20b
20c

FIG.29

[図30]

FIG.30


S1
グリーンシートの製作
S2
第1貫通孔および第2貫通孔の形成
S3
第1ビア導体の形成
S4
グリーンシートの焼成
S5
絶縁基板上への
導電性ペースト層の塗布
S6
導電性ペースト層上への
樹脂ペースト層の塗布
S7
導電性ペースト層および
樹脂ペースト層の積層
S8
支持導体用孔の形成
S9
支持導体の形成
S10
柱状導体用孔の形成
S11
積層体および支持導体の焼成
S12
誘電体膜の形成
S13
導電膜の形成
S14
内部導体の形成
S15
第2ビア導体および柱状導体の形成
S15B
膜状部の一部および
支持導体先端部の導電膜の除去
S16
封止部の形成
S17
グラインド加工
S18
第1バンプおよび第2バンプの形成
S19
個片化

[図31]




FIG.31

[図32]



1B
21a
21p
21b
21c
21a
21p
21b
21c
21a
21p
21b
10a
10
10b
15
11
13
12
15
11
13

FIG.32

[図33]



1B
21
21
21
10a
10
10b
15
11
13
18
19
12
14
19a
15
11
13
23
22
20
20a
18
20b
20c

FIG.33

[図34]



1B
21
21
21
10a
10
30
30a
10b
15
13
11
18
19
12
14
19a
15
13
11
23
22
20
20a
18
20b
20c

FIG.34

[図35]



1B
21
21
21
10a
10
30
30a
10b
15
11
13
18
19
12
14
19a
15
11
13
23
22
20
20a
18
20b
20c

FIG.35

[図36]




1C
10a
10
30
30a
10b
15
11
16
13
18
19
12
17
14
15
11
16
13
21
23
22
20
18

FIG.36

[図37]

FIG.37


S1
グリーンシートの製作
S2
第1貫通孔および第2貫通孔の形成
S3
第1ビア導体の形成
S4
グリーンシートの焼成
S5
絶縁基板上への
導電性ペースト層の塗布
S8
支持導体用孔の形成
S9
支持導体の形成
S10
柱状導体用孔の形成
S11C
導電性ペースト層および
支持導体の焼成
S12
誘電体膜の形成
S13
導電膜の形成
S14
内部導体の形成
S15
第2ビア導体および柱状導体の形成
S16
封止部の形成
S17
グラインド加工
S18
第1バンプおよび第2バンプの形成
S19
個片化

[図38]





FIG.38

[図39]

FIG.39



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP2022/031061

A. CLASSIFICATION OF SUBJECT MATTER

H01G 4/30(2006.01)i; ***H01G 4/33***(2006.01)i
FI: H01G4/33 102; H01G4/30 541

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01G4/30; H01G4/33

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996
Published unexamined utility model applications of Japan 1971-2022
Registered utility model specifications of Japan 1996-2022
Published registered utility model applications of Japan 1994-2022

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	WO 2021/193616 A1 (MURATA MANUFACTURING CO., LTD.) 30 September 2021 (2021-09-30) paragraphs [0033]-[0090], fig. 1-3	1, 7, 15-18
A		2-6, 8-14
Y	WO 2018/092722 A1 (MURATA MANUFACTURING CO., LTD.) 24 May 2018 (2018-05-24) paragraphs [0026]-[0057], fig. 2, 8	1, 7, 15-18
A		2-6, 8-14

☐ Further documents are listed in the continuation of Box C. ☑ See patent family annex.

* Special categories of cited documents:
"A" document defining the general state of the art which is not considered to be of particular relevance
"E" earlier application or patent but published on or after the international filing date
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
"O" document referring to an oral disclosure, use, exhibition or other means
"P" document published prior to the international filing date but later than the priority date claimed
"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"&" document member of the same patent family

Date of the actual completion of the international search	Date of mailing of the international search report
24 October 2022	**01 November 2022**
Name and mailing address of the ISA/JP **Japan Patent Office (ISA/JP)** **3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915** **Japan**	Authorized officer Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.
PCT/JP2022/031061

Patent document cited in search report	Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
WO 2021/193616 A1	30 September 2021	(Family: none)	
WO 2018/092722 A1	24 May 2018	US 2019/0267188 A1 paragraphs [0046]-[0085], fig. 2, 8	

国際調査報告

国際出願番号
PCT/JP2022/031061

A. 発明の属する分野の分類（国際特許分類（ＩＰＣ））

H01G 4/30(2006.01)i; H01G 4/33(2006.01)i
FI: H01G4/33 102; H01G4/30 541

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（ＩＰＣ））

H01G4/30; H01G4/33

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	１９２２－１９９６年
日本国公開実用新案公報	１９７１－２０２２年
日本国実用新案登録公報	１９９６－２０２２年
日本国登録実用新案公報	１９９４－２０２２年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献のカテゴリー*	引用文献名　及び一部の箇所が関連するときは、その関連する箇所の表示	関連する請求項の番号
Y	WO 2021/193616 A1 (株式会社村田製作所) 30.09.2021 (2021-09-30) 段落0033-0090, 図1-3	1,7,15-18
A		2-6,8-14
Y	WO 2018/092722 A1 (株式会社村田製作所) 24.05.2018 (2018-05-24) 段落0026-0057, 図2,8	1,7,15-18
A		2-6,8-14

☐ C欄の続きにも文献が列挙されている。

☑ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー
"A" 特に関連のある文献ではなく、一般的技術水準を示すもの
"E" 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
"L" 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
"O" 口頭による開示、使用、展示等に言及する文献
"P" 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献
"T" 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの
"X" 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
"Y" 特に関連のある文献であって、当該文献と他の１以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
"&" 同一パテントファミリー文献

国際調査を完了した日	国際調査報告の発送日
24.10.2022	01.11.2022

名称及びあて先
日本国特許庁(ISA/JP)
〒100-8915
日本国
東京都千代田区霞が関三丁目４番３号

権限のある職員（特許庁審査官）
木下　直哉 5D 3858

電話番号 03-3581-1101 内線 3551

国際調査報告
パテントファミリーに関する情報

国際出願番号
PCT/JP2022/031061

引用文献	公表日	パテントファミリー文献	公表日
WO 2021/193616 A1	30.09.2021	（ファミリーなし）	
WO 2018/092722 A1	24.05.2018	US 2019/0267188 A1 段落0046-0085，図2,8	