

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2022年9月29日(29.09.2022)



(10) 国際公開番号

WO 2022/200905 A1

(51) 国際特許分類:

H01L 31/10 (2006.01) *H01L 27/088* (2006.01)
G09G 3/20 (2006.01) *H01L 27/146* (2006.01)
G09G 3/3225 (2016.01) *H01L 27/32* (2006.01)
G09F 9/00 (2006.01) *H01L 21/336* (2006.01)
G09F 9/30 (2006.01) *H01L 29/786* (2006.01)
H01L 27/00 (2006.01) *H05B 33/02* (2006.01)
H01L 21/8234 (2006.01) *H05B 33/06* (2006.01)
H01L 27/06 (2006.01) *H01L 51/50* (2006.01)

特願 2021-051402 2021年3月25日(25.03.2021) JP

特願 2021-077295 2021年4月30日(30.04.2021) JP

(71) 出願人: 株式会社半導体エネルギー研究所
(SEMICONDUCTOR ENERGY LABORATORY
CO., LTD.) [JP/JP]; 〒2430036 神奈川県厚木
市長谷398 Kanagawa (JP).

(72) 発明者: 木村肇 (KIMURA, Hajime); 〒2430036
神奈川県厚木市長谷398 株式会社半導体
エネルギー研究所内 Kanagawa (JP). 及 川
欣聡 (OIKAWA, Yoshiaki); 〒2430036 神奈川
県厚木市長谷398 株式会社半導体エネ
ルギー研究所内 Kanagawa (JP).

(21) 国際出願番号: PCT/IB2022/052185

(22) 国際出願日: 2022年3月11日(11.03.2022)

(25) 国際出願の言語: 日本語

(26) 国際公開の言語: 日本語


(30) 優先権データ:

(81) 指定国(表示のない限り、全ての種類の国内保
護が可能): AE, AG, AL, AM, AO, AT, AU, AZ,

(54) Title: SEMICONDUCTOR DEVICE AND ELECTRONIC APPARATUS

(54) 発明の名称: 半導体装置および電子機器

図2



(57) Abstract: Provided is a novel semiconductor device. The semiconductor device comprises an imaging unit and a display unit, wherein the semiconductor device is provided with: a first layer; a second layer disposed on the first layer; and a third layer disposed on the second layer. The first layer comprises a plurality of photoelectric conversion elements. The second layer comprises a plurality of display pixel circuits. The third layer comprises a plurality of display elements. The imaging unit contains the plurality of photoelectric conversion elements. The display unit contains the plurality of

BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

- (84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 国際調査報告 (条約第21条(3))
- 白黒。出願原本にはカラー又はグレースケールの情報が含まれており、PATENTSCOPE からのダウンロードが可能。

display pixel circuits and the plurality of display elements. One of the plurality of display pixel circuits is electrically connected to one of the plurality of display elements.

(57) 要約: 新規な半導体装置を提供する。撮像部と、表示部と、を備える半導体装置であって、第1層と、第1層上の第2層と、第2層上の第3層と、を備える。第1層は複数の光電変換素子を備え、第2層は複数の表示画素回路を備え、第3層は複数の表示素子を備える。撮像部は、複数の光電変換素子を含む。表示部は、複数の表示画素回路と、複数の表示素子と、を含み、複数の表示画素回路の一は、前記複数の表示素子の一と電氣的に接続される。

明細書

発明の名称

半導体装置および電子機器

技術分野

[0001]

本発明の一態様は、半導体装置および電子機器に関する。

[0002]

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又はそれらの製造方法、を一例として挙げることができる。

[0003]

本明細書等において、半導体装置とは、半導体特性を利用した装置であり、半導体素子（トランジスタ、ダイオード、フォトダイオード等）を含む回路、同回路を有する装置等をいう。また、半導体特性を利用することで機能しうる装置全般をいう。例えば、集積回路、集積回路を備えたチップ、パッケージにチップを収納した電子部品は半導体装置の一例である。また、記憶装置、表示装置、発光装置、照明装置および電子機器等は、それ自体が半導体装置であり、かつ、半導体装置を有している場合がある。

背景技術

[0004]

近年、表示装置の高精細化が求められている。高精細な表示装置が要求される機器として、例えば、仮想現実（VR：Virtual Reality）、拡張現実（AR：Augmented Reality）、代替現実（SR：Substitutional Reality）、または複合現実（MR：Mixed Reality）向けの機器などがあり、近年盛んに開発されている。これらの機器に用いる表示装置では、高精細化とあわせて小型化が要求されている。

[0005]

また、表示装置としては、代表的には液晶表示装置、有機EL（Electro Luminescence）素子、発光ダイオード（LED：Light Emitting Diode）等の発光素子を備える発光装置、電気泳動方式などにより表示を行う電子ペーパーなどが挙げられる。

[0006]

例えば、有機EL素子の基本的な構成は、一対の電極間に発光性の有機化合物を含む層を挟持したものである。この素子に電圧を印加することにより、発光性の有機化合物から発光を得ることができる。このような有機EL素子が適用された表示装置は、液晶表示装置等で必要であったバックライトが不要なため、薄型、軽量、高コントラストで且つ低消費電力な表示装置を実現できる。例えば、有機EL素子を用いた表示装置の一例が、特許文献1に記載されている。

[先行技術文献]

[特許文献]

[0007]

[特許文献1] 特開2002-324673号公報

発明の概要

発明が解決しようとする課題

[0008]

また、小型で高精細な表示装置は、ミラーレスカメラの電子式ファインダー（EVF: Electrical View Finder）などにも使用されている。EVFを備えたミラーレスカメラは、撮像部（イメージセンサ）に投影された像と撮影される像が一致すること、必要な情報を表示装置に表示できること、などの利点を備える。

[0009]

一方で、一般にEVFを備えたミラーレスカメラでは、イメージセンサから信号を読み出した後に撮影した像をEVFに表示するため、撮像から表示までの時間差（信号の遅延）が生じやすいという問題がある。特に、動きのある被写体の撮影では、撮影タイミングがずれやすく、正確なフレームワークが難しいという問題があった。

[0010]

本発明の一態様は、被写体の撮影から表示までの時間差が少ない半導体装置または表示装置を提供することを課題の一とする。本発明の一態様は、小型化された半導体装置または表示装置を提供することを課題の一とする。または、本発明の一態様は、高い色再現性が実現された半導体装置または表示装置を提供することを課題の一とする。または、本発明の一態様は、高精細な半導体装置または表示装置を提供することを課題の一とする。または、本発明の一態様は、信頼性の高い半導体装置または表示装置を提供することを課題の一とする。または、本発明の一態様は、消費電力が低減された半導体装置または表示装置を提供することを課題の一とする。または、本発明の一態様は、新規な半導体装置または表示装置を提供することを課題の一とする。

[0011]

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。

課題を解決するための手段

[0012]

本発明の一態様は、撮像部と、表示部と、を備える半導体装置であって、撮像部はマトリクス状に配置された複数の光電変換素子を備え、表示部はマトリクス状に配置された複数の表示画素回路とマトリクス状に配置された複数の表示素子とを備え、複数の光電変換素子は第1層に設けられ、複数の表示画素回路は第1層上の第2層に設けられ、複数の表示素子は第2層上の第3層に設けられ、複数の表示画素回路の一は、複数の表示素子の一と電気的に接続される半導体装置である。

[0013]

上記半導体装置は、複数の光電変換素子を用いて撮像データを取得する機能と、一行毎に全列の撮像データを表示部に供給する機能と、を備えてもよい。また、撮像データの電圧を調整して表示部に供給する機能を備えてもよい。

[0014]

また、上記の表示画素回路は、例えば、表示素子の発光輝度を制御する機能を備える。表示素子としては、さまざまな素子を用いることができる。例えば表示素子として有機EL素子を用いることができる。

[0015]

また、表示画素回路は、酸化物半導体を有するトランジスタを含んでもよい。第1層と第2層は、例えば、接着層およびバンプを介して接続してもよい。

[0016]

本発明の別の態様は、上記半導体装置と、アンテナ、バッテリー、またはマイクの少なくとも一と、を備える電子機器である。また、本発明の別の態様は、上記半導体装置と、装着部、レンズ、本体、またはケーブルの少なくとも一を有し、レンズを介して、使用者の情報を取得する機能を備える電子機器である。

発明の効果

[0017]

本発明の態様によれば、被写体の撮影から表示までの時間差が少ない半導体装置または表示装置を提供できる。または、小型化された半導体装置または表示装置を提供できる。または、高い色再現性が実現された半導体装置または表示装置を提供できる。または、高精細な半導体装置または表示装置を提供できる。または、信頼性の高い半導体装置または表示装置を提供できる。または、本発明の態様は、消費電力が低減された半導体装置または表示装置を提供できる。または、新規な半導体装置または表示装置を提供できる。

[0018]

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から抽出することが可能である。

図面の簡単な説明

[0019]

図1Aおよび図1Bは、半導体装置の斜視図である。

図2は、半導体装置の斜視図である。

図3は、半導体装置のブロック図である。

図4Aおよび図4Bは、撮像素素12の回路構成例を説明する図である。

図5Aおよび図5B1乃至図5B7は、層20の構成例を説明する図である。

図6A乃至図6Dは、表示画素230の回路構成例を説明する図である。

図7A乃至図7Dは、発光素子の構成例を説明する図である。

図8A乃至図8Dは、表示装置の構成例を示す図である。

図9A乃至図9Dは、表示装置の構成例を示す図である。

図10は、半導体装置の構成例を説明する断面図である。

図11Aおよび図11Bは、半導体装置の使用例を示す図である。

図12Aおよび図12Bは、半導体装置の斜視図である。

図13は、半導体装置の斜視図である。

図14は、半導体装置の構成例を説明する断面図である。

図15Aおよび図15Bは、半導体装置の斜視図である。

図16は、半導体装置の斜視図である。

図17Aは、表示画素の回路構成例を示す図である。図17Bは半導体装置の構成例を説明する図である。

図18は、半導体装置の構成例を説明する断面図である。

図 19 は、半導体装置の斜視図である。

図 20 は、半導体装置の構成例を説明する断面図である。

図 21 は、半導体装置の斜視図である。

図 22 は、半導体装置の構成例を説明する斜視図である。

図 23 は、半導体装置の構成例を説明する図である。

図 24 は、半導体装置の構成例を説明する斜視図である。

図 25 は、半導体装置の構成例を説明する図である。

図 26 は、半導体装置の構成例を説明する図である。

図 27 は、半導体装置の構成例を説明する斜視図である。

図 28 は、半導体装置の構成例を説明する図である。

図 29 は、半導体装置の構成例を説明する斜視図である。

図 30 は、半導体装置の構成例を説明する図である。

図 31 は、半導体装置の構成例を説明する斜視図である。

図 32 は、半導体装置の構成例を説明する図である。

図 33 は、半導体装置の構成例を説明する図である。

図 34 は、半導体装置の構成例を説明する図である。

図 35 は、半導体装置の構成例を説明する図である。

図 36 A は、トランジスタの構成例を示す上面図である。図 36 B 及び図 36 C は、トランジスタの構成例を示す断面図である。

図 37 A は、IGZO の結晶構造の分類を説明する図である。図 37 B は、CAAC-IGZO 膜の XRD スペクトルを説明する図である。図 37 C は、CAAC-IGZO 膜の極微電子線回折パターンを説明する図である。

図 38 A 乃至図 38 F は、電子機器の一例を説明する図である。

図 39 A 乃至図 39 F は、電子機器の一例を説明する図である。

発明を実施するための形態

[0020]

以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

[0021]

また、本明細書等において、X と Y とが接続されていると記載されている場合は、X と Y とが電氣的に接続されている場合と、X と Y とが機能的に接続されている場合と、X と Y とが直接接続されている場合とが、本明細書等の開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章の開示されているものとする。X、Y は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層など）であるとする。

[0022]

X と Y とが電氣的に接続されている場合の一例としては、X と Y との電氣的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示デバ

イス、発光デバイス、負荷など）が、XとYとの間に1個以上接続されることが可能である。なお、スイッチは、オン状態とオフ状態が制御される。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。

[0023]

XとYとが機能的に接続されている場合の一例としては、XとYとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、NAND回路、NOR回路など）、信号変換回路（デジタルアナログ変換回路、アナログデジタル変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフト回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、XとYとの間に1個以上接続されることが可能である。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号がYへ伝達される場合は、XとYとは機能的に接続されているものとする。

[0024]

なお、XとYとが電氣的に接続されている、と明示的に記載する場合は、XとYとが電氣的に接続されている場合（つまり、XとYとの間に別の素子または別の回路を挟んで接続されている場合）と、XとYとが直接接続されている場合（つまり、XとYとの間に別の素子または別の回路を挟まずに接続されている場合）とを含むものとする。

[0025]

また、例えば、「XとYとトランジスタのソース（または第1の端子など）とドレイン（または第2の端子など）とは、互いに電氣的に接続されており、X、トランジスタのソース（または第1の端子など）、トランジスタのドレイン（または第2の端子など）、Yの順序で電氣的に接続されている。」と表現することができる。または、「トランジスタのソース（または第1の端子など）は、Xと電氣的に接続され、トランジスタのドレイン（または第2の端子など）はYと電氣的に接続され、X、トランジスタのソース（または第1の端子など）、トランジスタのドレイン（または第2の端子など）、Yは、この順序で電氣的に接続されている」と表現することができる。または、「Xは、トランジスタのソース（または第1の端子など）とドレイン（または第2の端子など）とを介して、Yと電氣的に接続され、X、トランジスタのソース（または第1の端子など）、トランジスタのドレイン（または第2の端子など）、Yは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（または第1の端子など）と、ドレイン（または第2の端子など）とを、区別して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、X、Yは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

[0026]

なお、回路図上は独立している構成要素同士が電氣的に接続しているように図示されている場合であっても、1つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、および電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電氣的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

[0027]

また、本明細書等において、「容量素子」とは、例えば、0 F よりも高い静電容量の値を有する回路素子、0 F よりも高い静電容量の値を有する配線の領域、寄生容量、トランジスタのゲート容量などとすることができる。そのため、本明細書等において、「容量素子」は、1 対の電極と、当該電極の間に含まれている誘電体と、を含む回路素子だけでなく、配線と配線との間に生じる寄生容量、トランジスタのソースまたはドレインの一方とゲートとの間に生じるゲート容量などを含むものとする。また、「容量素子」「寄生容量」「ゲート容量」などという用語は、「容量」などの用語に言い換えることができ、逆に、「容量」という用語は、「容量素子」「寄生容量」「ゲート容量」などの用語に言い換えることができる。また、「容量」の「1 対の電極」という用語は、「1 対の導電体」「1 対の導電領域」「1 対の領域」などに言い換えることができる。なお、静電容量の値としては、例えば、0.05 fF 以上 10 pF 以下とすることができる。また、例えば、1 pF 以上 10 μ F 以下としてもよい。

[0028]

また、本明細書等において、トランジスタは、ゲート、ソース、およびドレインと呼ばれる 3 つの端子を有する。ゲートは、トランジスタの導通状態を制御する制御端子である。ソースまたはドレインとして機能する二つの端子は、トランジスタの入出力端子である。二つの入出力端子は、トランジスタの導電型（n チャンネル型、p チャンネル型）およびトランジスタの 3 つの端子に与えられる電位の高低によって、一方がソースとなり他方がドレインとなる。このため、本明細書等においては、ソースおよびドレインの用語は、言い換えることができるものとする。また、本明細書等では、トランジスタの接続関係を説明する際、「ソースまたはドレインの一方」（または第 1 電極、または第 1 端子）、「ソースまたはドレインの他方」（または第 2 電極、または第 2 端子）という表記を用いる。なお、トランジスタの構造によっては、上述した 3 つの端子に加えて、バックゲートを有する場合がある。この場合、本明細書等において、トランジスタのゲートまたはバックゲートの一方を第 1 ゲートと呼称し、トランジスタのゲートまたはバックゲートの他方を第 2 ゲートと呼称することができる。更に、同じトランジスタにおいて、「ゲート」と「バックゲート」の用語は互いに入れ換えることができる場合がある。また、トランジスタが、3 以上のゲートを有する場合は、本明細書等においては、それぞれのゲートを第 1 ゲート、第 2 ゲート、第 3 ゲートなどと呼称することがある。

[0029]

また、本明細書等において、「ノード」は、回路構成、デバイス構造等に応じて、端子、配線、電極、導電層、導電体、不純物領域等と言い換えることが可能である。また、端子、配線等を「ノード」と言い換えることが可能である。

[0030]

また、本明細書等において、「第 1」、「第 2」、「第 3」という序数詞は、構成要素の混同を避けるために付したものである。従って、構成要素の数を限定するものではない。また、構成要素の順序を限定するものではない。例えば、本明細書などの実施の形態の一において「第 1」に言及された構成要素が、他の実施の形態、あるいは特許請求の範囲などにおいて「第 2」に言及された構成要素とすることもありうる。また例えば、本明細書等の実施の形態の一において「第 1」に言及された構成要素を、他の実施の形態、あるいは特許請求の範囲などにおいて省略することもありうる。

[0031]

また、本明細書等において、「上に」、「下に」、「上方に」、または「下方に」などの配置を示す語句は、構成要素同士の位置関係を、図面を参照して説明するために、便宜上用いている場合がある。また、構成要素同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書等で説明した語句に限定されず、状況に応じて適切に言い換えることができる。例えば、「導電体の上面に位置する絶縁体」の表現では、示している図面の向きを180度回転することによって、「導電体の下面に位置する絶縁体」と言い換えることができる。

[0032]

また、「上」および「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層A上の電極B」の表現であれば、絶縁層Aの上に電極Bが直接接して形成されている必要はなく、絶縁層Aと電極Bとの間に他の構成要素を含むものを除外しない。

[0033]

また、本明細書等において、「重なる」などの用語は、構成要素の積層順などの状態を限定するものではない。例えば、「絶縁層Aに重なる電極B」の表現であれば、絶縁層Aの上に電極Bが形成されている状態に限らず、絶縁層Aの下に電極Bが形成されている状態または絶縁層Aの右側（もしくは左側）に電極Bが形成されている状態などを除外しない。

[0034]

また、本明細書等において、「隣接」および「近接」の用語は、構成要素が直接接していることを限定するものではない。例えば、「絶縁層Aに隣接する電極B」の表現であれば、絶縁層Aと電極Bが直接接して形成されている必要はなく、絶縁層Aと電極Bの間に他の構成要素を含むものを除外しない。

[0035]

また、本明細書等において、「膜」、「層」などの語句は、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。または、場合によっては、または、状況に応じて、「膜」、「層」などの語句を使わずに、別の用語に入れ替えることが可能である。例えば、「導電層」または「導電膜」という用語を、「導電体」という用語に変更することが可能な場合がある。または、「導電体」という用語を、「導電層」または「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁層」または「絶縁膜」という用語を、「絶縁体」という用語に変更することが可能な場合がある。または、「絶縁体」という用語を、「絶縁層」または「絶縁膜」という用語に変更することが可能な場合がある。

[0036]

また、本明細書等において「電極」「配線」「端子」などの用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」または「配線」の用語は、複数の「電極」または「配線」が一体となって形成されている場合なども含む。また、例えば、「端子」は「配線」または「電極」の一部として用いられることがあり、その逆もまた同様である。更に、「端子」の用語は、複数の「電極」「配線」「端子」などが一体となって形成されている場合なども含む。そのため、例えば、

「電極」は「配線」または「端子」の一部とすることができ、また、例えば、「端子」は「配線」または「電極」の一部とすることができる。また、「電極」「配線」「端子」などの用語は、場合によって、「領域」などの用語に置き換える場合がある。

[0037]

また、本明細書等において、「配線」、「信号線」、「電源線」などの用語は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「配線」という用語を、「信号線」という用語に変更することが可能な場合がある。また、例えば、「配線」という用語を、「電源線」などの用語に変更することが可能な場合がある。また、その逆も同様で、「信号線」「電源線」などの用語を、「配線」という用語に変更することが可能な場合がある。「電源線」などの用語は、「信号線」などの用語に変更することが可能な場合がある。また、その逆も同様で「信号線」などの用語は、「電源線」などの用語に変更することが可能な場合がある。また、配線に印加されている「電位」という用語を、場合によっては、または、状況に応じて、「信号」などという用語に変更することが可能な場合がある。また、その逆も同様で、「信号」などの用語は、「電位」という用語に変更することが可能な場合がある。

[0038]

本明細書において、「平行」とは、二つの直線が -10° 以上 10° 以下の角度で配置されている状態をいう。したがって、 -5° 以上 5° 以下の場合も含まれる。また、「略平行」または「概略平行」とは、二つの直線が -30° 以上 30° 以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が 80° 以上 100° 以下の角度で配置されている状態をいう。したがって、 85° 以上 95° 以下の場合も含まれる。また、「略垂直」または「概略垂直」とは、二つの直線が 60° 以上 120° 以下の角度で配置されている状態をいう。

[0039]

なお、本明細書等において、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」（これらの同意語を含む）などと言う場合は、明示されている場合を除き、プラスマイナス20%の誤差を含むものとする。

[0040]

本明細書に記載の実施の形態については、図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態の発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。また、図面を理解しやすくするため、斜視図または上面図などにおいて、一部の構成要素の記載を省略している場合がある。

[0041]

また、本明細書に係る図面等において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもその大きさもしくは縦横比などに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、ノイズによる信号、電圧、若しくは電流のばらつき、または、タイミングのずれによる信号、電圧、若しくは電流のばらつきなどを含むことが可能である。

[0042]

また、本明細書に係る図面等において、X方向、Y方向、およびZ方向を示す矢印を付す場合がある。本明細書等において、「X方向」とはX軸に沿う方向であり、明示する場合を除き順方向と逆方向を区別しない。「Y方向」および「Z方向」についても同様である。また、X方向、Y方向、およびZ方向は、それぞれが互いに交差する方向である。より具体的には、X方向、Y方向、およびZ方向は、それぞれが互いに直交する方向である。本明細書などでは、X方向、Y方向、またはZ方向の1つを「第1方向」または「第1の方向」と呼ぶ場合がある。また、他の1つを「第2方向」または「第2の方向」と呼ぶ場合がある。また、残りの1つを「第3方向」または「第3の方向」と呼ぶ場合がある。

[0043]

本明細書等において、複数の要素に同じ符号を用いる場合、特に、それらを区別する必要があるときには、符号に“A”、“b”、“_1”、“[n]”、“[m, n]”などの識別用の符号を付記して記載する場合がある。

[0044]

(実施の形態1)

本発明の一態様に係る半導体装置について説明する。なお、本発明の一態様に係る半導体装置は、撮像装置として動作する機能と、表示装置として動作する機能と、を備える。

[0045]

<半導体装置100Aの構成例>

図1および図2は、本発明の一態様に係る半導体装置100Aの斜視図である。図1Aは半導体装置100Aの正面側(front side)の斜視図であり、図1Bは半導体装置100Aの背面側(back side)の斜視図である。図2では、半導体装置100Aの構成をわかりやすくするため、層10および層20などを離して示している。

[0046]

半導体装置100Aは、層10および層20を備える。層10と層20は重ねて設けられている。なお、図1などでは、層10と層20が重なる方向をZ方向としている。

[0047]

層10は、撮像部11、第1駆動回路部13、第2駆動回路部14、読み出し回路部15、および制御回路部16を備える。また、撮像部11と重ねて、複数のマイクロレンズ19を含むマイクロレンズアレイを備える。マイクロレンズ19は、層10を介して層20の反対側に設けられている。また、撮像部11は、マトリクス状に配置された複数の撮像素素12を備える。

[0048]

層20は、表示部21、第1駆動回路部231、第2駆動回路部232、および入出力端子部29を備える。また、表示部21は、マトリクス状に配置された複数の表示画素230を備える。また、マトリクス状に配置された複数の表示画素回路431に重ねて、層60を備える。層60は、マトリクス状に配置された複数の表示素子432を備える。

[0049]

1つの表示画素回路431と1つの表示素子432で、1つの表示画素230が構成される。よって、表示部21はマトリクス状に配置された複数の表示画素230を備える。

[0050]

表示素子 4 3 2 の一例として、E L 素子（有機物及び無機物を含む E L 素子、有機 E L 素子、無機 E L 素子）、L E D（白色 L E D、赤色 L E D、緑色 L E D、青色 L E D など）、マイクロ L E D、Q L E D（Q u a n t u m - d o t L i g h t E m i t t i n g D i o d e）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（G L V）、プラズマディスプレイパネル（P D P）、M E M S（マイクロ・エレクトロ・メカニカル・システムズ）を用いた表示素子、デジタルマイクロミラーデバイス（D M D）、D M S（デジタル・マイクロ・シャッター）、I M O D（インターフェロメトリック・モジュレーション）素子、シャッター方式の M E M S 表示素子、光干渉方式の M E M S 表示素子、エレクトロウェットティング素子、圧電セラミックスディスプレイ、カーボンナノチューブを用いた表示素子など、電氣的または磁氣的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものなどがある。

[0051]

層 1 0 は、撮像部 1 1 に投影された被写体像を電気信号に変換する機能を備える。層 2 0 は、入力された電気信号に応じた映像を表示部 2 1 に表示する機能を備える。本発明の一態様に係る半導体装置 1 0 0 A は、層 1 0 と層 2 0 が重ねて設けられているため、層 1 0 で撮影した被写体像を、直ちに層 2 0 が備える表示部 2 1 に表示できる。すなわち、被写体の撮影から表示までの時間差を低減できる。本発明の一態様は、特に、動きのある被写体の撮影において、優れた効果を奏する。

[0052]

また、半導体装置 1 0 0 A には、入出力端子部 2 9 を介して電力、撮像部 1 1 の動作に必要な信号、および表示部 2 1 の動作に必要な信号などが供給される。また、半導体装置 1 0 0 A は、層 1 0 で撮影した撮像データ（「画像データ」ともいう。）を、入出力端子部 2 9 を介して外部に出力できる。また、半導体装置 1 0 0 A は、入出力端子部 2 9 を介して供給されたビデオ信号に応じた画像を、表示部 2 1 に表示できる。

[0053]

なお、層 1 0 が備える回路などの少なくとも一部を層 2 0 に設けてもよい。層 2 0 が備える回路などの少なくとも一部を層 1 0 に設けてもよい。

[0054]

<層 1 0 の構成例>

図 3 に、層 1 0 が備える構成を説明するためのブロック図を示す。前述した通り、層 1 0 は、撮像部 1 1、第 1 駆動回路部 1 3、第 2 駆動回路部 1 4、読み出し回路部 1 5、および制御回路部 1 6 を備える。なお、第 1 駆動回路部 1 3、第 2 駆動回路部 1 4、読み出し回路部 1 5、および制御回路部 1 6 の総称として「機能回路」という場合がある。機能回路には、シフトレジスタ、レベルシフタ、インバータ、ラッチ、アナログスイッチ、または論理回路等の様々な回路を用いることができる。

[0055]

層 1 0 が備える撮像部 1 1 および機能回路に用いるトランジスタは、n チャネル型トランジスタであってもよいし、p チャネル型トランジスタであってもよい。n チャネル型トランジスタと p チャネル型トランジスタの双方を用いてもよい。撮像部 1 1 および機能回路に、n チャネル型トランジスタと p チャネル型トランジスタを組み合わせた C M O S 構造の構成を用いてもよい。

[0056]

撮像部 11 は、 m 行 n 列 (m および n は、それぞれ 1 以上の整数。) のマトリクス状に配置された撮像素子 12 を備える。撮像部 11 は、複数の配線 131 を介して第 1 駆動回路部 13 と電氣的に接続される。また、撮像部 11 は、複数の配線 132 を介して読み出し回路部 15 と電氣的に接続される。読み出し回路部 15 は、複数の配線 133 を介して第 2 駆動回路部 14 と電氣的に接続される。例えば、 i 行目 (i は任意の数を示し、本実施の形態などでは 1 以上 m 以下の整数である。) に配置されている撮像素子 12 は、 i 番目の配線 131 を介して第 1 駆動回路部 13 と電氣的に接続される。また、 j 列目 (j は任意の数を示し、本実施の形態などでは 1 以上 n 以下の整数である。) に配置されている撮像素子 12 は、 j 番目の配線 132 を介して読み出し回路部 15 と電氣的に接続される。

[0057]

図 3 では、1 行 1 列目に配置された撮像素子 12 を撮像素子 12 [1, 1] と示し、 m 行 n 列目に配置された撮像素子 12 を撮像素子 12 [m , n] と示している。また、 i 行 j 列目に配置された撮像素子 12 を撮像素子 12 [i , j] と示している。

[0058]

なお、1 つの撮像素子 12 に接続する配線は、配線 131 と配線 132 に限定されない。撮像素子 12 に配線 131 および配線 132 以外の配線が接続してもよい。

[0059]

また、撮像部 11 の画素密度 (「精細度」ともいう。) は、100 p p i 以上 10000 p p i 以下が好ましく、1000 p p i 以上 10000 p p i 以下がより好ましい。例えば、2000 p p i 以上 6000 p p i 以下であってもよいし、3000 p p i 以上 5000 p p i 以下であってもよい。

[0060]

なお、撮像部 11 の縦横比 (アスペクト比) については、特に限定はない。半導体装置 100A の撮像部 11 は、例えば、1 : 1 (正方形)、4 : 3、16 : 9、16 : 10 など様々な縦横比に対応できる。

[0061]

撮像部 11 の対角サイズは、0.1 インチ以上 100 インチ以下であればよく、100 インチ以上であってもよい。

[0062]

制御回路部 16 は、層 10 が備える回路の動作を制御する機能を備える。第 1 駆動回路部 13 は、行毎に撮像素子 12 を選択する機能を備える。第 1 駆動回路部 13 によって選択された行の撮像素子 12 は、撮像データを配線 132 を介して読み出し回路部 15 に出力する。

[0063]

読み出し回路部 15 は、列毎に撮像素子 12 から供給された撮像データを保持して、ノイズ除去処理などを行なう。ノイズ除去処理として、例えば、CDS (Correlated Double Sampling : 相関 2 重サンプリング) 処理などを行なってもよい。また、読み出し回路部 15 は、撮像データの増幅機能、撮像データの AD 変換機能などを備えてもよい。

[0064]

第 2 駆動回路部 14 は、読み出し回路部 15 に保持されている撮像データを順次選択し、撮像データを出力端子 OUT から外部に出力させる機能を備える。

[0065]

<撮像素子12の回路構成例>

図4Aは、撮像素子12の回路構成例を説明する回路図である。撮像素子12は、光電変換デバイス101（「光電変換素子」または「撮像素子」ともいう。）と、トランジスタ102と、トランジスタ103と、トランジスタ104と、トランジスタ105と、キャパシタ108を備える。なお、キャパシタ108を設けない構成としてもよい。なお、本明細書などでは、上記要素のうち、光電変換デバイス101を除いた構成の少なくとも一を「撮像素子回路」という場合がある。

[0066]

光電変換デバイス101の一方の電極（カソード）は、トランジスタ102のソースまたはドレインの一方と電氣的に接続される。トランジスタ102のソースまたはドレインの他方は、トランジスタ103のソースまたはドレインの一方と電氣的に接続される。トランジスタ103のソースまたはドレインの一方は、キャパシタ108の一方の電極と電氣的に接続される。キャパシタ108の一方の電極は、トランジスタ104のゲートと電氣的に接続される。トランジスタ104のソースまたはドレインの一方は、トランジスタ105のソースまたはドレインの一方と電氣的に接続される。

[0067]

ここで、トランジスタ102のソースまたはドレインの他方、トランジスタ103のソースまたはドレインの一方、キャパシタ108の一方の電極、トランジスタ104のゲートを接続する配線をノードFDとする。ノードFDは電荷検出部として機能させることができる。

[0068]

光電変換デバイス101の他方の電極（アノード）は、配線121と電氣的に接続される。トランジスタ102のゲートは、配線127と電氣的に接続される。トランジスタ103のソースまたはドレインの他方は、配線122と電氣的に接続される。トランジスタ104のソースまたはドレインの他方は、配線123に電氣的に接続される。トランジスタ103のゲートは、配線126と電氣的に接続される。トランジスタ105のゲートは、配線128と電氣的に接続される。キャパシタ108の他方の電極は、例えばGND配線などの基準電位線と電氣的に接続される。トランジスタ105のソースまたはドレインの他方は、配線352と電氣的に接続される。

[0069]

配線127、配線126、配線128は、各トランジスタのオン状態またはオフ状態を制御する信号線としての機能を備える。配線352は出力線としての機能を備える。

[0070]

配線121、配線122、配線123は、電源線としての機能を備える。図4Aに示す構成では光電変換デバイス101のカソード側がトランジスタ102と電氣的に接続する構成であり、リセット時にノードFDに高電位を供給する構成である。よって、配線122は高電位（配線121よりも高い電位）とする。

[0071]

なお、図4Aでは、光電変換デバイス101のカソードがノードFDと電氣的に接続する構成を示したが、光電変換デバイス101のアノード側がトランジスタ102のソースまたはドレインの一方と電氣的に接続する構成としてもよい。この場合は、リセット時にノードFDに低電位を供給する構成であるため、配線122は低電位（配線121よりも低い電位）とすればよい。

[0072]

トランジスタ102は、ノードFDの電位を制御する機能を備える。トランジスタ102を「転送トランジスタ」ともいう。トランジスタ103は、ノードFDの電位をリセットする機能を備える。トランジスタ103を「リセットトランジスタ」ともいう。トランジスタ104はソースフォロア回路として機能し、ノードFDの電位を撮像データとして配線352に出力することができる。トランジスタ105は撮像データを出力する画素を選択する機能を備える。トランジスタ104を「増幅トランジスタ」ともいう。トランジスタ105を「選択トランジスタ」ともいう。

[0073]

また、図4Bに示すように、光電変換デバイス101とトランジスタ102を一組として、複数組の光電変換デバイス101とトランジスタ102をノードFDと接続してもよい。図4Bに示す回路構成によれば、撮像画素12の1つ当たりの占有面積を低減することができる。よって、撮像画素12の実装密度を高めることができる。

[0074]

図4Bでは、1組目の光電変換デバイス101とトランジスタ102を、光電変換デバイス101__1、トランジスタ102__1と示している。トランジスタ102__1のゲートは配線127__1と電氣的に接続される。また、2組目の光電変換デバイス101とトランジスタ102を、光電変換デバイス101__2、トランジスタ102__2と示している。トランジスタ102__2のゲートは配線127__2と電氣的に接続される。また、k組目(kは1以上の整数)の光電変換デバイス101とトランジスタ102を、光電変換デバイス101__k、トランジスタ102__kと示している。トランジスタ102__kのゲートは配線127__kと電氣的に接続される。

[0075]

層10に含まれるトランジスタは、全て同一工程で作製できる。

[0076]

なお、層10に含まれる機能回路は、本実施の形態などに示した構成を全て備えなくてもよいし、これら以外の構成を備えてもよい。

[0077]

<層20の構成例>

図5Aに、層20が備える構成を説明するためのブロック図を示す。前述した通り、層20は、表示部21、第1駆動回路部231、および第2駆動回路部232を備える。

[0078]

なお、層10と同様に、層20が備える第1駆動回路部231、第2駆動回路部232などについても、これらの総称として「機能回路」という場合がある。

[0079]

第1駆動回路部231に含まれる回路は、例えば走査線駆動回路として機能する。第2駆動回路部232に含まれる回路は、例えば信号線駆動回路として機能する。なお、表示部21を挟んで第1駆動回路部231と向き合う位置に、何らかの回路を設けてもよい。表示部21を挟んで第2駆動回路部232と向き合う位置に、何らかの回路を設けてもよい。なお、第1駆動回路部231および第2駆動回路部232に含まれる回路の総称を、「周辺駆動回路」という場合がある。

[0080]

周辺駆動回路には、シフトレジスタ、レベルシフタ、インバータ、ラッチ、アナログスイッチ、論

理回路等の様々な回路を用いることができる。周辺駆動回路には、トランジスタおよび容量素子等を用いることができる。周辺駆動回路が有するトランジスタは、表示画素230に含まれるトランジスタと同じ工程で形成できる。

[0081]

層20が備える表示部21および周辺駆動回路に用いるトランジスタは、nチャネル型トランジスタであってもよいし、pチャネル型トランジスタであってもよい。nチャネル型トランジスタとpチャネル型トランジスタの双方を用いてもよい。表示部21および周辺駆動回路に、nチャネル型トランジスタとpチャネル型トランジスタを組み合わせたCMOS構造の構成を用いてもよい。

[0082]

また、層20は、各々が略平行に配設され、且つ、第1駆動回路部231に含まれる回路によって電位が制御されるp本（pは、1以上の整数。）の配線236と、各々が略平行に配設され、且つ、第2駆動回路部232に含まれる回路によって電位が制御されるq本（qは、1以上の整数。）の配線237と、を備える。

[0083]

なお、図5Aでは、表示画素230に配線236と配線237が接続している例を示している。ただし、配線236と配線237は一例であり、表示画素230と接続する配線は、配線236と配線237に限らない。

[0084]

表示部21はp行q列のマトリクス状に配設された複数の表示画素230を備える。例えば、r行目（rは任意の数を示し、本実施の形態などでは1以上p以下の整数である。）に配置されている表示画素230は、r番目の配線236を介して第1駆動回路部231と電気的に接続される。また、s列目（sは任意の数を示し、本実施の形態などでは1以上q以下の整数である。）に配置されている撮像素素12は、s番目の配線237を介して第2駆動回路部232と電気的に接続される。

[0085]

図5Aでは、1行q列目に配置された表示画素230を表示画素230[1, q]と示し、p行q列目に配置された表示画素230を表示画素230[p, q]と示している。また、r行s列目に配置された表示画素230を表示画素230[r, s]と示している。

[0086]

例えば、表示画素230を構成するトランジスタに、チャネル形成領域に金属酸化物を有するトランジスタ（以下、「OSトランジスタ」ともいう。）を用い、周辺駆動回路を構成するトランジスタに、チャネル形成領域にシリコンを有するトランジスタ（以下、「Siトランジスタ」ともいう。）を用いてもよい。OSトランジスタはオフ状態におけるソースドレイン間のリーク電流（「オフ電流」ともいう。）が小さいため、消費電力を低減できる。また、SiトランジスタはOSトランジスタよりも動作速度が速いため、周辺駆動回路に用いると好適である。なお、表示画素230を構成するトランジスタと、周辺駆動回路を構成するトランジスタの双方にOSトランジスタを用いてもよい。また、表示画素230を構成するトランジスタと、周辺駆動回路を構成するトランジスタの双方にSiトランジスタを用いてもよい。さらに、表示画素230を構成するトランジスタにSiトランジスタを用い、周辺駆動回路を構成するトランジスタにOSトランジスタを用いてもよい。

[0087]

また、表示画素230を構成するトランジスタに、SiトランジスタとOSトランジスタの双方を用いてもよい。また、周辺駆動回路を構成するトランジスタに、SiトランジスタとOSトランジスタの双方を用いてもよい。

[0088]

なお、Siトランジスタに用いる材料としては、単結晶シリコン、多結晶シリコン、非晶質シリコン等が挙げられる。特に、半導体層に低温ポリシリコン(LTPS (Low Temperature Poly Silicon))を有するトランジスタ(以下、LTPSトランジスタともいう)を用いることができる。LTPSトランジスタは、電界効果移動度が高く、周波数特性が良好である。

[0089]

LTPSトランジスタ等のSiトランジスタを適用することで、高周波数で駆動する必要のある回路(例えばソースドライバ回路)を表示部と同一基板上に作り込むことができる。これにより、半導体装置に実装される外部回路を簡略化でき、部品コスト及び実装コストを削減することができる。

[0090]

OSトランジスタは、非晶質シリコンを用いたトランジスタと比較して電界効果移動度が極めて高い。また、OSトランジスタは、オフ電流が著しく小さく、当該トランジスタと直列に接続された容量に蓄積した電荷を長期間に亘って保持することが可能である。また、OSトランジスタを適用することで、半導体装置の消費電力を低減できる。

[0091]

また、室温下における、チャネル幅 $1\mu\text{m}$ あたりのOSトランジスタのオフ電流値は、 1aA ($1\times 10^{-18}\text{A}$)以下、 1zA ($1\times 10^{-21}\text{A}$)以下、または 1yA ($1\times 10^{-24}\text{A}$)以下とすることができる。なお、室温下における、チャネル幅 $1\mu\text{m}$ あたりのSiトランジスタのオフ電流値は、 1fA ($1\times 10^{-15}\text{A}$)以上 1pA ($1\times 10^{-12}\text{A}$)以下である。したがって、OSトランジスタのオフ電流は、Siトランジスタのオフ電流よりも10桁程度低いともいえる。

[0092]

赤色光を制御する表示画素230、緑色光を制御する表示画素230、および青色光を制御する表示画素230をまとめて1つの画素240として機能させ、それぞれの表示画素230の発光量(発光輝度)を制御することで、フルカラー表示を実現することができる。よって、当該3つの表示画素230はそれぞれが副画素として機能する。すなわち、3つの副画素は、それぞれが赤色光、緑色光、または青色光の、発光量などを制御する(図5B1参照。)。なお、3つの副画素それぞれが制御する光の色は、赤(R)、緑(G)、青(B)の組み合わせに限らず、シアン(C)、マゼンタ(M)、黄(Y)であってもよい(図5B2参照。))。

[0093]

また、1つの画素240を構成する3つの表示画素230の配置は、デルタ配置でもよい(図5B3参照。)。具体的には、1つの画素240を構成する3つの表示画素230それぞれの中心点を結ぶ線が、三角形になるように配置してもよい。

[0094]

また、3つの副画素(表示画素230)それぞれの面積は同じでなくてもよい。発光色によって発光効率および信頼性などが異なる場合、発光色毎に副画素の面積を変えてもよい(図5B4参

照。)。なお、図5B4に示す副画素の配置の構成を、「Sストライプ配列」と呼称してもよい。

[0095]

また、4つの副画素をまとめて1つの画素として機能させてもよい。例えば、赤色光、緑色光、青色光をそれぞれ制御する3つの副画素に、白色光を制御する副画素を加えてもよい(図5B5参照。)。白色光を制御する副画素を加えることで、表示領域の輝度を高めることができる。また、赤色光、緑色光、青色光をそれぞれ制御する3つの副画素に、黄色光を制御する副画素を加えてもよい(図5B6参照。)。また、シアン色光、マゼンタ色光、黄色光をそれぞれ制御する3つの副画素に、白色光を制御する副画素を加えてもよい(図5B7参照。)。

[0096]

1つの画素として機能させる副画素の数を増やし、赤、緑、青、シアン、マゼンタ、および黄などの光を制御する副画素を適宜組み合わせることで、中間調の再現性を高めることができる。よって、表示品位を高めることができる。

[0097]

また、本発明の一態様の半導体装置は、さまざまな規格の色域を再現することができる。例えば、テレビ放送で使われるPAL(Phase Alternating Line)規格およびNTSC(National Television System Committee)規格、パーソナルコンピュータ、デジタルカメラ、プリンタなどの電子機器に用いる表示装置で広く使われているsRGB(standard RGB)規格およびAdobe RGB規格、HDTV(High Definition Television、ハイビジョンともいう)で使われるITU-R BT. 709(International Telecommunication Union Radiocommunication Sector Broadcasting Service(Television) 709)規格、デジタルシネマ映写で使われるDCI-P3(Digital Cinema Initiatives P3)規格、UHDTV(Ultra High Definition Television、スーパーハイビジョンともいう)で使われるITU-R BT. 2020(REC. 2020(Recommendation 2020))規格などの色域を再現することができる。

[0098]

また、画素240を1920×1080のマトリクス状に配置すると、いわゆるフルハイビジョン(「2K解像度」、「2K1K」、または「2K」などとも言われる。)の解像度でフルカラー表示可能な表示部21を実現することができる。また、例えば、画素240を3840×2160のマトリクス状に配置すると、いわゆるウルトラハイビジョン(「4K解像度」、「4K2K」、または「4K」などとも言われる。)の解像度でフルカラー表示可能な表示部21を実現することができる。また、例えば、画素240を7680×4320のマトリクス状に配置すると、いわゆるスーパーハイビジョン(「8K解像度」、「8K4K」、または「8K」などとも言われる。)の解像度でフルカラー表示可能な表示部21を実現することができる。画素240を増やすことで、16Kまたは32Kの解像度でフルカラー表示可能な表示部21を実現することも可能である。

[0099]

また、表示部21の画素密度は、100ppi以上10000ppi以下が好ましく、1000ppi以上10000ppi以下がより好ましい。例えば、2000ppi以上6000ppi以下であってもよいし、3000ppi以上5000ppi以下であってもよい。表示部21の画素密

度は、撮像部 11 の画素密度と同じであってもよいし、異なってもよい。

[0100]

なお、表示部 21 の縦横比（アスペクト比）については、特に限定はない。半導体装置 100A の表示部 21 は、例えば、1 : 1（正方形）、4 : 3、16 : 9、16 : 10 など様々な縦横比に対応できる。表示部 21 の縦横比は、撮像部 11 の縦横比と同じであってもよいし、異なってもよい。

[0101]

表示部 21 の対角サイズは、0.1 インチ以上 100 インチ以下であればよく、100 インチ以上であってもよい。表示部 21 の対角サイズは、撮像部 11 の対角サイズと同じであってもよいし、異なってもよい。

[0102]

なお、半導体装置 100A を XR 用の表示装置として用いる場合、表示部 21 の対角サイズは、0.1 インチ以上 5.0 インチ以下、好ましくは 0.5 インチ以上 2.0 インチ以下、さらに好ましくは、1 インチ以上 1.7 インチ以下とすることができる。例えば、表示部 21 の対角サイズを 1.5 インチ、または 1.5 インチ近傍にしてもよい。表示部 21 の対角サイズを 2.0 インチ以下、好ましくは 1.5 インチ近傍とすることで、露光装置（代表的にはスキャナー装置）で行なう露光処理を 1 回で済ませることが可能となるため、製造プロセスの生産性を向上させることができる。

[0103]

また、本発明の一態様の半導体装置は、表示部 21 のリフレッシュレートを可変にすることができる。例えば、表示部 21 に表示されるコンテンツに応じてリフレッシュレートを調整（例えば、0.01 Hz 以上 240 Hz 以下の範囲で調整）して消費電力を低減させることができる。また、リフレッシュレートを低下させることにより、表示部 21 の消費電力を低減する駆動をアイドリングストップ（IDS）駆動と呼称してもよい。

[0104]

また、表示部 21 に、タッチセンサまたはニアタッチセンサを設けてもよい。また、上記のリフレッシュレートに応じて、タッチセンサ、またはニアタッチセンサの駆動周波数を変化させてもよい。例えば、表示部 21 のリフレッシュレートが 120 Hz の場合、タッチセンサ、またはニアタッチセンサの駆動周波数を 120 Hz よりも高い周波数（代表的には 240 Hz）とする構成とすることができる。当該構成とすることで、低消費電力が実現でき、且つタッチセンサ、またはニアタッチセンサの応答速度を高めることが可能となる。

[0105]

ここで、タッチセンサまたは非接触センサとは、対象物（指、手、またはペンなど）の近接もしくは接触を検出する機能を備えるセンサである。タッチセンサは、対象物がセンサと直接接することで、対象物を検出できる。また、非接触センサは、対象物がセンサと直接接触しなくても、当該対象物を検出することができる。例えば、半導体装置（または表示部 21）と、対象物との間の距離が 0.1 mm 以上 300 mm 以下、好ましくは 3 mm 以上 50 mm 以下の範囲でセンサが当該対象物を検出できる構成であると好ましい。当該構成とすることで、半導体装置に対象物が直接触れずに操作することが可能となる、別言すると非接触（タッチレス）で半導体装置を操作することが可能となる。上記構成とすることで、半導体装置に汚れ、または傷がつくリスクを低減することができる、または対象物が半導体装置に付着した汚れ（例えば、ゴミ、またはウィルスなど）に直接触

れずに、半導体装置を操作することが可能となる。

[0106]

なお、非接触センサ機能は、ホバーセンサ機能、ホバータッチセンサ機能、ニアタッチセンサ機能、タッチレスセンサ機能などということもできる。また、タッチセンサ機能は、ダイレクトタッチセンサ機能などということもできる。

[0107]

<表示画素230の回路構成例>

図6Aは、表示画素230の回路構成例を示す図である。表示画素230は、表示画素回路431および表示素子432を有する。

[0108]

よって、各配線236は、表示部21においてp行q列に配設された表示画素回路431のうち、いずれかの行に配設されたq個の表示画素回路431と電氣的に接続される。また、各配線237は、p行q列に配設された表示画素回路431のうち、いずれかの列に配設されたp個の表示画素回路431に電氣的に接続される。

[0109]

表示画素回路431は、トランジスタ436と、容量素子433と、トランジスタ251と、トランジスタ434と、を有する。また、表示画素回路431は、表示素子432と電氣的に接続されている。

[0110]

トランジスタ436のソース電極およびドレイン電極の一方は、データ信号（「ビデオ信号」ともいう。）が与えられる配線（以下、信号線DLという）に電氣的に接続される。さらに、トランジスタ436のゲート電極は、ゲート信号が与えられる配線（以下、走査線GLという）に電氣的に接続される。信号線DLと走査線GLはそれぞれ配線237と配線236に相当する。トランジスタ436は、データ信号のノード435への書き込みを制御する機能を有する。

[0111]

容量素子433の一对の電極の一方は、ノード435に電氣的に接続され、他方は、ノード437に電氣的に接続される。また、トランジスタ436のソース電極およびドレイン電極の他方は、ノード435に電氣的に接続される。

[0112]

容量素子433は、ノード435に書き込まれたデータ信号を保持する保持容量としての機能を有する。

[0113]

トランジスタ251のソース電極およびドレイン電極の一方は、電位供給線VL__aに電氣的に接続され、他方はノード437に電氣的に接続される。さらに、トランジスタ251のゲート電極は、ノード435に電氣的に接続される。

[0114]

トランジスタ434のソース電極およびドレイン電極の一方は、電位供給線V0に電氣的に接続され、他方はノード437に電氣的に接続される。さらに、トランジスタ434のゲート電極は、走査線GLに電氣的に接続される。

[0115]

表示素子 4 3 2 のアノードまたはカソードの一方は、電位供給線 V L __ b に電氣的に接続され、他方は、ノード 4 3 7 に電氣的に接続される。

[0 1 1 6]

表示素子 4 3 2 としては、例えば有機エレクトロルミネセンス素子（「有機 E L 素子」ともいう）などの発光素子（「発光デバイス」ともいう。）を用いることができる。ただし、表示素子 4 3 2 は、これに限定されず、例えば無機材料からなる無機 E L 素子を用いても良い。なお、「有機 E L 素子」と「無機 E L 素子」をまとめて「E L 素子」と呼ぶ場合がある。

[0 1 1 7]

E L 素子の発光色は、E L 素子を構成する材料によって、白、赤、緑、青、シアン、マゼンタ、または黄などとすることができる。

[0 1 1 8]

カラー表示を実現する方法としては、発光色が白色の表示素子 4 3 2 と着色層を組み合わせる方法と、画素毎に発光色の異なる表示素子 4 3 2 を設ける方法がある。前者の方法は後者の方法よりも生産性が高い。一方、後者の方法では画素毎に表示素子 4 3 2 を作り分ける必要があるため、前者の方法よりも生産性が劣る。ただし、後者の方法では、前者の方法よりも色純度の高い発光色を得ることができる。後者の方法に加えて、表示素子 4 3 2 にマイクロキャビティ構造を付与することにより色純度をさらに高めることができる。

[0 1 1 9]

表示素子 4 3 2 には低分子系化合物および高分子系化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。表示素子 4 3 2 を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。

[0 1 2 0]

表示素子 4 3 2 は、量子ドットなどの無機化合物を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。

[0 1 2 1]

なお、電源電位としては、例えば相対的に高電位側の電位または低電位側の電位を用いることができる。高電位側の電源電位を高電源電位（「V D D」ともいう）といい、低電位側の電源電位を低電源電位（「V S S」ともいう）という。また、接地電位を高電源電位または低電源電位として用いることもできる。例えば高電源電位が接地電位の場合には、低電源電位は接地電位より低い電位であり、低電源電位が接地電位の場合には、高電源電位は接地電位より高い電位である。

[0 1 2 2]

例えば、電位供給線 V L __ a または電位供給線 V L __ b の一方には、高電源電位 V D D が与えられ、他方には、低電源電位 V S S が与えられる。

[0 1 2 3]

表示画素回路 4 3 1 を有する層 2 0 では、周辺駆動回路に含まれる回路によって各行の表示画素回路 4 3 1 を順次選択し、トランジスタ 4 3 6、およびトランジスタ 4 3 4 をオン状態にしてデータ信号をノード 4 3 5 に書き込む。

[0 1 2 4]

ノード 4 3 5 にデータ信号が書き込まれた表示画素回路 4 3 1 は、トランジスタ 4 3 6、およびトランジスタ 4 3 4 がオフ状態になることで保持状態になる。さらに、ノード 4 3 5 に書き込まれた

データ信号の電位に応じてトランジスタ 2 5 1 のソース電極とドレイン電極の間に流れる電流量が制御され、表示素子 4 3 2 は、当該電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。トランジスタ 2 5 1 は「駆動トランジスタ」とも呼ばれる。

[0 1 2 5]

また、表示画素 2 3 0 に含まれる発光デバイスの発光輝度を高くする場合、発光デバイスに流す電流量を大きくする必要がある。そのためには、表示画素回路 4 3 1 に含まれている駆動トランジスタのソースドレイン間電圧を高くする必要がある。OS トランジスタは、Si トランジスタと比較して、ソースドレイン間において耐圧が高いため、OS トランジスタのソースドレイン間には高い電圧を印加することができる。これにより、表示画素回路 4 3 1 に含まれる駆動トランジスタを OS トランジスタとすることで、発光デバイスに流れる電流量を大きくし、発光デバイスの発光輝度を高くすることができる。

[0 1 2 6]

また、トランジスタが飽和領域で動作する場合において、OS トランジスタは、Si トランジスタよりも、ゲートソース間電圧の変化に対して、ソースドレイン間電流の変化が小さい。このため、表示画素回路 4 3 1 に含まれる駆動トランジスタとして OS トランジスタを適用することによって、ゲートソース間電圧の変化によって、ソースドレイン間に流れる電流を細かく定めることができるため、発光デバイスに流れる電流量を細かく制御できる。このため、表示画素 2 3 0 における階調数を大きくすることができる。

[0 1 2 7]

また、トランジスタが飽和領域で動作するときに流れる電流の飽和特性において、OS トランジスタは、ソースドレイン間電圧が徐々に高くなった場合においても、Si トランジスタよりも安定した電流（飽和電流）を流すことができる。そのため、OS トランジスタを駆動トランジスタとして用いることで、例えば、EL 材料が含まれる発光デバイスの電流－電圧特性にばらつきが生じた場合においても、発光デバイスに安定した電流を流すことができる。つまり、OS トランジスタは、飽和領域で動作する場合において、ソースドレイン間電圧を高くしても、ソースドレイン間電流がほぼ変化しないため、発光デバイスの発光輝度を安定させることができる。

[0 1 2 8]

上記のとおり、画素回路に含まれる駆動トランジスタに OS トランジスタを用いることで、「黒浮きの抑制」、「発光輝度の上昇」、「多階調化」、「発光デバイスのばらつきの抑制」などを図ることができる。

[0 1 2 9]

図 6 B に、図 6 A に示した表示画素 2 3 0 の回路構成の変形例を示す。図 6 B に示す回路構成は、トランジスタ 4 3 6 のゲート電極が第 1 走査信号が与えられる線（以下、走査線 GL 1 という）に電氣的に接続されている。また、トランジスタ 4 3 4 のゲート電極が第 2 走査信号が与えられる線（以下、走査線 GL 2 という）に電氣的に接続されている。

[0 1 3 0]

また、図 6 B に示す回路構成は、図 6 A に示す回路構成に加えてトランジスタ 4 3 8 を有する。トランジスタ 4 3 8 のソース電極およびドレイン電極の一方は、電位供給線 V 0 に電氣的に接続され、他方はノード 4 3 5 に電氣的に接続される。さらに、トランジスタ 4 3 8 のゲート電極が第 3 走査信号が与えられる線（以下、走査線 GL 3 という）に電氣的に接続されている。

[0131]

走査線GL1は図5Aに示す配線236に相当する。図5Aでは走査線GL2および走査線GL3のそれぞれに対応する配線を図示していないが、走査線GL2および走査線GL3は第1駆動回路部231と電氣的に接続される。

[0132]

例えば、表示画素230を黒表示にしたい場合に、トランジスタ434とトランジスタ438の双方をオン状態にする。すると、トランジスタ251のソース電極とゲート電極の電位が等しくなる。よって、トランジスタ251のゲート電圧が0Vになり、表示素子432に流れる電流を遮断できる。

[0133]

また、表示画素回路431を構成するトランジスタの一部または全部を、バックゲートを有するトランジスタで構成してもよい。図6Bに示す回路構成では、トランジスタとしてバックゲートを有するトランジスタを用いている。例えば、トランジスタ434、トランジスタ436、およびトランジスタ438のそれぞれは、ゲートとバックゲートが電氣的に接続する例を示している。また、図6Bに示すトランジスタ251では、バックゲートがノード437と電氣的に接続する例を示している。

[0134]

図6Cに、図6Aに示した表示画素230の回路構成の変形例を示す。図6Cに示す回路構成は、図6Aに示した回路構成からトランジスタ434および電位供給線V0を除いた構成を有する。その他の構成については、図6Aに示す回路構成の説明を参酌すれば理解できる。よって、説明の繰り返いを低減するため、図6Cに示す回路構成の詳細な説明は省略する。

[0135]

また、前述した通り、表示画素回路431を構成するトランジスタの一部または全部を、バックゲートを有するトランジスタで構成してもよい。例えば、図6Dに示すように、トランジスタ436にバックゲートを有するトランジスタを用いて、バックゲートとゲートを電氣的に接続してもよい。また、図6Dに示すように、トランジスタ251にバックゲートを有するトランジスタを用いて、バックゲートとソースまたはドレインの一方を電氣的に接続してもよい。

[0136]

<発光素子の構成例>

本発明の一態様に係る半導体装置に用いることができる発光素子について説明する。発光素子は、表示素子432に用いることができる。

[0137]

<発光素子の構成例>

図7Aに示すように、発光素子61は、一対の電極（導電層171、導電層173）の間に、EL層172を備える。EL層172は、層4420、発光層4411、層4430などの複数の層で構成することができる。層4420は、例えば電子注入性の高い物質を含む層（電子注入層）および電子輸送性の高い物質を含む層（電子輸送層）などを備えることができる。発光層4411は、例えば発光性の化合物を備える。層4430は、例えば正孔注入性の高い物質を含む層（正孔注入層）および正孔輸送性の高い物質を含む層（正孔輸送層）を備えることができる。

[0138]

一対の電極間に設けられた層 4 4 2 0、発光層 4 4 1 1 および層 4 4 3 0 を備える構成は単一の発光ユニットとして機能することができ、本明細書などでは図 7 A の構成をシングル構造と呼ぶ。

[0 1 3 9]

また、図 7 B は、図 7 A に示す発光素子 6 1 が備える E L 層 1 7 2 の変形例である。具体的には、図 7 B に示す発光素子 6 1 は、導電層 1 7 1 上の層 4 4 3 0-1 と、層 4 4 3 0-1 上の層 4 4 3 0-2 と、層 4 4 3 0-2 上の発光層 4 4 1 1 と、発光層 4 4 1 1 上の層 4 4 2 0-1 と、層 4 4 2 0-1 上の層 4 4 2 0-2 と、層 4 4 2 0-2 上の導電層 1 7 3 と、を備える。例えば、導電層 1 7 1 を陽極とし、導電層 1 7 3 を陰極とした場合、層 4 4 3 0-1 が正孔注入層として機能し、層 4 4 3 0-2 が正孔輸送層として機能し、層 4 4 2 0-1 が電子輸送層として機能し、層 4 4 2 0-2 が電子注入層として機能する。または、導電層 1 7 1 を陰極とし、導電層 1 7 3 を陽極とした場合、層 4 4 3 0-1 が電子注入層として機能し、層 4 4 3 0-2 が電子輸送層として機能し、層 4 4 2 0-1 が正孔輸送層として機能し、層 4 4 2 0-2 が正孔注入層として機能する。このような層構造とすることで、発光層 4 4 1 1 に効率よくキャリアを注入し、発光層 4 4 1 1 内におけるキャリアの再結合の効率を高めることが可能となる。

[0 1 4 0]

なお、図 7 C に示すように層 4 4 2 0 と層 4 4 3 0 との間に複数の発光層（発光層 4 4 1 1、発光層 4 4 1 2、発光層 4 4 1 3）が設けられる構成も、シングル構造の一例である。

[0 1 4 1]

また、図 7 D に示すように、複数の発光ユニット（E L 層 1 7 2 a、E L 層 1 7 2 b）が中間層（電荷発生層）4 4 4 0 を介して直列に接続された構成を、本明細書などではタンデム構造またはスタック構造と呼ぶ。なお、タンデム構造とすることで、高輝度発光が可能な発光素子が実現できる。

[0 1 4 2]

また、発光素子 6 1 を図 7 D に示すタンデム構造にする場合、E L 層 1 7 2 a と E L 層 1 7 2 b それぞれの発光色を同じにしてもよい。例えば、E L 層 1 7 2 a および E L 層 1 7 2 b の発光色を、どちらも緑色にしてもよい。なお、表示部 2 1 が R、G、B の 3 つの副画素を含み、それぞれの副画素が発光素子を備える場合、それぞれの副画素の発光素子をタンデム構造としてもよい。具体的には、R の副画素の E L 層 1 7 2 a、および E L 層 1 7 2 b は、それぞれ、赤色発光が可能な材料を有し、G の副画素の E L 層 1 7 2 a、および E L 層 1 7 2 b は、それぞれ、緑色発光が可能な材料を有し、B の副画素の E L 層 1 7 2 a、および E L 層 1 7 2 b は、それぞれ、青色発光が可能な材料を備える。言い換えると、発光層 4 4 1 1 と発光層 4 4 1 2 の材料が同じでもよい。E L 層 1 7 2 a と E L 層 1 7 2 b の発光色を同じにすることで、単位発光輝度あたりの電流密度を低減できる。よって、発光素子 6 1 の信頼性を高めることができる。

[0 1 4 3]

発光素子の発光色は、E L 層 1 7 2 を構成する材料によって、赤、緑、青、シアン、マゼンタ、黄または白などとすることができる。また、発光素子にマイクロキャビティ構造を付与することにより色純度をさらに高めることができる。

[0 1 4 4]

発光層には、R（赤）、G（緑）、B（青）、Y（黄）、O（橙）などの発光を示す発光物質を 2 以上含んでもよい。白色の光を発する発光素子は、発光層に 2 種類以上の発光物質を含む構成とす

ることが好ましい。2種類の発光物質を用いて白色発光を得る場合、それぞれの発光物質の発光色が補色の関係となるような発光物質を選択すればよい。また、例えば、第1の発光層の発光色と第2の発光層の発光色を補色の関係になるようにすることで、発光素子全体として白色発光する発光素子を得ることができる。また、発光層を3つ以上備える発光素子の場合も同様である。

[0145]

発光層には、R（赤）、G（緑）、B（青）、Y（黄）、O（橙）等の発光を示す発光物質を2以上含むことが好ましい。または、発光物質を2以上有し、それぞれの発光物質の発光は、R、G、Bのうち2以上の色のスペクトル成分を含むことが好ましい。

[0146]

発光物質としては、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、無機化合物（量子ドット材料など）、熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Thermally Activated Delayed Fluorescence: TADF）材料）などが挙げられる。なお、TADF材料としては、一重項励起状態と三重項励起状態間が熱平衡状態にある材料を用いてもよい。TADF材料は発光寿命（励起寿命）が長くなるため、発光素子における高輝度領域での効率低下を抑制することができる。

[0147]

<発光素子の形成方法>

以下では、表示素子432として用いることができる発光素子61の形成方法について説明する。

[0148]

図8Aに、発光素子61の上面概略図を示す。図8Aなどでは、赤色を呈する発光素子61を発光素子61R、緑色を呈する発光素子61を発光素子61G、青色を呈する発光素子61を発光素子61Bと示している。図8Aでは、各発光素子の区別を簡単にするため、各発光素子の発光領域内にR、G、Bの符号を付している。なお、図8Aに示す発光素子61の構成をSBS（Side By Side）構造と呼称してもよい。また、図8Aに示す構成については、赤色（R）、緑色（G）、および青色（B）の3つの色を有する構成について例示したがこれに限定されない。例えば、4つ以上の色を有する構成としてもよい。

[0149]

発光素子61R、発光素子61G、および発光素子61Bは、それぞれマトリクス状に配列している。図8Aは、一方向に同一の色の発光素子が配列する、いわゆるストライプ配列を示している。なお、発光素子の配列方法はこれに限られず、デルタ配列、ジグザグ配列などの配列方法を適用してもよいし、ペンタイル配列を用いることもできる。

[0150]

発光素子61R、発光素子61G、および発光素子61Bとしては、OLED（Organic Light Emitting Diode）、またはQOLED（Quantum-dot Organic Light Emitting Diode）などの有機ELデバイスを用いることが好ましい。発光素子が有する発光物質としては、蛍光を発する物質（蛍光材料）、燐光を発する物質（燐光材料）、無機化合物（量子ドット材料など）、熱活性化遅延蛍光を示す物質（熱活性化遅延蛍光（Thermally activated delayed fluorescence: TADF）材料）などが挙げられる。

[0151]

図8Bは、図8A中の一点鎖線A1－A2に対応する断面概略図である。図8Bには、発光素子61R、発光素子61G、および発光素子61Bの断面を示している。発光素子61R、発光素子61G、および発光素子61Bは、それぞれ絶縁層363上に設けられ、画素電極として機能する導電層171、および共通電極として機能する導電層173を有する。絶縁層363としては、無機絶縁膜および有機絶縁膜の一方または双方を用いることができる。絶縁層363として、無機絶縁膜を用いることが好ましい。無機絶縁膜としては、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜などの酸化物絶縁膜および窒化物絶縁膜が挙げられる。

[0152]

発光素子61Rは、画素電極として機能する導電層171と共通電極として機能する導電層173との間に、EL層172Rを有する。EL層172Rは、少なくとも赤色の波長域に強度を有する光を発する発光性の有機化合物を有する。発光素子61Gが有するEL層172Gは、少なくとも緑色の波長域に強度を有する光を発する発光性の有機化合物を有する。発光素子61Bが有するEL層172Bは、少なくとも青色の波長域に強度を有する光を発する発光性の有機化合物を有する。

[0153]

EL層172R、EL層172G、およびEL層172Bは、それぞれ発光性の有機化合物を含む層（発光層）のほかに、電子注入層、電子輸送層、正孔注入層、および正孔輸送層のうち、一以上を有していてもよい。

[0154]

画素電極として機能する導電層171は、発光素子毎に設けられている。また、共通電極として機能する導電層173は、各発光素子に共通な一続きの層として設けられている。画素電極として機能する導電層171と共通電極として機能する導電層173のいずれか一方に可視光に対して透光性を有する導電膜を用い、他方に反射性を有する導電膜を用いる。画素電極として機能する導電層171を透光性、共通電極として機能する導電層173を反射性とすることで、下面射出型（ボトムエミッション型）の表示装置とすることができ、反対に画素電極として機能する導電層171を反射性、共通電極として機能する導電層173を透光性とすることで、上面射出型（トップエミッション型）の表示装置とすることができる。なお、画素電極として機能する導電層171と共通電極として機能する導電層173の双方を透光性とすることで、両面射出型（デュアルエミッション型）の表示装置とすることもできる。

[0155]

画素電極として機能する導電層171の端部を覆って、絶縁層272が設けられている。絶縁層272の端部は、テーパ形状であることが好ましい。絶縁層272には、絶縁層363に用いることができる材料と同様の材料を用いることができる。

[0156]

EL層172R、EL層172G、およびEL層172Bは、それぞれ画素電極として機能する導電層171の上面に接する領域と、絶縁層272の表面に接する領域と、を有する。また、EL層172R、EL層172G、およびEL層172Bの端部は、絶縁層272上に位置する。

[0157]

図8Bに示すように、異なる2つの色を呈する発光素子のEL層の間に隙間が設けられている。このように、EL層172R、EL層172G、およびEL層172Bが、互いに接しないように設

けられていることが好ましい。これにより、隣接する２つのＥＬ層を介して電流が流れ、意図しない発光が生じること（クロストークともいう）を好適に防ぐことができる。そのため、コントラストを高めることができ、表示品位の高い表示装置を実現できる。

[0158]

ＥＬ層１７２Ｒ、ＥＬ層１７２Ｇ、およびＥＬ層１７２Ｂは、メタルマスクなどのシャドーマスクを用いた真空蒸着法などにより、作り分けることができる。または、フォトリソグラフィ法により、これらを作り分けてもよい。フォトリソグラフィ法を用いることで、メタルマスクを用いた場合では実現することが困難である高い精細度の表示装置を実現することができる。

[0159]

なお、本明細書等において、メタルマスク、またはＦＭＭ（ファインメタルマスク、高精細なメタルマスク）を用いて作製されるデバイスをＭＭ（メタルマスク）構造のデバイスと呼称する場合がある。また、本明細書等において、ＦＭＭを用いて作製されるデバイスをＦＭＭ構造のデバイスと呼称する場合がある。また、本明細書等において、メタルマスク、またはＦＭＭを用いることなく作製されるデバイスをＭＭＬ（メタルマスクレス）構造のデバイスと呼称する場合がある。ＭＭＬ構造の表示装置は、メタルマスクを用いずに作製するため、ＦＭＭ構造、またはＭＭ構造の表示装置よりも画素配置及び画素形状等の設計自由度が高い。

[0160]

なお、ＭＭＬ構造の表示装置の作製方法では、島状のＥＬ層は、メタルマスクのパターンによって形成されるのではなく、ＥＬ層を一面に成膜した後に加工することで形成される。したがって、これまで実現が困難であった高精細な表示装置または高開口率の表示装置を実現することができる。さらに、ＥＬ層を各色で作分けることができるため、極めて鮮やかでコントラストが高く、表示品位の高い表示装置を実現できる。また、ＥＬ層上に犠牲層を設けることで、表示装置の作製工程中にＥＬ層が受けるダメージを低減し、発光デバイスの信頼性を高めることができる。

[0161]

なお、表示装置をファインメタルマスク（ＦＭＭ）構造とする場合、画素配置の構成などに制限がかかる場合がある。ここで、ＦＭＭ構造について、以下、説明を行う。

[0162]

ＦＭＭ構造を作製するには、ＥＬ蒸着時において、所望の領域にＥＬ材料が蒸着されるように開口部が設けられた金属のマスク（ＦＭＭともいう。）を基板に対向してセットする。その後、ＦＭＭを介して、ＥＬ蒸着を行うことで、所望の領域にＥＬ材料を蒸着する。ＥＬ蒸着する際の基板サイズが大きくなると、ＦＭＭのサイズも大きくなり、その重量も大きくなる。また、ＥＬ蒸着時に熱などがＦＭＭに与えられるため、ＦＭＭが変形する場合がある。又は、ＥＬ蒸着時にＦＭＭに一定のテンションを与えて蒸着する方法などもあるため、ＦＭＭの重量、及び強度は、重要なパラメータである。

[0163]

そのため、ＦＭＭ構造のデバイスの画素配置の構成を設計する場合、上記のパラメータなどを考慮する必要がある、一定の制限のもとに検討する必要がある。一方で、本発明の一態様の表示装置においては、ＭＭＬ構造を用いて作製されるため、ＦＭＭ構造と比較し画素配置の構成などの自由度が高いといった、優れた効果を奏する。なお、本構成においては、例えばフレキシブルデバイスなどとも非常に親和性が高く、画素、及び駆動回路のいずれか一または双方ともに、様々な回路配置

とすることができる。

[0164]

また、共通電極として機能する導電層173上には、発光素子61R、発光素子61G、および発光素子61Bを覆って、保護層271が設けられている。保護層271は、上方から各発光素子に水などの不純物が拡散することを防ぐ機能を有する。

[0165]

保護層271としては、例えば、少なくとも無機絶縁膜を含む単層構造または積層構造とすることができる。無機絶縁膜としては、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜などの酸化物膜または窒化物膜が挙げられる。または、保護層271としてインジウムガリウム酸化物、インジウムガリウム亜鉛酸化物（IGZO）などの半導体材料を用いてもよい。なお、保護層271としては、原子層堆積（ALD：Atomic Layer Deposition）法、化学気相堆積（CVD：Chemical Vapor Deposition）法、またはスパッタリング法を用いて形成すればよい。なお、保護層271として、無機絶縁膜を含む構成について例示したがこれに限定されない。例えば、保護層271として、無機絶縁膜と、有機絶縁膜との積層構造としてもよい。

[0166]

なお、本明細書中において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法（RBS：Rutherford Backscattering Spectrometry）等を用いて測定することができる。

[0167]

保護層271として、インジウムガリウム亜鉛酸化物を用いる場合、ウェットエッチング法、またはドライエッチング法を用いて加工することができる。例えば、保護層271として、IGZOを用いる場合、シュウ酸、リン酸、または混合薬液（例えば、リン酸、酢酸、硝酸、および水の混合薬液（混酸アルミニウムエッチング液ともいう））などの薬液を用いることができる。なお、当該混酸アルミニウムエッチング液は、体積比にて、リン酸：酢酸：硝酸：水＝53．3：6．7：3．3：36．7近傍の配合とすることができる。

[0168]

図8Cには、上記とは異なる例を示している。具体的には、図8Cでは、白色の光を呈する発光素子61Wを有する。発光素子61Wは、画素電極として機能する導電層171と共通電極として機能する導電層173との間に白色の光を呈するEL層172Wを有する。

[0169]

EL層172Wとしては、例えば、それぞれの発光色が補色の関係になるように選択された、2の発光層を積層した構成とすることができる。また、発光層間に電荷発生層を挟持した、積層型のEL層を用いてもよい。また、EL層172Wは3以上の発光層を有してもよい。

[0170]

図8Cには、3つの発光素子61Wを並べて示している。左の発光素子61Wの上部には着色層264Rが設けられている。着色層264Rは、赤色の光を透過するバンドパスフィルタとして機能する。同様に、中央の発光素子61Wの上部には緑色の光を透過する着色層264Gが設けられ、

右の発光素子 6 1 W の上部には、青色の光を透過する着色層 2 6 4 B が設けられている。これにより、表示装置はカラーの画像を表示することができる。

[0 1 7 1]

ここで、隣接する 2 つの発光素子 6 1 W 間において、E L 層 1 7 2 W と、共通電極として機能する導電層 1 7 3 とがそれぞれ分離されている。これにより、隣接する 2 つの発光素子 6 1 W において、E L 層 1 7 2 W を介して電流が流れて意図しない発光が生じることを防ぐことができる。特に、E L 層 1 7 2 W として、2 つの発光層の間に電荷発生層が設けられる積層型の E L 層を用いた場合では、精細度が高いほど、すなわち隣接画素間の距離が小さいほど、クロストークの影響が顕著となり、コントラストが低下してしまうといった問題がある。そのため、このような構成とすることで、高い精細度と、高いコントラストを兼ね備える表示装置を実現できる。

[0 1 7 2]

E L 層 1 7 2 W および共通電極として機能する導電層 1 7 3 の分離は、フォトリソグラフィ法により行うことが好ましい。これにより、発光素子間の間隔を狭めることができるため、例えばメタルマスク等のシャドーマスクを用いた場合と比較して、高い開口率の表示装置を実現することができる。

[0 1 7 3]

なお、ボトムエミッション型の発光素子の場合には、画素電極として機能する導電層 1 7 1 と絶縁層 3 6 3 との間に、着色層を設ければよい。

[0 1 7 4]

図 8 D には、上記とは異なる例を示している。具体的には、図 8 D は、発光素子 6 1 R、発光素子 6 1 G、および発光素子 6 1 B の間に導電層 1 7 1 の端部を覆う絶縁層 2 7 2 が設けられていない構成である。別言すると、導電層 1 7 1 と、E L 層 1 7 2 との間に絶縁物が設けられない構成である。当該構成とすることで、E L 層からの発光を効率よく取り出すことができるため、視野角依存性を極めて小さくすることができる。例えば、本発明の一態様の表示装置においては、視野角（斜め方向から画面を見たときの、一定のコントラスト比が維持される最大の角度）を 100° 以上 180° 未満、好ましくは 150° 以上 170° 以下の範囲とすることができる。なお、上記の視野角については、上下、及び左右のそれぞれに適用することができる。本発明の一態様の表示装置とすることで、視野角依存性が低減し、画像の視認性を高めることが可能となる。

[0 1 7 5]

また、絶縁層 2 7 2 を設けない構成とすることで、開口率の高い表示装置とすることができる。また、保護層 2 7 1 が E L 層 1 7 2 R、E L 層 1 7 2 G、および E L 層 1 7 2 B の側面を覆う構成である。当該構成とすることで、E L 層 1 7 2 R、E L 層 1 7 2 G、および E L 層 1 7 2 B の側面から入り込みうる不純物（代表的には水など）を抑制することができる。また、図 8 D に示す構成においては、導電層 1 7 1、E L 層 1 7 2 R、および導電層 1 7 3 の上面形状が概略一致する。このような構造は、導電層 1 7 1、E L 層 1 7 2 R、および導電層 1 7 3 を形成したのち、レジストマスクなどを用いて一括して形成することができる。このようなプロセスは、導電層 1 7 3 をマスクとして、E L 層 1 7 2 R、および導電層 1 7 3 を加工することから、セルフアラインパターニングと呼称することもできる。なお、ここでは E L 層 1 7 2 R について説明したが、E L 層 1 7 2 G、および E L 層 1 7 2 B についても同様の構成とすることができる。

[0 1 7 6]

また、図8Dにおいては、保護層271上に、さらに保護層273が設けられる構造である。例えば、保護層271を被覆性の高い膜を成膜可能な装置（代表的にはALD装置など）を用いて形成し、保護層273を保護層271よりも被覆性の低い膜が成膜される装置（代表的には、スパッタリング装置など）にて形成することにより、保護層271と、保護層273との間に領域275を設けることができる。なお、別言すると、領域275は、EL層172RとEL層172Gとの間、およびEL層172GとEL層172Bとの間に位置する。

[0177]

なお、領域275は、例えば空気、窒素、酸素、二酸化炭素、および第18族元素（代表的には、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等）の中から選ばれるいずれか一または複数を有する。また、領域275には、例えば保護層273の成膜時に用いる気体が含まれる場合がある。例えば、スパッタリング法により保護層273を成膜する場合、領域275には上記の第18族元素のいずれか一または複数が含まれる場合がある。なお、領域275に気体が含まれる場合、ガスクロマトグラフィー法等により気体の同定等を行うことができる。または、スパッタリング法により保護層273を成膜する場合、保護層273の膜中にもスパッタリング時に用いたガスが含まれる場合がある。この場合、保護層273をエネルギー分散型X線分析（EDX分析）等により解析した際に、アルゴン等の元素が検出される場合がある。

[0178]

また、領域275の屈折率が、保護層271の屈折率より低い場合、EL層172R、EL層172G、またはEL層172Bから発せられる光が、保護層271と領域275との界面で反射する。これにより、EL層172R、EL層172G、またはEL層172Bから発せられる光が、隣接する画素に入射することを抑制できる場合がある。これにより、近隣画素からの異なる発光色の混入が抑制できるため、表示装置の表示品位を高めることができる。

[0179]

なお、図8Dに示す構成の場合、発光素子61Rと発光素子61Gとの間の領域、または、発光素子61Gと発光素子61Bとの間の領域（以下では、単に発光素子間の距離とする）を狭くすることができる。具体的には、発光素子間の距離を、1 μ m以下、好ましくは500nm以下、さらに好ましくは、200nm以下、100nm以下、90nm以下、70nm以下、50nm以下、30nm以下、20nm以下、15nm以下、または10nm以下とすることができる。別言すると、EL層172Rの側面とEL層172Gの側面との間隔、またはEL層172Gの側面とEL層172Bの側面との間隔が1 μ m以下の領域を有し、好ましくは0.5 μ m（500nm）以下の領域を有し、さらに好ましくは100nm以下の領域を有する。

[0180]

また、例えば、領域275が気体を有する場合、発光素子の間を素子分離しつつ、且つ各発光素子からの光の混色またはクロストークなどを抑制できる。

[0181]

また、領域275を充填材で埋めてもよい。充填材としては、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリイミドアミド樹脂、シロキサン樹脂、ベンゾシクロブテン系樹脂、PVC（ポリビニルクロライド）樹脂、PVB（ポリビニルブチラル）樹脂、EVA（エチレンビニルアセテート）樹脂等が挙げられる。また、充填材として、感光性樹脂（例えばレジスト材料など）を用いてもよい。充填材として用いる感光性樹脂は、

ポジ型であってもよいし、ネガ型であってもよい。

[0182]

充填材として感光性樹脂を用いることにより、露光および現像の工程のみで領域275の充填が実現できる。また、充填材としてネガ型の感光性樹脂を用いて領域275を充填してもよい。また、充填材として、可視光を吸収する材料を用いると好適である。領域275を可視光を吸収する材料で充填すると、EL層からの発光を領域275により吸収することが可能となり、隣接するEL層に漏れうる光（迷光）を抑制できる。したがって、表示品位の高い表示装置を提供できる。

[0183]

また、上述の白色発光デバイス（シングル構造またはタンデム構造）と、SBS構造の発光デバイスと、を比較した場合、SBS構造の発光デバイスは、白色発光デバイスよりも消費電力を低くすることができる。消費電力を低く抑えたい場合は、SBS構造の発光デバイスを用いると好適である。一方で、白色発光デバイスは、製造プロセスがSBS構造の発光デバイスよりも簡単であるため、製造コストを低くすることができる、又は製造歩留まりを高くすることができるため、好適である。

[0184]

図9Aには、上記とは異なる例を示している。具体的には、図9Aに示す構成は、図8Dに示す構成と、絶縁層363の構成が異なる。絶縁層363は、発光素子61R、発光素子61G、および発光素子61Bの加工の際に、上面の一部が削れ、凹部を有する。また、当該凹部には、保護層271が形成される。別言すると、断面視において、導電層171の下面よりも保護層271の下面の方が下に位置する領域を有する。当該領域を有することで、下方から発光素子61R、発光素子61G、および発光素子61Bに入り込みうる不純物（代表的には、水など）を好適に抑制することができる。なお、上記の凹部としては、発光素子61R、発光素子61G、および発光素子61Bの加工の際に各発光素子の側面に付着しうる不純物（残渣物ともいう）をウェットエッチングなどにより除去する際に形成されうる。上記の残渣物を除去したのち、各発光素子の側面を保護層271で覆うことにより、信頼性の高い表示装置とすることができる。

[0185]

また、図9Bには、上記とは異なる例を示している。具体的には、図9Bに示す構成は、図9Aに示す構成に加え、絶縁層276と、マイクロレンズアレイ277と、を有する。絶縁層276は、接着層としての機能を有する。なお、絶縁層276の屈折率がマイクロレンズアレイ277の屈折率よりも低い場合、マイクロレンズアレイ277は、発光素子61R、発光素子61G、および発光素子61Bから発せられる光を集光することができる。これにより、表示装置の光取り出し効率を高めることができる。特に、使用者が表示装置の表示面の正面から当該表示面を見る場合において、明るい画像を視認することができ、好適である。なお、絶縁層276としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤等の各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、PVC（ポリビニルクロライド）樹脂、PVB（ポリビニルブチラル）樹脂、EVA（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。

[0186]

また、図 9 C には、上記とは異なる例を示している。具体的には、図 9 C に示す構成は、図 9 A に示す構成における発光素子 6 1 R、発光素子 6 1 G、および発光素子 6 1 B に替えて、3 つの発光素子 6 1 W を有する。また、3 つの発光素子 6 1 W の上方に絶縁層 2 7 6 を有し、絶縁層 2 7 6 の上方に着色層 2 6 4 R、着色層 2 6 4 G、および着色層 2 6 4 B を有する。具体的には、左の発光素子 6 1 W と重なる位置に赤色の光を透過する着色層 2 6 4 R が設けられ、中央の発光素子 6 1 W と重なる位置に緑色の光を透過する着色層 2 6 4 G が設けられ、右の発光素子 6 1 W と重なる位置に青色の光を透過する着色層 2 6 4 B が設けられている。これにより、表示装置はカラーの画像を表示することができる。図 9 C に示す構成は、図 8 C に示す構成の変形例でもある。なお、着色層を「カラーフィルタ」と呼ぶ場合がある。

[0187]

なお、図 9 C に示す発光素子 6 1 W を、先に示す白色発光が可能な構造（シングル構造、またはタンデム構造）とすることができる。なお、タンデム構造とすることで高輝度発光が得られるため好適である。

[0188]

また、上述の白色発光が可能な構造（シングル構造、またはタンデム構造の一方または双方）と、カラーフィルタと、本発明の一態様の MML 構造と、を組み合わせることで、高いコントラスト比を有する表示装置とすることができる。

[0189]

また、図 9 D には、上記とは異なる例を示している。具体的には、図 9 D に示す構成は、保護層 2 7 1 が導電層 1 7 1 および EL 層 1 7 2 の側面に隣接して設けられている。また、導電層 1 7 3 は、各発光素子に共通な一続きの層として設けられている。また、図 9 D に示す構成では、領域 2 7 5 が充填材で埋められていることが好ましい。

[0190]

発光素子 6 1 に微小光共振器（マイクロキャビティ）構造を付与することにより発光色の色純度を高めることができる。発光素子 6 1 にマイクロキャビティ構造を付与するには、導電層 1 7 1 と導電層 1 7 3 間の距離 d と EL 層 1 7 2 の屈折率 n の積（光学距離）が、波長 λ の 2 分の 1 の m 倍（ m は 1 以上の整数）になるように構成すればよい。距離 d は数式 1 で求めることができる。

[0191]

$$d = m \times \lambda / (2 \times n) \quad \cdots \quad \text{数式 1.}$$

[0192]

数式 1 より、マイクロキャビティ構造の発光素子 6 1 は、発光する光の波長（発光色）に応じて距離 d が決定される。距離 d は、EL 層 1 7 2 の厚さに相当する。よって、EL 層 1 7 2 G は EL 層 1 7 2 B よりも厚く設けられ、EL 層 1 7 2 R は EL 層 1 7 2 G よりも厚く設けられる場合がある。

[0193]

なお、厳密には、距離 d は、反射電極として機能する導電層 1 7 1 における反射領域から半透過・半反射電極として機能する導電層 1 7 3 における反射領域までの距離である。例えば、導電層 1 7 1 が銀と透明導電膜である ITO の積層であり、ITO が EL 層 1 7 2 側にある場合、ITO の膜厚を調整することで発光色に応じた距離 d を設定できる。すなわち、EL 層 1 7 2 R、EL 層 1 7 2 G、および EL 層 1 7 2 B の厚さが同じであっても、該 ITO の厚さを変えることで、発光色に適した距離 d を得ることができる。

[0194]

しかしながら、導電層171および導電層173における反射領域の位置を厳密に決定することが困難な場合がある。この場合、導電層171と導電層173の任意の位置を反射領域と仮定することで、十分にマイクロキャビティの効果をを得ることができるものとする。

[0195]

発光素子61は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などにより構成される。マイクロキャビティ構造において光の取り出し効率を高めるため、反射電極として機能する導電層171から発光層までの光学距離を $\lambda/4$ の奇数倍にすることが好ましい。当該光学距離を実現するため、発光素子61を構成する各層の厚さを適宜調整することが好ましい。

[0196]

また、光を導電層173側から射出する場合は、導電層173の反射率が透過率よりも大きいことが好ましい。導電層173の光の透過率を好ましくは2%以上50%以下、より好ましくは2%以上30%以下、さらに好ましくは2%以上10%以下にするとよい。導電層173の透過率を小さく（反射率を大きく）することで、マイクロキャビティの効果を高めることができる。

[0197]

<積層構造例>

次に、半導体装置100Aの積層構造例について、断面図を用いて説明する。

[0198]

図10は、半導体装置100Aの一部の断面図である。半導体装置100Aは層10と層20の間に貼り合わせ面を有する。層10は、遮光層252、光学変換層250（カラーフィルタ）、マイクロレンズ19、光電変換デバイス101、絶縁層241、絶縁層242、絶縁層245、絶縁層246、絶縁層247、および絶縁層249を備える。また、絶縁層249中に導電層248が埋設されている。ここで、導電層248の上面の高さと、絶縁層249の上面の高さは同程度にできる。

[0199]

光電変換デバイス101は、シリコン基板に形成されたpn接合型のフォトダイオードであり、p型領域243およびn型領域244を有する。光電変換デバイス101は埋め込み型フォトダイオードであり、n型領域244の表面側（電流の取り出し側）に設けられた薄いp型領域243によって暗電流を抑えノイズを低減させることができる。

[0200]

絶縁層241は、ブロッキング層としての機能を有する。絶縁層242は、素子分離層としての機能を有する。絶縁層245は、キャリアの流出を抑制する機能を有する。

[0201]

シリコン基板には画素を分離する溝が設けられ、絶縁層245はシリコン基板上面および当該溝に設けられる。絶縁層245が設けられることにより、光電変換デバイス101内で発生したキャリアが隣接する画素に流出することを抑えることができる。また、絶縁層245は、迷光の侵入を抑制する機能も有する。したがって、絶縁層245により、混色を抑制することができる。なお、シリコン基板上面と絶縁層245との間に反射防止膜が設けられていてもよい。

[0202]

素子分離層は、LOCOS (LOCAL Oxidation of Silicon) 法、また

はSTI (Shallow Trench Isolation) 法等を用いて形成することができる。絶縁層245としては、例えば、酸化シリコン、窒化シリコンなどの無機絶縁膜、ポリイミド、アクリル樹脂などの有機絶縁膜を用いることができる。なお、絶縁層245は多層構成であってもよい。

[0203]

また、層10はトランジスタ102を備える。トランジスタ102は、Siトランジスタである。トランジスタ102のソースまたはドレインの一方は、光電変換デバイス101と直結され、ソースまたはドレインの他方は、ノードFDとして機能する。

[0204]

トランジスタ102は、層10が備えるシリコン基板に設けられている。トランジスタ102は、撮像素子12を構成するトランジスタの一つである。また、撮像素子12を構成する他のトランジスタ、ならびに、第1駆動回路部13、第2駆動回路部14、読み出し回路部15、および制御回路部16を構成するトランジスタも、当該シリコン基板に設けられている。

[0205]

第1駆動回路部13、第2駆動回路部14、読み出し回路部15、および制御回路部16としては、シフトレジスタ、レベルシフタ、インバータ、ラッチ、アナログスイッチ、または論理回路等の様々な回路を用いることができる。

[0206]

光電変換デバイス101のn型領域244（カソードに相当）は、薄いp型領域を介して層10のトランジスタ102のソースまたはドレインの一方と電氣的に接続される。p型領域243（アノード）は、電源線として機能する配線と電氣的に接続される（図示せず。）。

[0207]

遮光層252は、隣接する画素への光の流入を抑えることができる。遮光層252には、アルミニウム、タングステンなどの金属層を用いることができる。また、当該金属層と反射防止膜としての機能を有する誘電体膜を積層してもよい。

[0208]

光学変換層250には、カラーフィルタを用いることができる。R（赤）、G（緑）、B（青）、Y（黄）、C（シアン）、M（マゼンタ）などの色のカラーフィルタを画素別に割り当てることにより、カラー画像を得ることができる。

[0209]

また、光学変換層250に波長カットフィルタを用いれば、様々な波長領域における画像が得られる半導体装置とすることができる。

[0210]

例えば、光学変換層250に可視光線の波長以下の光を遮るフィルタを用いれば、赤外線撮像装置とすることができる。また、光学変換層250に近赤外線の波長以下の光を遮るフィルタを用いれば、遠赤外線撮像装置とすることができる。また、光学変換層250に可視光線の波長以上の光を遮るフィルタを用いれば、紫外線撮像装置とすることができる。

[0211]

また、光学変換層250にシンチレータを用いれば、X線撮像装置などに用いる放射線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したX線等の放射線がシンチレー

タに入射されると、フォトルミネッセンス現象により可視光線および／または紫外光線などの光（蛍光）に変換される。そして、当該光を光電変換デバイス101で検知することにより撮像データを取得する。また、放射線検出器などに当該構成の撮像装置を用いてもよい。

[0212]

シンチレータは、X線および／またはガンマ線などの放射線が照射されると、そのエネルギーを吸収して可視光および／または紫外光を発する物質を含む。例えば、 $Gd_2O_2S:Tb$ 、 $Gd_2O_2S:Pr$ 、 $Gd_2O_2S:Eu$ 、 $BaFCl:Eu$ 、 NaI 、 CsI 、 CaF_2 、 BaF_2 、 CeF_3 、 LiF 、 LiI 、 ZnO などを樹脂またはセラミクスに分散させたものを用いることができる。

[0213]

光電変換デバイス101と重ねてマイクロレンズ19が設けられる。外部から入射する光260は、マイクロレンズ19および光学変換層250を通り、光電変換デバイス101に照射される。マイクロレンズ19を設けることにより、光260が集光されて光電変換デバイス101に入射するため、効率よく光電変換を行うことができる。マイクロレンズ19は、可視光に対して透光性の高い樹脂またはガラスなどで形成することが好ましい。

[0214]

層20は基板701を備え、基板701上に、トランジスタ251が設けられている。トランジスタ251は、例えば表示画素回路431が備えるトランジスタである。

[0215]

基板701として、例えば、単結晶シリコン基板等の単結晶半導体基板を用いることができる。なお、基板701として単結晶半導体基板以外の半導体基板を用いてもよい。基板701としては、例えば、絶縁体基板または半導体基板などを用いることができる。絶縁体基板として、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板等）、樹脂基板等がある。また、半導体基板として、例えば、シリコン、ゲルマニウム等の半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板等がある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、SOI（Silicon On Insulator）基板等がある。なお、半導体基板の結晶性に限定は無い。基板701として用いる半導体基板は、単結晶半導体基板でもよいし、多結晶半導体基板でもよいし、非晶質半導体基板でもよい。また、基板701として、プリント配線基板（PWB: Printed Wiring Board）を用いてもよい。

[0216]

基板701として、シリコン基板を用いる場合、トランジスタ251は、Siトランジスタである。

[0217]

トランジスタ251は、素子分離層403によって他のトランジスタと電氣的に分離される。図10では、素子分離層403によってトランジスタ251と他のトランジスタが電氣的に分離される場合を示している。素子分離層403は、LOCOS法、またはSTI法等を用いて形成できる。

[0218]

ここで、トランジスタ251は半導体領域447が凸形状を有する。また、半導体領域447の側面および上面を、絶縁層445を介して、導電層443が覆うように設けられている。なお、図10では、導電層443が半導体領域447の側面を覆う様子は図示していない。導電層443には

仕事関数を調整する材料を用いることができる。

[0219]

トランジスタ251のような半導体領域が凸形状を有するトランジスタは、半導体基板の凸部を利用していることから、フィン型トランジスタと呼ぶことができる。なお、凸部の上部に接して、凸部を形成するためのマスクとしての機能を有する絶縁体を有してもよい。また、図10では基板701の一部を加工して凸部を形成する構成を示しているが、SOI基板を加工して、凸形状を有する半導体を形成してもよい。

[0220]

なお、図10に示すトランジスタ251の構成は一例であり、その構成に限定されず、回路構成または回路の動作方法等に応じて適切な構成とすればよい。例えば、トランジスタ251は、プレーナ型トランジスタであってもよい。

[0221]

基板701上には、素子分離層403、並びにトランジスタ251の他に、絶縁層405、絶縁層407、絶縁層409、絶縁層361、および絶縁層363が設けられる。また、絶縁層409中に導電層451が埋設されている。ここで、導電層451の上面の高さと、絶縁層409の上面の高さは同程度にできる。

[0222]

また、絶縁層407、絶縁層405、素子分離層403、および基板701に導電層453が埋設されている。導電層453は、Si貫通電極(TSV: Through Silicon Via)として機能する。

[0223]

絶縁層361中に導電層311、導電層313、導電層331、および容量素子433が埋設されている。導電層311および導電層313は配線としての機能を備える。導電層311および導電層331はトランジスタ251と電氣的に接続される。

[0224]

なお、図10では絶縁層409上に容量素子433を設ける例を示しているが、絶縁層409と異なる絶縁体上に、容量素子433を設けてもよい。

[0225]

絶縁層363中に導電層341および導電層351が埋設されている。ここで、導電層351の上面の高さと、絶縁層363の上面の高さは同程度にできる。

[0226]

絶縁層405、絶縁層407、絶縁層409、絶縁層361、および絶縁層363は、層間膜としての機能を有し、それぞれの下方の凹凸形状を被覆する平坦化膜としての機能を有してもよい。例えば、絶縁層363の上面は、平坦性を高めるために化学機械研磨(CMP: Chemical Mechanical Polishing)法等を用いた平坦化处理により平坦化されていてもよい。

[0227]

また、層10と層20は接着層459により接続されている。具体的には、絶縁層249と基板701の間に接着層459が設けられている。また、接着層459中にバンプ458が埋設されている。バンプ458は導電性を備える。バンプ458の一部は導電層248と電氣的に接続され、他

の一部は導電層 4 5 3 と電氣的に接続する。よって、層 1 0 と層 2 0 はバンプ 4 5 8 を介して電氣的に接続される。

[0 2 2 8]

本明細書などでは、S i 貫通電極を用いて二つの層を貼り合わせる構成もしくは貼り合わせる処理を「T S V 接続」または「T S V 接合」という場合がある。本実施の形態では、層 1 0 と層 2 0 を T S V 接合で貼り合わせているが、後述する C u - C u 接合で貼り合わせてもよい。

[0 2 2 9]

また、層 1 0 と層 2 0 の貼り合わせは、層 1 0 と層 2 0 の平面同士の貼り合わせだけでなく、一方の平面と他方の側面の貼り合わせでもよい。また、双方の側面同士の貼り合わせでもよい。また、層 1 0 と層 2 0 は、必要に応じて貼り合わせなくてもよい。

[0 2 3 0]

層 6 0 は、層 2 0 の上に設けられている。層 6 0 は、発光素子 6 1 を備える。発光素子 6 1 は、導電層 1 7 1、E L 層 1 7 2、および導電層 1 7 3 を備える。E L 層 1 7 2 は、有機化合物、または量子ドット等の無機化合物を有する。

[0 2 3 1]

有機化合物に用いることのできる材料として、蛍光性材料または燐光性材料等が挙げられる。また、量子ドットに用いることのできる材料として、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料等が挙げられる。

[0 2 3 2]

導電層 1 7 1 は、導電層 3 5 1、導電層 3 4 1、および導電層 3 1 1 を介して、トランジスタ 2 5 1 のソースまたはドレインの一方と電氣的に接続される。導電層 1 7 1 は絶縁層 3 6 3 上に形成され、画素電極としての機能を備える。

[0 2 3 3]

導電層 1 7 1 には、可視光に対して透光性の材料、または反射性の材料を用いることができる。透光性の材料として、例えば、インジウム、亜鉛、を含む酸化物材料、インジウム、ガリウム、亜鉛、を含む酸化物材料（「I G Z O」ともいう。）、インジウム、スズを含む酸化物材料（「I T O」ともいう。）、または、インジウム、スズ、珪素を含む酸化物材料（「I T S O」ともいう。）などを用いてもよい。また、反射性の材料として、例えば、アルミニウム、銀などを含む材料を用いてもよい。

[0 2 3 4]

例えば、発光素子 6 1 の発する光 1 7 5 を導電層 1 7 3 側から射出させる場合は、導電層 1 7 1 が反射性の材料を含むことが好ましい。導電層 1 7 1 は単層構造であってもよいし、複数層の積層構造であってもよい。例えば、導電層 1 7 1 を陽極として用いる場合、2 層の I T O の間に銀を挟む 3 層構造としてもよい。

[0 2 3 5]

また、導電層 1 7 1 が接する被形成面に窒化珪素が含まれる場合、導電層 1 7 1 を、被形成面側から順に、アルミニウム、酸化チタン、および I T O（または I T S O）を積層する 3 層構造にしてもよい。また、導電層 1 7 1 が接する被形成面に窒化珪素が含まれる場合、導電層 1 7 1 を、被形成面側から順にアルミニウムと I G Z O を積層する 2 層構造にしてもよい。

[0 2 3 6]

なお、半導体装置 100A は、マイクロレンズ 19 以外に、偏光部材、位相差部材、反射防止部材などの光学部材を設けてもよい。

[0237]

図 10 に示す発光素子 61 は、導電層 171 に反射性の材料を用い、導電層 173 に透光性の材料を用いることで、光 175 を導電層 173 側から射出するトップエミッション構造の発光素子にすることができる。

[0238]

また、図 10 に示す半導体装置 100A は、発光素子 61 と重ねて充填層 732 と封止基板 40 を備える。本実施の形態では、発光素子 61 と封止基板 40 の間に充填層 732 を設ける固体封止構造を示しているが、充填層 732 を設けない中空封止構造であってもよい。半導体装置 100A を中空封止構造にする場合は、充填層 732 に相当する部位に、第 18 族元素（希ガス（貴ガス））、および／または窒素などを含む不活性ガスを封入してもよい。発光素子 61 が発する光が封止基板 40 側に射出される場合は、充填層 732 として透光性を備える材料を用いることが好ましい。

[0239]

なお、本発明の一態様に係る半導体装置が備えるトランジスタとして、様々な半導体を含むトランジスタを用いることができる。例えば、チャネル形成領域に、単結晶半導体、多結晶半導体、微結晶半導体、または非晶質半導体を含むトランジスタを用いることができる。また、主成分が単一の元素で構成される単体の半導体に限らず、化合物半導体（例えば、SiGe、GaAs など）または酸化半導体などを用いることが出来る。

[0240]

また、本発明の一態様に係る半導体装置が備えるトランジスタとして、様々な構造のトランジスタを用いることができる。例えば、プレーナ型、FIN 型（フィン型）、TRI-GATE 型（トライゲート型）、トップゲート型、ボトムゲート型、ダブルゲート型（チャネルの上下にゲートが配置されている。）、など、様々な構成のトランジスタを用いることが出来る。また、本発明の一態様に係る半導体装置が備えるトランジスタとして、MOS 型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどを用いることが出来る。

[0241]

<使用例>

本発明の一態様に係る半導体装置によって、被写体の撮影から画像の表示までに掛かる時間を短縮できる。本発明の一態様に係る半導体装置の使用例を図 11 に示す。図 11A および図 11B は、半導体装置 100A を用いて被写体 190 を撮影する例を示している。

[0242]

被写体像は、レンズ 181 を含む光学部材 180 を介して、半導体装置 100A の層 10 が備える撮像部 11 に投影される（図 11A 参照。）。光学部材 180 としては、レンズ、プリズム、全反射鏡、半透過鏡（ハーフミラー）、偏光部材、位相差部材、反射防止部材、および／またはシャッターなどを用いることができる。

[0243]

撮像部 11 に投影された被写体像は、撮像部 11 において電気信号に変換される。当該電気信号は、表示部 21 を備える層 20 に送信される。層 20 に送信された電気信号は、映像として再構築され、表示部 21 に表示される（図 11B 参照。）。

[0244]

本発明の一態様に係る半導体装置100Aは、層10と層20が重ねて設けられているため、層10で撮影した被写体像を、直ちに層20が備える表示部21に表示できる。すなわち、被写体の撮影から表示までの時間差を低減できる。本発明の一態様は、特に、動きのある被写体の撮影において、優れた効果を奏する。

[0245]

なお、本発明の一態様に係る半導体装置100Aは、撮像部11と表示部21を独立して動作させることも可能である。例えば、本発明の一態様に係る半導体装置100Aは、撮像部11を動作させずに、表示部21のみを動作させることも可能である。また、本発明の一態様に係る半導体装置100Aは、表示部21を動作させずに、撮像部11のみを動作させることも可能である。また、本発明の一態様に係る半導体装置100Aは、撮像部11を用いて撮影を行いつつ、当該撮影で得られる像とは異なる画像を表示部21に表示することも可能である。

[0246]

また、撮像部11と表示部21それぞれの解像度、画素密度、および対角サイズなどは、撮像部11と表示部21で必ずしも一致している必要はない。また、Z方向に見た時に、半導体装置100Aは、撮像部11と表示部21が互いに重なる領域を有してもよいし、有さなくてもよい。

[0247]

本実施の形態では、半導体装置100Aが層10、層20、および層60を備える場合について説明した。ただし、本発明の一態様に係る半導体装置100Aはこれに限定されない。半導体装置100Aが備える層10、層20、および層60のうち、少なくとも一を設けない構成であってもよい。また、層10、層20、および層60に加えて、例えば記憶回路などの機能回路を含む、他の層を設けてもよい。

[0248]

本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせる用いることができる。

[0249]

(実施の形態2)

本実施の形態では、半導体装置100Aの変形例である半導体装置100Bについて説明する。半導体装置100Bは半導体装置100Aと層10の構成が異なる。図12および図13は半導体装置100Bの構成を説明する斜視図である。図12Aは半導体装置100Bの正面側(front side)の斜視図であり、図12Bは半導体装置100Bの背面側(back side)の斜視図である。図13では、半導体装置100Bの構成をわかりやすくするため、層10および層20などを離して示している。

[0250]

なお、説明の重複を減らすため、本実施の形態では、主に半導体装置100Bの半導体装置100Aと異なる構成について説明する。本実施の形態に無い説明については、他の実施の形態などに記載の説明を参酌すればよい。

[0251]

半導体装置100Bの層10は、層10aと層10bを備える。層10aと層10bは重ねて設けられる。層10aは撮像部11を備え、層10bは第1駆動回路部13、第2駆動回路部14、読

み出し回路部 15、および制御回路部 16 を備える。半導体装置 100A で撮像部 11 と同じ層に設けた機能回路を異なる層に設けることで、半導体装置の小型化が実現できる。

[0252]

また、撮像部 11 と機能回路を積層することで、撮像部 11 の占有面積を大きくすることができる。よって、撮像部 11 の解像度を高めることができる。もしくは、1 画素あたりの占有面積を増やすことができる。よって、撮像部 11 の受光感度を高めることができる。また、半導体装置 100B の撮像品位を高めることができる。

[0253]

また、機能回路を撮像部 11 と異なる層に設けることで、機能回路の占有面積に余裕ができるため、他の機能回路の搭載も可能になる。図 13 では、層 10b に DSP 回路部 17 (DSP: Digital Signal Processor) および記憶回路部 18 を備える例を示している。DSP 回路部 17 により、撮像部 11 で取得した撮像データに対して様々な処理を行うことができる。記憶回路部 18 は、撮像部 11 で取得した撮像データおよび DSP 回路部 17 で処理された撮像データを一時的に保持する機能を備える。

[0254]

記憶回路部 18 として、様々な記憶方式の記憶装置を用いることができる。例えば、DRAM (Dynamic Random Access Memory)、SRAM (Static Random Access Memory)、相変化メモリ (PCM: Phase-Change Memory)、抵抗変化型メモリ (ReRAM: Resistive Random Access Memory)、磁気抵抗メモリ (MRAM: Magnetoresistive Random Access Memory)、強誘電体メモリ (FeRAM: Ferroelectric Random Access Memory)、反強誘電体メモリ (Antiferroelectric Memory) などを用いてもよい。

[0255]

また、記憶回路部 18 として、フラッシュメモリを用いてもよい。また、記憶回路部 18 として、NOSRAM (Nonvolatile Oxide Semiconductor Random Access Memory) もしくは、DOSRAM (Dynamic Oxide Semiconductor Random Access Memory) を用いてもよい。NOSRAM および DOSRAM は、OS トランジスタを用いた記憶装置の一種である。

[0256]

記憶回路部 18 は複数種類の記憶装置を備えてもよい。例えば、不揮発性の記憶装置と、揮発性の記憶装置を備えてもよい。記憶回路部 18 は、半導体装置 100B で使用する各種のプログラム、ならびに半導体装置 100B の動作に必要なデータなどを保持する機能を備える。

[0257]

なお、層 10b に含まれる機能回路は、本実施の形態などに示した構成を全て備えなくてもよいし、これら以外の構成を備えてもよい。また、機能回路の一部を層 10a に設けてもよい。

[0258]

また、撮像部 11 と第 1 駆動回路部 13 などとを積層することにより、それぞれを電氣的に接続する配線を短くすることができる。よって、配線抵抗および寄生容量が低減され、半導体装置 100B の動作速度を高めることができる。また、配線抵抗および寄生容量が低減されるため、半導体装置

100Bの消費電力が低減される。

[0259]

<積層構造例>

半導体装置100Bの積層構造例について、断面図を用いて説明する。

[0260]

図14は、半導体装置100Bの一部の断面図である。半導体装置100Bは層10aと層20の間に貼り合わせ面、ならびに、層10aと層10bの間に貼り合わせ面を有する。層10aと層20の間に貼り合わせ面については、半導体装置100Aにおける層10と層20の間に貼り合わせ面と同様である。

[0261]

層10aは、層10の絶縁層249に重ねて絶縁層423を備え、絶縁層423の中に導電層455が埋め込まれた構成を備える。

[0262]

層10bは、層20と同様の構成とすることができる。図14では、基板701__2、素子分離層403__2、絶縁層405__2、絶縁層407__2、絶縁層409__2、および導電層453__2を備える例を示している。また、層10bはトランジスタ104を備える。トランジスタ104はトランジスタ251と同様の構成とすることができる。また、層10bはその他のトランジスタ、ならびに容量素子などを備えることができる。

[0263]

基板701__2は基板701に相当し、素子分離層403__2は素子分離層403に相当する。絶縁層405__2、絶縁層407__2、絶縁層409__2、および導電層453__2も同様である。

[0264]

層10bは、絶縁層409__2に重ねて絶縁層424を備え、絶縁層424の中に導電層456が埋め込まれた構成を備える。

[0265]

[貼り合わせ]

次に、層10aと層10bの貼り合わせについて説明する。

[0266]

絶縁層423および導電層455の表面は、それぞれ高さが一致するように平坦化されている。絶縁層424および導電層456の表面は、それぞれ高さが一致するように平坦化されている。

[0267]

ここで、導電層455および導電層456は、主成分が同一の金属元素であることが好ましい。また、絶縁層423および絶縁層424は、同一の成分で構成されていることが好ましい。

[0268]

例えば、導電層455および導電層456には、Cu、Al、Sn、Zn、W、Ag、PtまたはAuなどを用いることができる。接合のしやすさから、Cu、Al、W、またはAuを用いることが好ましい。また、絶縁層423および絶縁層424には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、窒化チタンなどを用いることができる。

[0269]

つまり、導電層455および導電層456のそれぞれに、上記に示す同一の金属材料を用いること

が好ましい。また、絶縁層 4 2 3 および絶縁層 4 2 4 のそれぞれに、上記に示す同一の絶縁材料を用いることが好ましい。当該構成とすることで、層 1 0 a と層 1 0 b の境を接合位置とする、貼り合わせを行うことができる。

[0 2 7 0]

なお、導電層 4 5 5 および導電層 4 5 6 は複数の層の多層構造であってもよく、その場合は、表層（接合面）が同一の金属材料であればよい。また、絶縁層 4 2 3 および絶縁層 4 2 4 も複数の層の多層構造であってもよく、その場合は、表層（接合面）が同一の絶縁材料であればよい。

[0 2 7 1]

当該貼り合わせによって、導電層 4 5 5 および導電層 4 5 6 の電氣的な接続を得ることができる。また、絶縁層 4 2 3 および絶縁層 4 2 4 の機械的な強度を有する接続を得ることができる。

[0 2 7 2]

金属層同士の接合には、表面の酸化膜および不純物の吸着層などをスパッタリング処理などで除去し、清浄化および活性化した表面同士を接触させて接合する表面活性化接合法を用いることができる。または、温度と圧力を併用して表面同士を接合する拡散接合法などを用いることができる。どちらも原子レベルでの結合が起こるため、電氣的だけでなく機械的にも優れた接合を得ることができる。

[0 2 7 3]

また、絶縁層同士の接合には、研磨などによって高い平坦性を得たのち、酸素プラズマ等で親水性処理をした表面同士を接触させて仮接合し、熱処理による脱水で本接合を行う親水性接合法などを用いることができる。親水性接合法も原子レベルでの結合が起こるため、機械的に優れた接合を得ることができる。

[0 2 7 4]

層 1 0 a と、層 1 0 b を貼り合わせる場合、それぞれの接合面には絶縁層と金属層が混在するため、例えば、表面活性化接合法および親水性接合法を組み合わせればよい。

[0 2 7 5]

例えば、研磨後に表面を清浄化し、金属層の表面に酸化防止処理を行ったのちに親水性処理を行って接合する方法などを用いることができる。また、金属層の表面を A u などの難酸化性金属とし、親水性処理を行ってもよい。なお、上述した方法以外の接合方法を用いてもよい。

[0 2 7 6]

上記の貼り合わせにより、層 1 0 a が有する撮像部 1 1 と、層 1 0 b が有する第 1 駆動回路部 1 3、第 2 駆動回路部 1 4、および読み出し回路部 1 5 などを電氣的に接続できる。

[0 2 7 7]

なお、このように金属層を向かい合わせて二つの層を貼り合わせる場合、当該金属層に C u を用いる場合が多い。よって、二つの層がそれぞれ備える金属層を向かい合わせて二つの層を貼り合わせる構成もしくは貼り合わせる処理を、本明細書などでは、「C u－C u 接続」または「C u－C u 接合」という場合がある。当該金属層が C u を含まない場合であっても、「C u－C u 接続」または「C u－C u 接合」という場合がある。

[0 2 7 8]

なお、層 1 0 b と層 2 0 の貼り合わせを C u－C u 接合で行ってもよい。また、層 1 0 a と層 1 0 b の貼り合わせを T S V 接合で行ってもよい。

[0279]

本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせ用いることができる。

[0280]

(実施の形態3)

本実施の形態では、半導体装置100Bの変形例である半導体装置100Cについて説明する。半導体装置100Cは半導体装置100Bと層20の構成が異なる。図15および図16は半導体装置100Cの構成を説明する斜視図である。図16では、半導体装置100Cの構成をわかりやすくするため、層10および層20などを離して示している。

[0281]

なお、説明の重複を減らすため、本実施の形態では、主に半導体装置100Cの、半導体装置100Aおよび半導体装置100Bと異なる構成について説明する。本実施の形態に無い説明については、他の実施の形態などに記載の説明を参酌すればよい。

[0282]

半導体装置100Cの層20は、層20aと層20bを備える。層20aと層20bは重ねて設けられる。層20aは、第1駆動回路部231および第2駆動回路部232を備え、層20bは表示部21および入出力端子部29を備える。第1駆動回路部231および第2駆動回路部232を表示部21と異なる層に設けることで、半導体装置の小型化が実現できる。

[0283]

または、表示部21周囲の額縁の幅を極めて狭くすることができるため、表示部21の占有面積を拡大できる。よって、半導体装置100Cの表示品位を高めることができる。

[0284]

例えば、1画素あたりの占有面積を増やすことができる。よって、表示部21の発光輝度を高めることができる。また、画素の開口率を高めることができる。例えば、画素の開口率を、40%以上100%未満、好ましくは50%以上95%以下、より好ましくは60%以上95%以下とすることができる。また、1画素あたりの占有面積の拡大によって、画素に供給する電流密度を低減できる。よって、画素に加わる負荷が軽減され、半導体装置100Cの信頼性を高めることができる。

[0285]

また、表示部21と周辺駆動回路などを積層することにより、それぞれを電氣的に接続する配線を短くすることができる。よって、配線抵抗および寄生容量が低減され、半導体装置100Cの動作速度を高めることができる。また、半導体装置100Cの消費電力が低減される。

[0286]

また、層20aは、周辺駆動回路に加えて、CPU (Central Processing Unit) 23、GPU (Graphics Processing Unit) 24、記憶回路部25を備える。

[0287]

CPU 23は、記憶回路部25に記憶されたプログラムに従い、GPU 24および層20aに設けられた回路の動作を制御する機能を備える。GPU 24は、ビデオ信号を形成するための演算処理を行なう機能を備える。また、GPU 24は、多くの行列演算（積和演算）を並列して行うことができるため、例えば、ニューラルネットワークを用いた演算処理を高速に行うことができる。GP

U 2 4 は、例えば、記憶回路部 2 5 に記憶されている補正データを用いて、ビデオ信号を補正する機能を備える。例えば、GPU 2 4 は、明るさ、色合い、および／またはコントラストなどを補正したビデオ信号を生成する機能を備える。

[0 2 8 8]

GPU 2 4 を用いてビデオ信号のアップコンバートまたはダウンコンバートを行なってもよい。また、層 2 0 a に超解像回路を設けてもよい。超解像回路は、表示部 2 1 が備える任意の画素の電位を、当該画素の周囲の画素の電位と重みの積和演算によって決定する機能を備える。超解像回路は、表示部 2 1 よりも解像度が小さいビデオ信号を、アップコンバートする機能を備える。また、超解像回路は、表示部 2 1 よりも解像度が大きいビデオ信号を、ダウンコンバートする機能を備える。

[0 2 8 9]

超解像回路を備えることにより、GPU 2 4 の負荷を低減できる。例えば、GPU 2 4 では 2 K 解像度（または 4 K 解像度）までの処理を行い、超解像回路で 4 K 解像度（または 8 K 解像度）にアップコンバートすることで、GPU 2 4 の負荷を低減できる。また、半導体装置 1 0 0 C の処理速度を高めることができる。ダウンコンバートも同様に行えばよい。

[0 2 9 0]

なお、層 2 0 a が備える機能回路は、これらの構成を全て備えなくてもよいし、これら以外の構成を備えてもよい。例えば、複数の異なる電位を生成する電位生成回路、および／または、半導体装置 1 0 0 C が備える回路毎に電力の供給および停止を制御するパワーマネジメント回路などを備えてもよい。

[0 2 9 1]

電力の供給および停止は、CPU 2 3 を構成する回路毎に行ってもよい。例えば、CPU 2 3 を構成する回路のうち、しばらく使用しないと判断された回路への電力供給を停止し、必要な時に電力供給を再開することで消費電力を低減できる。電力供給の再開時に必要なデータは、当該回路の停止前に CPU 2 3 内の記憶回路、または記憶回路部 2 5 などに記憶しておけばよい。回路の復帰時に必要なデータを記憶しておくことで、停止している回路の高速復帰が実現できる。なお、クロック信号の供給を停止することで、回路動作を停止させてもよい。

[0 2 9 2]

また、機能回路として、DSP 回路、センサ回路、通信回路および／または FPGA (F i e l d P r o g r a m m a b l e G a t e A r r a y) などを備えてもよい（図示せず。）。

[0 2 9 3]

センサ回路は、人の視覚、聴覚、触覚、味覚、および嗅覚、のいずれか一または複数の情報を取得する機能を備える。より具体的には、センサ回路は、力、変位、位置、速度、加速度、角速度、回転数、距離、光、磁気、温度、音声、時間、電場、電流、電圧、電力、放射線、湿度、傾度、振動、におい、および赤外線を検知または測定する機能の少なくとも一を備える。また、センサ回路は、これらを検知または測定する以外の機能を備えてもよい。

[0 2 9 4]

通信回路は、無線または有線で通信する機能を有する。特に、無線で通信する機能を有すると、接続のためのケーブルなどの部品点数を省略できるため好ましい。

[0 2 9 5]

通信回路が、無線で通信する機能を有する場合、通信回路は、アンテナを介して通信を行うことが

できる。また、通信プロトコルまたは通信技術として、LTE (Long Term Evolution)、GSM (Global System for Mobile Communication: 登録商標)、EDGE (Enhanced Data Rates for GSM Evolution)、CDMA2000 (Code Division Multiple Access 2000)、W-CDMA (登録商標)などの通信規格、またはWi-Fi (登録商標)、Bluetooth (登録商標)、ZigBee (登録商標)等のIEEEにより通信規格化された仕様を用いることができる。

[0296]

通信回路は、World Wide Web (WWW) の基盤であるインターネット、イントラネット、エクストラネット、PAN (Personal Area Network)、LAN (Local Area Network)、CAN (Campus Area Network)、MAN (Metropolitan Area Network)、WAN (Wide Area Network)、GAN (Global Area Network)などのコンピュータネットワークを介して、半導体装置100Cを他の機器と接続させて、情報の入出力を行うことができる。

[0297]

また、半導体装置100Cでは、層20bが備えるトランジスタとして、OSトランジスタを用いる。OSトランジスタは、オフ電流が極めて小さいという特徴を有する。よって、ビデオ信号等の保持時間を長くすることができるため、リフレッシュ動作の頻度を少なくできる。よって、半導体装置100Cの消費電力を低減できる。

[0298]

図17Aに、表示画素230の回路構成例を示す。表示画素230は表示画素回路431および発光素子61を備える。図17Bは、周辺駆動回路を備える層20a、表示画素回路431を備える層20b、および発光素子61を備える層60の上下関係を模式的に示す図である。

[0299]

図17Aおよび図17Bに一例として示す表示画素回路431は、トランジスタ436、トランジスタ251、トランジスタ434、および容量素子433を備える。トランジスタ436、トランジスタ251、トランジスタ434は、OSトランジスタで構成することができる。トランジスタ436、トランジスタ251、トランジスタ434の各OSトランジスタは、バックゲート電極を備えていることが好ましく、この場合、バックゲート電極にゲート電極と同じ信号を与える構成、またはバックゲート電極にゲート電極と異なる信号を与える構成とすることができる。

[0300]

トランジスタ251は、トランジスタ436と電氣的に接続されるゲート電極と、発光素子61と電氣的に接続される第1の端子と、電位供給線VL__aと電氣的に接続される第2の端子と、を備える。電位供給線VL__aは、発光素子61に電流を供給するための電位を与えるための配線である。

[0301]

トランジスタ436は、トランジスタ251のゲート電極と電氣的に接続される第1の端子と、ソース線として機能する配線SLと電氣的に接続される第2の端子と、ゲート線として機能する配線GL1の電位に基づいて、導通状態または非導通状態を制御する機能を有するゲート電極と、を備

える。

[0302]

トランジスタ434は、配線V0と電氣的に接続される第1の端子と、発光素子61と電氣的に接続される第2の端子と、ゲート線として機能する配線GL2の電位に基づいて、導通状態または非導通状態を制御する機能を有するゲート電極と、を備える。配線V0は、基準電位を与えるための配線、および表示画素回路431を流れる電流を周辺駆動回路に出力するための配線である。

[0303]

容量素子433は、トランジスタ251のゲート電極と電氣的に接続される導電膜と、トランジスタ434の第2の端子と電氣的に接続される導電膜を備える。

[0304]

発光素子61は、トランジスタ251の第1の端子に電氣的に接続される第1の電極と、電位供給線VL__bに電氣的に接続される第2の電極と、を備える。電位供給線VL__bは、発光素子61に電流を供給するための電位を与えるための配線である。

[0305]

これにより、トランジスタ251のゲート電極に与えられるビデオ信号に応じて発光素子61が射出する光の強度を制御できる。またトランジスタ434を介して与えられる配線V0の基準電位によって、トランジスタ251のゲートソース間電位のばらつきを抑制できる。

[0306]

また配線V0から、画素パラメータの設定に用いることのできる電流値を出力することができる。より具体的には、配線V0は、トランジスタ251に流れる電流、または発光素子61に流れる電流を、外部に出力するためのモニター線として機能させることができる。配線V0に出力された電流は、ソースフォロア回路などにより電圧に変換してもよい。

[0307]

なお、図17Bに示す構成例では、表示画素回路431と、周辺駆動回路と、を電氣的に接続する配線を短くすることができるため、当該配線の配線抵抗を小さくすることができる。また、当該配線の寄生容量を小さくすることができる。よって、データの書き込みを高速に行うことができるため、表示部21を高速に駆動させることができる。これにより、表示画素回路431を多くしても十分なフレーム期間を確保することができるため、表示部21の画素密度を高めることができる。また、表示部21の画素密度を高めることにより、表示部21に表示される画像の精細度を高めることができる。例えば、表示部21の画素密度を、1000ppi以上とすることができ、または5000ppi以上とすることができ、または7000ppi以上とすることができ、よって、半導体装置100Aは、例えばAR、またはVRなどのXR用の表示装置に用いることができる。本発明の一態様に係る半導体装置100Aは、HMD等、表示部と使用者の距離が近い電子機器に好適に適用することができる。

[0308]

<積層構造例>

半導体装置100Cの積層構造例について、断面図を用いて説明する。

[0309]

図18は、半導体装置100Cの一部の断面図である。層20aは基板701を備え、基板701上に、トランジスタ251が設けられている。また、層20aは、素子分離層403、絶縁層40

5、絶縁層407、絶縁層409、および導電層453を備える。

[0310]

層20bは、絶縁層213および絶縁層214を備え、絶縁層214上に、トランジスタ436が設けられている。トランジスタ436は、例えば、表示画素回路431が備えるトランジスタである。トランジスタ436としては、OSトランジスタを好適に用いることができる。OSトランジスタは、オフ電流が極めて小さいという特徴を有する。よって、ビデオ信号等の保持時間を長くすることができるため、リフレッシュ動作の頻度を少なくできる。よって、半導体装置100Cの消費電力を低減できる。

[0311]

層20bは、絶縁層216、絶縁層222、絶縁層224、絶縁層254、絶縁層280、絶縁層274、絶縁層281、絶縁層361、および絶縁層363を備える。また、絶縁層254中、絶縁層280中、絶縁層274中、および絶縁層281中に導電層301が埋設されている。導電層301は、トランジスタ436のソースまたはドレインの一方と電氣的に接続される。ここで、導電層301の上面の高さと、絶縁層281の上面の高さは同程度にできる。

[0312]

絶縁層361中に導電層311および導電層313が埋設されている。導電層311はトランジスタ251のソースまたはドレインの一方と電氣的に接続される。導電層313は導電層301を介してトランジスタ436と電氣的に接続される。導電層313は、配線としての機能を有する。

[0313]

絶縁層213、絶縁層214、絶縁層216、絶縁層280、絶縁層274、および絶縁層281は、層間膜としての機能を有し、それぞれの下方の凹凸形状を被覆する平坦化膜としての機能を有してもよい。例えば、絶縁層281の上面は、平坦性を高めるためにCMP法等を用いた平坦化処理により平坦化されていてもよい。

[0314]

なお、図18に示す半導体装置100Cは、OSトランジスタを有し、且つMML（メタルマスクレス）構造の発光デバイスを有する構成である。当該構成とすることで、トランジスタに流れうるリーク電流、及び隣接する発光素子間に流れうるリーク電流（横リーク電流、サイドリーク電流などともいう）を、極めて低くすることができる。また、上記構成とすることで、表示部21に画像を表示した場合に、観察者が画像のきれ、画像のするどさ、高い彩度及び高いコントラスト比のいずれか一または複数を観測できる。なお、トランジスタに流れうるリーク電流、及び発光素子間の横リーク電流が極めて低い構成とすることで、黒表示時に生じうる光漏れ（いわゆる白浮き）などが限りなく少ない表示（真黒表示ともいう）とすることができる。

[0315]

特に、MML構造の発光デバイスの中でも、先に示すSBS構造を適用することで、発光素子の間に設けられる層（例えば、発光素子の間で共通して用いる有機層、共通層ともいう）が分断された構成となるため、サイドリークがない、またはサイドリークが極めて少ない表示とすることができる。

[0316]

本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせる用いることができる。

[0317]

(実施の形態4)

本実施の形態では、半導体装置100Cの変形例である半導体装置100Dについて説明する。半導体装置100Dは、半導体装置100Cで示した層10bと層20aの機能を統合した層30を備える。図19は半導体装置100Dの構成を説明する斜視図である。図19では、半導体装置100Dの構成をわかりやすくするため、層10aおよび層30などを離して示している。

[0318]

なお、説明の重複を減らすため、本実施の形態では、主に半導体装置100Dの半導体装置100Cと異なる構成について説明する。本実施の形態に無い説明については、他の実施の形態などに記載の説明を参酌すればよい。

[0319]

半導体装置100Dが備える層30は、層10aと層20bの間に設けられている。図19に示す層30は、第1駆動回路部13、第2駆動回路部14、読み出し回路部15、制御回路部16、DSP回路部17、記憶回路部18、第1駆動回路部231、第2駆動回路部232、CPU23、GPU24、および記憶回路部25を備える。なお、層30はこれら機能回路の全てを備えなくてもよい。また、層30にこれら以外の回路を設けてもよい。また、これら機能回路の一部を層10aおよび/または層20bに設けてもよい。

[0320]

層10bと層20aを層30に統合することで、半導体装置100Dの構成要素を削減できる。よって、半導体装置100Dの生産性を高めることができる。また、構成要素を削減することで、構成要素間の接続箇所が削減されるため、半導体装置の信頼性が向上する。

[0321]

<積層構造例>

半導体装置100Dの積層構造例について、断面図を用いて説明する。

[0322]

図20は、半導体装置100Dの一部の断面図である。層30は層20aと同様の構成を備える。層30と層10aはTSV接合により電氣的に接続される。なお、Cu-Cu接合によって層30と層10aを電氣的に接続してもよい。

[0323]

本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせる用いることができる。

[0324]

(実施の形態5)

本実施の形態では、半導体装置100Bの変形例である半導体装置100Eについて説明する。半導体装置100Eは、半導体装置100Bで示した層10bの機能を、層20に備えている。図21は半導体装置100Eの構成を説明する斜視図である。図21では、半導体装置100Eの構成をわかりやすくするため、層10aおよび層20などを離して示している。

[0325]

なお、図21では、層20に制御回路部16、DSP回路部17、および記憶回路部18を図示していないが、半導体装置100Eは、これら機能回路および他の機能回路の一部または全部を備え

てもよい。

[0326]

<積層構造例>

半導体装置100Eの積層構造は、図10に示した半導体装置100Aの断面構成例と同様であるため、詳細な説明は省略する。半導体装置100Eの積層構造例は、図10に示した層10aを層10に読み替えればよい。

[0327]

本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせ用いることができる。

[0328]

(実施の形態6)

本実施の形態では、撮像部11と表示部21の接続構成例について説明する。

[0329]

上記実施の形態で説明した通り、本発明の一態様に係る半導体装置100（半導体装置100A乃至半導体装置100E）は、撮像部11に投影された被写体像を読み取り、読み取った被写体像を表示部21に表示する機能を備える。また、撮像部11と表示部21は、Z方向に重なる領域を有する。

[0330]

図22は、撮像部11と表示部21が重なる様子を示す斜視図である。また、図23は、図22に示す撮像部11と表示部21を、分離した状態を示している。図22および図23は、例えば、半導体装置100Aの構成例に相当する。本実施の形態では、撮像部11と表示部21が重なる様子を理解しやすくするため、撮像部11の角部にマーク99aを付記し、表示部21の角部にマーク99bを付記している。図22に示すように、撮像部11と表示部21は、マーク99aが撮像部11の左下にある場合、マーク99bも表示部21の左下になるように重なる。言い換えると、撮像部11と表示部21は、マーク99aとマーク99bが一致または略一致するように重なる。

[0331]

また、本実施の形態に用いる図面では、撮像部11と表示部21の接続構成を理解しやすくするため、周辺駆動回路および機能回路の記載を省略している。

[0332]

図22および図23は、撮像部11と表示部21の解像度が同じ場合の接続構成例を示している。すなわち、撮像部11はm行n列のマトリクス状に配置された撮像素素12を備え、表示部21はm行n列のマトリクス状に配置された表示画素230を備えている。

[0333]

図22および図23において、撮像部11と表示部21はn本の配線134を介して電氣的に接続される。具体的には、1列目の撮像素素12は1本目の配線134（配線134[1]）を介して1列目の表示画素230と電氣的に接続される。同様に、n列目の撮像素素12はn本目の配線134（配線134[n]）を介してn列目の表示画素230と電氣的に接続される。なお、配線134は、上記実施の形態に示した導電層248および導電層453などと同様に形成すればよい。例えば、TSVおよびCu-Cu接合などを用いて形成してもよい。または、ワイヤボンディング法などを用いて形成してもよい。

[0334]

列毎に配線134を介して撮像素素12と表示画素230を電氣的に接続することで、撮像部11で得た撮像データを、1行毎に全列の撮像データをそのままビデオ信号として表示部21に供給できる。

[0335]

具体的には、1行目にあるn個の撮像素素12（撮像素素12[1, 1]乃至撮像素素12[1, n]）の撮像データを、1行目にあるn個の表示画素230（表示画素230[1, 1]乃至表示画素230[1, n]）のそれぞれに、そのままビデオ信号として供給できる。

[0336]

図22および図23に示した構成では、撮像部11で得られた被写体像をすぐに表示部21に表示できるため、撮像から表示までの時間差を低減できる。よって、撮影タイミングのずれが低減される。また、正確なフレームワークが実現できる。

[0337]

<変形例1>

図22および図23に示した構成の変形例を、図24および図25に示す。図24は、撮像部11と表示部21が重なる様子を示す斜視図である。また、図25は、図24に示す撮像部11と表示部21を分離した状態を示している。

[0338]

図24および図25は、撮像部11と表示部21の間に、機能回路の一種であるアナログ電位制御回路26を備える構成例を示している。n本の配線134は、それぞれがアナログ電位制御回路26と電氣的に接続される。また、アナログ電位制御回路26は、n本の配線135を介して、表示部21が備える複数の表示画素230の各列と電氣的に接続する。

[0339]

アナログ電位制御回路26は、撮像部11から供給された撮像データの電圧調整、極性変換、および電力増幅などを行なう機能を備える。よって、アナログ電位制御回路26は、撮像データをビデオ信号に変換する機能を備えるとも言える。

[0340]

撮像部11で得られた撮像データは、1行毎に全列の撮像データがアナログ電位制御回路26に供給される。アナログ電位制御回路26は、配線134を介して入力された撮像データをビデオ信号に変換し、配線135を介して表示部21に供給する。具体的には、配線134[1]を介してアナログ電位制御回路26に供給された撮像データは、アナログ電位制御回路26によってビデオ信号に変換され、配線135[1]を介して表示部21に供給される。同様に、配線134[n]を介してアナログ電位制御回路26に供給された撮像データは、アナログ電位制御回路26によってビデオ信号に変換され、配線135[n]を介して表示部21に供給される。

[0341]

本発明の一態様によれば、撮像部11で取得した撮像データを、アナログ電位制御回路26を用いて、より表示部21での表示に適したビデオ信号に変換することができる。例えば、ノイズの影響を受けにくく、表示品位の良好な半導体装置を実現できる。

[0342]

なお、本実施の形態では、アナログ電位制御回路26を層20に設ける例を示しているが、アナロ

グ電位制御回路26は層10に設けてもよい(図26参照)。配線135は、上記実施の形態に示した導電層248および導電層453などと同様に形成すればよい。例えば、TSVおよびCu-Cu接合などを用いて形成してもよい。または、ワイヤボンディング法などを用いて形成してもよい。また、例えば、上記実施の形態に示した半導体装置100Dの層30に、アナログ電位制御回路26を設けてもよい。

[0343]

<変形例2>

また、撮像部11と表示部21の解像度が異なる場合、アナログ電位制御回路26で出力するビデオ信号の数を調整してもよい。図27および図28は、撮像部11がm行n列のマトリクス状に配置された撮像素子12を備え、表示部21がp行q列のマトリクス状に配置された表示画素230を備える例を示している。また、図27および図28では、pがmより少なく、qがnより少ない場合を示しているが、大小関係は逆であってもよいし、pとmが等しくてもよい。

[0344]

図27および図28では、アナログ電位制御回路26にn本の配線134を介して撮像データが供給され、q本の配線135を介して表示部21にビデオ信号を供給する場合の構成例を示している。

[0345]

qがnより少ない場合は、例えば、一定間隔毎に対応する列の撮像データを削除すればよい。また、qがnより多い場合は、追加列のビデオ信号として、追加列に隣接する列のビデオ信号の平均値または加重平均値などを用いてもよい。

[0346]

また、pがmより少ない場合は、例えば、一定間隔毎に対応する行の撮像データを削除すればよい。また、pがmより多い場合は、追加行のビデオ信号として、追加行に隣接する行のビデオ信号の平均値または加重平均値などを用いてもよい。

[0347]

また、上記実施の形態で説明したように、GPUまたは超解像回路などを用いて、ビデオ信号のアップコンバート処理またはダウンコンバート処理などを行なってもよい。

[0348]

<変形例3>

また、図29および図30に示すように、撮像部11の各列にADC(Analog-to-Digital Converter)51を備えてもよい。ADC51としては、逐次比較型、デルタシグマ型、またはパイプライン型などの様々なADCを適用できる。また、表示部21の各列にDAC(Digital-to-Analog Converter)52を備えてもよい。DAC52としては、セグメント型、スイッチドキャパシタ型、またはデルタシグマ型などの様々なDACを適用できる。

[0349]

図29および図30では、1列目の撮像素子12と1本目の配線134の間に備えるADC51をADC51[1]と示し、n列目の撮像素子12とn本目の配線134の間に備えるADC51をADC51[n]と示している。

[0350]

また、図29および図30では、1列目の表示画素230と1本目の配線134の間に備えるDA

C 5 2をDAC 5 2 [1] とし、n 列目の表示画素 2 3 0 と n 本目の配線 1 3 4 の間に備えるDAC 5 2をDAC 5 2 [n] と示している。

[0 3 5 1]

撮像素 1 2 の撮像データはアナログ信号である。撮像データはADC 5 1 によりデジタル信号に変換され、配線 1 3 4 を介してDAC 5 2 に入力される。DAC 5 2 は、デジタル信号である撮像データをアナログ信号に変換する。アナログ信号に変換された撮像データは、ビデオ信号として表示画素 2 3 0 に供給される。

[0 3 5 2]

デジタル信号はアナログ信号よりもノイズ耐性が高く、安定したデータ転送が実現できる。なお、図 3 0 では、ADC 5 1 を層 1 0 に設け、DAC 5 2 を層 2 0 に設ける例を示しているが、例えば、上記実施の形態に示した半導体装置 1 0 0 D の層 3 0 に、ADC 5 1 およびDAC 5 2 の一方または双方を設けてもよい。

[0 3 5 3]

<変形例 4>

また、アナログ信号をデジタル信号に変換することで、撮像データの演算処理（画像処理）が容易となり、様々な画像処理を行うことができる。例えば、コントラスト、輝度、および彩度の調整、ならびに、データ圧縮・伸張、および積和演算処理などの演算処理の実行が容易となる。

[0 3 5 4]

撮像データに対して演算処理を行う場合は、デジタル信号に変換した撮像データを、一旦、演算処理装置（画像処理装置）または記憶装置へ出力する必要がある。そこで、図 3 1 および図 3 2 に示すように、ADC 5 1 の出力側に出力制御回路 5 3 を設け、DAC 5 2 の入力側に入力制御回路 5 4 を設けてもよい。

[0 3 5 5]

出力制御回路 5 3 は、ADC 5 1 から供給された撮像データを、表示部 2 1 側に出力するか出力端子OUTから外部に出力するか選択する機能を備える。また、外部への出力と表示部 2 1 側への出力の両立も可能である。

[0 3 5 6]

外部へ出力された撮像データは、記憶装置 6 1 0 に供給される（図 3 4 および図 3 5 参照）。記憶装置 6 1 0 としては、上記実施の形態に示した記憶回路部 1 8 だけでなく、HDD（Hard Disk Drive）、SSD（Solid State Drive）、FD（Floppy Disk）、光磁気ディスク（MO：Magnetooptical disk）、USBメモリ、SDメモ리카ード、CD（Compact Disc）、DVD（Digital Versatile Disc）、およびBD（Blu-ray Disc（登録商標））などが挙げられる。

[0 3 5 7]

また、記憶装置 6 1 0 は、撮像データの画像処理における一時記憶装置としても機能する。撮像データの演算処理を行う画像処理装置としては、例えば、上記実施の形態に示したCPU、GPU、DSP、または超解像回路の中から選ばれるいずれか一または複数が挙げられる。

[0 3 5 8]

入力制御回路 5 4 は、撮像部 1 1 側からADC 5 1 を介して供給された撮像データと、外部から入

力端子 I N を介して供給されたデジタル信号の一方を選択して D A C 5 2 に供給する機能を備える。また、撮像部 1 1 側から A D C 5 1 を介して供給された撮像データと、外部から入力（I N）されたデジタル信号を併せた信号を、D A C 5 2 に供給する機能を備える。

[0359]

出力制御回路 5 3 と、入力制御回路 5 4 を備えることで、外部で画像処理された撮像データを表示部 2 1 に供給できる。よって、表示品位の良好な半導体装置を実現できる。

[0360]

図 3 2 では、A D C 5 1 および出力制御回路 5 3 を層 1 0 に設け、D A C 5 2 および入力制御回路 5 4 を層 2 0 に設ける例を示しているが、本発明の一態様はこれに限定されない。例えば、上記実施の形態に示した半導体装置 1 0 0 D の層 3 0 に、A D C 5 1、出力制御回路 5 3、D A C 5 2、および入力制御回路 5 4 の少なくとも一つを設けてもよい。

[0361]

また、例えば、上記実施の形態に示した半導体装置 1 0 0 C の層 1 0 b に A D C 5 1 および出力制御回路 5 3 を設け、層 2 0 a に D A C 5 2 および入力制御回路 5 4 を設けてもよい（図 3 3 参照）。

[0362]

図 3 4 および図 3 5 に、図 3 2 に示した層 1 0 および層 2 0 を含む半導体装置 1 0 0 と、半導体装置 1 0 0 と電氣的に接続する外部装置の一例を示す。図 3 4 および図 3 5 では、外部装置の一例として、制御装置 6 0 0、記憶装置 6 1 0、画像処理装置 6 2 0、電力制御装置 6 3 0、タイミングコントローラ 6 4 0、入出力装置 6 5 0、および通信装置 6 6 0 を示している。

[0363]

図 3 4 および図 3 5 に示す、制御装置 6 0 0、記憶装置 6 1 0、画像処理装置 6 2 0、電力制御装置 6 3 0、タイミングコントローラ 6 4 0、入出力装置 6 5 0、および通信装置 6 6 0 は、バスライン 6 0 1 を介して電氣的に接続される。また、画像処理装置 6 2 0 は、バスライン 6 0 1 を介さずに記憶装置 6 1 0 と電氣的に接続してもよい。

[0364]

制御装置 6 0 0 は、バスライン 6 0 1 を介して接続する装置それぞれの動作を制御する機能を備える。

[0365]

画像処理装置 6 2 0 は、記憶装置 6 1 0 に保持されている画像データの演算処理を行なう機能を備える。例えば、画像データのコントラスト調整、およびガンマ補正などを行なう機能を備える。

[0366]

電力制御装置 6 3 0 は、層 1 0 に必要な電力を供給する機能と、層 2 0 に必要な電力を供給する機能と、を備える。電力制御装置 6 3 0 は、層 1 0 および層 2 0 のそれぞれに同じ電力を供給してもよいし、異なる電力を供給してもよい。また、図 3 5 に示す様に、電力制御装置 6 3 0 を、層 1 0 に電力を供給する機能を備える電力制御装置 6 3 0 a と、層 2 0 に電力を供給する機能を備える電力制御装置 6 3 0 b に分けて備えてもよい。

[0367]

タイミングコントローラ 6 4 0 は、層 1 0 が備える回路の動作と層 2 0 が備える回路の動作を同期させる機能を備える。例えば、タイミングコントローラ 6 4 0 は、層 1 0 と層 2 0 のそれぞれに同じ周波数のクロック信号およびスタート信号などを供給する機能を備える。また、図 3 5 に示す様

に、タイミングコントローラ 640 を、層 10 にクロック信号およびスタート信号などを供給する機能を備えるタイミングコントローラ 640 a と、層 20 にクロック信号およびスタート信号などを供給する機能を備えるタイミングコントローラ 640 b に分けて備えてもよい。

[0368]

入出力装置 650 は、外部とのデータの入出力を行なう機能を備える。また、入出力装置 650 は、記憶装置 610 に保持されているデータを層 20 に供給する機能を備える。また、入出力装置 650 を介して入力されたデータは、記憶装置 610 に記憶してもよい。また、入出力装置 650 は、画像処理装置 620 で処理されたデータを層 20 に供給する機能を備える。

[0369]

通信装置 660 は、前述した通信回路と同様の通信プロトコルまたは通信技術を用いて通信を行なうことが可能である。

[0370]

本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせる用いることができる。

[0371]

(実施の形態 7)

本実施の形態では、本発明の一態様に係る半導体装置に用いることができるトランジスタについて説明する。

[0372]

<トランジスタの構成例>

図 36 A、図 36 B、および図 36 C は、本発明の一態様に係る半導体装置に用いることができるトランジスタ 500 の上面図および断面図である。本発明の一態様に係る半導体装置に、トランジスタ 500 を適用することができる。例えば、層 20 が備えるトランジスタに用いることができる。

[0373]

図 36 A は、トランジスタ 500 の上面図である。また、図 36 B、および図 36 C は、トランジスタ 500 の断面図である。ここで、図 36 B は、図 36 A に A1-A2 の一点鎖線で示す部位の断面図であり、トランジスタ 500 のチャネル長方向の断面図でもある。また、図 36 C は、図 36 A に A3-A4 の一点鎖線で示す部位の断面図であり、トランジスタ 500 のチャネル幅方向の断面図でもある。なお、図 36 A の上面図では、図の明瞭化のために一部の要素を省いて図示している。

[0374]

図 36 に示すように、トランジスタ 500 は、基板（図示しない。）の上に配置された金属酸化物 531 a と、金属酸化物 531 a の上に配置された金属酸化物 531 b と、金属酸化物 531 b の上に、互いに離隔して配置された導電体 542 a、および導電体 542 b と、導電体 542 a および導電体 542 b 上に配置され、導電体 542 a と導電体 542 b の間に開口が形成された絶縁体 580 と、開口の中に配置された導電体 560 と、金属酸化物 531 b、導電体 542 a、導電体 542 b、および絶縁体 580 と、導電体 560 と、の間に配置された絶縁体 550 と、金属酸化物 531 b、導電体 542 a、導電体 542 b、および絶縁体 580 と、絶縁体 550 と、の間に配置された金属酸化物 531 c と、を有する。ここで、図 36 B および図 36 C に示すように、導電体 560 の上面は、絶縁体 550、絶縁体 554、金属酸化物 531 c、および絶縁体 580 の

上面と略一致することが好ましい。なお、以下において、金属酸化物 531a、金属酸化物 531b、および金属酸化物 531c をまとめて金属酸化物 531 という場合がある。また、導電体 542a および導電体 542b をまとめて導電体 542 という場合がある。

[0375]

図 36 に示すトランジスタ 500 では、導電体 542a および導電体 542b の導電体 560 側の側面が、概略垂直な形状を有している。なお、図 36 に示すトランジスタ 500 は、これに限られるものではなく、導電体 542a および導電体 542b の側面と底面がなす角が、 10° 以上 80° 以下、好ましくは、 30° 以上 60° 以下としてもよい。また、導電体 542a および導電体 542b の対向する側面が、複数の面を有していてもよい。

[0376]

図 36 に示すように、絶縁体 524、金属酸化物 531a、金属酸化物 531b、導電体 542a、導電体 542b、および金属酸化物 531c と、絶縁体 580 と、の間に絶縁体 554 が配置されることが好ましい。ここで、絶縁体 554 は、図 36B および図 36C に示すように、金属酸化物 531c の側面、導電体 542a の上面と側面、導電体 542b の上面と側面、金属酸化物 531a および金属酸化物 531b の側面、並びに絶縁体 524 の上面に接することが好ましい。

[0377]

なお、トランジスタ 500 では、チャンネルが形成される領域（以下、チャンネル形成領域ともいう。）と、その近傍において、金属酸化物 531a、金属酸化物 531b、および金属酸化物 531c の 3 層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、金属酸化物 531b と金属酸化物 531c の 2 層構造、または 4 層以上の積層構造を設ける構成にしてもよい。また、トランジスタ 500 では、導電体 560 を 2 層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体 560 が、単層構造であってもよいし、3 層以上の積層構造であってもよい。また、金属酸化物 531a、金属酸化物 531b、および金属酸化物 531c のそれぞれが 2 層以上の積層構造を有していてもよい。

[0378]

例えば、金属酸化物 531c が第 1 の金属酸化物と、第 1 の金属酸化物上の第 2 の金属酸化物からなる積層構造を有する場合、第 1 の金属酸化物は、金属酸化物 531b と同様の組成を有し、第 2 の金属酸化物は、金属酸化物 531a と同様の組成を有することが好ましい。

[0379]

ここで、導電体 560 は、トランジスタのゲート電極として機能し、導電体 542a および導電体 542b は、それぞれソース電極またはドレイン電極として機能する。上記のように、導電体 560 は、絶縁体 580 の開口、および導電体 542a と導電体 542b に挟まれた領域に埋め込まれるように形成される。ここで、導電体 560、導電体 542a および導電体 542b の配置は、絶縁体 580 の開口に対して、自己整合的に選択される。つまり、トランジスタ 500 において、ゲート電極を、ソース電極とドレイン電極の間に、自己整合的に配置させることができる。よって、導電体 560 を位置合わせのマージンを設けることなく形成することができるため、トランジスタ 500 の占有面積の縮小を図ることができる。これにより、表示装置を高精細にすることができる。また、表示装置を狭額縁にすることができる。

[0380]

図 36 に示すように、導電体 560 は、絶縁体 550 の内側に設けられた導電体 560a と、導電

体560aの内側に埋め込まれるように設けられた導電体560bと、を有することが好ましい。

[0381]

トランジスタ500は、基板（図示しない。）の上に配置された絶縁体514と、絶縁体514の上に配置された絶縁体516と、絶縁体516に埋め込まれるように配置された導電体505と、絶縁体516と導電体505の上に配置された絶縁体522と、絶縁体522の上に配置された絶縁体524と、を有することが好ましい。絶縁体524の上に金属酸化物531aが配置されることが好ましい。

[0382]

トランジスタ500の上に、層間膜として機能する絶縁体574、および絶縁体581が配置されることが好ましい。ここで、絶縁体574は、導電体560、絶縁体550、絶縁体554、金属酸化物531c、および絶縁体580の上面に接して配置されることが好ましい。

[0383]

絶縁体522、絶縁体554、および絶縁体574は、水素（例えば、水素原子、水素分子等の少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体522、絶縁体554、および絶縁体574は、絶縁体524、絶縁体550、および絶縁体580より水素透過性が低いことが好ましい。また、絶縁体522、および絶縁体554は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体522、および絶縁体554は、絶縁体524、絶縁体550、および絶縁体580より酸素透過性が低いことが好ましい。

[0384]

ここで、絶縁体524、金属酸化物531、および絶縁体550は、絶縁体580および絶縁体581と、絶縁体554、および絶縁体574によって隔離されている。ゆえに、絶縁体524、金属酸化物531、および絶縁体550に、絶縁体580および絶縁体581に含まれる水素等の不純物および過剰な酸素が混入することを抑制できる。

[0385]

トランジスタ500と電氣的に接続し、プラグとして機能する導電体545（導電体545a、および導電体545b）が設けられることが好ましい。なお、プラグとして機能する導電体545の側面に接して絶縁体541（絶縁体541a、および絶縁体541b）が設けられる。つまり、絶縁体554、絶縁体580、絶縁体574、および絶縁体581の開口の内壁に接して絶縁体541が設けられる。また、絶縁体541の側面に接して導電体545の第1の導電体が設けられ、さらに内側に導電体545の第2の導電体が設けられる構成にしてもよい。ここで、導電体545の上面の高さと、絶縁体581の上面の高さは同程度にできる。なお、トランジスタ500では、導電体545の第1の導電体および導電体545の第2の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体545を単層、または3層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。

[0386]

トランジスタ500は、チャネル形成領域を含む金属酸化物531（金属酸化物531a、金属酸化物531b、および金属酸化物531c）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。例えば、金属酸化物531のチャネル形成領

域となる金属酸化物として、バンドギャップが2 e V以上、好ましくは2.5 e V以上のものを用いることが好ましい。

[0387]

上記金属酸化物として、少なくともインジウム (In) または亜鉛 (Zn) を含むことが好ましい。特に、インジウム (In) および亜鉛 (Zn) を含むことが好ましい。また、これらに加えて、元素Mが含まれていることが好ましい。元素Mとして、アルミニウム (Al)、ガリウム (Ga)、イットリウム (Y)、スズ (Sn)、ホウ素 (B)、チタン (Ti)、鉄 (Fe)、ニッケル (Ni)、ゲルマニウム (Ge)、ジルコニウム (Zr)、モリブデン (Mo)、ランタン (La)、セリウム (Ce)、ネオジム (Nd)、ハフニウム (Hf)、タンタル (Ta)、タングステン (W)、マグネシウム (Mg) またはコバルト (Co) の一以上を用いることができる。特に、元素Mは、アルミニウム (Al)、ガリウム (Ga)、イットリウム (Y)、またはスズ (Sn) の一以上とすることが好ましい。また、元素Mは、ガリウム (Ga) およびスズ (Sn) のいずれか一方または双方を有することがさらに好ましい。

[0388]

また、図36Bに示すように、金属酸化物531bは、導電体542と重ならない領域の膜厚が、導電体542と重なる領域の膜厚より薄くなる場合がある。これは、導電体542aおよび導電体542bを形成する際に、金属酸化物531bの上面の一部を除去することにより形成される。金属酸化物531bの上面には、導電体542となる導電膜を成膜した際に、当該導電膜との界面近傍に抵抗の低い領域が形成される場合がある。このように、金属酸化物531bの上面の導電体542aと導電体542bの間に位置する、抵抗の低い領域を除去することにより、当該領域にチャネルが形成されることを防ぐことができる。

[0389]

本発明の一態様により、サイズが小さいトランジスタを有し、精細度が高い表示装置を提供することができる。または、オン電流が大きいトランジスタを有し、輝度が高い表示装置を提供することができる。または、動作が速いトランジスタを有し、動作が速い表示装置を提供することができる。または、電気特性が安定したトランジスタを有し、信頼性が高い表示装置を提供することができる。または、オフ電流が小さいトランジスタを有し、消費電力が低い表示装置を提供することができる。

[0390]

本発明の一態様である表示装置に用いることができるトランジスタ500の詳細な構成について説明する。

[0391]

導電体505は、金属酸化物531、および導電体560と、重なる領域を有するように配置する。また、導電体505は、絶縁体516に埋め込まれて設けることが好ましい。

[0392]

導電体505は、導電体505a、導電体505b、および導電体505cを有する。導電体505aは、絶縁体516に設けられた開口の底面および側壁に接して設けられる。導電体505bは、導電体505aに形成された凹部に埋め込まれるように設けられる。ここで、導電体505bの上面は、導電体505aの上面および絶縁体516の上面より低くなる。導電体505cは、導電体505bの上面、および導電体505aの側面に接して設けられる。ここで、導電体505cの上面の高さは、導電体505aの上面の高さおよび絶縁体516の上面の高さと略一致する。つまり、

導電体 5 0 5 b は、導電体 5 0 5 a および導電体 5 0 5 c に包み込まれる構成になる。

[0393]

導電体 5 0 5 a および導電体 5 0 5 c は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子 (N_2O 、 NO 、 NO_2 等)、銅原子等の不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。

[0394]

導電体 5 0 5 a および導電体 5 0 5 c に、水素の拡散を低減する機能を有する導電性材料を用いることにより、導電体 5 0 5 b に含まれる水素等の不純物が、絶縁体 5 2 4 等を介して、金属酸化物 5 3 1 に拡散することを抑制できる。また、導電体 5 0 5 a および導電体 5 0 5 c に、酸素の拡散を抑制する機能を有する導電性材料を用いることにより、導電体 5 0 5 b が酸化されて導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、チタン、窒化チタン、タンタル、窒化タンタル、ルテニウム、酸化ルテニウム等を用いることが好ましい。したがって、導電体 5 0 5 a としては、上記導電性材料を単層または積層とすればよい。例えば、導電体 5 0 5 a は、窒化チタンを用いればよい。

[0395]

また、導電体 5 0 5 b は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。例えば、導電体 5 0 5 b は、タングステンをを用いればよい。

[0396]

ここで、導電体 5 6 0 は、第 1 のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電体 5 0 5 は、第 2 のゲート（ボトムゲートともいう。）電極として機能する場合がある。その場合、導電体 5 0 5 に印加する電位を、導電体 5 6 0 に印加する電位と連動させず、独立して変化させることで、トランジスタ 5 0 0 の V_{th} を制御することができる。特に、導電体 5 0 5 に負の電位を印加することにより、トランジスタ 5 0 0 の V_{th} を 0 V より大きくし、オフ電流を小さくすることが可能となる。したがって、導電体 5 0 5 に負の電位を印加したほうが、印加しない場合よりも、導電体 5 6 0 に印加する電位が 0 V のときのドレイン電流を小さくすることができる。

[0397]

導電体 5 0 5 は、金属酸化物 5 3 1 におけるチャネル形成領域よりも、大きく設けるとよい。特に、図 3 6 C に示すように、導電体 5 0 5 は、金属酸化物 5 3 1 のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、金属酸化物 5 3 1 のチャネル幅方向における側面の外側において、導電体 5 0 5 と、導電体 5 6 0 とは、絶縁体を介して重畳していることが好ましい。

[0398]

上記構成を有することで、第 1 のゲート電極としての機能を有する導電体 5 6 0 の電界と、第 2 のゲート電極としての機能を有する導電体 5 0 5 の電界によって、金属酸化物 5 3 1 のチャネル形成領域を電氣的に取り囲むことができる。

[0399]

図 3 6 C に示すように、導電体 5 0 5 は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体 5 0 5 の下に、配線として機能する導電体を設ける構成にしてもよい。

[0400]

絶縁体514は、水または水素等の不純物が、基板側からトランジスタ500に混入することを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体514は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(N_2O 、 NO 、 NO_2 等)、銅原子等の不純物の拡散を抑制する機能を有する(上記不純物が透過しにくい。)絶縁性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子等の少なくとも一)の拡散を抑制する機能を有する(上記酸素が透過しにくい。)絶縁性材料を用いることが好ましい。

[0401]

例えば、絶縁体514として、酸化アルミニウムまたは窒化シリコン等を用いることが好ましい。これにより、水または水素等の不純物が絶縁体514よりも基板側からトランジスタ500側に拡散することを抑制できる。または、絶縁体524等に含まれる酸素が、絶縁体514よりも基板側に、拡散することを抑制できる。

[0402]

層間膜として機能する絶縁体516、絶縁体580、および絶縁体581は、絶縁体514よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体516、絶縁体580、および絶縁体581として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコン等を適宜用いればよい。

[0403]

絶縁体522および絶縁体524は、ゲート絶縁体としての機能を有する。

[0404]

ここで、金属酸化物531と接する絶縁体524は、加熱により酸素を脱離することが好ましい。本明細書では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。例えば、絶縁体524は、酸化シリコンまたは酸化窒化シリコン等を適宜用いればよい。酸素を含む絶縁体を金属酸化物531に接して設けることにより、金属酸化物531中の酸素欠損を低減し、トランジスタ500の信頼性を向上させることができる。

[0405]

絶縁体524として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、TDS (Thermal Desorption Spectroscopy) 分析にて、酸素原子に換算した酸素の脱離量が $1.0 \times 10^{18} \text{ atoms/cm}^3$ 以上、好ましくは $1.0 \times 10^{19} \text{ atoms/cm}^3$ 以上、さらに好ましくは $2.0 \times 10^{19} \text{ atoms/cm}^3$ 以上、または $3.0 \times 10^{20} \text{ atoms/cm}^3$ 以上である酸化物膜である。なお、上記TDS分析時における膜の表面温度は、 100°C 以上 700°C 以下、または 100°C 以上 400°C 以下の範囲が好ましい。

[0406]

図36Cに示すように、絶縁体524は、絶縁体554と重ならず、且つ金属酸化物531bと重ならない領域の膜厚が、それ以外の領域の膜厚より薄くなる場合がある。絶縁体524において、絶縁体554と重ならず、且つ金属酸化物531bと重ならない領域の膜厚は、上記酸素を十分に拡散できる膜厚であることが好ましい。

[0407]

絶縁体522は、絶縁体514等と同様に、水または水素等の不純物が、基板側からトランジスタ500に混入することを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体522は、絶縁体524より水素透過性が低いことが好ましい。絶縁体522、絶縁体554、および絶縁体574によって、絶縁体524、金属酸化物531、および絶縁体550等を囲むことにより、外方から水または水素等の不純物がトランジスタ500に侵入することを抑制することができる。

[0408]

さらに、絶縁体522は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体522は、絶縁体524より酸素透過性が低いことが好ましい。絶縁体522が、酸素および不純物の拡散を抑制する機能を有することで、金属酸化物531が有する酸素が、基板側へ拡散することを低減でき、好ましい。また、導電体505が、絶縁体524および金属酸化物531が有する酸素と反応することを抑制することができる。

[0409]

絶縁体522は、絶縁性材料であるアルミニウムおよびハフニウム的一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウム的一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。このような材料を用いて絶縁体522を形成した場合、絶縁体522は、金属酸化物531からの酸素の放出、ならびに、トランジスタ500の周辺部から金属酸化物531への水素等の不純物の混入を抑制する層として機能する。

[0410]

または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。

[0411]

絶縁体522は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（PZT）、チタン酸ストロンチウム（SrTiO₃）または（Ba, Sr）TiO₃（BST）等のいわゆるh i g h - k材料を含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にh i g h - k材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。

[0412]

なお、絶縁体522、および絶縁体524が、2層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。例えば、絶縁体522の下に絶縁体524と同様の絶縁体を設ける構成にしてもよい。

[0413]

金属酸化物531は、金属酸化物531aと、金属酸化物531a上の金属酸化物531bと、金属酸化物531b上の金属酸化物531cと、を有する。金属酸化物531b下に金属酸化物53

1 aを有することで、金属酸化物531 aよりも下方に形成された構造物から、金属酸化物531 bへの不純物の拡散を抑制することができる。また、金属酸化物531 b上に金属酸化物531 cを有することで、金属酸化物531 cよりも上方に形成された構造物から、金属酸化物531 bへの不純物の拡散を抑制することができる。

[0414]

なお、金属酸化物531は、各金属原子の原子数比が異なる複数の酸化物層の積層構造を有することが好ましい。例えば、金属酸化物531が、少なくともインジウム(I n)と、元素Mと、を含む場合、金属酸化物531 aを構成する全元素の原子数に対する、金属酸化物531 aに含まれる元素Mの原子数の割合が、金属酸化物531 bを構成する全元素の原子数に対する、金属酸化物531 bに含まれる元素Mの原子数の割合より高いことが好ましい。また、金属酸化物531 aに含まれる元素Mの、I nに対する原子数比が、金属酸化物531 bに含まれる元素Mの、I nに対する原子数比より大きいことが好ましい。ここで、金属酸化物531 cは、金属酸化物531 aまたは金属酸化物531 bに用いることができる金属酸化物を用いることができる。

[0415]

金属酸化物531 aおよび金属酸化物531 cの伝導帯下端のエネルギーが、金属酸化物531 bの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、金属酸化物531 aおよび金属酸化物531 cの電子親和力が、金属酸化物531 bの電子親和力より小さいことが好ましい。この場合、金属酸化物531 cは、金属酸化物531 aに用いることができる金属酸化物を用いることが好ましい。具体的には、金属酸化物531 cを構成する全元素の原子数に対する、金属酸化物531 cに含まれる元素Mの原子数の割合が、金属酸化物531 bを構成する全元素の原子数に対する、金属酸化物531 bに含まれる元素Mの原子数の割合より高いことが好ましい。また、金属酸化物531 cに含まれる元素Mの、I nに対する原子数比が、金属酸化物531 bに含まれる元素Mの、I nに対する原子数比より大きいことが好ましい。

[0416]

ここで、金属酸化物531 a、金属酸化物531 b、および金属酸化物531 cの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、金属酸化物531 a、金属酸化物531 b、および金属酸化物531 cの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、金属酸化物531 aと金属酸化物531 bとの界面、および金属酸化物531 bと金属酸化物531 cとの界面において形成される混合層の欠陥準位密度を低くするとよい。

[0417]

具体的には、金属酸化物531 aと金属酸化物531 b、金属酸化物531 bと金属酸化物531 cが、酸素以外に共通の元素を有する（主成分とする。）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、金属酸化物531 bがI n-G a-Z n酸化物の場合、金属酸化物531 aおよび金属酸化物531 cとして、I n-G a-Z n酸化物、G a-Z n酸化物、酸化ガリウム等を用いてもよい。また、金属酸化物531 cを積層構造としてもよい。例えば、I n-G a-Z n酸化物と、当該I n-G a-Z n酸化物上のG a-Z n酸化物との積層構造、またはI n-G a-Z n酸化物と、当該I n-G a-Z n酸化物上の酸化ガリウムとの積層構造を用いることができる。別言すると、I n-G a-Z n酸化物と、I nを含まない酸化物との積層構造を、金属酸化物531 cとして用いてもよい。

[0418]

具体的には、金属酸化物531aとして、 $I_n : Ga : Zn = 1 : 3 : 4$ [原子数比]、または $1 : 1 : 0.5$ [原子数比]の金属酸化物を用いればよい。また、金属酸化物531bとして、 $I_n : Ga : Zn = 4 : 2 : 3$ [原子数比]、または $3 : 1 : 2$ [原子数比]の金属酸化物を用いればよい。また、金属酸化物531cとして、 $I_n : Ga : Zn = 1 : 3 : 4$ [原子数比]、 $I_n : Ga : Zn = 4 : 2 : 3$ [原子数比]、 $Ga : Zn = 2 : 1$ [原子数比]、または $Ga : Zn = 2 : 5$ [原子数比]の金属酸化物を用いればよい。また、金属酸化物531cを積層構造とする場合の具体例として、 $I_n : Ga : Zn = 4 : 2 : 3$ [原子数比]と、 $Ga : Zn = 2 : 1$ [原子数比]との積層構造、 $I_n : Ga : Zn = 4 : 2 : 3$ [原子数比]と、 $Ga : Zn = 2 : 5$ [原子数比]との積層構造、 $I_n : Ga : Zn = 4 : 2 : 3$ [原子数比]と、酸化ガリウムとの積層構造等が挙げられる。

[0419]

このとき、キャリアの主たる経路は金属酸化物531bとなる。金属酸化物531a、金属酸化物531cを上述の構成とすることで、金属酸化物531aと金属酸化物531bとの界面、および金属酸化物531bと金属酸化物531cとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ500は高いオン電流、および高い周波数特性を得ることができる。なお、金属酸化物531cを積層構造とした場合、上述の金属酸化物531bと、金属酸化物531cとの界面における欠陥準位密度を低くする効果に加え、金属酸化物531cが有する構成元素が、絶縁体550側に拡散することを抑制することが期待される。より具体的には、金属酸化物531cを積層構造とし、積層構造の上方に I_n を含まない酸化物を位置させるため、絶縁体550側に拡散しうる I_n を抑制することができる。絶縁体550は、ゲート絶縁体として機能するため、 I_n が拡散した場合、トランジスタの特性不良となる。したがって、金属酸化物531cを積層構造とすることで、信頼性の高い表示装置を提供することが可能となる。

[0420]

金属酸化物531b上には、ソース電極、およびドレイン電極として機能する導電体542（導電体542a、および導電体542b）が設けられる。導電体542として、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。

[0421]

金属酸化物531と接するように上記導電体542を設けることで、金属酸化物531の導電体542近傍において、酸素濃度が低減する場合がある。また、金属酸化物531の導電体542近傍

において、導電体 5 4 2 に含まれる金属と、金属酸化物 5 3 1 の成分とを含む金属化合物層が形成される場合がある。このような場合、金属酸化物 5 3 1 の導電体 5 4 2 近傍の領域において、キャリア濃度が増加し、当該領域は、低抵抗領域となる。

[0 4 2 2]

ここで、導電体 5 4 2 a と導電体 5 4 2 b の間の領域は、絶縁体 5 8 0 の開口に重畳して形成される。これにより、導電体 5 4 2 a と導電体 5 4 2 b の間に導電体 5 6 0 を自己整合的に配置することができる。

[0 4 2 3]

絶縁体 5 5 0 は、ゲート絶縁体として機能する。絶縁体 5 5 0 は、金属酸化物 5 3 1 c の上面に接して配置することが好ましい。絶縁体 5 5 0 は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。

[0 4 2 4]

絶縁体 5 5 0 は、絶縁体 5 2 4 と同様に、絶縁体 5 5 0 中の水または水素等の不純物濃度が低減されていることが好ましい。絶縁体 5 5 0 の膜厚は、1 nm 以上 2 0 nm 以下とするのが好ましい。

[0 4 2 5]

絶縁体 5 5 0 と導電体 5 6 0 との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体 5 5 0 から導電体 5 6 0 への酸素拡散を抑制することが好ましい。これにより、絶縁体 5 5 0 の酸素による導電体 5 6 0 の酸化を抑制することができる。

[0 4 2 6]

当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体 5 5 0 に酸化シリコンまたは酸化窒化シリコン等を用いる場合、当該金属酸化物は、比誘電率が高い *high-k* 材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体 5 5 0 と当該金属酸化物との積層構造とすることで、熱に対して安定、且つ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚 (EOT) の薄膜化が可能となる。

[0 4 2 7]

具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウム等から選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物 (ハフニウムアルミネート) 等を用いることが好ましい。

[0 4 2 8]

導電体 5 6 0 は、図 3 6 では 2 層構造として示しているが、単層構造でもよいし、3 層以上の積層構造であってもよい。

[0 4 2 9]

導電体 5 6 0 a は、上述の、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子 (N_2O 、 NO 、 NO_2 等)、銅原子等の不純物の拡散を抑制する機能を有する導電体を用いること

が好ましい。または、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。

[0430]

導電体560aが酸素の拡散を抑制する機能を持つことにより、絶縁体550に含まれる酸素により、導電体560bが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料として、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウム等を用いることが好ましい。

[0431]

導電体560bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体560は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体560bは積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層構造としてもよい。

[0432]

図36Aおよび図36Cに示すように、金属酸化物531bの導電体542と重ならない領域、言い換えると、金属酸化物531のチャンネル形成領域において、金属酸化物531の側面が導電体560で覆うように配置されている。これにより、第1のゲート電極としての機能する導電体560の電界を、金属酸化物531の側面に作用させやすくなる。よって、トランジスタ500のオン電流を増大させ、周波数特性を向上させることができる。

[0433]

絶縁体554は、絶縁体514等と同様に、水または水素等の不純物が、絶縁体580側からトランジスタ500に混入することを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体554は、絶縁体524より水素透過性が低いことが好ましい。さらに、図36Bおよび図36Cに示すように、絶縁体554は、金属酸化物531cの側面、導電体542aの上面と側面、導電体542bの上面と側面、金属酸化物531aおよび金属酸化物531bの側面、並びに絶縁体524の上面に接することが好ましい。このような構成にすることで、絶縁体580に含まれる水素が、導電体542a、導電体542b、金属酸化物531a、金属酸化物531bおよび絶縁体524の上面または側面から金属酸化物531に侵入することを抑制できる。

[0434]

さらに、絶縁体554は、酸素（例えば、酸素原子、酸素分子等の少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体554は、絶縁体580または絶縁体524より酸素透過性が低いことが好ましい。

[0435]

絶縁体554は、スパッタリング法を用いて成膜されることが好ましい。絶縁体554を、酸素を含む雰囲気中でスパッタリング法を用いて成膜することで、絶縁体524の絶縁体554と接する領域近傍に酸素を添加することができる。これにより、当該領域から、絶縁体524を介して金属酸化物531中に酸素を供給することができる。ここで、絶縁体554が、上方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物531から絶縁体580へ拡散することを防ぐことができる。また、絶縁体522が、下方への酸素の拡散を抑制する機能を有することで、酸素が金属酸化物531から基板側へ拡散することを防ぐことができる。このようにして、金属酸化物53

1のチャネル形成領域に酸素が供給される。これにより、金属酸化物531の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。

[0436]

絶縁体554として、例えば、アルミニウムおよびハフニウム的一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウム的一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）等を用いることが好ましい。

[0437]

水素に対してバリア性を有する絶縁体554によって、絶縁体524、絶縁体550、および金属酸化物531が覆うことで、絶縁体580は、絶縁体554によって、絶縁体524、金属酸化物531、および絶縁体550と隔離されている。これにより、トランジスタ500の外方から水素等の不純物が浸入することを抑制できるため、トランジスタ500に良好な電気特性および信頼性を与えることができる。

[0438]

絶縁体580は、絶縁体554を介して、絶縁体524、金属酸化物531、および導電体542上に設けられる。例えば、絶縁体580として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコン等を有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコン等の材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。

[0439]

絶縁体580中の水または水素等の不純物濃度が低減されていることが好ましい。また、絶縁体580の上面は、平坦化されていてもよい。

[0440]

絶縁体574は、絶縁体514等と同様に、水または水素等の不純物が、上方から絶縁体580に混入することを抑制するバリア絶縁膜として機能することが好ましい。絶縁体574として、例えば、絶縁体514、絶縁体554等に用いることができる絶縁体を用いればよい。

[0441]

絶縁体574の上に、層間膜として機能する絶縁体581を設けることが好ましい。絶縁体581は、絶縁体524等と同様に、膜中の水または水素等の不純物濃度が低減されていることが好ましい。

[0442]

絶縁体581、絶縁体574、絶縁体580、および絶縁体554に形成された開口に、導電体545aおよび導電体545bを配置する。導電体545aおよび導電体545bは、導電体560を挟んで対向して設ける。なお、導電体545aおよび導電体545bの上面の高さは、絶縁体581の上面と、同一平面上としてもよい。

[0443]

なお、絶縁体581、絶縁体574、絶縁体580、および絶縁体554の開口の内壁に接して、絶縁体541aが設けられ、その側面に接して導電体545aの第1の導電体が形成されている。

当該開口の底部の少なくとも一部には導電体 5 4 2 a が位置しており、導電体 5 4 5 a が導電体 5 4 2 a と接する。同様に、絶縁体 5 8 1、絶縁体 5 7 4、絶縁体 5 8 0、および絶縁体 5 5 4 の開口の内壁に接して、絶縁体 5 4 1 b が設けられ、その側面に接して導電体 5 4 5 b の第 1 の導電体が形成されている。当該開口の底部の少なくとも一部には導電体 5 4 2 b が位置しており、導電体 5 4 5 b が導電体 5 4 2 b と接する。

[0 4 4 4]

導電体 5 4 5 a および導電体 5 4 5 b は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体 5 4 5 a および導電体 5 4 5 b は積層構造としてもよい。

[0 4 4 5]

導電体 5 4 5 を積層構造とする場合、金属酸化物 5 3 1 a、金属酸化物 5 3 1 b、導電体 5 4 2、絶縁体 5 5 4、絶縁体 5 8 0、絶縁体 5 7 4、絶縁体 5 8 1 と接する導電体には、上述の、水または水素等の不純物の拡散を抑制する機能を有する導電体を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、または酸化ルテニウム等を用いることが好ましい。また、水または水素等の不純物の拡散を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体 5 8 0 に添加された酸素が導電体 5 4 5 a および導電体 5 4 5 b に吸収されることを抑制できる。また、絶縁体 5 8 1 より上層から水または水素等の不純物が、導電体 5 4 5 a および導電体 5 4 5 b を通じて金属酸化物 5 3 1 に混入することを抑制できる。

[0 4 4 6]

絶縁体 5 4 1 a および絶縁体 5 4 1 b として、例えば、絶縁体 5 5 4 等に用いることができる絶縁体を用いればよい。絶縁体 5 4 1 a および絶縁体 5 4 1 b は、絶縁体 5 5 4 に接して設けられるため、絶縁体 5 8 0 等から水または水素等の不純物が、導電体 5 4 5 a および導電体 5 4 5 b を通じて金属酸化物 5 3 1 に混入することを抑制できる。また、絶縁体 5 8 0 に含まれる酸素が導電体 5 4 5 a および導電体 5 4 5 b に吸収されることを抑制できる。

[0 4 4 7]

図示しないが、導電体 5 4 5 a の上面、および導電体 5 4 5 b の上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタンまたは窒化チタンと上記導電性材料との積層としてもよい。当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。

[0 4 4 8]

<トランジスタの構成材料>

トランジスタに用いることができる構成材料について説明する。

[0 4 4 9]

[基板]

トランジスタ 5 0 0 を形成する基板として、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板として、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板等）、樹脂基板等がある。また、半導体基板として、例えば、シリコン、ゲルマニウム等の半導体基板、または炭化シリコン、シリコンゲルマニウ

ム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板等がある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、SOI (Silicon On Insulator) 基板等がある。導電体基板として、黒鉛基板、金属基板、合金基板、導電性樹脂基板等がある。または、金属の窒化物を有する基板、金属の酸化物を有する基板等がある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板等がある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子として、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子等がある。

[0450]

[絶縁体]

絶縁体として、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物等がある。

[0451]

例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流等の問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、high-k材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。

[0452]

比誘電率の高い絶縁体として、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物等がある。

[0453]

比誘電率が低い絶縁体として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂等がある。

[0454]

酸化物半導体を用いたトランジスタは、水素等の不純物および酸素の透過を抑制する機能を有する絶縁体（絶縁体514、絶縁体522、絶縁体554、および絶縁体574等）で囲うことによって、トランジスタの電気特性を安定にすることができる。水素等の不純物および酸素の透過を抑制する機能を有する絶縁体として、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素等の不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、または酸化タンタル等の金属酸化物、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコンまたは窒化シリコン等の金属窒化物を用いることができる。

[0455]

ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを金属酸化物 5 3 1 と接する構造とすることで、金属酸化物 5 3 1 が有する酸素欠損を補償することができる。

[0456]

[導電体]

導電体として、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタン等から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物等を用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイド等のシリサイドを用いてもよい。

[0457]

上記の材料で形成される導電体を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。

[0458]

なお、トランジスタのチャネル形成領域に金属酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。

[0459]

特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタル等の窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体等から混入する水素を捕獲することができる場合がある。

[0460]

本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせる実施することができる。

[0461]

本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせる用いることができる。

[0462]

(実施の形態8)

本実施の形態では、上記の実施の形態で説明したOSトランジスタに用いることができる金属酸化物（以下、酸化物半導体ともいう。）について説明する。

[0463]

<結晶構造の分類>

まず、酸化物半導体における、結晶構造の分類について、図37Aを用いて説明を行う。図37Aは、酸化物半導体、代表的にはIGZO（Inと、Gaと、Znと、を含む金属酸化物）の結晶構造の分類を説明する図である。

[0464]

図37Aに示すように、酸化物半導体は、大きく分けて「Amorphous（無定形）」と、「Crystalline（結晶性）」と、「Crystal（結晶）」と、に分類される。また、「Amorphous」の中には、completely amorphousが含まれる。また、「Crystalline」の中には、CAAC（c-axis-aligned crystalline）、nc（nanocrystalline）、及びCAC（cloud-aligned composite）が含まれる（excluding single crystal and poly crystal）。なお、「Crystalline」の分類には、single crystal、poly crystal、及びcompletely amorphousは除かれる。また、「Crystal」の中には、single crystal、及びpoly crystalが含まれる。

[0465]

なお、図37Aに示す太枠内の構造は、「Amorphous（無定形）」と、「Crystal（結晶）」との間の中間状態であり、新しい境界領域（New crystalline phase）に属する構造である。すなわち、当該構造は、「Crystal（結晶）」もしくはエネルギー的に不安定な「Amorphous（無定形）」とは全く異なる構造と言い換えることができる。

[0466]

なお、膜または基板の結晶構造は、X線回折（XRD：X-Ray Diffraction）スペクトルを用いて評価することができる。ここで、「Crystalline」に分類されるCAAC-IGZO膜のGIXD（Grazing-Incidence XRD）測定で得られるXRDスペクトルを図37Bに示す。なお、GIXD法は、薄膜法またはSeemann-Bohlin法ともいう。以降、図37Bに示すGIXD測定で得られるXRDスペクトルを、単にXRDスペクトルと記す。なお、図37Bに示すCAAC-IGZO膜の組成は、In：Ga：Zn＝4：2：3〔原子数比〕近傍である。また、図37Bに示すCAAC-IGZO膜の厚さは、50

0 nmである。

[0467]

図37Bに示すように、CAAC-IGZO膜のXRDスペクトルでは、明確な結晶性を示すピークが検出される。具体的には、CAAC-IGZO膜のXRDスペクトルでは、 $2\theta = 31^\circ$ 近傍に、c軸配向を示すピークが検出される。なお、図37Bに示すように、 $2\theta = 31^\circ$ 近傍のピークは、ピーク強度 (Intensity) が検出された角度を軸に左右非対称である。

[0468]

膜または基板の結晶構造は、極微電子線回折法 (NBED: Nano Beam Electron Diffraction) によって観察される回折パターン (極微電子線回折パターンともいう。) にて評価することができる。CAAC-IGZO膜の回折パターンを、図37Cに示す。図37Cは、電子線を基板に対して平行に入射するNBEDによって観察される回折パターンである。なお、図37Cに示すCAAC-IGZO膜の組成は、In:Ga:Zn=4:2:3 [原子数比] 近傍である。また、極微電子線回折法では、プローブ径を1 nmとして電子線回折が行われる。

[0469]

図37Cに示すように、CAAC-IGZO膜の回折パターンでは、c軸配向を示す複数のスポットが観察される。

[0470]

[酸化物半導体の構造]

なお、酸化物半導体は、結晶構造に着目した場合、図37Aとは異なる分類となる場合がある。例えば、酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体として、例えば、上述のCAAC-OS、及びnc-OSがある。また、非単結晶酸化物半導体には、多結晶酸化物半導体、擬似非晶質酸化物半導体 (a-like OS: amorphous-like oxide semiconductor)、非晶質酸化物半導体、等が含まれる。

[0471]

ここで、上述のCAAC-OS、nc-OS、及びa-like OSの詳細について、説明を行う。

[0472]

[CAAC-OS]

CAAC-OSは、複数の結晶領域を有し、当該複数の結晶領域はc軸が特定の方向に配向している酸化物半導体である。なお、特定の方向とは、CAAC-OS膜の厚さ方向、CAAC-OS膜の被形成面の法線方向、またはCAAC-OS膜の表面の法線方向である。また、結晶領域とは、原子配列に周期性を有する領域である。なお、原子配列を格子配列とみなすと、結晶領域とは、格子配列の揃った領域でもある。さらに、CAAC-OSは、a-b面方向において複数の結晶領域が連結する領域を有し、当該領域は歪みを有する場合がある。なお、歪みとは、複数の結晶領域が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。つまり、CAAC-OSは、c軸配向し、a-b面方向には明らかな配向をしていない酸化物半導体である。

[0473]

なお、上記複数の結晶領域のそれぞれは、1つまたは複数の微小な結晶 (最大径が10 nm未満で

ある結晶)で構成される。結晶領域が1つの微小な結晶で構成されている場合、当該結晶領域の最大径は10nm未満となる。また、結晶領域が多数の微小な結晶で構成されている場合、当該結晶領域の大きさは、数十nm程度となる場合がある。

[0474]

In-M-Zn酸化物(元素Mは、アルミニウム、ガリウム、イットリウム、スズ、チタン等から選ばれた一種、または複数種)において、CAAC-OSは、インジウム(In)、及び酸素を有する層(以下、In層)と、元素M、亜鉛(Zn)、及び酸素を有する層(以下、(M, Zn)層)とが積層した、層状の結晶構造(層状構造ともいう)を有する傾向がある。なお、インジウムと元素Mは、互いに置換可能である。よって、(M, Zn)層にはインジウムが含まれる場合がある。また、In層には元素Mが含まれる場合がある。なお、In層にはZnが含まれる場合もある。当該層状構造は、例えば、高分解能TEM像において、格子像として観察される。

[0475]

CAAC-OS膜に対し、例えば、XRD装置を用いて構造解析を行うと、 $\theta/2\theta$ スキャンを用いたOut-of-plane XRD測定では、c軸配向を示すピークが $2\theta = 31^\circ$ またはその近傍に検出される。なお、c軸配向を示すピークの位置(2θ の値)は、CAAC-OSを構成する金属元素の種類、組成等により変動する場合がある。

[0476]

例えば、CAAC-OS膜の電子線回折パターンにおいて、複数の輝点(スポット)が観測される。なお、あるスポットと別のスポットとは、試料を透過した入射電子線のスポット(ダイレクトスポットともいう。)を対称中心として、点対称の位置に観測される。

[0477]

上記特定の方向から結晶領域を観察した場合、当該結晶領域内の格子配列は、六方格子を基本とするが、単位格子は正六角形とは限らず、非正六角形である場合がある。また、上記歪みにおいて、五角形、七角形等の格子配列を有する場合がある。なお、CAAC-OSにおいて、歪み近傍においても、明確な結晶粒界(グレインバウンダリー)を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、CAAC-OSが、a-b面方向において酸素原子の配列が稠密でないこと、金属原子が置換することで原子間の結合距離が変化すること、などによって、歪みを許容することができるためと考えられる。

[0478]

なお、明確な結晶粒界が確認される結晶構造は、いわゆる多結晶(polycrystal)と呼ばれる。結晶粒界は、再結合中心となり、キャリアが捕獲されトランジスタのオン電流の低下、電界効果移動度の低下等を引き起こす可能性が高い。よって、明確な結晶粒界が確認されないCAAC-OSは、トランジスタの半導体層に好適な結晶構造を有する結晶性の酸化物の一つである。なお、CAAC-OSを構成するには、Znを有する構成が好ましい。例えば、In-Zn酸化物、及びIn-Ga-Zn酸化物は、In酸化物よりも結晶粒界の発生を抑制できるため好適である。

[0479]

CAAC-OSは、結晶性が高く、明確な結晶粒界が確認されない酸化物半導体である。よって、CAAC-OSは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、酸化物半導体の結晶性は不純物の混入および/または欠陥の生成等によって低下する場合があるため、CAAC-OSは不純物および欠陥(酸素欠損等)の少ない酸化物半導体ともいえる。従って、CA

AC-O-Sを有する酸化物半導体は、物理的性質が安定する。そのため、CAAC-O-Sを有する酸化物半導体は熱に強く、信頼性が高い。また、CAAC-O-Sは、製造工程における高い温度（所謂サーマルバジェット）に対しても安定である。したがって、OSトランジスタにCAAC-O-Sを用いると、製造工程の自由度を広げることが可能となる。

[0480]

[nc-O-S]

nc-O-Sは、微小な領域（例えば、1 nm以上10 nm以下の領域、特に1 nm以上3 nm以下の領域）において原子配列に周期性を有する。別言すると、nc-O-Sは、微小な結晶を有する。なお、当該微小な結晶の大きさは、例えば、1 nm以上10 nm以下、特に1 nm以上3 nm以下であることから、当該微小な結晶をナノ結晶ともいう。また、nc-O-Sは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc-O-Sは、分析方法によっては、a-like OSおよび非晶質酸化物半導体と区別が付かない場合がある。例えば、nc-O-S膜に対し、XRD装置を用いて構造解析を行うと、 $\theta/2\theta$ スキャンを用いたOut-of-plane XRD測定では、結晶性を示すピークが検出されない。また、nc-O-S膜に対し、ナノ結晶よりも大きいプローブ径（例えば50 nm以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、nc-O-S膜に対し、ナノ結晶の大きさと近いナノ結晶より小さいプローブ径（例えば1 nm以上30 nm以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、ダイレクトスポットを中心とするリング状の領域内に複数のスポットが観測される電子線回折パターンが取得される場合がある。

[0481]

[a-like OS]

a-like OSは、nc-O-Sと非晶質酸化物半導体との間の構造を有する酸化物半導体である。a-like OSは、鬆または低密度領域を有する。即ち、a-like OSは、nc-O-S及びCAAC-O-Sと比べて、結晶性が低い。また、a-like OSは、nc-O-S及びCAAC-O-Sと比べて、膜中の水素濃度が高い。

[0482]

[酸化物半導体の構成]

次に、上述のCAC-O-Sの詳細について、説明を行う。なお、CAC-O-Sは材料構成に関する。

[0483]

[CAC-O-S]

CAC-O-Sとは、例えば、金属酸化物を構成する元素が、0.5 nm以上10 nm以下、好ましくは、1 nm以上3 nm以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つまたは複数の金属元素が偏在し、該金属元素を有する領域が、0.5 nm以上10 nm以下、好ましくは、1 nm以上3 nm以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。

[0484]

さらに、CAC-O-Sとは、第1の領域と、第2の領域と、に材料が分離することでモザイク状となり、当該第1の領域が、膜中に分布した構成（以下、クラウド状ともいう。）である。つまり、CAC-O-Sは、当該第1の領域と、当該第2の領域とが、混合している構成を有する複合金属酸

化物である。

[0485]

ここで、 In-Ga-Zn 酸化物における CAC-OS を構成する金属元素に対する In 、 Ga 、及び Zn の原子数比のそれぞれを、 $[\text{In}]$ 、 $[\text{Ga}]$ 、及び $[\text{Zn}]$ と表記する。例えば、 In-Ga-Zn 酸化物における CAC-OS において、第1の領域は、 $[\text{In}]$ が、 CAC-OS 膜の組成における $[\text{In}]$ よりも大きい領域である。また、第2の領域は、 $[\text{Ga}]$ が、 CAC-OS 膜の組成における $[\text{Ga}]$ よりも大きい領域である。または、例えば、第1の領域は、 $[\text{In}]$ が、第2の領域における $[\text{In}]$ よりも大きく、且つ、 $[\text{Ga}]$ が、第2の領域における $[\text{Ga}]$ よりも小さい領域である。また、第2の領域は、 $[\text{Ga}]$ が、第1の領域における $[\text{Ga}]$ よりも大きく、且つ、 $[\text{In}]$ が、第1の領域における $[\text{In}]$ よりも小さい領域である。

[0486]

具体的には、上記第1の領域は、インジウム酸化物、インジウム亜鉛酸化物等が主成分である領域である。また、上記第2の領域は、ガリウム酸化物、ガリウム亜鉛酸化物等が主成分である領域である。つまり、上記第1の領域を、 In を主成分とする領域と言い換えることができる。また、上記第2の領域を、 Ga を主成分とする領域と言い換えることができる。

[0487]

なお、上記第1の領域と、上記第2の領域とは、明確な境界が観察できない場合がある。

[0488]

例えば、 In-Ga-Zn 酸化物における CAC-OS では、エネルギー分散型X線分光法（EDX: Energy Dispersive X-ray spectroscopy）を用いて取得したEDXマッピングにより、 In を主成分とする領域（第1の領域）と、 Ga を主成分とする領域（第2の領域）とが、偏在し、混合している構造を有することが確認できる。

[0489]

CAC-OS をトランジスタに用いる場合、第1の領域に起因する導電性と、第2の領域に起因する絶縁性とが、相補的に作用することにより、スイッチングさせる機能（ On/Off させる機能）を CAC-OS に付与することができる。つまり、 CAC-OS とは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。導電性の機能と絶縁性の機能とを分離させることで、双方の機能を最大限に高めることができる。よって、 CAC-OS をトランジスタに用いることで、高いオン電流（ I_{on} ）、高い電界効果移動度（ μ ）、及び良好なスイッチング動作を実現することができる。

[0490]

酸化物半導体は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、*a-like* OS、 CAC-OS 、*nc-OS*、 CAAC-OS のうち、二種以上を有していてもよい。

[0491]

<酸化物半導体を有するトランジスタ>

続いて、上記酸化物半導体をトランジスタに用いる場合について説明する。

[0492]

上記酸化物半導体をトランジスタに用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。

[0493]

トランジスタには、キャリア濃度の低い酸化物半導体を用いることが好ましい。例えば、酸化物半導体のキャリア濃度は $1 \times 10^{17} \text{ cm}^{-3}$ 以下、好ましくは $1 \times 10^{15} \text{ cm}^{-3}$ 以下、さらに好ましくは $1 \times 10^{13} \text{ cm}^{-3}$ 以下、より好ましくは $1 \times 10^{11} \text{ cm}^{-3}$ 以下、さらに好ましくは $1 \times 10^{10} \text{ cm}^{-3}$ 未満であり、 $1 \times 10^{-9} \text{ cm}^{-3}$ 以上である。なお、酸化物半導体のキャリア濃度を低くする場合においては、酸化物半導体中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。なお、キャリア濃度の低い酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ場合がある。

[0494]

高純度真性または実質的に高純度真性である酸化物半導体は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。

[0495]

酸化物半導体のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体にチャネル形成領域が形成されるトランジスタは、電気特性が不安定となる場合がある。

[0496]

従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物は、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。

[0497]

<不純物>

ここで、酸化物半導体中における各不純物の影響について説明する。

[0498]

酸化物半導体において、第14族元素の一つであるシリコンおよび／または炭素が含まれると、酸化物半導体において欠陥準位が形成される。このため、酸化物半導体におけるシリコンおよび炭素の濃度と、酸化物半導体との界面近傍のシリコンおよび炭素の濃度（SIMSにより得られる濃度）を、 $2 \times 10^{18} \text{ atoms/cm}^3$ 以下、好ましくは $2 \times 10^{17} \text{ atoms/cm}^3$ 以下とする。

[0499]

酸化物半導体にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、SIMSにより得られる酸化物半導体中のアルカリ金属またはアルカリ土類金属の濃度を、 $1 \times 10^{18} \text{ atoms/cm}^3$ 以下、好ましくは $2 \times 10^{16} \text{ atoms/cm}^3$ 以下にする。

[0500]

酸化物半導体において、窒素が含まれると、キャリアである電子が生じ、キャリア濃度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を半導体を用いたトランジスタはノーマリーオン特性となりやすい。または、酸化物半導体において、窒素が含まれると、トラップ準位が形成される場合がある。この結果、トランジスタの電気特性が不安定となる場合がある。この

ため、SIMSにより得られる酸化物半導体中の窒素濃度を、 $5 \times 10^{19} \text{ atoms/cm}^3$ 未満、好ましくは $5 \times 10^{18} \text{ atoms/cm}^3$ 以下、より好ましくは $1 \times 10^{18} \text{ atoms/cm}^3$ 以下、さらに好ましくは $5 \times 10^{17} \text{ atoms/cm}^3$ 以下にする。

[0501]

酸化物半導体に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、SIMSにより得られる水素濃度を、 $1 \times 10^{20} \text{ atoms/cm}^3$ 未満、好ましくは $1 \times 10^{19} \text{ atoms/cm}^3$ 未満、より好ましくは $5 \times 10^{18} \text{ atoms/cm}^3$ 未満、さらに好ましくは $1 \times 10^{18} \text{ atoms/cm}^3$ 未満にする。

[0502]

不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。

[0503]

本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせる用いることができる。

[0504]

(実施の形態9)

本実施の形態では、本発明の一態様に係る半導体装置を適用可能な電子機器について説明する。

[0505]

本発明の一態様に係る半導体装置を、電子機器の表示部に適用することができる。したがって、表示品位の高い電子機器を実現できる。または、極めて高精細な電子機器を実現できる。または、信頼性の高い電子機器を実現できる。

[0506]

本発明の一態様に係る半導体装置などを用いた電子機器として、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、DVD (Digital Versatile Disc) などの記録媒体に記憶された静止画又は動画を再生する画像再生装置、ポータブルCDプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、自動車電話、携帯電話、携帯情報端末、タブレット型端末、携帯型ゲーム機、パチンコ機などの固定式ゲーム機、電卓、電子手帳、電子書籍端末、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、DNA保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の医療機器などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化とスマートグリッドのための蓄電装置等の産業機器が挙げられる。また、燃料を用いたエンジン、または蓄電体からの電力を用いた電動機により推進する移動体なども、電子機器

の範疇に含まれる場合がある。上記移動体として、例えば、電気自動車（EV）、内燃機関と電動機を併せ持ったハイブリッド車（HV）、プラグインハイブリッド車（PHV）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機、惑星探査機、宇宙船などが挙げられる。

[0507]

本発明の一態様に係る電子機器は、二次電池（バッテリー）を有していてもよく、非接触電力伝送を用いて、二次電池を充電することができると好ましい。

[0508]

二次電池としては、例えば、リチウムイオン二次電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などが挙げられる。

[0509]

本発明の一態様に係る電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像および情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。

[0510]

本発明の一態様に係る電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、にoinまたは赤外線を測定する機能を含むもの）を有していてもよい。

[0511]

本発明の一態様に係る電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。

[0512]

さらに、複数の表示部を有する電子機器においては、表示部の一部を主として画像情報を表示し、別の一部を主として文字情報を表示する機能、または複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能等を有することができる。さらに、受像部を有する電子機器においては、静止画または動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部または電子機器に内蔵）に保存する機能、撮影した画像を表示部に表示する機能等を有することができる。なお、本発明の一態様の電子機器が有する機能はこれらに限定されず、様々な機能を有することができる。

[0513]

本発明の一態様に係る半導体装置は、高精細な画像を表示することができる。そのため、特に携帯型の電子機器、装着型の電子機器（ウェアラブル機器）、及び電子書籍端末などに好適に用いることができる。例えば、VR機器またはAR機器などのXR機器に好適に用いることができる。

[0514]

図38Aは、ファインダー8100を取り付けた状態のカメラ8000の外観を示す図である。

[0515]

カメラ8000は、筐体8001、表示部8002、操作ボタン8003、シャッターボタン80

04等を有する。またカメラ8000には、着脱可能なレンズ8006が取り付けられている。なお、カメラ8000は、レンズ8006と筐体とが一体となってもよい。

[0516]

カメラ8000は、シャッターボタン8004を押す、またはタッチパネルとして機能する表示部8002をタッチすることにより撮像することができる。

[0517]

筐体8001は、電極を有するマウントを有し、ファインダー8100のほか、ストロボ装置等を接続することができる。

[0518]

ファインダー8100は、筐体8101、表示部8102、ボタン8103等を有する。

[0519]

筐体8101は、カメラ8000のマウントと係合するマウントにより、カメラ8000に取り付けられている。ファインダー8100はカメラ8000から受信した映像等を表示部8102に表示させることができる。

[0520]

ボタン8103は、電源ボタン等としての機能を有する。

[0521]

カメラ8000の表示部8002、及びファインダー8100の表示部8102に、本発明の一態様に係る半導体装置を適用できる。なお、ファインダー8100は、カメラ8000に内蔵されていてもよい。

[0522]

図38Bは、ヘッドマウントディスプレイ8200の外観を示す図である。

[0523]

ヘッドマウントディスプレイ8200は、装着部8201、レンズ8202、本体8203、表示部8204、ケーブル8205等を有している。また装着部8201には、バッテリー8206が内蔵されている。なお、バッテリー8206については、ヘッドマウントディスプレイ8200に内蔵せず、外付けの構成としてもよい。

[0524]

ケーブル8205は、バッテリー8206から本体8203に電力を供給する。本体8203は無線受信機等を備え、受信した映像情報を表示部8204に表示させることができる。また、本体8203はカメラを備え、レンズ8202を介して使用者の眼球またはまぶたの動きの情報を入力手段として用いることができる。なお、本発明の一態様の半導体装置を、上記カメラに適用してもよい。すなわち、本発明の一態様は、装着部、レンズ、本体、またはケーブルの少なくとも一を有し、レンズ8202を介して、使用者の情報を取得する機能を備える電子機器である。

[0525]

また、装着部8201には、使用者に触れる位置に、使用者の眼球の動きに伴って流れる電流を検知可能な複数の電極が設けられ、視線を認識する機能を有していてもよい。また、当該電極に流れる電流により、使用者の脈拍をモニタする機能を有していてもよい。また、装着部8201には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使用者の生体情報を表示部8204に表示する機能、使用者の頭部の動きに合わせて表示部8204に表示する映像を

変化させる機能などを有していてもよい。

[0526]

表示部8204に、本発明の一態様に係る半導体装置を適用できる。

[0527]

図38C乃至図38Eは、ヘッドマウントディスプレイ8300の外観を示す図である。ヘッドマウントディスプレイ8300は、筐体8301と、表示部8302と、バンド状の固定具8304と、一对のレンズ8305と、を有する。

[0528]

使用者は、レンズ8305を通して、表示部8302の表示を視認することができる。なお、表示部8302を湾曲して配置させると、使用者が高い臨場感を感じることができるため好ましい。また、表示部8302の異なる領域に表示された別の画像を、レンズ8305を通して視認することで、視差を用いた3次元表示等を行うこともできる。なお、表示部8302を1つ設ける構成に限られず、表示部8302を2つ設け、使用者の片方の目につき1つの表示部を配置してもよい。

[0529]

表示部8302に、本発明の一態様に係る半導体装置を適用できる。本発明の一態様に係る半導体装置は、極めて高い精細度を実現することも可能である。例えば、図38Eのようにレンズ8305を用いて表示を拡大して視認される場合でも、使用者に画素が視認されにくい。つまり、表示部8302を用いて、使用者に現実感の高い映像を視認させることができる。

[0530]

図38Fは、ゴーグル型のヘッドマウントディスプレイ8400の外観を示す図である。ヘッドマウントディスプレイ8400は、一对の筐体8401と、装着部8402と、緩衝部材8403と、を有する。一对の筐体8401内には、それぞれ、表示部8404及びレンズ8405が設けられる。一对の表示部8404に互いに異なる画像を表示させることで、視差を用いた3次元表示を行うことができる。

[0531]

使用者は、レンズ8405を通して表示部8404を視認することができる。レンズ8405はピント調整機構を有し、使用者の視力に応じて位置を調整することができる。表示部8404は、正方形または横長の長方形であることが好ましい。これにより、臨場感を高めることができる。

[0532]

装着部8402は、使用者の顔のサイズに応じて調整でき、かつ、ずれ落ちることのないよう、可塑性及び弾性を有することが好ましい。また、装着部8402の一部は、骨伝導イヤフォンとして機能する振動機構を有していることが好ましい。これにより、別途イヤフォン、スピーカなどの音響機器を必要とせず、装着しただけで映像と音声を楽しむことができる。なお、筐体8401内に、無線通信により音声データを出力する機能を有していてもよい。

[0533]

装着部8402と緩衝部材8403は、使用者の顔（額、頬など）に接触する部分である。緩衝部材8403が使用者の顔と密着することにより、光漏れを防ぐことができ、より没入感を高めることができる。緩衝部材8403は、使用者がヘッドマウントディスプレイ8400を装着した際に使用者の顔に密着するよう、柔らかな素材を用いることが好ましい。例えばゴム、シリコーンゴム、ウレタン、スポンジなどの素材を用いることができる。また、スポンジ等の表面を布、革（天然皮

革または合成皮革)、などで覆ったものを用いると、使用者の顔と緩衝部材 8 4 0 3 との間に隙間が生じにくく光漏れを好適に防ぐことができる。また、このような素材を用いると、肌触りが良いことに加え、寒い季節などに装着した際に、使用者に冷たさを感じさせないため好ましい。緩衝部材 8 4 0 3 または装着部 8 4 0 2 などの、使用者の肌に触れる部材は、取り外し可能な構成とすると、クリーニングまたは交換が容易となるため好ましい。

[0 5 3 4]

図 3 9 A にテレビジョン装置の一例を示す。テレビジョン装置 7 1 0 0 は、筐体 7 1 0 1 に表示部 7 0 0 0 が組み込まれている。ここでは、スタンド 7 1 0 3 により筐体 7 1 0 1 を支持した構成を示している。

[0 5 3 5]

表示部 7 0 0 0 に、本発明の一態様の半導体装置を適用することができる。

[0 5 3 6]

図 3 9 A に示すテレビジョン装置 7 1 0 0 の操作は、筐体 7 1 0 1 が備える操作スイッチ、及び、別体のリモコン操作機 7 1 1 1 により行うことができる。または、表示部 7 0 0 0 にタッチセンサを備えていてもよく、指等で表示部 7 0 0 0 に触れることでテレビジョン装置 7 1 0 0 を操作してもよい。リモコン操作機 7 1 1 1 は、当該リモコン操作機 7 1 1 1 から出力する情報を表示する表示部を有していてもよい。リモコン操作機 7 1 1 1 が備える操作キーまたはタッチパネルにより、チャンネル及び音量の操作を行うことができ、表示部 7 0 0 0 に表示される映像を操作することができる。

[0 5 3 7]

なお、テレビジョン装置 7 1 0 0 は、受信機及びモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができる。また、モデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

[0 5 3 8]

図 3 9 B に、ノート型パーソナルコンピュータの一例を示す。ノート型パーソナルコンピュータ 7 2 0 0 は、筐体 7 2 1 1、キーボード 7 2 1 2、ポインティングデバイス 7 2 1 3、外部接続ポート 7 2 1 4 等を有する。筐体 7 2 1 1 に、表示部 7 0 0 0 が組み込まれている。

[0 5 3 9]

表示部 7 0 0 0 に、本発明の一態様の半導体装置を適用することができる。

[0 5 4 0]

図 3 9 C 及び図 3 9 D に、デジタルサイネージの一例を示す。

[0 5 4 1]

図 3 9 C に示すデジタルサイネージ 7 3 0 0 は、筐体 7 3 0 1、表示部 7 0 0 0、及びスピーカ 7 3 0 3 等を有する。さらに、LED ランプ、操作キー（電源スイッチ、または操作スイッチを含む）、接続端子、各種センサ、マイク等を有することができる。

[0 5 4 2]

図 3 9 D は円柱状の柱 7 4 0 1 に取り付けられたデジタルサイネージ 7 4 0 0 である。デジタルサイネージ 7 4 0 0 は、柱 7 4 0 1 の曲面に沿って設けられた表示部 7 0 0 0 を有する。

[0 5 4 3]

図39C及び図39Dにおいて、表示部7000に、本発明の一態様の半導体装置を適用することができる。

[0544]

表示部7000が広いほど、一度に提供できる情報量を増やすことができる。また、表示部7000が広いほど、人の目につきやすく、例えば、広告の宣伝効果を高めることができる。

[0545]

表示部7000にタッチパネルを適用することで、表示部7000に画像または動画を表示するだけでなく、使用者が直感的に操作することができ、好ましい。また、路線情報もしくは交通情報などの情報を提供するための用途に用いる場合には、直感的な操作によりユーザビリティを高めることができる。

[0546]

また、図39C及び図39Dに示すように、デジタルサイネージ7300またはデジタルサイネージ7400は、ユーザが所持するスマートフォン等の情報端末機7311または情報端末機7411と無線通信により連携可能であることが好ましい。例えば、表示部7000に表示される広告の情報を、情報端末機7311または情報端末機7411の画面に表示させることができる。また、情報端末機7311または情報端末機7411を操作することで、表示部7000の表示を切り替えることができる。

[0547]

また、デジタルサイネージ7300またはデジタルサイネージ7400に、情報端末機7311または情報端末機7411の画面を操作手段（コントローラ）としたゲームを実行させることもできる。これにより、不特定多数のユーザが同時にゲームに参加し、楽しむことができる。

[0548]

図39Eに示す情報端末7550は、筐体7551、表示部7552、マイク7557、スピーカ部7554、カメラ7553、および操作スイッチ7555などを有する。表示部7552に、本発明の一態様に係る半導体装置を適用できる。また、表示部7552は、タッチパネルとしての機能を有する。また、情報端末7550は、筐体7551の内側にアンテナ、バッテリーなどを備える。情報端末7550は、例えば、スマートフォン、携帯電話、タブレット型情報端末、タブレット型パーソナルコンピュータ、電子書籍端末等として用いることができる。

[0549]

図39Fに腕時計型の情報端末の一例を示す。情報端末7660は、筐体7661、表示部7662、バンド7663、バックル7664、操作スイッチ7665、入出力端子7666などを備える。また、情報端末7660は、筐体7661の内側にアンテナおよびバッテリーなどを備える。情報端末7660は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。

[0550]

また、表示部7662はタッチセンサを備え、指またはスタイラスなどで画面に触れることで操作できる。例えば、表示部7662に表示されたアイコン7667に触れることで、アプリケーションを起動できる。操作スイッチ7665は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、情報端末7660に組み込まれたオペレーティングシステムによ

り、操作スイッチ 7 6 6 5 の機能を設定することもできる。

[0 5 5 1]

また、情報端末 7 6 6 0 は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、情報端末 7 6 6 0 は入出力端子 7 6 6 6 を備え、入出力端子 7 6 6 6 を介して他の情報端末とデータの送受信を行うことができる。また入出力端子 7 6 6 6 を介して充電を行うこともできる。なお、充電動作は入出力端子 7 6 6 6 を介さずに無線給電により行ってもよい。

[0 5 5 2]

本実施の形態に示す構成は、他の実施の形態などに示した構成と適宜組み合わせて用いることができる。

[符号の説明]

[0 5 5 3]

1 0 : 層、1 1 : 撮像部、1 2 : 撮像素素、1 3 : 駆動回路部、1 4 : 駆動回路部、1 5 : 回路部、1 6 : 制御回路部、1 7 : DSP 回路部、1 8 : 記憶回路部、1 9 : マイクロレンズ、2 0 : 層、2 1 : 表示部、2 3 : CPU、2 4 : GPU、2 5 : 記憶回路部、2 9 : 入出力端子部、3 0 : 層、4 0 : 封止基板、6 0 : 層、6 1 : 発光素子

請求の範囲

[請求項 1]

撮像部と、表示部と、を備える半導体装置であって、
前記撮像部は、
マトリクス状に配置された複数の光電変換素子を備え、
前記表示部は、
マトリクス状に配置された複数の表示画素回路と、
マトリクス状に配置された複数の表示素子と、を備え、
前記複数の光電変換素子は第 1 層に設けられ、
前記複数の表示画素回路は前記第 1 層上の第 2 層に設けられ、
前記複数の表示素子は前記第 2 層上の第 3 層に設けられ、
前記複数の表示画素回路の一は、前記複数の表示素子の一と電氣的に接続される半導体装置。

[請求項 2]

請求項 1 において、
前記複数の光電変換素子を用いて撮像データを取得する機能と、
一行毎に全列の前記撮像データを前記表示部に供給する機能と、を備える半導体装置。

[請求項 3]

請求項 2 において、
前記撮像データの電圧を調整して前記表示部に供給する機能を備える半導体装置。

[請求項 4]

請求項 1 乃至請求項 3 のいずれか一項において、
前記表示画素回路は、前記表示素子の発光輝度を制御する機能を備える半導体装置。

[請求項 5]

請求項 1 乃至請求項 4 のいずれか一項において、
前記表示素子は、有機 EL 素子である半導体装置。

[請求項 6]

請求項 1 乃至請求項 5 のいずれか一項において、
前記表示画素回路は、酸化物半導体を有するトランジスタを含む半導体装置。

[請求項 7]

請求項 1 乃至請求項 6 のいずれか一項において、
前記第 1 層と前記第 2 層は、接着層およびバンプを介して接続されている半導体装置。

[請求項 8]

請求項 1 乃至請求項 7 のいずれか一項に記載の半導体装置と、
アンテナ、バッテリー、またはマイクの少なくとも一と、
を備える電子機器。

[請求項 9]

請求項 1 乃至請求項 7 のいずれか一項に記載の半導体装置と、
装着部、レンズ、本体、またはケーブルの少なくとも一を有し、
前記レンズを介して、使用者の情報を取得する機能を備える電子機器。

図1A




図1B





图2






図4A




図4B




図5A




図5B1




図5B2




図5B3




図5B4




図5B5




図5B6




図5B7




図6A




図6B




図6C




図6D




図7A




図7B




図7C




図7D




図8A




図8B




図8C




図8D




図9A




図9B




図9C




図9D




図10




図11A




図11B




図12A




図12B




图13




図14




図15A




図15B




図 16




図17A




図17B




図18




图 19




図20




図21





図22



23





図24



25




図26





図27



28





図 29



30







図31





32




33








36A



36C



36B




図37A

中間状態
新しい境界領域

Amorphous (無定形)	Crystalline (結晶性)	Crystal (結晶)
• completely amorphous	• CAAC • nc • CAC excluding single crystal and poly crystal	• single crystal • poly crystal

図37B







図37C



38A




38B




38C

8300




38D

8300



38E

8300



38F

8400




FIG 39A




FIG 39B




FIG 39C




FIG 39D




FIG 39E





FIG 39F



INTERNATIONAL SEARCH REPORT

International application No.

PCT/IB2022/052185

A. CLASSIFICATION OF SUBJECT MATTER

H01L 31/10(2006.01)i; **G09G 3/20**(2006.01)i; **G09G 3/3225**(2016.01)i; **G09F 9/00**(2006.01)i; **G09F 9/30**(2006.01)i; **H01L 27/00**(2006.01)i; **H01L 21/8234**(2006.01)i; **H01L 27/06**(2006.01)i; **H01L 27/088**(2006.01)i; **H01L 27/146**(2006.01)i; **H01L 27/32**(2006.01)i; **H01L 21/336**(2006.01)i; **H01L 29/786**(2006.01)i; **H05B 33/02**(2006.01)i; **H05B 33/06**(2006.01)i; **H01L 51/50**(2006.01)i

FI: G09G3/20 680H; G09F9/30 349Z; G09F9/30 365; G09F9/30 330; G09F9/30 338; G09F9/00 366Z; G09G3/3225; H05B33/14 A; H05B33/02; H01L27/32; H05B33/06; H01L31/10 G; H01L29/78 618B; H01L29/78 612Z; H01L27/06 102A; H01L27/00 301C; H01L27/088 E; H01L27/088 331E; H01L27/146 D; H01L27/146 A

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L31/10; G09G3/20; G09G3/3225; G09F9/00; G09F9/30; H01L27/00; H01L21/8234; H01L27/06; H01L27/088; H01L27/146; H01L27/32; H01L21/336; H01L29/786; H05B33/02; H05B33/06; H01L51/50

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996
Published unexamined utility model applications of Japan 1971-2022
Registered utility model specifications of Japan 1996-2022
Published registered utility model applications of Japan 1994-2022

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	JP 2008-241827 A (SEIKO EPSON CORP) 09 October 2008 (2008-10-09) paragraphs [0016]-[0041], fig. 1-2	1-5
Y	paragraphs [0016]-[0041], fig. 1-2	6-9
X	JP 2018-190975 A (SEMICONDUCTOR ENERGY LAB CO LTD) 29 November 2018 (2018-11-29) paragraphs [0026]-[0088], [0325]-[0406], fig. 1-7, 23-25	1-2, 4-6
Y	paragraphs [0026]-[0088], [0325]-[0406], fig. 1-7, 23-25	6-9
Y	JP 2021-2034 A (SEMICONDUCTOR ENERGY LAB CO LTD) 07 January 2021 (2021-01-07) paragraphs [0042]-[0093], fig. 1-4	7

☒ Further documents are listed in the continuation of Box C.

☒ See patent family annex.

* Special categories of cited documents:

“A” document defining the general state of the art which is not considered to be of particular relevance

“E” earlier application or patent but published on or after the international filing date

“L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

“O” document referring to an oral disclosure, use, exhibition or other means

“P” document published prior to the international filing date but later than the priority date claimed

“T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

“X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

“Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

“&” document member of the same patent family

Date of the actual completion of the international search

24 May 2022

Date of mailing of the international search report

07 June 2022

Name and mailing address of the ISA/JP

**Japan Patent Office (ISA/JP)
3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915
Japan**

Authorized officer

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/IB2022/052185

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2017-130190 A (SEMICONDUCTOR ENERGY LAB CO LTD) 27 July 2017 (2017-07-27) paragraphs [0111]-[0112], [0405]-[0414], fig. 18, 42	8-9
A	JP 2004-45636 A (SHARP CORP) 12 February 2004 (2004-02-12) entire text, all drawings	1-9
A	JP 2018-60980 A (CANON KK) 12 April 2018 (2018-04-12) entire text, all drawings	1-9
A	WO 2019/102296 A1 (SEMICONDUCTOR ENERGY LAB CO LTD) 31 May 2019 (2019-05-31) entire text, all drawings	1-9
A	US 2018/0114800 A1 (PAN, Shaoher) 26 April 2018 (2018-04-26) entire text, all drawings	1-9

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/IB2022/052185

Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
JP	2008-241827	A	09 October 2008	(Family: none)	
JP	2018-190975	A	29 November 2018	US 2020/0127064 A1 paragraphs [0053]-[0115], [0346]-[0427], fig. 1-7, 23-25	
				WO 2018/197987 A1	
				TW 201843827 A	
JP	2021-2034	A	07 January 2021	US 2020/0403028 A1 paragraphs [0060]-[0111], fig. 1-4	
				KR 10-2020-0145729 A	
				CN 112117285 A	
				TW 202105797 A	
JP	2017-130190	A	27 July 2017	US 2017/0160801 A1 paragraphs [0155]-[0156], [0449]-[0458], fig. 18, 42	
				DE 102016223765 A1	
				KR 10-2017-0066249 A	
JP	2004-45636	A	12 February 2004	US 2005/0253790 A1 entire text, all drawings	
				WO 2004/008736 A1	
				TW 200414095 A	
				CN 1669296 A	
JP	2018-60980	A	12 April 2018	US 2019/0222733 A1 entire text, all drawings	
				WO 2018/066225 A1	
				EP 3525238 A1	
				CN 109791937 A1	
WO	2019/102296	A1	31 May 2019	US 2020/0303444 A1 entire text, all drawings	
US	2018/0114800	A1	26 April 2018	WO 2018/071696 A1	

A. 発明の属する分野の分類（国際特許分類（IPC））		
H01L 31/10(2006.01)i; G09G 3/20(2006.01)i; G09G 3/3225(2016.01)i; G09F 9/00(2006.01)i; G09F 9/30(2006.01)i; H01L 27/00(2006.01)i; H01L 21/8234(2006.01)i; H01L 27/06(2006.01)i; H01L 27/088(2006.01)i; H01L 27/146(2006.01)i; H01L 27/32(2006.01)i; H01L 21/336(2006.01)i; H01L 29/786(2006.01)i; H05B 33/02(2006.01)i; H05B 33/06(2006.01)i; H01L 51/50(2006.01)i FI: G09G3/20 680H; G09F9/30 349Z; G09F9/30 365; G09F9/30 330; G09F9/30 338; G09F9/00 366Z; G09G3/3225; H05B33/14 A; H05B33/02; H01L27/32; H05B33/06; H01L31/10 G; H01L29/78 618B; H01L29/78 612Z; H01L27/06 102A; H01L27/00 301C; H01L27/088 E; H01L27/088 331E; H01L27/146 D; H01L27/146 A		
B. 調査を行った分野		
調査を行った最小限資料（国際特許分類（IPC））		
H01L31/10; G09G3/20; G09G3/3225; G09F9/00; G09F9/30; H01L27/00; H01L21/8234; H01L27/06; H01L27/088; H01L27/146; H01L27/32; H01L21/336; H01L29/786; H05B33/02; H05B33/06; H01L51/50		
最小限資料以外の資料で調査を行った分野に含まれるもの		
日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2022年 日本国実用新案登録公報 1996-2022年 日本国登録実用新案公報 1994-2022年		
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
X	JP 2008-241827 A（セイコーエプソン株式会社）09.10.2008（2008-10-09） 段落[0016]-[0041], 図1-2	1-5
Y	段落[0016]-[0041], 図1-2	6-9
X	JP 2018-190975 A（株式会社半導体エネルギー研究所）29.11.2018（2018-11-29） 段落[0026]-[0088], [0325]-[0406], 図1-7, 23-25	1-2, 4-6
Y	段落[0026]-[0088], [0325]-[0406], 図1-7, 23-25	6-9
Y	JP 2021-2034 A（株式会社半導体エネルギー研究所）07.01.2021（2021-01-07） 段落[0042]-[0093], 図1-4	7
Y	JP 2017-130190 A（株式会社半導体エネルギー研究所）27.07.2017（2017-07-27） 段落[0111]-[0112], [0405]-[0414], 図18, 42	8-9
☒ C欄の続きにも文献が列挙されている。 ☒ パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般的な技術水準を示すもの “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献 “T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献		
国際調査を完了した日		国際調査報告の発送日
24.05.2022		07.06.2022
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号		権限のある職員（特許庁審査官） 川俣 郁子 21 1167 電話番号 03-3581-1101 内線 3273

C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2004-45636 A (シャープ株式会社) 12.02.2004 (2004 - 02 - 12) 全文, 全図	1-9
A	JP 2018-60980 A (キヤノン株式会社) 12.04.2018 (2018 - 04 - 12) 全文, 全図	1-9
A	WO 2019/102296 A1 (株式会社半導体エネルギー研究所) 31.05.2019 (2019 - 05 - 31) 全文, 全図	1-9
A	US 2018/0114800 A1 (PAN Shaoher) 26.04.2018 (2018 - 04 - 26) 全文, 全図	1-9

国際調査報告
 パテントファミリーに関する情報

国際出願番号

PCT/IB2022/052185

引用文献			公表日	パテントファミリー文献	公表日
JP	2008-241827	A	09.10.2008	(ファミリーなし)	
JP	2018-190975	A	29.11.2018	US 2020/0127064 A1	
				段落[0053]-[0115],	
				[0346]-[0427], 図1-7, 23-	
				25	
				WO 2018/197987 A1	
				TW 201843827 A	
JP	2021-2034	A	07.01.2021	US 2020/0403028 A1	
				段落[0060]-[0111], 図1-4	
				KR 10-2020-0145729 A	
				CN 112117285 A	
				TW 202105797 A	
JP	2017-130190	A	27.07.2017	US 2017/0160801 A1	
				段落[0155]-[0156],	
				[0449]-[0458], 図18, 42	
				DE 102016223765 A1	
				KR 10-2017-0066249 A	
JP	2004-45636	A	12.02.2004	US 2005/0253790 A1	
				全文, 全図	
				WO 2004/008736 A1	
				TW 200414095 A	
				CN 1669296 A	
JP	2018-60980	A	12.04.2018	US 2019/0222733 A1	
				全文, 全図	
				WO 2018/066225 A1	
				EP 3525238 A1	
				CN 109791937 A1	
WO	2019/102296	A1	31.05.2019	US 2020/0303444 A1	
				全文, 全図	
US	2018/0114800	A1	26.04.2018	WO 2018/071696 A1	