(19)日本国特許庁(JP)　(12)特　許　公　報(B2)　(11)特許番号

特許第3904243号

(P3904243)

(45)発行日　平成19年4月11日(2007.4.11)　(24)登録日　平成19年1月19日(2007.1.19)

(51)Int.Cl.			F I		
G09G	5/377	(2006.01)	G09G	5/36	520N
A63F	13/00	(2006.01)	A63F	13/00	B
G06T	3/00	(2006.01)	G06T	3/00	300
H04N	5/265	(2006.01)	H04N	5/265	

請求項の数 11　(全 20 頁)

(21)出願番号　特願平5-270026
(22)出願日　平成5年9月30日(1993.9.30)
(65)公開番号　特開平7-104733
(43)公開日　平成7年4月21日(1995.4.21)
審査請求日　平成12年4月28日(2000.4.28)
審判番号　不服2003-12510(P2003-12510/J1)
審判請求日　平成15年7月3日(2003.7.3)
(31)優先権主張番号　特願平4-267618
(32)優先日　平成4年10月6日(1992.10.6)
(33)優先権主張国　日本国(JP)
(31)優先権主張番号　特願平5-66830
(32)優先日　平成5年3月25日(1993.3.25)
(33)優先権主張国　日本国(JP)

(73)特許権者　000002369
セイコーエプソン株式会社
東京都新宿区西新宿２丁目４番１号
(73)特許権者　591095856
株式会社ハドソン
東京都中央区築地四丁目１番１７号
(74)代理人　100096817
弁理士　五十嵐　孝雄
(74)代理人　100097146
弁理士　下出　隆史
(72)発明者　久保田　真司
長野県諏訪市大和三丁目３番５号　セイコーエプソン株式会社内

最終頁に続く

(54)【発明の名称】画像処理装置およびその方法

(57)【特許請求の範囲】

【請求項１】

複数の画像データを入力し、各画像データの処理を行なう画像処理装置であって、

前記画像データを画素単位で入力する入力手段と、

該画素の入力期間を分割し、分割された一つの入力期間中に入力された画素の画像データに所定の処理を行なう画素処理手段と、

該処理された画像データを保持し、前記画素処理手段における前記分割された他の期間での前記所定の処理に供する分割処理データ保持手段と、

前記入力期間の終了時に、前記分割処理データ保持手段の保持結果を、その画素についての処理済み画像データとして出力する出力手段と

を備え、

前記画素処理手段は、前記所定の処理として、前記入力手段から入力する画像データと分割処理データ保持手段の保持データとの間の画像の重なりの処理を行なう手段である

画像処理装置。

【請求項２】

請求項１記載の画像処理装置であって、

前記画素処理手段における入力期間の分割に応じて、複数の外部装置から入力される画像データを択一的に選択して前記画像処理手段への入力に供する選択手段を備えた画像処理装置。

【請求項３】

前記画素処理手段は、前記画素の入力期間を、４つに分割する手段を備えた請求項１記載の画像処理装置。

【請求項４】

請求項１記載の画像処理装置であって、

画像処理に関するパラメータを与えるパラメータ発生手段を備えると共に、

前記画素処理手段は、該パラメータに基づいて、前記処理を定める手段である画像処理装置。

【請求項５】

請求項１記載の画像処理装置であって、

２以上の画像の重なりに関するパラメータを与えるパラメータ発生手段を備えると共に、

前記画素処理手段は、該パラメータに基づいて、前記入力手段から入力する画像データと、分割処理データ保持手段の保持データとの混合の割合を定める手段を有する画像処理装置。

【請求項６】

前記パラメータ発生手段は、前記パラメータを画素を構成する色成分を特定して設定可能なパラメータ設定手段を備える請求項４もしくは５記載の画像処理装置。

【請求項７】

前記パラメータ発生手段は、前記パラメータを画素の入力期間を分割した期間毎に設定可能な分割パラメータ設定手段を備える請求項４もしくは５記載の画像処理装置。

【請求項８】

請求項５記載の画像処理装置であって、

前記パラメータ発生手段が発生するパラメータが、透明を指定するパラメータか否かを判断する透明パラメータ判断手段と、

該パラメータが透明を指定するパラメータであると判断した場合には、前記分割処理データ保持手段に保持内容をそのまま出力させる透明時処理手段と

を備えた画像処理装置。

【請求項９】

前記選択手段は、画像データを選択をする周期が、一つの画素の入力期間を外部装置の数で割った期間以下である請求項２記載の画像処理装置。

【請求項１０】

複数の画像データを入力し、各画像データの処理を行なう画像処理方法であって、

前記画像データを画素単位で入力し、

該画素の入力期間を分割し、

分割された一つの入力期間中に入力された画素の画像データに画像の重なりの処理を行ない、

該処理された画像データを保持すると共に、該処理された画像データを前記分割された他の期間での前記画像の重なりの処理に供し、

前記入力期間の終了時に、前記保持された画像データを、その画素についての処理済み画像データとして出力する

画像処理方法。

【請求項１１】

カラーの画像を表示する複数の信号を入力し、該複数の信号が表示する画像間で所定の処理を行なう画像処理装置であって、

前記複数の信号を画素を単位としてそれぞれ入力する信号入力手段と、

該入力した信号が、直接画像を表わす画像信号か、所定の変換処理を介して画像を表わす画像信号かを判別し、判別信号を出力する画像判別信号出力手段と、

該判別信号に基づいて、前記入力した信号に該所定の変換処理を施し、前記複数の信号を前記所定の処理が可能な同じ形態に揃える画像信号揃え手段と、

該同じ形態に揃えられた前記複数の信号の単位である画素の入力期間を分割し、分割さ

れた一つの入力期間中に入力された一つの信号における画素の画像データに所定の処理を行なう画素処理手段と、

該処理された画像データを保持し、前記画素処理手段における前記分割された他の期間での前記所定の処理に供する分割処理データ保持手段と、

前記入力期間の終了時に、前記分割処理データ保持手段の保持結果を、その画素についての処理済み画像データとして出力する出力手段と

を備えた画像処理装置。

【発明の詳細な説明】

【０００１】

【産業上の利用分野】

本発明は、画像処理装置および画像処理方法に関し、詳しくは複数の画像データを入力して処理を行なう画像処理技術に関する。この発明は、ビデオゲームなど、複数の画像データを扱うものに適用可能である。

【０００２】

【従来の技術】

ビデオゲーム機等で二つ以上の画像データを重ね合わせ一つの画像として表示装置に表示するといった処理が行なわれている。こうした処理は、従来、画像データに予め優先順位を与えておくことと、画像データについて所定の領域を透明であると指定しておくことにより実現されている。画像データの優先順位とは、表示装置により表示した場合手前側になるか奥側になるかを表している。例えば電車に乗り窓から外を眺めているような画像を複数の画像データで構成する場合を考えると、図１０に示すように、窓枠等電車の内部に見えるものを一つの画像データＦとし、窓の外の景色を一つの画像データＢとすることができる。

【０００３】

この場合、電車内部の画像データＦが手前側になり、景色の画像データＢが奥側になる。また、電車の窓に相当する部分を透明と指定しておく。このように画像データを構成した場合、二つの画像データの重ね合わせは、透明指定がなされた窓の部分を除いては、優先順位の高い電車内部の画像データが選択され、透明指定された窓のの部分については、背景のデータが選択される。この結果、窓の部分については、そこから景色が見えている状態が作られることになる。

【０００４】

以上のような機能を実現する画像処理装置として図１１に示すような構成が知られている。この構成では画像データを発生する外部装置は２つで、外部装置２５０からは、画像データ２９０と、外部装置２６０のデータに対し上の面か下の面かの優先順位情報３００と、その画素が透明か非透明かの情報３１０が画素単位で送られてくる。また、外部装置２６０からは、画像データ３２０と、その画素が透明か非透明かの情報３３０が送られてくる。

【０００５】

これら優先順位及び透明か非透明かの属性情報は表示画像データ決定回路２８０に入力され、１画素毎にどちらの画像データを選択するか決定する。結果に基づいて、セレクタ２７０により画像データが切り換えられて、リアルタイムに画像として出力されていく。

【０００６】

【発明が解決しようとする課題】

しかしながら、こうした画像処理装置は、二つの画像データの単純な重ね合わせ処理ができるのみで、３以上の画像データの重ね合わせの処理などを行なうことはできなかった。もとより、同様の構成を複数用意すれば多数の画像データの処理が可能になるが、高速処理が要求され複雑な回路である処理部を複数持たねばならず、処理しようとする画像データの数が増えるに従って、現実には実現不可能なものとなってしまう。また、画像データ間の優先順位を変更しようとすると、複数の処理部への配線を総て切り換えねばならず、この点でも実現は容易ではなかった。

【０００７】
更に、水槽の向こう側が見えるといった半透明の重ね合わせなどを行なうことも通常できなかった。このため、ビデオゲームに要求される多数の入力画像データを演算処理して多重ミキシング処理などをする高度な画像処理はできなかった。
【０００８】
また、従来の画像処理装置（例えば特開昭６２－２６４０９６号）では、取り扱う画像データは一種類に限られ、異なるタイプの画像データを取り扱うことは考慮されていない。特に、異なるタイプの画像データ間で、重ね合わせの処理などを行なうことはできなかった。
【０００９】
そこで本発明の画像処理装置および画像処理方法は、これらの問題を解決し、複数の画像データを入力して高度な画像処理、特に画像データの自由な重ね合わせの処理を容易に行なうことを目的としてなされた。
【００１０】
【課題を解決するための手段】
かかる目的を実現するために本発明の第１の画像処理装置は、
複数の画像データを入力し、各画像データの処理を行なう画像処理装置であって、
前記画像データを画素単位で入力する入力手段と、
該画素の入力期間を分割し、分割された一つの入力期間中に入力された画素の画像データに所定の処理を行なう画素処理手段と、
該処理された画像データを保持し、前記画素処理手段における前記分割された他の期間での前記所定の処理に供する分割処理データ保持手段と、
前記入力期間の終了時に、前記分割処理データ保持手段の保持結果を、その画素についての処理済み画像データとして出力する出力手段と
を備え、
前記画素処理手段は、前記所定の処理して、前記入力手段から入力する画像データと分割処理データ保持手段の保持データとの間での画像の重なりの処理を行なう手段である
ことを要旨とする。
こうすれば、複数の画像データについて、重なり合いの処理を容易に行なうことができる。重なりあいとしては、単に前後関係だけでなく透過、半透過など、様々な重なりの処理を想定することができる。
【００１１】
ここで、画素処理手段における入力期間の分割に応じて、複数の外部装置から入力される画像データを択一的に選択する選択手段を備えることができる。この選択手段は、画像データの優先順位に応じた順序で画像データを選択するものとし、更に優先順位の設定を可変とすれば、画像データの前後を容易に変更することができる。
【００１２】
更に、画素処理手段に、入力手段から入力する画像データの入力期間を４つに分割する手段を設けることもできる。
【００１３】
また、画像処理に関するパラメータを与えるパラメータ発生手段を備えると共に、画素処理手段を、このパラメータに基づいて、処理を定める手段とすれば、パラメータを変更するだけで、画像に対する種々の処理を実現することができる。
【００１４】
この場合、画像に対する処理が２以上の画像の重なりに関するものである場合、この重なりに関するパラメータを与える重なりパラメータ発生手段を備え、画素処理手段に、このパラメータに基づいて、入力手段から入力する画像データと、分割処理データ保持手段の保持データとの混合の割合を定める手段を備えるものとすれば、画像同士の重なりの状態を表示でき、更にその状態を容易に変更することが可能となる。
【００１５】

ここで、これらのパラメータ発生手段を、パラメータを画素毎に設定可能なパラメータ設定手段を備えるものとしたり、画素の入力期間を分割した期間毎に設定可能なものとすれば、パラメータによる処理を画素毎、画素を構成する画像データ毎に変更することが可能となる。

【００１６】

なお、パラメータ発生手段が発生するパラメータが、透明を指定するパラメータか否かを判断する透明パラメータ判断手段と、このパラメータが透明を指定するパラメータであると判断した場合には、画素処理手段に、前記分割処理データ保持手段の出力をそのまま出力させる透明時処理手段とを備えるものとすれば、透明な画像が手前側にくる場合に、それよりも下の画像または合成画像をそのまま表示でき、透明な場合の表示かを極めて簡易に行なうことができる。

【００１７】

画像データを選択的に入力させる選択手段は、画像データを選択をする周期が、一つの画素の入力期間を外部装置の数で割った期間以下としておけば、画素についての画像データの処理を余裕をもって完了することができる。

【００１８】

一方、本発明の画像処理方法は、

複数の画像データを入力し、各画像データの処理を行なう画像処理方法であって、

前記画像データを画素単位で入力し、

該画素の入力期間を分割し、

分割された一つの入力期間中に入力された画素の画像データに画像の重なりの処理を行ない、

該処理された画像データを保持すると共に、該処理された画像データを前記分割された他の期間での前記画像の重なりの処理に供し、

前記入力期間の終了時に、前記保持された画像データを、その画素についての処理済み画像データとして出力する

ことを要旨とする。

【００２２】

本発明にかかる第２の画像処理装置は、カラーの画像を表示する複数の信号を入力し、該複数の信号が表示する画像間で所定の処理を行なう画像処理装置であって、

前記複数の信号を画素を単位としてそれぞれ入力する信号入力手段と、

該入力した信号が、直接画像を表わす画像信号か、所定の変換処理を介して画像を表わす画像信号かを判別し、判別信号を出力する画像判別信号出力手段と、

該判別信号に基づいて、前記入力した信号に該所定の変換処理を施し、前記複数の信号を前記所定の処理が可能な同じ形態に揃える画像信号揃え手段と、

該同じ形態に揃えられた前記複数の信号の単位である画素の入力期間を分割し、分割された一つの入力期間中に入力された一つの信号における画素の画像データに所定の処理を行なう画素処理手段と、

該処理された画像データを保持し、前記画素処理手段における前記分割された他の期間での前記所定の処理に供する分割処理データ保持手段と、

前記入力期間の終了時に、前記分割処理データ保持手段の保持結果を、その画素についての処理済み画像データとして出力する出力手段と

を備えたことを要旨とする。

【００２３】

【作用】

かかる構成を備えた本発明の第１の画像処理装置では、画像データは、画素単位で入力される。その画素についての入力期間を分割し、分割された一つの入力期間中に入力された画像データに、画素処理手段により所定の処理を行なう。この処理は、後述する分割処理データ保持手段の保持データとの重ね合わせなどの処理でもよいが、予め定めた処理（例えばフィルタ処理等）でもよい。

【００２４】
この画素処理手段により処理された画像データは、分割処理データ保持手段により保持され、分割された他の入力期間での所定の処理に供される。即ち、一つの画素についての入力期間をｎ個に分割し、第Ｋ番目の期間（Ｋは１以上ｎ未満の整数）で処理された画像データを第Ｌ番目の期間（ＬはＫを越えｎ未満の整数）での処理に供するのである。なお、レジスタなどを用意すれば、Ｋ番目の期間の画像データをＫ＋１番目の期間の処理に供するだけでなく、Ｋ＋２番目以降の任意の期間の処理に供することも可能である。
【００２５】
こうして分割期間に処理が行なわれ、画素についての入力期間が終了すると、出力手段は、処理終了時の分割処理データ保持手段の保持結果を、その画素についての処理済みの画像データとして出力する。この結果、少なくとも２以上の画像データについて、相互に関係のある処理を行なった処理済み画像データを得ることができる。これらの処理は、その画素についての入力期間中に完了するので、動画をそのまま扱うことができることは、自明である。もとより、静止画の処理に適用することも差し支えない。
【００２６】
一方、上記構成を有する本発明の画像処理方法によれば、複数の画像データを、画素についての入力期間を分割した各期間において入力し、所定の処理を行なった後の画像データを保持して他の期間での処理に供し、画素についての入力期間の終了時に、保持された画像データをその画素についての処理済み画像データとして出力する。
【００２９】
なお、本発明の第２の画像処理装置は、同じ形態に揃えられた信号に対して、第１の画像処理装置と同様の時分割処理を行なう。
以上説明した第１または第２の画像処理装置は、これを組み込んだ電子機器であるゲーム機として実現し、上述した種々の画像処理を利用することができる。
【００３０】
【実施例】
以上説明した本発明の作用効果を一層明らかにするために、次に本発明の好適に実施例について説明する。図１は、本発明の一実施例としての画像処理装置を組み込んだビデオゲーム装置２０の外観図、図２は、その内部構成を示すブロック図である。
【００３１】
このビデオゲーム装置２０は、図１に示すように、ＣＤ－ＲＯＭ２１が装着可能なゲーム機本体２２と、この本体２２に接続されたゲームパッド２４，２６と、ビデオ信号をカラーテレビ２８に出力するビデオ信号ケーブル３０と、音声を出力するスピーカ３４等から構成されている。本体２２は、開閉可能なカバー３１を備え、このカバー３１を開いてＣＤ－ＲＯＭ２１を、ＣＤ－ＲＯＭドライブ３２に装着する。この状態でカバー３１を閉めると、ＣＤ－ＲＯＭドライブ３２のターンテーブルが回転し、ＣＤ－ＲＯＭ２１に記録されたゲームプログラムや画像および音声情報（以下、ＡＶ情報と呼ぶ）が本体２２内のマイクロプロセッサにより読み出され、ゲームが開始される。ゲームは、通常ゲームパッド２４，２６のスイッチ２４ａやカーソルスティック２４ｂ等を操作することにより進行する。
【００３２】
本体２２内には、ＣＤ－ＲＯＭ２１に記録されたデータを用いて動画を表示する種々の回路が内蔵されている。これを図２のブロック図に示す。図示するように、このビデオゲーム装置２０は、ＳＣＳＩバス３６を介して接続されたＣＤ－ＲＯＭドライブ３２の他、画像処理とこれに関する総ての処理を統括的に司るマイクロプロセッサ（以下、ＭＰＵという）４０と、このＭＰＵ４０に直接接続されたメインメモリ（以下、Ｍ－ＲＡＭと呼ぶ）４１と、同じくＢＩＯＳプログラムを記憶したＲＯＭ４２と、ＭＰＵ４０のバス（Ｍ－ＢＵＳ）４３に接続された各種ユニット、即ち画像信号コントロールユニット４５、画像データ伸長ユニット４７、特定の画像信号を出力するＶＤＰユニット４９、ビデオ信号の合成と出力を行なうビデオエンコーダユニット５０、音声データを扱う音声データ出力ユニ

ット５２とを備える。
【００３３】
また、このビデオゲーム装置２０内には、画像信号コントロールユニット４５のローカルバス（Ｋ－ＢＵＳ）５４に接続されたメモリ（以下、Ｋ－ＲＡＭと呼ぶ）５５、画像データ伸長ユニット４７のローカルバスに接続されたメモリ（以下、Ｒ－ＲＡＭと呼ぶ）５７、ＶＤＰユニット４９のローカルバスに接続されたビデオメモリ（以下、Ｖ－ＲＡＭと呼ぶ）５９、ビデオエンコーダユニット５０からの出力信号を通常の映像信号（ＮＴＳＣ）に変換し、カラーテレビ２８に出力するＮＴＳＣコンバータ６０が備えられている。
【００３４】
ＭＰＵ４０は、高速演算可能なものであり、浮動小数点演算を含む算術論理演算可能な演算部４０ａと、ダイナミックメモリ用のコントローラ４０ｂを備える。このＭＰＵ４０は、メインメモリ４１に展開されたプログラムに従い、予めＲＯＭ４２に組み込まれたＢＩＯＳを利用して、ゲームパッド２４，２６やＣＤ－ＲＯＭ２１等との入出力を行ないつつ、各ユニットを制御して、動画の表示や音声の出力を行なって、ゲームを進行する。
【００３５】
画像信号コントロールユニット４５，画像データ伸長ユニット４７，ビデオエンコーダユニット５０および音声データ出力ユニット５２は、それぞれ大規模な論理回路により構成されている。各ユニットの構成と簡単な働きを説明する。
【００３６】
画像信号コントロールユニット４５：このユニット４５は、Ｍ－ＢＵＳ４３を介してＭＰＵ４０とのデータのやり取りを行なうＭＰＵＩ／Ｆ４５ａ、ＳＣＳＩ－ＢＵＳ３６を介してＣＤ－ＲＯＭドライブ３２などとデータのやり取りを行なうＳＣＳＩコントローラ４５ｂ、ＣＤ－ＲＯＭ２１などから入力した画像データに対してアフィン変換を行なうＡＦＦＩＮコンバータ４５ｃ、ＣＤ－ＲＯＭ２１等から受け取った画像データの出力を制御するグラフィックコントローラ４５ｄ、同じく音声データの出力を制御するサウンドコントローラ４５ｅ等から構成されている。この画像信号コントロールユニット４５は、ＣＤ－ＲＯＭ２１等から受け取ったデータから画像データと音声データとを取り出し、Ｋ－ＲＡＭ５５にこれらのデータを一時的に蓄える。蓄えられたデータは、ＭＰＵ４０の制御を受け、グラフィックコントローラ４５ｄやサウンドコントローラ４５ｅにより、所定のタイミングで、画像データ伸長ユニット４７や音声データ出力ユニット５２などに出力される。なお、画像データに対して、ＭＰＵ４０から所定のアフィン変換を指示された場合には、ＡＦＦＩＮコンバータ４５ｃにより、必要なアフィン変換を施し、画像データの線形変換（画像の変形）を行なう。
【００３７】
画像データ伸長ユニット４７：このユニット４７は、受け取った画像データに対してハフマン復号化を行なうユニット４７ａ、ハフマン復号化がなされたデータに対してＤＣＴ逆変換（ＩＤＣＴ）を行なうユニット４７ｂ、ランレングスによる伸長を行なうユニット４７ｃ、およびこれらの制御を司る伸長コントローラ４７ｄを備える。このユニット４７は、画像信号コントロールユニット４５もしくはＭＰＵ４０から受け取った画像データに対して、これらの画像が圧縮されたものである場合、適合したアルゴリズムを用いてデータを復号し、画像データを伸長する。
【００３８】
ＶＤＰユニット４９：このユニット４９は、実際には同じチップが２個搭載されている。機能としては同一であり、それぞれ特定のパターン，色彩による背景画像とスプライトと呼ばれるブロック単位の画像とを生成する機能を有する。スプライトは、ゲームなどにおける動き回るキャラクタや生成・消滅を頻繁に行なうブロックなどを容易に表示できるように特化した画像であり、ＭＰＵ４０からの信号に基づいて、複数個のブロックの映像信号を、背景画像と共に出力する。ＶＤＰユニット４９に接続されたＶ－ＲＡＭ５９には、スプライトの画像、即ち必要なキャラクタ等が記憶される。ＭＰＵ４０がコマンド、例えばある地点から他の地点までキャラクタを移動せよと言ったコマンドを出力すると、Ｖ

ＤＰユニット４９は、このコマンドを解析し、Ｖ－ＲＡＭ５９に記憶されたスプライトを、例えば移動の経路に沿って順次展開・消去して行くことで、そのコマンドに対応した動きを容易に実現する。

【００３９】

ビデオエンコーダユニット５０：このユニット５０は、画像信号コントロールユニット４５，画像データ伸長ユニット４７，ＶＤＰユニット４９からの画像データを入力するインタフェース部５０ａ、画像データの色彩を決定するルックアップテーブルや入力される複数の画像データの優先順位を設定する回路などを内蔵し設定された優先順位に基づいて複数の画像データを合成する画像合成部５０ｂ、合成された画像データをアナログ信号に変換するＤＡＣ部５０ｃ、および画像合成部５０ｂを制御するコントロール部５０ｄを備える。各部の詳細については、後述するが、このビデオエンコーダユニット５０では、画像信号コントロールユニット４５からの画像信号と、画像データ伸長ユニット４７からの画像信号と、ＶＤＰユニット４９からの２セットの画像信号（背景画像とスプライト）とを入力し、優先順位を付けて、これらの画像を合成する。各画像間の合成の度合いは、手前側の（優先順位の高い）画像が向こう側の画像に対して、透明から不透明まで、複数の段階に亘って設定可能である。

【００４０】

音声データ出力ユニット５２：このユニット５２は、スピーカ３４から音声，音楽などを出力するためのユニットであり、適応差動パルス符号変調（ＡＤＰＣＭ）により音声合成を行なうＡＤＰＣＭ部５２ａ、予め定められた複数の音源を同時に生成可能な音源ジェネレータ（ＰＳＧ）５２ｂ、これらの合成音や音源からの音を合成するミキサー５０ｃを備える。このユニット５２は、画像信号コントロールユニット４５またはＭＰＵ４０からのデータに従って音声を合成したり、音源を利用して音楽を演奏するなどし、これをスピーカ３４に出力する。なお、本体２２に内蔵のスピーカ３４は一つであり、モノラルとなるが、外部への出力はステレオとなっている。

【００４１】

次に、本願発明の画像処理装置に相当するビデオエンコーダユニット５０の詳細な構成について、図３ないし図５を用いて説明する。なお、図３において、太い実線はＹＵＶデータの流れを示し、太い二点鎖線はパレットデータの流れを示し、細い二点鎖線はレジスタ情報の流れを示し、破線は制御信号の流れを示している。

【００４２】

ＹＵＶデータとは、Ｙデータ，Ｕデータ，Ｖデータの３つを一組とする８ビット×３＝２４ビットの信号であり、Ｙデータは明るさを示し、Ｕデータは青－黄系の色差情報を示し、Ｖデータは赤－緑系の色差情報を示す。本実施例では、ＹＵＶデータは、画像信号コントロールユニット４５，画像データ伸長ユニット４７から入力される。ＹＵＶデータは、各々８ビットのデータであり、Ｙデータについては００のとき黒を、ＦＦのとき白を示す。Ｕデータ，Ｖデータは、自然色表示（１６７７万色表示）のモードでは８ビットすべてが、一方、６５５３６色表示のモードでは下位４ビットは値０となって上位４ビットのみが、各々有効である。Ｕデータ，Ｖデータは、それぞれ符号付きのデータなので、自然色表示のモードおよび６５５３６色表示のモード共に値８０で無色となる。

【００４３】

パレットデータとは、後述するカラーパレットを参照するデータであり、カラーパレットを参照した後にＹＵＶデータとなる画像データである。本実施例では、パレットデータは、ＶＤＰユニット４９，画像信号コントロールユニット４５，画像データ伸長ユニット４７から入力される。パレットデータの場合には、異なるカラーパレットを参照すれば画像の色彩は変化する。パレットデータにより表現される色彩は６５５３６色までであり、実施例ではカラーパレットの大きさは５１２程度に限られるから、表示できる色数は、６５５３６色からの５１２個程度に限られる。

【００４４】

レジスタ情報とは、画像合成部５０ｂ等の動作状態を定める情報であり、コントロール部

５０ｄから画像合成部５０ｂに出力され、画像合成部５０ｂの内部で扱われるデータである。コントロール部５０ｄには、ＭＰＵ４０から読み書き可能な複数のレジスタが備えられており、このレジスタに書き込まれた値に従って、画像合成部５０ｂは様々な処理を行なう。制御信号とは、各部の動作タイミングなどを制御する信号である。

【００４５】

ビデオエンコーダユニット５０のインタフェース部５０ａから順に説明する。インタフェース部５０ａには、ＶＤＰユニット４９からの２組の画像データを入力するＶＤＰユニットインタフェース（以下、第１Ｉ／Ｆと略す）６２と、画像信号コントロールユニット４５からの画像データを入力する画像信号コントロールユニットインタフェース（以下、第２Ｉ／Ｆと略す）６３と、画像データ伸長ユニット４７からの画像データを入力する画像データ伸長ユニットインタフェース（以下、第３Ｉ／Ｆと略す）６４とが設けられている。各インタフェース６２，６３，６４の内部構成については後述する。

【００４６】

また、画像合成部５０ｂは、次の各回路を備える。即ち、

・各Ｉ／Ｆ６２，６３，６４からの信号のうちカラーパレットを参照するタイプの画像信号を選択する第１のデータセレクタ６５、

・この第１のデータセレクタ６５から出力に必要なオフセット値を加算する加算器６７、

・加算器６７の出力により参照され対応するＹＵＶデータを出力するカラーパレット６８、

・カラーパレット６８からのＹＵＶデータもしくは第２，第３Ｉ／ＦからのＹＵＶデータを選択する第２のデータセレクタ７２、

・第２のデータセレクタ７２の出力データもしくは画像特殊処理演算器（後述）の出力データを選択する第３のデータセレクタ７３、

【００４７】

・第３のデータセレクタ７３の出力をラッチする時分割データラッチ７４、

・時分割データラッチ７４の保持データと第２のデータセレクタ７２の出力データとの間で、後述する画像の特殊な重ね合わせの演算を行なう画像特殊処理演算器７５、

・１画素分の重ね合わせの処理が完了した後で、時分割データラッチ７４の出力をＹＵＶの各信号に分けて保持する画素画像データラッチ７６、

・画素画像データラッチ７６の出力データをそれぞれアナログ信号に変換するＤ／Ａ変換器８１，８２，８３、

・Ｄ／Ａ変換器８１ないし８３の出力信号をＮＴＳＣ用信号とするかコンポーネント信号とするかの設定を行なうＭＯＤ設定器８４、

・システムクロックＳＣＫや外部同期信号を受けてドットクロックＤＣＫや水平，垂直同期信号等を生成する同期信号生成回路８６

を備える。

【００４８】

同期信号生成回路８６からは、ＭＯＤ設定器８４の他、直接は図示しないが、時分割データラッチ７４や画素画像データラッチ７６などに、同期信号が出力されている。

【００４９】

コントロール部５０ｄは、ＭＰＵ４０とのデータのやり取りを制御するＭＰＵインタフェース８９と、ＭＰＵ４０から書き込まれたデータを蓄えるレジスタを有しレジスタ情報や制御信号を出力してビデオエンコーダユニット５０全体の制御を司るシステムコントロールロジック９０と、画像データの優先順位とクロマキ情報の制御をおこなう優先順位クロマキ制御回路９６とを備える。

【００５０】

優先順位クロマキ制御回路９６には、第１Ｉ／Ｆ６２、第２Ｉ／Ｆ６３、第３Ｉ／Ｆ６４からの制御信号およびシステムコントロールロジック９０からのレジスタ情報が入力されており、各Ｉ／Ｆ６２，６３，６４を介して入力される画像データの優先順位やクロマキの設定に基づき、第１のデータセレクタ６５、第３のデータセレクタ７３、時分割データ

ラッチ７４等の動作を制御している。また、システムコントロールロジック９０からのレジスタ情報は、加算器６７と画像特殊処理演算器７５にも入力されており、加算器６７に入力されているレジスタ情報は、カラーパレット６８の参照のアドレスのオフセットを定める値である。また、画像特殊処理演算器７５に入力されているレジスタ情報は、この演算器７５における画像の重ね合わせ処理の程度を決定するものである。

【００５１】

インタフェース部５０ａを構成する第１Ｉ／Ｆ６２，第２Ｉ／Ｆ６３，第３Ｉ／Ｆ６４は、ほぼ同一の構成・機能を備える。この内部の構成を図４のブロック図に示した。これらのＩ／Ｆ６２ないし６４は、外部から入力する画像信号の相違を調整する働きをしている。即ち、Ｉ／Ｆには、１６７７万色の画像データ、６５５３６色の画像データおよびカラーパレットを参照するパレットデータの三種類の画像信号か入力する。これらの信号は、８ビット毎の時系列信号となっており、インタフェース部５０ａでは、これらの信号の相違を調整している。

【００５２】

図示するように、このＩ／Ｆ６２ないし６４は、外部からの画像データを入力するデータバッファ１０１、データバッファ１０１に一旦蓄えられたデータに対して異なる処理を行なう２つの信号調整部１０２，１０３、信号調整部１０２，１０３からの信号のうち一方を選択する第１のセレクタ１０４、第１のセレクタ１０４からの出力信号を記憶するデータバッファ１０５、データバッファ１０５に蓄えられたデータに対して異なる処理を行なう２つの処理調整部１０６，１０７、処理調整部１０６，１０７からの信号のうち一方を選択する第２のセレクタ１０８、第２のセレクタ１０８からの信号を蓄えるデータバッファ１０９、画像データと共に入力するコントロールデータを入力する第１のコントロールバッファ１１０、コントロールバッファ１１０に記憶されたデータを参照してセレクタ１０４の選択動作を設定する第１のセレクタ制御部１１１、次段の処理に備えてコントロールデータを記憶する第２のコントロールバッファ１１２、第２のコントロールバッファに記憶されたデータを参照してセレクタ１０８の選択動作を設定する第２のセレクタ制御部１１３、画像合成部５０ｂ出の処理に備えてコントロールデータを記憶する第３のコントロールバッファ１１４を備える。

【００５３】

第１のデータバッファ１０１は、３種類の画像データを記憶するものであり、所定の時系列に従って入力するデータを順次記憶する機能を有する。ＶＤＰユニット４９などからの画像データを入力するバスは、８ビット分しか用意されていないので、自然色の画像データのように６５５３６色（１６ビット分）もしくは１６７７万色（２４ビット分）の画像データの場合、一度にビデオエンコーダユニット５０に取り込むことはできない。そこで、画像データは数度に分けて送られてくるので、データバッファは、これを入力し、次段の処理に備えてこれを記憶するのである。

【００５４】

次段の信号調整部１０２，１０３は、このような画像データの配列を整える手段である。図５に、各種画像データの入力の様子をタイミングチャートとして示した。図示するように、画像データには、コントロールデータとして優先順位を示す「面番号」と何色表示であるかを示す「色数」との情報が付属している。色数の指定が１６７７万色の場合には、図示するように、インタフェース部５０ａに入力するデータは、８ビットずつ「Ｙ１」「Ｙ２」「Ｕ」「Ｖ」となっている。この信号は、第１ドットの画像データが「Ｙ１，Ｕ，Ｖ」であり、第２ドットのデータが「Ｙ２，Ｕ，Ｖ」であることを示している。従って、信号調整部１０２では、入力されたデータを第１のデータバッファ１０１に蓄えると共に、２ドットずつ２４ビットのＹＵＶデータに整える。この信号調整部１０２は、具体的には、例えばデータセレクタと８ビット×３個×２段のレジスタにより構成することができ、データセレクタが入力するデータを順次選択し、各レジスタにデータを保存することにより、時系列的に入力される画像データを完全な２４ビットのカラーディジタルデータに整える。

【００５５】
一方、６５５３６色の画像データの構成は、図５に示すように、１ビット単位に構成されており、８ビットのＹデータに引き続き、上位４ビットがＵ，下位４ビットがＶの画像データが入力される。従って、信号調整部１０２は、コントロールデータによって６５５３６色の画像データと判断した場合には、８ビットずつ入力されるデータを、Ｙデータについては８ビットそのまま、Ｕ，Ｖデータについては４ビットずつに分割し、下位４ビットを０とした計２４ビットのデータに整える。
【００５６】
他方、信号調整部１０３は、パレットデータを整える手段であり、図５に示すように、休止部を挟んで入力するパレットデータについて、２５６色表示か１６色表示かを判断し、前者ではそのまま８ビットのパレットデータを、後者にあってはパレットバンク番号ＢＫを考慮した８ビットのパレットデータを整える。
【００５７】
次に、いま一組の処理調整部１０６，１０７について説明する。この処理調整部１０６，１０７は、画像に対する特殊処理、例えば透明を示す画像データの場合にその準備の処理等を行なっているところである。例えば、処理調整部１０６では、透明を指定されていると判断した場合には、１６７７万色，６５５３６色ではＹデータを値０とし、パレットデータの場合には、パレットデータないしパレット番号を値０とする。これらの処理を、各処理調整部１０６，１０７により、それぞれ行なう。
【００５８】
こうして整えられた画像データ（ディジタルカラーデータもしくはパレットデータ）は、画像合成部５０ｂに出力されるが、パレットデータの場合には、図３に示すように、データセレクタ６５，加算器６７を介してカラーパレット６８に入力される。加算器６７の他方の入力には、システムコントロールロジック９０からのレジスタ情報として、カラーパレットのオフセット値が加えられる。このオフセット値は、これを２倍した値としてパレットデータに加えられる。即ち、図６に示すように、オフセット値を左に１ビットシフトした形で加算が行なわれ、計９ビットのカラーパレットアドレスが生成される。カラーパレット６８は、図７に示すように、アドレス方向に９ビット（５１２アドレス）、データ方向に１６ビットの大きさを持つ。
【００５９】
カラーパレット６８は、図示するように、Ｙデータ８ビット、Ｕデータ４ビット、Ｖデータ４ビットから構成されており、６５５３６色から任意の５１２色を出力可能である。このデータは、カラーパレット６８から出力されるとき、Ｕ，Ｖデータは分離され、各々の下位に「００００」のビットが付加され、８ビット×３組の画像データとされる。結局、外部から１６７７万色の画像データが入力される場合でも、６５５３６色の画像データが入力される場合でも、更にパレットデータが入力される場合でも、第２のデータセレクタ７２に入力される段階では、８ビット×３組の信号に揃えられていることになる。なお、繰り返しになるが、Ｕ，Ｖデータは、２進化１０進表記で「８０」を０とする符号付きデータとして扱われる。
【００６０】
こうして整えられた画像データに対して重ね合わせの処理を行なう画像特殊処理演算器７５の働きについて、図８を用いて説明する。図８は、画像特殊処理演算器７５を中心とする画像重ね合わせの処理を行なう部分をより詳細に示すブロック図である。図３と較べて、図８では、システムコントロールロジック９０内のレジスタの内、画像の重ね合わせの度合いを設定する係数レジスタ１３０と最も優先順位が低い面に対する特定色の重ね合わせや重ね合わされた結果に対する今一色の重ね合わせを指定する固定カラーレジスタ１４０がブロックとして描かれている。また、画像信号コントロールユニット４５，画像データ伸長ユニット４７，ＶＤＰユニット４９からの画像データは、ＹＵＶデータの場合とパレットデータの場合があり、パレットデータの場合はカラーパレット６８を介して２４ビットのＹＵＶデータ（以下デジタル画像データと呼ぶ）に変換されるが、図８では、この

部分を単純にデータセレクタ６５＋７２として記載してある。更に、各ユニットからの画像データは、透明情報等のコントロールデータを伴っているが、図８では、このコントロールデータがＭＰＵ４０によって指定される場合のデータの流れは省略してある。

【００６１】

各ユニットからの画像データの転送レートは、実施例では、２００ｎＳサイクルであり、転送タイミングは４入力信号とも同時で、それぞれドットクロック（図５参照）と同期している。デジタル画像データには、コントロールデータとして、１ビットの透明情報ビットが付加されている。データセレクタ６５＋７２は４入力１出力の２４ビットセレクタで、入力画像データを一つ選択し、２４ビットのデジタル画像データを出力する。優先順位クロマキ制御回路９６は、ＭＰＵ４０から指定された優先順位に従って、データセレクタ６５＋７２と係数レジスタ１３０に対し、ドットクロックの４倍の周波数を有するシステムクロックＳＬＫに同期して５０ｎＳごとに選択信号を出力する。

【００６２】

係数レジスタ１３０は、後述する画像特殊処理演算器７５における演算の係数を定めるレジスタであり、デジタル画像データの重ね合わせの回数に応じて、本実施例では４つ用意されている。このうちレジスタ番号１，２，３の３つのレジスタは、実際に係数がセットされるレジスタであり、レジスタ番号０のレジスタは、そのレジスタが指定されたときには、透明処理を指定する特殊なレジスタである。優先順位クロマキ制御回路９６は、システムクロックＳＬＫに同期してデータセレクタ６５＋７２への選択信号を出力すると同時に、係数レジスタ１３０の選択指示を行なう。ここで、優先順位クロマキ制御回路９６は、透明情報が値１に設定されている場合には、係数レジスタ１３０の０を選択する。係数レジスタ１３０の０を選択すると、データセレクタ６５＋７２の出力が接続された第３のデータセレクタ７３が切り換えられ、画像特殊処理演算器７５の出力に代えて、データセレクタ６５＋７２の出力がそのまま、時分割データラッチ７４に出力される。

【００６３】

時分割データラッチ７４は、システムクロックＳＬＫにより第３のデータセレクタ７３の出力データをラッチする回路であり、図９に示すように、１画素分の期間を４等分し、各期間毎に第３のデータセレクタ７３の出力をラッチする回路である。時分割データラッチ７４の出力は、画素画像データラッチ７６と共に、画像特殊処理演算器７５の他方の入力に接続されている。画素画像データラッチ７６は、ドットクロックＤＣＫにより、時分割データラッチ７４の出力をラッチする回路であり、図示するように、時分割データラッチ７４が第４番目の期間のデータをラッチした後に出力されるシステムコントロールロジック９０からの画素データラッチ信号により、入力データをラッチする。従って、画素画像データラッチ７６の出力は、１画素分の期間毎に更新される。

【００６４】

画像特殊処理演算器７５は、データセレクタ第１のデータセレクタ６５＋第２のデータセレクタ７２の出力と時分割データラッチ７４の出力とを所定の演算式に従って合成する演算をハード的に行なう演算器である。入力するデータはいずれも２４ビットのデジタル画像データであるから、画像特殊処理演算器７５は、カラーの画像データを、係数レジスタ１３０により与えられた比率（係数）で混ぜ合わせるものである。画像特殊処理演算器７５の演算は、基本的には、２つの入力に対して係数レジスタ１３０により指定された係数を乗算して、その和を求める計算である。即ち、データセレクタ６５＋７２の出力データをａ、時分割データラッチ７４のラッチデータをｂ、係数レジスタ１３０によって指定された各々の係数がｍ，ｎであるとすると、画像特殊処理演算器７５の出力は、次式（１）となる。

ｃ＝ｍ・ａ＋ｎ・ｂ　　…（１）

【００６５】

実際の演算は、ＹＵＶデータに対して行なわれ、各々について次式（２）ないし（４）の演算が行なわれる。添え字ａ，ｂ，ｃは、式（１）との対応を示す。また、添え字ｙ，ｕ，ｖは、ＹＵＶデータについての係数であることを示す。

Ｙｃ＝ｍｙ・Ｙａ＋ｎｙ・Ｙｂ　…（２）
Ｕｃ＝ｍｕ・（Ｕａ－80h）＋ｎｕ・（Ｕｂ－80h）＋80h　…（３）
Ｖｃ＝ｍｖ・（Ｖａ－80h）＋ｎｖ・（Ｖｂ－80h）＋80h　…（４）
ここで、係数ｍｙ，ｍｕ，ｍｖ，ｎｙ，ｎｕ，ｎｖは、係数レジスタ１３０の１ないし３に設定される値（０ないし８）を値８で割った９段階の値である。また、Ｕ，Ｖデータについて、２進化１０進数で８０ｈを除いて演算してから改めて８０ｈを加えているのは、Ｕ，Ｖデータが８０ｈのとき値０を意味する符号付きデータであり、符号付きの演算を行なうためである。画像特殊処理演算器７５により演算結果は、その都度、第３のデータセレクタ７３を介して時分割データラッチ７４にラッチされる。

【００６６】

次に、図８，図９を援用しながら画像合成部５０ｂの動作について説明する。まずＭＰＵ４０が、システムコントロールロジック９０を介して優先順位クロマキ制御回路９６に各ユニット４５，４７，４９からの画像データに対する優先順位をセットする。例えば、優先順位の高い順に、ＶＤＰユニット４９からの画像データ、画像データ伸長ユニット４７からの画像データ，画像信号コントロールユニット４５からの画像データとなるようセットする。この場合、より優先順位の高い画像データが手前側に表示され、優先順位の一番低い画像データが奥側に表示される。セットされた優先順位情報は、次に新しい値をセットするまで保持される。

【００６７】

本実施例のの画像処理装置は、１画素に対応した期間を画像データの数以上のフェーズ、ここでは４つに分割し、時分割処理により次のように画像データを処理する。従って、システムクロックＳＣＫの周期は、入力されるデジタル画像データの転送レート（ドットクロックＤＣＫ）を、入力する画像データの数で割った値かもしくは、画像データの数以上で割った値に設定する。本実施例では、データの転送レートが２００ｎＳで入力する画像データの数が４なので（ＶＤＰユニット４９から２セットの画像データが転送されている）、２００ｎＳを４で割った値５０ｎＳをシステムクロックＳＣＫの周期としている。優先順位クロマキ制御回路９６は、ドットクロックＤＣＫとシステムクロックＳＣＫにより、フェイズ１のタイミングを検出し、もっとも優先順位の低い画像データ（ここでは画像信号コントロールユニット４５からの画像データ）を、データセレクタ６５＋７２に選択させる。

【００６８】

このデータはすぐに画像特殊処理演算器７５に入るが、フェイズ１のタイミングの場合だけ、係数レジスタ１３０として０が選択されており、この場合第３のデータセレクタ７３が画像特殊処理演算器７５の出力に代えてデータセレクタ６５＋７２の出力を選択するから、時分割データラッチ７４は、一番優先順位の低い画像データをそのままラッチする。なお、係数レジスタ１３０の出力により第３のデータセレクタ７３を切り換える代わりに、システムコントロールロジック９０から演算抑止信号が出る構成を採り、画像特殊処理演算器７５が何も処理をしないで、データセレクタ６５＋７２の出力信号を画像特殊処理演算器７５を介してそのまま時分割データラッチ７４にラッチさせる構成とすることも可能である。

【００６９】

いずれにせよ、フェイズ１では、時分割データラッチ７４には最も優先順位の低いデジタル画像データがラッチされる。同時にタイミングはフェイズ２に進み、データセレクタ６５＋７２は、２番目に優先順位の低いデジタル画像データを選択する。選択されたデジタル画像データは画像特殊処理演算器７５に入力される。画像特殊処理演算器７５もう片方の入力には、時分割データラッチ７４の出力、すなわち最も優先順位の低いデジタル画像データが加えられる。画像特殊処理演算器７５では、上述した式（２）ないし（４）の演算を行なう。即ち、本質的には、Ｙ，Ｕ，Ｖデータのそれぞれに対して係数（０～８までの整数）を乗算したあと、色ごとに２つのデータを加算し、これを８で割る（３ビット右にシフトする）処理が行なわれる。

【００７０】
この演算の結果、２つのデジタル画像データは、混合の割合０／８：１／８、１／８：７／８、２／８：６／８……７／８：１／８、８／８：０／８で重ね合わされることになる。係数レジスタ１３０にはＭＰＵ４０によって、画像データごとに独立した係数が与える。優先順位クロマキ制御回路９６は、画像データの選択信号を出力すると共に、選択された画像データに対応した係数を選び、係数レジスタ１３０に設定することにより画像特殊処理演算器７５に出力する。なお、係数は８ビットで、上位４ビットがデジタル画像データａに対する係数、下位４ビットがデジタル画像データｂに対する係数である。上位４ビット、下位４ビット、それぞれに０～８までの値がセットされている。
【００７１】
また、演算の際に次のようにして透明処理が行なわれる。画像特殊処理演算器７５は、コントロールデータに含まれる透明情報をチェックし、透明状態の場合は、時分割データラッチ７４の出力するデジタル画像データをそのまま第３のデータセレクタ７３を介して再び時分割データラッチ７４に出力する。すると、その時、データセレクタ６５＋７２から出力されているデジタル画像データは、画像特殊処理演算器７５の出力に影響しないので、そのデータは完全に透明であるように見え、透明処理が実現される。透明処理は、この他、時分割データラッチ７４にラッチパルスを出力しないことによっても実現できる。この場合には、デジタル画像データを、画像特殊処理演算器７５，第３のデータセレクタ７３を通す必要がないので、画像特殊処理演算器７５の演算処理やその切替を容易とすることができる。
【００７２】
画像特殊処理演算器７５の出力は時分割データラッチ７４でラッチされる。ラッチはシステムクロックＳＣＫの立ち上がりエッジで５０ｎＳごとに行われる。フェイズ３、フェイズ４でも、対応する優先順位のデジタル画像データの処理が同様に行なわれ、フェイズ４の最後に、時分割データラッチ７４が最終結果をラッチする。その最終結果データは、次のフェイズ１の終わりに、画素画像データラッチ７６がラッチする。画素画像データラッチ７６が使うラッチパルスは、ドットクロックＤＣＫを、図示しないディレイ回路によってシステムクロックＳＣＫの１サイクル分遅らせて作ることができる。
【００７３】
なお、１画素の期間の画像データの数より大きな数で分割すれば、例えば重ね合わせの処理が完了した画像に対して更に固定カラーレジスタ１４０に記憶された色を重ね合わせるといった処理を行なうことも可能である。また、最も優先順位の低い画像データを選択する前に、この固定カラーレジスタ１４０で指定された色を時分割データラッチ７４にセットしておけば、最も優先順位の低い画像データに対して一色を重ね合わせることも可能である。
【００７４】
以上で１ドット分の処理が終わり、デジタル画像データは、ミキシング処理、透明処理が行なわれて画素画像データラッチ７６から出力され、次の処理（Ｄ／Ａコンバートなど）に供される。これら１連の処理は連続して行なわれ、間断無くデータが処理されてゆく。従って、静止画であれ、動画であれ、リアルタイムで処理を行なうことができる。
【００７５】
以上、本実施例ではＹＵＶ形式の８ビットのデジタル画像データの場合について説明したが、ＲＧＢなど三原色表示のデジタル画像データの場合でも同様の構成で実現ができる。
【００７６】
本実施例のビデオゲーム装置２０によれば、ＣＤ－ＲＯＭ２１に記憶された画像データや、ＶＤＰユニット４９で生成される画像データなどを自由に重ねたり、ミキシングするといった処理を行なうことができる。ミキシングによって、画面の特定の場所だけを明るく表示してスポットライトのような効果を出したり、暗くして陰のような効果を出すことができる。これらは、ビデオゲーム等の画像に立体感をつけるのに非常に効果的である。また、係数を自由に設定できるため、画像を切り換える際にパッと切り換えるのでなく、Ｔ

Ｖ番組等でよく使われる、フェードアウト／インによるゆっくりとした画像切り換えができる。これにより、シーンの変わり目などで、情緒的な効果を出したり、高級なイメージの画像を作ることができる。

【００７７】

しかも、本実施例のビデオゲーム装置２０に組み込んだ画像処理装置では、ミキシング済みデータに対してさらにミキシングできるので、例えば、ガラス窓を通して見た、電車のガラス窓の、さらに向こうに山が見えるという多重半透明処理が簡単に実現できる。また、係数レジスタ１３０を用いて画像データごとに係数を変えることができるので、ガラス窓ごとに透明度を変えることもできる。

【００７８】

こうした画像の重ね合わせの処理は、一つの画像特殊処理演算器７５を繰り返し使用することで達成されているので、汎用性が高く、画像データの数が増えても画像特殊処理演算器７５，時分割データラッチ７４，画素画像データラッチ７６などの主要部は変更する必要がない。さらに、１ドットについて何度も演算を行うにもかかわらず、画像特殊処理演算器７５が１つですむので回路がコンパクトである。

【００７９】

また、本実施例の画像処理装置によれば、１６７７万色の画像データであれ６５５３６色の画像データであれ、更には２５６色，１６色，４色といったパレットデータであれ、全く同じように重ね合わせの処理を行なうことができる。パレットデータの場合、カラーパレット６８により２４ビットのデータに変換してから画像特殊処理演算器７５により処理に供するので、画像の重ね合わせの処理としては変わるところがない。

【００８０】

【発明の効果】

以上説明したように、本発明の第１の画像処理装置によれば、画素単位で入力された画像データは、その画素について分割された一つの入力期間中に画像の重なりの処理を受ける。重なりの処理がなされた画像データは保持されて、分割された他の入力期間での重なりの処理に供される。こうして分割期間に処理が行なわれ、画素についての入力期間が終了すると、処理終了時の結果が、その画素についての処理済みの画像データとして出力される。この結果、本発明の画像処理装置によれば、１つの画素の入力期間で、少なくとも２以上の画像データについて、相互に関係のある処理を行なった処理済み画像データを得ることができる。これらの処理は、その画素についての入力期間中に完了するので、動画をそのまま扱うことができることは、自明である。もとより、静止画の処理に適用することもできる。

【００８１】

一方、上記構成を有する本発明の画像処理方法によれば、極めて容易に複数の画像データを重ね合わせる等の処理を行なうことができる。

【００８３】

なお、本発明の第２の画像処理装置は、同じ形態に揃えられた信号に対して、第１の画像処理装置と同様の時分割処理を行ない、複数の画像間の所定の処理を容易に実施できるという利点がある。

【図面の簡単な説明】

【図１】本発明の実施例としての画像処理装置を組み込んだビデオゲーム装置２０の外観図である。

【図２】同じくその内部構成を示すブロック図である。

【図３】実施例としての画像処理装置であるビデオエンコーダユニット５０の内部構成を示すブロック図である。

【図４】ビデオエンコーダユニット５０におけるインタフェース部５０ａの内部構成を示すブロック図である。

【図５】画像データの入力タイミングを示すタイミングチャートである。

【図６】パレットアドレスの合成の様子を示す説明図である。

【図７】カラーパレット６８のデータの構成例を示す説明図である。
【図８】画像合成部５０ｂの構成を示すブロック図である。
【図９】画像合成部５０ｂにおける動作を示すタイミングチャートである。
【図１０】従来の画像の重ね合わせの様子を例示する説明図である。
【図１１】従来の画像処理装置の構成例を示すブロック図である。
【符号の説明】
２０…ビデオゲーム装置
２１…ＣＤ－ＲＯＭ
２２…ゲーム機本体
２４，２６…ゲームパッド
２４ａ…スイッチ
２４ｂ…カーソルスティック
２８…カラーテレビ
３０…ビデオ信号ケーブル
３１…カバー
３２…ＣＤ－ＲＯＭドライブ
３４…スピーカ
３６…ＳＣＳＩバス
４０…ＭＰＵ
４０ａ…演算部
４０ｂ…コントローラ
４１…メインメモリ
４２…ＲＯＭ
４３…ＢＵＳ
４５…画像信号コントロールユニット
４５ａ…ＭＰＵＩ／Ｆ
４５ｂ…ＳＣＳＩコントローラ
４５ｃ…ＡＦＦＩＮコンバータ
４５ｄ…グラフィックコントローラ
４５ｅ…サウンドコントローラ
４７…画像データ伸長ユニット
４９…ＶＤＰユニット
５０…ビデオエンコーダユニット
５０ａ…インタフェース部
５０ｂ…画像データ合成部
５０ｂ…画像合成部
５０ｃ…ＤＡＣ部
５０ｄ…コントロール部
５２…音声データ出力ユニット
５２ａ…ＡＤＰＣＭ部
５２ｃ…ミキサー
５５…Ｋ－ＲＡＭ
５９…Ｖ－ＲＡＭ
６０…ＮＴＳＣコンバータ
６２…第１Ｉ／Ｆ
６３…第２Ｉ／Ｆ
６４…第３Ｉ／Ｆ
６５…第１のデータセレクタ
６７…加算器
６８…カラーパレット

７２…第２のデータセレクタ
７３…第３のデータセレクタ
７４…時分割データラッチ
７５…画像特殊処理演算器
７６…画素画像データラッチ
８１，８２，８３…Ｄ／Ａ変換器
８４…ＭＯＤ設定器
８６…同期信号生成回路
８９…ＭＰＵインタフェース
９０…システムコントロールロジック
９６…優先順位クロマキ制御回路
１０１…第１のデータバッファ
１０２，１０３…信号調整部
１０４…第１のセレクタ
１０５…データバッファ
１０６，１０７…処理調整部
１０８…第２のセレクタ
１０９…データバッファ
１１０…第１のコントロールバッファ
１１１…第１のセレクタ制御部
１１２…第２のコントロールバッファ
１１３…第２のセレクタ制御部
１１４…第３のコントロールバッファ
１３０…係数レジスタ
１４０…固定カラーレジスタ

【図１】



【図２】



【図３】



【図４】



【図５】



【図６】



【図７】

カラーパレットアドレス	D15 D14 D13 D12 D11 D10 D9 D8	D7 D6 D5 D4	D3 D2 D1 D0
0	Yデータ	Uデータ	Vデータ
1	Yデータ	Uデータ	Vデータ
2	Yデータ	Uデータ	Vデータ
3	Yデータ	Uデータ	Vデータ
.....	.....	.....	.....
100	Yデータ	Uデータ	Vデータ
101	Yデータ	Uデータ	Vデータ
.....	.....	.....	.....
509	Yデータ	Uデータ	Vデータ
510	Yデータ	Uデータ	Vデータ
511	Yデータ	Uデータ	Vデータ

【図８】


D/A コンバータへ
ドットクロックで読み出し
76
画素画像データラッチ
画素データラッチ信号
90
システムクロックでラッチ
74
時分割データラッチ
73
データセレクタ
65+72
データセレクタ
c=a×m+b×n
画像特殊処理演算器
75
演算抑止信号
システムロックにて動作
VDPユニットから
画像信号コントロールユニットから
画像データ伸長ユニットから
固定カラーレジスタ
140
96
優先順位クロマキ制御回路
係数レジスタ1／2／3
130

【図９】


第ｎ番目の画素
第ｎ＋１番目の画素
フェイズ
システムクロック SCK
ドットクロック DCK
データセレクタ 65＋72 出力信号
データセレクタ3 出力信号 (時分割データ ラッチ出力信号)
画素データラッチ信号
画素データラッチ出力
DA
DB
DC
DD
C1
C2
C3
C4
n－1
n＋1

【図１０】


優先順位 B
F
F
B
合成画像

【図１１】


250
290
270
外部装置
300
合成後のデータ
260
310
320
外部装置
280
表示画像データ決定回路
330

フロントページの続き

(72)発明者　那須　弘明
長野県諏訪市大和三丁目３番５号　セイコーエプソン株式会社内

合議体
審判長　瀧　廣往
審判官　後藤　時男
審判官　山口　敦司

(56)参考文献　特開昭６１－１４８４８８（ＪＰ，Ａ）
特開平２－８８９２（ＪＰ，Ａ）
特開昭６３－１８９６９０（ＪＰ，Ａ）
特開平１－１８９６９０（ＪＰ，Ａ）
特開平６－２０８３５９（ＪＰ，Ａ）

(58)調査した分野(Int.Cl.，ＤＢ名)
G09G5/36
A63F9/22
G06T1/00
H04N5/265