

(19) DANMARK



DIREKTORATET FOR
PATENT- OG VAREMÆRKEVÆSENET



(12) FREMLÆGGELSESSKRIFT (11) 143628 B

- (21) Ansøgning nr. 1896/72 (51) Int.Cl.³ H 04 L 1/00
(22) Indleveringsdag 19. apr. 1972 H 04 Q 7/00
(24) Løbedag 19. apr. 1972
(41) Alm. tilgængelig 20. okt. 1972
(44) Fremlagt 14. sep. 1981
(86) International ansøgning nr. -
(86) International indleveringsdag -
(85) Videreførelsesdag -
(62) Stamansøgning nr. -
(30) Prioritet 19. apr. 1971, 134932, US

(71) Ansøger MOTOROLA INC., Franklin Park, US.

(72) Opfinder William V. Braun, US: Eugene J. Bruckert, US.

(74) Fuldmægtig Patentagentfirmaet Magnus Jensens Eftf.

(54) Asynkron digital detektor.

Den foreliggende opfindelse angår en detektor som angivet i krav 1's indledning.

En sådan detektor, der kendes fra CH-PS 439.391, benyttes til i en signalfølge at erkende et bestemt, af fem ens bit bestående ord, der angiver begyndelsen eller enden af en meddelelse og som skal udløse en synkronisering af den meddelelsen modtagende anordning. Herfor læses ethvert af fem bit bestående ord i den modtagne signalfølge sekventielt ind i et skifteregister styret af en med signalfølgen synkroniseret taktimpuls.

Den synkroniserede taktimpuls afledes af en med signalfølgen usynkroniseret taktgenerator ved behandling af en ligeledes overført synkroniseringsimpuls. Skifteregisteret har i overensstemmelse

DA 143628 B

med ordlængden fem trin, der alle er forbundet til en koincidenskobling. Denne kobling undersøger de i skifteregisteret indeholdte bit og afgiver en impuls, når det forudbestemte ord forekommer i skifteregisteret.

Denne kendte detektor arbejder med såkaldt synkron aftastning, hvor den modtagne signalfølge aftastes med synkroniserede taktimpulser, der altid forekommer midt i de enkelte modtagne bit. En sådan detektor kræver, på grund af de overførte synkroniseringssignaler, et forholdsvis stort komponentopbud på såvel sender- som modtagerside og er desuden yderst støjfølsom, idet allerede en enkelt forkert bit medfører en fejlagtig detektering.

I visse kommunikationssystemer, eksempelvis ved mobile, bærbare og selektivt kaldende systemer, hvor binære ord benyttes til selektivt opkald af en modtager, kan det nævnte komponentopbud ikke tolereres. Ved sådanne systemer forårsager tilføjelsen af synkroniseringssignaler ved begyndelsen og/eller slutningen af et ønsket binært ord en forsinkelse i overførslen som ligeledes er uønsket.

Ved en fra tysk fremlæggelsesskrift 1.252.727 kendt metode til støjsikret modtagelse af overførte data aftastes en signalfølge med en over signalfølgens bitfrekvens liggende frekvens. De binære værdier af et bestemt antal aftastninger sammenlignes med de binære værdier af et andet antal efterfølgende aftastninger, og et til majoriteten af alle de binære værdier svarende binært signal afgives. Der er altså tale om en såkaldt majoritetslogik, som hindrer, at i signalfølgen indeholdte fejlimpulser mistydes som informationsbit. Denne kendte metode tjener ikke til at fastlægge, om en modtagen signalfølge indeholder et forudbestemt binært ord, og den muliggør heller ikke synkronisering mellem den modtagne meddelelse og et denne meddelelse behandlende kredsløb.

Formålet med opfindelsen er at anvise en detektor af den omhandlede art, som er i stand til at arbejde uden overførte synkroniseringssignaler.

Dette opnås ifølge opfindelsen ved den i krav 1 anviste udformning.

På grund af den gentagne aftastning i løbet af en bitperiode kan en synkronisering mellem henholdsvis den signalfølgen frembringende og afsendende anordning og detektoren undværes. Den anviste udformning muliggør, ved passende valg af det søgte binære ord, således at dette adskiller sig en vis mindstegrad fra andre ord i signalfølgen og fra ord, der fremkommer ved cyklisk forskydning,

at det søgte ord kan erkendes uden ordsynkronisering, også selv om overensstemmelsen mellem skifteregisterets indhold og det lagrede ord ikke er fuldstændig.

Opfindelsen skal i det følgende forklares nærmere i forbindelse med tegningen, hvor

fig. 1 viser et blokdiagram for en asynkron detektor ifølge opfindelsen,

fig. 2 et blokdiagram for en anden udførelsesform af detektoren,

fig. 3 en grafisk repræsentation for en binær signalfølge, og

fig. 4 et blokdiagram for en anden udførelsesform af et i fig. 2 vist lagerkredsløb.

De på tegningen viste detektorer er binære detektorer beregnet til at detektere et binært ord i en signalfølge. Et binært ord består af en forudbestemt sekvens af binære digits eller bits, hvorved hver bit har en forudbestemt periodelængde. De viste detektorer er i stand til at detektere det ønskede binære ord uden behov for synkronisering af modtageren til bitperioderne.

I fig. 3 (a) er vist en binær signalfølge, der kan detekteres af de i fig. 1 og 2 viste kredsløb. Overgangene fra et signalniveau til et andet indikerer længden eller varigheden af en bitperiode. Det ene af to niveauer repræsenterer et binært 0 og det andet et binært 1. Ved (c) er vist tre bitperioder med samme niveau. De enkelte bits adskilles altså ikke altid af en niveauændring.

I fig. 1 påtrykkes signaler fra eksempelvis en modtagers diskriminator og indeholdende det ønskede binære ord et lavpasfilter 10. Dette filter afskærer alle signalkomponenter over en vis frekvens for at eliminere uønskede højfrekvente støjsignaler, der kunne vanskeliggøre detekteringen. Filterets afskæringsfrekvens vælges lig med ca. halvdelen af den senere omtalte eksempleringsfrekvens. Lavpasfilterets 10 afskæringsfrekvens kan eksempelvis være 200 Hz. Signalerne fra lavpasfilteret 10 påtrykkes en begrænser 11, der forstærker og klipper signaler, der har en amplitude forskellig fra 0. Signalerne på begrænserens 11 udgang er

således binære signaler, idet signalniveauerne er enten lig med begrænserens afskæringsniveau eller nul. Udgangssignalerne fra begrænseren 11 kan betragtes som en følge af binære signaler, som den, der er vist i fig. 3 (a).

I forbindelse med de på tegningen viste detektorer antages det nu, at det binære ord består af 23 bits. Med 23 bits er det muligt at benytte 178 forskellige binære ord, der afviger fra hinanden og fra cykliske varianter af andre ord med mindst 7 bits. Denne gruppe af binære ord kan være en såkaldt undergruppe af en cyklisk kode. På grund af den store forskel mellem ordene og deres cykliske varianter er rammesignaler før eller efter et ord ikke nødvendige. Et sådant ord gør det også muligt at ~~detek-~~tere det ønskede ord, selv om korrelationen mellem det modtagne og det korrekte ord er mindre end 100%.

Den binære signalfølge fra begrænseren 11 påtrykkes et skifteregister 12, der er et flertrinsskifteregister. En del 13a af et styrekredsløb 13 er koblet til skifteregisteret 12 og genererer et antal første styreimpulser i hver bitperiode, som antydtes i fig. 3 (b), der benyttes til at aktivere skifteregisteret 12, således at den binære information skiftes fra hvert trin til det følgende, og det binære signal, der tilføres første ~~trin fra begræn-~~seren 11, eksempleres. Det binære, til det første trin koblede, signal i signalfølgen indføres således i første trin ved den først optrædende styreimpuls. I en foretrukken udførelsesform frembringer styrekredsløbet 13 fire første styreimpulser i en bitperiode. Hver bit i signalfølgen, der påtrykkes skifteregisteret 12, kan således aftastes fire gange. Hvis antallet af bit pr. sekund er 100, må styrekredsløbet altså generere første styreimpulser med en impulsfrekvens på 400 Hz.

Skifteregisteret 12 har fire gange så mange trin som antallet af bits i det ønskede ord, altså 92 trin for et ord på 23 bits.

Det i fig. 1 viste kredsløb omfatter endvidere et lagerregister 14 med lige så mange trin, som antallet af bit i det ønskede ord. De binære signaler i hver af skifteregisterets trin påtrykkes den ene indgang på et antal eksklusive NOR-portkredsløb,

i det følgende omtalt som EX-NOR-kredsløb 15. Antallet af EX-NOR-kredsløb 15 er lig med antallet af trin i skifterregisteret 12. Hvert trin i lagerregisteret 14 er koblet til den anden indgang på EX-NOR-kredsløbet 15, således at lagerregisteret 14 er koblet til indgange på fire af kredsløbene 15, idet de binære signaler til fire EX-NOR-kredsløb 15 fra skifterregisteret 12 svarer til de fire binære signaler fra en bit.

En anden del 13b af styrekredsløbet 13 frembringer andre styreimpulser mellem hver af de første styreimpulser. De andre styreimpulser påtrykkes lagerregisteret 14 og medfører hver, at bits i hver af lagerregistertrinene påtrykkes de respektive indgange på EX-NOR-kredsløbene 15. Hvis der er overensstemmelse mellem signalerne på de to indgange af et NOR-kredsløb 15, vil kredsløbet afgive et signal. Det skal bemærkes, at ethvert kredsløb, der kan afgive et udgangssignal ved overensstemmelse mellem to indgangssignaler, kan erstatte EX-NOR-kredsløbene 15. EX-NOR-kredsløbenes udgangssignaler påtrykkes en tæller 16. Denne tæller 16 påtrykkes også de andre styresignaler, således at tælleren registrerer antallet af signaler fra EX-NOR-kredsløbene. Hvis dette antal er større end en forudbestemt procentdel af EX-NOR-kredsløbenes antal, afgiver tælleren 16 et signal som udtryk for, at det modtagne ord anerkendes som det ønskede. Eksempelvis kan der forlanges overensstemmelse i 80% af de sammenlignende kredse.

Det signal, der afgives af tælleren, kan eksempelvis benyttes til at aktivere en modtagers lavfrekvenstrin.

Det skal bemærkes, at registeret 14 i fig. 1 er vist med 2 trin, medens registeret 12 har 8 trin. I det tidligere nævnte eksempel, hvor ordet består af 23 bits, består naturligvis lagerregisteret 14 af 23 trin, og skifterregisteret 12 af 92 trin.

Det er tidligere nævnt, at det ønskede binære ord kan være indeholdt i en cyklisk kode. Det er endvidere karakteristisk for det ønskede ord, at der findes en øvre grænse for antallet af niveauændringer i ordet. I et ord bestående af 23 bits kan der således maksimalt forekomme 16 niveauændringer. Med fire aftastninger i hver bitperiode er nøjagtig synkronisering mellem sender og modtager ikke nødvendig. Dette skyldes, at sandsynligheden for

fejl, der skyldes en aftastning i en forkert bitperiode eller i overgangen mellem to bits ved manglende synkronisering, er lille sammenlignet med det antal fejl, der er nødvendige, for at det modtagne ord skal afvises som forkert. Aftastes eksempelvis ved begyndelsen eller enden af en bitperiode, hvilket må antages at være det værste, der kan ske, vil - når der kun kan finde 16 niveauændringer sted - højst 16 aftastninger kunne være forkerte.

Ifølge sandsynlighedsteorien vil kun 50% af overgangs-aftastningerne medføre fejl, men antages nævnte værste mulighed, vil kun 16 af 92 aftastninger svarende til 17,4% være forkerte. Da tælleren 16 afgiver signal for eksempelvis 80% overensstemmelser, kan der altså forekomme yderligere 2,6% fejl, eksempelvis støj i systemet, inden et korrekt ord afvises på grund af systemfejl.

Hvis 50% af overgangs-aftastningerne er forkerte, vil kun 8,7% af alle aftastninger være forkerte. Med 80% grænse for godkendelse kan der da yderligere tillades 11,3% fejl fra systemet.

Hvis der kun blev aftastet en gang i hver bitperiode, kunne der opstå 16 fejl på 23 aftastninger. Den sandsynlige marginalfejl er da 34,8%.

Tre aftastninger hver bitperiode vil være tilstrækkelig til, at nøjagtig synkronisering mellem sender og modtager kan udføres, men de nævnte fire aftastninger gør det muligt at tillade få andre systemfejl end fejl på grund af manglende synkronisering. Endvidere nedsætter de fire aftastninger pr. bitperiode antallet af afvisninger af i og for sig korrekte ord.

Fig. 2 viser en anden udførelsesform, hvor signalerne fra begrænseren 11 påtrykkes et portkredsløb 25. Første styreimpulser fra en del 26a af et styrekredsløb 26 påtrykkes portkredsløbet 25 i et antal af fire i hver bitperiode. Styreimpulserne åbner portkredsløbet 25, således at de binære signaler i den binære signalfølge kobles gennem portkredsløbet til et skifte-register 27. Dette register omfatter som skifteregisteret 12 92 trin, når det binære ord består af 23 bits.

Som i den ovenfor beskrevne udførelsesform påtrykkes skifteregisteret 27 de første styreimpulser.

En anden del 26b af styrekredsløbet 26 frembringer andre

styreimpulser mellem hver af de første. Eksempelvis kan der frembringes 92 andre styreimpulser for hver af de første styreimpulser. De andre styreimpulser påtrykkes skifterregisteret 27, således at de binære signaler skiftes gennem registerets trin. Efterhånden som de binære signaler når det sidste registertrin, kobles de gennem et portkredsløb 30, der ligeledes aktiveres af de andre styreimpulser til den ene indgang på et EX-NOR-kredsløb 31. Et lagerregister 35 på 92 trin indeholder binære signaler svarende til den korrekte følge af binære signaler i det forudbestemte binære ord. Hver gruppe på fire registertrin svarer til en bit.

Lagerregisteret 35 påtrykkes de andre styreimpulser, hvorved de binære signaler cyklisk skiftes gennem registeret, sådan som signalerne i skifterregisteret 27. Det binære signal i lagerregisterets sidste trin påtrykkes den anden indgang på EX-NOR-kredsløbet 31. Ved overensstemmelse mellem EX-NOR-kredsløbets to indgange afgives et signal til en tæller 36. Tælleren registrerer antallet af overensstemmelser mellem signalerne i de to registre 35 og 27 og afgiver et tællersignal for hver overensstemmelse. Tællersignalet påtrykkes et AND-kredsløb 37.

Opnås et forudbestemt antal tællesignaler, vil tælleren give signal til alle indgange på AND-kredsløbet 37, således at et godkendelsessignal afgives. Igen kan det antages, at 80% overensstemmelse vil fremkalde et godkendelsessignal. Signalet fra AND-kredsløbet 37 påtrykkes en bistabil multivibrator 38, der skifter tilstand, når den modtager et godkendelsessignal og afgiver et signal til den ene indgang af et AND-kredsløb 39. Den anden indgang på AND-kredsløbet 39 påtrykkes de første styreimpulser. Hvis AND-kredsløbet 39 påtrykkes en første styreimpuls samtidig med forekomsten af et signal fra multivibratoren 38, vil kredsløbet 39 afgive et signal derom.

De første styreimpulser påtrykkes endvidere tælleren 36 og multivibratoren 38, således at disse kredsløb tilbagesættes.

Signalet fra AND-kredsløbet 39 påtrykkes et styrbart forsinkelseskredsløb 40 såsom en monostabil multivibrator. Forsinkelseskredsløbet 40 vil skifte tilstand, når det påtrykkes et sådant signal, og forblive i den nye tilstand i en forudbestemt periode. I denne tilstand afgiver multivibratoren et styresignal på sin udgang 41 svarende til, at det modtagne ord er accepteret som værende korrekt. Varigheden af den periode, hvor multivibra-

toren 40 forbliver i den skiftede tilstand, er noget større end nødvendigt for modtagelse af et følgende binært ord på 23 bits. Hvis dette følgende ord svarer til det forudbestemte, vil den monostabile multivibrator 40 igen blive aktiveret, og styresignalet på udgangen 41 opretholdes.

Varigheden af multivibratorens 40 forsinkelsesperiode kan vælges sådan, at multivibratoren forbliver i den skiftede periode længere end nødvendigt for modtagelse af endnu to eller tre binære 23-bit-ord. Herved opretholdes styresignalet på udgangen 41, selv om et af disse senere ankommende binære ord går tabt.

Fig. 2 viser endnu et skifteregister 140, der kan være identisk med registeret 35. Dette yderligere register 140 kan benyttes til lagring af et andet forudbestemt ord, der sammenlignes med det i skifteregisteret 27 modtagne ved hjælp af et EX-NOR-kredsløb 141, der styrer en tæller 42, et AND-kredsløb 43, en bistabil multivibrator 44, et AND-kredsløb 45 og en monostabil multivibrator 46. Denne multivibrator afgiver ved passende forudbestemt overensstemmelse mellem de i skifteregisteret 27 modtagne og de i registeret 140 lagrede signaler, et styresignal på udgangen 47.

Registeret 140 kan eksempelvis indeholde 0 eller 1 i alle trin. Det tilsvarende ord kan da udsendes som tegn på transmissionens afslutning, hvilket særlig er hensigtsmæssigt, når den monostabile multivibrator 40 er indrettet til i en forudbestemt periode at opretholde styresignalet, selv om det forudbestemte binære ord ikke gentages.

De viste og omtalte EX-NOR-kredsløb 15 og 31 kan eksempelvis erstattes af EX-OR-kredsløb. Disse vil afgive signaler, når der ikke er overensstemmelse mellem de påtrykte signaler.

Antallet af trin i lagerregisteret 35 kan være lig med antallet af bit i det forudbestemte ord, altså eksempelvis 23. Mellem styrekredsløbet 26 og registeret 35 indsættes da et kredsløb, der medfører, at hver fjerde af de andre styreimpulser påtrykkes registeret 35, således at dette kun skifter en gang, for hver fire gange registeret 27 skifter.

Med den valgte ordtype vil hvert ord og cykliske varianter være bestemt ved de første tolv bits. De sidste elleve bits kan

altså beregnes, når de første tolv bits kendes. I fig. 4 er vist et skifteregister 50, der under udnyttelse af denne sammenhæng kan erstatte de i fig. 2 viste lagerregistre 35 og 140.

Skifteregisteret 50 indeholder tolv trin og er sammenkoblet med et paritetskredsløb 51. Registeret 50 påtrykkes andre styreimpulser fra kredsløbet 26b, der bevirker, at de binære signaler skiftes gennem registeret, og at de følgende bits genereres.

Ved hjælp af flere aftastninger pr. bit øges detektorens følsomhed, og antallet af fejlagtige afvisninger af et korrekt ord nedsættes. Dette skyldes, at fejlmodtagelse af en bit eksempelvis på grund af en støjimpuls eller på grund af formindsket signalstyrke, der hindrer korrekt modtagelse af en bit, kun vil medføre en nedsættelse af antallet af signaler fra kredsløbet eller kredsløbene til bestemmelse af overensstemmelse mellem signalerne i de to registre, men ikke erkendelse af en uanvendelig bit. Antallet af overensstemmelser kan naturligvis blive så lille, at ordet ikke kan erkendes, men i sådanne tilfælde vil hele signalet sædvanligvis være så forvansket, at transmissionen er værdiløs.

De viste detektorer er asynkrone og kræver altså ikke synkronisering mellem sender og modtager. Det er heller ikke nødvendigt med rammesynkronisering. Ved passende valg af aftastninger for hver bit og af antallet af overensstemmelser i forhold til antallet af aftastninger er nøjagtig synkronisering mellem bitforekomst og detektering ikke nødvendig. Brugen af flere aftastninger pr. bit nedsætter endvidere risikoen for fejlagtig afvisning af et korrekt ord og øger detektorens følsomhed. Endvidere medfører brugen af flere aftastninger af det modtagne signal og korrelering med et lagret ord, at to-trinsprocessen med erkendelse af bit og følgende korrelering af disse, er reduceret til en et-trinsproces.

P a t e n t k r a v .

1. Asynkron digital detektor til detektering af et forudbestemt binært ord i en signalfølge af bit, der hver har en forudbestemt længde, og omfattende et i forhold til signalfølgen usynkroniseret styrekredsløb til frembringelse af første styreimpulser med større frekvens end signalfølgens bitfrekvens, et skifteregister, der påvirket af styreimpulser modtager og viderekifter bit i signalfølgen, og et sammenlignende kredsløb til bestemmelse af overensstemmelse mellem skifteregisterets indhold og det forudbestemte ord, *k e n d e t e g n e t* ved, at skifteregisteret (12,27) styres umiddelbart af ikke synkroniserede styreimpulser fra styrekredsløbet (13,13a,26,26a), at antallet af trin i skifteregisteret er lig med produktet af antallet af bit i det ord, der skal detekteres og antallet af første styreimpulser i hver bitperiode, at det sammenlignende kredsløb består af mindst et portkredsløb (15,31,141) og en med dette forbunden tæller (16,36,42), at portkredsløbet påtrykkes dels værdier fra skifteregisteret, dels værdier fra et lagerkredsløb (14,35,140), der indeholder et til det forudbestemte ord svarende ord, således at tællerstanden bliver et udtryk for overensstemmelse mellem skifteregisterets indhold og indholdet af lagerkredsløbet, og at tælleren ved opnåelse af en forudbestemt grad af overensstemmelse afgiver et signal.

2. Detektor ifølge krav 1, *k e n d e t e g n e t* ved, at lagerkredsløbet (14,35,140) omfatter et til antallet af bit i det forudbestemte ord svarende antal lagertrin.

3. Detektor ifølge krav 2, *k e n d e t e g n e t* ved, at det sammenlignende kredsløb omfatter et til antallet af skifteregistertrin svarende antal portkredsløb (15), at hvert portkredsløb har en indgang forbundet til et trin i skifteregisteret

og en indgang forbundet til et trin i lagerkredsløbet (14) og ved overensstemmelse mellem de to indgangsværdier afgiver et udgangssignal, og at tælleren (16) tæller antallet af udgangssignaler og ved overskridelse af et forudbestemt antal afgiver et signal.

4. Detektor ifølge krav 1-3, *k e n d e t e g n e t* ved, at styrekredsløbet (13,13b,26,26b) også frembringer andre styreimpulser mellem de første styreimpulser, og at tælleren (16,36,42) styres af de andre styreimpulser.

5. Detektor ifølge krav 1-4, *k e n d e t e g n e t* ved, at styrekredsløbet (13,26) frembringer fire første styreimpulser i hver bitperiode.

6. Detektor ifølge krav 1, *k e n d e t e g n e t* ved, at lagerkredsløbet er et andet skifteregister (35,140) med et antal af trin, der svarer til antallet i det førstnævnte skifteregister (27), at begge skifteregistre er således cyklisk forbundne og styret af andre styreimpulser, at deres indhold mellem to første styreimpulser kan skiftes mindst en gang rundt, at det sammenlignende kredsløb omfatter et portkredsløb (31,41), hvis indgange er forbundet til sidste trin i de to registre, og som afgiver et udgangssignal ved overensstemmende indgangsværdier, og at tælleren (36,37,42,43) afgiver et signal, når antallet af udgangsimpulser fra portkredsløbet mellem to første styreimpulser overstiger en forudbestemt værdi.

7. Detektor ifølge krav 6, *k e n d e t e g n e t* ved, at styrekredsløbet (26,26a) frembringer fire første styreimpulser i hver bitperiode, at det andet skifteregisters (35,140) antal af trin er lig med antallet af bit i det ord, der skal genkendes, og at skifteregisterets indhold forskydes for hver fjerde anden styreimpuls, hvorhos hver bit i det andet skifteregister sammenlignes med fire binære signaler i det første skifteregister (27).

8. Detektor ifølge krav 1-7, *k e n d e t e g n e t* ved, at tælleren (16,36,37,42,43) afgiver et signal, når overensstemmelsen mellem det forudbestemte ord og de i signalfølgen forekommende bit overstiger 80%.

Fremdragne publikationer:

Schweizisk patent nr. 439391

Tysk fremlæggelsesskrift nr. 1252727

USA patent nr. 3541314

Electronic Engineering, bind 40, nr. 484, juni 1968, s. 341-342.

