

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2015年3月12日(12.03.2015)



(10) 国際公開番号

WO 2015/033733 A1

- (51) 国際特許分類:
H01L 21/336 (2006.01) H01L 29/78 (2006.01)
- (21) 国際出願番号: PCT/JP2014/070845
- (22) 国際出願日: 2014年8月7日(07.08.2014)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (30) 優先権データ:
特願 2013-184930 2013年9月6日(06.09.2013) JP
- (71) 出願人: トヨタ自動車株式会社 (TOYOTA JIDOSHA KABUSHIKI KAISHA) [JP/JP]; 〒4718571 愛知県豊田市トヨタ町1番地 Aichi (JP).
- (72) 発明者: 大川 峰司 (OKAWA Takashi); 〒4718571 愛知県豊田市トヨタ町1番地 トヨタ自動車株式会社内 Aichi (JP). 江口 博臣 (EGUCHI Hiroomi); 〒4718571 愛知県豊田市トヨタ町1番地 トヨタ自動車株式会社内 Aichi (JP). 金原 啓道 (KINPARA Hiromichi); 〒4718571 愛知県豊田市トヨタ町1番地 トヨタ自動車株式会社内 Aichi (JP). 池田 智史 (IKEDA Satoshi); 〒4718571 愛知県豊田市トヨタ町1番地 トヨタ自動車株式会社内 Aichi (JP).
- (74) 代理人: 特許業務法人 快友国際特許事務所 (KAI-U PATENT LAW FIRM); 〒4516009 愛知県名古屋

古屋市西区牛島町6番1号 名古屋ルーセントタワー9階 Aichi (JP).


- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CZ, DE, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IR, IS, KE, KG, KN, KP, KR, KZ, LA, LC, LK, LR, LS, LT, LU, LY, MA, MD, ME, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, SM, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, ZA, ZM, ZW.
- (84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

— 国際調査報告 (条約第21条(3))

(54) Title: SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME

(54) 発明の名称: 半導体装置とその製造方法



明 細 書

発明の名称：半導体装置とその製造方法

技術分野

[0001] 本明細書では、半導体基板の表面の一部にゲート絶縁膜とゲート電極の積層構造が形成されており、その積層構造に隣接する範囲の半導体基板に不純物注入領域が形成されており、ゲート電極に印加する電圧によってゲート絶縁膜を介してゲート電極に対向する範囲の半導体基板に反転層が形成される形式の半導体装置と、その製造方法を開示する。

背景技術

[0002] 例えば、図 8（１）に示すように、半導体基板 2 の表面 2 a の一部にゲート絶縁膜 4 とゲート電極 6 の積層構造 8 が形成されており、積層構造 8 に隣接する第 1 範囲の半導体基板 2 に第 1 不純物注入領域 1 0 が形成されており、積層構造 8 に隣接する第 2 範囲の半導体基板 2 に第 2 不純物注入領域 1 2 が形成されている半導体構造が知られている。この構造の場合、第 1 不純物注入領域 1 0 の導電型と第 2 不純物注入領域 1 2 の導電型が、ゲート絶縁膜 4 を介してゲート電極 6 に対向する範囲の半導体基板 2 の導電型から異なる関係に調整される。ゲート電極 6 に印加する電圧によってゲート絶縁膜 4 を介してゲート電極 6 に対向する範囲の半導体基板 2 に反転層を形成するか形成しないかを制御することができ、第 1 不純物注入領域 1 0 と第 2 不純物注入領域 1 2 の間の抵抗を制御することができる。

[0003] 実際に使用可能な半導体装置では、ゲート電極 6 を絶縁膜で覆っておく必要がある。そのために、積層構造 8 の露出面に熱酸化膜を形成する工程が実施される。図 8（２）は、熱処理後の半導体装置の断面を示し、積層構造 8 の上面と側面に熱酸化膜 1 6 が形成されている。

[0004] 熱酸化膜 1 6 を形成する場合、ゲート絶縁膜 4 とゲート電極 6 の界面に沿った範囲のゲート電極 6 が酸化される。また、ゲート絶縁膜 4 と半導体基板 2 の界面に沿った範囲の半導体基板 2 も酸化される。界面に沿って酸化が進

行することで、ゲート電極 6 と半導体基板 2 を隔てる熱酸化膜 14 の厚みが増大する。界面に沿った酸化は矢印 a に示すように進行することから、ゲート電極 6 と半導体基板 2 を隔てる熱酸化膜 14 の厚みは、積層構造 8 の輪郭 8a に接近するにつれて増大する。参照番号 5 は、上記のようにして熱酸化膜が厚くなった範囲を示しており、バースビークといわれる。

[0005] バースビーク 5 が形成されて熱酸化膜 14 が厚くなった範囲では、ゲート電極 6 に電圧を印加しても反転層が形成されない。すると、第 1 不純物注入領域 10 と反転層が離れてしまう現象が生じる。あるいは、第 2 不純物注入領域 12 と反転層が離れてしまう現象が生じる。

[0006] 第 1 不純物注入領域 10 と第 2 不純物注入領域 12 を形成する場合、積層構造 8 をマスクにして半導体基板 2 に不純物を注入する。このとき、図 8 (1) の矢印 24 に示すように、種々の方向から不純物を注入する方法を採用することができる。斜めに注入する結果、図 8 (1) に示すように、第 1 不純物注入領域 10 の内側の輪郭 10a と、第 2 不純物注入領域 12 の内側の輪郭 12a は、積層構造 8 の輪郭 8a よりも距離 A だけ内側に侵入する。

バースビーク 5 は、積層構造 8 の輪郭 8a から内側に延びる。図 8 の (2) に示すように、バースビーク 5 は、積層構造 8 の輪郭 8a より距離 B だけ内側に侵入する。参照番号 5a は、バースビーク 5 の先端位置（最も内側に延びた位置）を示している。通常は距離 $A < B$ である。

[0007] ゲート電極 6 に電圧を加えた場合、ゲート電極 6 と半導体基板 2 を隔てるゲート絶縁膜 14 の厚みが薄い範囲では反転層が形成されるものの、ゲート絶縁膜 14 の厚みが増大した範囲では反転層が形成されない。図 8 (2) では、バースビーク 5 が形成されない範囲にのみ反転層が形成される場合を例示しており、反転層の形成範囲を参照番号 20 で示している。なお本明細書では、反転層自体と反転層形成範囲が同一に図示されることから、共通の参照番号 20 を用いる。領域と領域形成範囲についても同一の参照番号を用いる。

[0008] 前記した距離 A, B に関して、 $A < B$ であると、第 1 不純物注入領域 10

と反転層 20 が距離 C だけ離れてしまう。ここで $C = B - A$ である。同様に、第 2 不純物注入領域 12 と反転層 20 が距離 C だけ離れてしまう。

距離 C に対応する範囲 22 は、反転層も形成されなければ、不純物も注入されていない不純物低濃度範囲である（通常は、ゲート絶縁膜が薄ければゲート電極 6 に電圧を印加することで反転層が形成される程度の低濃度に調整されている）。距離 C の範囲 22 は、高抵抗領域である。

第 1 不純物注入領域 10 と反転層 20 が高抵抗範囲 22 によって分離してしまう現象、あるいは第 2 不純物注入領域 12 と反転層 20 が高抵抗範囲 22 によって分離してしまう現象が生じると、ゲート電極 6 に電圧を印加して反転層 20 を形成しても、第 1 不純物注入領域 10 と第 2 不純物注入領域 12 の間の抵抗が下がらないという問題が生じる。

[0009] 熱酸化膜 16 の形成時に、積層構造 8 の輪郭 8a に沿った範囲においてゲート電極 6 と半導体基板 2 を隔てる熱酸化膜 14 の厚みが増大する現象の発生を避ける技術が特許文献 1 に記載されている。

[0010] 特許文献 1 の技術では、ゲート絶縁膜 4 とゲート電極 6 の積層構造 8 の側面に窒化膜を形成してから熱酸化膜を形成する。ゲート電極 6 の側面は窒化膜で絶縁され、ゲート電極 6 の上面は熱酸化膜で絶縁される。積層構造 8 の側面に窒化膜を形成してから熱酸化膜を形成すると、ゲート絶縁膜 4 とゲート電極 6 の界面、あるいはゲート絶縁膜 4 と半導体基板 2 の界面に沿って酸化が進行することが防止され、バースピーク 5 が形成されないようにすることができる。

先行技術文献

特許文献

[0011] 特許文献 1：特開平 2-181435 号公報

発明の概要

発明が解決しようとする課題

[0012] 特許文献 1 の技術によって、積層構造 8 の輪郭 8a に沿った範囲において

ゲート電極 6 と半導体基板 2 を隔てる熱酸化膜 14 の厚みが増大するのを防止でき、ゲート電極 6 に電圧を印加して反転層を形成しても第 1 不純物注入領域 10 と第 2 不純物注入領域 12 の間の抵抗が下がらないという問題を解決することができる。しかしながら特許文献 1 に記載の技術では窒化膜形成工程を必要とする。通常の MOS の製造工程では、窒化膜形成工程を実施しない。特許文献 1 の技術では、通常なら必要としない窒化膜の形成工程とエッチング工程が必要となり、プロセスコストが増大する。

本明細書では、窒化膜を形成することなく、積層構造 8 の輪郭 8a に沿った範囲において不純物注入領域と反転層が分離してしまう現象を発生させなくする技術を開示する。

[0013] ゲート電極の輪郭に沿った範囲において不純物注入領域と反転層が分離してしまう問題は、図 8 の構造に限られない。

図 9 は LDD の断面構造を示している。図 8 に対応する範囲には同じ参照番号を用いることで重複説明を省略する。LDD の場合、図 9 (1) に示すように、積層構造 8 をマスクにして不純物を注入して第 1 不純物低濃度注入領域 10b と第 2 不純物低濃度注入領域 12b を形成する。次に、図 9 (2) に示すように、積層構造 8 の周りに熱酸化膜 16 を形成する。次に、図 9 (3) に示すように、熱酸化膜 16 をマスクにして不純物を注入して第 1 不純物高濃度注入領域 10c と第 2 不純物高濃度注入領域 12c を形成する。

LDD の場合でも、積層構造 8 の輪郭 8a に沿った範囲においてゲート電極 6 と半導体基板 2 を隔てる熱酸化膜 14 の厚みが増大し、ゲート電極 6 に電圧を印加して反転層を形成しても、第 1 不純物低濃度注入領域 10b と第 2 不純物低濃度注入領域 12b の間の抵抗が下がらないという問題が生じる。

[0014] 図 10 は、縦型の LDD の断面構造を示している。図 9 に対応する範囲には同じ参照番号を用いることで重複説明を省略する。縦型の LDD の場合、図 10 に示すように、積層構造 8 をマスクにして不純物を注入し、積層構造 8 に隣接する範囲に左側第 1 不純物低濃度注入領域 10b1 と右側第 1 不純

物低濃度注入領域 10b2 を製造する。また、熱酸化膜 16 をマスクにして不純物を注入し、熱酸化膜 16 に隣接する範囲に左側第 1 不純物高濃度注入領域 10c1 と右側第 1 不純物高濃度注入領域 10c2 を製造する。半導体基板 2 の中央部を縦方向に延びる範囲に第 2 不純物低濃度注入領域 12b を形成し、半導体基板 2 の裏面に臨む範囲に第 2 不純物高濃度注入領域 12c を形成する。

第 1 不純物低濃度注入領域 10b1, 10b2 と、第 1 不純物高濃度注入領域 10c1, 10c2 と、第 2 不純物低濃度注入領域 12b と、第 2 不純物高濃度注入領域 12c の導電型は同じであり、残存する半導体基板 2 の範囲のみが反対導電型である。

縦型の LDD の場合でも、積層構造 8 の輪郭 8a に沿った範囲においてゲート電極 6 と半導体基板 2 を隔てる熱酸化膜 14 の厚みが増大し、ゲート電極 6 に電圧を印加して反転層を形成しても第 1 不純物低濃度注入領域 10b1, 10b2 と第 2 不純物低濃度注入領域 12b の間の抵抗が下がらないという問題が生じる。

[0015] 本明細書で開示する技術は、図 8、図 9、図 10 に例示した半導体構造に対して適用することができる。

課題を解決するための手段

[0016] 本明細書で開示する半導体装置では、半導体基板の表面の一部に形成されているゲート絶縁膜と、ゲート絶縁膜上に積層されているゲート電極と、ゲート絶縁膜とゲート電極の積層構造を覆う熱酸化膜と、前記積層構造に隣接する範囲の半導体基板に形成されている不純物注入領域を備えている。本明細書で開示する半導体装置では、前記積層構造が半導体基板に対向する範囲を平面視したときに、不純物注入領域の輪郭に沿って延びる範囲の対向範囲の輪郭に、凹凸が形成されている。

[0017] 図 11 は、半導体基板 2 を平面視した状態を例示している。実線 8b, 8c は、ゲート絶縁膜 4 とゲート電極 6 の積層構造 8 が半導体基板 2 に対向する範囲の輪郭の一部を示している。後記する図 7 に例示するように、積層構

造 8 の上面と下面の形状が一致しない場合がある。本明細書で開示する技術では、不純物を斜めに注入することもあり、積層構造 8 の下面（半導体基板 2 に対向ないし接する面）の形状が重要である。実線 8 b は、積層構造 8 の対向範囲の輪郭が不純物注入領域の輪郭に沿って延びる範囲の輪郭を示し、実線 8 c は、積層構造 8 の対向範囲の輪郭が不純物注入領域の輪郭と無関係に延びる範囲の輪郭を示している。以下では、簡単化のために、積層構造 8 の対向範囲の輪郭のことを、積層構造 8 の輪郭ということがある。

破線 1 2 a は、積層構造 8 をマスクにして半導体基板 2 に不純物を注入して形成した不純物注入領域 1 2 の輪郭の一部を示している。前記したように、不純物を斜めに注入することと、注入した不純物が拡散することが影響し、不純物注入領域 1 2 の輪郭 1 2 a は、積層構造 8 の輪郭 8 b から内側に距離 A だけ侵入した位置に形成される。距離 A は図 8 で説明した距離である。

不純物注入領域 1 2 は、積層構造 8 に隣接する範囲の一部に形成される。積層構造 8 の輪郭には、不純物注入領域 1 2 の輪郭 1 2 a に沿って延びる範囲 8 b と、不純物注入領域 1 2 の輪郭 1 2 a と無関係に延びる範囲 8 c が存在する。

図 1 1 は、不純物注入領域 1 2 の輪郭 1 2 a に沿って延びる範囲の積層構造 8 の輪郭 8 b に、凹凸が形成されていない場合、すなわち、従来の技術による場合を示している。

図 1 1 (1) における一点鎖線 5 a は、図 8 で説明したバースビーク 5 の形成範囲の輪郭を示している。バースビークの形成範囲の輪郭 5 a は、前記したように、積層構造 8 の輪郭 8 b から内側に距離 B だけ離れた位置となる。距離 B は図 8 で説明した距離であり、 $A < B$ である。バースビークの形成範囲の輪郭と、バースビークの先端位置（最も内側に延びた位置）は同一位置に表示される。本明細書では、これらに対して同一の参照番号 5 a を用いる。

[0018] 図 1 1 に示すように、不純物注入領域 1 2 の輪郭 1 2 a に沿って延びる積層構造 8 の輪郭 8 b に凹凸が形成されていない場合、高抵抗範囲（距離 C に

示す範囲 22) が、ゲート電極の幅方向 (図示の Y 方向) に延びる。高抵抗範囲 22 が不純物注入領域 12 の全幅に亘って形成される。すなわちゲート電極に電圧を印加することで形成される反転層 20 と不純物注入領域 12 は、不純物注入領域 12 の全幅に亘って、高抵抗範囲 22 によって分断させる。反転層 20 と不純物注入領域 12 が接する位置が形成されない。不純物注入領域 12 の輪郭 12 a に沿って延びる範囲の積層構造 8 の輪郭 8 b に凹凸が形成されていない場合、反転層 20 が形成されても抵抗が十分に低下しない。

[0019] それに対して、図 2 は、積層構造 8 の輪郭の一部 8 b に、凹凸が形成された場合を示している。すなわち、不純物注入領域 12 の輪郭 12 a に沿って延びる範囲の輪郭 8 b に、凹部 8 d と凸部 8 e が交互に繰り返し形成されている場合を示す。不純物注入領域 12 の輪郭 12 a と無関係に延びる範囲の積層構造 8 の輪郭 8 c に関しては、凹凸があってもよいし、なくてもよい。

[0020] 破線 12 a は、積層構造 8 をマスクにして半導体基板 2 に不純物を注入して形成した不純物注入領域 12 の輪郭の一部を示している。不純物を斜めに注入することと、注入した不純物が拡散することが影響し、不純物注入領域 12 の輪郭 12 a は、積層構造 8 の輪郭 8 b、8 c から内側に距離 A だけ侵入した位置に形成される。距離 A は図 8 と図 10 で説明した距離である。輪郭 8 b に凹凸が形成されていることに対応して、輪郭 12 a にも凹凸が形成される。

[0021] 図 2 (1) における一点鎖線 5 a は、図 8 で説明したバースピーク 5 の形成範囲の輪郭を示している。バースピーク 5 は酸化することで形成される。したがって、酸素がよく供給される位置ではバースピーク 5 がよく発達し、酸素は供給されにくい位置ではバースピーク 5 が発達しづらい。凸部 8 e では、酸素がよく供給されることから、バースピーク 5 が深く侵入する。凸部 8 e では、バースピークの形成範囲の輪郭 5 a は、積層構造 8 の輪郭 8 e から内側に距離 B だけ離れた位置となる。距離 B は図 8 で説明した距離であり、 $A < B$ である。

それに対して、凹部 8 d では、酸素が供給され難い。凹部 8 d ではバースピーク 5 がほとんど発達しない。図 2 では、簡単化のために、凹部 8 d ではバースピーク 5 が発達しない場合を図示している。バースピーク 5 が形成されなければ、バースピークの形成範囲の輪郭 5 a は、積層構造 8 の輪郭 8 d に一致する。

凸部 8 e と凹部 8 d を接続する範囲の輪郭 8 g では、バースピークの侵入距離が変化する。凸部 8 e に近い部分では酸素がよく供給され、バースピークが深くまで侵入する。凹部 8 d に近い部分では酸素が供給され難く、バースピークの侵入深さが減少する。

[0022] ハッチで示す範囲 1 8 は、不純物注入領域 1 2 がバースピーク 5 の形成範囲を超えて延びている範囲を示す。すなわち、不純物注入領域 1 2 と反転層形成範囲 2 0 が重複する範囲を示す。

凹部 8 d ではバースピーク 5 が発達しないことから、不純物注入領域 1 2 がバースピーク 5 の形成範囲を超えて延びている範囲 1 8 が得られる。不純物注入領域 1 2 と反転層形成範囲 2 0 が重複する範囲 1 8 が得られると、不純物注入領域 1 2 と反転層 2 0 が直接的に接触する関係が得られる。図 2 の (E) は、図 2 の (1) の E-E 断面を示している。凹部 8 d では、バースピークが形成されないことから、薄いゲート酸化膜 4 が不純物注入領域 1 2 内に達している。

[0023] 上記のように、不純物注入領域 1 2 の輪郭 1 2 a に沿って延びる範囲の積層構造の輪郭 8 b に凹凸が形成されていると、不純物注入領域と反転層が直接的に接触する範囲が得られる。不純物注入領域と反転層がつかないために抵抗が下がらないという問題が解決される。

なお図 2 は模式的なものであり、細かく見ると実際の形成範囲と相違していることがある。例えば凹部 8 d ではバースピークが形成されない場合を図示しているが、凹部 8 d でもバースピークが形成されることがある。ただし、凹部 8 d で形成されるバースピークはさほど成長せず、 $A > B$ の関係となる。 $A > B$ の関係が得られれば、不純物注入領域と反転層形成範囲がオーバ

ラップする範囲が得られる。不純物注入領域と反転層の間の抵抗が下がらないという問題が解決される。

[0024] 積層構造の輪郭に凹凸を設ける技術は、図10に例示した縦型の半導体装置にも有効であるし、図8と図9に例示した横型の半導体装置にも有効である。

横型の半導体装置に適用する場合は、ゲート絶縁膜とゲート電極の積層構造に隣接する第1範囲に第1不純物注入領域が形成されるとともに、前記積層構造に隣接する第2範囲に第2不純物注入領域が形成される。ここで、第1不純物注入領域の導電型と第2不純物注入領域の導電型は同一であり、ゲート絶縁膜を介してゲート電極に対向する範囲の半導体基板の導電型とは異なる。

第1不純物注入領域と第2不純物注入領域は、図8に例示する場合は高濃度となり、図9に例示する場合は低濃度となる。第1不純物注入領域と第2不純物注入領域の不純物濃度は制約されない。

上記の構造を備えていると、第1不純物注入領域と反転層が直接に接触し、第2不純物注入領域と反転層が直接に接触する。反転層を形成することで第1不純物注入領域と第2不純物注入領域の間の抵抗が顕著に低下する現象が得られる。

[0025] 積層構造と半導体基板が対向する範囲の輪郭に凹凸を設ける技術によると、半導体基板を平面視したときに、積層構造と半導体基板が対向する範囲を定める輪郭の内側に不純物注入領域とバースピークの形成範囲が形成され、不純物注入領域がバースピークの形成範囲を超えて延びる範囲が形成される。

[0026] 本明細書で開示する半導体装置の製造方法は、半導体基板の表面の一部にゲート絶縁膜とゲート電極の積層構造を形成する工程と、その積層構造ごしに半導体基板の表面の一部に不純物を注入する工程と、その積層構造の露出面に熱酸化膜を形成する工程を備えている。本製造方法は、積層構造と半導体基板が対向する範囲を平面視したときに、不純物注入領域の輪郭に沿って

延びる積層構造の輪郭に凹凸が形成されていることを特徴とする。

[0027] 上記製造方法によると、ゲート絶縁膜とゲート電極の積層構造をマスクにして不純物注入領域を規制するとともに、その積層構造を覆う熱酸化膜を形成して半導体装置を製造した場合に、熱酸化膜の形成時に形成されるバースピークによって不純物注入領域と反転層が分断されるという問題が生じない。

[0028] 本明細書で開示する技術の詳細、及び、さらなる改良は、発明を実施するための形態、及び実施例にて詳しく説明する。

図面の簡単な説明

[0029] [図1]ゲート絶縁膜とゲート電極の積層構造と不純物注入方向を斜視した図。
[図2]第1実施例による場合の、不純物注入領域と反転層形成範囲の関係を示す。
[図3]第2実施例による場合の、不純物注入領域と反転層形成範囲の関係を示す。
[図4]第3実施例の積層構造の平面図を示す。
[図5]第4実施例の積層構造の平面図を示す。
[図6]第5実施例の積層構造の平面図を示す。
[図7]第6実施例の積層構造の平面図を示す。
[図8]従来技術による場合の問題を例示する図。
[図9]従来技術による場合の問題を例示する図。
[図10]従来技術による場合の問題を例示する図。
[図11]従来技術による場合の、不純物注入領域と反転層形成範囲の関係を示す。

発明を実施するための形態

[0030] 以下に説明する実施例の主要な特徴を下記に列記する。なお、以下に記載する技術要素は、それぞれが独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。

(特徴 1) ゲート絶縁膜は SiO_2 であり、ゲート電極はポリシリコンである。

(特徴 2) 半導体基板は、 Si または SiC の単結晶である。

実施例

[0031] 図 1 は、実施例のゲート絶縁膜 4 とゲート電極 6 の積層構造 8 を示す。積層構造 8 の輪郭 8 b は、不純物注入領域に沿って延びる範囲の輪郭であり、輪郭 8 c は不純物注入領域と無関係に延びる範囲の輪郭である。すなわち、積層構造 8 をマスクにして半導体基板 2 に不純物を注入する際に、輪郭 8 b は不純物注入範囲を律する輪郭となり、輪郭 8 c は不純物注入範囲を律する輪郭とならない。輪郭 8 b が延びている Y 方向をゲートの幅方向といい、輪郭 8 c が延びている X 方向をゲートの長さ方向という。

輪郭 8 b には、凹部 8 d と凸部 8 e が、ゲートの幅方向に交互に繰り返すように形成されている。ゲートの長さ方向に延びる輪郭 8 c には凹凸を形成する必要はない。

積層構造 8 をマスクにして半導体基板 2 に不純物を注入する。その際には、矢印 24 に示すように、種々の斜め方向から不純物を注入する。

[0032] 図 2 は、凹部 8 d のゲートの幅方向の距離を凸部 8 e のゲートの幅方向の距離よりも狭くした場合を示している。

前記したように、凹部 8 d ではバズピーク 5 の発達が抑制されることから、不純物注入領域 12 がバズピーク形成範囲をこえて延びる範囲 18 が得られ、不純物注入領域 12 と反転層 20 が直接的に接触する。不純物注入領域 12 と反転層 20 が直接的に接触するために、ゲート電極 6 に電圧を加えて半導体基板 2 に反転層を形成した場合に、反転層と不純物注入領域 12 の間の抵抗は顕著に低下する。同様の現象が、不純物注入領域 10 と反転層 20 の間でも得られる。図 2 の構造によると、ゲート電極 6 に電圧を加えて半導体基板 2 に反転層を形成した場合に、第 1 不純物注入領域 10 と第 2 不純物注入領域 12 の間の抵抗は顕著に低下する。

[0033] 図 3 は、凸部 8 e のゲート幅方向の距離を凹部 8 d のゲート幅方向の距離

よりも狭くした場合を示している。特に、凸部 8 e のゲート幅方向の距離を $2 \times A$ 未満にした場合を示している。A は、図 8 を参照して説明した距離である。凸部 8 e のゲート幅方向の距離を $2 \times A$ 未満にすると、凸部 8 e の全範囲に不純物注入領域 1 2 が形成される。図 3 の場合、輪郭 1 2 a よりも右側の全範囲に不純物注入領域 1 2 が形成される。

破線 5 a はバズビークの形成範囲を示している。破線 5 a より右側にはバズビークが形成されるが、破線 5 a より左側には形成されない。ハッチで示す範囲 1 8 は、不純物注入領域がバズビーク形成範囲を超えて延びる範囲を示している。すなわち、不純物注入領域と反転層が直接に接する範囲を示している。凸部 8 e のゲート幅方向の距離を短縮化すると、ゲート幅方向の全幅に亘って、不純物注入領域と反転層が直接に接する関係が得られる。図 2 に比してさらにオン抵抗を下げることができる。

[0034] 図 4 は、第 3 実施例の積層構造 8 を示している。この場合、ゲート幅方向が同じ位置を観測した場合、凹部 8 h が形成されている位置では凸部 8 j が形成されており、凸部 8 i が形成されている位置では凹部 8 k が形成されている。この場合、ゲート電極 6 のゲート長さ方向の距離は、ゲート幅方向のいずれの位置でも等しくなる。第 3 実施例によると、ゲート電極 6 に電圧を印加した場合の電流分布が均質化される。

[0035] 図 5 は、第 4 実施例の積層構造 8 を示している。凹部 8 m は、三角形の形状であってもよい。あるいは、図 6 に示すように、半円と直線の組み合わせで凹部を形成してもよい。半円のみからなる凹部であってもよい。

[0036] 図 7 は、第 6 実施例の積層構造を示している。本実施例で重要なのは積層構造が半導体基板に対向する範囲の形状（下面形状）であり、積層構造の上面形状が下面形状に一致する必要はない。凹部 8 p は、ゲート幅方向に傾斜する壁面を備えていてもよいし、ゲート長さ方向に傾斜する壁面を備えていてもよい。また傾斜壁面が、積層構造の上面に達していてもよいし、達していなくてもよい。本明細書でいう積層構造の輪郭とは、積層構造の下面（半導体基板に対向ないし接する面）の輪郭のことをいう。

[0037] 以上、本明細書が開示する技術の実施例について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。

また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

符号の説明

- [0038] 2 : 半導体基板
- 2 a : 表面
- 4 : ゲート絶縁膜
- 5 : バーズビーク
- 5 a : バーズビークの内側境界
- 5 b : バーズビークの形成範囲
- 6 : ゲート電極
- 6 a : 輪郭
- 8 : 積層構造
- 8 a : 輪郭
- 8 b : 不純物注入領域に沿って延びる範囲の輪郭
- 8 c : 不純物注入領域と無関係に延びる範囲の輪郭
- 8 d : 凹部
- 8 e : 凸部
- 8 g : 凸部と凹部を結ぶ輪郭
- 8 h、8 k、8 m、8 n、8 p : 凹部
- 8 i、8 j : 凸部
- 10 : 第1不純物注入領域


- 1 0 a : 内側輪郭
- 1 0 b : 第 1 不純物低濃度注入領域
- 1 0 b 1 : 左側第 1 不純物低濃度注入領域
- 1 0 b 2 : 右側第 1 不純物低濃度注入領域
- 1 0 c : 第 1 不純物高濃度注入領域
- 1 0 c 1 : 右側第 1 不純物高濃度注入領域
- 1 0 c 2 : 右側第 1 不純物高濃度注入領域
- 1 2 : 第 2 不純物注入領域
- 1 2 a : 内側輪郭
- 1 2 b : 第 2 不純物低濃度注入領域
- 1 2 c : 第 2 不純物高濃度注入領域
- 1 3 : 不純物注入領域がバースピーク形成範囲を超えて延びている範囲
- 1 4 : 熱酸化後のゲート絶縁膜
- 1 6 : 熱酸化膜
- 1 6 a : 熱酸化膜の輪郭
- 1 8 : 不純物注入領域がバースピーク形成範囲を超えて延びている範囲
- 2 0 : 反転層形成範囲
- 2 2 : 非連続範囲（高抵抗範囲）
- 2 4 : 注入方向

請求の範囲


- [請求項1] 半導体基板の表面の一部に形成されているゲート絶縁膜と、
ゲート絶縁膜上に積層されているゲート電極と、
ゲート絶縁膜とゲート電極の積層構造を覆う熱酸化膜と、
前記積層構造に隣接する範囲の半導体基板に形成されている不純物注入領域と、
を備えており、
前記積層構造が半導体基板に対向する範囲を平面視したときに、不純物注入領域の輪郭に沿って延びる範囲の対向範囲の輪郭に、凹凸が形成されていることを特徴とする半導体装置。
- [請求項2] 前記積層構造に隣接する第1範囲に第1不純物注入領域が形成されているとともに前記積層構造に隣接する第2範囲に第2不純物注入領域が形成されており、
第1不純物注入領域の導電型と第2不純物注入領域の導電型が、ゲート絶縁膜を介してゲート電極に対向する範囲の半導体基板の導電型の反対であることを特徴とする請求項1に記載の半導体装置。
- [請求項3] 前記積層構造が半導体基板に対向する範囲を平面視したときに、対向範囲の輪郭から内側に向けて不純物注入領域とバースピーク形成範囲が延びており、不純物注入領域がバースピーク形成範囲を超えて延びる部分を備えていることを特徴とする請求項1または2に記載の半導体装置。
- [請求項4] 半導体基板の表面の一部にゲート絶縁膜とゲート電極の積層構造を形成する工程と、
その積層構造ごとに半導体基板の表面の一部に不純物を注入する工程と、
その積層構造の露出面に熱酸化膜を形成する工程を備えており、
前記積層構造が半導体基板に対向する範囲を平面視したときに、不純物注入領域の輪郭に沿って延びる範囲の対向範囲の輪郭に、凹凸が

形成されていることを特徴とする半導体装置の製造方法。

[図1]




(1)




[図3]


(1)




(F)




(G)




[図4]




[図5]




[図6]




[図7]




[図8]



[図9]




[図10]




[図11]

(1)



(D)



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2014/070845

A. CLASSIFICATION OF SUBJECT MATTER

H01L21/336(2006.01)i, H01L29/78(2006.01)i

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L21/336, H01L29/78

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Jitsuyo Shinan Toroku Koho	1996-2014
Kokai Jitsuyo Shinan Koho	1971-2014	Toroku Jitsuyo Shinan Koho	1994-2014

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP 2-181435 A (Matsushita Electronics Corp.), 16 July 1990 (16.07.1990), page 2, upper right column, line 15 to lower right column, line 14; fig. 1 (Family: none)	1, 2, 4 3
Y	JP 11-31819 A (Matsushita Electronics Corp.), 02 February 1999 (02.02.1999), paragraphs [0016] to [0021]; fig. 1 to 3 (Family: none)	1, 2, 4
Y	JP 7-249767 A (Fujitsu Ltd.), 26 September 1995 (26.09.1995), paragraphs [0023] to [0031]; fig. 1 (Family: none)	2

☒ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance

"E" earlier application or patent but published on or after the international filing date

"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)

"O" document referring to an oral disclosure, use, exhibition or other means

"P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

Date of the actual completion of the international search
21 October, 2014 (21.10.14)

Date of mailing of the international search report
04 November, 2014 (04.11.14)

Name and mailing address of the ISA/
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2014/070845

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2000-216373 A (United Microelectronics Corp.), 04 August 2000 (04.08.2000), paragraphs [0024] to [0031]; fig. 3 & US 6187645 B1	1-4

A. 発明の属する分野の分類（国際特許分類（I P C））

Int.Cl. H01L21/336(2006.01)i, H01L29/78(2006.01)i

B. 調査を行った分野

調査を行った最小限資料（国際特許分類（I P C））

Int.Cl. H01L21/336, H01L29/78

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922-1996年
日本国公開実用新案公報	1971-2014年
日本国実用新案登録公報	1996-2014年
日本国登録実用新案公報	1994-2014年

国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y A	JP 2-181435 A（松下電子工業株式会社）1990.07.16, 第2頁右上欄 第15行目-右下欄第14行目, 第1図（ファミリーなし）	1, 2, 4 3
Y	JP 11-31819 A（松下電子工業株式会社）1999.02.02, 段落【0016】 -【0021】, 図1-3（ファミリーなし）	1, 2, 4
Y	JP 7-249767 A（富士通株式会社）1995.09.26, 段落【0023】-【0031】, 図1（ファミリーなし）	2

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）
「O」口頭による開示、使用、展示等に言及する文献
「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
「&」同一パテントファミリー文献

国際調査を完了した日

21.10.2014

国際調査報告の発送日

04.11.2014

国際調査機関の名称及びあて先

日本国特許庁（I S A/J P）
郵便番号100-8915
東京都千代田区霞が関三丁目4番3号

特許庁審査官（権限のある職員）

市川 武宜

5 F

4056

電話番号 03-3581-1101 内線 3516

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
A	JP 2000-216373 A (聯華電子股▲分▼有限公司) 2000.08.04, 段落【0024】 - 【0031】, 図 3 & US 6187645 B1	1-4