

【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第2区分

【発行日】平成18年1月12日(2006.1.12)

【公開番号】特開2003-197738(P2003-197738A)

【公開日】平成15年7月11日(2003.7.11)

【出願番号】特願2002-337918(P2002-337918)

【国際特許分類】

H 01 L 21/768 (2006.01)

【F I】

H 01 L 21/90

A

【手続補正書】

【提出日】平成17年11月17日(2005.11.17)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】半導体デバイスの相互接続であって、下に位置する相互接続層の上に堆積された誘電体材料を有し、下に位置する導体と該誘電体材料の上側部分中のトレンチの間の接続を確立するための誘電体材料を通して延長するバイアを有する相互接続構造中の特徴的な形状間に生じ得るミスアライメントに起因する影響を回避するための方法であって、

(a) 該誘電体材料の上に、少なくとも2対のマスク膜から成るマスク層を形成するステップと、

(b) 該マスク層内に、該下に位置する誘電体材料を露出させないで、バイアを形成する第1の所定の深さまで該マスク層をエッチングするステップと、

(c) 該下に位置する誘電体を露出させることなく該マスク層内にトレンチを形成する該第1の所定の深さよりも小さいマスク層の第2の所定の深さまで該マスク層をエッチングするステップと、

(d) 該マスク層内の該バイアと該トレンチの間にミスアライメントが生じる場合に、該ミスアライメントに因り該バイア中に残される材料を該マスク層内のバイアから取り除いて、該マスク層内のバイアをその元のサイズに回復させるステップと、

(e) 該マスク層内に形成された該バイアの寸法に対応する該下に位置する導体に対して該誘電体材料を通るバイアを形成するステップと、

(f) 該マスク層内に形成された該トレンチの寸法に対応する該誘電体材料の所定の深さまで該誘電体材料中にトレンチを形成して、これにより該ミスアライメントが生じても、誘電体材料中の該バイアおよびトレンチの、該マスク層内の該バイアおよびトレンチへの寸法的な対応を確保するようにした、ことを特徴とする方法。

【請求項2】請求項1に記載の方法において、

フォトレジスト層が、該マスク層内のバイアから取り除かれる材料を構成している方法。

【請求項3】請求項1に記載の方法において、

マスク層内に形成された該バイアおよびトレンチが、該ミスアライメントが生じ得る相互接続構造における特徴的な形状を構成する方法。

【請求項4】請求項1に記載の方法において、

該誘電体材料が、該相互接続層の上に形成されるバイア誘電体層、該バイア誘電体層と該相互接続層の間に配置されるバリア層、該バイア誘電体層の上に形成されるトレンチ誘

電体層、および該トレンチ誘電体層と該バイア誘電体層の間に配置されるエッチング停止層から成るものである方法。

【請求項 5】 請求項 4 に記載の方法において、

該バイアを形成するステップが、該バイア誘電体層および該バリア層を通して該バイアをエッチングする処理から成り、そして該トレンチを形成するステップが該トレンチ誘電体層を通して該トレンチをエッチングする処理から成る方法。

【請求項 6】 下に位置する相互接続層の上に堆積された誘電体層の上に堆積されたマスク層を用いて相互接続構造中の特徴的形状の間に生じ得るミスアライメントに起因する影響を回避するための方法であって、

(a) 既知の組のエッチング特性を有する該誘電体材料の上に第 1 のマスク膜を形成するステップと、

(b) 該第 1 のマスク膜のエッチング特性とは異なるエッチング特性の既知の組を有する第 2 のマスク膜を該第 1 のマスク膜の上に形成するステップと、

(c) 該第 1 のマスク膜のエッチング特性と実質的に同一のエッチング特性を有する第 3 のマスク膜を該第 2 のマスク膜の上に形成するステップと、

(d) 該第 2 のマスク膜のエッチング特性と実質的に同一のエッチング特性を有する第 4 のマスク膜を該第 3 のマスク膜の上に形成するステップと、

(e) 該第 2 、第 3 および第 4 のマスク膜をエッチングして、第 1 の所定の深さで、かつ該第 1 のマスク膜の下に、該下に位置する誘電体層を露出させることなく、該マスク層内にバイアを形成するステップと、

(f) 該第 4 のマスク膜をエッチングして、該マスク層内において前にエッチングされたマスク層の該第 1 の所定の深さよりも浅い第 2 の深さまで、下に位置する誘電体材料を露出させることなく、該マスク層内にトレンチを形成するステップと、

(g) マスク層内の該バイアと該トレンチの間にミスアライメントが生じる場合に、該マスク層内の該バイアから該ミスアライメントに因るそのバイア中に残された材料を取り除き、これにより該マスク層内の該バイアをその元のサイズに回復させるようにするステップと、

を含むことを特徴とする方法。

【請求項 7】 請求項 6 に記載の方法において、

該マスク層内に形成された該バイアおよびトレンチが、該ミスアライメントが生じ得る該相互接続構造中の特徴的形状を構成するものである方法。

【請求項 8】 請求項 6 に記載の方法において、さらに

該誘電体材料を通るバイアを、該マスク層内に形成されたバイアの寸法に対応する下に位置する導体のところまで形成するステップと、

該誘電体材料中に、トレンチを、該マスク層内に形成されたトレンチの寸法に対応する誘電体材料の所定の深さのところまで形成するステップとを含む方法。

【請求項 9】 請求項 6 に記載の方法において、さらに

該第 1 のマスク膜をエッチングして、該マスク層中の該バイアを処理して該下に位置する誘電体材料を露出させるステップおよび該第 3 のマスク膜をエッチングして、該第 2 のマスク膜の下方の該マスク層中に該トレンチを形成するステップを含む方法。

【請求項 10】 請求項 9 に記載の方法において、さらに

該誘電体材料を通るバイアを形成するステップ、および該第 1 のマスク膜の下方の該マスク層中にトレンチを形成した後に、該誘電体材料中に誘電体材料の所定の厚さのところまでトレンチを形成するステップを含む方法。

【請求項 11】 請求項 10 に記載の方法において、さらに

該半導体デバイスから該第 3 および第 4 のマスク膜を取り除くステップを含む方法。

【請求項 12】 請求項 10 に記載の方法において、さらに

該半導体デバイスから該第 2 、第 3 および第 4 のマスク膜を取り除くステップを含む方法。

【請求項 13】 請求項 9 に記載の方法において、さらに

該下に位置する相互接続層の上にバイア誘電体層を形成するステップ、該バイア誘導体層の上にトレンチ層を形成するステップ、および該誘電体層と該トレンチ層の間にエッチング停止層を形成するステップを含む方法。

【請求項14】 請求項13に記載の方法において、さらに

該マスク層中に形成された該バイアの寸法に従って、該トレンチ層中に該バイアをエッチングして、ついで、該エッチング停止層をエッチングする処理と、該第4のマスク膜を該半導体デバイスから取り除く処理とを同時に行うステップを含む方法。

【請求項15】 請求項8に記載の方法において、さらに

該バイア誘電体層と該相互接続層の間にバリア層を形成するステップを含む方法。

【請求項16】 請求項15に記載の方法において、さらに

該マスク層中に形成された該バイアの寸法に従って、該バイア誘電体層を該バイア層のところまでエッチングし、ついで、該バリア層をエッチングする処理と、該第3のマスク膜を該半導体デバイスから取り除く処理とを同時に行うステップを含む方法。

【請求項17】 請求項16に記載の方法において、さらに

該トレンチ誘電体層中に該トレンチを形成し、および該バリア層をエッチングする前に該バイア誘電体層中に該バイアを同時に形成するステップを含む方法。

【請求項18】 下に位置する相互接続層の上に堆積される誘電体材料を有する半導体デバイスであって、

該半導体の相互接続構造中の特徴的形状の間に生じ得るミスアライメントに因る影響を回避するための該誘電体材料の上に配置されるマスク層を備え、このマスク層は、

該誘電体材料に隣接し、既知の組のエッチング特性を有する第1のマスク膜と、

該第1のマスク膜のエッチング特性とは異なる既知の組のエッチング特性を有する、該第1のマスク膜の上の第2のマスク膜と、

該第1のマスク膜のエッチング特性と実質的に同一のエッチング特性を有する、該第2のマスク膜の上の第3のマスク膜と、

該第2のマスク膜のエッチング特性と実質的に同一のエッチング特性を有する、該第3のマスク膜の上の第4のマスク膜であって、これらマスク膜の少なくともいくつかが、該下に位置する誘電体を露出せずに該マスク層の第1の所定の深さまでエッチングされて、該マスク層内にバイアを形成し、さらにこれらのマスク膜の少なくともいくつかが、該マスク層中で前にエッチングされたバイアの深さよりも浅い、該マスク層の第2の所定の深さまでエッチングされて、該下に位置する誘電体材料を露出させることなく該マスク層内にトレンチが形成されるようになっている第4のマスク膜と、

該下に位置する誘電体材料に影響を与えることなく、該ミスアライメントに因り該バイア中に残される材料であって、これにより該誘電体材料中に相互接続の特徴的形状を形成する前にマスク層内の該バイアをその元のサイズに回復せしめるようにした該バイア中に残される材料と、からなることを特徴とする半導体デバイス。

【請求項19】 請求項18に記載の半導体デバイスにおいて、さらに

該マスク層内に形成された該バイアの寸法に対応する該下に位置する導体に至る誘電体材料を通るバイアと、該マスク層内に形成された該トレンチの寸法に対応する該誘電体の所定の深さに至る該誘電体中のトレンチとを備え、これにより、該ミスアライメントが生じても、該誘電体材料中の該バイアおよびトレンチの該マスク層内の該バイアおよびトレンチへの寸法的な対応が確保されるようになっている半導体デバイス。