

(12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関
国際事務局

(43) 国際公開日
2024年5月16日(16.05.2024)



(10) 国際公開番号


WO 2024/100788 A1

- (51) 国際特許分類:
H01S 5/026 (2006.01) H01S 5/227 (2006.01)
H01S 5/12 (2021.01)
- (21) 国際出願番号: PCT/JP2022/041677
- (22) 国際出願日: 2022年11月9日(09.11.2022)
- (25) 国際出願の言語: 日本語
- (26) 国際公開の言語: 日本語
- (71) 出願人: 日本電信電話株式会社 (NIPPON TELEGRAPH AND TELEPHONE CORPORATION) [JP/JP]; 〒1008116 東京都千代田区大手町一丁目5番1号 Tokyo (JP).
- (72) 発明者: 荒井隼人(ARAI, Hayato); 〒1808585 東京都武蔵野市緑町3丁目9-11 NTT 知的財産センタ内 Tokyo (JP). 小林 亘(KOBAYASHI, Wataru); 〒1808585 東京都武蔵野市緑町3
- 丁目9-11 NTT 知的財産センタ内 Tokyo (JP). 満原 学(MITSUHARA, Manabu); 〒1808585 東京都武蔵野市緑町3丁目9-11 NTT 知的財産センタ内 Tokyo (JP).
- (74) 代理人: 山川 茂樹, 外(YAMAKAWA, Shigeki et al.); 〒1006104 東京都千代田区永田町2丁目11番1号 山王パークタワー4階 山川国際特許事務所内 Tokyo (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU, LY, MA, MD, MG, MK, MN, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL,

(54) Title: SEMICONDUCTOR DEVICE

(54) 発明の名称: 半導体装置

[図1A]



(57) Abstract: This semiconductor device comprises: a substrate (101) composed of a semi-insulating InP; a first photoactive element (102) formed on the substrate (101); and a second photoactive element (103) formed on the substrate (101). An optical waveguide (104) is provided between the first photoactive element (102) and the second photoactive element (103), the optical waveguide (104) functioning as an electrical separation part between the first photoactive element (102) and the second photoactive element (103) and also optically connecting the first photoactive element (102) and the second photoactive element (103). The thickness of a first lower semi-conducting layer (121) of the first photoactive element (102) is 200-1000 nm.



WO 2024/100788 A1

PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK,
SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA,
UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, CV, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SC, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, ME, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告 (条約第21条(3))

(57) 要約: この半導体装置は、半絶縁性の InP から構成された基板 (101) と、基板 (101) の上に形成された第1光能動素子 (102) と、基板 (101) の上に形成された第2光能動素子 (103) とを備える。第1光能動素子 (102) と第2光能動素子 (103) との間には、第1光能動素子 (102) と第2光能動素子 (103) との電気分離部として機能するとともに、第1光能動素子 (102) と第2光能動素子 (103) とを光学的に接続する光導波路 (104) を備える。第1光能動素子 (102) の第1下部半導体層 (121) は、厚さが200~1000nmとされている。

明 細 書

発明の名称：半導体装置

技術分野

[0001] 本発明は、複数の光能動素子が集積された半導体装置に関する。

背景技術

[0002] 光通信では、変調機能を有する光源が用いられている。例えば、伝送距離が100km以下の比較的短距離の光通信では、電界吸収型の光変調器とDFBレーザとが集積されたEML (Electroabsorption-modulator Integrated Distributed Feedback Laser) が用いられている。

[0003] 従来のEMLは、搬送波としての光を生成するDFBレーザと、搬送波を変調するためのEA変調器とが、単一の半導体基板にモノリシックに集積されている(特許文献1、特許文献2)。この構成において、半導体基板は、導電性極性(主にn極性InP基板)が用いられている。従って、集積している各素子の部分の基板の電気極性については、構造上必然的にショートしている。このため、DFBレーザおよびEA変調器の動作時は、基板をGNDとし、DFBレーザ部には正極性電圧を印加し、EA変調器は負極性電圧を印加している。この構成では、EA変調器には単相の変調信号を印加して駆動することになる。例えば、EA変調器の電極の片方をGNDに接続して単相駆動を行う。

先行技術文献

特許文献

[0004] 特許文献1：特許第5823920号公報

特許文献2：特許第6717733号公報

非特許文献

[0005] 非特許文献1：W. Kobayashi et al., "Design and Fabrication of Wide Wavelength Range 25.8-Gb/S, 1.3- μ m, Push-Pull-Driven DMLs", Journal of Lightwave Technology, vol. 32, no. 1, pp. 3-9, 2014.

発明の概要

発明が解決しようとする課題

[0006] ところで、E A変調器の特性を最大限引き出すためには、差動駆動を行うほうが望ましい。差動駆動にはコモンモードノイズの抑制による光波形のS/N改善、各信号線に印加する変調振幅電圧の半減という効果があるためである（非特許文献1）。しかしながら、従来の構造では、基板側がショートしているために、DFBレーザは単相駆動し、E A変調器は差動駆動することができない。このように、従来の技術では、モノリシックに集積する2つの光能動素子を各々異なる方法で駆動することができないという問題があった。

[0007] 本発明は、以上のような問題点を解消するためになされたものであり、モノリシックに集積する2つの光能動素子を各々異なる方法で駆動することを目的とする。

課題を解決するための手段

[0008] 本発明に係る半導体装置は、半絶縁性のInPから構成された基板と、基板の上に形成された第1光能動素子と、基板の上に形成された第2光能動素子と、第1光能動素子と第2光能動素子との間に配置され、第1光能動素子と第2光能動素子との電気分離部として機能するとともに、第1光能動素子と第2光能動素子とを光学的に接続する光導波路とを備え、第1光能動素子は、基板の上に形成されたn型のInPからなる第1下部半導体層、第1下部半導体層の上に形成されてリッジ状の導波路構造とされた第1活性層、第1活性層の上に形成されたp型のInPからなる上部半導体層、上部半導体層の上に形成された第1p電極、第1活性層が形成されていない領域の第1下部半導体層の上に形成された第1n電極を備え、第2光能動素子は、第1下部半導体層の上に形成されリッジ状の導波路構造とされた第2活性層、第2活性層の上に形成された上部半導体層、上部半導体層の上に形成された第2p電極、第2活性層が形成されていない領域の第1下部半導体層の上に形成された第2n電極を備え、光導波路は、光導波路の領域における第1下部

半導体層に形成された溝に形成された半絶縁性またはアンドープのInPからなる第2下部半導体層、第2下部半導体層の上に形成されリッジ状の導波路構造とされ第3活性層、第3活性層の上に形成された上部半導体層を備え、第2活性層が形成されていない領域の第1下部半導体層は、第2活性層が形成されている領域の第1下部半導体層より薄く形成され、第1下部半導体層の上に形成されて第1活性層を埋め込む埋め込み層を備え、第1n電極は、埋め込み層が除去された箇所に形成され、第1n電極が形成されている第1下部半導体層は、厚さが200~1000nmとされている。

発明の効果

[0009] 以上説明したように、本発明によれば、第1活性層の下層のn型のInPからなる第1下部半導体層の第1n電極が形成されている領域は、厚さを200~1000nmとしたので、モノリシックに集積する2つの光能動素子を、光出力特性や光変調特性の劣化を招くことなく各々異なる方法で駆動することができる。

図面の簡単な説明

[0010] [図1A]図1Aは、本発明の実施の形態に係る半導体装置の構成を示す断面図である。

[図1B]図1Bは、本発明の実施の形態に係る半導体装置の一部構成を示す断面図である。

[図1C]図1Cは、本発明の実施の形態に係る半導体装置の一部構成を示す断面図である。

[図1D]図1Dは、本発明の実施の形態に係る半導体装置の一部構成を示す断面図である。

[図2]図2は、導波方向の長さLを300 μ m、厚さtを0.2, 0.5, 0.8 μ mとした場合の第1n電極125と第1活性層122との間の第1下部半導体層121の抵抗値Rの計算結果を示す特性図である。

[図3A]図3Aは、本発明の実施の形態に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。

[図3B]図3 Bは、本発明の実施の形態に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。

[図3C]図3 Cは、本発明の実施の形態に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。

[図3D]図3 Dは、本発明の実施の形態に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。

[図3E]図3 Eは、本発明の実施の形態に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。

[図3F]図3 Fは、本発明の実施の形態に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。

[図3G]図3 Gは、本発明の実施の形態に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。

[図3H]図3 Hは、本発明の実施の形態に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。

[図3I]図3 Iは、本発明の実施の形態に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。

[図3J]図3 Jは、本発明の実施の形態に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。

[図3K]図3 Kは、本発明の実施の形態に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。

[図3L]図3 Lは、本発明の実施の形態に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。

[図3M]図3 Mは、本発明の実施の形態に係る半導体装置の製造方法を説明するための途中工程の半導体装置の状態を示す断面図である。

発明を実施するための形態

[0011] 以下、本発明の実施の形態に係る半導体装置について図1 A、図1 B、図1 C、図1 Dを参照して説明する。この半導体装置は、半絶縁性のInPから構成された基板101と、基板101の上に形成された第1光能動素子1

02と、基板101の上に形成された第2光能動素子103とを備える。第1光能動素子102と第2光能動素子103との間には、第1光能動素子102と第2光能動素子103との電気分離部として機能するとともに、第1光能動素子102と第2光能動素子103とを光学的に接続する光導波路104を備える。

[0012] 基板101は、例えば、Feをドーピングすることで高抵抗とされたInPから構成することができる。また、基板101は、InPの(001)面を主表面とすることができる。なお、図1Aは、搬送波としての光の導波方向に平行な断面を示している。また、図11B、図1C、図1Dは、導波方向に垂直な断面を示している。

[0013] 第1光能動素子102は、基板101の上に形成されたn型のInP（例えばドーピング量 $1 \times 10^{18} \text{ cm}^{-3}$ ）からなる第1下部半導体層121、第1下部半導体層121の上に形成されてリッジ状の導波路構造とされた第1活性層122、第1活性層122の上に形成されたp型のInPからなる上部半導体層105を備える。第1活性層122は、例えば、InGaAsPやInGaAlAsから構成することができる。また、第1活性層122は、厚さ250nm程度とすることができる。

[0014] また、第1光能動素子102は、上部半導体層105の上に形成された第1p電極124、第1活性層122が形成されていない領域の第1下部半導体層121の上に形成された第1n電極125を備える。この例では、上部半導体層105の上にコンタクト層123を介して第1p電極124が形成されている。コンタクト層123は、例えば、p型不純物が高濃度に導入されたInGaAsから構成することができる。第1光能動素子102は、第1活性層122に対して基板101の平面に垂直な方向に電流注入を行う、いわゆる縦方向電流注入型の半導体レーザである。例えば、第1光能動素子102は、第1活性層122の上面、下面、または側面に回折格子を備える分布帰還型(Distributed Feedback:DFB)レーザとすることができる。この場合、第1光能動素子102の導波方向の長さが共振器長となる。

- [0015] 第2光能動素子103は、第1下部半導体層121の上に形成されリッジ状の導波路構造とされた第2活性層132、第2活性層132の上に形成された上部半導体層105を備える。第2活性層132は、例えば、InGaAsPやInGaAlAsから構成することができる。また、第2活性層132は、厚さ280nm程度とすることができる。
- [0016] また、第2光能動素子103は、上部半導体層105の上に形成された第2p電極134、第2活性層132が形成されていない領域の第1下部半導体層121の上に形成された第2n電極135を備える。この例では、上部半導体層105の上にコンタクト層123を介して第2p電極134が形成されている。第2光能動素子103は、電界吸収型の光変調器（EA変調器）である。
- [0017] また、第1活性層122、第2活性層132は、多重量子井戸構造（MQW構造）とすることができる。第1活性層122、第2活性層132は、MQW構造と、この上下の光閉じ込め層（SCH）とを含めた部分を示し、導波路構造のコアとしても機能する。
- [0018] 光導波路104は、半絶縁性またはアンドープのInPからなる第2下部半導体層141、第2下部半導体層141の上に形成されリッジ状の導波路構造とされ第3活性層142、第3活性層142の上に形成された上部半導体層105を備える。第2下部半導体層141は、第1光能動素子102と第2光能動素子103との間の、光導波路104の領域の第1下部半導体層121に形成された溝に形成されている。なお、第1光能動素子102、第2光能動素子103、光導波路104において、上部半導体層105が共通に形成されている。
- [0019] 第3活性層142は、光導波路104のコアとして機能する。光導波路104において、第2下部半導体層141および上部半導体層105は、クラッドとして機能する。第3活性層142は、例えば、バンドギャップ波長1.1 μ mの組成比としたInGaAsPから構成することができる。
- [0020] また、この例では、基板101の上の全域に形成されたエッチングストッ

層106を備える。第1光能動素子102、光導波路104、第2光能動素子103は、エッチングストップ層106の上に形成されている。エッチングストップ層106は、よく知られているように、第1下部半導体層121、第2下部半導体層141とは、異なる材料から構成する。

[0021] また、第2活性層132が形成されていない領域の第1下部半導体層121は、第2活性層132が形成されている領域の第1下部半導体層121より薄く形成されている。また、第1下部半導体層121の上に形成されて第1活性層122を埋め込む埋め込み層107を備える。この例では、埋め込み層107を、p型埋め込み層107aとn型埋め込み層107bとから構成している。なお、これに限らず、埋め込み層107は、高抵抗な半絶縁性のInPから構成することができる。

[0022] また、第1n電極125は、埋め込み層107が除去された箇所に形成され、第1n電極125が形成されている（第1活性層122が形成されていない領域の）第1下部半導体層121は、厚さが200~1000nmとされている。さらに、第1n電極125は、第1活性層122から2~20 μ m離れて形成されている。

[0023] 次に、第1下部半導体層121の厚さについて説明する。n型のInPの抵抗率 ρ は、ドーパ量 $1E18$ (cm^{-3}) の場合、 $2.7E10^{-3}$ (Ωcm) である。図1A、図1Bに示すように、第1n電極125が形成されている領域の第1下部半導体層121の厚さを t (μm)、第1光能動素子102の導波方向の長さを L (μm) とする。また、第1n電極125と第1活性層122との距離を d (μm) とする。第1n電極125と第1活性層122との間の第1下部半導体層121の抵抗値 R (Ω) は、抵抗率を ρ (Ωcm) として、「 $R = \rho \times d / (L \times t)$ 」で表すことができる。

[0024] 図2に、導波方向の長さ L を300 μm 、厚さ t を0.2, 0.5, 0.8 μm とした場合の抵抗値 R の計算結果を示す。図2に示すように、第1光能動素子102の導波方向の一般的な長さ300 μm においても、n型InPからなる第1下部半導体層121の厚さ t が0.2 μm (200nm) に

においては、距離 d が $20\ \mu\text{m}$ 以下（ただし $2\ \mu\text{m} \leq d$ ）であれば、第1光能動素子102が正常に動作可能な抵抗値 $10\ \Omega$ 以下を実現することができる。図2に示すように、抵抗の低減という観点からは、第1下部半導体層121は、厚さ $200\ \text{nm}$ を超えて厚いほど抵抗の低減が可能である。

[0025] しかしながら、第1下部半導体層121の厚さには限界がある。第1下部半導体層121を厚くしすぎると、次に示すような問題が生じる。実施の形態に係る半導体装置においては、よく知られているように、埋め込み層107の形成においては、第1活性層122をパターンニングしてリッジ形状（ハイメサ形状）に形成し、この両脇の第1下部半導体層121の上に、結晶再成長により埋め込み層107を成長させている。

[0026] このような、結晶再成長においては、第1下部半導体層121の厚さが増大すると、再成長界面で成長している半導体層の厚さが異常に増加する異常成長の問題が生じる。この問題を抑制するためには、再成長する第1下部半導体層121の厚さを $1000\ \text{nm}$ 以下に制限することが必要である。従って、第1下部半導体層121は、厚さが $200\sim 1000\ \text{nm}$ とされていることが重要となる。

[0027] 例えば、第1光能動素子102の導波方向の長さ（共振器長）を $300\ \mu\text{m}$ とし、厚さ t を $500\ \text{nm}$ とし、距離を $d\ (\mu\text{m})$ とし、第1下部半導体層121のドーパ量が $1\ \text{E}^{18}\ (\text{cm}^{-3})$ とすると、図2に示す計算結果より、第1n電極125と第1活性層122との間の第1下部半導体層121の抵抗値は約 $1\ \Omega$ となる。この値は、非特許文献1に記載のSi基板上のLDとn基板上的LDの抵抗の比較に比べて十分小さい値である。このように、実施の形態によれば、第1光能動素子102の光出力特性に与える影響を抑制可能と考えることができる。

[0028] 次に、本発明の実施の形態に係る半導体装置の製造方法について、図3A～図3Mを参照して説明する。

[0029] まず、図3Aに示すように、基板101の上に、アンドープ InGaAsP を結晶成長することで、厚さ $10\ \text{nm}$ のエッチングストップ層106を形

成する。引き続き、 n 型の InP （ドーパ量 1×10^{18} ）を結晶成長して厚さ 800 nm の InP 層 201 を形成する。引き続き、 InGaAsP による厚さ 250 nm の活性層 202 を形成（結晶成長）する。各半導体層の結晶成長は、例えば、よく知られた有機金属気相成長法により実施することができる。以下に示す各半導体層の結晶成長も同様である。

[0030] 次に、第2光能動素子 103 とする領域の活性層 202 を除去することで、図3Bに示すように、活性層 $202a$ とし、除去した箇所に、例えば InGaAsP による厚さ 280 nm の活性層 $202b$ を形成（結晶成長）し、導波方向に、活性層 $202a$ と活性層 $202b$ とをバットジョイントさせる（バットジョイントプロセス）。なお、活性層 $202a$ 、活性層 $202b$ は、多重量子井戸構造（MQW構造）とすることができる。この場合、MQW構造の上下の光閉じ込め層（SCH）も含めて上述した厚さとする。

[0031] 次に、活性層 $202a$ 、活性層 $202b$ 、および InP 層 201 の所定領域を、公知のフォトリソグラフィ技術により形成したマスクパターン（不図示）を用いたエッチング処理により除去することで、図3Cに示すように、第1光能動素子 102 の第1下部半導体層 121 、第1活性層 122 を形成し、第2光能動素子 103 の第1下部半導体層 121 、第2光能動素子 103 を形成する。

[0032] 第1光能動素子 102 と第2光能動素子 103 との領域が、光導波路 104 を形成する領域となる。 InP 層 201 のエッチング処理では、エッチングストップ層 106 を用いた選択的なウエットエッチングを用いることができる。例えば、 HCl と H_3PO_4 とをエッチング液とすることで、 InGaAsP からなるエッチングストップ層 106 はエッチングされず、 InP からなる層を選択的にエッチング除去できる。

[0033] 次に、図3Dに示すように、光導波路 104 の第2下部半導体層 141 と第3活性層 142 とを、結晶成長により形成する。第2下部半導体層 141 は、厚さ 700 nm 程度に形成し、第3活性層 142 は、厚さ 400 nm 程度に形成することができる。

- [0034] 次に、公知のフォトリソグラフィ技術により形成したマスクパターン（不図示）を用いたエッチング処理により、図3Eに示すように、第1光能動素子102の導波路形成を行う。上記マスクパターンは、第2光能動素子103、光導波路104の領域は全域を覆う形状とし、第2光能動素子103、光導波路104の領域はパターニングを行わない。
- [0035] なお、この第1光能動素子102の加工において、第1活性層122のリッジ状の導波路構造の両側方の第1下部半導体層121を薄くする。第1下部半導体層121を薄くする領域は、第1n電極125が形成される領域であり、前述したように厚さ200nmを限界として薄くする。
- [0036] 第1光能動素子102は、第1活性層122をコアとする光導波路構造とされているが、導波方向断面において、第1活性層122の近くに、導電型不純物（n型不純物）が高濃度にドーパされた半導体層が存在すると、よく知られているように導波損失が発生する。この場合、第1下部半導体層121が、不純物が高濃度にドーパされた半導体層となる。このため、第1活性層122のみをリッジ状とすると、リッジ状の第1活性層122の直下に加え、両側面の近傍にも、不純物が高濃度にドーパされた半導体層が存在することになる。これに対し、第1活性層122のリッジ状の導波路構造の両側方の第1下部半導体層121を薄くすることで、第1活性層122の直下以外の領域の不純物が高濃度にドーパされた半導体層を、第1活性層122から離すことができ、導波損失を抑制できるようになる。
- [0037] 次に、図3Fに示すように、リッジ状の導波路構造の両側方に残した第1下部半導体層121の上に、InPを結晶再成長することで、リッジ状の導波路構造を埋め込み層107で埋め込む。例えば、まず、第1活性層122の上に酸化シリコンなどから構成した選択制成長マスク（不図示）を形成する。次いで、p型のInPを再成長することで、p型埋め込み層107aを形成する。引き続き、n型のInPを成長することで、n型埋め込み層107bを形成し、p型埋め込み層107aとn型埋め込み層107bとから構成した埋め込み層107を形成する。

- [0038] 次に、図3G、図3Hに示すように、p型のInPを結晶成長することで上部半導体層105を形成し、さらに、InGaAsPまたはInGaAsを結晶成長することで、コンタクト層203を形成する。
- [0039] 次に、光導波路104の領域のコンタクト層203を、公知のフォトリソグラフィ技術により形成したマスクパターン（不図示）を用いたエッチング処理により除去することで、図3Iに示すように、第1光能動素子102の上および第2光能動素子103の上の各々にコンタクト層123を形成する。第1光能動素子102の上のコンタクト層123と、第2光能動素子103の上のコンタクト層123とは、上部半導体層105の表面に平行な面方向において、互いに電氣的に分離した状態に形成する。
- [0040] 次に、図3J、図3Kに示すように、第1光能動素子102の上のコンタクト層123の上に第1p電極124を形成し、第2光能動素子103の上のコンタクト層123の上に第2p電極134を形成する。また、図3Lに示すように、第2光能動素子103と光導波路104を、ハイメサ構造にパターニングする。なお、前述した第1光能動素子102の領域と同様に、第2光能動素子103においては、ハイメサの導波路構造の両側方の第1下部半導体層121を薄くする。
- [0041] 次に、図3Mに示すように、第1光能動素子102の第1下部半導体層121に電氣的に接続する第1n電極125を形成し、第2光能動素子103の第1下部半導体層121に電氣的に接続する第2n電極135を形成する。第1n電極125の形成においては、第1n電極125を形成する領域のコンタクト層123、上部半導体層105、埋め込み層107を、公知のリソグラフィ技術およびエッチング技術によりパターニングして除去し、第1下部半導体層121の上面を露出させる。この後、露出した第1下部半導体層121の上面に第1n電極125を形成する。
- [0042] 以上に説明したように、本発明によれば、第1活性層の下層のn型のInPからなる第1下部半導体層の第1n電極が形成されている領域は、厚さを200～1000nmとしたので、モノリシックに集積する2つの光能動素

子を、光出力特性や光変調特性の劣化を招くことなく各々異なる方法で駆動することができるようになる。

[0043] なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。

符号の説明

[0044] 101…基板、102…第1光能動素子、103…第2光能動素子、104…光導波路、105…上部半導体層、106…エッチングストップ層、107…埋め込み層、107a…p型埋め込み層、107b…n型埋め込み層、121…第1下部半導体層、122…第1活性層、123…コンタクト層、124…第1p電極、125…第1n電極、132…第2活性層、134…第2p電極、135…第2n電極、141…第2下部半導体層、142…第3活性層。

請求の範囲

[請求項1]

半絶縁性の InP から構成された基板と、

前記基板の上に形成された第1光能動素子と、前記基板の上に形成された第2光能動素子と、前記第1光能動素子と前記第2光能動素子との間に配置され、前記第1光能動素子と前記第2光能動素子との電気分離部として機能するとともに、前記第1光能動素子と前記第2光能動素子とを光学的に接続する光導波路とを備え、

前記第1光能動素子は、前記基板の上に形成されたn型のInPからなる第1下部半導体層、前記第1下部半導体層の上に形成されてリッジ状の導波路構造とされた第1活性層、前記第1活性層の上に形成されたp型のInPからなる上部半導体層、前記上部半導体層の上に形成された第1p電極、前記第1活性層が形成されていない領域の前記第1下部半導体層の上に形成された第1n電極を備え、

前記第2光能動素子は、前記第1下部半導体層の上に形成されリッジ状の導波路構造とされた第2活性層、前記第2活性層の上に形成された前記上部半導体層、前記上部半導体層の上に形成された第2p電極、前記第2活性層が形成されていない領域の前記第1下部半導体層の上に形成された第2n電極を備え、

前記光導波路は、前記光導波路の領域における前記第1下部半導体層に形成された溝に形成された半絶縁性またはアンドープのInPからなる第2下部半導体層、前記第2下部半導体層の上に形成されリッジ状の導波路構造とされ第3活性層、前記第3活性層の上に形成された前記上部半導体層を備え、

前記第2活性層が形成されていない領域の前記第1下部半導体層は、前記第2活性層が形成されている領域の前記第1下部半導体層より薄く形成され、

前記第1下部半導体層の上に形成されて前記第1活性層を埋め込む埋め込み層を備え、

前記第1 n電極は、前記埋め込み層が除去された箇所に形成され、前記第1 n電極が形成されている前記第1下部半導体層は、厚さが200～1000 nmとされていることを特徴とする半導体装置。


[請求項2]

請求項1記載の半導体装置において、前記第1 n電極は、前記第1活性層から2～20 μm離れて形成されていることを特徴とする半導体装置。


[請求項3]

請求項1または2記載の半導体装置において、前記基板の上の全域に形成されたエッチングストップ層を備え、前記第1光能動素子、前記光導波路、前記第2光能動素子は、前記エッチングストップ層の上に形成されていることを特徴とする半導体装置。


[図1A]




[図1B]




[図1C]



[図1D]




[図2]




[図3A]




[図3B]




[図3C]




[図3D]




[図3E]




[図3F]




[図3G]




[図3H]




[図3I]




[図3J]




[図3K]



[図3L]



[図3M]



INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2022/041677

A. CLASSIFICATION OF SUBJECT MATTER		
<i>H01S 5/026</i> (2006.01)i; <i>H01S 5/12</i> (2021.01)i; <i>H01S 5/227</i> (2006.01)i FI: H01S5/026 616; H01S5/227; H01S5/12		
According to International Patent Classification (IPC) or to both national classification and IPC		
B. FIELDS SEARCHED		
Minimum documentation searched (classification system followed by classification symbols) H01S5/00-5/50; G02B6/12-6/138; G02B6/42-6/43		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Published examined utility model applications of Japan 1922-1996 Published unexamined utility model applications of Japan 1971-2023 Registered utility model specifications of Japan 1996-2023 Published registered utility model applications of Japan 1994-2023		
Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT		
Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2017-3729 A (JAPAN OCLARO INC.) 05 January 2017 (2017-01-05) paragraphs [0075]-[0089], fig. 6-10	1-3
Y	US 2019/0326729 A1 (FRAUNHOFER-GESELLSCHAFT ZUR FORDERUNG DER ANGEWANDTEN FORSCHUNG E.V.) 24 October 2019 (2019-10-24) paragraphs [0035]-[0041], fig. 1	1-3
Y	JP 2010-157691 A (OPNEXT JAPAN INC.) 15 July 2010 (2010-07-15) paragraphs [0042], [0043], fig. 5	1-3
Y	JP 2015-72980 A (FUJITSU LTD.) 16 April 2015 (2015-04-16) paragraphs [0059]-[0062], [0190], [0206], fig. 6, 26, 36	1-3
Y	JP 2011-9456 A (OPNEXT JAPAN INC.) 13 January 2011 (2011-01-13) paragraphs [0018], [0019], [0051], fig. 4, 5, 11	3
<input type="checkbox"/> Further documents are listed in the continuation of Box C. <input checked="" type="checkbox"/> See patent family annex.		
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means "P" document published prior to the international filing date but later than the priority date claimed "T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family		
Date of the actual completion of the international search 05 January 2023		Date of mailing of the international search report 24 January 2023
Name and mailing address of the ISA/JP Japan Patent Office (ISA/JP) 3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915 Japan		Authorized officer Telephone No.

INTERNATIONAL SEARCH REPORT
Information on patent family members

International application No.

PCT/JP2022/041677






Patent document cited in search report			Publication date (day/month/year)	Patent family member(s)	Publication date (day/month/year)
JP	2017-3729	A	05 January 2017	US 2016/0365929 A1 paragraphs [0087]-[0101], fig. 6-10	
US	2019/0326729	A1	24 October 2019	WO 2018/091094 A1	
JP	2010-157691	A	15 July 2010	US 2010/0189154 A1 paragraphs [0077]-[0079], fig. 5	
JP	2015-72980	A	16 April 2015	US 2015/0093121 A1 paragraphs [0096]-[0099], [0227], [0243], fig. 6, 26, 36	
JP	2011-9456	A	13 January 2011	(Family: none)	

A. 発明の属する分野の分類（国際特許分類（IPC）） H01S 5/026(2006.01)i; H01S 5/12(2021.01)i; H01S 5/227(2006.01)i FI: H01S5/026 616; H01S5/227; H01S5/12		
B. 調査を行った分野 調査を行った最小限資料（国際特許分類（IPC）） H01S5/00-5/50; G02B6/12-6/138; G02B6/42-6/43 最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2023年 日本国実用新案登録公報 1996-2023年 日本国登録実用新案公報 1994-2023年		
国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）		
C. 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2017-3729 A (日本オクラロ株式会社) 05.01.2017 (2017-01-05) [0075] - [0089]、図6-10	1-3
Y	US 2019/0326729 A1 (FRAUNHOFER-GESELLSCHAFT ZUR FORDERUNG DER ANGEWANDTEN FORSCHUNG E.V.) 24.10.2019 (2019-10-24) [0035] - [0041]、図1	1-3
Y	JP 2010-157691 A (日本オブネクスト株式会社) 15.07.2010 (2010-07-15) [0042] - [0043]、図5	1-3
Y	JP 2015-72980 A (富士通株式会社) 16.04.2015 (2015-04-16) [0059] - [0062]、[0190]、[0206]、図6、図26、図36	1-3
Y	JP 2011-9456 A (日本オブネクスト株式会社) 13.01.2011 (2011-01-13) [0018] - [0019]、[0051]、図4-5、図11	3
<input type="checkbox"/> C欄の続きにも文献が列挙されている。 <input checked="" type="checkbox"/> パテントファミリーに関する別紙を参照。		
* 引用文献のカテゴリー “A” 特に関連のある文献ではなく、一般的な技術水準を示すもの “E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの “L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す） “O” 口頭による開示、使用、展示等に言及する文献 “P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献 “T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの “X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの “Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの “&” 同一パテントファミリー文献		
国際調査を完了した日	05.01.2023	国際調査報告の発送日 24.01.2023
名称及びあて先 日本国特許庁(ISA/JP) 〒100-8915 日本国 東京都千代田区霞が関三丁目4番3号	権限のある職員（特許庁審査官） 佐竹 政彦 2K 2911 電話番号 03-3581-1101 内線 3255	

国際調査報告
 パテントファミリーに関する情報

国際出願番号

PCT/JP2022/041677

引用文献	公表日	パテントファミリー文献	公表日
JP 2017-3729 A	05.01.2017	US 2016/0365929 A1 [0087] - [0101]、  6-10	
US 2019/0326729 A1	24.10.2019	WO 2018/091094 A1	
JP 2010-157691 A	15.07.2010	US 2010/0189154 A1 [0077] - [0079]、  5	
JP 2015-72980 A	16.04.2015	US 2015/0093121 A1 [0096] - [0099]、[0227]、[0243]、  6、  26、  36	
JP 2011-9456 A	13.01.2011	(ファミリーなし)	