


特許協力条約に基づいて公開された国際出願

(51) 国際特許分類 ⁴ G06F 15/16, 13/00		A1	(11) 国際公開番号 WO 88/09017
			(43) 国際公開日 1988年11月17日 (17.11.88)
(21) 国際出願番号 PCT/JP88/00442 (22) 国際出願日 1988年5月2日 (02. 05. 88) (31) 優先権主張番号 特願昭62-111509 特願昭62-147323 特願昭62-262010 特願昭62-262011		富士通テクノ株式会社内 Hyogo, (JP) (74) 代理人 弁理士 西教圭一郎, 外 (SAIKYO, Keiichiro et al.) 〒550 大阪府大阪市西区西本町1丁目13番38号 新興ビル Osaka, (JP) (81) 指定国 DE(欧洲特許), FR(欧洲特許), GB(欧洲特許), NL(欧洲特許), US. 添付公開書類 國際調査報告書 補正書・説明書	
(32) 優先日 1987年5月6日 (06. 05. 87) 1987年6月13日 (13. 06. 87) 1987年10月16日 (16. 10. 87) 1987年10月16日 (16. 10. 87)		JP	
(33) 優先権主張国 (71) 出願人 (米国を除くすべての指定国について) 富士通テクノ株式会社 (FUJITSU TEN LIMITED) [JP/JP] 〒652 兵庫県神戸市兵庫区御所通1丁目2番28号 Hyogo, (JP)			
(72) 発明者 ; および (75) 発明者 / 出願人 (米国についてのみ) 佐古和也 (SAKO, Kazuya) [JP/JP] 永海正明 (NAGAMI, Masaaki) [JP/JP] 長野 武 (CHONO, Takeshi) [JP/JP] 藤本昇治 (FUJIMOTO, Shoji) [JP/JP] 安井克彦 (YASUI, Katsumaro) [JP/JP] 〒652 兵庫県神戸市兵庫区御所通1丁目2番28号			

(54) Title: METHOD AND APPARATUS FOR DATA TRANSFER

(54) 発明の名称 データ転送装置およびデータ転送方式



(57) Abstract

In transferring data between a plurality of electronic devices, the problem has existed that the system becomes large and causes a low transfer rate, for example, because some system components idle in particular situations during the transfer operation. According to the present invention, the data transfer operation relies more on hardware and less on software. Furthermore, the system components are more effectively utilized. This helps increase the data transfer rate and the accompanying signal processing rate, thereby providing a relatively small system.

(57) 要約

複数の電子的装置の間でデータの転送を行うにあたり、従来ではデータ転送に関与する構成要素が、データ転送動作の或る局面で動作せず無駄であつたりして、構成が大形であるとともに転送速度が遅いという課題があつた。本発明ではソフトウェアのデータ転送動作への関与の程度を低減し、ハードウェアで処理する範囲を拡大する。また上記構成要素を効率的に用いるようにする。これによりデータ転送速度およびこれに伴う信号処理速度が向上されるとともに、構成を比較的小形化できる。

情報としての用途のみ

PCTに基づいて公開される国際出願のパンフレット第1頁にPCT加盟国を同定するために使用されるコード

AT	オーストリア	FR	フランス	MR	モーリタニア
AU	オーストラリア	GA	ガボン	MW	マラウイ
BB	バルバドス	GB	イギリス	NL	オランダ
BE	ベルギー	HU	ハンガリー	NO	ノルウェー
BG	ブルガリア	IT	イタリー	RO	ルーマニア
BJ	ベナン	JP	日本	SD	スードン
BR	ブラジル	KP	朝鮮民主主義人民共和国	SE	スウェーデン
CF	中央アフリカ共和国	KR	大韓民国	SN	セネガル
CG	コンゴー	LI	リビテンシュタイン	SU	ソビエト連邦
CH	スイス	LK	スリランカ	TD	チャード
CM	カメルーン	LU	ルクセンブルグ	TG	トーゴ
DE	西ドイツ	MC	モナコ	US	米国
DK	デンマーク	MG	マダガスカル		
FI	フィンランド	ML	マリー		

- 1 -

明細書

発明の名称

データ転送装置およびデータ転送方式

技術分野

5 本発明は、デジタルデータの転送を行う装置およびその方式に関する。

背景技術

典型的な先行技術は、第1図に示されている。アナログなどの音声信号などのような入力信号は、
10 ライン1から与えられ、アナログ/デジタル変換回路2によつて、デジタル値に変換され、処理装置3に与えられ、データの演算が行なわれる。この処理装置3において処理されたデジタル信号は、デジタル/アナログ変換回路4に与えられて、アナログ信号に変換され、ライン5から導出され、たとえばスピーカが駆動される。処理装置3には、マイクロコンピュータ6が接続される。処理装置3の演算処理速度は、マイクロコンピュータ6よりも高速度である。このマイクロコンピュータ6
15 から処理装置3にデータを転送する際には、そのマイクロコンピュータ6からのデータがライン7を介して受信レジスタ8に直列にストアされる。
このようにしてマイクロコンピュータ6からのデータが転送され、受信レジスタ8が一杯になる

- 2 -

と、ライン9にフラグF1を立て、制御回路10に与える。受信レジスタ8の内容は、メモリ11にストアされる。制御回路10は、フラグF1が立っているとき、ライン14を介してマイクロコンピュータ6からデータを送出することを一時停止させるための信号を発生する。受信レジスタ8の内容がメモリ11においてストアされた後には、そのことを表わす信号を制御回路10はマイクロコンピュータ6に与え、これによつてマイクロコンピュータ6は残りのデータをライン7から受信レジスタ8に与える。こうして、この受信レジスタ8の内容は前述のようにしてメモリ11にさらにストアされる。

制御回路10は、第2図(1)で示される一定のサンプリング周期Wごとに動作を繰り返し、この各サンプリング周期Wにおいて、第2図(2)で示される期間W1においてデジタル信号処理を行ない、第2図(3)で示される残余の時間W2でマイクロコンピュータ6からのデータを受信レジスタ8を介してメモリ11にストアする。

このような先行技術では、処理装置3におけるデジタル信号処理の期間W1が長くかかつたときには、マイクロコンピュータ6から処理装置3へのデータの転送を行なうことができる期間W2が

- 3 -

短くなる。したがつてマイクロコンピュータ6から処理装置3へのデータの転送を確実に行なうことができるようにするために、サンプリング周期Wを長く設定しなければならないことになる。一方、各サンプリング周期W内において、マイクロコンピュータ6から処理装置3へのデータ転送を行なう必要がない場合があり、このようなときは残余の期間W3(前述の第2図(3)参照)の間は、処理装置3の処理が行なわれず、時間が無駄になる。このようにして先行技術では、プログラム処理によつてデータの転送を行なつてゐるので、各サンプリング周期Wごとに行なえるデジタル信号処理の期間W1が短かくなるか、またはサンプリング周期Wを長くする必要があり、信号処理の品質が劣化してしまう。

同様にして、処理装置3からマイクロコンピュータ6にデータを転送するにあたつては、メモリ11の内容を送信レジスタ12にストアし、この送信レジスタ12の内容をライン13を介してマイクロコンピュータ6に転送する。送信すべき内容が多いとき、送信レジスタ12にデータがセットされると、これを表わす信号がライン15を介して制御回路10に与えられて、フラグF2が立つ。制御回路10は、送信レジスタ12に内容が

- 4 -

セットされたことを表わす信号をライン 14 を介してマイクロコンピュータ 6 に与え、これによつてマイクロコンピュータ 6 は送信レジスタ 12 の内容を正確に受信することができる。このような
5 処理装置 3 からマイクロコンピュータ 6 へのデータの転送に当たつても、前述の第 2 図に関連して述べた動作と同様な動作が行なわれ、各サンプリング周期 W ごとに行なえるデジタル信号処理の期間 W₁ が短かくなるか、またはサンプリング周期
10 W を長くする必要があり、信号処理の品質が劣化してしまうという問題がある。

本発明の主たる目的は、2つの処理装置の相互間のデータの転送を、時間の無駄を省いて、高速度で行なうことができるようにして、デジタル信号処理のための時間を増加することができるよう
15 にしたデータ転送装置および方式を提供することである。

また、他の目的は、データの転送速度を格段に向上できると共に転送に預かるデータ長を低減する
20 ことができるデータ転送装置および方式を提供することである。

さらに他の目的は、転送されるデータの転送時間と短縮すると共に、構成を簡略化できるデータ転送装置を提供することである。

- 5 -

発明の開示

本発明は、第1および第2処理装置の相互のデータ転送方式において、

第1処理装置から、読み出しおよび書き込みを表わす命令と、読み出しおよび書き込みをすべき記憶領域のアドレスを指定するアドレス情報と、書き込みを行なう際には前記アドレス指定された記憶領域に書き込むべきデータとを順次的に送出し、

第1処理装置では、前記アドレス指定された記憶領域からのデータを受信し、

第2処理装置では、

前記命令と、アドレス情報と、データとを受信する受信レジスタと、

受信レジスタからの命令をデコードする手段と、
受信レジスタからのアドレス情報をデコードする手段と、

命令デコード手段とアドレス情報デコード手段との出力に応答して、アドレス情報によつてアドレス指定された記憶領域にデータを書き込み、または記憶領域からデータを読み出すメモリと、メモリから読み出されたデータを第1処理装置に転送する送信レジスタとを有することを特徴とするデータの転送方式である。

また本発明は、第1および第2の処理装置の相

- 6 -

互のデータ転送方式において、

第1処理装置から、第2処理装置の読出すべき記憶領域をアドレス指定するアドレス情報を送出し、

5 第1処理装置では、前記アドレス指定された記憶領域からのデータを受信し、

第2処理装置では、

アドレス情報を受信する受信レジスタと、

受信レジスタからのアドレス情報をデコードする手段と、

アドレス情報デコード手段の出力に応答してアドレス情報によって、アドレス指定された記憶領域からデータを読出す手段と、

15 読出手段から読出されたデータを第1処理装置に転送する送信レジスタとを含むことを特徴とするデータ転送方式である。

さらに本発明は、第1および第2処理装置の相互のデータ転送方式において、

20 第1処理装置から、第2処理装置での書き込みをすべき記憶領域をアドレス指定するアドレス情報と、前記アドレス指定された記憶領域に書込むべきデータとを順次的に送出し、

第2処理装置では、

アドレス情報とデータとを受信する受信レジス

- 7 -

タと、

受信レジスタからのアドレス情報をデコードする手段と、

アドレス情報デコード手段からの出力に応答し

てアドレス情報によつてアドレス指定された記憶領域にデータを書込む手段とを有することを特徴とするデータ転送方式である。

本発明は、制御装置との間で相互にシリアルデータを転送するデータ転送装置であつて、

制御装置から転送されるコマンドデータとアドレスデータとの少なくとも一方を格納する第1記憶手段と、

制御装置との間で転送されるべきデータ本体を格納する第2記憶手段と、

制御装置から転送される上記各データを上記第1記憶手段または第2記憶手段のいずれかに切換えて入力する切換え手段とを含むことを特徴とするデータ転送装置である。

好ましい実施態様では、上記第2記憶手段は、

制御装置から受信されるデータ本体および制御装置に送信されるデータ本体を選択的に格納する書き込み／読み出し兼用であること、および上記切換え手段は、制御装置から入力されるラッシュ信号に応じて、制御装置から入力されるクロック信号を上

記第1記憶手段または第2記憶手段のいずれかに切換えて出力することを特徴とする。

本発明は、制御装置と処理装置とを含み、これらの間で相互にシリアルデータを転送するデータ転送装置において、
5

制御装置と処理装置との間に設けられる信号ラインであつて、制御装置または処理装置から出力される信号のレベルによつて処理装置または制御装置にデータの読み出し動作状態または書き込み動作
10 状態のいずれかを指示するそのような信号ラインを設けたことを特徴とするデータ転送装置である。

好ましい実施態様では、上記データが複数種類の構成部分から成る場合において、

制御装置と処理装置との少なくとも一方には上
15 記データまたはその構成部分のビット数をそれぞれ計数する複数の計数手段をそれぞれ設け、

計数手段の対応するビット数の計数終了出力によつて、対応するデータまたはその構成部分の読み出し／書き込み処理が行われるようにして、さらに、
20 データ書き込みを行う場合にはデータを転送した後に、対象となるアドレスを転送するようにしたことを特徴とする。

また好ましい実施態様では、上記データが複数種類の構成部分から成る場合において、書き込み動

作をする場合には書込みを行うデータの次に対象となるアドレスを転送し、読み出し動作を行う場合には対象となるアドレスのみを転送することを特徴とする。

5 本発明は、第1処理装置からのデータを第2処理装置に設けてあるメモリに書込むための書き込み方式において、

10 第1処理装置からはまず、書き込みをすべきことを表す書き込み命令と、書き込みを行なうべき最初の記憶領域のアドレスを指定するアドレス情報とから成る第1の組合わせ情報を送出し、

次に書き込み動作を継続すべきであるかどうかを表す継続書き込み命令と、書き込むべきデータとから成る第2の組合わせ情報を繰返し送出し、

15 第2処理装置ではまず、前記第1の組合わせ情報のアドレス情報によってアドレス指定された記憶領域に、前記第2の組合わせ情報のデータを書き込み、

20 次に前記第2の組合わせ情報の前記継続書き込み命令に応答して、データを順次的に書き込んでゆくことを特徴とする書き込み方式である。

また本発明は、第1処理装置に第2処理装置のメモリに記憶されているデータを読み出す読み出し方

式において、

- 10 -

第 1 処理装置からはまず、読み出しをすべきことを表す読み出命令と、複数の各アドレスを有する記憶領域から順次的にデータを読み出すブロック転送であるかどうかを表すブロック転送命令と、読み出しを行なうべき最初の記憶領域のアドレスを指定するアドレス情報とから成る第 3 の組合わせ情報を送出し、

次に読み出しを行なうべきデータのワード数を表すワード数情報から成る第 4 の組合わせ情報を送
10 出し、

第 2 処理装置ではまず、前記第 3 の組合わせ情報のアドレス情報によつてアドレス指定された記憶領域のデータを読み出し、

次に前記ブロック転送命令からブロック転送で
15 あると判断されたときには、前記第 4 の組合わせ情報のワード数情報によつて表されたワード数だけデータを順次的に読み出してゆくことを特徴とする読み出し方式である。

本発明に従えば、読み出しおよび書き込みを行なうときには、第 1 処理装置から、命令と、アドレス情報と、データとを、順次的に送出し、第 2 処理装置ではその命令をデコードするとともに、アドレス情報をデコードし、これによつて第 2 処理装置内に設けられているメモリの記憶領域をアドレ

- 11 -

ス指定し、前記命令に従つてデータを読出しあとは書込む。メモリから読出したデータは、送信レジスタに一旦ストアされ、この送信レジスタから第1処理装置に転送される。

5 第1処理装置から、第2処理装置に設けられて
いるメモリの読出しおよび書込みのいずれか一方
だけを行なうときには、第1処理装置からは、読
出しおよび書込みを表わす命令は送出する必要が
なく、読出し時にはアドレス情報だけが、また書
10 込み時にはアドレス情報とデータとが送出される。
第2処理装置は、読出し時には、前記アドレス情
報によつてアドレス指定されたメモリの記憶領域
からのデータを送信レジスタを介して第1処理装
置に転送する。またこの第2処理装置は、書込み
15 時には、アドレス情報によつてアドレス指定され
たメモリの記憶領域に、第1処理装置からのデー
タを記憶する。

このようにして本発明では、読出しおよび書込
みが、プログラムの実行によつて行なわれるので
20 はなく、いわばハードウエアによつて達成される。
そのため第1および第2処理装置におけるデータ
転送以外のデータ処理のために時間を費やすこと
ができる。こうしてデータ転送およびその他の演
算処理を円滑に、しかも高速度で行なうことがで

きるとともに、このようなデータ転送によって、第1および第2処理装置におけるデータ転送以外のデータ処理速度が低下してしまうという問題はない。

5 本発明に従えば、制御装置とデータ転送装置との間で相互にデータ転送が行われる。このとき制御装置から転送されるコマンドデータとアドレスデータとの少なくとも一方は、切換え手段を介して制御装置から入力されるクロック信号に基づいて、第1記憶手段に記憶される。制御装置から転送されるデータが前記コマンドデータおよびアドレスデータが終了し、引続くデータ本体が転送されるとき、切換え手段は第2記憶手段に切換えられ、該データ本体が記憶される。このようにして
10 データの書き込み処理が実現される。
15

一方、データ転送装置から制御装置へのデータの読み出し処理を行う場合、制御装置からはコマンドデータとアドレスデータとの少なくとも一方のみが転送される。これらのデータが第1記憶手段
20 に記憶されてデータ転送装置が前記アドレスデータに基づく保持内容を読み出して第2記憶手段に格納すると、切換え手段は制御装置からのクロック信号を第2記憶手段に切換え、このようにして読み出し動作が実現される。

作用

本発明は、制御装置と処理装置との間で相互にデータを転送する方式であり、これらの装置の間に信号ラインが設けられる。この信号ラインにおける制御装置または処理装置から出力される信号のレベルによつて、処理装置または制御装置にデータの読み出し動作状態または書き込み動作状態のいずれかが指示される。

これにより制御装置と処理装置との間で行われる読み出し動作と書き込み動作とは、対応するコマンドを相互に送信する必要がなく、前記信号ラインのレベルのみで識別される。また、データの書き込み／読み出し時によつて最小の bit 数のみの転送が行われるので、転送に預かるデータ長を低減でき、データ転送が効率的に行われるとともに、転送速度も格段に向上される。また書き込み時、読み出し時によらず、転送レジスタの同じ位置からアドレスが読み出せるので、切換回路等を必要とせず、構成を簡略化できる。

本発明に従えば、第1処理装置から第2処理装置に設けてあるメモリにデータを書き込むにあたつて、第1処理装置からはまず、第1の組合せ情報が送出される。この第1の組合せ情報は、書き込みをすべきことを表す書き命令と、書き込みを行

なうべき最初の記憶領域のアドレスを指定するアドレス情報とによつて構成される。前記第1の組合わせ情報に続いて第1処理装置からは、第2の組合わせ情報が、1または複数回繰返し送出され
5 る。この第2の組合わせ情報は、書込み動作を継続すべきであるかどうかを表す継続書込命令と書込むべきデータとによつて構成される。

一方、第2処理装置ではまず、前記第1の組合わせ情報のアドレス情報によつてアドレス指定されたメモリの記憶領域に、前記第2の組合わせ情報のデータを書込む。続いて前記第2の組合わせ情報の継続書込命令が書込動作を継続すべきことを表しているときには、データを、前記アドレス指定された記憶領域に隣接する記憶領域から順次的に書込んでゆく。
10
15

したがつて複数のデータを第1処理装置から第2処理装置に書込むにあたつて、第1処理装置は書込むべきデータのたび毎にアドレス情報を送出する必要がなく、また第2処理装置は継続書込命令が書込動作の停止を表すまでデータを順次的に書込んでゆけばよく、したがつて第1処理装置から第2処理装置に送出されるアドレス情報の量を削減することができ、データの書き込み速度を向上することができる。
20

- 15 -

また本発明に従えば、第1処理装置に第2処理装置のメモリに記憶されているデータを読み出すにあたつて、第1処理装置からはまず、第3の組合わせ情報が送出される。この第3の組合わせ情報
5 は、読み出しをすべきことを表す読み出命令と、複数の各アドレスを有する記憶領域から順次的にデータを読み出すブロック転送であるかどうかを表すブロック転送命令と、読み出しを行なうべき最初の記憶領域のアドレスを指定するアドレス情報とによ
10 つて構成される。前記第3の組合わせ情報に続いて第1処理装置からは、読み出しを行なうべきデータのワード数を表すワード数情報から成る第4の組合わせ情報が送出される。

一方、第2処理装置ではまず、前記第3の組合
15 わせ情報のアドレス情報によつてアドレス指定されたメモリの記憶領域のデータを読み出す。続いて前記ブロック転送命令がブロック転送であること
を表しているときには、前記第4の組合わせ情報のワード数情報によつて表されたワード数だけ、
20 読出すべきデータを順次的に読み出してゆく。

したがつて複数のデータを第2処理装置から第1処理装置に読み出す場合において、第1処理装置は読み出すべきデータのたび毎にアドレス情報を送出する必要がなく、また第2処理装置はワード数

- 16 -

情報によつて表わされたワード数だけデータを順次的に読出してゆけばよく、データの読み出し速度を向上することができる。

図面の簡単な説明

5 第1図は先行技術のプロツク図、第2図は第1図に示された先行技術の動作を説明するための波形図、第3図は本発明の一実施例に従う構成の系統図、第4図は第3図の基本的構成例を示すプロツク図、第5図は実施例のプロツク図、第6図は第5図に示された実施例の動作を説明するための波形図、第7図は第5図および第6図に示された実施例の動作を説明するためのフローチャート、第8図は本発明の他の実施例のプロツク図、第9図は本発明のさらに他の実施例のプロツク図、第10図は実施例の構成を示すプロツク図、第11図は本構成例の書き込み動作を説明するタイミングチャート、第12図は本実施例の読み出し動作を説明するためのタイミングチャート、第13図は実施例の構成を示すプロツク図、第14図はデコード35の構成例を示すプロツク図、第15図はデコード36の構成例を示すプロツク図、第16図は本実施例の動作を説明するタイミングチャート、第17図はデータの転送順序とレジスタの関係を示す図、第18図は実施例のプロツク図、第19

図は第1処理装置U1から第2処理装置U2のメモリM1にデータが書込まれるときにライン16に導出される組合わせ情報A～Cの構成を示す図、第20図は第2処理装置U2のメモリM1から第51処理装置U1にデータを読出すにあたつてライン16に導出される組合わせ情報D、Eの構成を示す図、第21図は第18図に示された実施例の動作を説明するための波形図、第22図は第18図に示された実施例の動作を説明するためのフローチャート、第23図は実施例のプロツク図、第24図は第23図に示された実施例において第1複数nと第2複数mとが等しい場合の動作を説明するための図、第25図は第1複数nが第2複数m未満である場合の動作を説明するための図、第1526図は第1複数nが第2複数mを超えている場合の動作を説明するための波形図、第27図は本発明の他の実施例のプロツク図、第28図は実施例の受信側の構成を示すプロツク図、第29図はその送信側の構成を示すプロツク図、第30図は本実施例の動作を説明するタイミングチャート、第31図は実施例の音声信号処理装置13のプロツク図、第32図および第33図は動作を説明するための波形図、第34図および第35図は実施例に従う送信側および受信側の基本的な構成を示

すプロツク図、第36図は第34図および第35
図に示される構成によるデータ転送を説明するた
めのタイミングチャート、第37図は実施例のブ
ロツク図、第38図は第37図に示された実施例
の動作を説明するための波形図、第39図は実施
例の音声信号処理装置41の電気的構成を示すブ
ロツク図、第40図は第39図に示された実施例
の動作を説明するための波形図、第41図は処理
装置44、48内におけるデータのストアおよび
転送動作を説明するための図、第42図は実施例
のデータ転送を行う処理装置DSP3、DSP4
の構成を示すプロツク図、第43図は処理装置D
SP3、DSP4間のデータの転送動作を説明す
るための波形図、第44図は音響信号の転送に本
15 発明のデータ転送方式を用いたときの構成を示す
プロツク図、第45図は実施例のプロツク図、第
46図は第45図に示された実施例の一部の構成
を詳細に示すプロツク図、第47図は第46図に
示された構成のデータ転送の動作を説明するため
20 の波形図、第48図は本発明の他の実施例のブ
ロツク図、第49図は実施例である処理装置DSP
4付近の構成を示すプロツク図、第50図は処理
装置DSP4に電子ボリュームの機能を附加した
ときの動作を説明するための図、第51図は本考

- 19 -

案の他の実施例を示すブロック図 第52図は本発明に係る音響処理装置のブロック図、第53図は第1図の動作を説明するための波形図、第54図は処理装置のブロック図、第55図は本発明に
5 係る音響信号処理装置のブロック図、第56図は第55図の動作を説明するための波形図、第57図は処理装置のブロック図、第58図は実施例の音声信号処理装置21の電気的構成を示すブロック図、

10 発明を実施するための最良の形態

第3図は本発明の一実施例に従う構成の系統図であり、第4図は第3図の基本的構成例を示すブロック図である。これらの図面を併せて参照して、本実施例の構成について説明する。この構成はた
15 とえばFM波帯およびAM波帯のラジオ受信機やカセットテープレコーダ、またコンパクトディスク再生装置やデジタル音響磁気テープ再生装置(DAT)などの機能のいくつかを併せ持つ車載用音響装置の制御を行う。

20 本実施例は、AM波帯受信機AM、FM波帯受信機FM、カセットテープレコーダCS、コンパクトディスク再生装置CDおよびデジタル音響磁気テープ再生装置DATなどの信号源を有する。受信機AM、FMおよびカセットテープレコーダ

- 20 -

C S の出力は切換スイッチ S S 1 によっていずれか一つが選択される。その出力は低域沪波器 L P F で高域のノイズを除去され、アナログ／デジタル変換器（以下、A / D 変換器と称する）A D C 5 でデジタル化され、デジタル信号処理装置（以下、処理装置と記す）D S P 1 , D S P 2 に入力される。

処理装置 D S P 1 , D S P 2 の出力は、デジタル／アナログ変換器（以下、D / A 変換器と称す 10 る）D A C でアナログ化され、低域沪波器 L P F で高域のノイズを除去され、増幅器 A M P を介してスピーカ S P から音響として出力される。また、コンパクトディスク再生装置 C D とデジタル音響磁気テープ再生装置 D A T からの出力は、切換え 15 スイッチ S S 2 , S S 3 でいずれかが選択され、処理装置 D S P 1 , D S P 2 に入力される。また処理装置 D S P 1 , D S P 2 は、マイクロコンピュータ C M によって制御され、たとえばスタティックメモリ（S - R A M ）などの外部記憶装置 E 20 M 1 , E M 2 が接続される。

第4図にはたとえばマイクロコンピュータ C M と処理装置 D S P 1 との接続状態が示される。処理装置 D S P 1 は受信部 R C と送信部 S D とを含む。受信部 R C および送信部 S D は受信／送信さ

- 21 -

れる浮動小数点型データの仮数部を記憶する仮数部レジスタ R R 1 , R R 2 , R R 3 , R R 4 ; S R 1 , S R 2 , S R 3 , S R 4 を有し、また指数部を記憶する指数部レジスタ R I 1 , R I 2 , R I 3 , R I 4 ; S I 1 , S I 2 , S I 3 , S I 4 を有する。これらのレジスタ（以下、総称するときは参照符 R R , S R ; R I , S I で示す）にはバツファレジスタ R a 1 ~ R a 8 ; R b 1 ~ R b 8 （総称するときには参照符 R a , R b で示す）が対応して配置される。
10

バツファレジスタ R a , R b はそれぞれ複数のゲート G 1 , G 2 を介して、中央制御装置 C P U やメモリ M などが接続されたデータバス D B に接続される。

15 また処理装置 D S P 1 にはマイクロコンピュータとのデータ転送に預る受信レジスタ R X および送受信レジスタ R T が設けられ、受信データは切換スイッチ S S 4 によって上記レジスタ R X , R T のいずれかに記憶される。またこれらの各レジ
20 スタ R X , R T の動作を制御するサイクルスチルコントローラ C C が設けられる。マイクロコンピュータ C M には、上記レジスタ R X , R T との間でデータを送受信する送信レジスタ T X および受信レジスタ R X が設けられ、これらのレジスタ R

- 22 -

X, TXとの間でデータ交換を行うバッファレジ
スタBT, BRが設けられる。

実施例

第5図は、実施例のブロック図である。第1処理装置Aからの命令によつて、(a) 第2処理装置B内に設けられているメモリM1の記憶領域に記憶されているデータを読出し、第1処理装置Aで受信し、あるいはまた(b) メモリM1の記憶領域に、第1処理装置Aからのデータを書込むことができる。第1処理装置Aの送信レジスタTX1からは、ライン16を介して第2処理装置Bの受信レジスタRX2に、8ビットを単位として合計24ビットから成る信号をビット順次的に送出する。

第2処理装置Bの送信レジスタTX2からは、ライン17を介して第1処理装置Aの受信レジスタRX1に信号をビット順次的に送出する。

第1処理装置Aから第2処理装置Bにはライン16を介して上述のように24ビットの信号が送出され、この24ビットのうち最初の2ビットは読出しおよび書き込みなどを表わす命令であり、この命令はライン18を介して、その命令をデコードするデコーダ19に与えられる。受信レジスタRX2の残余の22ビットには、読出しおよび書き込みのためのアドレス情報または書き込みのための

- 23 -

データがストアされる。アドレス情報はアドレスデコーダ 20 に与えられ、これによつてメモリ M 1 の記憶領域がアドレス指定される。受信レジスタ RX 2 の 22 ビットのデータは、ライン 21 からメモリ M 1 に与えられ、これによつてアドレスデコーダ 20 によつて指定されているストア領域にライン 21 を介するデータが書込まれる。メモリ M 1 からデータを読出して第 1 処理装置 A に転送する際には、アドレスデコーダ 20 からの信号によつてアドレス指定されたメモリ M 1 のストア領域にストアされているデータは、送信レジスタ TX 2 に与えられ、この送信レジスタ TX 2 の内容がライン 17 を介して第 1 処理装置 A の受信レジスタ RX 1 に転送される。第 1 処理装置 A におけるレジスタ TX 1, RX 1 は、制御回路 22 によつて制御される。第 2 処理装置 B では、制御回路 23 が設けられる。この制御回路 23 は、命令デコーダ 19 からの信号に応答してアドレスデコーダ 20 およびメモリ M 1 を制御するとともにライン 24 を介して制御回路 22 に制御信号 T E を送出し、また制御回路 22 からライン 25 を介して制御信号 C S を受信する。

第 6 図は第 5 図に示された実施例の動作を説明するための波形図であり、第 7 図はその動作を説

明するためのフローチャートである。なお、このフローチャートはハードウェアにより実現される。また、制御信号 C S が論理「1」の場合は、ステップ n 20 で転送プロツクをリセットし、初期状態 5 (リセット) に戻るようになっている。ステップ n 1 からステップ n 2 に移り、制御信号 C S が論理「0」かどうかが判断され、この制御信号 C S は第 6 図(1)で示されており、ローレベルになつたことが判断されると、このことは、第 1 処理装置 A 10 から第 2 処理装置 B に信号の転送を行なう必要が生じたことを意味し、ステップ n 3 に移る。ここで論理「0」である制御信号 T E を制御回路 23 から 22 に与える。制御信号 T E は、信号の転送を許可する制御信号であり、第 6 図(2)で示される。

15 ステップ n 4 では、第 2 処理装置 B の受信レジスタ RX 2 への転送動作が完了したかどうかが判断され、すなわちフラグ RX F が論理「1」であるかが判断され、受信レジスタ RX 2 が空であるときにはステップ n 5 に移る。ここで第 1 処理装置 A の送信レジスタ TX 1 から第 2 処理装置 B の受信レジスタ RX 2 にライン 16 を介して、24 ビットのうちの 1 ビットの信号が、第 6 図(5)で示されるクロツク信号に同期して転送される。ステップ n 6 では、制御信号 T E が論理「1」とされ、

- 25 -

ステップ n4 に戻る。こうして第 6 図(3)で示されるように、8 ビットずつの信号 S1, S2, S3 が順次的に受信レジスタ RX2 にストアされる。

最初の 8 ビットの信号 S1 のうち、最初の 2 ビットは前述のように、読み出しおよび書き込みを表わす命令であり、その信号 S1 の残余の 6 ビットおよび 2 つの信号 S2, S3 はメモリ M1 のストア領域をアドレス指定する合計 22 ビットのアドレス情報である。

10 受信レジスタ RX2 に信号がストアされた後には、第 2 処理装置 B では内部の演算処理が行なわれる。

ステップ n4 において、受信レジスタ RX2 への合計 24 ビットの信号の転送が完了したことが 15 判断されると、次のステップ n7 に移る。命令デコーダ 19 は最初の 2 ビットの命令をデコードして制御回路 23 に与える。これによつてステップ n8 で、命令が読み出しされたか書き込みのいずれかであるかを判断する。読み出しだあるときには、ステップ n9 に移る。ここで、受信レジスタ RX2 においてストアされているアドレス情報をアドレスデコーダ 20 によつてデコードし、これによつてアドレス指定されたメモリ M1 の記憶領域の内容を送信レジスタ TX2 にストアする。ステップ n

10 では第6図(2)で示されるように制御信号 T E を論理「0」とし、次にステップ n1 1 では送信レジスタ TX 2 に送信すべき信号が存在しないか、すなわちフラグ TX F が論理「1」であるかが判断される。送信レジスタ TX 2 に送出すべき信号が存在するとき、ステップ n1 2 では、第6図(5)で示されるクロツク信号に同期して 1 ビットずつ順次的にデータがライン 1 7 を介して、第1処理装置 A の受信レジスタ RX 1 に転送される。ステップ n1 3 では、制御信号 T E が論理「1」とされる。送信レジスタ TX 2 のデータのすべてが送出された後には、ステップ n1 1 からステップ n1 4 に移り、フラグ RX F が論理「0」とされる。

送信レジスタ TX 2 から受信レジスタ RX 1 にライン 1 7 を介してデータが転送されるときの状態は、第6図(4)に示されるとおりであり、8 ビットを単位とする信号 S 1 1 , S 1 2 , S 1 3 が順次的に送出される。

第1処理装置 A から第2処理装置 B のメモリ M 1 にデータを書込む際には、ステップ n8 からステップ n1 5 に移る。信号 S 1 , S 2 , S 3 に含まれるアドレス情報は、アドレスデコーダ 2 1 においてデコードされる。ステップ n1 6 では受信レ

- 27 -

ジスタ RX 2 に信号があるかが判断され、受信レジスタ RX 2 に信号が残っていないならば、ステップ n17 に移り、第6図(4)で示されるように書込むべきデータを表わす信号 S11, S12,
5 S13 を 1 ビットずつ順次的に受信レジスタ RX 2 に転送して、ストアしていく。ステップ n18 では制御信号 TE を論理「1」とする。受信レジスタ RX 2 に信号 S11, S12, S13 がストアされると、ステップ n16 からステップ n19 に移り、
10 メモリ M1 におけるアドレスデコーダ 20 によつて、アドレス指定された記憶領域にライン 21 を介する受信レジスタ RX 2 のデータを書込む。

このようにして上述の実施例では、第2処理装置 Bにおいて、受信レジスタ RX 2 、命令デコーダ 19 、アドレスデコーダ 20 、メモリ M1 および送信レジスタ TX 2 が、いわばハードウエアで設けられており、これらによる読出しおよび書込みの各動作は、ハードウエアによつて行なわれる
15 ので、処理装置 Bにおける制御回路 23 などによるデータ転送以外の演算処理を行なうことができ
るようになるとともに、データ転送を高速度で行なうことができる。

第8図は、本発明の他の実施例の第2処理装置 B1 のブロック図である。この実施例では前述の

実施例に類似し、対応する部分には同一の参照符を付す。注目すべきは、この実施例では第2処理装置B1のメモリM2にストアされているデータを、第1処理装置Aにおいて読出す動作のみが達成される。したがつて受信レジスタRX2には、
5 ライン16を介してメモリM2の希望する記憶領域をアドレス指定するためのアドレス情報だけが転送される。アドレスデコーダ20は、このアドレス情報をデコードし、これによつてメモリM2
10 のストア領域内にストアされている内容であるデータは、送信レジスタTX2に与えられる。このデータは送信レジスタTX2からライン17を介して第1処理装置Aに転送される。こうして読出しのみを行なう場合には、前述の実施例に比べて構成が簡略化される。
15

第9図は、本発明のさらに他の実施例のプロック図である。この実施例は、前述の実施例に類似し、対応する部分には、同一の参照符を付す。この実施例では、第1処理装置Aからのデータを、
20 第2処理装置B2のメモリM3における希望する記憶領域に書込む動作だけが行なわれる。まず、第1処理装置Aからはライン16を介して第2処理装置Bの受信レジスタRX2にアドレス情報が転送される。このアドレス情報はアドレスデコー

- 29 -

ダ 20においてデコードされる。次に第1処理装置Aからは、ライン16を介して、受信レジスタRX2に書き込みを行なうべきデータが転送される。

このデータは受信レジスタRX2からメモリM3
5 に与えられ、こうしてアドレスデコーダ20によ
つて、アドレス指定されているストア領域にデー
タが書き込まれる。このような書き込みだけを行なう
実施例では前述の第5図～第7図に示された実施
例の構成に比べて簡略化が可能である。

10 本発明は、音声信号の処理に関連して実施され、
およびその他の技術分野においても、また実施す
ることができる。

以上のように、本発明によればデータの転送を
高速度で行なうことができるようになり、第1お
よび第2処理装置ではデータ転送のために、その
15 他の演算処理に悪影響を及ぼすことが避けられる。

第10図は実施例の構成を示すブロック図であ
る。第10図を参照して、本実施例について説明
する。本実施例は、たとえば演算処理装置などに
20 よつて実現される演算制御装置21と、処理装置
22とを含んで構成される。演算制御装置21に
は、送信用バッファレジスタ23と受信用バッファ
レジスタ24とが含まれ、これらのバッファレ
ジスタ23, 24は演算制御装置21に含まれる

- 30 -

アドレスバスやデータバスと接続され、データのアクセスが行われる。これらバッファレジスタ23, 24には、送信用レジスタ25および受信用レジスタ26が接続される。

5 处理装置22には、たとえば4ビットのコマンドレジスタ27と12ビットのアドレスレジスタ28とが備えられ、このレジスタ27, 28には演算制御装置21の送信用レジスタ25から送信データD1が入力される。またこのコマンドレジ
10 スタ27の内容はコマンドデコーダ29で解析され、処理装置22内で対応する動作が行われる。
一方、レジスタ27, 28はサイクルスチル制御部30に読取られ、各種演算処理のタイミング間でアドレスバス31にアドレスデータの送受を行う。
15

また処理装置22には、前記送信データD1に含まれる転送されるべきデータ本体が格納されるたとえば24ビットのデータレジスタ32が備えられる。当該データレジスタ32が演算制御装置
20 21に対する送信用および受信用に兼用できることが、本件実施例の目的である。前記レジスタ27, 28およびデータレジスタ32には、演算制御装置21から発生されるクロック信号CKが、切換え手段である切換えスイッチ33を介して、

- 31 -

後述するように切換えて入力される。

また演算制御装置 21 から出力される後述する
ようなラッチ制御信号 L C は、処理装置 22 に備
えられるデータラッチ制御部 34 に入力され、こ
れに対応してデータラッチ制御部 34 は、切換え
スイッチ 33 の切換え様および、レジスタ 27,
28, 32 におけるデータラッチ動作をそれぞれ
制御する。データレジスタ 32 の内容は、データ
バス 35 を介してアドレスバス 31 に供給される
アドレスデータによって、たとえばランダムアク
セスマモリなどによって実現されるメモリ 36 に
書込まれ、またその内容が読出される。
10

第 11 図は第 10 図示の構成例において行われ
る書き込み動作を説明するタイミングチャートであ
る。第 2 図を併せて参照して、本実施例の書き込み
動作について説明する。第 11 図の時刻 t1 で演
算制御装置 21 は、チップセレクト信号 C S を第
11 図 (1) に示すようにローレベルに切換え、
処理装置 22 を選択する。処理装置 22 は、転送
制御信号 T E をローレベルに切換え、演算制御装
置 21 と処理装置 22 との間のデータ転送を可能
にする。このとき、データラッチ制御部 34 もリ
セットされ、これにより切換えスイッチ 33 はレ
ジスタ 27, 28 側に切換えられる。
15
20

- 32 -

この後、第11図(4)に示すように送信データD1として書込み命令を意味するコマンドデータとデータ本体の書込み先を指示するアドレスデータとが演算制御装置21から入力されるクロック信号CKに基づいて、コマンドレジスタ27およびアドレスレジスタ28に転送される。転送が開始されると、ラッチ制御信号LCを第11図(3)に示すように、ローレベルに設定する。さらに、この転送が終了した時刻t2で、第11図(10)に示すようにラッチ制御信号LCをハイレベルにする。このタイミングで前記コマンドデータおよびアドレスデータはコマンドレジスタ27およびアドレスレジスタ28にラッチされる。これと同時にデータラッチ制御部により切換えスイッチ33はデータレジスタ32側に切換えられる。次に、引続いて第11図(2)に示すように、転送制御信号TEがハイレベルとなり、転送禁止状態となる。

次に、時刻t3で転送制御信号TEがローレベルとなり、再び転送可能状態となり、第11図(4)に示すようにアドレスレジスタ28に記憶されているアドレスに記憶すべきデータ本体が、処理装置22へ転送される。演算制御装置21はクロック信号CKを出力し、データ本体をデータレ

- 33 -

ジスタ 32 に転送してゆく。同時にラッチ制御信号 L C をローレベルとする。このラッチ動作が終了すると、ラッチ制御信号 L C をハイレベルにし、切換えスイッチ 33 は再びレジスタ 27, 28 側 5 に切換わる。

引続いて転送制御信号 T E がハイレベルとなり、転送禁止状態となる。この後、チップセレクト信号 C S がハイレベルとなり、書き込み動作は終了する。

10 第 12 図は第 10 図示の構成例において演算制御装置 21 による処理装置 22 からのデータの読み出し処理を説明するタイミングチャートである。第 3 図を併せて参考して、読み出し処理について説明する。本構成例において読み出し処理を行おうとする場合、まず第 12 図 (1) に示すように時刻 t5 でチップセレクト信号 C S をローレベルにし、処理装置 22 を選択する。次に、転送制御信号 T E がローレベルになり、演算制御装置 21 と処理装置 22 との間でのデータ転送が可能な状態になる。演算制御装置 21 からは第 12 図 (4) に示すように読み出し命令を示すコマンドデータと、読み出すべきデータが格納されている処理装置 22 のたとえばメモリ 36 のアドレスを指示するアドレスデータとを、処理装置 22 に転送する。これと

同時にラッチ制御信号 L C をローレベルに設定する。

このとき第11図の場合と同様に、チップセレクト信号 C S の立上りにより、ラッチ制御信号が
5 リセットされるので、切換えスイッチ33はレジ
スタ27, 28側に切換えられている。こうして
送信データD1であるコマンドデータとアドレス
データとはコマンドレジスタ27およびアドレス
レジスタ28に書込まれる。このレジスタ27,
10 28の内容は、第12図の時刻t6でラッチ制御
信号 L C がハイレベルとなるタイミングでコマン
ドレジスタ27およびアドレスレジスタ28にラ
ッチされる。このとき、切換えスイッチ33は、
レジスタ32側に切換えられる。

15 次に、ラッチされたアドレス内容がサイクルス
チル制御部30でデコードされ、処理装置22に
備えられるたとえばメモリ36の当該アドレスの
データを読出し、データレジスタ32に格納する。
このような格納が行われた後の時刻t7において、
20 転送制御信号 T E はローレベルとなる。これ以後、
第12図(5)に示すように演算制御装置21か
らのクロック信号 C K に基づいてデータレジスタ
32に格納されていたデータが読出され、演算制

- 35 -

御装置 21 の受信データ D2 として記憶される。

このようにデータの送信が終了すると、第 11 図の場合と同様にラッチ制御信号 L C がハイレベルとなり、続いて転送制御信号 T E およびチップセレクト信号 C S がそれぞれハイレベルとなり、
5 読出し処理は終了する。

以上の書き込み処理および読み出し処理において、第 11 図の時刻 t_3 以降に書き込まれるデータがたとえば 24 ビットである場合、この書き込み動作に
10 要する時間は従来例と同様にほぼ $753 \mu s$ であることが、本件発明者によつて計算されている。

一方、処理装置 22 からデータを読み出す場合には、第 3 図を参照して説明したように、読み出すべきデータのアドレスを転送するが、この場合も必要な時間は従来例と同様にほぼ $753 \mu s$ である
15 ことが確認されている。

以上述べたように、第 10 図に示した構成例によつて本件実施例は従来技術で述べた構成の動作と同様の動作を達成することができる。このとき
20 本実施例では、データレジスタ 32 を受信用と送信用とに兼用しており、これにより転送関係の構成は第 4 図の従来技術として比較して 30 % 程度削減できることが確認されている。また転送されるデータ長は、読み出し、書き込み処理とともにたとえ

ば 40 ビット（5 バイト）で良いので、転送時間はデータ読出し動作時において、従来技術と比較し 36 % 程度短縮することができる事が確認されている。

5 なお、ここでは第1および第2記憶手段に与えるクロックを切換えることによって、制御装置から出力される各データの入力先を切換える例を示したが、第1および第2記憶手段へのデータ転送路自体を切換えるようにしてもよい。

10 ただし、この場合には規定個数のデータが入力された時点で、直ちにデータを取り込むように構成する必要があり、ハード構成が複雑になるとともに、データを取り込む時間が規定されるという欠点が生じる。

15 また本例では、外部クロックに同期する同期通信の例を示したが、内部で生成したクロック等による非同期通信（調歩同期通信）等に対しても適用可能である。

以上のように本発明によれば、簡便な構成によつて高効率のデータ転送が可能となる。

第13図は、実施例の構成を示すブロック図である。本実施例は、たとえば演算処理装置などによつて実現される演算制御装置21と処理装置22とを含んで構成される。

- 37 -

演算制御装置 21 は、送信レジスタ 23 と受信
レジスタ 24 とを含んで構成され、送信レジスタ
23 からは書き込みデータ DW が処理装置 22 へ出
力され、処理装置 22 からは読み出しデータ DR が
受信レジスタ 24 に入力される。
5

処理装置 22 は書き込みデータ DW を構成するア
ドレスとデータとがそれぞれ格納されるアドレス
レジスタ 25 およびデータレジスタ 26 から成る
転送レジスタ 27 および内部データを出力するた
めの他のデータレジスタ 50 が配置される。転送
レジスタ 27 の内容は、バッファレジスタ 28 を
構成するアドレスレジスタ 29 およびデータレジ
スタ 30 に格納される。アドレスレジスタ 29 お
よびデータレジスタ 30 の内容は、処理装置 22
10 のアドレスバス 31 およびデータバス 32 との間
15 で送受信される。

また処理装置 22 には、処理装置 22 に備えら
れる各種論理ゲート（図示せず）へのゲート制御
部 33 が設けられる。また演算制御装置 21 から
供給されるクロック信号 CK を計数するたとえば
20 バイナリカウンタ 34 が設けられる。バイナリカ
ウンタ 34 の出力はデコーダ 35, 36 にそれぞ
れ並列に与えられる。このデコーダ 35, 36 の
出力は、たとえば 2 入力の論理積回路 37, 38

の一方入力端子にそれぞれ入力される。

論理積回路 38 には、後述するように演算制御装置 21 から信号ライン 39 を介してハイレベルまたはローレベルの違いによつて、処理装置 22
5 へ読み出し動作状態または書き込み動作状態を指示する制御信号 R / W が入力される。論理積回路 37 の他方入力端子には、制御信号 R / W が反転回路 40 で反転された信号が入力される。論理積回路 37, 38 の出力は、論理和回路 41 に入力され、
10 論理和回路 41 の出力は前記アドレスレジスタ 29 およびデータレジスタ 30 にラッチ制御信号として与えられる。

第 14 図および第 15 図は、前記デコーダ 35, 36 の構成例を示すブロック図である。なおこの
15 実施例では、演算制御装置 21 と処理装置 22 との間で転送されるデータに関して、アドレスデータは 16 ビットであり、本体データは 24 ビットであり、したがつてデータ長は 40 ビットである場合を想定して説明する。デコーダ 35 は、第 1
20 4 図に示されるようにたとえばバイナリカウンタ 34 の下位 6 ビット (b5, b4, b3, b2, b1, b0) の出力を用いる。この下位 6 ビットの出力は、下位ビット側から信号ライン 42 ~ 47 を介して論理積回路 48 に入力される。信号ラ

- 39 -

イン 4 2 , 4 3 , 4 4 , 4 6 には、それぞれ反転回路 4 9 ~ 5 2 が介在される。論理積回路 4 8 の出力がハイレベルとなるのは、バイナリカウンタ 3 4 の下位 6 ビットが

$$5 \quad (b_5, b_4, b_3, b_2, b_1, b_0) = (1, 0, 1, 0, 0, 0)$$

… (1)

の場合であり、これは 10 進法で 40 に相当する。

デコーダ 3 6 も基本的に類似の構成を有し、バイナリカウンタ 3 4 の下位 5 ビットを用いる。下位ビット側から信号ライン 5 3 ~ 5 7 を介して論理積回路 5 8 に各ビットの内容が入力される。このとき信号ライン 5 3 ~ 5 6 には、反転回路 5 9 ~ 6 2 がそれぞれ介在される。このようなデコーダ 3 6 出力により、論理積回路 5 8 の出力がハイレベルとなるのは、下位 5 ビットが

$$(b_4, b_3, b_2, b_1, b_0) = (1, 0, 0, 0, 0) \dots (2)$$

のときである。これは 10 進法で 16 に相当する。

第 16 図は、本実施例の動作を説明するタイミングチャートである。以上の図面を併せて参照して、本実施例の動作について説明する。なお第 16 図の記号 ① , ② , … は従来例と同様に処理ステップを示す。第 4 図時刻 t_{11} から開始される読み出しサイクル S R では、①制御信号まず R / \overline{W} をハイレベルに設定し、処理装置 2 2 からデータの

- 40 -

読み出しを行うことを指示する。次に第16図(1)に示すようにチップセレクト信号CSをローレベルに設定し、処理装置22を選択する。

- ③演算処理装置21は第16図(4)で示すように処理装置22に対して、処理装置22内の読み出すべきデータが格納されているアドレスの転送を開始する。ここで④処理装置22は、第16図(3)に示すように転送許可信号TEをハイレベルに設定し、処理装置22からの転送を禁止する。
- 10 アドレスデータ63の転送が完了すると、処理装置22は、該アドレスの内部データを読み出し、演算制御装置21への出力準備を完了した時点で、
 ⑤時刻t12において、転送許可信号TEをローレベルにし、転送禁止状態を解除する。
- 15 ⑥演算制御装置21からのクロック信号CKに基づいて、⑥第16図(5)に示すようにデータが処理装置22から演算制御装置21に読み出される。データ転送が完了すると、⑧時刻t13で転送許可信号TEをローレベルにし、再び転送禁止状態を解除する。以上でデータの読み出し処理が完了する。

次に書き込みサイクルSWでは、⑨制御信号R/Wをローレベルにし、演算制御装置21から処理装置22への書き込み動作であることを示す。

- 41 -

⑩次に第16図(4)に示すように、演算制御装置21は処理装置22に格納すべき本体データ64に引続いて⑪アドレスデータ65を送出する。
⑫アドレスデータ65の送出が開始されると、処理装置22側では転送許可信号 \overline{TE} がハイレベルとなり転送禁止状態となる。⑬アドレスデータ65の転送が完了し、内部メモリの指定されたアドレスへの書き込み終了とともに転送許可信号 \overline{TE} がローレベルとなり、転送可能状態となる。⑭続いて演算制御装置21側でチップセレクト信号 \overline{CS} とともにハイレベルとし、データの書き込みが終了する。

またこのとき第13図に示されるように制御信号 R/\overline{W} がハイレベルの期間、論理積回路38が選択される。すなわちデータの転送を行うために、演算制御装置21から出力されるクロック信号をバイナリカウンタ34で計数し、その出力が第14図および第15図を参照して説明したように、デコーダ35, 36に出力される。読み出しサイクル SR の期間は、論理積回路38によってデコーダ36が選択され、第15図を参照して説明したようにバイナリカウンタ34が16ビットを計数した段階で論理積回路58の出力はハイレベルに切換わり、バッファレジスタ28へのデータのラ

ツチが行われる。

第17図はアドレスおよびデータがレジスタにセットされた様子を示すもので、第17図(1)はデータ読み出し時を、第17図(2)はデータ書き込み時を示す。

このようにアドレスレジスタ25からバッファレジスタ29にアドレスを転送する場合にも、常に同じ位置から読み出せば良く、切換回路等を必要としない。

このとき前記16ビットでは、アドレスデータ63が転送されるのみであり、したがつてアドレスレジスタ25の記憶しているアドレスデータがバッファレジスタ28のアドレスレジスタ29にラッチされることになる。このようにラッチされたアドレスデータによって、前記時刻 t_{12} 以降の内部メモリの読み出し作業が行われる。

一方、書き込みサイクルSWでは、制御信号R/Wはローレベルであり、したがつて論理積回路37によつてデコーダ35が選択される。このときバイナリカウンタ34の40ビットの計数動作が完了した時点で、バッファレジスタ28にラッチ制御信号が出力される。このような場合は、第16図の時刻 t_3 以降の本体データ64およびアドレスデータ65の転送に相当し、このようなアド

- 43 -

レスデータ 65 の転送が完了した時点で、転送レジスタ 27 からバッファレジスタ 28 へのラッチ動作が行われることになる。

以上のように本実施例に従えば、従来技術で説
5 明したコマンド 15 を転送データから削除するこ
とができる、またダミー本体データ 17 も削除でき
ることになる。これにより転送に必要なデータ長
が格段に削除され、転送速度が向上されるととも
に転送効率も格段に向上される。

10 デコーダ 35, 36 の構成は、第 14 図および
第 15 図に示す構成例に限られるものではない。

以上のように本発明に従えば、制御装置と処理
装置との間で行われる読み出し動作と書き込み動作と
は、対応するコマンドを相互に送信する必要がな
く、前記信号ラインのレベルのみで識別される。
また転送レジスタからバッファレジスタにアドレ
スを取り出す場合も、常に同じ位置から読み出すだ
けで良く、切換えのハードウェアを必要とせず、
構成を簡略化できる。さらに転送に預かるデータ
長を低減でき、データ転送が効率的に行われると
ともに、転送速度も格段に向上される。

第 18 図は、実施例のプロツク図である。第 1
処理装置 U1 からの命令によつて、(a) 第 2 処理
装置 U2 内に設けられているメモリ M1 の記憶領

- 44 -

域に記憶されているデータを読み出し、第1処理装置U1で受信し、あるいはまた(b)メモリM1の記憶領域に、第1処理装置U1からのデータを書き込むことができる。第1処理装置U1の送信レジ
5 スタTX1からは、ライン16を介して第2処理装置U2の受信レジスタRX2に、8ビットを単位として合計24ビットから成る各種の組合せ情報A～Eをビット順次的に送出する。第2処理装置U2の送信レジスタTX2からは、ライン1
10 7を介して第1処理装置U1の受信レジスタRX1に、データをビット順次的に送出する。

第19図は、第1処理装置U1から第2処理装置U2のメモリM1にデータが書き込まれるときに、
15 ライン16に導出される組合せ情報A～Cの構成を示す図である。第1処理装置U1から第2処理装置U2のメモリM1にデータを書き込むにあたって、第1処理装置からはまず、第19図(1)で示される第1の組合せ情報Aが送出される。この情報Aにおいて、第1ビットa1は※印で示される冗長であり、第2ビットa2はデータの書き込みをすべきことを表す書き命令である0であり、
20 第3ビットa3～第24ビットa24は書き込みを行なうべき最初の記憶領域のアドレスを指定するアドレス情報である。

- 45 -

続いて第1処理装置U1からは、第19図(2)で示される第2の組合わせ情報Bが送出される。

この情報Bにおいて、第1ビットb1は継続書込命令であり、第19図(2)では書込動作を継続すべきであることを表す1であり、第2ビットb2は冗長を表す※印であり、第3ビットb3～第24ビットb24は、メモリM1に書込まれるべき第1番目のデータを表す。このような第2の組合わせ情報Bはデータの数だけ繰返し送出され、第19図(3)で示される最後の第n番目のデータを含む情報Cにおいて、第1ビットc1は書込動作の停止を表す0であり、第2ビットc2は冗長である※印であり、第3ビットc3～第24ビットc24は書込まれるべき第n番目のデータである。

第1処理装置U1から送出されるデータが1つであるときには、情報Aが送出された後、情報Cが送出されて書込動作を終了する。

また第2処理装置U2のメモリM1に記憶されているデータを第1処理装置U1に読出すときは、第1処理装置U1からまず、第20図(1)で示される第3の組合わせ情報Dが送出される。この情報Dにおいて、第1ビットd1は複数の各アドレスを有する記憶領域から順次的にデータを読出すブロック転送であるかどうかを表すブロック

転送命令であり、第 2 ビット d_2 はデータの読出しをすべきことを表す読出命令である 1 であり、第 1 ビット d_1 が第 20 図(1)で示されるように 1 であるときには、ブロック転送であるとして第 5 3 ビット d_3 ~ 第 24 ビット d_{24} のアドレス情報によって指定されたアドレスの記憶領域から順次的にデータを読出す。

この情報 D の第 1 ビット d_1 が 1 であるとき、すなわちブロック転送であるときには、第 1 処理装置 U 1 からは情報 D に続いて、第 20 図(2)で示される第 4 の組合せ情報 E が送出される。この情報 Eにおいて、第 1 および第 2 ビット e_1 , e_2 は冗長を表す※印であり、第 3 ビット e_3 ~ 第 24 ビット e_{24} は読出すべきデータのワード数 15 を表すワード数情報である。したがつて情報 D のアドレス情報によってアドレス指定された記憶領域を先頭に、情報 E のワード数情報によって表されたワード数だけ、メモリ M 1 からデータが順次的に読出される。

20 上述のように第 1 処理装置 U 1 から第 2 処理装置 U 2 には、24 ビットの情報 A ~ E が送出される。この 24 ビットのうち、最初の 2 ビットは前述のように読出しおよび書き込みなどを表わす命令であり、この命令は、ライン 18 を介して、命令

- 47 -

デコーダ 19 に与えられる。受信レジスタ RX 2 の残余の 22 ビットには、読み出しおよび書き込みのためのアドレス情報、または書き込むべきデータ、あるいは読み出すべきワード数情報がストアされる。

5 受信レジスタ RX 2 にストアされたアドレス情報は、ライン 29 を介してアドレスデコーダ 20 に与えられ、これによつてメモリ M 1 の記憶領域がアドレス指定される。アドレスデコーダ 20 に関連してカウンタ 28 が設けられており、このカウント 28 はアドレス情報によつて指定された最初のアドレスから、データの書き込みまたは読み出しが行なわれるたび毎にアドレスを順次インクリメントして指定する。

受信レジスタ RX 2 にストアされたデータは、
15 ライン 21 からメモリ M 1 に与えられ、前述のようにしてアドレスデコーダ 20 によつて指定されている記憶領域にデータが書き込まれる。

受信レジスタ RX 2 にストアされたワード数情報は、ライン 30 を介してカウンタ 26 に与えられ、カウンタ 26 はこのワード数情報をカウント値としてストアし、データが読み出されるたび毎に、カウント値をデクリメントし、カウント値が 0 になつたときに、ライン 27 を介して制御回路 23 に信号を導出し、データの読み出動作を停止する。

- 48 -

メモリ M 1 からデータを読出して第 1 処理装置 U 1 に転送する際には、アドレスデコーダ 2 0 からの信号によつてアドレス指定されたメモリ M 1 の記憶領域に記憶されているデータは、送信レジスタ TX 2 に与えられ、この送信レジスタ TX 2 の内容がライン 1 7 を介して第 1 処理装置 U 1 の受信レジスタ RX 1 に転送される。

第 1 処理装置 U 1 におけるレジスタ TX 1, RX 1 は、制御回路 2 2 によつて制御される。第 2 处理装置 U 2 にも同様に、制御回路 2 3 が設けられる。この制御回路 2 3 は、命令デコーダ 1 9 からの信号に応答して、アドレスデコーダ 2 0 およびメモリ M 1 を制御するとともに、ライン 2 4 を介して制御回路 2 2 に制御信号 T E を送出し、また制御回路 2 2 からライン 2 5 を介して制御信号 C S を受信する。

第 2 1 図は第 1 8 図に示された実施例の動作を説明するための波形図であり、第 2 2 図はその動作を説明するためのフローチャートである。なお、この第 2 2 図に示されるフローチャートに従う動作は、ハードウェアによつて実現される。またステップ n 1 で制御信号 C S が論理「1」の場合は、ステップ n 2 に移り、転送ブロックをリセットし、初期状態に戻るようになつてゐる。ステップ n 1

では、ライン 2 5を介する制御信号C Sが論理「0」かどうかが判断され、この制御信号C Sは第21図(1)で示されており、ローレベルになつたことが判断されると、このことは、第1処理装置U1から第2処理装置U2に前記情報A～Eの転送を行なう必要が生じたことを意味し、ステップn3に移る。ここで論理「0」である制御信号T Eを制御回路23からライン 2 4を介して、制御回路22に与える。制御信号T Eは、情報A～Eの転送を許可する信号であり、第21図(2)で示される。

ステップn4では、第1処理装置U1の送信レジスタTX1から第2処理装置U2の受信レジスタRX2にライン 1 6を介して第1または第3の組合わせ情報A，Dが、第21図(5)で示されるクロツク信号に同期してビット順次的に転送される。こうして第21図(3)で示されるように、情報A，Dが8ビットずつの信号S1，S2，S3として順次的に受信レジスタRX2にストアされる。最初の8ビットの信号S1のうち、最初の2ビットは前述のように、読み出しおよび書き込みなどを表わす命令であり、その信号S1の残余の6ビットおよび2つの信号S2，S3はメモリM1

- 50 -

のストア領域をアドレス指定する合計 22 ビット
のアドレス情報である。

受信レジスタ RX 2 に信号がストアされた後には、第 2 処理装置 U 2 では内部の演算処理が行な
5 われる。

ステップ n5 では、命令デコーダ 1.9 によって、
受信された第 1 または第 3 の組合わせ情報 A, D
の第 2 ビット d2, d2 をデコードして制御回路 2
3 に与える。ステップ n6 では、受信レジスタ R
10 X 2 においてストアされているアドレス情報をア
ドレスデコーダ 2.0 によってデコードする。ステ
ップ n7 では、ステップ n5 においてデコードされ
た命令が、読出しままたは書込みのいずれであるか
を判断する。

15 ステップ n7 において、前記命令がデータ書込
命令であることが判断されたときにはステップ n
8 に移り、第 21 図 (2) で示されるように制御
信号 TE を論理「0」として、第 21 図 (4) で
示されるように、8 ビットを単位とする信号 S 1
20 1, S 1 2, S 1 3 から成る第 2 の組合わせ情報
B, C を受信し、ステップ n9 で、こうして受信
された情報 B, C の第 3 ビット b3, c3 ~ 第 24
ビット b2 4, c2 4 に含まれるデータを、メモリ
M 1 の前記デコードされたアドレスの記憶領域に

- 51 -

書込む。ステップ n10 では、情報 B, C の第 1 ビット b1, c1 から書き込みを継続すべきであるかどうかが判断され、そうであるときにはステップ n11 でカウンタ 28 によってアドレスデコーダ 5 20 のアドレスをインクリメントし、ステップ n8 に戻り、データの書き込みを継続する。ステップ n10 において書き込みを停止すべきことが判断されたときにはステップ n1 に戻る。

ステップ n7 において、データ読出命令である 10 ことが判断されたときには、ステップ n12 に移り、カウンタ 26 をクリアする。ステップ n13 では、情報 D の第 1 ビット d1 からブロック転送 15 であるかどうかが判断され、そうであるとき、すなわち第 1 ビット d1 が 1 であるときには、ステップ n14 で第 21 図 (2) で示されるように制御信号 T E を論理「0」として、第 21 図 (4) で示されるように、8 ビットを単位とする信号 S 1 1, S 1 2, S 1 3 から成る第 4 の組合せ情報 E を受信し、ステップ n15 に移る。ステップ n13 において、ブロック転送でないと判断されたとき、すなわち第 1 ビット d1 が 0 であるときには、直接ステップ n15 に移る。ステップ n15 では、アドレス指定されたメモリ M 1 の記憶領域のデータを送信レジスタ TX 2 にストアしてセ

- 52 -

ツトする。ステップ n16 では送信レジスタ TX
2 から受信レジスタ RX 1 に 1 ワード分のデータ
を転送し、ステップ n17 ではカウンタ 26 のカ
ウント値が 0 であるかどうかが判断され、そうで
ないときにはステップ n18 に移りカウンタ 26
をデクリメントし、ステップ n19 でアドレスを
インクリメントしてステップ n15 に戻る。ステ
ップ n17 においてカウンタ 26 のカウント値が
0 であるときには、ステップ n1 に戻る。

10 このようにして上述の実施例では複数のデータ
を第 1 処理装置 U 1 から第 2 処理装置 U 2 のメモ
リ M 1 に書込むにあたつて、第 1 処理装置 U 1 は
書込むべきデータのたび毎にアドレス情報を送出
する必要がなく、また第 2 処理装置 U 2 は継続書
込み命令が書込動作の停止を表わすまでデータを
順次的に書込んでゆけばよく、したがつて第 1 処
理装置 U 1 から第 2 処理装置 U 2 に送出されるア
ドレス情報の量を削減することができ、データの
書込み速度を向上することができる。同様に第 2
15 処理装置 U 2 のメモリ M 1 から第 1 処理装置 U 1
にデータを読出すにあたつて、第 1 処理装置 U 1
は読出すべきデータのたび毎にアドレス情報を送出
する必要がなく、また第 2 処理装置 U 2 はワー
ド数情報によつて表わされたワード数だけデータ

20

を順次的に読出してゆけばよく、読出速度を向上することができる。さらに、これらの処理はハードウエアによつて実現されるので、背景技術の項で関連して述べたように各サンプリング周期ごとのデジタル信号処理のための時間が短くなるようなことはなく、またはサンプリング周期を長くする必要がなく、信号処理の品質を良好に保つことができる。

以上のように本発明によれば、複数のデータを
10 第1処理装置から第2処理装置に書込むにあたつて、または第2処理装置から第1処理装置に読出
すにあたつて、書き込みまたは読み出すべきデータの
たび毎にアドレス情報を送出する必要がなく、し
たがつてデータの書き込みまたは読み出し速度を向上
15 することができ、デジタル信号処理のための時間を
増加することができる。

第23図は、実施例のプロツク図である。処理
装置Aから、もう1つの処理装置Bに、直列ビット
トでデータが順次的に転送される。処理装置Aに
20 は、送信手段8が設けられており、もう1つの処
理装置Bには、受信手段9が設けられる。送信手
段8において送信すべきデータは、合計第1複数
n個の送信レジスタA₁～A_nにストアされてお
り、各ビット毎のストアセルは参照符a₁₁，a₁

- 54 -

2, a₁ 3, …; a₂ 1, a₂ 2, a₂ 3, …; ~; a_n 1, a_n
2, a_n 3, …で示されている。これらの送信レジス
タ A₁ ~ A_n からの各ビット毎のデータは、OR
ゲート G₁ を介してライン& 1 から受信手段 9 に
順次的に転送される。これらの送信レジスタ A₁
~ A_n には、シフトレジスタ C_A の第 1 複数 n 個の
セル C_A 1 ~ C_A n からの同期のための信号が与
えられる。

クロツク信号発生回路 10 からライン MCLK
には、予め定めた一定周期のクロツク信号が与え
られる。このクロツク信号発生回路 10 は、ライ
ン CK₁ にクロツク信号 MCLK の複数 n 毎に 1
つのクロツク信号を導出してシフトレジスタ C_A
に与える。シフトレジスタ C_A は、ライン CK₁
を介するクロツク信号に応答して、その初段のセ
ル C_A 1 を論理「1」とし、残余のストアセル C_A
2 ~ C_A n を論理「0」とする。またライン MCL
K を介するクロツク信号に応答して、シフトレジ
スタ C_A は、論理「1」となる単一のストアセル C
A₁ ~ C_A n を順次的に移動させる。このシフト
レジスタ C_A は、複数 n を超えるライン MCLK
からのクロツク信号が入力されても、ライン CK
1 を介するクロツク信号が入力されない限り、初
段のセル C_A 1 は論理「1」に戻らず、ライン MCL

L K を介するクロツク信号が前述のように複数 n を超える数だけ入力されている期間において、ライン C K 1 を介するクロツク信号が入力されない限り、セル C A 1 ~ C A n の全ての内容は論理「0」のままである。以下の説明において、参照符 M C L K , C K 1 は、ラインを示すとともに、そのラインを介するクロツク信号をも示すことがある。

受信手段 9において、第 2 複数 m 個の受信レジスタ B 1 ~ B m が備えられ、これらの受信レジスタ B 1 ~ B m にはライン R 1 を介してデータが共通に与えられる。シフトレジスタ C B は、前述のシフトレジスタ C A と同様な構成を有し、セル C B 1 ~ C B m を有する。これらのセル C B 1 ~ C B m から論理「1」の信号が、対応する受信レジスタ B 1 ~ B m にそれぞれ与えられることによつて、各受信レジスタ B 1 ~ B m にはセル b 1 1 , b 1 2 , b 1 3 , … ; b 2 1 , b 2 2 , b 2 3 , … ; b 3 1 , b 3 2 , b 3 3 , … ; ~ ; b m 1 , b m 2 , b m 3 , … のストア内容が 1 ビットずつ導入される。シフトレジスタ C B には、クロツク信号発生回路 10 からのクロツク信号 M C L K , C K 1 がそれぞれ与えられる。

第 24 図を参照して、第 1 複数 n と第 2 複数 m とが等しい場合 ($n = m$) の動作を説明する。第 24 図

- 56 -

(1)は処理装置Aの送信レジスタA₁～A_nから
ORゲートG1を介してライン&1に導出される
ビットの順次的なデータを示す。このようなデータ
は第24図(2)に示されるクロツク信号MCL
5 Kに同期して導出される。クロツク信号CK1は、
第24図(3)に示されるように、複数n(=m)個の
クロツク信号MCLK毎に発生される。シフトレ
ジスタCAのセルCA1, CA2, CA3から送信
レジスタA₁, A₂, A₃には、送信用信号T_{1a},
10 T_{2a}, T_{3a}が第24図(4)、第24図(5)およ
び第24図(6)に示されるように順次的に導出さ
れ、これらの信号T_{1a}, T_{2a}, T_{3a}は、セルC
A1, CA2, CA3の内容が論理「1」であること
に対応しており、以下同様な動作が行なわれる。
15 こうして1サイクルWにわたり送信レジスタA₁
～A_nの第1番目のセルa₁1, a₂1, a₃1, …, a_n1
の内容が導出される。その後のサイクルにお
いては、送信レジスタA₁～A_nの第2番目のセ
ルa₁2, a₂2, a₃2, …, a_n2からのデータが順
20 次的に導出される。このような動作を繰返して送
信レジスタA₁～A_nの内容が、ライン&1に導
出されて転送される。

処理装置Bにおいて、受信手段9ではシフトレ
ジスタCBのセルCB1～CBmのうちの論理「

1」である1つのセルからの出力に基づいて受信レジスタB₁～B_mのセルへの受信が行なわれる。すなわち送信レジスタA₁は、受信レジスタB₁に対応し、セルa₁1の内容はセルb₁1に転送され5てストアされ、また送信レジスタA₂のセルa₂1の内容は受信レジスタB₂のセルb₂1に転送されてストアされ、以下同様にして送信レジスタA_nのセルa_n1の内容は受信レジスタB_mのセルb_m1にストアされる。こうして1サイクルのデータの転送が終わる。

そこでクロック信号CK₁が発生され、次のサイクルの最初の送信レジスタA₁と受信レジスタB₁との対応が行なわれ、以下順次的に送信レジスタA₁, A₂, …, A_nのセルa₁2, a₂2, …, a_n15の内容が受信レジスタB₁, B₂, …, B_mのセルb₁2, b₂2, …, b_m2にそれぞれストアされる。

第25図は、第1複数nが第2複数m未満である場合(n < m)の動作を説明するための図である。第25図(1)に示されるように送信レジスタA₁～A_nからライン&1には、各初段のセルa₁1, a₂1, …, a_n1のデータが順次的に導出される。第25図(3)で示されるクロック信号MCLKが複数nを超えて発生されている期間中では、ライン&1にはデータが送出されない。受信手段9では、

- 58 -

第 2 複数 m の受信レジスタ $B_1 \sim B_m$ の初段のセル $b_{1,1} \sim b_{m,1}$ へのデータの受信が、クロツク信号 $MCLK$ に応答して、第 25 図(2)のように可能となる。

5 複数 m 個のクロツク信号 $MCLK$ が発生される度に、1つのクロツク信号 CK_1 が発生され、これによつて次のサイクルのデータ転送が行なわれる。クロツク信号 CK_1 の波形は、第 25 図(4)で示されているとおりである。シフトレジスタ C_B のセル $C_{B,1} \sim C_{B,m}$ から導出される信号のうち、代表的に参照符 $T_{1,b}, T_{2,b}, T_{3,b}, \dots, T_{m,b}$ で示すものは、第 25 図(5)、第 25 図(6)、第 25 図(7)および第 25 図(8)でそれぞれ示される。

15 第 26 図は、第 1 複数 n が第 2 複数 m を超える場合 ($n > m$) の動作を説明するための図である。送信手段 8 からライン λ_1 には、第 26 図(1)で示されるビット順次的なデータが転送される。受信手段 9 では、各受信レジスタ $B_1 \sim B_m$ の初段のセル $b_{1,1}, b_{2,1}, \dots, b_{m,1}$ へのデータのストアが第 26 図(2)のように、可能であり、その後に第 26 図(3)で示されるクロツク信号 $MCLK$ がさらに与えられても、そのサイクル中においては受信レジスタ $B_1 \sim B_m$ におけるストアが可能になる

ことはない。クロツク信号 C K 1 は、第 26 図(4)で示されるように、第 1 複数 n 個毎のクロツク信号 M C L K の発生の度毎に発生される。こうして送信手段 8 のシフトレジスタ C A のセル C A 1 ～ C A n には論理「1」の信号が第 26 図(5)、第 26 図(6)、第 26 図(7)および第 26 図(8)で示されるように順次的に導出され、こうして第 1 複数 n の送信レジスタ A 1 ～ A n の初段のセル a 1 1 ～ a n 1 からのデータの転送が終了する。第 2 のサイクルでは、送信レジスタ A 1 ～ A n の 2 番目のセル a 1 2 ～ a n 2 からのデータが転送され、受信手段 9において受信される。

本発明のさらに他の実施例として、クロツク信号 M C L K の発生パルス数が第 1 複数 n および第 2 複数 m を超える予め定めた数だけ発生される度毎に、1 つのクロツク信号 C K 1 が発生されるよう構成されてもよい。

第 27 図は、本発明の他の実施例のプロツク図である。送信手段 8 1 と受信手段 9 1との間では、各チャネルが 16 ビットである合計 2 チャネルのデジタル音声信号が転送され、もう 1 つの送信手段 8 2 から受信手段 9 2 には、各チャネルが 16 ビットである合計 4 チャネルの音声信号が転送される。シフトレジスタ C A a の 4 つのセルのうち、

- 60 -

最初の 2 つのセルには、2 つの各チャネルに対応した 16 のセルをそれぞれ有する送信レジスタ A 1 a, A 2 a に与えられ、それらの出力は OR ゲート G 2 からライン & 2 を経て受信レジスタ B 1 a, B 2 a にそれぞれ与えられる。これらの受信レジスタ B 1 a, B 2 a には 4 つのセルを有するシフトレジスタ C B a の最初の 2 つのセルからの信号が与えられる。

4 つの各チャネルに対応したセルを有する送信手段 8 2 におけるシフトレジスタ C A b の各セルからの出力は、各チャネルに対応する送信レジスタ A 1 b ~ A 4 b にそれぞれ与えられる。各送信レジスタ A 1 b ~ A 4 b は、16 ビットのセルを有し、それらの出力は OR ゲート G 3 からライン & 3 を経て受信手段 9 2 の受信レジスタ B 1 b ~ B 4 b に与えられる。これらの受信レジスタ B 1 b ~ B 4 b には、4 つのセルを有するシフトレジスタ C B b からの信号がそれぞれ与えられる。こうして送受信手段 8 1, 9 1 間では音声信号の 2 チャネル分が転送され、送受信手段 8 2, 9 2 間では 4 チャネル分の音声信号が転送され、各データの転送周期は同一である。

本発明は、データの転送のために広範囲に実施することができる。

上述の実施例では 1 ビットずつ各送信レジスタから受信レジスタに送出されたけれども、本発明の他の実施例として各送受信レジスタの複数ビットを 1 まとめにして転送するように構成することもまた可能である。
5

効 果

以上のように本発明によれば、たとえばデータ数などが異なるデータを円滑にしかも簡単な構成で転送することができるようになる。

10 第 28 図は実施例の受信側の構成を示すプロツク図であり、第 29 図は送信側の構成を示すプロツク図である。第 28 図および第 29 図を合せて参考して、本実施例の構成について説明する。本実施例の第 28 図に示す受信側の構成は、たとえ
15 ば 4 つのシフトレジスタ 41, 42, 43, 44 を備える転送レジスタ 45 を含んでいる。この転送レジスタ 45 は、後述するように従来技術において説明した転送レジスタ 1, 21 およびバッファレジスタ 2, 22 の機能を併せ持つ構成とされ
20 ている。

シフトレジスタ 41, 42; 43, 44 間には、切換えスイッチ 46, 47 が設けられており、この切換えスイッチ 46, 47 は転送データが受信される受信ライン 48 に設けられた切換えスイッ

- 62 -

チ49に接続される。また転送レジスタ45には、データバス50が接続される。

第29図に示す送信側の構成は、第28図の受信側の構成とほぼ類似し、たとえば4つのシフトレジスタ51, 52, 53, 54を含む転送レジスタ55を含んでおり、シフトレジスタ51, 52; 53, 54間に設けられる切換えスイッチ56, 57と、この切換えスイッチ56, 57と送信ライン58との間に接続される切換えスイッチ59とを含んでいる。

切換えスイッチ46, 47は、後述するクロツク信号CK3でスイッチング制御され、また内部で生成した内部クロツク信号CK3によってシフトレジスタ41～44のシフト動作が実行される。
また切換えスイッチ49のスイッチング動作は、後述する同期信号SY1で実現される。

切換えスイッチ56, 57はシフトレジスタ51～54に供給されるクロツク信号CK3で制御され、切換えスイッチ59は後述する同期信号SY1で制御される。

第30図は、本実施例の動作を説明するタイミングチャートである。第30図を合せて参照して、本実施例の動作について説明する。まず本実施例の受信動作について説明する。受信すべき転送デ

データが受信ライン 48 から到来すると、切換えスイッチ 49 は第 30 図 (1) に示す同期信号 SY1 の周期 W1 に関して半周期ごとに切換えスイッチ 46, 47 側に交互に切換えられる。切換えスイッチ 49 が切換えスイッチ 46 側に切換えられている期間、切換えスイッチ 46 は第 30 図 (4) で示すクロツク信号 CK3 の立上がりタイミングと立下がりタイミングとで切換動作を行い、受信ライン 48 の転送データを内部で生成したクロツク CK4 の立上りで 1 ビットずつシフトレジスタ 41, 42 に記憶する。

このようにして同期信号 SY1 の半周期でデータ①, ②が、シフトレジスタ 41, 42 に第 30 図 (2) および同図 (3) に示すように転送されると、第 30 図 (1) の時刻 t3 で切換えスイッチ 49 は切換えスイッチ 47 側に切換わり、同様の動作によつてデータ③, ④がシフトレジスタ 43, 44 に書込まれる。

このとき、転送レジスタ 45 はデータバス 50 に接続されており、したがつてシフトレジスタ 41, 42 にデータ転送が行われている第 30 図 (1) の前半周期期間 W1a において、すでにシフトレジスタ 43, 44 に記憶されているデータがあれば、操作者はデータバス 50 を介してこれに

- 64 -

任意にアクセスできる。第30図(1)の後半周期期間W1bにおいては、シフトレジスタ41, 42に同様の作業を行い得る。すなわち本実施例の受信動作時には、受信動作と平行してデータアクセスするレジスタが異なる。

次に送信動作について説明する。この場合も、前記受信動作と基本的に同様な動作が行われる。データバス50を介して転送すべきデータ①～④が、シフトレジスタ51～54に格納され、第30図の時刻t4で切換えスイッチ59がたとえば切換えスイッチ57側に切換わると、切換えスイッチ57はクロック信号CK3によってシフトレジスタ53, 54側に交互に切換わり、シフトレジスタ53, 54の内容を同じくCLK4の立上がり、立下りで1ビットずつ読出す。第30図の時刻t3において、この読み出し動作が終了すると、切換えスイッチ59は切換えスイッチ56側に切換わり、切換えスイッチ56の前記切換えスイッチ57と同様の動作によってシフトレジスタ51, 52の記憶内容が、送信ライン58に導出される。

シフトレジスタ53, 54の内容が送信されている期間、データ①, ②が記憶されたシフトレジスタ51, 52の内容はデータバス50を介して任意にアクセスできる。シフトレジスタ51, 5

2 の 内 容 が 送 信 さ れ て い る 期 間 は 、 シ フ ト レ ジ ス
タ 5 3 , 5 4 の 記 憶 内 容 に 関 し て 同 様 の 处 理 を 行
い 得 る の は 勿 論 で あ る 。

以 上 の よ う に 本 実 施 例 で は 、 転 送 デ ータ の 送 信
5 / 受 信 动 作 と 平 行 し て 、 転 送 す べ き デ ータ の 送 信
/ 受 信 が 行 わ れ て い る 期 間 、 残 余 の デ ータ に 関 し
て 任 意 に 読 出 し / 書 込 み 处 理 を 行 う こ と が で き る 。
こ れ に よ り た と え ば 处 理 装 置 な ど の 構 成 が 格 段 に
簡 略 と な る 。

10 以 上 の よ う に 本 発 明 に 従 え ば 、 デ ータ を 転 送 す
る に 当 つ て 、 転 送 す べ き デ ータ を 一 時 的 に 記 憶 す
る シ フ ト レ ジ ス タ 群 を 転 送 に か か わ る シ フ ト レ ジ
ス タ 群 と 同 数 準 备 す る 必 要 が な く 、 構 成 を 格 段 に
簡 略 化 で き る 。

15 実 施 例

第 3 1 図 は 、 実 施 例 の 处 理 装 置 の ブ ロ ッ ク 図 で
あ り 、 一 例 と し て 音 声 信 号 处 理 装 置 1 3 と し て 用
い て い る 。 入 力 端 子 T に 入 力 さ れ る ア ナ ロ グ の 左
右 2 チ ャ ネ ル の 音 声 信 号 は 、 ア ナ ロ グ / デ ジ タ ル
20 变 换 回 路 1 4 に お い て 2 チ ャ ネ ル の デ ジ タ ル 音 声
信 号 に 变 换 さ れ 、 ラ イ ン 1 5 か ら 处 理 装 置 D S P
1 に 与 え ら れ る 。 この 处 理 装 置 D S P 1 で は 、 た
と え ば ト ー ン コ ン ロ ー ル な ど の 处 理 が 行 わ れ る 。
处 理 装 置 D S P 1 の 出 力 は 、 ラ イ ン 1 6 を 介 し て

- 66 -

処理装置 D S P 2 に与えられる。

この処理装置 D S P 2 では、ライン 1 6 から与えられる 2 チャネルの音声信号をさらにデジタル処理して、サラウンドシステムのような臨場感を向上するための前方左側 F L と、前方右側 F R と、後方左側 R L と、後方右側 R R とにそれぞれ配置されたスピーカに与えるための 4 チャネルの音声信号を作成し、その前方左右側 F L , F R の各 1 6 ビットの音声信号をシフトレジスタ 1 7 に直列にストアし、また後方左右側 R L , R R の音声信号を、もう 1 つのシフトレジスタ 1 8 にそれぞれストアする。シフトレジスタ 1 7 , 1 8 では、スピーカの配置とそれに対応するデジタルの音声信号とを、同一の参照符 F L , F R ; R L , R R でそれぞれ示している。

クロツク信号発生回路 1 9 からは、第 3 2 図 (1) で示される予め定めた一定の周波数を有する第 1 のクロツク信号 C L K 1 が、ライン 2 0 に導出され、処理装置 D S P 2 の入力端子 2 1 に外部クロツク信号として与えられる。この外部クロツク信号 C L K 1 は、処理装置 D S P 2 に設けられた周波数変換回路 2 2 に与えられる。この周波数変換回路 2 2 は、たとえば単安定マルチバイブルータなどによって構成され、入力端子 2 1 に与え

られる外部クロツク信号 CLK1 の立上がり時と、立下がり時とに対応して、ライン 23 を介して、クロツク選択回路 33 に第 32 図 (2) で示されるように、外部クロツク信号 CLK1 の 2 倍の周波数を有するクロツク信号を与える。入力端子 21 に与えられる外部クロツク信号 CLK1 はまた、ライン 24 を介して、直接クロツク選択回路 33 に与えられる。周波数変換回路 22 とクロツク選択回路 33 とによつて、クロツク信号発生回路 34 が構成される。

クロツク選択回路 33 は、制御端子 35 の電圧レベルに対応して、ライン 23 を介するクロツク信号と、ライン 24 を介する外部クロツク信号 CLK1 とを切換えて導出する。制御端子 35 には制御入力回路 36 からの出力が与えられる。この制御入力回路 36 は、抵抗 37 と、スイッチ 38 とによつて構成されており、抵抗 37 の一方の端子はハイレベルの電源に接続されており、また他方の端子はスイッチ 38 の一方の接点に接続される。スイッチ 38 の他方の接点は接地される。このようにして抵抗 37 とスイッチ 38 との接続点 39 の電位が、制御端子 35 を介してクロツク選択回路 33 に与えられる。

したがつて制御端子 35 から第 32 図 (3) で

示されるような制御信号が入力されると、クロック選択回路 33 は第 32 図 (4) で示されるクロック信号を切換制御回路 25 に与える。切換制御回路 25 は入力されたクロック信号に対応して、
5 ライン 26 とライン 27 とに、それぞれ第 32 図 (5) および第 32 図 (6) で示されるような、相互に逆極性の切換信号を導出する。

ライン 26 に導出される切換信号は、シフトレジスタ 17 に与えられるとともに、AND ゲート G1 に与えられる。またライン 27 に導出される切換信号は、シフトレジスタ 18 に与えられるとともに、もう 1 つの AND ゲート G2 に与えられる。シフトレジスタ 17 は、ライン 26 からの切換信号に応答して、第 32 図 (7) で示されるように、そこにストアされている前方左右側 FL, FR の各 16 ビットから成る音声信号を、1 ビットずつ順次的に導出する。
10
15

また同様にして、シフトレジスタ 18 は、ライン 27 からの切換信号に応答して、第 32 図 (8) で示されるように、後方左右側 RL, RR の各 16 ビットから成る音声信号を、ビット順次的に導出する。第 32 図 (7) において、FL1 ~ FL4 と示されているのは、前方左側 FL の音声信号の第 1 ~ 第 4 ビットのデータを表わし、また同様

にして第32図(8)において、RL1～RL3と示されているのは、後方左側RLの音声信号の第1～第3ビットのデータをそれぞれ表わす。

シフトレジスタ17, 18からの各ビットごとの音声信号は、ANDゲートG1, G2にそれぞれ与えられる。ANDゲートG1, G2からの音声信号は、ORゲートG3から出力端子28およびライン29を介して、2つのデジタル／アナログ変換回路30, 31に、それぞれ与えられる。
出力端子28から導出されるデジタル信号は、第32図(9)で示されているとおりである。このようにして、入力端子21に与えられる外部クロック信号CLK1に応答して、出力端子28からは、シフトレジスタ17, 18にストアされている音声信号が、1ビットずつ交互に直列順次的に導出される。

クロック信号発生回路19からのクロック信号はまた、ライン20からデジタル／アナログ変換回路30に直接に与えられるとともに、反転回路20N1を介してもう1つのデジタル／アナログ変換回路31に与えられる。デジタル／アナログ変換回路30, 31は、同一の構成を有する。デジタル／アナログ変換回路30は、ライン20を介する前述の第32図(1)で示される外部クロック

- 70 -

信号 CLK 1 の立上がりに応答して、ライン 29 を介する音声信号を 1 ビットずつ受信してストアする。

したがつて、デジタル／アナログ変換回路 30 5 は、第 32 図 (9) で示されるライン 29 上のデジタル音声信号のうち、参照符 FL 1, FL 2, FL 3, … で示されるシフトレジスタ 17 にストアされている音声信号のみをビット順次的に受信し、これを前方左右側 FL, FR の合計 2 チャネル 10 のアナログ音声信号に変換して導出する。

もう 1 つのデジタル／アナログ変換回路 31 は、反転回路 N 1 を介するクロツク信号の立上がりに応答し、これによつて第 32 図 (9) で示される音声信号のうち、参照符 RL 1, RL 2, RL 9, 15 … で示されるシフトレジスタ 18 にストアされている音声信号のみをビット順次的に受信し、これを後方左右側 RL, RR の合計 2 チャネルのアナログ音声信号に変換して導出する。なお、ここでは説明の簡略化のため、同一周波数のクロツクを用いた例を示したが、通常、制御入力がローレベルのときには、より高速のクロツク入力を行うことによつて、多数のデータ転送を可能にする。

このようにして切換制御回路 25 に周波数変換回路 22 からのクロツク信号が与えられていると

- 71 -

きには、シフトレジスタ 17, 18 からは、クロツク信号発生回路 19 からの外部クロツク信号 C L K 1 の 2 倍の周波数でデジタル／アナログ変換回路 30, 31 にデータを転送することができ、
5 ライン 15, 16 を介する 2 チャネルの音声信号と同一の外部クロツク信号 C L K 1 を用いて、4 チャネル分の音声信号を転送することができる。

またデバッグ時などの特殊な使用状態では、クロツク信号発生回路 19 からは第 33 図（1）で示されるような高速の第 2 の外部クロツク信号 C L K 2 が導出される。このとき周波数変換回路 22 からのクロツク信号は、その回路定数要素などの影響によって、このような高速の外部クロツク信号 C L K 2 に追随することはできず、したがつてこのときスイッチ 38 を操作して、クロツク選択回路 33 からはライン 24 を介するこの外部クロツク信号 C L K 2 が導出されるようにすることによって、転送エラーなどを起こすことなく、第 33 図（2）で示されるように確実にデータ転送
15 20 を行うことができる。

このように本件音声信号処理装置 13 では、クロツク選択回路 33 によって、ライン 24 を介するクロツク信号発生回路 19 からの外部クロツク信号 C L K 1, C L K 2 と、ライン 23 を介する

周波数変換回路 22 からの前記外部クロツク信号
C L K 1 の 2 倍の周波数を有するクロツク信号と
を切換えて、処理装置 D S P 2 の内部クロツク信
号として用いるようにしたので、外部クロツク信
5 号 C L K 1 の 2 倍の周波数でデータ転送を行うこ
とができるとともに、デバツク時などの特殊な使
用状態では、高速の外部クロツク信号 C L K 2 に
対応してデータ転送を行うことができる。

本発明は、音声信号の処理のために実施するこ
10 とができるだけでなく、その他の技術分野において
広範囲に実施することができる。デジタル／アナログ変換回路 30, 31 に代えて、その他のデジタル信号処理を行なう構成を有する回路が用いられてもよい。

15 以上のように本発明によれば、第 1 の処理装置
からの出力データを、2つの第 2 の処理装置に簡単
な構成で交互に転送することが可能になる。またクロツク選択手段によつて外部クロツク信号と、
周波数変換手段からのクロツク信号とを切換えて
導出するようにしたので、たとえば処理回路など
20 は周波数変換手段によつて作成されるクロツク信
号に基づいて、前記外部クロツク信号に対応しな
がら、その外部クロツク信号の所定倍の速度で演
算処理やデータの転送を行うことができるととも

に、外部クロック信号の周波数が変更されたときには、そのクロック信号に基づいた処理を行うことができる。

第34図は実施例に従う送信側の構成を示すブロツク図であり、第35図は受信側の構成を示すブロツク図である。本実施例においては、2ワードデータで構成される群データの転送が行われ、その1ワードデータはたとえば32ビットのデータとされる。第34図に示される送信側の構成では、たとえば32ビットの容量を有するシフトレジスタ41、42、43を備える転送レジスタ44が含まれている。この転送レジスタ44は、後述するように背景技術において説明した、バッファレジスタ22および転送レジスタ21の機能を併せ持つ構成とされている。

前記転送レジスタ44には、第2のスイッチング手段である切換えスイッチ45、46を介してデータバス47からパラレル信号が入力される。また転送レジスタ44内に含まれるシフトレジスタ41～43はそれぞれ、第1のスイッチング手段である切換えスイッチ48を介してシリアル信号を送信する送信ライン49に接続されている。

前記切換えスイッチ48は、入力端子48a、48b、48cを有しており、これらの入力端子

- 74 -

には、それぞれシフトレジスタ 4 1, 4 2, 4 3
が接続される。切換えスイッチ 4 8 の切換えは、
後述する同期信号 SY 1 に基づいて行われ、これ
によつて送信ライン 4 9 には、シフトレジスタ 4
5 1 ~ 4 3 が output するシリアル信号が選択的に導出
されるようになる。

また切換えスイッチ 4 5, 5 6 は、それぞれ出
力端子 4 5 a, 4 5 b, 4 5 c; 4 6 a, 4 6 b,
4 6 c を有している。出力端子 4 5 a, 4 6 a は
10 シフトレジスタ 4 1 に接続され、出力端子 4 5 b,
4 6 b はシフトレジスタ 4 2 に接続され、出力端
子 4 5 c, 4 6 c はシフトレジスタ 4 3 に接続さ
れている。切換えスイッチ 4 5, 4 6 は、同期信
号 SY 1 に基づいて後述のような切換え動作を行
15 い、これによつてデータバス 4 7 からのパラレル
信号が、シフトレジスタ 4 1 ~ 4 3 に選択的に入
力されるようになる。

次に第 35 図を参照して、受信側の構成につい
て説明する。第 2 図に示される受信側の構成は、
20 第 34 図に示される送信側の構成に類似しており、
シフトレジスタ 5 7, 5 8, 5 9 を備える転送レ
ジスタ 5 3 を含んでいる。シフトレジスタ 5 7 ~
5 9 には、シリアルデータを受信する受信ライン
5 4 から、第 1 のスイッチング手段である切換え

- 75 -

スイッチ 51 を介してシリアル信号が選択的に入力される。シフトレジスタ 57～59 は、また第 2 のスイッチング手段である切換えスイッチ 55, 56 を介してデータバス 60 に接続されている。

5 前記切換えスイッチ 51 は、出力端子 51a, 51b, 51c を有しており、これらの出力端子はそれぞれシフトレジスタ 57, 58, 59 に接続されている。切換えスイッチ 51 の切換え動作は、同期信号 SY1 に基づいて行われ、これによ 10 つて受信ライン 54 を介するシリアルデータは、シフトレジスタ 57～59 に選択的に入力されることになる。

切換えスイッチ 55, 56 は、入力端子 55a, 55b, 55c; 56a, 56b, 56c を有し 15 ている。入力端子 55a, 56a はシフトレジスタ 57 に接続されており、入力端子 55b, 56b はシフトレジスタ 58 に接続されており、入力端子 55c, 56c はシフトレジスタ 59 に接続されている。切換えスイッチ 55, 56 の切換え動作は、同期信号 SY1 に基づいて行われ、これ 20 によってデータバス 60 には、シフトレジスタ 57～59 からパラレルデータが選択的に与えられるようになる。

前記送信側の構成におけるシフトレジスタ 41,

- 76 -

42, 43 および受信側の構成におけるシフトレジスタ 57, 58, 59 には、それぞれクロック信号 CK1 が与えられており、これによつてそのシフト動作が実現される。

5 第 36 図は、前述の構成におけるデータ転送動作を説明するためのタイミングチャートである。第 36 図 (1) は同期信号 SY1 を示しており、第 36 図 (2) はそれぞれの期間においてデータバス 60 に与えられるデータを示しており、第 36 図 (3) ~ 第 36 図 (5) はそれぞれ切換えスイッチ 45 (55), 46 (56), 48 (51) の状態を示している。さらに第 36 図 (6) はクロック信号 CK1 を示しており、第 36 図 (7) は送信ライン 49 (受信ライン 54) に導出されるデータを示している。第 36 図 (1) では、転送レジスタ 44 へのデータの読み込みが、上向きの矢印で示されている。また、第 36 図 (3) ~ (5) では、それぞれの切換えスイッチにおいて選択される入力 (出力) 端子が示されており、シフトレジスタ 41, 57 に接続される入力 (出力) 端子は参照符 a で、シフトレジスタ 42, 58 に接続される入力 (出力) 端子は参照符 b で、シフトレジスタ 43, 59 に接続される入力 (出力) 端子は参照符 c でそれぞれ示されている。

先ず第34図および第36図を参照して、送信側における動作を説明する。時刻T1において切換えスイッチ48では、同期信号SY1の立下がりに同期してその入力端子が、入力端子48bから入力端子48cに切換えられる。またこれに同期して切換えスイッチ45では、その出力端子が出力端子45bから出力端子45aへと切換えられ、切換えスイッチ46では、その出力端子が出力端子46cから出力端子46bへと切換えられる。このとき、シフトレジスタ41およびシフトレジスタ42は、データバス47に接続されて、それぞれ32ビットのデータD1およびデータD2が、32ビット並列にまたは16ビットずつ並列に与えられる。シフトレジスタ43では、クロック信号CK1に同期して、時刻T1以前の期間に該シフトレジスタ43に読み込まれたデータD0が、1ビットずつ出力される。

切換えスイッチ48は、前述のようにその入力端子が入力端子48cに選ばれているので、送信ライン49にはデータD0が1ビットずつ導出されることになる。このようにして、データD0がシリアル信号として送信される。このようなデータ転送は、時刻T1から同期信号SY1が立上がる時刻T2までの期間において行われ、これによ

- 78 -

つて 32 ビットのデータ D 0 が、シリアル信号として転送されることになる。

時刻 T 2において、同期信号 S Y 1 が立上がる
とこれに同期して切換えスイッチ 4 8 では、その
5 入力端子が、入力端子 4 8 c から入力端子 4 8 a
に切換えられる。このとき切換えスイッチ 4 5 ,
4 6 は、いずれも切換え動作を行わないけれども、
データバス 4 7 からシフトレジスタ 4 1 , 4 2 に
は、パラレルデータが与えられるため、その転送
10 速度は速く、時刻 T 2において同期信号 S Y 1 が
立上がるときには、既にシフトレジスタ 4 1 , 4
2 には、データ D 1 , D 2 が記憶されている。こ
のような状態では、シフトレジスタ 4 1 からのデ
ータ D 1 の読み出しに伴つて、該シフトレジスタ 4
15 1 にデータバス 4 7 からのパラレルデータが与え
られることはない。

時刻 T 2 から同期信号 S Y 1 が立下がる時刻 T
3までの期間において、送信ライン 4 9 にはデ
ータ D 1 が 1 ビットずつ導出される。

時刻 T 3において同期信号 S Y 1 が立下がると、
これに同期して切換えスイッチ 4 8 では、その入
力端子が、入力端子 4 8 a から入力端子 4 8 b へ
と切換えられる。また切換えスイッチ 4 5 , 4 6
においては、それぞれの出力端子が、出力端子 4

- 79 -

5 a, 4 6 b から出力端子 4 5 c, 4 6 a へと切換えられる。すなわち切換えスイッチ 4 5 は、同期信号 SY 1 の立下がりに同期してその出力端子が、

5 ... → 出力端子 4 5 a → 出力端子 4 5 c → 出力端子 4 5 b → 出力端子 4 5 a → ...

のように切換わり、切換えスイッチ 4 6 では同期信号 SY 1 の立下がりに同期して、その出力端子が、

10 ... → 出力端子 4 6 b → 出力端子 4 6 a → 出力端子 4 6 c → 出力端子 4 6 b → ...

のように切換えられる。また切換えスイッチ 4 8 では、同期信号 SY 1 の立上がりおよび立下がりに同期して、その入力端子が、

15 ... → 入力端子 4 8 c → 出力端子 4 8 a → 入力端子 4 8 b → 入力端子 4 8 c → ...

のように切換えられる。これによつて、いずれか 1 つのシフトレジスタからデータの読出しが行われている期間において、残りの 2 つのシフトレジ

20 スタには、データバス 4 7 からデータが与えられるようにすることができ、時刻 T 1 から時刻 T 3 までの期間において 64 ビットのシリアルデータが、送信ライン 4 9 に導出されるようになる。

時刻 T 3 からの期間には、データバス 4 7 から

- 80 -

シフトレジスタ 43, 41 にそれぞれデータ D3,
D4 が並列ら読込まれる。また、シフトレジスタ
42 はこのとき、送信ライン 49 に接続されて、
その記憶内容であるデータ D2 が 1 ビットずつ出
5 力される。

次に第 35 図および第 36 図を参照して、受信
側における動作を説明する。受信ライン 54 には、
第 36 図 (7) に示されるようなシリアルデータ
が送信されてくる。このとき切換えスイッチ 51
10 は、第 36 図 (5) に示されるようにその出力端
子が切換わり、また切換えスイッチ 55, 56 に
おける入力端子の切換え動作は、第 36 図 (3),
(4) に示されるような動作となる。

時刻 T1 から時刻 T2 までの期間において、切
15 換えスイッチ 51 では、その出力端子が出力端子
51c に選ばれているため、受信ライン 54 に到来するシリアルデータは、シフトレジスタ 59 に
与えられる。シフトレジスタ 59 では、転送レジ
スタ 53 の内部で生成されるクロック信号によつ
20 て、前記入力されるシリアルデータが 1 ビットず
つその内部に読込まれていく。このようにしてシ
フトレジスタ 59 には、32 ビットのデータ D0
が、時刻 T1 から時刻 T2 までの期間において読
込まれることになる。このようにしてシフトレジ

- 81 -

スタ 5 9 には、時刻 T 2 においてはその内部にデータ D 0 が保持されている。

時刻 T 1 から時刻 T 2 までの期間において、シフトレジスタ 5 7, 5 8 はデータバス 6 0 に接続され、これによつてシフトレジスタ 5 7, 5 8 に時刻 T 1 以前の期間において入力されたデータ D a, D b は、時刻 T 1 から比較的短い時間の後には、データバス 6 0 に与えられている。

時刻 T 2 から時刻 T 3 までの期間において、切換えスイツチ 5 1 では、その出力端子が 5 1 a に選ばれるため、受信ライン 5 4 に到来するシリアルデータであるデータ D 1 は、シフトレジスタ 5 7 に与えられる。このとき切換えスイツチ 5 5 において、その入力端子は入力端子 5 5 a に選ばれており、シフトレジスタ 5 7 はデータバス 6 0 に接続されているけれども、前述のように時刻 T 1 以前に取込まれたデータ D a は、時刻 T 1 から比較的短い時間でデータバス 6 0 に与えられているため、シフトレジスタ 5 7 は、次のデータの入力が可能な状態となつている。

時刻 T 3 においては、切換えスイツチ 5 1 では、その出力端子が出力端子 5 1 b に切換えられ、切換えスイツチ 5 5, 5 6 のそれぞれの入力端子は、入力端子 5 5 c, 5 6 a に切換えられる。これに

- 82 -

よつて、時刻 T 3 からの比較的短い時間においてシフトレジスタ 59, 57 が、それぞれ保持するデータ D 0, D 1 がデータバス 60 に与えられる。またシフトレジスタ 58 には、さらに次のデータ
5 D 2 が 1 ビットずつ与えられる。

以上のように本実施例においては、送信側の転送レジスタ 44 では、シフトレジスタ 41, 42, 43 が保持するデータは、切換えスイッチ 48 の切換え動作によつて選択的に 1 ビットずつ送信ライン 49 に導出される。このときデータが出力されない残りの 2 つのシフトレジスタに対しては、データバス 47 からパラレルデータが比較的短い時間で与えられる。

受信側の転送レジスタ 53 においては、シフトレジスタ 57, 58, 59 に対して、受信ライン 54 に到来するシリアルデータが選択的に入力され、このとき前記シリアルデータが入力されていない残りの 2 つのシフトレジスタが保持するデータは、データバス 60 にパラレルデータとして入力される。
20

これによつて送信側および受信側において、それぞれ備えられるレジスタは、背景技術の項において述べた、バッファレジスタおよび転送レジスタの機能を併せ持つことになり、レジスタの個数

が、 $3/4$ 倍に減少されるようになる。

また、一般に、 m ワードデータによって構成される群データの転送にあたつて、先行技術では 2^m 個のレジスタが必要とされるけれども、本発明においては、 $m+1$ 個のシフトレジスタを要するにすぎず、レジスタの個数が $(m+1)/2^m$ 倍に減少される。これによつて、データ転送に必要な構成を格段に簡単にすることができるようになる。

以上のように本発明に従えば、 m ワードデータによって構成される群データを転送するに当たつて、先行技術で必要とされる 2^m 個のレジスタと同等の機能が、 $m+1$ 個のレジスタによつて実現され、レジスタの個数は $(m+1)/2^m$ 倍となるので、データ転送に必要な構成を格段に簡略化することができるようになる。したがつて、転送すべきデータのデータ長が大きくても、構成がむやみに大きくなることはない。

第 37 図は、実施例のブロック図である。入力端子 13 に入力されるアナログの左右 2 チャネルの音声信号は、アナログ/デジタル変換回路 14 において 2 チャネルのデジタル音声信号に変換され、ライン 15 から処理装置 DSP 1 に与えられる。この処理装置 DSP 1 では、ライン 15 を介

して入力される 2 チャネルの音声信号をデジタル処理して、サラウンドシステムのような臨場感を向上するための前方左側 F L と、前方右側 F R と、後方左側 R L と、後方右側 R R とにそれぞれ配置
5 されたスピーカに与えるための 4 チャネルの音声信号を、ライン 16 に導出して、本発明に従う第 1 の処理装置 D S P 2 に与える。

この処理装置 D S P 2 では、ライン 16 から与えられる 4 チャネルの音声信号をさらにデジタル処理して、その前方左右側 F L , F R の各 16 ビットの音声信号をシフトレジスタ 17 に直列にストアし、また後方左右側 R L , R R の音声信号を、もう 1 つのシフトレジスタ 18 にそれぞれストアする。シフトレジスタ 17 , 18 では、スピーカの配置とそれに対応するデジタルの音声信号とを、同一の参照符 F L , F R ; R L , R R でそれぞれ示している。

クロツク信号発生回路 19 からは、第 38 図(1)で示される予め定めた一定の周波数を有する 20 クロツク信号が、ライン 20 に導出され、デジタル信号処理回路 D S P 2 の入力端子 21 に与えられる。このクロツク信号は、処理装置 D S P 2 に設けられた制御回路 22 に与えられる。この制御回路 22 は、入力端子 21 に与えられるクロツク

- 85 -

信号に応答して、ライン 23 に第 38 図(2)で示される信号を導出し、またライン 24 にライン 23 からの信号の反転された波形を有する第 38 図(3)に示される信号を導出する。もう 1 つの制御回路 25 は、ライン 23, 24 からの信号を受信して、ライン 26 に第 38 図(4)で示される信号を導出し、ライン 27 に第 38 図(5)で示される信号を導出する。ライン 26, 27 から導出される信号は、入力端子 21 に与えられるクロツク信号に同期しており、これらライン 26, 27 から導出される信号は、相互に逆極性の波形となつている。

ライン 26 から導出される信号は、シフトレジスタ 17 に与えられるとともに、A N D ゲート G 1 に与えられる。またライン 27 から導出される信号は、シフトレジスタ 18 に与えられるとともに、もう 1 つの A N D ゲート G 2 に与えられる。

シフトレジスタ 17 は、ライン 26 からの信号に応答して第 38 図(6)で示されるように、そこにストアされている前方左右側 F L, F R の各 16 ビットから成る音声信号を、1 ビットずつ順次的に導出する。また同様にして、シフトレジスタ 18 は、ライン 27 からの信号に応答して、後方左右側 R L, R R の各 16 ビットから成る音声信号

を、ビット順次的に第38図(7)で示されている
ように導出する。第38図(6)において、F L 1
～F L 6と示されているのは、前方左側F Lの音
声信号の第1～第6ビットのデータを表わし、ま
た同様にして第38図(7)において、R L 1～R
L 5と示されているのは、後方左側R Lの音声信
号の第1～第5ビットのデータをそれぞれ表わす。
5

シフトレジスタ17, 18からの各ビットごと
の音声信号は、ANDゲートG1, G2にそれぞ
れ与えられる。ANDゲートG1, G2からの音
声信号は、ORゲートG3から出力端子28およ
びライン29を介して、2つの第2デジタル信号
処理回路であるデジタル／アナログ変換回路30,
31に、それぞれ与えられる。出力端子28から
15 導出されるデジタル信号は、第38図(8)で示さ
れているとおりである。このようにして、入力端
子21に与えられるクロツク信号に応答して、出
力端子28からは、シフトレジスタ17, 18に
ストアされている音声信号が、1ビットずつ交互
20 に直列順次的に導出される。前記ANDゲートG
1, G2を含んで切換手段が構成される。

クロツク信号発生回路19からのクロツク信号
はまた、ライン20からデジタル／アナログ変換
回路30に直接に与えられるとともに、反転回路

- 87 -

N 1 を介してもう 1 つのデジタル／アナログ変換回路 3 1 に与えられる。デジタル／アナログ変換回路 3 0, 3 1 は、同一の構成を有する。デジタル／アナログ変換回路 3 0 は、ライン 2 0 を介す
5 る前述の第 3 8 図(1)で示されるクロツク信号の立上がりに応答して、ライン 2 9 を介する音声信号を 1 ビットずつ受信してストアする。したがつて、デジタル／アナログ変換回路 3 0 は、第 3 8 図(8)で示されるライン 2 9 上のデジタル音声信号のうち、参照符 F L 1, F L 2, F L 3, … で示されるシフトレジスタ 1 7 にストアされている音声信号のみを、ビット順次的に受信し、これを前方左右側 F L, F R の合計 2 チャネルのアナログ音声信号に変換して導出する。
10 15 もう 1 つのデジタル／アナログ変換回路 3 1 は、反転回路 N 1 を介するクロツク信号の立上がりに応答し、これによつて第 3 8 図(8)で示される音声信号のうち、R L 1, R L 2, R L 3, … のようにシフトレジスタ 1 8 にストアされている音声信号のみをビット順次的に受信し、これを後方左右側 R L, R R の合計 2 チャネルのアナログ音声信号に変換して導出する。

このようにして、処理装置 D S P 2 の出力端子 2 8 からの音声信号は、ライン 2 9 から後続の 2

- 88 -

つのデジタル／アナログ変換回路 30, 31 に共通に与えられ、これらの回路 DSP2; 30, 31 には、クロツク信号発生回路 19 からのクロツク信号が直接に、および反転回路 N1 を介して与えられて制御が行なわれる。したがつて構成を簡単にすることができる。

本発明は、音声信号の処理のために実施することができるだけでなく、その他の技術分野において広範囲に実施することができる。デジタル／アナログ変換回路 30, 31 に代えて、その他のデジタル信号処理を行なう構成を有する回路が用いられてもよい。

以上のように本発明によれば、第 1 の処理装置からの出力データを、2 つの第 2 処理装置に、簡単な構成で、交互に転送することが可能になる。

実施例

第 39 図は、実施例の音声信号処理装置 41 の電気的構成を示すブロック図である。たとえばラジオ受信機などからのアナログ音声信号は、入力端子 45 からアナログ／デジタル変換器 46 に与えられ、デジタル変換されて、大規模集積回路等によつて実現されるデジタル信号処理装置（以下、処理装置 44 に入力される。

処理装置 44 は、入力信号に加算、乗算等の演

算や遅延処理を行なうことによつて、たとえばトーンコントロールやエコーなどの音声信号の処理を行なう。処理装置 44 の出力は、処理装置 48 に与えられ、他の演算処理が行なわれた後、デジタル／アナログ変換器 52 に与えられ、アナログ変換されて、出力端子 53 から電力増幅回路等に与えられる。
5

アナログ／デジタル変換器 46 の出力は、第 40 図(1)で示されるように、1サンプリング周期 10 当り、左右各チャネルごとに 16 ビット、合計 32 ビットの固定小数点データによつて構成されて 15 いる。デジタル信号処理回路 44, 48 とアナログ／デジタル変換器 46 とデジタル／アナログ変換器 52 とは、第 40 図(2)で示されるクロツク 発生回路 54 からのクロツク信号 SCLK、およ び第 40 図(3)で示される同期信号 SYNC に基 づいて、演算動作等を行なう。処理装置 44, 48 では、演算時におけるオーバーフロー やアンダーフロー等によつてダイナミックレンジや S/N 20 比が劣化することを抑えるために、音声信号データは第 40 図(4)示される 16 ビットの仮数部データと第 40 図(5)で示される 4 ビットの指数部データとによつて構成される浮動小数点データと して、演算処理および転送が行なわれる。

- 90 -

第41図は、固定小数点データと浮動小数点データとの変換動作を示す図である。処理装置44への入力信号は、前述のように1サンプリング周期当たり32ビットの固定小数点データである。処理装置44は、この入力信号を浮動小数点データに演算し、その演算結果を左右各チャネルごとに設けた16ビットの仮数部送信レジスタ61, 62、および指数部送信レジスタ63, 64にストアする。こうしてストアされたデータは、この処理装置44内では、参照符81, 82で示すように左右各チャネル当たり20ビットの浮動小数点データとして演算処理等が行なわれる。

仮数部送信レジスタ61, 62と指数部送信レジスタ63, 64とにストアされているデータはまた、各レジスタ61, 62; 63, 64ごとに個別に設けられた出力端子71, 72からライン65, 66を介して、処理装置48の入力端子73, 74から仮数部受信レジスタ67, 68と指数部受信レジスタ69, 70とにそれぞれ転送される。
ライン65を介して転送される仮数部データは、第40図(4)で示され、ライン66を介して転送される指数部データは第40図(5)で示される。処理装置48は、転送されてきたデータを参照符83, 84で示すように左右各チャネル当たり20

ビットの浮動小数点データとして演算処理等を行なつた後、固定小数点データに変換して、デジタル／アナログ変換器 62 に与える。

このように仮数部送信レジスタ 61, 62 にストアされた仮数部データは、ライン 65 を介して仮数部受信レジスタ 67, 68 に転送され、また指數部送信レジスタ 63, 64 にストアされた指數部データは、ライン 66 を介して指數部受信レジスタ 69, 70 に転送されるようにしたので、仮数部データと指數部データとを平行して転送することができる。また背景技術の項で述べたようなビット数変換回路 25, 29 等の特別な変換回路を用いることなく、アナログ／デジタル変換器 46 等と共にクロツク信号を用いて演算処理や転送動作を行うことができ、構成を簡略化することができる。

以上のように本発明によれば、浮動小数点データの仮数部と指數部とがそれぞれ個別に設けられたレジスタにストアされるので、両レジスタを共通のクロツク信号によって同期制御して、演算処理および転送動作などを行なうことができようになり、かつ構成を簡略化することができる。

第 42 図は実施例の構成を示すブロック図であり、処理装置 DSP3, DSP4 間では、本発明

- 92 -

のデータ転送方式によるデータの転送が行われる。

処理装置DSP3と処理装置DSP4とは同様な構成をしており、以下処理装置DSP3の構成についてのみ説明する。

5 処理装置DSP3に入力される信号が固定小数点型データであるときには、この固定小数点型データはシリアル信号としてライン7から入力される。また処理装置DSP3に入力されるデータが浮動小数点型データであるときには、ライン7からは浮動小数点型データの仮数部が入力され、ラインPaからは浮動小数点型データの指數部がパラレル信号として入力される。ライン7のシリアル信号は仮数部受信レジスタ11に与えられ、ラインPaのパラレル信号は指數部受信レジスタ12に与えられる。仮数部受信レジスタ11のデータはレジスタ13の仮数部レジスタ13aに入力され、指數部受信レジスタ12のデータはやはりレジスタ13の指數部レジスタ13bに入力される。

20 仮数部レジスタ13aおよび指數部レジスタ13bのデータはゲート14aおよびゲート14bを介して内部バス16にそれぞれ与えられる。これらのデータは、内部バス16から図示しない記憶回路などに与えられる。処理回路15はこれら

のデータに演算処理を施す。

処理装置DSP3で演算処理された結果が固定小数点型データの場合には、演算結果の固定小数点型データは、内部バス16からゲート17aを介して仮数部レジスタ18aに入力される。この固定小数点型データは仮数部レジスタ18aから仮数部送信レジスタ19に与えられる。この仮数部送信レジスタ19のデータは処理装置DSP4にライン8を介してシリアル信号として転送される。

処理装置DSP3での演算処理結果が浮動小数点型データである場合には、内部バス16から、ゲート17aおよびゲート17bを介してレジスタ18の仮数部レジスタ18aおよび指数部レジスタ18bに、演算結果である浮動小数点型データの仮数部および指数部がそれぞれ出力される。

仮数部レジスタ18aのデータは、仮数部送信レジスタ19に与えられる。また指数部レジスタ18bのデータは、指数部送信レジスタ20に与えられる。

処理装置DSP3での演算処理結果である浮動小数点型データの仮数部は仮数部送信レジスタ19からライン8を介してシリアル信号として処理装置DSP4に転送され、浮動小数点型データの

- 94 -

指数部は指数部送信レジスタ 20 からパラレル信号としてライン P b を介して処理装置 D S P 4 に転送される。

処理装置 D S P 4 では、ライン 8 のシリアル信号は仮数部受信レジスタ 21 に入力され、ライン P b のパラレル信号は指数部受信レジスタ 22 に入力される。この後、演算処理が施されて処理装置 D S P 3 の場合と同様に、演算処理の結果は仮数部送信レジスタ 29 および指数部送信レジスタ 30 からライン 9 およびライン P c に導出される。
10

処理装置 D S P 3, D S P 4 には、データ転送を同期的に行うための同期クロツク信号 S Y N C およびシリアルクロツク信号 S C K が与えられる。

第 43 図は処理装置 D S P 3, D S P 4 間のデータ転送動作を説明するための波形図であり、以下同図に従つて説明する。
15

処理装置 D S P 3 に入力される同期信号 S Y N C は、第 43 図 (1) に示される。同期信号 S Y N C の立上りまたは立下りからシリアル信号の 1 つのデータの転送が開始され、第 43 図 (2) に示されるシリアルクロツク信号 S C K の立上りで第 43 図 (3) に示されるライン 7 のシリアル信号をラツチする。
20

同期信号 S Y N C の次の立下りまたは立上りで

は、シリアル信号の1つのデータの転送が終了し、次のデータ転送が開始される。このときシリアル信号のデータは処理装置DSP3が固定小数点型データを出力するときには固定小数点型データを表し、浮動小数点型データのときには浮動小数点型データの仮数部を表す。

10 処理装置DSP3が浮動小数点型データを出力するときには、浮動小数点型データの指数部はラインPbに第43図(4)に示されるパラレル信号として導出され、処理装置DSP4ではこのパラレル信号を同期信号SYNCの立上りおよび立下りでラツチする。

15 このようにして本実施例において、データの入出力のためのシリアルポートでの転送は、データの形式が固定小数点型データのときにも浮動小数点型データのときにも同一のシリアルクロツク信号で同様に行われる。したがつて処理装置DSP3, DSP4では、ソフトウェアによって指数部の有無を検出して固定小数点型データと浮動小数点型データとを判別することができ、処理装置の構成が簡略化される。また、たとえばこれらのデータ転送を全てパラレル転送する場合に比べて、入出力のための導線の数も減少することができ、配線が簡素化できる。さらに、入力と出力とでデ

ータの形式が異なる場合でも、シリアルクロツク信号の周波数は1種類でよいので、クロツク信号発生回路の構成も簡単にすることができます。

本実施例において、浮動小数点型データの仮数部を入出力するときのパラレルポートは、汎用パラレルポートを用いることもできるし、専用のパラレルポートが備えられている場合には固定小数点型データを入出力する場合に、このパラレルポートを他のデータの入出力ポートとして利用することができる。

第44図は本発明のさらに具体的な実施例であり、前述した実施例と対応する部分には同一の参考符を用いる。

本実施例において、データの転送はアナログ／デジタル変換回路A D 2と処理装置D S P 3との間、処理装置D S P 3と処理装置D S P 4との間、および処理装置D S P 4とデジタル／アナログ変換回路D A 2との間において行われる。

たとえば音響信号などのアナログ信号は、ライン6からアナログ／デジタル変換回路A D 2に入力される。アナログ／デジタル変換回路A D 2からは、たとえば16ビットのデータ長を有する固定小数点型データのデジタル信号がライン7を介して処理装置D S P 3に出力される。アナログ／

- 97 -

デジタル変換回路 A D 2 から処理装置 D S P 3 へ
のデータの転送は、クロツク信号発生回路 C K 2
の出力するシリアルクロツク信号 S C K および同
期信号 S Y N C によって同期的に行われる。

5 処理装置 D S P 3 において入力された固定小数
点型データは、演算処理されてたとえば 16 ビット
の仮数部と 3 ビットの指数部とを有する浮動小
数点型データが出力される。前述したように浮動
小数点型データの仮数部はライン 8 を介して処理
10 装置 D S P 4 に与えられ、浮動小数点型データの
指数部はライン P b を介して処理装置 D S P 4 に
与えられる。この場合のデータ転送においても、
アナログ／デジタル変換回路 A D 2 から処理装置
D S P 3 へのデータ転送のときと同様に、クロツ
15 ク信号発生回路 C K 2 からのシリアルクロツク信
号 S C K および同期信号 S Y N C によって同期的
にデータ転送が行われる。

処理装置 D S P 4 に入力された浮動小数点型デ
ータは、演算処理が施されて、固定小数点型デ
20 タに変換される。この固定小数点型データがライ
ン 9 を介してデジタル／アナログ変換回路 D A 2
に出力される。このデータ転送においても、クロ
ツク信号発生回路 C K 2 からのシリアルクロツク
信号 S C K および同期信号 S Y N C によって同期

的にデータ転送が行われる。デジタル／アナログ変換回路 D A 2において、入力された固定小数点型データは、アナログ信号に変換されてライン 10 に導出される。

- 5 本実施例のように音響信号をアナログ／デジタル変換して転送する場合には、アナログ／デジタル変換回路からの出力、およびデジタル／アナログ変換回路への入力は、通常固定小数点型データであり、処理装置間のデータ転送は浮動小数点型
10 データで行われる。このような場合に本発明によるデータ転送方式を用いれば、処理装置 D S P 3, D S P 4 では入力と出力とでデータの型式が異なるけれども、同一のシリアルクロツク信号でデータ転送を行うことができるので、処理装置の構成
15 が簡略化され、なおかつ 1 種類のシリアルクロツク信号で全てのデータ転送を行うことができる。したがつて配線を簡素化することができ、クロツク信号発生のためのデジタルフェーズロツクループなどの複雑な回路構成が不要となる。
20 以上説明したように、本発明によるデータ転送方式において、たとえば浮動小数点型データの仮数部と同一形式の固定小数点型データの転送は、データ処理装置の仮数部レジスタを用いて浮動小数点型データと同一の同期信号によつて同様に実

- 99 -

行される。

したがつて簡単な構成で固定小数点型データおよび浮動小数点型データの双方のデータ転送を行うことができる。

5 第45図は、実施例のブロック図である。左右2チャネルのアナログの音声信号は、ライン11からアナログ／デジタル変換回路A D 2に入力され、この固定小数点データは、2チャネル分、処理装置D S P 4に与えられる。この処理装置D S
10 P 4は、2チャネルの固定小数点データである音声信号を演算処理して、浮動小数点データを作る。処理装置D S P 4からの信号は、仮数部送信レジスタA 1 1と、指数部送信レジスタB 1 1とからライン15，16を介して送信されて、もう1つの処理装置D S P 5の仮数部受信レジスタA 1 2
15 と、指数部受信レジスタB 1 2とにそれぞれ与えられる。

処理装置D S P 5では、各種の浮動小数点データ処理を行ない、最終的には固定少數点形式に変換して4つのスピーカ2のための4チャネル分の音声信号データを仮数部送信レジスタA 1 3にストアし、またスーパワーハ3のための音声信号である固定小数点データを指数部レジスタB 1 3にストアする。

- 100 -

仮数部送信レジスタ A 1 3 からの信号は、ライン 1 2 からデジタル／アナログ変換回路 D A 3 のレジスタ A 1 4 にストアされ、4 チャネル分の音声信号が固定小数点データとして、アナログの音声信号に変換される。こうして各チャネルごとに設けられたローパスフィルタ 4 には、アナログの音声信号が与えられ、このローパスフィルタ 4 からの出力は、增幅回路 5 によって増幅され、スピーカ 2 が駆動される。

10 処理装置 D S P 5 の指数部送信レジスタ B 1 3 からのスーパウーハ 3 のための音声信号は、ライン 1 3 からシリアル／パラレル変換回路 1 4 に与えられて、並列のビット信号に変換され、デジタル／アナログ変換回路 D A 4 に与えられて、アナログ信号に変換される。このデジタル／アナログ変換回路 D A 4 からのアナログの音声信号は、ローパスフィルタ 6 を介して増幅回路 7 に与えられ、スーパウーハ 3 が駆動される。

第 4 6 図は、処理装置 D S P 4 , D S P 5 、デジタル／アナログ変換回路 D A 3 およびシリアル／パラレル変換回路 1 4 のレジスタ X 1 ~ X 7 , A 1 1 ~ A 1 4 , B 1 1 ~ B 1 3 に関する構成を示すブロック図である。アナログ／デジタル変換回路 A D 2 からの固定小数点データである 2 チ

- 101 -

ヤネル分の音声信号データは、ライン41を介してデータ処理装置DSP4内の受信レジスタX1に入力される。

こうして入力されたデータは2チャネル分の固定小数点データであり、受信レジスタX1のストア領域N1, N2に入力され、残余のストア領域N3, N4および受信レジスタX2のストア領域H1～H4は空状態である。データの入力が終了すると、空のストア領域N3, N4; H1～H4は0として取扱われ、受信レジスタX1のストア領域N1～N4の内容はレジスタX3のストア領域R1～R4にストアされ、受信レジスタX2のストア領域H1～H4の内容はレジスタX3のストア領域R1～R4にストアされる。このとき固定小数点データは指数部0の浮動小数点データに変換される。

処理回路29は、これらのデータをゲート42, 43およびデータバス17を介して読出し、2チャネル分の音声信号（浮動小数点データ）に図示しないメモリのデータを用いて、たとえばトーンコントロール等の各種の浮動小数点演算処理を行ない、4チャネル分の浮動小数点データを作成し、ゲート44, 45を介してレジスタX4にストアする。

レジスタ X 4 は、合計 4 つの浮動小数点データをストアすることができ、各浮動小数点データの仮数部は参照符 L 1 ~ L 4 で示され、指数部は M 1 ~ M 4 で示されており、たとえば第 1 の浮動小数点データは、仮数部 L 1 と指数部 M 1 とから成り、これらの各浮動小数点データ M 1 , L 1 ; M 2 , L 2 ; M 3 , L 3 ; M 4 , L 4 は、4 チャネル分の音声信号である。レジスタ X 4 にストアされた仮数部 L 1 ~ L 4 は、仮数部送信レジスタ A 1 1 のストア領域 C 1 ~ C 4 にそれぞれストアされる。また指数部 M 1 ~ M 4 は、指数部送信レジスタ B 1 1 のストア領域 D 1 ~ D 4 にそれぞれストアされる。各仮数部 L 1 ~ L 4 は 16 ビットから成り、各指数部 M 1 ~ M 4 は 4 ビットから成るデータである。

これらの仮数部送信レジスタ A 1 1 の各ストア領域 C 1 ~ C 4 の内容は、ライン 1 5 を介してデータ処理装置 D S P 5 の仮数部受信レジスタ A 1 2 のストア領域 E 1 ~ E 4 にそれぞれ転送される。また同様にして、指数部送信レジスタ B 1 1 の各ストア領域 D 1 ~ D 4 の内容は、ライン 1 6 を介して指数部受信レジスタ B 1 2 のストア領域 F 1 ~ F 4 にそれぞれ転送される。仮数部受信レジスタ A 1 2 および指数部受信レジスタ B 1 2 のスト

- 103 -

ア内容は、レジスタ X 5 に入力される。

レジスタ X 5 は、4 つの浮動小数点データを受信する領域を有し、各浮動小数点データの仮数部 P 1 ~ P 4 と指数部 Q 1 ~ Q 4 とを、各浮動小数点データごとにストアする。処理装置 D S P 5 の処理回路 2 4 は、データの入力が完了すると、レジスタ X 5 からゲート 4 5, 4 6 を介してデータを読み出し、再度各種の浮動小数点演算処理を行ない、4 チャネル分の音声信号データに加え、1 チャネル分のスーパウーハ 3 のための音声信号データを得る。このような演算処理は、処理装置 D S P 5 内に設けられた図示しないメモリに記憶されたデータを用いて行なわれ、これによつて 1 チャネル分の浮動小数点データ（本実施例ではスーパウーハ 3 のための音声信号）を付加的に得ている。

これらのデータは、データバス 2 3 およびゲート 4 7, 4 8 を介してレジスタ X 6 にストアされる。レジスタ X 6 は、4 つの浮動小数点データを受信する領域を有し、各浮動小数点データの仮数部 T 1 ~ T 4 と指数部 U 1 ~ U 4 とを、各浮動小数点データごとにストアする。

ここで、デジタル／アナログ変換回路 D A 3, D A 4 は固定小数点データを扱うので、最後に 5 つの浮動小数点データ、すなわち 4 チャネル分の

音声信号を表わす4つの浮動小数点データと、スーパー・パウーハ3の音声信号を表わす浮動小数点データとを固定小数点データに変換し、4チャネル分のデータを仮数部用レジスタA13に、1チャネル分のスーパー・パウーハ3のためのデータを指数部用レジスタB13にストアし、それぞれデジタル／アナログ変換回路DA3の受信レジスタA14と、デジタル／アナログ変換回路DA4のためのインターフェイス回路であるシリアル／パラレル変換回路14の受信レジスタX7とに転送する。

第47図は、第46図に示された構成の動作を説明するための波形図である。クロック信号発生回路25からライン26には、第47図(1)で示される制御信号SYNCが導出され、またライン27には、第47図(2)で示される制御信号SCLKが導出される。制御信号SYNCの立下りから次の立下りエッジまでの一周期において、仮数部送信レジスタA11からのビット順次的なデータは、第47図(3)で示されるように、ライン15に順次的に転送される。制御信号SYNCがローレベルである期間中において、指数部送信レジスタB11からのビット順次的なデータは、第47図(4)で示されるように、ライン16に導出されて転送される。こうして、仮数部送信レ

レジスタ A 1 1 と指數部送信レジスタ B 1 1 とは、個別に出力が行なわれるとともに、共通のクロック信号である制御信号 S Y N C , S C L K によつて同期して制御される。このことは、仮数部受信レジスタ A 1 2 と指數部受信レジスタ B 1 2 とに關しても同様であり、またレジスタ A 1 3 , A 1 4 , B 1 3 , X 7 に関しても同様である。

指數部は、上述の実施例では 4 ビットであり、処理装置 D S P 5 からはこれによつてスーパウーハ 3 のための、たとえば 16 ビットの音声信号が転送されたけれども、本発明の他の実施例として指數部を用いて、たとえば 8 ビットでスーパウーハ 3 のための音声信号を処理してもよい。

第 48 図は本発明の他の実施例のブロック図であり、前述の実施例に類似し、対応する部分には同一の参照符を付す。注目すべきはこの実施例では、単一のデータライン 30 , 31 によつて、浮動小数点データをビット順次的に転送する。この実施例では、浮動小数点データの仮数部と指數部とでは、共通のライン 30 , 31 において伝送されるけれども、その伝送タイミングを制御することによつて、送受信側で仮数部と指數部とを区別してレジスタにストアし、4 チャネル分の音声信号と、スーパウーハ 3 のための音声信号とを演算

処理して使用することができる。また、指數部送信レジスタ B 1 3 からの各チャネルごとに 4 ビットの音声信号を 2 つずつ使用することによって、前述のスーパウーハ 3 の他に参照符 3 a で示すもう 1 つのチャネルのスピーカのための音声信号を処理することも可能である。スピーカ 3 a に関連する構成要素は破線で示し、スーパウーハ 3 のための構成に添字 a を付して示す。

本発明は、音声信号の処理のために実施することができるだけでなく、その他の技術分野において広範囲に実施することができる。

以上のように本発明によれば、回路構成の無駄を省き、コストの低減を可能にすることができる処理装置が実現される。

第 4 9 図は実施例の処理装置 D S P 4 付近の構成を示すブロック図である。処理装置 D S P 4 は、仮数部レジスタである仮数部受信レジスタ A 1 0 および仮数部送信レジスタ A 1 1 と、指數部レジスタである指數部受信レジスタ B 1 0 および指數部送信レジスタ B 1 1 とを含んで構成され、同様な構成を有している処理装置 D S P 5 との間でデータ転送を行う。

たとえば音響信号などのアナログ信号はライン 1 1 からアナログ／デジタル変換器 A D 2 に入力

- 107 -

され、デジタル信号に変換される。このデジタル信号は、通常固定小数点型データであり、たとえば 16 ビットのデータ長を有する。この固定小数点型データはアナログ／デジタル変換器 A D 2 の 5 有する送信レジスタ A 9 から処理装置 D S P 4 の仮数部受信レジスタ A 10 に出力される。

処理装置 D S P 4 の指数部受信レジスタ B 10 には、たとえば外部電圧の変動等を検出するポテンショメータ 1 からの信号が、アナログ／デジタル変換器 A D 1 で、たとえば 3 ビットといった低ビットのデジタル信号に変換されて入力される。仮数部受信レジスタ A 10 および指数部受信レジスタ B 10 のデータは内部レジスタ C 1 の仮数部レジスタ C 1 a および指数部レジスタ C 1 b を介して内部バス D 1 に与えられる。 15

処理装置 D S P 4 では、指数部レジスタ C 1 b からのデータに従つて、仮数部レジスタ C 1 a からのデータに演算処理を施して、演算結果である浮動小数点型データが得られる。この浮動小数点型データの仮数部および指数部は、内部レジスタ C 1 の仮数部レジスタ C 1 a および指数部レジスタ C 1 b を介して仮数部送信レジスタ A 1 1 および指数部送信レジスタ B 1 1 に出力される。 20

処理装置 D S P 4 の仮数部送信レジスタ A 1 1

および指数部送信レジスタ B 1.1 のデータはライン 1.5 およびライン 1.6 を介して処理装置 D S P 5 の仮数部受信レジスタ A 1.2 および指数部受信レジスタ B 1.2 にそれぞれ転送され、このよう 5 して処理装置 D S P 4, D S P 5 間で浮動小数点型データの転送が実行される。

処理装置 D S P 5 では、仮数部受信レジスタ A 1.2 および指数部受信レジスタ B 1.2 の浮動小数点型データは、内部レジスタ C 2 の仮数部レジス 10 タ C 2.a および指数部レジスタ C 2.b を介して内部バス D 2 に与えられて演算処理が施される。この演算結果がたとえば固定小数点型データのときには、内部バス D 2 からの固定小数点データは内部レジスタ C 2 の仮数部レジスタ C 2.a を介して 15 仮数部送信レジスタ A 1.3 に与えられる。仮数部送信レジスタ A 1.3 からの出力は、ライン 1.2 を介してデジタル／アナログ変換器等に与えられる。

このとき仮数部受信レジスタ A 1.2 および指数部受信レジスタ B 1.2 の浮動小数点型データから 20 別の演算を施して得られる演算結果が、指数部送信レジスタ B 1.3 に入力されるときには、指数部送信レジスタ B 1.3 からライン 1.3 を介して信号を出力するようにしてもよい。

本実施例において、ボテンショメータ 1 からア

- 109 -

ナログ／デジタル変換器 A D 1 を介して指數部受信レジスタ B 1 2 に入力されるデータに従つて処理装置 D S P 4 での演算処理を行うように構成されるので、第 4 9 図に示される構成は、たとえば
5 ボリューム制御のような線形制御や開ループ適応制御等に応用することができる。

第 5 0 図は、処理装置 D S P 4 に電子ボリュームの機能を附加したときの動作を説明するための図である。ライン 1 4 には、アナログ／デジタル変換器 A D 2 から音響信号を表す固定小数点型データが導出され、ライン 1 0 にはポテンショメータ 1 からの信号がアナログ／デジタル変換器 A D 1 でデジタル信号に変換されて導出される。
10

処理装置 D S P 4 では、第 5 0 図に示されるように、ライン 1 4 からのデータがライン 1 0 からのデータに従つた増幅率でデジタル的な増幅の処理が施されて出力される。このようにしてポテンショメータ 1 によつて音響信号を所望の音量となるように制御することができる。
15

20 第 5 1 図は、本考案の他の実施例を示すプロック図であり、前述の実施例と対応する部分には同一の参照符を付す。

この実施例では処理装置 D S P 4 の指數部受信レジスタ B 1 0 に入力される信号は、処理装置 D

- 110 -

S P 4 の制御コマンドである。処理装置 D S P 4 の制御コマンドを表す信号は、フラグ発生回路 2 に入力され、フラグ発生回路 2 からライン 1 0 を介して指数部受信レジスタ B 1 0 に制御コマンド 5 を表すフラグが入力される。

浮動小数点型データの指数部は、一般に低ビットであるけれども、外部からデータ処理装置 D S P 4 を制御するコマンドのフラグとしては充分なデータ長であり、たとえば処理装置 D S P 4 の動作プログラムなどを強制的に切換える場合などに 10 使用することができる。

このようにして処理装置 D S P 4 が、たとえばアナログ／デジタル変換器などの固定小数点型データを入力する場合に、浮動小数点型データの指数部の入力端子や指数部受信レジスタ B 1 0 などを無駄にすることなく、有効に利用して外部電源の変動や制御コマンド等を入力する。したがつて処理装置はより高度のデータ処理を行うことが可能となり、処理装置の応用範囲が広がる。

20 本実施例において、処理装置 D S P 4 の入出力のためのポートとしては、浮動小数点型データの仮数部または固定小数点型データ、および浮動小数点型データの指数部について、処理装置が通常有しているシリアルポート、および汎用パラレル

ポートをそれぞれ利用することができる。

以上説明したように本考案によれば、処理装置にたとえば浮動小数点型データの仮数部と同一の形式を有する固定小数点型データが入力される場合には、この固定小数点型データは前記仮数部レジスタにストアされ、前記指数部レジスタには別途のデータを入力してストアすることができる。

したがつて処理装置の構成の無駄を省くことができ、処理装置の機能を充分に生かしたより高度なデータ処理を行うことができる。

第52図は、実施例の音響信号処理装置21の電気的構成を示すブロック図である。例えばラジオ受信機などからのアナログ音響信号は、入力端子22からアナログ/デジタル変換器23に与えられ、デジタル変換されて、大規模集積回路等によつて実現される処理装置24に入力される。

処理装置24は、入力信号に加算、乗算等の演算や遅延処理を行うことによつて、例えばトーンコントロールやエコーなどの音響信号の処理を行う。処理装置24の出力は、処理装置25に与えられ、他の演算処理が行われた後、デジタル/アナログ変換器26及び27に与えられ、アナログ変換されて、出力端子28及び29から電力増幅回路等に与えられる。

アナログ／デジタル変換器 23 の出力は、第 5
3 図（1）で示されるように、1サンプリング周
期当たり、左右各チャンネルごとに 16 ビット、
合計 32 ビットの固定小数点データによって構成
5 されている。処理装置 24、25 とアナログ／デ
ジタル変換器 23 とデジタル／アナログ変換器 2
6、27 とは、第 53 図（2）で示されるクロック
ク発生回路 30 からのクロック信号 SCLK、及
び第 53 図（3）で示される同期信号 SYNC に
10 基づいて、演算動作等を行う。

第 54 図は処理装置 24、25 の内部構成を示
すブロック図である。処理装置 24、25 は同一
構成を有するが、第 54 図では簡略化のため、処
理装置 24 としては送信系のみを、また処理装置
15 25 としては受信系のみをそれぞれ示している。
処理装置 24 への入力信号は、前述のように 1 サ
ンプリング周期当たり 32 ビットの固定小数点デ
ータである。

ここで、演算時におけるオーバーフローやアン
20 ダーフローなどによつてダイナミックレンジや S
／N 比が劣化することを抑えるために、処理装置
24、25 を浮動小数点データの転送用として使
用する場合には、処理装置 24 はこの入力信号を
浮動小数点データに変換してストアする。こうし

てストアされたデータは、この処理装置 24 内では、参照符 35、36 で示すように左右各チャンネル当たり 20 ビットの浮動小数点データとして演算処理等が行われる。そして、各 16 ビットの仮数部領域 B1、B3 のデータが各 16 ビットの仮数部送信レジスタ 31、32 に、また各 4 ビットの指数部領域 B2、B4 のデータが各 16 ビットの指数部送信レジスタ 33、34 の 4 ビット領域 A1、A2 にそれぞれストアされる。

10 仮数部送信レジスタ 31、32 と指数部送信レジスタ 33、34 とにストアされているデータは、各レジスタ 31、32、33、34 ごとに個別に設けられた出力端子 51、52 からライン 71、72 を介して処理装置 25 の入力端子 61、62 から 16 ビットの仮数部レジスタ 41、42 と 16 ビットの指数部受信レジスタ 43、44 の 4 ビット領域 C1、C2 とにそれぞれ転送される。

この時、ライン 71 を介して転送される仮数部データは第 53 図 (4) で示され、ライン 72 を介して転送される指数部データは第 53 図 (5) で示される。処理装置 25 は、転送されてきたデータを参照符 45、46 で示すように 16 ビットの仮数部と 4 ビットの指数部とからなる左右各チャンネル当たり 20 ビットの浮動小数点データと

して演算処理等を行つた後、各チャンネル 16 ビットの左右各 2 チャンネル（合計 4 チャンネル）の固定小数点データに変換して、デジタル／アナログ変換器 26、27 に与える。

- 一方、多少精度を落としてでも、処理装置 24、25 間で多数のデータを同時に転送するためには、
10 処理装置 24、25 を固定小数点データの転送用として使用する場合には、処理装置 24 は、固定小数点データの入力信号を浮動小数点データに変換して演算処理した後、固定小数点データに変換して、その演算結果を左右各チャンネルごとに設けた 16 ビットの仮数部送信レジスタ 31、32 にストアする。一方、指数部送信レジスタ 33、
15 34 には参照符 37、38 で示される例えば左右各チャンネル 16 ビットの他の固定小数点データがストアされる。この場合でも処理装置 24 内で、左右各チャンネル当たり 20 ビットの浮動小数点データに変換して演算処理する点は前述と同じである。
20 仮数部送信レジスタ 31、32 と指数部送信レジスタ 33、34 とにストアされているデータは、前述と同様にライン 71、72 を介して、仮数部受信レジスタ 41、42 と指数部受信レジスタ 43、44 とにそれぞれ転送される。この時、ライ

ン 7 1 を介して転送される固定小数点データは第 5 3 図 (6) で示され、ライン 2 を介して転送される他の固定小数点データは第 5 3 図 (7) で示される。これらはいずれも各チャネル当たり 1 5 6 ビット (1 サンプリング周期当たり 3 2 ビット) の固定小数点データである。

処理装置 2 5 は、転送されてきた固定小数点データをそれぞれ左右各チャネル当たり 2 0 ビットの浮動小数点データとして演算処理等を行つた後、処理装置 2 4 と同様の処理により各チャネル 1 0 1 6 ビットの左右各 2 チャネル (合計 4 チャンネル) の固定小数点データに変換して、1 サンプリング周期のデータ毎にそれぞれデジタル／アナログ変換器 2 6 、 2 7 に与える。

15 このように、指数部レジスタ 3 3 、 3 4 及び 4 3 、 4 4 が仮数部レジスタ 3 1 、 3 2 及び 4 1 、 4 2 と同一のビット長 (本例では 1 6 ビット) であるため、処理装置 2 4 、 2 5 間で固定小数点データを転送する場合には、指数部レジスタ 3 3 、 3 4 及び 4 3 、 4 4 を使用して左右各チャネル 2 0 1 6 ビットの他の固定小数点データを同時に転送することができ、従来に比べて 2 倍の転送能力を有する。また、処理装置 2 5 とデジタル／アナログ変換器 2 6 、 2 7 との間でも各チャネル 1 6

ビットの左右各 2 チャンネルの固定小数点データを同時に転送できるため、音響信号処理装置 21 を 4 チャンネルステレオ対応の音響機器の処理装置に適用する場合には極めて効果的である。

5 以上のように本発明によれば、指數部レジスタを仮数部レジスタと同一のビット長に設定したので、浮動小数点データ及び固定小数点データの処理用に有効に使用でき、多数のデータの転送が可能となる。

10 第 55 図は実施例の音響信号処理装置 21 の電気的構成を示すブロック図である。例えばラジオ受信機などからのアナログ音響信号は、入力端子 22 からアナログ／デジタル変換器 23 に与えられ、デジタル変換されて、大規模集積回路等によつて実現される処理装置 24 に入力される。

15 処理装置 24 は、入力信号に加算、乗算等の演算や遅延処理を行うことによつて、例えばトーンコントロールやサラウンドなどの音響信号の処理を行う。処理装置 24 の出力は、処理装置 25 に与えられ、他の演算処理が行われた後、デジタル／アナログ変換器 26 に与えられ、アナログ変換されて、出力端子 27 から電力増幅回路等に与えられる。

アナログ／デジタル変換器 23 の出力は、第 5

6 図 (1) で示されるように、1 サンプリング周期当たり、左右各チャネルごとに 16 ビット、合計 32 ビットの固定小数点データによつて構成されている。処理装置 24、25 とアナログ／デジタル変換器 23 とデジタル／アナログ変換器 26 とは、第 56 図 (2) で示されるクロツク発生回路 28 からのクロツク信号 SCLK、および第 56 図 (3) で示される同期信号 SYNC に基づいて、演算処理等を行う。

10 処理装置 24、25 は演算時におけるオーバーフロー やアンダーフローなどによつてダイナミックレンジや S/N 比が劣化することを抑えるために、浮動小数点データとして演算処理および転送を行う。また処理装置 24、25 で取り扱われる浮動小数点データの仮数部は、演算誤差を少なくし、精度を向上させるために、外部で取り扱われる固定小数点データのビット長 (16 ビット) より長く (本例では 18 ビット) 設定されている。

15 第 57 図は処理装置 24、25 の内部構成を示すブロック図である。処理装置 24、25 は同一構成を有するが、第 57 図では簡略化のため、処理装置 24 としては送信系のみを、また処理装置 25 としては受信系のみをそれぞれ示している。

20 処理装置 24 への入力信号は、前述のように 1 サ

ンプリング周期当たり 32 ビットの固定小数点データである。

処理装置 24 はこの入力信号を図示せぬ左右各チャンネル当たり 16 ビットの仮数部受信レジスタで受信する。この時、2 ビットの仮数部領域および 6 ビットの指数部領域からなる図示せぬ指数部受信レジスタにはデータが入力されず、空状態である。そして、仮数部受信レジスタへの入力が終了すると空レジスタは 0 として取り扱われ、アナログ／デジタル変換器 23 からの左右各チャンネル当たり 16 ビットの固定小数点データは、18 ビットの仮数部と 6 ビットの指数部とからなる左右各チャンネル当たり 24 ビットの浮動小数点データに変換されて演算処理等が行われる。この処理装置 24 の受信系の構成は処理装置 25 と同一であり、詳細については後述する。

演算処理された浮動小数点データは、データバス 39 からゲート 37、38 を介して、各チャンネル当たり 24 ビットの転送用バッファレジスタ 35、36 にストアされる。この時、各チャンネル当たり 18 ビットの仮数部データは領域 A1、C1、D1 および領域 A2、C2、D2 にそれぞれストアされ、6 ビットの指数部データは領域 B1 および領域 B2 にそれぞれストアされる。そし

て、各 18 ビットの仮数部データのうち、領域 A 1、A 2 にストアされた正負を表わす 1 ビットの符号ビットと領域 C 1、C 2 にストアされた 15 ビットのデータとからなる上位 16 ビットのデータが、各 16 ビットの仮数部送信用シフトレジスタ 31、32 にそれぞれストアされる。また、領域 B 1、B 2 にストアされる 6 ビットの指数部データと領域 D 1、D 2 にストアされる下位 2 ビットの残余の仮数部データとが、各 8 ビットの指数部送信用シフトレジスタ 33、34 にそれぞれストアされる。

仮数部送信レジスタ 31、32 と指数部送信レジスタ 33、34 とにストアされているデータは、共通のクロツク信号 SCLK および同期信号 SY NC に基づいて、各レジスタ 31 と 32、33 と 34 ごとに個別に設けられた出力端子 51、52 からライン 71、72 を介して処理装置 25 の入力端子 61、62 から 16 ビットの仮数部受信シフトレジスタ 41、42 と 8 ビットの指数部受信シフトレジスタ 43、44 とにそれぞれ転送される。尚、バッファレジスタ 35、36 へのデータのストアは任意のタイミングで行われ、またバッファレジスタ 35、36 から仮数部送信レジスタ 31、32 および指数部送信レジスタ 33、34

- 120 -

へのデータ転送は、例えば仮数部送信レジスタ3
1、32からのデータ転送が終了する毎に行われる。ライン71を介して転送される仮数部データ
は第56図(4)で示され、ライン72を介して
5 転送される指数部データおよび残余の仮数部データは第56図(5)で示される。各レジスタ41、
42、43、44の内容は、仮数部受信レジスタ
41、42および指数部受信レジスタ43、44
へのデータ転送が終了する毎に転送用バッファレ
ジスタ45、46にストアされる。この時、仮数
部受信レジスタ41、42に転送されたデータの
うち、各1ビットの符号ビットはバッファレジス
タ45、46の領域A3、A4にそれぞれストア
され、残り各15ビットの仮数部データはバッフ
10 アレジスタ45、46の領域C3、C4にそれぞ
れストアされる。また、指数部受信レジスタ43、
44に転送されたデータのうち、各6ビットの指
数部データはバッファレジスタ45、46の領域
B3、B4にそれぞれストアされ、各2ビットの
残余の仮数部データはバッファレジスタ45、4
15 6の領域D3、D4にストアされる。バッファレ
ジスタ45、46にストアされた左右各チャンネ
ル当たり24ビットの浮動小数点データは、任意
20 のタイミングでゲート47、48を介して読み出

され、データバス 49 を介して転送されて図示せ
ぬ演算処理回路によつて演算処理される。

演算処理された各チャンネル当たり 24 ビット
の浮動小数点データは指数部がすべて 0 の 18 ビ
ットの仮数部のみで表現されるデータ、すなわち
5 固定小数点データに変換される。そして、この 1
8 ビットの仮数部データのうちの上位 16 ビット
が前述の通り図示せぬ仮数部送信レジスタにスト
アされ、全て 0 の 6 ビットの指数部データおよび
10 残余の下位 2 ビットの仮数部データが図示せぬ指
数部送信レジスタにストアされ、仮数部送信レジ
スタにストアされた 16 ビットの仮数部データが
クロック信号 SCLK および同期信号 SYNC に基
づいて、16 ビットの固定小数点データとして
15 後段のデジタル／アナログ変換器 26 に転送され
る。このように、仮数部レジスタ 31、32 およ
び 41、42 に浮動小数点データにおける仮数部
の一部（本例では各上位 16 ビットのデータ）を
ストアし、指数部レジスタ 33、34 および 43、
20 44 に指数部（本例では各 6 ビットのデータ）お
よび仮数部の残余の部分（本例では各下位 2 ビッ
トのデータ）をストアし、仮数部レジスタ 31、
32 および 41、42 の内容と指数部レジスタ 3
3、34 および 43、44 の内容とを個別に入力

または出力する端子 5 1 、 5 2 および 6 1 、 6 2 を設けたため、浮動小数点データにおける仮数部のビット数が外部で取り扱われる固定小数点データのビット長より長い場合でも、特別な変換回路 5 を使用することなく、共通のクロック信号（本例では 1 サンプリング周期当たり 32 個のパルス信号）に基づいて演算処理および転送することができる。また処理装置 24 、 25 間のデータ転送においても浮動小数点データをそのままの形態で転 10 送することができ、処理装置をその演算処理の内容または量に応じて複数個に分けた場合でも 1 個の処理装置で処理したのと同等の演算精度が得られる。

以上、詳細に説明したように、本発明によれば 15 演算処理する浮動小数点データにおける仮数部のビット数が外部で取り扱われる固定小数点データのビット長より長い場合でも、特別な変換回路を使用することなく、共通のクロック信号に基づいて演算処理及び転送することができ、且つ精度を 20 劣化させることがない。

実施例

第 58 図は、実施例の音声信号処理装置 21 の電気的構成を示すブロック図である。入力端子 22 から入力されるたとえばラジオ受信機等からの

アナログ音声信号は、アナログ／デジタル変換器 23においてデジタル変換され、たとえば大規模集積回路等で実現される処理装置 24に与えられる。処理装置 24では、入力されたデジタル音声信号に、たとえばトーンコントロールのための演算処理や遅延処理などを行ない、処理装置 25に与える。処理装置 25では、他の演算処理等が行なわれ、こうして加工されたデジタル音声信号は、デジタル／アナログ変換器 26においてアナログ変換され、出力端子 27に接続されるたとえば電力增幅回路等に与えられる。

このように構成された音声信号処理装置 21において、アナログ／デジタル変換器 23から処理装置 24に導出される出力、および処理装置 25からデジタル／アナログ変換器 26に導出される出力は、ステレオ信号である場合、左右各チャネルをたとえば 16 ビットずつとすると、1サンプリング周期当たり合計 32 ビットの固定小数点データである。これに対して処理装置 24, 25内では、S/N 比およびダイナミックレンジ等を向上するために、音声信号を左右各チャネル毎にたとえば 16 ビットの仮数部と 4 ビットの指数部とによつて構成すると、音声信号は 1サンプリング周期当たり合計 40 ビットの浮動小数点データとして、

演算処理やデータの転送等が行なわれる。

処理装置 24 は、入力されたデータをストアするためには、16 ビットの左チャネル用セル A11a と 16 ビットの右チャネル用セル A11b とかから成る 32 ビットの仮数部受信レジスタ A11 と、4 ビットの左チャネル用セル A12a と 4 ビットの右チャネル用セル A12b とかから成る 8 ビットの指数部受信レジスタ A12 を含んでおり、受信されたデータは、スイッチ S11 の共通接点 31 に与えられ、個別接点 32, 33 にそれぞれ接続された仮数部受信レジスタ A11 または指数部受信レジスタ A12 に選択的に書込まれる。処理装置 24 はまた、16 ビットの左チャネル用セル B11a と 16 ビットの右チャネル用セル B11b とかから成る 32 ビットの仮数部送信レジスタ B11 と、4 ビットの左チャネル用セル B12a と 4 ビットの右チャネル用セル B12b とかから成る 8 ビットの指数部送信レジスタ B12 を有しており、これらの仮数部送信レジスタ B11 または指数部送信レジスタ B12 からのデータは、スイッチ S12 の個別接点 34, 35 にそれぞれ与えられ、共通接点 36 から選択的に続出される。スイッチ S11 とスイッチ S12 とは、制御回路 38 によってそのスイッチング様態が制御される。

- 125 -

処理装置 25 は、上述の処理装置 24 と同様に構成され、16 ビットの左チャネル用セル A 21 a と 16 ビットの右チャネル用セル A 21 b とから成る仮数部受信レジスタ A 21 と、4 ビットの左チャネル用セル A 22 a と 4 ビットの右チャネル用セル A 22 b とから成る指数部受信レジスタ A 22 と、16 ビットの左チャネル用セル B 21 a と 16 ビットの右チャネル用セル B 21 b とから成る仮数部送信レジスタ B 21 と、4 ビットの左チャネル用セル B 22 a と 4 ビットの右チャネル用セル B 22 b とから成る指数部送信レジスタ B 22 と、スイッチ S 21, S 22 と、制御回路 39 を含む。制御回路 38, 39 間は、ライン 40 で接続される。スイッチ S 21 の共通接点 41 は、ライン 37 を介してスイッチ S 12 の共通接点 36 に接続され、一方の個別接点 42 は仮数部受信レジスタ A 21 に接続され、他方の個別接点 43 は指数部受信レジスタ A 22 に接続される。スイッチ S 22 の一方の個別接点 44 は仮数部送信レジスタ B 21 に接続され、他方の個別接点 45 は指数部送信レジスタ B 22 に接続され、共通接点 46 はデジタル／アナログ変換器 26 に接続される。第 58 図において各レジスタ内に示された数字 16, 4 は、各レジスタのストア領域のビ

ット数を表わす。

本件実施例では、前段側の処理装置 24において、スイッチ S11 の共通接点 31 は個別接点 32 に導通したままとされ、また後段側の処理装置 25において、スイッチ S22 の共通接点 46 は個別接点 44 に導通したままとされる。

したがつて、アナログ／デジタル変換器 23 からの 32 ビットの固定小数点データは、処理装置 24 の仮数部受信レジスタ A11 の左右両チャネル用セル A11a, A11b にストアされ、40 ビットの浮動小数点データに変換された後、20 ビットの左チャネル用セル C11a と 20 ビットの右チャネル用セル C11b とから成る 40 ビットのレジスタ C11 にストアされる。レジスタ C11 内のデータは、演算処理等が行なわれた後、その左チャネル用セル C11a 内のデータは仮数部送信レジスタ B11 の左チャネル用セル B11a と指数部送信レジスタ B12 の左チャネル用セル B12a とにそれぞれストアされ、またレジスタ C11 の右チャネル用セル C11b 内のデータは仮数部送信レジスタ B11 の右チャネル用セル B11b と指数部送信レジスタ B12 の右チャネル用セル B12b とにそれぞれストアされる。スイッチ S12 が個別接点 34 に導通しているときに

は、スイッチ S 2 1 は個別接点 4 2 に導通しており、スイッチ S 1 2 が個別接点 3 5 に導通しているときには、スイッチ S 2 1 は個別接点 4 3 に導通する。こうしてスイッチ S 1 2 , S 2 1 のスイッチング態様が連動して制御されるため、仮数部送信レジスタ B 1 1 の左右各チャネル用セル B 1 1 a, B 1 1 b の内容は仮数部受信レジスタ A 2 1 の左右各チャネル用セル A 2 1 a, A 2 1 b にそれぞれ転送され、また指数部送信レジスタ B 1 2 の左右各チャネル用セル B 1 2 a, B 1 2 b の内容は指数部受信レジスタ A 2 2 の左右各チャネル用セル A 2 2 a, A 2 2 b にそれぞれ転送される。

処理装置 2 5において、仮数部受信レジスタ A 2 1 の左チャネル用セル A 2 1 a と指数部受信レジスタ A 2 2 の左チャネル用セル A 2 2 a とによって受信された左チャネルのデータは、レジスタ C 2 1 の 20 ビットの左チャネル用セル C 2 1 a にストアされ、また仮数部受信レジスタ A 2 1 の右チャネル用セル A 2 1 b と指数部受信レジスタ A 2 2 の右チャネル用セル A 2 2 b とによって受信された右チャネルのデータは、レジスタ C 2 1 の 20 ビットの右チャネル用セル C 2 1 b にストアされる。このようにストアされたデータは、演算処理等が行なわれた後、32 ビットの固定小数

点データに変換され、仮数部送信レジスタB 2 1の左右各チャネル用セルB 2 1 a, B 2 1 bからデジタル／アナログ変換器2 6に与えられる。

5 このようにスイッチS 1 1, S 1 2, S 2 1, S 2 2のスイッチング態様を制御することによって、処理装置2 4, 2 5には同一の集積回路を共用することができ、かつその集積回路は比較的簡易な回路構成で実現することができ、部品コストを削減することができる。

10 以上のように本発明によれば、仮数部レジスタと指數部レジスタとは、制御手段によってそのスイッチング態様が制御されるスイッチング手段によって、送信のための端子または受信のための端子に選択的に接続されるようにしたので、伝送されるデータの形式が異なっていても、送受信を行なうための回路構成の共通化を図ることができるようになり、特に集積回路などによつて本件処理装置を実現するのに極めて有利である。

請求の範囲

(1) 第1および第2処理装置の相互のデータ転送方式において、

第1処理装置から、読み出しおよび書き込みを表わす命令と、読み出しおよび書き込みをすべき記憶領域のアドレスを指定するアドレス情報と、書き込みを行なう際には前記アドレス指定された記憶領域に書き込むべきデータとを順次的に送出し、

第1処理装置では、前記アドレス指定された記憶領域からのデータを受信し、

第2処理装置では、

前記命令と、アドレス情報と、データとを受信する受信レジスタと、

受信レジスタからの命令をデコードする手段と、

受信レジスタからのアドレス情報をデコードする手段と、

命令デコード手段とアドレス情報デコード手段との出力に応答して、アドレス情報によってアドレス指定された記憶領域にデータを書き込み、または記憶領域からデータを読み出すメモリと、メモリから読み出されたデータを第1処理装置に転送する送信レジスタとを有することを特徴とするデータの転送方式。

(2) 第1および第2の処理装置の相互のデータ転

送方式において、

第1処理装置から、第2処理装置の読出すべき記憶領域をアドレス指定するアドレス情報を送出し、

5 第1処理装置では、前記アドレス指定された記憶領域からのデータを受信し、

第2処理装置では、

アドレス情報を受信する受信レジスタと、

受信レジスタからのアドレス情報をデコードする手段と、

アドレス情報デコード手段の出力に応答してアドレス情報によって、アドレス指定された記憶領域からデータを読出す手段と、

15 読出手段から読出されたデータを第1処理装置に転送する送信レジスタとを含むことを特徴とするデータ転送方式。

(3) 第1および第2処理装置の相互のデータ転送方式において、

20 第1処理装置から、第2処理装置での書き込みをすべき記憶領域をアドレス指定するアドレス情報と、前記アドレス指定された記憶領域に書込むべきデータとを順次的に送出し、

第2処理装置では、

アドレス情報とデータとを受信する受信レジス

タと、

受信レジスタからのアドレス情報をデコードする手段と、

アドレス情報デコード手段からの出力に応答してアドレス情報によってアドレス指定された記憶領域にデータを書込む手段とを有することを特徴とするデータ転送方式。

(4)制御装置との間で相互にシリアルデータを転送するデータ転送装置であつて、

10 制御装置から転送されるコマンドデータとアドレスデータとの少なくとも一方を格納する第1記憶手段と、

制御装置との間で転送されるべきデータ本体を格納する第2記憶手段と、

15 制御装置から転送される上記各データを上記第1記憶手段または第2記憶手段のいずれかに切換えて入力する切換え手段とを含むことを特徴とするデータ転送装置。

(5)上記第2記憶手段は、制御装置から受信されるデータ本体および制御装置に送信されるデータ本体を選択的に格納する書き込み／読み出し兼用であることを特徴とする特許請求の範囲第4項記載のデータ転送装置。

(6)上記切換え手段は、制御装置から入力される

ラツチ信号に応じて、制御装置から入力されるクロツク信号を上記第1記憶手段または第2記憶手段のいずれかに切換えて出力することを特徴とする特許請求の範囲第4項記載のデータ転送装置。

5 (7) 制御装置と処理装置とを含み、これらの間で相互にシリアルデータを転送するデータ転送装置において、

10 制御装置と処理装置との間に設けられる信号ラインであつて、制御装置または処理装置から出力される信号のレベルによつて処理装置または制御装置にデータの読み出し動作状態または書き込み動作状態のいずれかを指示するそのように信号ラインを設けたことを特徴とするデータ転送装置。

15 (8) 上記データが複数種類の構成部分から成る場合において、

制御装置と処理装置との少なくとも一方には上記データまたはその構成部分のビット数をそれぞれ計数する複数の計数手段をそれぞれ設け、

20 計数手段の対応するビット数の計数終了出力によつて、対応するデータまたはその構成部分の読み出し／書き込み処理が行われるようにしたことを特徴とする特許請求の範囲第7項記載のデータ転送装置。

(9) 上記データが複数種類の構成部分から成る場

合において、書込み動作をする場合には書込みを行うデータの次に対象となるアドレスを転送し、読み出し動作を行う場合には対象となるアドレスのみを転送することを特徴とする特許請求の範囲第5 7 項記載のデータ転送装置。

(10) 第1処理装置からのデータを第2処理装置に設けてあるメモリに書込むための書込み方式において、

10 第1処理装置からまずはまず、書込みをすべきことを表す書込命令と、書込みを行なうべき最初の記憶領域のアドレスを指定するアドレス情報とから成る第1の組合わせ情報を送出し、

15 次に書込動作を継続すべきであるかどうかを表す継続書込命令と、書込むべきデータとから成る第2の組合わせ情報を繰返し送出し、

第2処理装置ではまず、前記第1の組合わせ情報のアドレス情報によってアドレス指定された記憶領域に、前記第2の組合わせ情報のデータを書き込み、

20 次に前記第2の組合わせ情報の前記継続書込命令に応答して、データを順次的に書込んでゆくことを特徴とするデータ転送方式。

(11) 第1処理装置に第2処理装置のメモリに記憶されているデータを読出す読み出し方式において、

第 1 処理装置からはまず、読み出しをすべきことを表す読み出命令と、複数の各アドレスを有する記憶領域から順次的にデータを読み出すブロック転送であるかどうかを表すブロック転送命令と、読み出しを行なうべき最初の記憶領域のアドレスを指定するアドレス情報とから成る第 3 の組合わせ情報を送出し、

次に読み出しを行なうべきデータのワード数を表すワード数情報から成る第 4 の組合わせ情報を送出し、

第 2 処理装置ではまず、前記第 3 の組合わせ情報のアドレス情報によつてアドレス指定された記憶領域のデータを読み出し、

次に前記ブロック転送命令からブロック転送であると判断されたときには、前記第 4 の組合わせ情報のワード数情報によつて表されたワード数だけデータを順次的に読み出してゆくことを特徴とするデータ転送方式。

補正された請求の範囲

[1988年8月12日 (12.08.88) 国際事務局受理；出願当初の請求の範囲1-11は取り下げられた；新しい請求の範囲12-14が加った (3頁)]

(1) (削除)

(2) (削除)

(3) (削除)

5 (4) (削除)

(5) (削除)

(6) (削除)

(7) (削除)

(8) (削除)

10 (9) (削除)

(10) (削除)

(11) (削除)

(12) (追加) 制御装置との間で相互にシリアルデータを転送するデータ転送装置であつて、

15 制御装置から転送されるコマンドデータとアドレスデータとの少なくとも一方を格納する第1記憶手段と、

制御装置との間で転送されるべきデータ本体を格納する第2記憶手段と、

20 制御装置から転送される上記各データを上記第1記憶手段または第2記憶手段のいずれかに切換えて入力する切換え手段とを含み、上記第2記憶手段は、制御装置から受信されるデータ本体および制御装置に送信されるデータ本体を選択的に格

納する書込み／読み出し兼用であり、上記切換え手段は、制御装置から入力されるラツチ信号に応じて、制御装置から入力されるクロツク信号を上記第1記憶手段または第2記憶手段のいずれかに切換えて出力することを特徴とするデータ転送装置。
5

(13) (追加) 制御装置と処理装置とを含み、これらの間で相互にシリアルデータを転送するデータ転送装置において、

制御装置と処理装置との間に設けられる信号ラインであつて、制御装置または処理装置から出力される信号のレベルによって処理装置または制御装置にデータの読み出し動作状態または書き込み動作状態のいずれかを指示するそのように信号ラインを設け、制御装置と処理装置との少なくとも一方には上記データまたはその構成部分のビット数をそれぞれ計数する複数の計数手段をそれぞれ設け、計数手段の対応するビット数の計数終了出力によつて、対応するデータまたはその構成部分の読み出し／書き込み処理が行われるようにしたことを特
10 15 20 徴とするデータ転送装置。

(14) (追加) 制御装置と処理装置とを含み、これらの間で相互にシリアルデータを転送するデータ転送方式において、

制御装置と処理装置との間に設けられる信号ラ

インであつて、制御装置または処理装置から出力される信号のレベルによつて処理装置または制御装置にデータの読み出し動作状態または書き込み動作状態のいずれかを指示するそのように信号ライン 5 を設け、書き込み動作をする場合には書き込みを行うデータの次に対象となるアドレスを転送し、読み出し動作を行う場合には対象となるアドレスのみを転送することを特徴とするデータ転送方式。

10

15

20

第19条に基づく説明書

差し替え用紙に記載した請求の範囲は最初に提出した請求の範囲と以下の点で相違する。

5 請求の範囲第1項～第11項はこれを捨てて削除した。

請求の範囲第12項は最初に提出した請求の範囲第4項、第5項および第6項に基づいて作成され追加された。


10 請求の範囲第13項は最初に提出した請求の範囲第7項および第8項に基づいて作成され追加された。

請求の範囲第14項は最初に提出した請求の範囲第7項および第9項に基づいて作成され追加さ


15 れた。

1/47


第 1 図




第 2 図



第 3 図




3/47




4/47

第5図




5/47

第 6 図




n1 第 7 図




7/47


第 8 図




第 9 図




第 10 図




9 / 47
第 11 図




第 12 図






11/47


第 14 図



第 15 図




第 16 図




12 / 47

第 17 図




第 18 図




14/47

第 19 図




第 20 図




15/47


第 21 図



16 / 47
第 22 図




第 23 図




18/47

第 24 図




第 25 図




20/47

第 26 図




第 27 図

21/47




22/47

第 28 図




第 29 図




23/47

第 30 図




音声信号処理装置
13

第 31 図
デジタル信号処理回路
DSP2



25/47




26/47

第 33 図




27/47

第 34 図




第 35 図




29/47

第 36 図




30/47

第 37 図




第 38 図




32/47

第 39 図




第 40 図




33 / 47

第 41 図




第 42 図




35/47


第 43 図



第 44 図




第 45 図




38/47

第 46 図




39 / 47


第 47 図



第 48 図




第 49 図




42 / 47

第 51 図




第 50 図




43 / 47


第 52 図



第 53 図




44 / 47




45/47

第 55 図


21 音響信号処理装置



第 57 図


24 デジタル信号
処理回路25 デジタル信号
処理回路

第 56 図



47/47

第 58 図



INTERNATIONAL SEARCH REPORT

International Application No

PCT/JP88/00442

I. CLASSIFICATION OF SUBJECT MATTER (if several classification symbols apply, indicate all) ⁶

According to International Patent Classification (IPC) or to both National Classification and IPC

Int.Cl⁴ G06F15/16, 13/00

II. FIELDS SEARCHED

Minimum Documentation Searched ⁷

Classification System	Classification Symbols
IPC	G06F15/16, 13/00

Documentation Searched other than Minimum Documentation
to the Extent that such Documents are Included in the Fields Searched ⁸

III. DOCUMENTS CONSIDERED TO BE RELEVANT ⁹

Category *	Citation of Document, ¹¹ with indication, where appropriate, of the relevant passages ¹²	Relevant to Claim No. ¹³
Y	JP, A, 54-122059 (NEC Corporation) 21 September 1979 (21. 09. 79) P.3, upper left column, line 19 to p.6, lower right column, line 5 & US, A, 4210782	1-11
Y	JP, A, 55-99633 (NEC Corporation) 29 July 1980 (29. 07. 80) P.2, upper left column, line 7 to p.3, upper left column, line 13 (Family: none)	1-11
Y	JP, A, 57-86,959 (Matsushita Electric Ind. Co., Ltd.) 31 May 1982 (31. 05. 82) P.1, lower right column, line 20 to p.4, upper left column, line 11 (Family: none)	1-11
Y	JP, A, 57-114957 (NEC Corporation) 17 July 1982 (17. 07. 82)	1-11

* Special categories of cited documents: ¹⁰

- "A" document defining the general state of the art which is not considered to be of particular relevance
- "E" earlier document but published on or after the international filing date
- "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- "O" document referring to an oral disclosure, use, exhibition or other means
- "P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention

"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step

"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art

"&" document member of the same patent family

IV. CERTIFICATION

Date of the Actual Completion of the International Search	Date of Mailing of this International Search Report
June 7, 1988 (07. 06. 88)	June 20, 1988 (20. 06. 88)
International Searching Authority Japanese Patent Office	Signature of Authorized Officer

FURTHER INFORMATION CONTINUED FROM THE SECOND SHEET

P.2, lower left column, line 2 to
 p.3, lower left column, line 3
 (Family: none)

V. OBSERVATIONS WHERE CERTAIN CLAIMS WERE FOUND UNSEARCHABLE¹⁰

This international search report has not been established in respect of certain claims under Article 17(2) (a) for the following reasons:

1. Claim numbers _____, because they relate to subject matter¹² not required to be searched by this Authority, namely:

2. Claim numbers _____, because they relate to parts of the international application that do not comply with the prescribed requirements to such an extent that no meaningful international search can be carried out¹³, specifically:

VI. OBSERVATIONS WHERE UNITY OF INVENTION IS LACKING¹¹

This International Searching Authority found multiple inventions in this international application as follows:

1. As all required additional search fees were timely paid by the applicant, this international search report covers all searchable claims of the international application.

2. As only some of the required additional search fees were timely paid by the applicant, this international search report covers only those claims of the international application for which fees were paid, specifically claims:

3. No required additional search fees were timely paid by the applicant. Consequently, this international search report is restricted to the invention first mentioned in the claims; it is covered by claim numbers:

4. As all searchable claims could be searched without effort justifying an additional fee, the International Searching Authority did not invite payment of any additional fee.

Remark on Protest

- The additional search fees were accompanied by applicant's protest.
- No protest accompanied the payment of additional search fees.

国際調査報告

国際出願番号PCT/JP 88/00442

I. 発明の属する分野の分類

国際特許分類(IPC) Int. Cl.

G 06 F 15/16, 13/00

II. 国際調査を行った分野

調査を行った最小限資料

分類体系	分類記号
IPC	G 06 F 15/16, 13/00

最小限資料以外の資料で調査を行ったもの

III. 関連する技術に関する文献

引用文献の ※ カテゴリー	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	請求の範囲の番号
Y	JP, A, 54-122059 (日本電気株式会社) 21. 9月. 1979 (21. 09. 79) P. 3 左上欄 19行 - P. 6 右下欄 5行 & US, A, 4210782	1-11
Y	JP, A, 55-99633 (日本電気株式会社) 29. 7月. 1980 (29. 07. 80) P. 2 左上欄 7行 - P. 3 左上欄 13行 (ファミリーなし)	1-11
Y	JP, A, 57-86959 (松下電器産業株式会社) 31. 5月. 1982 (31. 05. 82) P. 1 右下欄 20行 - P. 4 左上欄 11行 (ファミリーなし)	1-11
Y	JP, A, 57-114957 (日本電気株式会社) 17. 7月. 1982 (17. 07. 82)	1-11

※引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの
 「E」先行文献ではあるが、国際出願日以後に公表されたもの
 「L」優先権主張に疑義を提起する文献又は他の文献の発行日
 若しくは他の特別な理由を確立するために引用する文献
 (理由を付す)
 「O」口頭による開示、使用、展示等に言及する文献
 「P」国際出願日前で、かつ優先権の主張の基礎となる出願の
 日の後に公表された文献

「T」国際出願日又は優先日の後に公表された文献であって出
 請と矛盾するものではなく、発明の原理又は理論の理解
 のために引用するもの

「X」特に関連のある文献であって、当該文献のみで発明の新
 規性又は進歩性がないと考えられるもの

「Y」特に関連のある文献であって、当該文献と他の1以上の
 文献との、当業者にとって自明である組合せによって進
 步性がないと考えられるもの

「&」同一パテントファミリーの文献

IV. 認証

国際調査を完了した日 07. 06. 88	国際調査報告の発送日 20. 06. 88
国際調査機関 日本国特許庁 (ISA/JP)	権限のある職員 特許庁審査官 松尾 浩太郎

5 B | 6 7 4 5

第2ページから続く情報

(Ⅰ欄の続き)

P. 2左下欄2行 - P. 3左下欄3行
(ファミリーなし)

V. 一部の請求の範囲について国際調査を行わないときの意見

次の請求の範囲については特許協力条約に基づく国際出願等に関する法律第8条第3項の規定によりこの国際調査報告を作成しない。その理由は、次のとおりである。

1. 請求の範囲_____は、国際調査をすることを要しない事項を内容とするものである。

2. 請求の範囲_____は、有効な国際調査をすることができる程度にまで所定の要件を満たしていない国際出願の部分に係るものである。

3. 請求の範囲_____は、従属請求の範囲でありかつPCT規則6.4(a)第2文の規定に従って起草されている。

VI. 発明の単一性の要件を満たしていないときの意見

次に述べるようにこの国際出願には二以上の発明が含まれている。

1. 追加して納付すべき手数料が指定した期間内に納付されたので、この国際調査報告は、国際出願のすべての調査可能な請求の範囲について作成した。

2. 追加して納付すべき手数料が指定した期間内に一部分しか納付されなかつたので、この国際調査報告は、手数料の納付があった発明に係る次の請求の範囲について作成した。
請求の範囲_____

3. 追加して納付すべき手数料が指定した期間内に納付されなかつたので、この国際調査報告は、請求の範囲に最初に記載された発明に係る次の請求の範囲について作成した。
請求の範囲_____

4. 追加して納付すべき手数料を要求するまでもなく、すべての調査可能な請求の範囲について調査することができたので、追加して納付すべき手数料の納付を命じなかつた。

追加手数料異議の申立てに関する注意

- 追加して納付すべき手数料の納付と同時に、追加手数料異議の申立てがされた。
- 追加して納付すべき手数料の納付に際し、追加手数料異議の申立てがされなかつた。