

(19) 日本国特許庁 (JP)

(12) 特 許 公 報 (B2)

(11) 特許番号

特許第4962993号  
(P4962993)

(45) 発行日 平成24年6月27日 (2012. 6. 27)

(24) 登録日 平成24年4月6日 (2012. 4. 6)

(51) Int. Cl.	F I
<b>G O 6 F 21/22 (2006. 01)</b>	G O 6 F 21/22 1 1 4 D
<b>G O 6 F 11/22 (2006. 01)</b>	G O 6 F 11/22 3 4 O A

請求項の数 10 (全 16 頁)

(21) 出願番号	特願2009-519507 (P2009-519507)	(73) 特許権者	502188642
(86) (22) 出願日	平成19年7月11日 (2007. 7. 11)		マーベル ワールド トレード リミテッ ド
(65) 公表番号	特表2009-544069 (P2009-544069A)		バルバドス国 ビービー 1 4 0 2 7, セン トマイケル、ブリトンズ ヒル、ガンサイ トロード、エル ホライズン
(43) 公表日	平成21年12月10日 (2009. 12. 10)		
(86) 国際出願番号	PCT/US2007/015775	(74) 代理人	100104156
(87) 国際公開番号	W02008/008367		弁理士 龍華 明裕
(87) 国際公開日	平成20年1月17日 (2008. 1. 17)	(74) 代理人	100118005
審査請求日	平成22年7月9日 (2010. 7. 9)		弁理士 飯山 和俊
(31) 優先権主張番号	60/831, 022	(74) 代理人	100143502
(32) 優先日	平成18年7月14日 (2006. 7. 14)		弁理士 明石 英也
(33) 優先権主張国	米国 (US)	(74) 代理人	100138128
(31) 優先権主張番号	60/820, 287		弁理士 東山 忠義
(32) 優先日	平成18年7月25日 (2006. 7. 25)		
(33) 優先権主張国	米国 (US)		

最終頁に続く

(54) 【発明の名称】 システムオンアチップ (S o C) 試験インタフェースセキュリティ

(57) 【特許請求の範囲】

【請求項 1】

プロセッサと、  
 イネーブルされている場合にだけ、前記プロセッサと通信する試験インタフェースと、  
 前記プロセッサ用のファームウェアを記憶する第 1 メモリと、  
 前記プロセッサ用の、前記プロセッサがブートした場合に前記第 1 メモリ内の予め定められた位置から前記ファームウェアの一部を前記プロセッサに読み込ませるブートコード  
 を記憶する第 2 メモリと

レジスタ、前記予め定められた値を記憶する第 3 メモリ、および前記レジスタと前記第 3 メモリとの間の比較に基づいて、前記試験インタフェースをイネーブルするロジックを有する特定用途向け回路と

を備え、

前記試験インタフェースは、前記ファームウェアの前記一部が予め定められた値を有する場合にだけイネーブルされ、

前記ブートコードは、前記プロセッサに、前記ファームウェアの前記一部を前記レジスタに書き込ませる装置。

【請求項 2】

前記試験インタフェースは、J o i n t T e s t A c t i o n G r o u p ( J T A G ) インタフェースを有する

請求項 1 に記載の装置。

## 【請求項 3】

前記プロセッサは、前記ファームウェアの前記一部が前記予め定められた値を有するか否かを決定し、

前記プロセッサは、前記ファームウェアの前記一部が前記予め定められた値を有する場合に、前記試験インタフェースをイネーブルする請求項 1 または 2 に記載の装置。

## 【請求項 4】

前記試験インタフェースは、イネーブルされている場合にだけ、前記特定用途向け回路と通信する請求項 1 から 3 の何れか 1 項に記載の装置。

## 【請求項 5】

前記第 1 メモリ内の前記予め定められた位置に記憶された前記ファームウェアの前記一部はスクランブルされており、

前記装置は、

前記プロセッサが前記第 1 メモリ内の前記予め定められた位置から前記ファームウェアの前記一部を読み込んだ場合に、前記ファームウェアの前記一部をデスクランブルするデスクランブラ

をさらに備える請求項 1 から 4 の何れか 1 項に記載の装置。

## 【請求項 6】

前記デスクランブルは、

Advanced Encryption Standard (AES) プロセス、  
Data Encryption Standard (DES) プロセス、および  
共有鍵プロセス

の少なくとも 1 つに従って実行される請求項 5 に記載の装置。

## 【請求項 7】

前記第 1 メモリは、

ファームウェアメモリ

を有する請求項 1 から 6 の何れか 1 項に記載の装置。

## 【請求項 8】

前記第 2 メモリは、

リードオンリーメモリ

を有する請求項 1 から 7 の何れか 1 項に記載の装置。

## 【請求項 9】

請求項 1 から 8 の何れか 1 項に記載の装置を有する集積回路。

## 【請求項 10】

請求項 9 に記載の集積回路を備えるディスクプレーヤ。

## 【発明の詳細な説明】

## 【関連出願】

## 【0001】

本出願は、2007 年 1 月 18 日に提出された米国特許出願番号第 11 / 654841 号、2006 年 7 月 14 日に提出された米国仮特許出願番号第 60 / 831022 号、および、2006 年 7 月 25 日に提出された米国仮特許出願番号第 60 / 820287 号の利益を主張し、その開示は、全てがここに参照として組み込まれる。

## 【技術分野】

## 【0002】

本発明は、概して集積回路に関する。特に、本発明はシステムオンチップ (SOC) 試験インタフェースセキュリティに関する。

## 【背景技術】

## 【0003】

集積回路技術の最近の進歩は、いわゆるシステムオンチップ (SOC) 集積回路を普及させた。そこでは、メモリ、および、単一の集積回路チップ上の特定用途向け回路のような他のハードウェアブロックとともに、プロセッサが組み込まれる。図 1 は、プロセッサ

10

20

30

40

50

102、不揮発性メモリ104、揮発性メモリ106、リードオンリーメモリ(ROM)108、試験インタフェース110、および、特定用途向け回路112を備える従来技術としてのSoC100を示す。

#### 【0004】

SoC100は、Joint Test Action Group(JTAG)インタフェースのような、SoC100をデバッグングおよび試験するのに用いる1つの試験インタフェース110を通常備える。試験インタフェース110は、一般にプロセッサ102および特定用途向け回路112に接続される。試験インタフェース110は、SoC100内の他の回路にも接続されることができる。例えば、SoC100は、不揮発性メモリ104に記憶されたファームウェアのプロセッサ102による実行をトレースするために用いることができる。

10

#### 【発明の概要】

#### 【発明が解決しようとする課題】

#### 【0005】

しかしながら、試験インタフェース110は、開発中には有用な一方で、ひとたび実地で実用されると、アタッカがSoC100に入り込む隙をも提供する。例えば、アタッカは、SoC100が内部に設けられたシステムのセキュリティを破るべくファームウェアをコピーまたは変更するために試験インタフェース110を使用することができる。SoC100は、いくつかのリソースへの不正アクセスを防ぐための秘密鍵のようなシークレットを用いることもできる。例えば、デジタルビデオディスク(DVD)プレーヤ/バーナ内に設けられたSoC100は、コピープロテクトされたDVDのコピーをユーザが作成することを防ぐための秘密鍵を用いることができる。アタッカは、試験インタフェース110を用いて秘密鍵を取得して、コピープロテクトされたDVDのコピーをDVDプレーヤ/バーナを用いて作成することができる。

20

#### 【課題を解決するための手段】

#### 【0006】

概して、一側面において、この発明は、プロセッサと、イネーブルされている場合にだけ、プロセッサと通信する試験インタフェースと、プロセッサ用のファームウェアを記憶する第1メモリと、プロセッサ用のブートコードを記憶する第2メモリとを備え、プロセッサがブートした場合に、ブートコードはプロセッサに、第1メモリ内の予め定められた位置からファームウェアの一部を読み込ませ、試験インタフェースは、ファームウェアの一部が予め定められた値を有する場合にイネーブルされる装置、を特徴とする。

30

#### 【0007】

いくつかの実施態様において、試験インタフェースは、Joint Test Action Group(JTAG)インタフェースを有する。いくつかの実施態様において、プロセッサはファームウェアの一部が予め定められた値を有するか否かを決定し、ファームウェアの一部が予め定められた値を有する場合に、プロセッサは試験インタフェースをイネーブルする。いくつかの実施態様は、レジスタと、予め定められた値を記憶する第3メモリと、レジスタと第3メモリとの間の比較に基づいて、試験インタフェースをイネーブルするロジックとを有する特定用途向け回路を備え、ブートコードは、プロセッサに、ファームウェアの一部をレジスタに書き込ませる。いくつかの実施態様において、試験インタフェースは、イネーブルされている場合にだけ、特定用途向け回路と通信する。いくつかの実施態様において、第1メモリ内の予め定められた位置に記憶されたファームウェアの一部はスクランブルされており、装置は、プロセッサが第1メモリ内の予め定められた位置からファームウェアの一部を読み込んだ場合に、ファームウェアの一部をデスクランブルするデスクランブラをさらに備える。いくつかの実施態様において、デスクランブルは、Advanced Encryption Standard(AES)プロセス、Data Encryption Standard(DES)プロセス、および共有鍵プロセスの少なくとも1つに従って実行される。いくつかの実施態様において、第1メモリは、ファームウェアメモリを有する。いくつかの実施態様において、第2メモ

40

50

りは、リードオンリーメモリを有する。いくつかの実施態様は、上記装置を有する集積回路を備える。いくつかの実施態様は、上記集積回路を備えるディスクプレーヤを備える。

【0008】

概して、一側面において、この発明は、プロセッシング手段と、イネーブルされている場合にだけプロセッシング手段と通信する試験インタフェース手段と、プロセッシング手段用のファームウェアを記憶する第1メモリ手段と、プロセッシング手段用のブートコードを記憶する第2メモリ手段とを備え、プロセッシング手段がブートした場合に、ブートコードは、第1メモリ内の予め定められた位置からファームウェアの一部をプロセッシング手段に読み込ませ、試験インタフェース手段は、ファームウェアの一部が予め定められた値を有する場合にだけイネーブルされる装置、を特徴とする。

10

【0009】

いくつかの実施態様において、試験インタフェースは、Joint Test Action Group (JTAG) を有する。いくつかの実施態様において、プロセッシング手段は、ファームウェアの一部が予め定められた値を有するか否かを決定して、プロセッシング手段は、ファームウェアの一部が予め定められた値を有する場合に、試験インタフェース手段をイネーブルする。いくつかの実施態様は、データを記憶する第3メモリ手段と、予め定められた値を記憶する第4メモリ手段と、第3および第4メモリ手段の間の比較に基づいて、試験インタフェースをイネーブルするロジック手段とを備え、ブートコードは、プロセッシング手段に、ファームウェアの一部を第3メモリ手段に書き込ませる。いくつかの実施態様において、試験インタフェース手段は、試験インタフェースがイネーブルされている場合にだけ、ロジック手段と通信する。いくつかの実施態様において、第1メモリ手段内の予め定められた位置に記憶されたファームウェアの一部はスクランブルされており、装置は、プロセッシング手段が第1メモリ手段内の予め定められた位置からファームウェアの一部を読み込んだ場合に、ファームウェアの一部をデスクランブルするデスクランブル手段をさらに備える。いくつかの実施態様において、デスクランブルは、Advanced Encryption Standard (AES) プロセス、Data Encryption Standard (DES) プロセス、および共有鍵プロセスの少なくとも1つに従って実行される。いくつかの実施態様は、上記装置を有する集積回路を備える。いくつかの実施態様は、上記集積回路を備えるディスクプレーヤを備える。

20

30

【0010】

概して、一側面において、この発明は、プロセッサ、試験インタフェース、プロセッサ用のファームウェアを記憶する第1メモリ、および、プロセッサ用のブートコードを記憶する第2メモリを有する装置をオペレートする方法であって、ブートコードに従って、プロセッサがブートした場合に第1メモリ内の予め定められた位置からファームウェアの一部を読み込む段階と、ファームウェアの一部が予め定められた値を有するか否かを決定する段階と、ファームウェアの一部が予め定められた値を有する場合にだけ、試験インタフェースをイネーブルする段階とを備え、試験インタフェースは、イネーブルされている場合にだけプロセッサと通信する方法、を特徴とする。

【0011】

40

いくつかの実施態様において、装置は、レジスタ、および、予め定められた値を記憶する第3メモリを有し、方法は、ブートコードに従って、ファームウェアの一部をレジスタに書き込む段階と、レジスタと第3メモリとの間の比較に基づいて、試験インタフェースをイネーブルする段階とをさらに備える。いくつかの実施態様において、装置は、レジスタおよび第3メモリを有する特定用途向け回路をさらに有し、記試験インタフェースは、イネーブルされている場合にだけ、特定用途向け回路と通信する。いくつかの実施態様において、第1メモリ内の予め定められた位置に記憶されたファームウェアの一部はスクランブルされており、方法は、第1メモリ内の予め定められた位置からファームウェアの一部を読み込んだ場合に、ファームウェアの一部をデスクランブルする段階をさらに備える。いくつかの実施態様において、デスクランブルする段階は、Advanced Enc

50

ryption Standard (AES) プロセス、Data Encryption Standard (DES) プロセス、および共有鍵プロセスの少なくとも1つに従って実行される。

【0012】

概して、一側面において、この発明は、プロセッサ、試験インタフェース、プロセッサ用のファームウェアを記憶する第1メモリ、および、プロセッサ用のブートコードを記憶する第2メモリを有する装置をオペレートするためのプロセッサ上で実行可能なコンピュータプログラムであって、ブートコードに従って、プロセッサがブートした場合に第1メモリ内の予め定められた位置からファームウェアの一部を読み込むための命令と、ファームウェアの一部が予め定められた値を有するか否かを決定するための命令と、ファームウェアの一部が予め定められた値を有する場合にだけ、試験インタフェースをイネーブルするための命令とを備え、試験インタフェースは、イネーブルされている場合にだけプロセッサと通信するコンピュータプログラム、を特徴とする。いくつかの実施態様において、装置は、レジスタ、および、予め定められた値を記憶する第3メモリを有しており、コンピュータプログラムは、ブートコードに従って、ファームウェアの一部をレジスタに書き込むための命令と、レジスタと第3メモリとの間の比較に基づいて、試験インタフェースをイネーブルするための命令とを備える。いくつかの実施態様において、装置は、レジスタおよび第3メモリを有する特定用途向け回路をさらに有し、試験インタフェースは、イネーブルされている場合にだけ、特定用途向け回路と通信する。いくつかの実施態様において、第1メモリ内の予め定められた位置に記憶されたファームウェアの一部はスクランブルされており、コンピュータプログラムは、第1メモリ内の予め定められた位置からファームウェアの一部を読み込んだ場合に、ファームウェアの一部をデスクランブルするための命令をさらに備える。いくつかの実施態様において、デスクランブルは、Advanced Encryption Standard (AES) プロセス、Data Encryption Standard (DES) プロセス、および共有鍵プロセスの少なくとも1つに従って実行される。

【0013】

1以上の実施の詳細が、添付の図および以下の説明に記載される。他の特徴は、その説明および図から、そして請求項から明らかである。

【図面の簡単な説明】

【0014】

【図1】従来技術のシステムオンアチップ(SoC)を示す図である。

【図2】この発明のいくつかの実施形態において、プロセッサが認証コードをチェックするSoCを示す図である。

【図3】この発明のいくつかの実施形態において、図3のSoCのためのプロセスを示す図である。

【図4】この発明のいくつかの実施形態において、特定用途向け回路が認証コードをチェックするSoCを示す図である。

【図5】この発明のいくつかの実施形態において、図5のSoCのためのプロセスを示す図である。

【図6A】この発明の様々な典型的な実装を示す図である。

【図6B】この発明の様々な典型的な実装を示す図である。

【図6C】この発明の様々な典型的な実装を示す図である。

【図6D】この発明の様々な典型的な実装を示す図である。

【図6E】この発明の様々な典型的な実装を示す図である。

【図6F】この発明の様々な典型的な実装を示す図である。

【図6G】この発明の様々な典型的な実装を示す図である。

【発明を実施するための形態】

【0015】

本明細書で用いられる各参照番号の桁は、参照番号が最初に現れる図の番号を示す。

この発明の実施形態は、複数のシステムオンチップ（SoC）集積回路用の複数の試験インタフェースに対するセキュリティを提供する。SoCは、試験インタフェース、1つのプロセッサ、プロセッサ用のファームウェアを記憶する1つのファームウェアメモリ、および、プロセッサ用のブートコードを記憶する1つのリードオンリーメモリを有する。試験インタフェースは、試験インタフェースがイネーブルされている場合にだけプロセッサと通信する。試験インタフェースは、Joint Test Action Group（JTAG）インタフェースとして実装されてよい。プロセッサがブートした場合に、ブートコードは、プロセッサに、ファームウェアメモリ内の予め定められた位置からファームウェアの一部を読み込ませる。試験インタフェースは、プロセッサに読み込まれたファームウェアの一部が予め定められた認証コードを含む場合にだけ、イネーブルされる。

10

## 【0016】

この発明の実施形態に従って実装された複数のSoCにおいて、認証コードは、SoCの開発フェーズの間においてファームウェアメモリ内に記憶されることができる。それにより、SoCの試験およびデバッグのために試験インタフェースがイネーブルにされる。その後、製造のためにファームウェアから認証コードが削除されることができ、それにより試験インタフェースがディセーブルされる。

## 【0017】

いくつかの実施形態において、プロセッサは、ファームウェアの一部が認証コードを含むか否かを決定して、ファームウェアの一部が認証コードを含む場合に、試験インタフェースをイネーブルする。他の実施形態においては、ファームウェアの一部が認証コードを含むか否かを、特定用途向け回路が決定する。特定用途向け回路は、例えばデジタルビデオディスク（DVD）プレーヤ/バーナなどをコントロールする、デバイスコントローラおよび類似のものであってよい。特定用途向け回路は、1つのレジスタ、認証コードを記憶する1つのメモリ、および1つのコンパレータを有する。ブートコードは、プロセッサに、ファームウェアの一部をレジスタに書き込ませる。コンパレータは、レジスタと更なるメモリとの間の比較に基づき、試験インタフェースをイネーブルする。

20

## 【0018】

特定用途向け回路が認証コードをチェックする実施形態においては、SoCの製造者は認証コードを知る必要がなく、このため、製造するSoCのための認証コードを保守しセキュアにする責務から解放される。これらの実施形態において、顧客（例えば、SoCを含む電子デバイスの製造者）は、認証コードを含んでいない複数のSoCを購入することができ、その後、試験およびデバッグするために試験インタフェースをイネーブルすべく、認証コードを複数のSoCに入力することができる。例えば、特定用途向け回路内のメモリは、1つのワンタイムプログラマブルメモリとして実装されてよい。顧客は、メモリに認証コードを焼き、認証コードをファームウェアに記録もする。顧客が複数のSoCを出荷する場合に、顧客は認証コードをファームウェアから単に削除し、それにより試験インタフェースをディセーブルする。

30

## 【0019】

いくつかの実施形態において、ファームウェアメモリに記憶されたファームウェアのいくつかまたは全てが、1つのスクランプリングプロセスに従ってスクランブルされる。これらの実施形態は、プロセッサがファームウェアメモリからファームウェアを読み込んだ場合に1つのデスクランプリングプロセスに従ってファームウェアをデスクランブルする、1つのデスクランブラを含む。スクランプリングおよびデスクランプリングプロセスは、Advanced Encryption Standard（AES）プロセス、Data Encryption Standard（DES）プロセス、共有鍵プロセス、および類似のものを含むことができる。これらの実施形態において、アタッカが試験インタフェースを通じてどうにかしてSoCにアクセスすることができたとしても、アタッカはファームウェアをデスクランブルするという問題にさらに直面するだろう。

40

## 【0020】

50

図2は、この発明の実施形態において、SoC200内のプロセッサ202が認証コードをチェックするSoC200を示す。SoC200は、プロセッサ202と、試験インタフェース204がイネーブルされている場合にだけプロセッサ202と通信する試験インタフェース204と、プロセッサ202用のファームウェア208を記憶するファームウェアメモリ206と、プロセッサ202用のブートコード212を記憶するリードオンリメモリ(ROM)210とを有する。以下に詳細に説明されるように、試験インタフェース204がイネーブルされている場合に、試験インタフェース204は、プロセッサ202および特定用途向け回路216に接続され、また、SoC200内の他の複数の回路にも接続されてよい。試験インタフェース204は、Joint Test Action Group(JTAG)インタフェースまたは類似のものとして実装されてよい。ファームウェアメモリ206は、不揮発性メモリまたは類似のものとして実装されてよい。

10

#### 【0021】

SoC200は概して、1つのランダムアクセスメモリ(RAM)214および1つの特定用途向け回路216を有してもよい。例えば、SoC200がDVDプレーヤのようなディスクプレーヤをコントロールすることを目的とする場合、特定用途向け回路216は1つのディスクコントローラおよび1つの読み込みチャネルを含むことができる。当然に、他の実装では、他の種類の複数の特定用途向け回路を含むことができる。

#### 【0022】

いくつかの実施形態において、例えば上述したように、ファームウェア208はスクランブルがかけられており、SoC200は、ファームウェア208がファームウェアメモリ206から読み込まれた場合にファームウェア208の全てまたは一部をデスクランブルする1つのデスクランブラ218を含む。説明される複数の実施形態においてSoC200の複数の要素がある構成で表されるが、他の実施形態では他の構成をとることができるが、本明細書で提供された開示および教示に基づいて当業者に明らかであろう。例えば、SoC200の複数の要素は、ハードウェア、ソフトウェア、またはそれらのコンビネーションで実装することができる。

20

#### 【0023】

図3は、この発明の実施形態に係る、図3のSoC200のプロセスを示す。説明される複数の実施形態においてプロセス300の複数の要素がある構成で表されるが、他の実施形態では他の構成をとることができるが、本明細書で提供された開示および教示に基づいて当業者に明らかであろう。

30

#### 【0024】

関連技術分野でよく知られているように、例えばSoC200への電力を切断して投入したり、プロセッサ202にリセット信号を加えたり、同様のことをすることで、プロセッサ202がブートされる(ステップ302)。ブートされたとき、プロセッサ202は、ROM210に記憶されているブートコード212の実行を開始する(ステップ304)。ブートコード212は、プロセッサ202に、ファームウェアメモリ206内の予め定められた位置からファームウェア208の一部を読み込ませ(ステップ306)、ファームウェア208の一部が適正な認証コードを含むか否かを決定させる(ステップ308)。例えば、認証コードはROM210に記憶されることができ、プロセッサ202は、その認証コードを、ファームウェアメモリ206内の予め定められた位置から読み込まれたファームウェア208の一部と比較する。

40

#### 【0025】

ファームウェア208が適正な認証コードを含む場合(ステップ310)には、プロセッサ202は、例えばイネーブル信号220をアサートすることにより、試験インタフェース204をイネーブルする(ステップ312)。そうでない場合には、プロセッサ202は、例えばイネーブル信号220を無効にすることにより、試験インタフェース204をディセーブルする(ステップ314)。イネーブルされた場合、試験インタフェース204は、試験デバイスのような外部デバイスと、プロセッサ202との間の通信、いくつかの実施形態では特定用途向け回路216のようなSoC200内の他の複数の回路との

50

通信を、許可する。

【 0 0 2 6 】

図 4 は、この発明の実施形態に従って、S o C 4 0 0 内の特定用途向け回路 4 1 6 が認証コードをチェックする S o C 4 0 0 を示す。S o C 4 0 0 は、プロセッサ 4 0 2 と、試験インタフェース 4 0 4 がイネーブルされている場合にだけプロセッサ 4 0 2 と通信する試験インタフェース 4 0 4 と、プロセッサ 4 0 2 用のファームウェア 4 0 8 を記憶するファームウェアメモリ 4 0 6 と、プロセッサ用のブートコード 4 1 2 を記憶するリードオンリメモリ ( R O M ) 4 1 0 とを有する。試験インタフェース 4 0 4 は、以下に説明するように、試験インタフェース 4 0 4 がイネーブルされた場合に、プロセッサ 4 0 2 および特定用途向け回路 4 1 6 と接続されてよく、S o C 4 0 0 内の他の複数の回路とも接続されてよい。試験インタフェース 4 0 4 は、J o i n t T e s t A c t i o n G r o u p ( J T A G ) インタフェースまたは類似のものとして実装されてよい。ファームウェアメモリ 4 0 6 は、不揮発性メモリまたは類似のものとして実装されてよい。S o C 4 0 0 は概して、1つのランダムアクセスメモリ ( R A M ) 4 1 4 を有してもよい。

10

【 0 0 2 7 】

S o C 4 0 0 は、特定用途向け回路 4 1 6 も有する。例えば、S o C 4 0 0 が D V D プレーヤのようなディスクプレーヤをコントロールすることを目的とする場合、特定用途向け回路 4 1 6 は 1 つのディスクコントローラおよび 1 つの読み込みチャネルを含むことができる。当然に、他の実装では、他の種類の複数の特定用途向け回路を含むことができる。特定用途向け回路 4 1 6 は、レジスタ 4 2 2、メモリ 4 2 4、およびコンパレータ 4 2 6 を有する。メモリ 4 2 4 は、1つのワンタイムプログラマブルメモリとして実装されてよい。

20

【 0 0 2 8 】

いくつかの実施形態において、例えば上述したように、ファームウェア 4 0 8 はスクランブルがかけられており、S o C 4 0 0 は、ファームウェア 4 0 8 がファームウェアメモリ 4 0 6 から読み込まれた場合にファームウェア 4 0 8 の全てまたは一部をデスクランブルする 1 つのデスクランブラ 4 1 8 を含む。説明される複数の実施形態において S o C 4 0 0 の複数の要素がある構成で表されるが、他の実施形態では他の構成をとることができるが、本明細書で提供された開示および教示に基づいて当業者に明らかであろう。例えば、S o C 4 0 0 の複数の要素は、ハードウェア、ソフトウェア、またはそれらのコンビネーションで実装することができる。

30

【 0 0 2 9 】

図 5 は、この発明の実施形態において、図 5 の S o C 4 0 0 のための処理を示す。説明される複数の実施形態において S o C 5 0 0 の複数の要素がある構成で表されるが、他の実施形態では他の構成をとることができるが、本明細書で提供された開示および教示に基づいて当業者に明らかであろう。

【 0 0 3 0 】

関連技術分野でよく知られているように、例えば S o C 4 0 0 への電力を切断して投入したり、プロセッサ 4 0 2 にリセット信号を加えたり、同様のことをすることで、プロセッサ 4 0 2 がブートされる (ステップ 5 0 2)。ブートされたとき、プロセッサ 4 0 2 は、R O M 4 1 0 に記憶されているブートコード 4 1 2 の実行を開始する (ステップ 5 0 4)。ブートコード 4 1 2 は、プロセッサ 4 0 2 に、ファームウェアメモリ 4 0 6 内の予め定められた位置からファームウェア 4 0 8 の一部を読み込ませ (ステップ 5 0 6)、ファームウェア 4 0 8 のその一部を特定用途向け回路 4 1 6 内のレジスタ 4 2 2 に書き込ませる (ステップ 5 0 8)。

40

【 0 0 3 1 】

これらの実施形態において、認証コードはメモリ 4 2 4 に記憶される。コンパレータ 4 2 6 は、レジスタ 4 2 2 とメモリ 4 2 4 との間の比較に基づき、試験インタフェース 4 0 4 をイネーブルする。具体的には、メモリ 4 2 4 が適正な認証コードを格納している場合 (ステップ 5 1 0) には、コンパレータ 4 2 6 は、例えばイネーブル信号 4 2 0 をアサー

50



トすることにより、試験インタフェース404をイネーブルする(ステップ512)。そうでない場合には、コンパレータ426は、例えばイネーブル信号420を無効にすることにより、試験インタフェース404をディセーブルする(ステップ514)。イネーブルされた場合、試験インタフェース404は、試験デバイスのような外部デバイスと、プロセッサ402との間の通信、いくつかの実施形態では特定用途向け回路416のようなSOC400内の他の複数の回路との通信を、許可する。

#### 【0032】

図6A-6Gは、この発明の様々な典型的な実装を示す図である。図6Aを参照すると、この発明は、ハードディスクドライブ601に実装されることができる。この発明は、図6Aにおいて602で一般に識別されるシグナルプロセッシングおよび/またはコントロール回路のいずれかまたは双方を実装することができる。いくつかの実施形態において、HDD601内のシグナルプロセッシングおよび/またはコントロール回路602および/または他の複数の回路(図示せず)は、データ処理、コーディングおよび/または暗号化、演算、および/または、磁気記録媒体603に出力される、および/または磁気記録媒体603から受信されたデータのフォーマットを実行することができる。

10

#### 【0033】

HDD601は、ホストデバイス(図示せず)(例えば、コンピュータ、携帯情報端末のようなモバイルコンピューティングデバイス、セルラフォン、メディアまたはMP3プレーヤなど)、および/または他のデバイスと、1以上の有線または無線の通信リンク604を介して通信することができる。HDD601は、メモリ605(例えば、ランダムアクセスメモリ(RAM)、フラッシュメモリのような低レイテンシの不揮発性メモリ、リードオンリメモリ(ROM)、および/または他の適切な電子データストレージ)に接続されることができる。

20

#### 【0034】

図6Bを参照すると、この発明は、デジタル多目的ディスク(DVD)ドライブ606に実装されることができる。この発明は、図6Bにおいて607で一般に識別されるシグナルプロセッシングおよび/またはコントロール回路のいずれかまたは双方、および/またはDVDドライブ606の大容量データストレージを実装することができる。DVD606内のシグナルプロセッシングおよび/またはコントロール回路607または他の複数の回路(図示せず)は、データ処理、コーディングおよび/または暗号化、演算、および/または、光記録媒体608に出力される、および/または光記録媒体608から受信されたデータのフォーマットを実行することができる。いくつかの実施形態において、シグナルプロセッシングおよび/またはコントロール回路607、および/またはDVD606内の複数の回路(図示せず)は、エンコーディングおよび/またはデコーディングおよび/またはDVDドライブに関連する他のいかなる信号処理機能のような他の機能を実行することができる。

30

#### 【0035】

DVDドライブ606は、出力デバイス(図示せず)(例えばコンピュータ、テレビジョンまたは他のデバイス)と、1以上の有線または無線の通信リンク609を介して通信することができる。DVD606は、不揮発式でデータを記憶する大容量データストレージ610と通信することができる。大容量データストレージ610は、ハードディスクドライブ(HDD)を含むことができる。HDDは、図6Aで示された構成を有することができる。HDDは、およそ1.8インチより小さい径の1以上のプラッタを持つ小型HDDであってよい。DVD606は、メモリ611(例えば、RAM、ROM、フラッシュメモリのような低レイテンシの不揮発性メモリ、および/または他の適切な電子データストレージ)に接続されることができる。

40

#### 【0036】

図6Cを参照すると、この発明は、高精細テレビジョン(HDTV)612に実装されることができる。この発明は、図6Cにおいて613で一般に識別されるシグナルプロセッシングおよび/またはコントロール回路のいずれかまたは双方、HDTV612のWL

50

ＡＮインタフェースおよび／または大容量データストレージを実装することができる。ＨＤＴＶ６１２は、有線または無線フォーマットでＨＤＴＶ入力信号を受け取って、ディスプレイ６１４用のＨＤＴＶ出力信号を生成する。いくつかの実施形態において、ＨＤＴＶ６１２のシグナルプロセッシング回路および／またはコントロール回路６１３、および／または他の複数の回路（図示せず）は、データ処理、コーディングおよび／または暗号化、演算、データのフォーマット、および／または、要求される他のタイプのいかなるＨＤＴＶ処理を実行することができる。

【００３７】

ＨＤＴＶ６１２は、光および／または磁気記録媒体のように、不揮発式でデータを記憶する大容量データストレージ６１５と通信することができる。少なくとも１つのＨＤＤは図６Ａで示した構成を有してよく、少なくとも１つのＤＶＤは図６Ｂで示した構成を有してよい。ＨＤＤは、およそ１．８インチより小さい径の１以上のプラッタを持つ小型ＨＤＤであってよい。ＨＤＴＶ６１２は、メモリ６１６（例えば、ＲＡＭ、ＲＯＭ、フラッシュメモリのような低レイテンシの不揮発性メモリ、および／または他の適切な電子データストレージ）に接続されることができる。ＨＤＴＶ６１２は、ＷＬＡＮネットワークインタフェース６１７を通じたＷＬＡＮ接続をサポートすることもできる。

【００３８】

図６Ｄを参照すると、この発明は、ビークル６１８のコントロールシステム、ＷＬＡＮインタフェース、および／またはビークルコントロールシステムの大容量データストレージを実装する。いくつかの実施形態において、この発明は、パワートレインコントロールシステム６１９を実装する。パワートレインコントロールシステム６１９は、１以上のセンサ（例えば、温度センサ、圧力センサ、回転センサ、気流センサ、および／または他のいかなる適切なセンサ）から入力を受け取り、および／または、１以上の出力コントロール信号（例えば、エンジンオペレーティングパラメータ、トランスミッションオペレーティングパラメータ、および／または他のコントロール信号）を生成する。

【００３９】

この発明は、ビークル６１８の他のコントロールシステム６２２にもまた実装されてよい。コントロールシステム６２２は、同様に入力センサ６２３から信号を受け取ることができ、コントロール信号を１以上の出力デバイス６２４に出力できてよい。いくつかの実施形態において、コントロールシステム６２２は、アンチロックブレーキングシステム（ＡＢＳ）、ナビゲーションシステム、テレマチクスシステム、ビークルテレマチクスシステム、レーンデパーチャシステム、アダプティブクルーズコントロールシステム、ビークルエンターテインメントシステム（ステレオ、ＤＶＤ、コンパクトディスクなど）の一部であってよい。さらに他の実施形態が考えられる。

【００４０】

パワートレインコントロールシステム６１９は、不揮発式でデータを記憶する大容量データストレージ６２５と通信することができる。大容量データストレージ６２５は、光／磁気ストレージデバイス（例えばハードディスクドライブ（ＨＤＤ）および／またはＤＶＤドライブ）を含むことができる。少なくとも１つのＨＤＤは図６Ａで示された構成を有することができ、少なくとも１つのＤＶＤは図６Ｂで示された構成を有することができる。ＨＤＤは、およそ１．８インチより小さい径の１以上のプラッタを持つ小型ＨＤＤであってよい。パワートレインコントロールシステム６１９は、メモリ６２６（例えば、ＲＡＭ、ＲＯＭ、フラッシュメモリのような低レイテンシの不揮発性メモリ、および／または他の適切な電子データストレージ）に接続されることができる。パワートレインコントロールシステム６１９は、ＷＬＡＮネットワークインタフェース６２７を通じたＷＬＡＮ接続をサポートすることもできる。コントロールシステム６２２は、大容量データストレージ、メモリ、および／またはＷＬＡＮインタフェース（いずれも図示せず）を含むこともできる。

【００４１】

図６Ｅを参照すると、この発明は、セルラアンテナ６２９を含むセルラフォン６２８に

10

20

30

40

50

実装される。この発明は、図 6 E において 6 3 0 で一般に識別されるシグナルプロセッシングおよび / またはコントロール回路のいずれかまたは双方、セルラフォン 6 2 8 の W L A N インタフェースおよび / または大容量データストレージを実装することができる。いくつかの実施態様において、セルラフォン 6 2 8 は、マイクロホン 6 3 1、オーディオ出力 6 3 2 (例えばスピーカおよび / またはオーディオ出力ジャック)、ディスプレイ 6 3 3 および / または入力デバイス 6 3 4 (例えばキーパッド、ポインティングデバイス、ボイスアクチュエーション、および / または他の入力デバイス)を含むことができる。セルラフォン 6 2 8 内のシグナルプロセッシングおよび / またはコントロール回路 6 3 0、および / または他の複数の回路 (図示せず) は、データ処理、コーディングおよび / または暗号化、演算、および / または、他のセルラフォン機能を実行することができる。

10

#### 【 0 0 4 2 】

セルラフォン 6 2 8 は、光および / または磁気記録媒体 (例えば、ハードディスクドライブ (HDD) および / または DVD ドライブ) のように、不揮発式でデータを記憶する大容量データストレージ 6 3 5 と通信することができる。少なくとも 1 つの HDD は図 6 A で示した構成を有してよく、少なくとも 1 つの DVD は図 6 B で示した構成を有してよい。HDD は、およそ 1 . 8 インチより小さい径の 1 以上のプラッタを持つ小型 HDD であってよい。セルラフォン 6 2 8 は、メモリ 6 3 6 (例えば、RAM、ROM、フラッシュメモリのような低レイテンシの不揮発性メモリ、および / または他の適切な電子データストレージ) に接続されることができる。セルラフォン 6 2 8 は、W L A N ネットワークインタフェース 6 3 7 を通じた W L A N 接続をサポートすることもできる。

20

#### 【 0 0 4 3 】

図 6 F を参照すると、この発明は、セットトップボックス 6 3 8 に実装されることができる。この発明は、図 6 F において 6 3 9 で一般に識別されるシグナルプロセッシングおよび / またはコントロール回路のいずれかまたは双方、セットトップボックス 6 3 8 の W L A N インタフェースおよび / または大容量データストレージを実装することができる。セットトップボックス 6 3 8 は、ブロードバンドソースのようなソースから信号を受け取って、テレビジョンおよび / またはモニタのようなディスプレイ 6 4 0、および / または他のビデオおよび / またはオーディオ出力デバイスに適した、スタンダードおよび / またはハイデフィニション・オーディオ / ビデオ信号を出力する。セットトップボックス 6 3 8 のシグナルプロセッシングおよび / またはコントロール回路 6 3 9 および / または他の複数の回路 (図示せず) は、データ処理、コーディングおよび / または暗号化、演算、および / または、他のいかなるセットトップボックス機能を実行することができる。

30

#### 【 0 0 4 4 】

セットトップボックス 6 3 8 は、不揮発式でデータを記憶する大容量データストレージ 6 4 3 と通信することができる。大容量データストレージ 6 4 3 は、光および / または磁気ストレージデバイス (例えば、ハードディスクドライブ (HDD) および / または DVD ドライブ) を含むことができる。少なくとも 1 つの HDD は図 6 A で示した構成を有してよく、少なくとも 1 つの DVD は図 6 B で示した構成を有してよい。HDD は、およそ 1 . 8 インチより小さい径の 1 以上のプラッタを持つ小型 HDD であってよい。セットトップボックス 6 3 8 は、メモリ 6 4 2 (例えば、RAM、ROM、フラッシュメモリのような低レイテンシの不揮発性メモリ、および / または他の適切な電子データストレージ) に接続されることができる。セットトップボックス 6 3 8 は、W L A N ネットワークインタフェース 6 4 3 を通じた W L A N 接続をサポートすることもできる。

40

#### 【 0 0 4 5 】

図 6 G を参照すると、この発明は、メディアプレーヤ 6 4 4 に実装されることができる。この発明は、図 6 G において 6 4 5 で一般に識別されるシグナルプロセッシングおよび / またはコントロール回路のいずれかまたは双方、メディアプレーヤ 6 4 4 の W L A N インタフェースおよび / または大容量データストレージを実装することができる。いくつかの実施形態において、メディアプレーヤ 6 4 4 はディスプレイ 6 4 6、および / または、キーパッド、タッチパッドなどのようなユーザ入力 6 4 7 を有してよい。いくつかの実施

50

形態において、メディアプレーヤ644は、メニュー、ドロップダウンメニュー、アイコン、および/またはディスプレイ646および/またはユーザ入力647を通じたポイントアンドクリックインタフェースを典型的に利用するグラフィカルユーザインタフェース(GUI)を用いることができる。メディアプレーヤ644は、スピーカおよび/またはオーディオ出力ジャックのようなオーディオ出力648を有することができる。メディアプレーヤ644内のシグナルプロセッシングおよび/またはコントロール回路645および/または他の複数の回路(図示せず)は、データ処理、コーディングおよび/または暗号化、演算、および/または、他のいかなるメディアプレーヤ機能を実行することができる。

#### 【0046】

メディアプレーヤ644は、圧縮されたオーディオおよび/またはビデオコンテンツのようなデータを不揮発式で記憶する大容量データストレージ649と通信することができる。いくつかの実施形態において、圧縮されたオーディオファイルは、MP3フォーマットまたは他の適切な圧縮オーディオおよび/またはビデオフォーマットに準拠したファイルを含む。大容量データストレージは、光/磁気ストレージデバイス(例えばハードディスクドライブ(HDD)および/またはDVDドライブ)を含むことができる。少なくとも1つのHDDは図6Aで示された構成を有することができ、少なくとも1つのDVDは図6Bで示された構成を有することができる。HDDは、およそ1.8インチより小さい径の1以上のプラッタを持つ小型HDDであってよい。メディアプレーヤ644は、メモリ650(例えば、RAM、ROM、フラッシュメモリのような低レイテンシの不揮発性メモリ、および/または他の適切な電子データストレージ)に接続されることができる。メディアプレーヤ644は、WLANネットワークインタフェース651を通じたWLAN接続をサポートすることもできる。上記に説明した実施形態に加えて、さらに他の実施形態が考えられる。

#### 【0047】

この発明の実施形態は、デジタル電子回路で、またはコンピュータハードウェア、ファームウェア、ソフトウェア、またはそれらのコンビネーションで実装することができる。この発明の装置は、プログラマブルプロセッサによる実行のための機械読み込み可能な記録媒体内に実体的に実現されたコンピュータプログラムプロダクト内に実装することができる。この発明の方法ステップは、この発明の機能を実行する命令のプログラムを実行しているプログラマブルプロセッサによって、入力データに対してオペレートし出力を生成することで実行されることができる。この発明は、プログラマブルシステム上で実行可能な、1以上のコンピュータプログラムに有利に実装されることができる。このプログラマブルシステムは、データおよび命令をデータストレージシステムから受け取り、データおよび命令をデータストレージシステムに送信する、データストレージシステムに結合された少なくとも1つのプログラマブルプロセッサ、少なくとも1つの入力デバイス、および、少なくとも1つの出力デバイスを有することができる。それぞれのコンピュータプログラムは、高レベル手続き型またはオブジェクト指向型のプログラミング言語、若しくは必要であればアセンブラまたはマシン語で実装されることができる。いずれの場合でも、言語はコンパイル型またはインタープリタ型言語であってよい。適切なプロセッサは、一例として汎用および専用マイクロプロセッサの双方を含む。概してプロセッサは、リードオンリーメモリおよび/またはランダムアクセスメモリから命令およびデータを受け取るだろう。概してコンピュータは、データファイルを記憶する1以上の大容量ストレージデバイスを含みだろう。そのようなデバイスは、内部ハードディスクおよびリムーバブルディスクのような磁気ディスク、光磁気ディスク、および光ディスクを含むだろう。コンピュータプログラム命令およびデータを実体的に実現するのに適したストレージデバイスは、全ての形式の不揮発性メモリ(一例として、EPROM、EEPROM、およびフラッシュメモリデバイスのような半導体メモリデバイスを含む)、内部ハードディスクおよびリムーバブルハードディスクのような磁気ディスク、光磁気ディスク、およびCD-ROMディスクを含むことができる。上記はいずれもASIC(特定用途向け集積回路)によ

10

20

30

40

50


り補完されるか A S I C に組み込まれることができる。

【 0 0 4 8 】

この発明の数々の実施形態が説明された。それにもかかわらず、この発明の要旨と範囲から逸脱することなく、さまざまな変更がなされ得ることが理解される。したがって、他の実施形態が、以下の請求項の範囲内にある。


【 図 1 】

【 図 2 】




従来技術


【図 3】




【図 4】




【図 5】




【図 6 A】




【図 6 B】




【図 6 C】




【図 6 D】




【図 6 G】



【図 6 E】



【図 6 F】



---

フロントページの続き

(31)優先権主張番号 11/654,841

(32)優先日 平成19年1月18日(2007.1.18)

(33)優先権主張国 米国(US)

(74)代理人 100112520

弁理士 林 茂則

(74)代理人 100156591

弁理士 高田 学

(72)発明者 フェン、ウェイシ

アメリカ合衆国、9 5 0 5 4 カリフォルニア州、サンタ クララ、マーベル レーン 5 4 8 8  
マーベル セミコンダクター インコーポレイテッド内

審査官 後藤 彰

(56)参考文献 特開2006-107040(JP,A)

特開2006-11987(JP,A)

特開2002-358137(JP,A)

特開2002-341956(JP,A)

(58)調査した分野(Int.Cl., DB名)

G06F 21/22

G06F 11/22