

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2004-111476

(P2004-111476A)

(43) 公開日 平成16年4月8日(2004.4.8)

(51) Int. Cl.⁷

H01L 29/06

F I

H01L 29/06 301G

H01L 29/06 301S

テーマコード (参考)

審査請求 未請求 請求項の数 6 O L (全 45 頁)

(21) 出願番号

特願2002-268926 (P2002-268926)

(22) 出願日

平成14年9月13日 (2002.9.13)

(71) 出願人 000227928

日本インター株式会社

神奈川県秦野市曽屋1204番地

(72) 発明者 丸岡 進

神奈川県秦野市曽屋1204番地

日本インター株式会社内


(54) 【発明の名称】 半導体装置及びその製造方法

(57) 【要約】

【課題】 プラナ接合においても、平面接合に限りなく近いブレーク・ダウンが得られる半導体装置を提供すること。

【解決手段】 通常のダイオード構造におけるP⁺層3の外周を囲み、該P⁺層3と同じ深さで、かつ、耐圧維持領域のN⁺層2内にResurf層としてP⁺層5を設け、また、N⁺層+チャンネル・ストップ層4の位置から前記P⁺層3とN⁺層2とで形成される主PN接合6の下部に至る位置までの横幅で前記P⁺層5直下に位置する、前記N⁺層2の内部に形成された埋め込み酸化膜層 (BOX層) 7とを設ける。このため、P⁺層5による好適なResurf効果、局所的電界集中の回避が達成でき、その結果、プラナ接合においても、平面接合に限りなく近いブレーク・ダウン電圧が得られる。

【選択図】 図1



【特許請求の範囲】

【請求項 1】

N⁺型半導体基板上に設けられたN⁺層と、
該N⁺層の中央部の一方主面側に位置するように設けられ、かつ、主PN接合の端部が一方主面側の表面に露出するように設けられたP⁺層と、
前記半導体基板上の一方主面側の最外周端部であって、前記N⁺層内に設けられたN⁺チャンネル・ストッパ層と、
該チャンネル・ストッパ層の表面の一部及び前記主PN接合の一方主面側への露出端部を少なくとも覆う酸化膜と、
前記一方主面側のP⁺層上に形成されたアノード電極及び前記半導体基板の他方主面側に形成されたカソード電極と、
を有する半導体装置において、
前記P⁺層の外周を囲み、該P⁺層の外周に隣接すると共に、該P⁺層の前記一方主面側の表面からの深さと同じ深さで、かつ、該P⁺層と前記チャンネル・ストッパ層との間の耐圧維持領域としての前記N⁺層内に設けられたP⁺層と、
前記チャンネル・ストッパ層の位置から前記P⁺層とN⁺層とで形成される主PN接合の水平位置の下部に至る位置までの横幅で前記P⁺層直下に設けられ、かつ、該P⁺層直下に前記N⁺層の厚みが残存するように設けられた埋め込み酸化膜層（BOX層）と、
を有することを特徴とする半導体装置。

【請求項 2】

前記P⁺層上に形成されたアノード電極の最外端は、前記P⁺層の最外端を超えたフィールド・プレート構造であることを特徴とする請求項 1 に記載の半導体装置。

【請求項 3】

前記P⁺層の電荷量（Q_{TP+}）及び前記N⁺層の電荷量（Q_{TN+}）の比（Q_{TP+}/Q_{TN+}）が、Q_{TP+}/Q_{TN+} = 1.5 ~ 2.5 の範囲であることを特徴とする請求項 1 に記載の半導体装置。

【請求項 4】

前記P⁺層の表面不純物濃度（C_s）が、C_s = 2 × 10¹⁶（1/cm³）であることを特徴とする請求項 3 に記載の半導体装置。

【請求項 5】

前記P⁺層と前記P⁺層の深さ（X_j）が、X_j = 1.0 μmであることを特徴とする請求項 1 に記載の半導体装置。

【請求項 6】

N⁺層上にN⁺層を有し、該耐圧維持領域のN⁺層の内部に埋め込み酸化膜層（BOX層）を有するSOI基板ウェーハをスタート素材として用い、該素材ウェーハを全面酸化させる第1工程と、

前記N⁺層内にP⁺層（Resurf層）及びP⁺層を形成するために、前記第1工程で形成された第1の酸化膜に所定の開口を施し、ボロン・イオン注入を行なう第2工程と、

前記P⁺層注入部パターンを形成し、該注入部を介してボロン・イオン注入を行なった後、アニールを施す第3工程と、

前記アニール処理中に、第2の酸化膜を形成した後、フォトリソグラフィによりN⁺チャンネル・ストッパ層となる部分を開口するために、前記第2の酸化膜をエッチング除去する第4工程と、

前記第4工程で形成した開口部からリン・イオン注入を行い、アニール処理を施してN⁺チャンネル・ストッパ層を形成する第5工程と、

前記P⁺層の少なくとも主面上及び前記基板の裏面側のN⁺層の主面上にアノード電極及びカソード電極を形成する第6工程と、

を含むことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、縦型半導体装置、新規な耐圧維持構造に関するものである。さらに詳しくは、プラナ接合構造を有するシリンドリカル（円筒状）・モードあるいはスフェリカル（球面状）・モードによる耐圧の低下現象を略なくし、より平面接合でのブレイク・ダウン（耐圧）電圧に近いブレイク・ダウン電圧を得ることができる半導体装置に関し、また、より小さい比抵抗（ ρ ）と厚み（ t ）を持ったエピタキシャル層を用いることにより順電圧特性（ V_F ）の向上等の改善を図り得る半導体装置に係るものである。

【0002】

【従来の技術】

主PN接合を、シリコン（Si）と酸素（O₂）の結合体である安定な熱酸化膜（SiO₂）を用いて閉じ込めることにより、長期使用における半導体の特性を安定化させ、周囲の汚染から保護することができるプラナ技術は、従来より種々の半導体装置に用いられてきた。

【0003】

しかしながら、プラナ技術により形成された主PN接合面6aは、図8（a）に示すような接合曲率（半径 r_j ）を有しているため、三次元的に示した図8（b）において、円筒状（シリンドリカル）及び球面状（スフェリカル）の主PN接合面6aを形成してしまう。

【0004】

このプラナ技術の接合曲率のために、平面（メサ）接合に比べて接合ブレイク・ダウン電圧の低下を招いてしまうことが、従来より知られている。

かかるブレイク・ダウン電圧の低下の程度を予想する式としては、例えば

〔Ref. 1〕「Physics of Semiconductor Devices 2nd Edition p. 107～108. by S. M. Sze」中の式がある。
この式を表1として示す。

【0005】

【表1】

$$V_{CY}/V_B =$$

$$\left[1/2 (\eta^2 + 2\eta^{6/7}) - n (1 + 2\eta^{-8/7}) - \eta^{6/7} \right] \cdot (1)$$

$$V_{sp}/V_B =$$

$$\left[\eta^2 + 2.14\eta^{6/7} \right] - (\eta^3 + 3\eta^{13/7})^{2/3} \dots (2)$$

【0006】

ただし、 $\eta = r_j / W_m$ で、 W_m は片側平面接合のブレイク・ダウン時の空乏層幅である。

上記表1の（1）式及び（2）式を用いた計算結果の一例を示すと、図9のようになる。

【0007】

上記図9を参照することで明らかなことは、プラナ技術により形成された接合曲率を有する主PN接合面は、該略、次のようなことが言えることである。

10

20

30

40

50

▲1▼平面接合のブレーク・ダウン電圧 (V_B) に比べて、プラナ技術のブレーク・ダウン電圧 (V_{cy} 及び V_{sp}) のいずれもが、常に低下すること。

▲2▼その低下率のために、得られるブレーク・ダウン電圧の関係は、これもまた常に $V_B \gg V_{cy} > V_{sp}$ となること。

▲3▼ V_{cy} 、 V_{sp} 共に ($\eta \equiv r_j / W_m$) の値が大きく、すなわち、接合深さ X_j が深くなればなるほど ($r_j = 0.85 X_j$ であるので、) V_{cy} 、 V_{sp} 共に漸増するが、 X_j を相当深くしても、 $V_B \gg V_{cy} > V_{sp}$ の関係は不変であること。

【0008】

つまり、プラナ接合である限り、平面接合のブレーク・ダウン電圧 (V_B) を決して上回ることは無い言うことができる。そして、現実の素子製作に当たっては、より高い比抵抗 (ρ) で、かつ、より厚いエピタキシャル層厚 (t) の使用を余儀なく選択させられているのが現状である。 10

【0009】

プラナ接合におけるブレーク・ダウン電圧の改善、すなわち、より平面接合でのブレーク・ダウン電圧に近い耐圧を得るための技術も従来から種々のものがある。その中で代表的のものを挙げれば次のようなものがある。

(イ) 1本あるいは複数本のガードリング構造

(ロ) フィールド・プレート構造

(ハ) JTE (ジャンクション・ターミネーション・エクステンション) 構造

(ニ) 高耐圧の集積回路等に好んで用いられる Resurf (リデュース・サーフェス・フィールド) 20

等であるが、これらの技術の詳細を記載した文献を次に挙げておく。

【0010】

[Ref. 2] ▲1▼ (「Optimization and Surface Charge Sensitivity of High-Voltage-Blocking Structures with Shallow Junctions.」IEEE Trans Electron Devices, Vol 38, pp. 1666~1675, 1991. by H. Yilmatz.) 中には、フィールド・プレートとガードリング構造を併用したような新規な構造が記述されている。

【0011】

[Ref. 3] ▲2▼ (「Surface Breakdown in Silicon Planar Equipped With Field Plate」Solid State Electronics, 1972, Vol 15, pp. 93~105, by F. conti and M. conti.)

中には、フィールド・プレートの基礎理論が詳述されている。

【0012】

[Ref. 4] ▲3▼ (「Computer Study of a High-Voltage $p-\pi-n^+-n^+$ Diode and with a field Limitting Ring Structure」IEEE Trans Electron Devices, Vol, ED-33, NO. 1, pp. 80~84, V 40
. Boisson et al.)

中には、JTE構造におけるシミュレーションの検討結果が紹介されている。

【0013】

[Ref. 5] ▲4▼ (「Thin Layer High-Voltage Devices (Resurf Devices)」Philips J. Res. 35, 1-13, 1980, by J. A. Apples et al.)

中には、Resurf構造の考え方が述べられている。そして、接合分離型の集積回路をより高耐圧化する、しかも、より薄い n^+ -エピタキシャル層を用いてのより高耐圧化を目指す場合、Resurf構造の手法によって印加された逆電圧を素子の表面に沿って横方向に均一に分布させること、すなわち、素子の表面あるいは少なくとも表面近傍におい 50

て、電界分布の決定的変化を起こさせることでそれが可能となることが述べられている。

【0014】

特に、そのような高耐圧集積回路、例えば、200V (BVCEO) 系プロセスでは、npnトランジスタのP型ベース層の曲率が小さい場合、高いBVCEOが得られないため、どうしても n^+ -エピタキシャル層が厚くなり、約40 μm の深い分離拡散が必要となっていたが、本構造の採用によって n^+ -エピタキシャル層厚が3~15 μm でも同等の耐圧が得られることが示されている。

【0015】

Resurfの原理は、図10に示されている。

図10において、シリコンバルクの n^+ - p^+ 水平PN接合面の n^+ 層厚さ方向に広がる空乏層14の幅が、表面近くにある n^+ - p^+ 縦方向のPN接合面に形成される表面の電界(E_s)が、 n^+ -エピタキシャル層の濃度で決まる臨界電圧(E_{crit})に達するずっと以前に素子表面にピンチ・オフするようにしてやれば、さらに高い電圧を印加し続けた場合も表面の電界(E_s)は、 n^+ - p^+ 接合面より左側に略水平の分布を以って、図示のように伸びるだけなので、結果として E_s のピーク値が下がるという点にある。

【0016】

つまり、Resurf効果が、 p^+ 層の厚さを dep_i 、 n^+ 層の厚さを Nep_i として、 $dep_i \cdot Nep_i$ の値を上手く選択すれば起こるというということが分かる。

また、この時の $dep_i \cdot Nep_i = 1 \times 10^{12}$ ($1/\text{cm}^2$)の時に、最適な降伏(ブレイク・ダウン)電圧が得られることも述べられている。

【0017】

ところで、最近になって、上記図10で用いたような接合分離型集積回路構造に代えてSOI (Silicon on Insulator) 分離型構造が、より高耐圧な集積回路応用において注目されるようになって来ている。SOI分離の良さは何をさておき、接合分離型構造では問題となっていた分離領域間のリーク電流や、隣接素子間での寄生効果が殆ど問題とならないレベルまで改善される点にあることが良く知られている。

【0018】

SOI基板を用いることの他の利点は、印加された電圧の一部を酸化膜にも負担させて、より高耐圧、かつ、ハイパワーな集積回路を得ることができるという点にある。このことは、例えば、[Ref. 6]「電気学会技術報告 第842号 p. 84~85」に記載されている。

【0019】

周知のごとく、 SiO_2 膜の絶縁耐圧は、 $6 \sim 8 \times 10^6$ (V/cm)程度であるとされ、これはシリコンバルク中のそれ、 E_{crit} でもある $2 \sim 3 \times 10^5$ (V/cm)と比べて、1桁以上も大きい。

なお、「 E_{crit} 」とは、シリコンバルク中で、アバランシェ・ブレイク・ダウンあるいはゼナー・ブレイク・ダウンが起こる時の電界強度をいう。これは例えば、[Ref. 7]「Physics and Technology of Semiconductor Devices, by A. S. Grove, John Wiley & Sons, INC, p. 193, Fig. 6. 27」中に記述されている。

【0020】

ところで、仮に、素子構造、その中でも特に耐圧を決定する部分に、 SiO_2 膜層を形成し、この層中に電界を、その一部でも良いから負担させることができるとすれば、同じ電圧負担に対して、 SiO_2 膜はシリコンバルクの1/10以下の膜厚、あるいは同じ膜厚であれば、 SiO_2 膜はシリコンバルクの10倍以上の電圧を負担することができる。

【0021】

さらに、この考え方を発展させて、素子構造全体(SiO_2 膜及びシリコンバルク)で負担していた電圧を、より高い部分(SiO_2 膜)と、より低くなる部分(シリコンバルク)にグループ分けしたとし、その多くを SiO_2 膜中に負担させればさせる程、シリコン

バルク中の負担が軽くなる。

その理由は、 SiO_2 膜は清浄で、かつ、品質的にも全く問題が無く、しかも10倍もの絶縁耐圧を有しているので、かかる部分により多くの電圧を負担させるのが賢明だからである。

こうして、素子全体としての性能と信頼性を向上させる試みは価値のあるものである。

ただ、ここで注意すべきは、 SiO_2 膜とシリコンバルクでは熱膨張係数が大きく違うので、厚い SiO_2 膜を用いると、ウェーハの反りが大きくなることである。

【0022】

次に、図11にSOI分離型素子構造の一例を、また、図12にTOX、VBの従来の研究例(Ref. 6)を示す。

以上の従来技術を踏まえ、今日、縦型デバイスが抱えている問題を、図13の従来技術による縦型プラナ構造のデバイスを参照して整理すると次のようになる。

なお、図13に示したのものは、最も簡単な構造のプラナ型主PN接合ダイオードである。

【0023】

(問題点)

(1) アノード領域を形成する P^+ 層領域と N^- 層とで形成される主PN接合が、表面に露出するから、開口部直下にかけて曲率(半径 r_j)を有しているため、前記表1に示した(1)式あるいは(2)式によるブレーク・ダウン電圧の低下がある。すなわち、 $\text{VB} \gg \text{Vcy}$ 、 Vsp となる。

したがって、 N^- 層の濃度(Nepi)とその厚さ(depi)とした時の平面接合で得られる耐圧(VB)の50%程度以下の耐圧(Vcy 、 Vsp)しか得られていない。

【0024】

(2) 図中に、 $\text{P}^+ \cdot \text{N}^-$ 接合のチップ中心部の水平部分でのシリコンバルク中の縦方向の電界分布(EB)、 P^+ 層領域端部のハッチングで示した丸印のコーナR部分付近の $\text{P}^+ \cdot \text{N}^-$ 接合における横方向の電界分布(EB-R)、及び素子表面の横方向電界分布(ES)に注目すると次のことが言える。

▲1▼EBに関しては、図示のような平面接合と同等の分布となるが、これは縦方向の不純物濃度分布(Nepi)・層の厚さ(depi)で決まるが、素子のブレーク・ダウンが起きていてもまだ Ecrit に達しないままとなっている。

【0025】

▲2▼コーナR部分のEB-Rに関しては、シリコンバルク中では通常この部分が最大電界となっているが、上記の縦方向の不純物濃度分布(Nepi)・層の厚さ(depi)・接合深さ(Xj)により決定される Vcy 、 Vsp のどちらかが、 Ecrit に達した時点で、局所的で、かつ、時期尚早なブレーク・ダウンに達してしまう。

したがって、デバイスにこれ以上の逆電圧を加えても、すでにブレーク・ダウンが起きているので、逆方向の漏れ電流が増大するのみで、素子の耐圧(阻止電圧)も、もうこれ以上の増大をすることはない。

さらに、強引に逆電圧の印加を続けると、素子はやがて永久破壊することとなる。

【0026】

▲3▼素子の電界(ES)に関しても図示のように、PN接合露出面近辺をピークとして局所的に高い。そして、ESの値そのものも、空乏層の幅が内部での幅(WN)に比べ、表面素子では酸化膜中の電荷等の影響もあって、より広がり難い。すなわち、 $\text{WN} > \text{WN}'$ となるため、 $\text{ES} > \text{EB}$ となっている。

その結果、素子表面等に、例えば封止剤やコート剤中から来る可動性イオンがあったとすると、これらの可動イオンは高いESに引かれ、あるいは加速され、非常に動き易くなるであろう。

【0027】

(3) 上記(1)及び(2)の説明からも明らかなように、図13の構造においては、図10に示したようなResurf効果による表面電界の低減効果も全く起こることがない

10

20

30

40

50

ので、 V_{cy} 、 V_{sp} 支配下での貧弱な素子耐圧 (V_B の 50 ~ 60 % 程度がせいぜい) しか得られないだろう。

しかしながら、これを補い改善するために、先の文献▲1▼~▲3▼中に述べられている (イ) ガードリング構造、(ロ) フィールド・プレート構造、(ハ) JTE 構造等を用いることは不可能ではないが、図 13 中に示した素子耐圧維持領域幅 (WL) を広めてしまい、その結果として、素子活性領域のチップ全面積に占める比率を大きく損ねてしまう難点がある。

【0028】

(4) SOI 型分離構造において見られた耐圧改善効果、すなわち、素子構造の一部に酸化膜 (SiO_2 膜) 領域を設け、この SiO_2 膜領域部分に、耐圧の一部を負担させる結果、シリコンバルク領域の耐圧負担分を軽減し、より高耐圧化するという効果が期待できないことも、また、当然である。

素子表面の耐圧維持領域を覆う SiO_2 膜は、素子構造の一部であって、しかも、表面に露出する PN 接合を安定な熱酸化膜で覆いプラナ構造における不純物導入用の開口パターンとしては大いに機能してはいても、これが耐圧の一部を負担してくれるという効果が期待できないことは言うまでもない。

【0029】

【発明が解決しようとする課題】

以上、述べたように従来の縦型プラナ構造のデバイスにおいては、与えられた N_{epi} 、 d_{epi} 、 X_j の組み合わせの下で得られる筈の平面接合耐圧 (V_B) に比べて次のよう

【0030】

(1) まだ十分な耐圧が得られておらず、所望の耐圧を得ようとするれば、より低濃度の N_{epi} で、かつ、厚い d_{epi} 、より深い X_j を選択せねばならず、このことが、素子の重要な特性である順電圧降下 (V_F) や逆回復時間 (t_{rr}) の上昇を招いていた。

【0031】

(2) 安価で安定供給が可能な市販の材料を用いて、平面接合に極めて近い、すなわち、 V_{cy} 、 V_{sp} の制限を実質的に皆無とするような新規な耐圧構造の実現が困難であった。

【0032】

(3) 従来のような耐圧維持領域のための広い領域を要することなく、また、チップの有効面積利用効率を損なうこともなく、より理想的で新規な耐圧構造の実現が困難であった。

【0033】

本発明は、上記の各課題を解決すると共に、最近、比較的安価で供給が安定しており、加えて種々の顧客ニーズにも対応可能なウェーハ張り合わせ技術を駆使した SOI 基板を用いて、その持つ良さを縦型デバイスに適用できることを示した新規な半導体装置を提供するものである。

【0034】

また、従来では成し得なかった縦型デバイスの製造上の制限、すなわち、耐圧設計上の無駄、安全係数、余裕分故の、単位面積当りの電流密度制限からも解放され、余分なウェーハコスト、余分な発熱・抵抗要因、等々を排除し、必要特性対必要素材が略 1 対 1 の関係となるように配慮し、パワー半導体の現状技術の新たなブレーク・スルーさえも企図した新たな半導体装置を提供するものである。

【0035】

【課題を解決するための手段】

第 1 の発明の半導体装置は、

N^+P 型半導体基板上に設けられた N^+ 層と、

該 N^+ 層の中央部の一方主面側に位置するように設けられ、かつ、主 PN 接合の端部が一方主面側の表面に露出するように設けられた P^+ 層と、

10

20

30

40

50

前記半導体基板上の一方主面側の最外周端部であって、前記N⁺層内に設けられたN⁺チャンネル・ストッパ層と、
 該チャンネル・ストッパ層の表面の一部及び前記主PN接合の一方主面側への露出端部を少なくとも覆う酸化膜と、
 前記一方主面側のP⁺層上に形成されたアノード電極及び前記半導体基板の他方主面側に形成されたカソード電極と、
 を有する半導体装置において、
 前記P⁺層の外周を囲み、該P⁺層の外周に隣接すると共に、該P⁺層の前記一方主面側の表面からの深さと同じ深さで、かつ、該P⁺層と前記チャンネル・ストッパ層との間の耐圧維持領域としての前記N⁺層内に設けられたP⁺層と、
 前記チャンネル・ストッパ層の位置から前記P⁺層とN⁺層とで形成される主PN接合の水平位置の下部に至る位置までの横幅で前記P⁺層直下に設けられ、かつ、該P⁺層直下に前記N⁺層の厚みが残存するように設けられた埋め込み酸化膜層（BOX層）と、
 を有することを特徴とするものである。

10

【0036】

第2の発明の半導体装置は、前記P⁺層上に形成されたアノード電極の最外端が、前記P⁺層の最外端を超えたフィールド・プレート構造であることを特徴とするものである。

【0037】

第3の発明の半導体装置は、前記P⁺層の電荷量（Q_{TP+}）及び前記N⁺層の電荷量（Q_{TN+}）の比（Q_{TP+}/Q_{TN+}）が、Q_{TP+}/Q_{TN+}=1.5～2.5の範囲であることを特徴とするものである。

20

【0038】

第4の発明は、前記P⁺層の電荷量（Q_{TP+}）及び前記N⁺層の電荷量（Q_{TN+}）の比（Q_{TP+}/Q_{TN+}）を、Q_{TP+}/Q_{TN+}=1.5～2.5の範囲とすると共に、前記P⁺層の表面不純物濃度（C_s）が、C_s=2×10¹⁶（1/cm³）であることを特徴とするものである。

【0039】

第5の発明の半導体装置は、前記P⁺層と前記P⁺層の深さ（X_j）が、X_j=1.0μmであることを特徴とするものである。

30

【0040】

第6の発明の半導体装置の製造方法は、N⁺層上にN⁺層を有し、該耐圧維持領域のN⁺層の内部に埋め込み酸化膜層（BOX層）を有するSOI基板ウェーハをスタート素材として用い、該素材ウェーハを全面酸化させる第1工程と、
 前記N⁺層内にP⁺層（Resurf層）及びP⁺層を形成するために、前記第1工程で形成された第1の酸化膜に所定の開口を施し、ボロン・イオン注入を行なう第2工程と、
 前記P⁺層注入部パターンを形成し、該注入部を介してボロン・イオン注入を行なった後、アニールを施す第3工程と、
 前記アニール処理中に、第2の酸化膜を形成した後、フォトリソグラフィによりN⁺チャンネル・ストッパ層となる部分を開口するために、前記第2の酸化膜をエッチング除去する第4工程と、
 前記第4工程で形成した開口部からリン・イオン注入を行い、アニール処理を施してN⁺チャンネル・ストッパ層を形成する第5工程と、
 前記P⁺層の少なくとも主面上及び前記基板の裏面側のN⁺層の主面上にアノード電極及びカソード電極を形成する第6工程と、
 を含むことを特徴とするものである。

40

【0041】

【作用】

50

第1の発明では、通常のダイオード構造におけるP⁺層の外周を囲み、該P⁺層と同じ深さで、かつ、耐圧維持領域のN⁻層内にResurf層としてP⁻層を設け、また、N⁺チャンネル・ストッパ層の位置から前記P⁺層とN⁻層とで形成される主PN接合の下部に至る位置までの横幅で前記P⁻層直下に位置する、前記N⁻層の内部に形成された埋め込み酸化膜層（BOX層）とを設けている。

【0042】

このため、P⁻層による好適なResurf効果、局所的電界集中の回避が達成でき、その結果、プラナ接合においても、平面接合に限りなく近いブレーク・ダウン電圧が得られるようになる。

【0043】

第2の発明では、前記P⁺層上に形成されたアノード電極の最外端が、前記P⁺層の最外端を超えたフィールド・プレート構造を有するようにした。

このため、第1の発明での効果に加えフィールド・プレート構造による相乗効果が達成でき、ブレーク・ダウン電圧の改善に寄与する。

【0044】

第3の発明では、前記P⁻層の電荷量（Q_{TP-}）及び前記N⁻層の電荷量（Q_{TN-}）の比（Q_{TP-}/Q_{TN-}）が、Q_{TP-}/Q_{TN-}=1.5～2.5の範囲とした。

このため、P⁻層両端部付近での電界強度の最大値（E_{max-L}とE_{max-R}）が、E_{max-L} = E_{max-R}となり、かかる最も良好な条件によりResurf効果が最大限に発揮される。

【0045】

第4の発明では、前記Q_{TP-}/Q_{TN-}=1.5～2.5の範囲とすると共に、前記P⁻層の表面不純物濃度（C_s）を、C_s=2×10¹⁶（1/cm³）とした。

このため、P⁻層両端部付近での電位分布及び電界強度のいずれもが略均等に配置されることになり、Resurf効果が最も良い状態で起こる。

【0046】

第5の発明では、前記P⁻層と前記P⁺層の深さ（X_j）が、同じ深さのX_j=1.0μmとした。この数値を同一深さとすることにより、図50に示したBOX層の右端部近傍（A部）及びP⁻層とP⁺層との境界（B部）での局所的電界集中が一挙に解消する。

すなわち、A部では、P⁺層の下側にあるN⁻層中において、BOX層の上下に分割されている電位線が、BOX層内に収斂するように入り込んでいるため、A部での電位線の込み具合が解消される。また、B部においても、ここでは縦方向のP⁺・N⁻接合が存在しなくなっていて、P⁺層底部とBOX層の間にもN⁻層が存在するようになるため、電位線の曲がり角が解消され、電位線の込み具合が問題とならなくなる。

【0047】

第6の発明では、第1～第6工程を経て目的とする半導体装置を得られるようにした。

このため、耐圧維持領域にみにBOX層を有する、比較的安価で品質の安定している市販のSOI基板をスタート素材とし、複雑な工程を経ることなく目的とするデバイスが迅速かつ安価に製作できる利点が生じる。

【0048】

【実施例】

以下に、本発明の実施例を、図を参照して説明する。

図1は、本発明のデバイスの一実施例を示す構造断面図である。

図において、本発明のデバイスは、N⁺層1と、該N⁺層1上に設けられたN⁻層2と、該N⁻層2内に設けられたP⁺層3と、前記N⁻層2の外周部に設けられたN⁺チャンネル・ストッパ層4とを有する半導体装置を前提としている。

そして、前記P⁺層3の外周を囲み、該P⁺層3と同じ深さで、かつ、耐圧維持領域の前記N⁻層2内に設けられたResurf層としてのP⁻層5と、

前記N⁺チャンネル・ストッパ層4の位置から前記P⁺層3とN⁻層2とで形成さ

10

20

30

40

50

れる主PN接合6の下部に至る位置までの横幅で前記P⁺層5直下に設けられ、かつ、前記N⁺層2の内部に形成された埋め込み酸化膜層7（BOX層）とを有する半導体基板11を備えていることを特徴としている。

【0049】

ここで、特に、図13に示した従来の縦型プラナ構造のデバイスとの相違点を浮き彫りにして示せば以下通りである。

（1）主PN接合6を構成するP⁺層3の外側に延在し、それを取り囲むように、耐圧領域のN⁺層2の領域中にResurf層としてP⁺層5を追加したこと。
そして、このP⁺層5の深さ（X_j）は、主PN接合6を構成するP⁺層3の深さ（X_j）と同じ深さとなっていることである。

なお、図中、P⁺層5の最外側は、チップ最外周のN⁺＋チャンネル・ストッパ層4までは至っていないが、これは至っていても、至っていなくても良い。

【0050】

（2）P⁺層5の追加に加えて、最外周のN⁺＋チャンネル・ストッパ層4から主PN接合6のP⁺層3に至る幅であって、かつ、N⁺層2における図示M－M'線に沿う深さの位置に、シート状の埋め込み酸化膜（SiO₂）層7、（以下、Burried Oxide Layerの略称としてBOX層と略記する。）を有していること。

【0051】

（3）従来のデバイスに比べて、大きく異なっている点は、上記（1）、（2）の点であるが、アノード電極9の最外端は、P⁺層3の最外端を超えており、フィールド・プレート（Field-Plate）構造を形成している点でも異なっている。これは後述するが、P⁺層5や、その下側にあるN⁺層2中、あるいはBOX層7中、さらにその下側のN⁺層2中への、デバイスに印加される逆電圧（VR）を支えるための空乏層の広がり具合（電位線の曲がり具合・形状）に、少なからず影響を与えることとなる。

【0052】

（4）上記BOX層7に囲まれる内側の領域は、デバイスの主電流が通過する活性領域となるところであるが、このチップ中心部に位置する活性領域中にはBOX層7は存在しない。したがって、主PN接合6（P⁺層3とN⁺層2とで形成されるPN接合）を通過する主電流の経路は、図13に示した従来のデバイスと比べても何等変わるところはない。

しかしながら、本発明のデバイスは、SOI基板ウェーハをスタート材とすることを基本としている。

【0053】

すなわち、図1中のM－M'線を境界として、上下のウェーハ同士を張り合わせたSOI基板ウェーハを用いており、図示の破線とハッチングで示した部分は、単結晶シリコン、あるいは単結晶化シリコンのN⁺層2となっている点が、厳密には従来のデバイスと異なっている。

【0054】

なお、単結晶シリコンであるか、単結晶化シリコンであるかは、SOI基板をスタート材に用いて図1のデバイスを作るか、あるいはN⁺層1上にN⁺層2をエピタキシャル成長させたエピタキシャル・ウェーハ基板をスタート材とするかによって決まることである。

つまり、SOI基板がスタート材であれば、上記BOX層7領域によって囲まれるその内側の、該BOX層7と同じ厚さのN⁺層2は、単結晶化シリコンであり、エピタキシャル・ウェーハ基板をスタート材とすれば、この領域は単結晶シリコンである。

なお、上記SOI基板スタート材の製法については、図示せず、また、その説明を省略する。

【0055】

それ以外の点である、耐圧維持領域のSiO₂膜8、チップ最外端のN⁺＋チャンネル・ストッパ層4、アノード電極9及びカソード電極10の形成方法については、図13に示

10

20

30

40

50

した従来のデバイスと同じである。

【0056】

縦方向の不純物濃度分布プロファイルと各層の厚さは、チップ中心部の活性領域では、基本的に略従来のメサ構造と同等となり得るので、従来のものに比べれば、より低い比抵抗 (ρ) で、より薄い N^+ 層 1 が使えるようになる点、また、耐圧維持領域の P^+ 層 5・ N^+ 層 2・BOX 層 7・ N^+ 層 2 を含む領域の縦方向不純物濃度分布は当然異なるが、これらの点については後に詳述する。

【0057】

上記 (1) ~ (6) の構成による本発明のデバイス構造は、従来のデバイスに比べて、種々の優れた特徴を有するが、この最終的な構造を決定するまでに至った理由を、以下のシミュレーション 1 ~ シミュレーション 6 の結果を用いて説明する。 10

【0058】

なお、(1) シミュレーション 1 では、平面接合を想定した 1 次元シミュレーションの結果について検討する。

(2) シミュレーション 2 では、フィールド・プレート構造追加の効果を検討する。

(3) シミュレーション 3 では、(2) のフィールド・プレート構造に加えて、BOX 層を耐圧維持領域に追加する効果について検討する。

(4) シミュレーション 4 では、上記の構造において、耐圧維持領域に P^+ 層を追加する効果について検討する。

【0059】

(5) シミュレーション 5 では、主 PN 接合となる P^+ 層の深さを、 P^+ 層と同等とすることの効果を追加すること、すなわち、上記 (1) の平面接合における縦型不純物濃度分布構造 (特に、 N^+ 層の N_{epi} と dep_i) をもとに、上記 (2) ~ (5) の構造を追加することで、初めて本発明のデバイスが完成するが、このシミュレーション 5 で本発明の種々の特徴的な効果を確認する。 20

【0060】

(6) シミュレーション 6 では、最終的に決定された上記 (5) の構造において、上記 (3) で導入・追加した BOX 層領域を、敢えて再び取り除いてみる。かかる構造を下に、本発明で得た上記 (5) におけるデバイスとの特性比較を行なうことで、BOX 層の有無による特性差の比較が可能となり、結果的に本発明の優位点が検証・実証されるので、これらの点の検討を行なう。 30

【0061】

(1) シミュレーション 1

図 14 は、従来の構造における 1 次元のシミュレーション構造を行なうための模式図である。

図において、(a) は、構造 (1) を示し、横方向に表した厚み全体が $40\ \mu\text{m}$ の試料で、そのうち、 P 層が $5\ \mu\text{m}$ 、残りの $35\ \mu\text{m}$ が N^+ 層となっている。また、その厚み方向 ($L_1 - L'_1$ 線沿い) の濃度プロファイルを図 15 に示す。

【0062】

一方、図 14 (b) は、構造 (2) を示し、厚み全体が $30\ \mu\text{m}$ の試料であって、そのうち、図示左から $2.5\ \mu\text{m}$ が P 層、 $26.5\ \mu\text{m}$ が N^+ 層、 $1\ \mu\text{m}$ が N^+ 層となっていて、厚み方向 ($L_2 - L'_2$ 線沿い) の濃度プロファイルを図 16 に示す。 40

N^+ 層と N^+ 層の境界は、図示のようなガウス (Gauss) 分布形状を示し、その境界が明確ではないが、本発明においては一般的に多用されている、 $N_d = 5 \times 10^{18} (1/\text{cm}^3)$ の不純物濃度を以って、それ以下の N_d の領域を N^+ 層、それ以上の N_d を有する領域を N^+ 層と定義して表示することとした。

【0063】

なお、 N^+ 層の比抵抗 (ρ) は、 $\rho = 9\ \Omega \cdot \text{cm}$ 、不純物濃度 $N_d = 5.13 \times 10^{14} (1/\text{cm}^3)$ であり、 P 層の表面不純物濃度 (C_s) $= 1 \times 10^{18} (1/\text{cm}^3)$ であり、 N^+ 層の表面不純物濃度 (C_s) $= 1 \times 10^{19} (1/\text{cm}^3)$ 50

として計算を行なう。

以上の計算条件を設定した後、市販の2次元シミュレータ（例えば、P I S C E S - 2 B）の1次元モードを用いて、この時に得られる耐圧波形を計算させた。

【0064】

図17及び図18に、前記構造(1)及び構造(2)で得られる耐圧波形を、それぞれ示した。

構造(1)では439V、構造(2)では415Vの耐圧となっている。

上記のシミュレーション1の結果から分かることは、 $\rho = 9 \Omega \cdot \text{cm}$; $N_d = 5.13 \times 10^{14} (1/\text{cm}^3)$ の N^+ 層を用いて、該 N^+ 層の厚さに制限がなければ、平面接合におけるPN接合のブレーク・ダウン電圧 (V_B) は、 $V_B = 439 \text{ V}$ になるであろうと予想されることである。 10

因みに、この $V_B = 439 \text{ V}$ という値は、図8(a), (b) 及び図9において説明した、プラナ接合の補正を伴わないものであって、 $\rho = 9 \Omega \cdot \text{cm}$ の N^+ 型シリコン素材で得られる最大耐圧である。

【0065】

構造(1)においては、前記のように N^+ 層の厚みが $35 \mu\text{m}$ もあり、 N^+ 層の厚みに制限が加わらなかったために、 $V_B = 439 \text{ V}$ を得ることができた。

一方、構造(2)においては、 N^+ 層の厚みが $26.5 \mu\text{m}$ しかないので、 N^+ 層の不純物濃度が漸増する N^+ 側で空乏層が接触していることによる制限を受ける。このため、結果的に内部の電界強度が上昇し、ブレーク・ダウン電圧がやや下がり、 415 V となっている。 20

【0066】

(2) シミュレーション2

図19にフィールド・プレート構造を備えたデバイスの断面図を、また、図20に、その2次元シミュレーション領域の図を示した。

図20によれば、フィールド・プレート22の張り出し幅は、P層3'へのコンタクト開口端から、耐圧維持領域にある SiO_2 膜8上に $15 \mu\text{m}$ 張り出し、PN接合6がシリコン表面に露出した部分、すなわち、P層3'の外側から見ると、 $7.6 \mu\text{m}$ が張り出している。 30

【0067】

N^+ 側チャンネル・ストッパ層4の開口幅は $5 \mu\text{m}$ であり、耐圧維持領域の SiO_2 膜8下に該 N^+ 側チャンネル・ストッパ層4が $1.6 \mu\text{m}$ 分潜り込んでいる。逆に、P層3'側のそれは、図示のように、 $7.4 \mu\text{m}$ SiO_2 膜8の下に潜り込んでいるので、 N^+ 側層2の幅 $25.0 \mu\text{m}$ が、実質的な耐圧維持領域において、空乏層が横方向に広がることのできる距離分として確保されている。

【0068】

次に、図20の縦方向のディメンジョンについて説明する。

図において、 SiO_2 膜8の厚みは $1 \mu\text{m}$ で、また、アノード電極9の厚みは $0.5 \mu\text{m}$ である。 $V_1 - V_1'$ 線沿いの縦方向の不純物濃度分布プロファイルは、図23の符号c示すようになっている。これは、図16の不純物濃度プロファイルでP層の深さ (X_j) が、 $2.5 \mu\text{m}$ から $5 \mu\text{m}$ となっている以外は、同じ基板ウェーハである。 40

なお、 n^+ 側チャンネル・ストッパ層4の深さは $3 \mu\text{m}$ で、該層3の不純物濃度は、 $1 \times 10^{19} (1/\text{cm}^3)$ で、 N^+ 側層1を持つ基板の不純物濃度と同じとしてある。

【0069】

また、シミュレーションの領域の大きさは、横 $50 \mu\text{m}$ 、縦 $33 \mu\text{m}$ ($-3 \sim 30 \mu\text{m}$) である。

次に、図21に、図20で定義したフィールド・プレート構造デバイスの2次元電位分布図を示す。

図では、フィールド・プレート構造22直下の SiO_2 膜8中での電位線の込み合い具合、また、フィールド・プレート構造22先端部での電位線の込み合い具合も特徴的である 50

。

【0070】

しかしながら、シリコンバルク中での電位線の曲率は小さくなり、かなり都合良くパラメータが設定されている部類の計算例である。

なお、図示の電位分布図は、逆電圧を印加時のものである。

次に、図22には、 $V_R = 250\text{ V}$ 印加時の耐圧波形の一例を示す。本例の構造においては、 $V_{R\text{ max}} = 262$ 程度であって、前記の図14(b)で示した構造(2)の $V_R = 415\text{ V}$ の約63%程度に相当しているが、本発明の目標には到底達することができない。フィールド・プレート構造22の幅、 SiO_2 膜8の膜厚、P層の深さ(X_j)等々のパラメータを適宜選択することで、その値は多少増減するであろうが、 $V_R/V_B = 63\%$ では、更なる改善が必要である。

【0071】

図23は前記したように、図20における $V_1 - V'_1$ 線沿いの2次元不純物濃度プロファイルを示している。

図23において、 N^+ 層1の表面不純物濃度(C_s)、 $C_s = 1 \times 10^{19} (1/\text{cm}^3)$ は、図16での C_s と同等であるが、P層3'の C_s は、 $C_s = 1 \times 10^{16} (1/\text{cm}^3)$ であり、これは、図16での $C_s = 1 \times 10^{18}$ に比べ、約2桁も低くしてある。これはP層3'側での電位負担分をより多くさせたいとの意図である。

なお、通常は、 N^+ 層2側が殆ど電位負担をしている。

【0072】

次に、図24に、シリコン表面から深さ $0.1\text{ }\mu\text{m}$ ($L_1 - L'_1$ 線沿い)での横方向の電位分布を、図25に、同じく図20における $V_1 - V'_1$ 線($x = 48\text{ }\mu\text{m}$)沿いの縦方向の電位分布を示した。

さらに、図26には、図20における $L_1 - L'_1$ 線沿いでの横方向電界分布を示した。この図からフィールド・プレート構造22の端部の手前 $2\text{ }\mu\text{m}$ 位から該フィールド・プレート構造22の端部にかけて、すなわち、 $x = 23 \sim 25\text{ }\mu\text{m}$ の位置での電界(E)が高く、 $E = 2.67 \times 10^5 (V/\text{cm})$ 程度にも達していることが分かる。

【0073】

次に、図27に、図20における $V_1 - V'_1$ 線沿い($x = 48\text{ }\mu\text{m}$)の縦方向の電界分布を示すが、これはPN接合($y = 5\text{ }\mu\text{m}$)で最大となり、 $E = 1.83 \times 10^5 (V/\text{cm})$ を示している。

さらに、図28には、P層3'の深さ($X_j = 5\text{ }\mu\text{m}$)と同じ深さの横方向電界分布を示している。これは図20中に示す鎖線の丸印eとハッチングで示した部分の電界がどうしても上昇するため、 $x = 36\text{ }\mu\text{m}$ あたりが最大となり、 $E = 2.0 \times 10^5 (V/\text{cm})$ 程度を示している。

【0074】

(3) シミュレーション3

図29にシミュレーション3を説明するための構造図を、図30に、そのシミュレーション領域の図を示す。

図29で、図19に示した構造と大きな差は、P層3'の領域から N^+ チャンネル・ストップパ層に亘り、BOX層7を n^+ 層2の代りに付加した点である。このBOX層7の深さは、その厚みの中心がPN接合6の深さ(X_j)と同じにすることを基本としている。

なお、 N^+ チャンネル・ストップパ層4の深さについては、さほど厳格に設定する必要がないが、これは図19と略同様の値の $3\text{ }\mu\text{m}$ としてある。

【0075】

したがって、本構造は図29に示すように、耐圧維持領域において、 SiO_2 膜8の下部のシリコンバルク中が、 N^+ 層2a・BOX層7・ N^+ 層2・ N^+ 層1の構造となっている。

図29の構造で種々のディメンジョンの組み合わせを変えてシミュレーションを行ったが

、その中でも比較的高い耐圧を得ることができたものの寸法関係を図30中に示した。

【0076】

図30において、フィールド・プレート構造22に関する寸法は、図20と殆ど変えていない。その一方、本構造において、追加されたBOX層7は、シリコン表面から深さ0.5~1.5 μm の間に、厚さ1 μm で、その幅は、SiO₂膜8の開口部からチップ外周端のN⁺チャンネル・ストッパ層4にかけて、37 μm となっている。そしてその先の3 μm の部分が当該チャンネル・ストッパ層4の領域である。

【0077】

P層3'の深さ(X_j)はかなり浅めで、本計算例では $X_j = 1.0 \mu\text{m}$ とした。そして、そのP層3'の端部は、図20に比べてかなり外側に延長されていて、フィールド・プレート構造22の端部よりも0.7 μm だけ外側にある。結果的に上下をSiO₂膜8とBOX層7で、また、左右を上記P層3'とN⁺チャンネル・ストッパ層4とで囲まれ、その内側にN⁺層2aが厚さ0.5 μm 、幅18 μm の領域として残されることになる。

【0078】

以上のような、図30におけるシミュレーション領域構造において、アノード・カソード電極間に逆バイアスを加えたところ、図32に示すような耐圧波形($V_R = 302 \text{ V}$ 、max)を得た。図19及び図20でのフィールド・プレート構造で得た262 Vに比べれば、耐圧が約40 V程度向上している。

しかしながら、本発明者等の究極目標であるプラナの曲率効果を略皆無とし、極めて平面
20 接合時に近い耐圧($V_B = 415 \text{ V}$)を得たいという願望にはまだ遥かに遠い。

すなわち、 $V_R / V_B = 302 \text{ V} / 415 \text{ V} = 0.73$ (73%)であり、まだ、113 V程度足りないことになる。

【0079】

また、図32の波形において、 $V_R = 100 \text{ V}$ 近辺に屈曲点BPがあるのが気になる。

なお、図31中には、逆電圧 $V_R = 250 \text{ V}$ 印加時の2次元電位分布図を示した。この図では、フィールド・プレート構造22下方にあるBOX層7内で電位線がかなり密に取り込まれていることが特徴的である。加えて、フィールド・プレート構造22端部というよりは、P層延在端部の付近でも(縦方向に)電位線が密に込み合っているのが特徴的である。

【0080】

上記BOX層7内、及びP層端部での電位線の込み合いに比べて、BOX層7より下側のN⁺層2(シリコンバルク)中では、電位線が込み合うこともなく、かつ、曲率が小さい部分が存在することもなく、スムーズに分布している。

上記のことから類推して、BOX層7より下側のN⁺層2のシリコンバルク中では、かなり電界強度が弱まっていると考えられる。これらは、P層端部をフィールド・プレート構造22端部よりも外側(図29、図30参照)にしたことが寄与したと考察される。

【0081】

次に、図33に、図30におけるY1-Y'1線沿い($x = 48 \mu\text{m}$)の不純物濃度プロファイルを示す。

図19に示したデバイス、あるいは図23でのP層3'の低不純物濃度、 $C_s = 1 \times 10^{16} (1/\text{cm}^3)$ ではなく、図14(b)又は図16に示す通常の $C_s = 1 \times 10^{18} (1/\text{cm}^3)$ と同じにしてある。また、N⁺層1の不純物濃度、 $C_s = 1 \times 10^{19} (1/\text{cm}^3)$ も共通である。

【0082】

ここでは、P層3'を浅く($X_j = 1 \mu\text{m}$)したが、該P層3'側のパンチ・スルーを避けたい。しかし、この程度の濃度($C_s = 1 \times 10^{18} (1/\text{cm}^3)$)であれば、例えば、浅い X_j であったとしても、先ずはパンチ・スルーが起こることはない。

【0083】

図34は、シリコン表面から0.1 μm 深さでの横方向電位分布を示す図である。

10

20

30

40

50

空乏層の端部 ($V_R = 0$ Vライン) が表面に露出する $x = 1.3 \mu\text{m}$ 付近から徐々に電位が下がり、P層端部付近にかけて電位線が込み合っているのが、急激に低下し、略P層3'の端部である $x = 2.4 \mu\text{m}$ 付近で $V_R = -250$ Vの電位に達した後、一定の値になる。

【0084】

この電位変化の形状は、例えば、図24のフィールド・プレート構造22の電位変化の形状に比較して、極めてP層3'の端部付近(PN接合)のN $\uparrow$ -層2側に変化が集中していることが特徴的であると言える。

そのため、図36に示すように、表面付近(深さ $0.1 \mu\text{m}$)の横方向電界強度が、上記P層端部付近のN $\uparrow$ -層中で急激に上昇し、かつ、P層領域に入った途端に一気にゼロまで下降すると言うような電界分布となる。その時の電界強度の最大値(E_{max})は、 $E_{\text{max}} = 7.6 \times 10^5$ (V/cm)にも達しており、これは通常のシリコンバルク中では考え難い程の高い E_{max} である。

因みに、シリコンバルク中では、 $E_{\text{max}} = 2 \sim 3 \times 10^5$ (V/cm)程度であることが良く知られている。

上記の高い E_{max} の値は、アバランシェ・ブレイク・ダウンが優勢なN $\uparrow$ -基板の不純物濃度 $1 \times 10^{14} \sim 1 \times 10^{17}$ ($1/\text{cm}^3$)と、ゼナーブレイク・ダウンが優勢な $1 \times 10^{18} \sim 1 \times 10^{19}$ ($1/\text{cm}^3$) (最早、N $\uparrow$ -基板とは言えないほどの高不純濃度である。)では、前者の $1 \sim 2 \times 10^{17}$ ($1/\text{cm}^3$)程度にも相当するN $\uparrow$ -基板において初めて見られる程の高い E_{max} の値である。

【0085】

前述した図32において、 $V_R = 100$ V付近に屈曲点BPが存在していることと、この E_{max} が異常に高いこととは、おそらく関係があると推察される。つまり、 $V_R = 100$ V程度まで逆電圧が上昇させられると、上記 E_{max} の値が通常の $\rho = 9 \Omega \cdot \text{cm}$ 、 $N_d = 5.13 \times 10^{14}$ ($1/\text{cm}^3$)での E_{max} は、臨界電界強度(E_{cri}) 2.87×10^5 (V/cm)の値に既に達してしまい、現実のデバイスでは、この時、既にブレイク・ダウンを起こしていると考えられる。しかし、シミュレーション上では計算の続行が可能であったので、図32のような屈曲点BPを示した後も耐圧が増加し続けたと考察される。

【0086】

続いて、図35は、図30におけるY1-Y'1線沿い($x = 4.8 \mu\text{m}$)の電位分布を示している。この縦方向の電位分布は、図25と比べてもそれ程目立つ違いはない。強いて言えば、P層3'の深さ(X_j)が異なるので、その分、図35で電位の上昇点が左に約 $1 \mu\text{m}$ ほどシフトしているのみである。その時の電界分布を図37に示す。このY1-Y'1線沿い縦方向電界の最大値は、図示から明らかなように、 $E_{\text{max}} = 2.1 \times 10^5$ (V/cm)程度である。そして、この $E_{\text{max}} = 2.1 \times 10^5$ (V/cm)の値は、 $\rho = 9 \Omega \cdot \text{cm}$ ($N_d = 5.13 \times 10^{14}$ ($1/\text{cm}^3$))のN $\uparrow$ -基板での臨界電圧 $E_{\text{cri}} = 2.87 \times 10^5$ (V/cm)よりも遥かに小さい値であること、つまり、活性領域での縦方向電界は、十分に小さい値に収められていることが分かる。

【0087】

図38は、 $y = 1 \mu\text{m}$ 、すなわち、BOX層7の厚みに対して、略真中の深さでの横方向電界分布を示す図である。この図では、上記図35と同様に、 $x = 2.4 \mu\text{m}$ 付近に、このBOX層7中においても、高い電界のピーク、 $E_{\text{max}} = 9.5 \times 10^5$ (V/cm)が存在していることが分かる。

しかしながら、上記の場合、シリコンバルク中とは異なり、BOX層7、すなわちSiO₂膜中であるので、その $E_{\text{max}} = 9.5 \times 10^5$ (V/cm)の値そのものは、まだまだ余裕があるものと考えられる。

【0088】

以上、シミュレーション3の結果をまとめると次のようになる。

(1) $V_R = 100$ Vで屈曲後、 $V_R = 302$ Vを達成でき、かなりの耐圧は得られたが、目標値にはまだ達することができない。

10

20

30

40

50

(2) BOX層7を付加することにより、そのBOX層7内部に、より多くの電圧を負担させることは可能となった反面、P層3端部に近いN⁺層2の付近からPN接合6にかけて異常に高い電界が集中している。

(3) かかる電界集中がVR波形の屈曲現象を招いている懸念もある。

【0089】

(4) シミュレーション4

図39に、シミュレーション4を実施するP⁺層5をさらに追加したデバイスの構造図を、また、図40に当該デバイスのシミュレーション領域の図を示す。

本構造と図29及び図30の差は、次の点である。

▲1▼主PN接合6を構成するP⁺層3の端部は、フィールド・プレート構造22の張り出し幅よりも3 μ m程やや内側に戻してある。

【0090】

▲2▼上下をSiO₂膜8とBOX層7、左右をP⁺層3とN⁺チャンネル・ストッパ層4で囲まれたN⁺層2a中の上部領域の一部に、前記P⁺層3に繋がり、かつ、前記N⁺チャンネル・ストッパ層4からやや離れるように、図示のようにP⁺層5を追加してある。

【0091】

▲3▼上記P⁺層5を追加した分、N⁺層2の厚さを0.5 μ mから2 μ mへと厚くし(ただし、そのうちの半分の1 μ m深さまでがP⁺層5)、P⁺層3の深さ(X_j)についても1 μ mから2.5 μ mへと深くしている。

【0092】

▲4▼耐圧維持領域の横方向寸法も、SiO₂膜8の開口部の位置で示すと、40 μ mから100 μ mへと広くしている。しかし、これは後述のResurf効果を意図したP⁺層5の横方向幅寸法依存性を調査するために、広いシミュレーション領域を設定したものである。

【0093】

▲5▼BOX層5の横方向寸法も図示のように、SiO₂膜8の開口部より20 μ m分内側に延長してある(図40の斜線を施した部分)

なお、上記20 μ m延長した理由は、P⁺・N⁺の主PN接合6端部付近でのN⁺層2中の電界が、前記シミュレーション3における図31のように、電位線の込み合いにより、高くなってしまうことが分かっているため、より多くの電界負担をBOX層7中に、より広く(横方向に)取り込み、高い電界の影響からP⁺層3の底部のP⁺・N⁺接合面を遠ざけてやりたいとの配慮があるからである。

【0094】

また、周知のように、BOX層7中の比誘電率($\epsilon = 3.9$)とシリコンバルク中の比誘電率($\epsilon = 11.9$)の間には大きな差があり、BOX層7とシリコンバルクの境界では電位線が急に曲がる、つまり、電界強度分布も急に変化し易いので、BOX層7の寸法選定には注意が必要である。

なお、このことについては後述する。

【0095】

先ず、シミュレーションの結果として、その耐圧波形を図41に示した。

これは、図39及び図40の構造において、上記の追加したP⁺層5(以下、Resurf層と略記する。)横幅の耐圧に耐える状況を事前調査するため、当該横幅の値を、50 μ m、70 μ m、110 μ mとして、かつ、Resurf層5のCsを1 $\times$ 10¹⁶に固定して計算を行なった結果、VRがそれぞれVR = 323V、327V、329Vとなり、大差のないことを表している。

【0096】

つまり、このことは、後述のResurf効果が起きている、すなわち、図10における表面電界E_sの左右のピークの間にあるE_sが、フラットな領域幅を可能な限り詰めても、換言すれば横方向寸法を小さくしても、本構造においては耐圧による影響がさほど見

10

20

30

40

50

られないことが分かった。このことは、また、より耐圧領域の寸法縮小が可能であることを示唆しており、Resurf層5の幅が50 μ m程度でも全く問題がないことが明らかとなった。

【0097】

ところで、Resurf構造を採用する際に、Resurf層5の横幅寸法に加え、重要な問題がもう一つある。それは文献▲4▼中等に記載したように、 $dep_i \cdot Nep_i$ 積が、 $dep_i \cdot Nep_i = 1 \times 10^{12}$ ($1/cm^3$)程度であることが望ましいことが述べられていた。このことを踏まえた上で、N $\uparrow$ 層2のみに限らずN $\uparrow$ 層2とResurf層5の電荷のバランスが大切である。

つまり、Resurf層5の表面不純物濃度(Cs)をどのくらいに選定するかということが大変重要である。 10

【0098】

そこで、Resurf層5の幅を110 μ mに固定し、表面不純物濃度(Cs) = 1×10^{15} 、 1×10^{16} 、 2×10^{16} 、 5×10^{16} ($1/cm^3$)の4種類の場合について、VRの表面不純物濃度(Cs)の依存性を調査することとした。

その時得られた結果を表2、及び図42中に、また、その耐圧波形を図43中に示した。

【0099】

【表2】

[表-2] P $\uparrow$ 層およびN $\uparrow$ 層中の電荷量の計算結果

	Csp-	QTP-	QTN-	QTP-/QTN-	備考(VR)
1	1.00E+15	3.00E+10	2.58E+10	1.16	259
2	1.00E+16	4.28E+11	4.15E+10	10.3	329
3	2.00E+16	8.13E+11	4.27E+10	19.0	362
4	5.00E+16	1.88E+12	4.38E+10	42.9	178
単位	[1/cm ³]	[1/cm ²]	[1/cm ²]	無次元	[V]

20

【0100】

これによりResurf層(P $\uparrow$ 層)5のCsが、Cs = 2×10^{16} ($1/cm^3$)付近にピークを有して耐圧VRが増大していることが明らかになった。 30

以下、上記図39に示した構造及びそのシミュレーション領域を示す図40に基づき、Cs = 1×10^{15} 、 1×10^{16} 、 2×10^{16} 、 5×10^{16} ($1/cm^3$)の4種類に関するResurf層5の追加時の2次元電位分布、Resurf層5内(表面から0.38 μ m深さ; 図40のL1-L'1線沿い)の横方向電位と電界分布について検証を行い、そのResurf効果の発生状況や効果の良否を述べる。

【0101】

先ず、図44に、Cs = 1×10^{15} ($1/cm^3$)での2次元の電位分布図を示す。また、図45に、Resurf層5内の横方向電位を、さらに図46に、その横方向電界を示す。

そして、図44では、電位線がResurf層5の領域側のP $\uparrow$ +・N $\uparrow$ -接合付近のN $\uparrow$ 層2領域内に密集することが分かる。これはResurf層5の表面不純物濃度(Cs)が小さすぎるため、電位線がResurf層5、あるいはその下側のN $\uparrow$ 層2aやBOX層7、さらにはその下のシリコンバルクであるN $\uparrow$ 層2内で水平に曲げられることもなく、直立するような形で表面に至るような分布となるからである。 40

【0102】

その結果、つまり、空乏層が横方向に十分に広がっていないため、Resurf層5の電位が殆どの領域(Resurf層5の端部からP $\uparrow$ -・P $\uparrow$ +接合にかけての)でゼロ電位のまま一定となっていて、P $\uparrow$ -・P $\uparrow$ +接合に近づくにつれ、急激に変化することが分かる。

すなわち、図44において、x = 93 μ mがP $\uparrow$ -・P $\uparrow$ +接合であり、x = 75 μ mか 50

ら $x = 95 \mu\text{m}$ にかけて急激に変化している。また、この時の電界強度の最大値 (E_{max}) は、急激な電位の変化のために、図 46 に示すように、 $E_{\text{max}} = 2.60 \times 10^5 \text{ (V/cm)}$ 程度となってしまっている。

以上より、 $C_s = 1 \times 10^{15} \text{ (1/cm}^3\text{)}$ の場合、 $P^+ - P^+$ 接合に近い、 Resurf 層 5 にのみ電界が集中しているため、結果として $V_R = 259 \text{ V}$ 程度しか得られていない。

【0103】

次に、 $C_s = 1 \times 10^{16} \text{ (1/cm}^3\text{)}$ の場合について述べる。

この場合も前記と同様に、図 47 に 2 次元電位分布を、図 48 に Resurf 層 5 の横方向電位を、図 49 に、その横方向電界強度を示す。

上記の場合、 Resurf 層 5 の表面不純物濃度 (C_s) がやや高濃度となった分、電位線は $P^+ - N^+$ 接合 (横方向接合) に遮られ、その結果、横方向に曲がるように分布するので、図 47 に示したような電位分布となる。

【0104】

しかしながら、それでも $P^+ - P^+$ 接合に近い Resurf 層 5 内での電位線の密集は、さほど改善されることがないことが分かる。 Resurf 層 5 内の横方向電位は、図 48 に示すように、該 Resurf 層 5 の端部で約 40 V 程度の電位負担をした後、一定となり、 $x = 60 \mu\text{m}$ 付近から前記図 45 に比べれば、やや緩やかな電位変化をしつつ、 $x = 95 \mu\text{m}$ 付近まで変化している。

【0105】

その結果、図 49 に示すように、 Resurf 層 5 の端部において、電界のサブ・ピークが発生している。

すなわち、これが Resurf 効果の開始であるが、サブ・ピークの電界強度 ($E_{\text{max-L}}$) は、 $E_{\text{max-L}} = 0.68 \times 10^5 \text{ (V/cm)}$ と非常に小さい。そして、 $P^+ - P^+$ 接合に近い方のメイン・ピークにおける電界強度 ($E_{\text{max-R}}$) は、 $E_{\text{max-R}} = 2.13 \times 10^5 \text{ (V/cm)}$ 程度を示し、 $V_R = 329 \text{ V}$ を得た。

【0106】

結果として、 $C_s = 1 \times 10^{16} \text{ (1/cm}^3\text{)}$ の場合、 Resurf 効果は起こり始めているが、まだ、 C_s が低すぎるために、電界の集中が $P^+ - P^+$ 接合側に片寄りすぎており、 Resurf 層 5 の端部側との電界強度比のバランスが悪い。

すなわち、目標としなければならないのは、 $E_{\text{max-L}} = E_{\text{max-R}}$ とすることであり、さらに適切な表面不純物濃度 (C_s) を選定する必要がある。

【0107】

次に、上記のような結果から $C_s = 2 \times 10^{16} \text{ (1/cm}^3\text{)}$ の場合の検証を行なう。

図 50、図 51、図 52 が前記と同様に、それぞれ 2 次元電位分布、 Resurf 層 5 の横方向電位、及びその横方向電界強度を示している。

図 50 において、 $P^+ - P^+$ 接合付近の Resurf 層 5 における電位線の密集度がかなり緩和され、しかも、空乏層は該 Resurf 層 5 の横方向全体にわたって、充分広げられている。そして、 Resurf 層 5 の外端側にも電位線のやや密集している傾向が見られる。

【0108】

その結果として、図 51 に示すように、 Resurf 層 5 の外側端部での電界負担分も印加電圧の約半分の 120 V 程度にまで達し、その後、僅かな減少領域を経た後、 $x = 60 \mu\text{m}$ 付近よりもやや手前から既に電位が緩やかな下降を開始し、 $x = 95 \mu\text{m}$ にかけて $V_R = -250 \text{ V}$ に落ち着くことが分かる。

【0109】

また、図 52 から明らかなように、 $E_{\text{max-L}} = E_{\text{max-R}}$ の条件が略満たされ、 $E_{\text{max-L}} = 1.62 \times 10^5 \text{ (V/cm)}$ 、 $E_{\text{max-R}} = 1.60 \times 10^5 \text{ (V/cm)}$ となっている。

10

20

30

40

50

以上より、 $Cs = 2 \times 10^{16} (1/cm^3)$ の場合、Resurf 層 5 の両端部付近での電位分布、電界強度のいずれもが略均等に配置されるので、Resurf 効果の良い状態が達成され、結果として、 $VR = 362 V$ 程度が達成される。

【0110】

次に、 $Cs = 5 \times 10^{16} (1/cm^3)$ の場合について述べる。

図 5 3、図 5 4、図 5 5 が前記と同様に、それぞれ 2 次元電位分布、Resurf 層 5 の横方向電位、及びその横方向電界強度を示している。

これらの図から電位及び電界の集中が、Resurf 層 5 の外側端部に偏っていることが分かる。

【0111】

すなわち、図 5 3 での電位線の密集具合、図 5 4 での電位負担、及び図 5 5 で $E_{max} - L = 4.07 \times 10^5 (V/cm)$ が示され、 $E_{max} - R$ は、そのピークさえ消失していることが分かる。

これは、Resurf 層 5 の表面不純物濃度 (Cs) が高濃度過ぎて、電位線が $P^+ +$ 層 3 の場合と同様に作用するようになるので、Resurf 層 5 側に殆ど食い込めなくなる結果、図示のような分布となっている。

【0112】

この時、得られた VR の値は、 $VR = 178 V$ となってしまう、 $Cs = 2 \times 10^{16} (V/cm)$ から $Cs = 5 \times 10^{16} (V/cm)$ という、Resurf 層 5 の僅かな表面不純物濃度の増加が、 $VR = 362 V$ から $VR = 178 V$ へと致命的な VR への減少に

10

20

【0113】

以上より、 $Cs = 5 \times 10^{16} (1/cm^3)$ の場合、Resurf 層 5 の濃度が高すぎるために、Resurf 効果が最早期待できず、単に主 PN 接合 6 ($P^+ +$ 層 3) が外側に延長されるような状態となって、本構造の意味もまた失われてしまう。その結果として、 VR の値も $VR = 178 V$ となってしまう。

【0114】

以上述べたように、 $Cs = 2 \times 10^{16} (1/cm^3)$ の場合、 $VR/VB = 362 V / 415 V = 0.872$ であり、4 種類のうちでは最も良い結果が得られたが、未だ、

30

上記図 5 0 における B 部は、BOX 層 7 内での電界集中、A 部は、BOX 層 7 とシリコンバルク境界において発生する電界集中である。これらの電界集中に対する更なるデバイス構造の改善策を検討する必要がある。

すなわち、BOX 層 7 と、電界集中が必須である主 PN 接合 6 の $P^+ + \cdot N^+ -$ 接合とは近づけてはならず、離してやる工夫が必要ということである。

【0115】

ところで、図 4 0 における $V1 - V'1$ 線 ($x = 40 \mu m$) 沿いの Resurf 層 5 と $N^+ -$ 層 2 a の縦方向不純物濃度を積分することによって、各層の電荷量 (QT) が求まる。ここで、Resurf 層 5 の電荷量を Q_{TP-} 、 $N^+ -$ 層 2 a の電荷量を Q_{TN-} として、それぞれの値を計算し、また、 Q_{TP-} / Q_{TN-} の比と VR の値をまとめて前記表

40

【0116】

また、図 5 6 中には、Resurf 層 5 の表面不純物濃度 (Cs) に対する上記電荷量 Q_{TP-} 、 Q_{TN-} の値をプロットして示した。

図において、Resurf 層 5 における低 Cs 側での Q_{TN-} の値が下がっているのは、 $N^+ -$ 層 2 a 側の濃度が $P^+ - \cdot N^+ -$ 接合付近で、Resurf 層 5 により強く補償されているためである。

【0117】

上記 Q_{TP-} は、Resurf 層 5 の Cs を高くすれば当然増加することになり、表 2 や図 5 6 に示したような Q_{TP-} の値、及び Q_{TN-} の値となっている。

50

図57には、QTP- / QTN- に対する得られたVRの値をプロットして示した。この図から前述のEmax-L Emax-Rの条件が得られた時のQTP- / QTN-の値は、QTP- / QTN- 19であることが分かる。

しかし、QTP- / QTN-の範囲が15 ~ 25の範囲であれば、充分満足するVRの値である。

【0118】

加えて文献[Ref. 4]中で述べられている $Nepi \cdot depi = 1 \times 10^{12} (1/cm^2)$ のResurf層5内の電荷量(すなわち、不純物総量)の推奨値に対しては、 $Cs = 2 \times 10^{16} (1/cm^3)$ の時の $(QTP-) + (QTN-) = 8.13E11 + 4.27E10 = 8.56E11 (1/cm^2)$ となって、略同一レベルの不純物総量となっていることも分かる。 10

【0119】

(5) シミュレーション5

図58及び図59で、本発明の最適な構造を提起し、また、その優れた点を、本シミュレーションを通して明らかにする。

図58は、図39の構造に対して、主PN接合6の深さを $2.5 \mu m$ から $1.0 \mu m$ にと浅くした以外は、何等変更がない。それにもかかわらず、この1箇所のみの変更により、図50に示したA部及びB部の局所的電界の集中が一挙に解決される。

【0120】

以下、これについて説明する。さらには、図39の構造で達成されたResurf効果が引き続き維持される結果、耐圧に関しても $VR = 400V$ が達成されるようになることも示す。 20

図60は、図59中に示すY1-Y'1線($x = 40 \mu m$)沿いの縦方向の不純物濃度分布を示しているが、シミュレーション4の結果に基づき、Resurf層5(P↑-層)の表面不純物濃度は、 $Cs = 2 \times 10^{16} (1/cm^3)$ を採用している。また、Resurf層5の深さ(Xj)は、 $Xj = 1.0 \mu m$ である。

【0121】

図61は、図59中のY2-Y'2線($x = 138 \mu m$)沿いの縦方向の不純物濃度分布を示している。P↑+層3のCsは、 $Cs = 1 \times 10^{18} (1/cm^3)$ で、その深さ(Xj)は、 $Xj = 1.0 \mu m$ であるが、これはResurf層5の深さ(Xj)と同じ深さ、 $Xj = 1.0 \mu m$ を採用しており、このことが本発明の特徴である。 30

BOX層7よりも下側のN↑-層2及びN↑+層1については、 $\rho = 9 \Omega \cdot cm$ 、N↑-層2の厚さ $= 29 \mu m$ としてあり、これらはシミュレーション1以後、全て共通の仕様である。

【0122】

さて、図62中には、本発明のデバイスに $VR = 250V$ を印加した時の2次元の電位分布図を示す。この図から明らかな通り、図50で問題となっていた図50のA部及びB部での電位線の込み具合が殆ど解消されていることが分かる。

【0123】

すなわち、本発明においては、P↑+層3の深さを $2.5 \mu m$ から $1.0 \mu m$ に浅くし、かつ、Resurf層5(P↑-層)の深さと同一としてあるので、A部においては、P↑+層3の下側にあるN↑-層2中で、BOX層7の上下に分割されている電位線が、該BOX層7内に収斂するようにして入り込んでいるため、図50でBOX層7と略同一高さから下側にのみ電位線が分布していた場合に比較して、ここでは、BOX層7・N↑-層2の境界での電位線形状がスムーズになっていて、しかもその右側のN↑-層2内の電位線の込み具合がより解消されている。 40

【0124】

また、図50のB部においての比較では縦方向のP↑+・N↑-接合が存在しなくなっていて、P↑+層3の底部とBOX層7の間にもN↑-層2が介在するようになるため、このことによって発生していた電位線の曲がり角が解消される結果、BOX層7内のB部の電 50

位線の込み具合も全く問題にならなくなっている。したがって、図 6 3 中に示した耐圧 (VR) 波形のごとく、本発明においては、 $VR = 400V$ を得ている。

【0125】

因みに、 $VR/VB = 400V/415V = 0.96$ となり、プラナ曲率が存在する故の従来からどうしても避けて通れなかった耐圧減少の問題が、本発明の構造を以って初めて、略完全に解決されたといえることができる。

【0126】

図 6 4 中には、シリコン表面から $0.1\mu m$ の深さにおける横方向電位を示す。この図では、図 5 1でも得られたような、 $VR = 120V$ 分の略半分の電位分負担が Resurf 層 5 の外側端で担われ、残りが $P^+ - P^+$ 接合側において担われていることが分かる 10

よって、図 6 5 に示すような、 $E_{max-L} (1.62 \times 10^5 (V/cm))$ $E_{max-R} (1.60 \times 10^5 (V/cm))$ となる左右均等の E_{max} 分布がここでも得られている。

【0127】

図 6 6 に、図 5 9 の $Y2 - Y'2$ 線沿いの電位分布を示す。また、図 6 7 は、その時の電界分布であるが、これは、例えば図 3 5 で示したものと略同一となることは言うまでもない。

図 6 8 には、図 5 9 の $Y1 - Y'1$ 線沿い電位分布を示す。 $x = 40\mu m$ の位置では、表面の電界も約半分の $VR = 125V$ 分しかかかっていないので、この $VR = -125V$ が 20 深さ方向の起点なる。

【0128】

Resurf 層 5 及びその下の $N^+ - Resurf$ 層 2 a 中では、電荷のバランスが上手く取れているので、略直線的に $\Delta VR = -20V$ が負担され、続く BOX 層 7 では、 $1\mu m$ の厚さにもかかわらず、 $\Delta VR = -35V$ が負担されるので、傾斜が急である。

そして、残りの $\Delta VR = -70V$ 程度が BOX 層 7 の下側の $N^+ - 層 2 a$ で負担されることが分かる。その時の $Y1 - Y'1$ 線沿いの電界分布を、図 6 9 中に示す。

この図において、 $P^+ - N^+$ 接合での電界が、 $E = 1.18 \times 10^5 (V/cm)$ と極めて小さい値となっているのに対し、BOX 層 7 内の電界は、 $E = 3.30 \times 10^5 (V/cm)$ と、約 3 倍も高くなっていることが分かる。 30

【0129】

次に、BOX 層 7 内での横方向電界分布の状態も確認したので、これについて述べる。

図 7 0 中に、表面から深さ $2.5\mu m$ (BOX 層 7 の横方向中心)での電界分布を示した。

図からも明らかなのように、 $E_{max} = 5.57 \times 10^5 (V/cm)$ もの電界が、縦方向の $P^+ - P^+$ 接合部の直下辺りで発生していることが分かる。以上述べたように、図 5 8 及び図 5 9 で示した構造を以って、従来から避けて通れなかったプラナ接合特有の Vcy、Vsp モードに伴う耐圧減少の問題が略完全に解消されることが立証された。

【0130】

(6) シミュレーション 6

最後に、シミュレーション 6 においては、図 5 8 に示した本発明のデバイス構造から、BOX 層 7 を再度取り除き、図 7 1 中に示すようなデバイス構造を以って、BOX 層 7 が有ったことによる効果を再検証する。

なお、図 7 2 に、図 7 1 のシミュレーション領域の図を示す。また、それらの図において、破線で囲まれた部分は、BOX 層 7 があった位置を示している。

【0131】

図 7 3 は、上記デバイス構造の 2 次元の電位分布を示す図であるが、 $P^+ - P^+$ 縦方向接合下部の d 部付近の電位線が図 6 2 に比べて、より込み合うようになっていることが分かる。

【0132】

したがって、図 7 2 の Y 1 - Y ' 1 線沿い ($x = 40 \mu\text{m}$) の縦方向の電位分布を示す図 7 4 において、BOX 層 7 で負担していた $\Delta V_R = -30 \text{ V}$ 分が、 $\Delta V_R' = -10 \text{ V}$ 程度にまで減少し、Y 1 - Y ' 1 線のシリコン表面におけるその分 (-20 V 程度) 下がり、 -110 V 程度の値しか分担しないようになる。

【0133】

なお、図 7 4 中の BOX 層 7 内で屈曲したのカーブの方は、BOX 層 7 が有りの場合のものを比較のために重ね書きしたものである。

その結果、図 7 5 中に示すように、耐圧もかなり下がり、 $V_R = 400 \text{ V}$ から $V_R = 341 \text{ V}$ となった。

すなわち、 $V_R / V_B = 341 \text{ V} / 415 \text{ V} = 0.821$ となり、BOX 層 7 の有ったことの効果が明らかである。 10

【0134】

図 7 6 は、図 7 2 における Y 1 - Y ' 1 線 ($x = 40 \mu\text{m}$) 沿いの縦方向電界強度を比較した図である。この図では、BOX 層 7 内での高い電界領域 ($E = 3.30 \times 10^5 \text{ (V/cm)}$) が失われた結果、 $P \uparrow - \cdot N \uparrow -$ の Resurf 領域接合の電界が、 $E = 1.18 \times 10^5 \text{ (V/cm)}$ から $E = 1.23 \times 10^5 \text{ (V/cm)}$ に上昇することが分かる。

【0135】

図 7 7、図 7 8、図 7 9 は、シリコン表面からの深さがそれぞれ、 $0.1 \mu\text{m}$ 、 $1.0 \mu\text{m}$ 、 $1.5 \mu\text{m}$ での横方向電位を比較している。 20

そのうちのいずれもが、BOX 層 7 が無い場合の曲線が上側にある、つまり、Resurf 層 5 の外側端部での電位変化が、より急峻となってしまうことが分かる。加えて、シリコン表面からの深さが深くなればなるほど、この横方向電位分布における BOX 層 7 の有無の差が顕著でなくなることも明らかとなっている。

【0136】

次に、図 8 0、図 8 1、図 8 2 に、それぞれシリコン表面から $2.1 \mu\text{m}$ 、 $3 \mu\text{m}$ 、 $4.5 \mu\text{m}$ における横方向電界分布を示す。これらの図は、上記横方向電位分布の結果が反映されている。

上記図 8 0 では、 $E_{\text{max-L}} = 1.44 \times 10^5 \text{ (V/cm)}$ で、 $E_{\text{max-R}} = 1.69 \times 10^5 \text{ (V/cm)}$ となり、最早、 $E_{\text{max-L}} = E_{\text{max-R}}$ であった条件が維持されなくなってしまうことが示されている。 30

【0137】

図 8 1 においては、Resurf 層 5 の端部近傍に発生していた Resurf 効果を示す電界のピークが失われ、殆どその効果が深さ $1 \mu\text{m}$ 付近の $P \uparrow - \cdot N \uparrow -$ 接合付近では期待できなくなることが分かる。そのため、右側の $P \uparrow - \cdot P \uparrow +$ 接合付近の電界のピークが、 $E = 2.41 \times 10^5 \text{ (V/cm)}$ から $E = 2.73 \times 10^5$ にと上昇する結果を招来している。

【0138】

図 8 2 では、深さ $4.5 \mu\text{m}$ 、すなわち、BOX 層 7 の厚さの中心での横方向電界分布を比較しているが、BOX 層 7 内で、かつ、 $P \uparrow - \cdot P \uparrow +$ 接合下部での E_{max} の値が、 $E = 5.57 \times 10^5 \text{ (V/cm)}$ から $E = 2.1 \times 10^5 \text{ (V/cm)}$ と、通常のシリコンバルク中で良く見られる当然の値に戻ってしまっている。 40

【0139】

以上、シミュレーション 6 の解説で述べたように、BOX 層 7 を除去することは、例えば、適切な Resurf 層 5 の表面不純物濃度 (C_s) や、該 Resurf 層 5 ($P \uparrow -$ 層) 及び $P \uparrow +$ 層 3 の深さ (X_j) 等の構造決定要因が、一旦最適化され、Resurf 効果の良し悪しを示す $E_{\text{max-L}} = E_{\text{max-R}}$ の条件が確立されたとしても、それが一気に失われてしまう結果、耐圧も下がってしまうことが実証された。

【0140】

換言すれば、本発明構造における Resurf 層 5 ($P \uparrow -$ 層) の導入、BOX 層 7 の導 50

入、前記 R e s u r f 層 5 における表面不純物濃度 (C s) の最適化、また、R e s u r f 層 5 及び P ↑ + 層 3 の深さ (X j) の最適化、さらにはフィールド・プレート構造 2 2 の維持という要因の全部又は一部を巧みに組み合わせることによって初めて、限りなく平面接合のブレイク・ダウン電圧に近い、プラナ接合のブレイク・ダウン電圧を得ることができるようになるという総合技術の結晶が確認された。

【0141】

次に、上記本発明デバイスにおける製造方法の一例を、図 2 ～図 7 を参照して述べる。

先ず、本発明のデバイスを製作するために、耐圧維持領域のみに B O X 層 7 を有する S O I 基板ウェーハ 2 1 をスタート素材として用い、図 2 に示すように該素材ウェーハ 2 1 を全面酸化させる (第 1 工程)。

10

なお、スタート素材の制作方法としては、種々の方法があるが、ここでは市販のものを使用することとして、その制作方法については述べない。

また、上記の場合、S i O 2 膜 8 の厚さは、例えば 0 . 5 μ m となるような酸化条件が選定される。

さらに、表面より N ↑ - 層 2 ・ B O X 層 7 ・ N ↑ - 層 2 ・ N ↑ + 層 1 の各層の厚みは、図 3 8 に示すように、1 μ m、1 μ m、2 7 μ m、1 μ m の厚みにそれぞれ選ばれる。

【0142】

次に、R e s u r f 層 (P ↑ - 層) を形成するために、図 3 に示すように、S i O 2 膜 8 に所定の開口を施し、ボロン・イオン注入を行なう (第 2 工程)。

なお、第 1 のフォトリソ工程 (L 1) において、B O X 層 7 と R e s u r f 層形成パターンのアライメントは、例えば周知の顕微鏡による赤外光等により、相互アライメントを行い完成させる。また、ボロン注入における C a p - S i O 2 (A m o r p h o u s S i O 2) 膜は、図示しないが、膜厚が 1 2 0 0 Å 程度である。

20

【0143】

次に、図 4 に示すように、第 2 のフォトリソ工程 (L 2) を施し、周知のフォトリソ技術により P ↑ + 層の注入部パターンを形成した後、これをマスクとしてボロン・イオン注入及びアニールを行なう (第 3 工程)。

なお、R e s u r f 層 (P ↑ - 層) の注入条件は、例えば 1 5 0 K e v / 1 . 5 × 1 0 ↑ 1 2 ドーズ、P ↑ + 層の注入条件は、7 0 K e v / 5 × 1 0 ↑ 1 3 ドーズ、P ↑ - 層及び P ↑ + 層のアニールは共通処理とし、1 0 5 0 ° C / 6 0 分、P ↑ - 層及び P ↑ + 層の深さ (X j) は、共に X j 1 . 0 μ m、P ↑ - 層の表面不純物濃度 (C s) = 2 × 1 0 ↑ 1 6 (1 / c m ↑ 3)、P ↑ + 層の表面不純物濃度 (C s) = 1 × 1 0 ↑ 1 8 (1 / c m ↑ 3) である。

30

【0144】

次の、上記アニール処理中に、第 2 S i O 2 膜 8 ' を約 0 . 3 μ m 形成した後、第 3 のフォトリソ工程 (L 3) により N ↑ + チャンネル・ストッパ層となる部分を開口すべく第 2 S i O 2 膜 8 ' をエッチング除去する (第 4 工程)。

【0145】

続いて、N ↑ + チャンネル・ストッパ層 4 を形成のための工程に移る。この場合も C a p - S i O 2 膜を 1 2 0 0 Å の厚さで形成後、リン・イオンを注入し、アニールを行なう (第 5 工程)。

40

なお、リン・イオン注入条件は、例えば 1 5 0 K e v / 5 × 1 0 ↑ 1 4 ドーズ、アニール条件は、1 0 0 0 ° C / 6 0 分とし、N ↑ + チャンネル・ストッパ層 4 の深さ (X j) 0 . 7 μ m、表面不純物濃度 (C s) 1 . 5 × 1 0 ↑ 1 9 (1 / c m ↑ 3) である。

【0146】

次に、図 6 に示すように、第 4 のフォトリソ工程 (L 4) により電極部を開口し、アノード電極 9 の電極メタルとして、例えばアルミ系金属を 1 ~ 5 μ m 厚に全面形成し、電極メタルが第 5 のフォトリソ工程 (L 5) を経て図 7 に示すような形状にパターンニングされる。

次いで、裏面側のカソード電極 1 0 が形成され、また、図示を省略した保護膜が形成され

50

て図示のような本発明のデバイスが完成する（第6工程）。

【0147】

上記の製造方法によれば、耐圧維持領域のみにBOX層7を有する、比較的安価で品質の安定している市販のSOI基板ウェーハ21をスタート素材とし、複雑な工程を経ることなく目的とするデバイスを迅速かつ安価に製作できる利点がある。

なお、上記の製造方法は、本発明のデバイスを製作するための一例であって、製作された最終結果物としてのデバイスは、かかる方法によるものに特に限定されされないことは言うまでもない。

【0148】

【発明の効果】

10

本発明の半導体装置によれば、上記のように構成したので、概略次のような効果を奏する。

（1）プラナ接合においても、平面接合に限りなく近いブレーク・ダウン電圧（デバイスの耐圧）が得られという画期的な効果が生じる。

（2）上記（1）の結果、より高不純物濃度（低い比抵抗 ρ ）で、かつ、より薄い厚みのエピタキシャル層が使用できようになり、半導体装置のVF特性、IF特性、 t_{rr} 特性が改善される。

（3）Resurf層の電界強度が平坦になる部分を狭くしてもさほど影響がでないことが判明したので、耐圧維持領域に要する面積が少なくて済む。

（4）耐圧維持領域にみにBOX層を有する、比較的安価で品質の安定している市販のSOI基板をスタート素材とし、複雑な工程を経ることなく目的とするデバイスが迅速かつ安価に製作できる。

20

【図面の簡単な説明】

【図1】本発明のデバイス構造を示し、上部にその平面をも表した断面図である。

【図2】本発明のデバイスを製作するための製造方法を説明するための図であって、その製造方法の第1工程図である。

【図3】上記製造方法の第2工程図である。

【図4】上記製造方法の第3工程図である。

【図5】上記製造方法の第4工程図である。

【図6】上記製造方法の第5工程図である。

30

【図7】上記製造方法の第6工程図である。

【図8】従来のプラナ技術によって形成されたPN接合面の説明図であって、（a）は、その断面図、（b）は、主PN接合面の斜視図である。

【図9】円筒状及び球面状の主PN接合におけるブレーク・ダウン電圧を示した図である。

【図10】Resurf構造の原理を示す図である。

【図11】SOI分離素子の構造例を示す断面図である。

【図12】SIO分離素子のエピタキシャル層厚、 T_{ox} 、VBの関係を示す図である。

【図13】従来技術による縦型プラナ構造デバイスの断面図である。

【図14】平面接合を想定した1次元シミュレーションによる考察を行なうために用いる従来構造の模式図であり、（a）は、シミュレーション1を行なうための構造（1）を、（b）は、同じくシミュレーション1を行なうための構造（2）をそれぞれ示す模式図である。

40

【図15】図14（a）の構造（1）におけるL1-L'1線に沿った不純物濃度プロファイルを示す図である。

【図16】図14（b）の構造（2）におけるL2-L'2線に沿った不純物濃度プロファイルを示す図である。

【図17】上記構造（1）での耐圧波形を示す図である。

【図18】上記構造（2）での耐圧波形を示す図である。

【図19】シミュレーション2に用いるフィールド・プレート構造デバイスの断面図であ

50

る。

【図 20】 上記フィールド・プレート構造デバイスのシミュレーション領域を示す図である。

【図 21】 上記フィールド・プレート構造デバイスの 2 次元電位分布図である。

【図 22】 上記フィールド・プレート構造の耐圧波形図である。

【図 23】 図 20 における $V1-V'$ 1 線沿いの不純物濃度分布図である。

【図 24】 図 20 における $L1-L'$ 1 線沿い ($y = 0.1 \mu m$) の電位分布図である。

【図 25】 図 20 における $V1-V'$ 1 線沿い ($x = 48 \mu m$) の電位分布図である。

【図 26】 図 20 における $L1-L'$ 1 線沿い ($y = 0.1 \mu m$) の電界分布図である。

【図 27】 図 20 における $V1-V'$ 1 線沿い ($x = 48 \mu m$) の電界分布図である。 10

【図 28】 図 20 における $L2-L'$ 2 線沿い ($y = 5 \mu m$) の電界分布図である。

【図 29】 シミュレーション 3 に用いる BOX 層構造デバイスの断面図である。

【図 30】 上記 BOX 層構造デバイスのシミュレーション領域を示す図である。

【図 31】 上記 BOX 層構造デバイスの 2 次元電位分布図である。

【図 32】 上記 BOX 層構造デバイスの耐圧波形図である。

【図 33】 上記図 31 における $V1-V'$ 1 線沿いの不純物濃度プロファイルを示す図である。

【図 34】 上記図 31 における $L1-L'$ 1 線沿いの横方向の電位分布図である。

【図 35】 上記図 31 における $V1-V'$ 1 線沿いの縦方向の電位分布図である。

【図 36】 上記図 31 における $L1-L'$ 1 線沿いの横方向の電界分布図である。 20

【図 37】 上記図 31 における $V1-V'$ 1 線沿いの縦方向の電界分布図である。

【図 38】 上記図 31 における $L2-L'$ 2 線沿いの横方向の電界分布図である。

【図 39】 シミュレーション 4 に用いる Resurf 層 ($P \uparrow$ 層) をさらに追加した構造デバイスの断面図である。

【図 40】 上記 Resurf 層 ($P \uparrow$ 層) をさらに追加した構造デバイスのシミュレーション領域を示す図である。

【図 41】 上記 Resurf 層の横幅と耐圧 (VR) との関係を示す図である。

【図 42】 上記構造デバイスでの Resurf 層の表面不純物濃度 (Cs) と耐圧 (VR) との関係を示す図である。

【図 43】 上記構造デバイスでの Resurf 層の表面不純物濃度 (Cs) と耐圧 (VR) とを変化させた時に得られる耐圧波形を示す図である。 30

【図 44】 上記 Resurf 層の表面不純物濃度が $Cs = 1 \times 10^{15} (1/cm^3)$ での 2 次元電位分布図である。

【図 45】 上記 Resurf 層内の横方向の電位分布図である。

【図 46】 上記 Resurf 層の横方向の電界分布図である。

【図 47】 上記 Resurf 層の表面不純物濃度が $Cs = 1 \times 10^{16} (1/cm^3)$ での 2 次元電位分布図である。

【図 48】 上記 Resurf 層内の横方向の電位分布図である。

【図 49】 上記 Resurf 層の横方向の電界分布図である。

【図 50】 上記 Resurf 層の表面不純物濃度が $Cs = 2 \times 10^{16} (1/cm^3)$ での 2 次元電位分布図である。 40

【図 51】 上記 Resurf 層内の横方向の電位分布図である。

【図 52】 上記 Resurf 層の横方向の電界分布図である。

【図 53】 上記 Resurf 層の表面不純物濃度が $Cs = 5 \times 10^{16} (1/cm^3)$ での 2 次元電位分布図である。

【図 54】 上記 Resurf 層内の横方向の電位分布図である。

【図 55】 上記 Resurf 層の横方向の電界分布図である。

【図 56】 上記 Resurf 層の表面不純物濃度 (Cs) と該 Resurf 層の電荷量 ($QTP-$)、及び $N \uparrow$ 層の電荷量 ($QTN-$) との関係を示す図である。

【図 57】 上記電荷量の比 ($QTP-/QTN-$) に対する耐圧 (VR) の値との関係を 50

示す図である。

【図 5 8】シミュレーション 5 に用いる P ↑ + 層の深さを R e s u r f 層の深さと同じにした構造デバイスの断面図である。

【図 5 9】上記構造デバイスのシミュレーション領域を示す図である。

【図 6 0】図 5 9 における Y 1 - Y ' 1 線沿いの不純物濃度分布図である。

【図 6 1】図 5 9 における Y 2 - Y ' 2 線沿いの電位分布図である。

【図 6 2】上記構造デバイスの 2 次元電位分布図である。

【図 6 3】上記構造デバイスの耐圧波形図である。

【図 6 4】上記構造デバイスのシリコン表面より 0 . 1 μ m の深さにおける横方向の電位分布図である。

10

【図 6 5】上記構造デバイスのシリコン表面より 0 . 1 μ m の深さにおける横方向の電界分布図である。

【図 6 6】上記図 5 9 の Y 2 - Y ' 2 線沿い縦方向の電位分布図である。

【図 6 7】上記図 5 9 における Y 2 - Y ' 2 線沿いの縦方向の電界分布図である。

【図 6 8】上記図 5 9 における Y 1 - Y ' 1 線沿いの縦方向の電位分布図である。

【図 6 9】上記図 5 9 における Y 1 - Y ' 1 線沿いの縦方向の電界分布図である。

【図 7 0】上記構造デバイスのシリコン表面より 4 . 5 μ m の深さにおける横方向の電界分布図である。

【図 7 1】シミュレーション 6 に用いる B O X 層を除去した構造デバイスの断面図である。

20

【図 7 2】上記構造デバイスのシミュレーション領域を示す図である。

【図 7 3】上記構造デバイスの 2 次元電位分布図である。

【図 7 4】上記 B O X 層の有無による上記図 7 2 における Y 1 - Y ' 1 線沿いの縦方向の電位分布図である。

【図 7 5】上記 B O X 層の有無による耐圧波形を比較した図である。

【図 7 6】上記 B O X 層の有無による上記図 7 2 における Y 1 - Y ' 1 線沿いの縦方向の電界分布図である。

【図 7 7】上記図 7 2 における構造デバイスのシリコン表面より深さ 0 . 1 μ m の上記 B O X 層の有無による横方向の電位分布図である。

【図 7 8】上記図 7 2 における構造デバイスのシリコン表面より深さ 1 μ m の上記 B O X 層の有無による横方向の電位分布図である。

30

【図 7 9】上記図 7 2 における構造デバイスのシリコン表面より深さ 1 . 5 μ m の上記 B O X 層の有無による横方向の電位分布図である。

【図 8 0】上記図 7 2 における構造デバイスのシリコン表面より深さ 2 . 1 μ m の上記 B O X 層の有無による横方向の電界分布図である。

【図 8 1】上記図 7 2 における構造デバイスのシリコン表面より深さ 3 μ m の上記 B O X 層の有無による横方向の電界分布図である。

【図 8 2】上記図 7 2 における構造デバイスのシリコン表面より深さ 4 . 5 μ m (B O X 層中) の上記 B O X 層の有無による横方向の電界分布図である。

【符号の説明】

40

1 N ↑ + 層

2 , 2 a N ↑ - 層

3 P ↑ + 層

4 N ↑ + チャンネル・ストッパ層

5 P ↑ - 層 (R e s u r f 層)

6 P N 接合

7 埋め込み酸化膜層 (B O X 層)

8 S i O 2 膜

9 アノード電極


1 0 カソード電極

50


2 1 S O I 基板ウェーハ

2 2 フィールド・プレート構造


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】






【図 11】




【 図 1 3 】




【 図 1 5 】




【図 17】




【図 19】




【図 18】




【図 20】




【図 21】




【図 2 2】




【図 2 3】




【図 2 4】




【図 2 5】




【図 26】




【図 27】




【図 28】




【図 29】




【 図 3 1 】




【图 3-3】




【図 3 4】




【図 3 5】




【図 3 6】




【図 3 7】




【図 38】




【図 39】




【図 40】




【図 41】




【図 4 2】




【図 4 3】




【図 4 4】




【図 4 5】




【図 4 6】




【図 4 7】




【図 4 8】




【図 4 9】




【図 50】




【図 51】




【図 52】




【図 53】



【 図 5 5 】




【图 5 8】




$Q_{Tr}-\sqrt{Q_{Tr}}$	V_p, D
0.00	250
10.00	320
20.00	350
45.00	150


【図 59】




【図 60】




【図 61】




【図 62】




【図 6 3】




【図 6 4】




【図 6 5】




【図 6 6】




【図 6 7】




【図 6 8】




【図 6 9】




【図 7 0】




【図 7 1】




【図 7 2】




【図 7 3】




【図 7 4】




【図 7 5】




【図 7 6】




【図 7 7】




【図 7 8】




【図 79】



【図 80】



【図 81】



【図 82】

