



(19) 대한민국특허청(KR)
(12) 공개특허공보(A)

(11) 공개번호 10-2016-0026014

(43) 공개일자 2016년03월09일

(51) 국제특허분류(Int. Cl.)

H03L 7/081 (2006.01) H03L 7/093 (2006.01)

(21) 출원번호 10-2014-0113712

(22) 출원일자 2014년08월29일

심사청구일자 2014년08월29일

(71) 출원인

부경대학교 산학협력단

부산광역시 남구 신선로 365 (용당동,
부경대학교)

(72) 발명자

최영식

부산광역시 부산진구 백양대로 300-20, 210-303

(74) 대리인

조항숙, 제상현

전체 청구항 수 : 총 8 항


(54) 발명의 명칭 위상고정루프 장치

(57) 요약

본 발명은 위상고정루프 장치에 관한 것으로서, 잡음에 대한 지연변화를 보상하는 동시에 신호간의 지연정도를 일정하게 유지하여 지터의 크기를 줄일 수 있는 위상고정루프 장치에 관한 것이다.

이를 위해 기준신호와 출력신호의 분주신호의 주파수 차와 위상차를 비교하는 위상주파수검출기, 주파수 차와 위 (뒷면에 계속)

대표도 - 도1



상차에 따른 전하 또는 전류를 공급하는 전하펌프, 전하 또는 전류를 공급받아 이에 상응하는 전압을 생성하고, 전압에 내재된 잡음 또는 리플을 제거하고, 전압을 평활화하여 출력하는 루프필터, 루프필터에서 출력된 전압에 상응하는 주파수를 분배하고, 주파수가 분배되면서 지연되는 지연신호를 제어하여 출력하는 전압제어발진기, 전압제어발진기의 출력신호의 주파수를 기 결정된 분주비에 따라 분주하여 위상주파수검출기로 분주신호를 출력하는 분주기 및 전압제어발진기로부터 지연되는 지연신호를 공급받아 지연신호의 상승 엣지를 통해 생성된 펄스신호를 합성하여 출력하는 주파수 체배기를 포함하는 것을 특징으로 하는 위상고정루프 장치가 개시된다.

명세서

청구범위

청구항 1

기준신호와 출력신호를 분주한 분주신호의 주파수 차와 위상차를 비교하는 위상주파수검출기;

상기 주파수 차와 위상차에 따른 전하 또는 전류를 공급하는 전하펌프;

상기 전하 또는 전류를 공급받아 이에 상응하는 전압을 생성하고, 상기 전압에 내재된 잡음 또는 리플을 제거하고, 상기 전압을 평활화하여 출력하는 루프필터;

상기 루프필터에서 출력된 전압에 상응하는 주파수를 분배하고, 상기 주파수가 분배되면서 지연되는 지연신호를 제어하여 출력하는 전압제어발진기;

상기 전압제어발진기의 출력신호의 주파수를 기 결정된 분주비에 따라 분주하여 상기 위상주파수검출기로 분주신호를 출력하는 분주기; 및

상기 전압제어발진기로부터 지연되는 상기 지연신호를 공급받아 상기 지연신호의 상승 엣지를 통해 생성된 펄스신호를 합성하여 출력하는 주파수 체배기;

를 포함하는 것을 특징으로 하는 위상고정루프 장치.

청구항 2

제1 항에 있어서,

상기 전압제어발진기는 적어도 하나 이상이 배치되며, 상기 루프필터에서 출력된 전압에 상응하는 상기 주파수를 분배하면서 지연되는 지연신호를 출력하는 전압제어 지연단;과

상기 전압제어 지연단으로부터 상기 지연신호를 공급받아 지연 차이에 대응되도록 전압을 변환하고, 변환된 전압의 평균값을 산출하여 상기 지연신호를 제어하는 지연보상부;를 포함하는 것을 특징으로 하는 위상고정루프 장치.

청구항 3

제2 항에 있어서,

상기 지연보상부는,

상기 전압제어 지연단으로부터 상기 지연신호를 공급받아 지연 차이를 체크하고, 체크된 지연 차이를 전압으로 변환하는 지연변화-전압 변환기;와

상기 지연변화-전압 변환기로부터 변환된 상기 전압을 공급받아 상기 전압의 평균값을 산출하여 상기 지연신호의 지연 값을 제어하는 평균값 검출기;를 특징으로 하는 위상고정루프 장치.

청구항 4

제3 항에 있어서,

상기 지연변화-전압 변환기는 상기 지연신호의 지연 값이 감소하면 낮은 전압을 출력하고, 상기 지연신호의 지연 값이 증가하면 높은 전압을 출력하는 것을 특징으로 하는 위상고정루프 장치.

청구항 5

제3 항에 있어서,

상기 평균값 검출기는 복수의 스위치를 포함하고,

복수의 상기 스위치는 상기 전압제어 지연단의 개수와 동일하거나 더 많은 것을 특징으로 하는 위상고정루프 장치.

청구항 6

제3 항에 있어서,

상기 전압제어발진기의 내부에 배치되는 상기 전압제어 지연단과 상기 지연보상부는 상기 위상주파수 검출기, 상기 전하펌프, 상기 루프필터와 상기 전압제어발진기로 구성된 메인 부궤환 루프와 함께 상기 전압제어 지연단에서 출력되는 상기 복수의 지연신호의 지연 값이 같아지도록 제어하는 것을 특징으로 하는 위상고정루프 장치.

청구항 7

제1 항 내지 제6 항 어느 하나의 항에 있어서,

상기 주파수 체배기는

상기 전압제어 지연단으로부터 상기 지연신호를 공급받아 상기 지연신호에 대한 상승 엣지를 감지하여 펄스신호를 생성하는 엣지 검출기;와

상기 엣지 검출기로부터 생성되는 상기 펄스신호를 공급받아 클럭 신호로 합성하는 펄스신호 합성기를 포함하는 것을 특징으로 하는 위상고정루프 장치.

청구항 8

제7 항에 있어서,

상기 주파수 체배기를 통해 출력되는 상기 클럭 신호의 Duty ratio는 상기 펄스신호 합성기에 구성되는 스위치의 크기에 따라 다르게 설정되는 것을 특징으로 하는 위상고정루프 장치.

발명의 설명

기술 분야

[0001] 본 발명은 위상고정루프 장치에 관한 것으로서, 보다 상세하게는 잡음에 의한 지연변화를 보상하는 동시에 신호간의 지연정도를 일정하게 유지하여 지터의 크기를 줄일 수 있는 위상고정루프 장치에 관한 것이다.

배경 기술

[0002] 종래의 PLL(Phase Locked Loop, 위상고정루프)는 전압제어발진기를 사용한 폐루프 부궤환 구조이기 때문에 루프 필터 차수에 의한 고차 시스템이 되어 설계하기가 어려우며, 동작이 안정되었을 때 PVT 값들에 의해서 루프 대역폭이 쉽게 변화될 수 있으며, 고정시간이 늦고, 지터가 지연고정루프 클럭 발생기보다 크다는 단점들이 있다.

[0003] 게다가 높은 클럭 신호를 얻기 위한 분기기의 분주 값에 의해 잡음특성이 결정되므로 위상고정루프 클럭 발생기의 출력신호가 기준신호보다 높으면 높을수록 지터 특성이 나빠지는 문제점이 발생한다.

선행기술문헌

특허문헌

- [0004] (특허문헌 0001) 선행기술문헌 1 : 대한민국등록특허 제10-1190313(출원인 : 부경대학교 산학협력단, 주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발진기)
- (특허문헌 0002) 선행기술문헌 2 : 대한민국등록특허 제10-1252048(출원인 : 부경대학교 산학협력단, 자기잡음 제거 전압제어발진기를 이용한 주파수-위상고정루프)

발명의 내용

해결하려는 과제

- [0005] 따라서, 본 발명은 전술한 바와 같은 문제점을 해결하기 위하여 창출된 것으로서, 잡음에 대한 지연변화를 보상하는 동시에 신호간의 지연정도를 일정하게 유지하여 지터의 크기를 줄이며, 또한 높은 클럭 신호를 얻기 위한 분기기의 분주 값에 의해 잡음특성이 결정되므로 분주 값을 줄여 지터를 더욱 더 줄일 수 있는 위상고정루프 장치를 제공하는데 그 목적이 있다.
- [0006] 그러나, 본 발명의 목적들은 상기에 언급된 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

과제의 해결 수단

- [0007] 전술한 본 발명의 목적은, 기준신호와 출력신호를 분주한 분주신호의 주파수 차와 위상차를 비교하는 위상주파수검출기, 주파수 차와 위상차에 따른 전하 또는 전류를 공급하는 전하펌프, 전하 또는 전류를 공급받아 이에 상응하는 전압을 생성하고, 전압에 내재된 잡음 또는 리플을 제거하고, 전압을 평활화하여 출력하는 루프필터, 루프필터에서 출력된 전압에 상응하는 주파수를 분배하고, 주파수가 분배되면서 지연되는 지연신호를 제어하여 출력하는 전압제어발진기, 전압제어발진기의 출력신호의 주파수를 기 결정된 분주비에 따라 분주하여 위상주파수검출기로 분주신호를 출력하는 분주기 및 전압제어발진기로부터 지연되는 지연신호를 공급받아 지연신호의 상승 엣지를 통해 생성된 펄스신호를 합성하여 출력하는 주파수 체배기를 포함하는 것을 특징으로 하는 위상고정루프 장치를 제공함으로써 달성될 수 있다.
- [0008] 또한, 전압제어발진기는 적어도 하나 이상이 배치되며, 루프필터에서 출력된 전압에 상응하는 주파수를 분배하면서 지연되는 지연신호를 출력하는 전압제어 지연단과 전압제어 지연단으로부터 지연신호를 공급받아 지연 차이에 대응되도록 전압을 변환하고, 변환된 전압의 평균값을 산출하여 지연신호를 제어하는 지연보상부를 포함하는 것을 특징으로 한다.
- [0009] 또한, 지연보상부는 전압제어 지연단으로부터 지연신호를 공급받아 지연 차이를 체크하고, 체크된 지연 차이를 전압으로 변환하는 지연변화-전압 변환기와 지연변화-전압 변환기로부터 변환된 전압을 공급받아 전압의 평균값을 산출하여 지연신호의 지연 값을 제어하는 평균값 검출기를 특징으로 한다.
- [0010] 또한, 지연변화-전압 변환기는 지연신호의 지연 값이 감소하면 낮은 전압을 출력하고, 지연신호의 지연 값이 증가하면 높은 전압을 출력하는 것을 특징으로 한다.
- [0011] 또한, 평균값 검출기는 복수의 스위치를 포함하고, 복수의 스위치는 전압제어 지연단의 개수와 동일하거나 더 많은 것을 특징으로 한다.
- [0012] 또한, 전압제어발진기의 내부에 배치되는 전압제어 지연단과 지연보상부는 위상주파수 검출기, 전하펌프, 루프필터와 전압제어발진기로 구성된 메인 부재한 루프와 함께 전압제어 지연단에서 출력되는 복수의 지연신호의 지연 값이 같아지도록 제어하는 것을 특징으로 한다.
- [0013] 또한, 주파수 체배기는 전압제어 지연단으로부터 지연신호를 공급받아 지연신호에 대한 상승 엣지를 감지하여 펄스신호를 생성하는 엣지 검출기와 엣지 검출기로부터 생성되는 펄스신호를 공급받아 클럭 신호로 합성하는 펄

스신호 합성기를 포함하는 것을 특징으로 한다.

[0014] 또한, 주파수 체배기를 통해 출력되는 클럭 신호의 Duty ratio는 펄스신호 합성기에 구성되는 스위치의 크기에 따라 다르게 설정되는 것을 특징으로 한다.

발명의 효과

[0015] 전술한 바와 같은 본 발명에 의하면 잡음에 대한 지연변화를 보상하는 동시에 신호간의 지연정도를 일정하게 유지하여 지터의 크기를 현저하게 줄일 수 있는 효과가 있다.

도면의 간단한 설명

[0016] 본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 일실시예를 예시하는 것이며, 발명의 상세한 설명과 함께 본 발명의 기술적 사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석 되어서는 아니 된다.

- 도 1은 본 발명의 일실시예에 따른 위상고정루프 장치의 구성을 나타낸 구성도이고,
- 도 2는 본 발명의 일실시 예에 따른 전압제어발진기의 구성도이고,
- 도 3은 본 발명의 일실시 예에 따른 위상고정루프 장치의 전달함수를 나타낸 도면이고,
- 도 4는 본 발명의 일실시 예에 따른 지연변환-전압 변환기의 회로도이고,
- 도 5는 본 발명에 따라 제어신호를 생성하는 제어신호 생성기의 회로도이고,
- 도 6은 본 발명의 따라 전압제어 지연단에서 출력되는 지연신호의 변화를 도이고,
- 도 7은 본 발명의 일실시 예에 따른 평균값 검출기의 회로도이고,
- 도 8은 본 발명의 일실시 예에 따른 전압제어발진기에 대한 타이밍도이고,
- 도 9는 본 발명의 일실시 예에 따른 주파수 체배기의 구성도이고,
- 도 10은 본 발명의 일실시 예에 따른 엣지 검출기의 회로도이고,
- 도 11은 본 발명의 일실시 예에 따른 펄스신호 합성기의 회로도이고,
- 도 12는 본 발명의 일실시예에 따른 링 구조의 전압제어발진기를 나타낸 도이다.

발명을 실시하기 위한 구체적인 내용

[0017] 이하, 도면을 참조하여 본 발명의 바람직한 일실시예에 대해서 설명한다. 또한, 이하에 설명하는 일실시예는 특허청구범위에 기재된 본 발명의 내용을 부당하게 한정하지 않으며, 본 실시 형태에서 설명되는 구성 전체가 본 발명의 해결 수단으로서 필수적이라고는 할 수 없다.

[0018] 본 발명에 따른 위상고정루프(PLL, Phase locked loop) 장치는 잡음에 대한 지연변화를 보상하는 동시에 신호간의 지연정도를 일정하게 유지하여 지터의 크기를 현저하게 줄일 수 있다.

[0019] 게다가 높은 클럭 신호를 만드는 주파수 체배기 사용에 따른 낮은 분주비의 분주기를 사용함으로써 잡음 특성을 더욱 향상시킬 수 있다.

[0020] 이하에서는 첨부된 도면을 참조하여 본 발명에 따른 주파수 및 위상 고정 루프에 대해 상세히 설명하기로 한다

[0021] 본 발명에 따른 위상고정루프 장치는 위상주파수검출기(110), 전하펌프(120), 루프필터(130), 전압제어발진기(140) 분주기(150) 및 주파수 체배기(160)로 구성된 메인 부궤환 루프(100)로 구성될 수 있다.

[0022] 메인 부궤환 루프(100)의 위상주파수검출기(Phase Frequency Detector : PFD, 110)는 도 1에 도시된 바와

같이, 기준신호(f_{in})와 전압제어발진기(140)의 출력신호(f_o)를 분주한 신호(f_N)를 입력받아 기준신호(f_{in})에 대해 상대적으로 변화된 주파수와 위상차를 검출한다. 위상주파수검출기(110)는 검출된 위상차 및 주파수 변화에 따른 업/다운 신호를 생성하여 전하펌프(120)에 공급한다.

[0023] 전하펌프(Charge Pump : CP, 120)는 위상주파수검출기(110)에서 출력된 업/다운 신호에 따라 이에 상응하는 전하를 출력한다. 즉, 전하펌프(120)는 전류원을 포함하여 구성되어 있으며, 위상주파수검출기(110)에서 검출된 주파수 또는 위상차에 따른 업/다운 신호에 비례하는 전류를 루프필터(130)에 공급한다.

[0024] 루프필터(Loop Filter : LF, 130)는 전하펌프(120)로부터 공급된 전하에 의해 이에 상응하는 전압을 충전하고, 노이즈를 제거하며 전압제어발진기(140)에 평활된 전압을 공급한다. 이때, 루프필터(130)는 2차 또는 그 이상 차수의 루프필터 구조를 가질 수 있으며, 일반적으로 저항 및 커패시터로 이루어진 수동필터(passive filter)이거나, 또는 저항과 커패시터 및 OP-AMP를 포함하는 능동필터(active filter)로 구성될 수 있다.

[0025] 전압제어발진기(Voltage Controlled Oscillator : VCO, 140)는 루프필터(130)에서 공급된 전압에 상응하는 주파수를 출력한다. 즉, 도 1에 도시된 바와 같이, PLL은 기준신호(f_{in})를 입력받아 기준신호보다 더 큰 주파수(f_o)를 출력한다. 통상적으로 f_{in} 은 수~수십 MHz이고, f_o 은 수백 ~ 수천 MHz가 된다. 이러한 전압제어발진기(140)는 지터를 줄일 수 있는 지연보상부(142)를 포함하며, 이에 대한 자세한 설명은 후술하기로 한다.

[0026] 상술한 메인 부재한 루프(100)에 포함된 각각의 구성은 당업자에게 자명한 구성으로서 그 구성의 자세한 설명을 생략하며, 본 출원인이 출원한 출원번호 10-2010-0087469(자기잡음제거 전압제어발진기를 이용한 주파수-위상 고정루프) 또는 10-2010-0049871(주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발진기)에 도시된 내용을 참조할 수 있다.

[0027] 분주기(Divider, 150)는 전압제어발진기(140)에서 출력된 출력신호(f_o)를 입력받아 비교신호(f_N)를 생성한다. 생성된 비교신호(f_N)는 다시 위상주파수검출기(110)로 입력되어 기준신호(f_{in})와 비교됨으로써 상대적인 위상차 또는 주파수차를 검출하게 된다.

[0028] 이러한 분주기(150)는 카운터 회로에 의해 2분주, 4분주, 8분주, 16분주 32분주, 64분주 등으로 분주될 수 있으며, 예시하지 않은 다양한 분주비로 구현될 수 있다. 이때 분주기(150)는 낮은 분주비를 가지는 것이 바람직하다.

[0029] 또한, 후술하는 전압제어발진기(140)에서 사용되기 위한 다양한 분주 주파수를 생성하기 위해 분주기(150) 이외의 추가 분주기가 더 채택될 수 있다. 추가 분주기는 분주기(150)에서 신호를 받아 분주하거나 또는 전압제어발진기(140)에서 출력된 출력신호(f_o)를 입력받아 분주할 수도 있다.

[0030] 주파수 체배기(Frequency Multiplier : FM, 160)는 전압제어발진기(140)로부터 분배되는 지연신호를 공급받아 지연신호의 상승 엣지를 감지하여 펄스신호를 생성하고, 생성된 펄스신호를 합성하여 출력한다. 이러한 주파수 체배기(160)는 엣지검출기(Edge detector, 161)와 펄스 합성기(Pulse combiner, 162)로 구성되며, 생성된 복수의 펄스신호를 합성하여 높은 주파수의 클럭 신호를 출력한다. 이에 대한 자세한 설명은 후술하기로 한다.

[0031] 도 2에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 전압제어발진기(140)는 전압제어 지연단(141)과 지터를 줄일 수 있는 지연보상부(142)를 포함한다.

[0032] 전압제어 지연단(Delay cell, 141)은 적어도 하나 이상이 배치되며, 루프필터(130)에서 출력된 전압에 상응하는 주파수를 분배하고, 전압제어 지연단(141)의 출력신호인 지연신호를 출력한다. 즉, 복수의 전압제어 지연단(141)에 대응하여 복수의 지연신호가 출력될 수 있다. 이때 복수의 전압제어 지연단(141)에서 출력되는 각각의 지연신호의 지연 값이 다를 수 있다.

[0033] 지연보상부(142)는 지연변화-전압 변환기(142a)와 평균값 검출기(142b)를 포함하여 구성된다.

[0034] 지연변화-전압 변환기(Delay Variance Voltage Converter : DVVC, 142a)는 복수의 전압제어 지연단(141)으로부터 지연신호를 공급받아 분석하여 복수의 전압제어 지연단(141) 간의 지연 차이를 체크하고, 체크된 지연 차이를 전압으로 변환한다. 즉 지연신호의 지연 값을 전압으로 변환한다.

[0035] 평균값 검출기(Average Circuit : AC, 142b)는 지연변화-전압 변환기(142a)로부터 전압을 공급받아 지연변화-전압 변환기(142a)의 출력 전압의 평균값을 산출할 수 있다. 이와 같이, 산출된 전압의 평균값을 통해 각각의 전

압제어 지연단의 지연 값을 제어하여 전압제어 지연단 간의 지연 차이를 줄일 수 있다.

- [0036] 이와 같이, 지연보상부(142)는 복수의 전압제어 지연단의 지연 값을 실질적으로 동일하게 한다. 이에 따라, 잡음이나 기타 요인에 의한 지연변화를 보상하고, 신호간의 지연정도를 항상 일정하게 유지하여 지터 크기를 줄일 수 있다.
- [0037] 도 3에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 위상고정루프 장치의 전달함수를 나타낸 것이다. 여기서 도 3의 가로축은 주파수를 기준으로 하고, 세로축은 위상크기를 기준으로 한다.
- [0038] 이러한 위상고정루프에 대한 전달함수는 $20\log N$ 값을 가지므로 위상잡음의 크기가 작아진다. 이때 N 값은 기존의 N 값을 전압제어발진기(140)의 전압제어 지연단(141)의 수만큼 나눈 것이다. 도 3에 나타난 바와 같이, 위상잡음을 현저하게 줄일 수 있다. 이에 따라, 출력 신호 주파수는 " $F_{ref} \times N \times$ 전압제어 지연단의 수"일 수 있다.
- [0039] 본 발명의 전압제어발진기(140)는 지연보상부(142)를 통해 복수의 전압제어 지연단(141)에서 출력되는 지연신호의 지연 값을 실질적으로 동일하게 한다. 도 4 내지 도 8은 지연보상부(142)의 지연변화-전압 변환기(142a)와 평균값 검출기(142b)에 대해 자세히 알아보면 다음과 같다.
- [0040] 도 4에 도시된 바와 같이, 지연변화-전압 변환기(142a)는 AND게이트, 제1 지연스위치(Q1) 내지 제3 지연스위치(Q3) 및 제1,2 지연커패시터(C_x, C_y)로 구성된다. 여기서 제1,2 지연스위치(Q1,Q2)는 PMOS와 NMOS를 포함한다.
- [0041] 이와 같이, 구성되는 지연변화-전압 변환기(142a)의 동작은 다음과 같다.
- [0042] 지연변화-전압 변환기(142a)의 AND게이트는 전압제어 지연단(141)으로부터 지연신호를 공급받는다. 즉, 지연변화-전압 변환기(142a)는 전압제어 지연단(141)으로부터 지연신호인 $n-2$ 신호(V_{n-2})와 n 신호(V_n)를 각각 공급받아 결과신호(V_m)를 출력한다.
- [0043] 이와 같이 출력된 결과신호(V_m)가 지연변화-전압 변환기(142a)의 제1 지연스위치(Q1)에 공급되면, 제1 지연스위치(Q1)는 결과신호(V_m)가 로우(Low)일 때 턴 온(turn on)된다. 이와 같이, 제1 지연스위치(Q1)가 턴 온(turn on)되면, 제1 지연스위치(Q1)와 제1 지연커패시터(C_x)로 이어지는 충전경로가 형성되어 V_{DD} 가 제1 지연스위치(Q1)를 통해 제1 지연커패시터(C_x)에 충전된다.
- [0044] 전하가 제1 지연커패시터(C_x)에 충전이 끝나면(즉, 결과신호(V_m)가 하이(high)로 바뀌면) 제1 제어신호(ϕ_1)가 제3 지연스위치(Q3)에 공급되어 제3 지연스위치(Q3)가 턴 온(turn on)된다. 이와 같이, 제3 지연스위치(Q3)가 턴 온(turn on)되면, 제1 지연커패시터(C_x)에 충전되는 전하가 제1 지연커패시터(C_x)에서 제2 지연커패시터(C_y)로 전달된다.
- [0045] 여기서 각 전압제어 지연단(141)의 지연 값은 같은 값을 가져 항상 일정한 전압이 출력되는 것이 바람직하다.
- [0046] 이러한 제1 제어신호 내지 제3 제어신호(ϕ_1, ϕ_2, ϕ_3)를 생성하는 제어신호 생성기는 도 5에 도시된 바와 같이 전압제어 지연단(141)으로부터 결과신호(V_m)를 공급받아 복수 개의 AND게이트와 NOT게이트를 통해 생성된다. 이에 따라, 제어신호 생성기는 도 8에 도시된 바와 같은 non-overlapped 제어신호를 생성할 수 있다.
- [0047] 이후 제3 제어신호(ϕ_3)가 제2 지연스위치(Q2)에 공급되면, 제2 지연스위치(Q2)가 턴 온(turn on)된다. 이와 같이, 제2 지연스위치(Q2)가 턴 온(turn on)되면, 제1 지연커패시터(C_x)와 제2 지연스위치(Q2)로 이어지는 방전경로가 형성되어 제1 지연커패시터(C_x)에 충전된 전하가 방전된다.
- [0048] 이때 여러 가지 원인으로 인하여 복수의 전압제어 지연단(141)에서 출력되는 지연신호가 달라질 수 있다. 예를 들어, 도 6에 도시된 바와 같이 $n-2$ 신호(V_{n-2})와 n 신호(V_n)가 지연변화-전압 변환기(142a)에 공급될 때 n 신호(V_n)의 위상이 Δt_1 만큼 당겨지는 경우 지연변화-전압 변환기(142a)의 제1 지연스위치(Q1)에 공급되는 결과신호(V_m)가 'Low'가 되는 시간이 Δt_1 만큼 짧아진다. 이에 따라, 더 낮은 전압을 출력한다.
- [0049] 이와 반대로 n 신호(V_n)의 위상이 Δt_2 만큼 지연된 경우 제1 지연스위치(Q1)에 공급되는 결과신호(V_m)가 'Low'가 되는 시간이 Δt_2 만큼 길어진다. 이에 따라, 더 높은 전압을 출력한다.

- [0050] 또한, 평균값 검출기(142b)는 제1 평균스위치(Q4) 내지 제3 평균스위치(Q6)와 제1,2 평균커패시터(C_z, C_{out})로 구성된다. 여기서 도 7에 도시된 제1 제어신호 내지 제3 제어신호(ϕ_1, ϕ_2, ϕ_3)는 non-overlapped이다.
- [0051] 이와 같이 구성되는 평균값 검출기(142b)의 동작은 다음과 같다.
- [0052] 먼저, 도 8에서 n번째 전압제어 지연단(141)의 지연신호를 n신호(V_n)라 하고, 이전 지연신호를 n-1신호(V_{n-1}), 다음 지연신호를 n+1신호(V_{n+1})이라 하고, n-2신호(V_{n-2})과 n신호(V_n) 그리고 n-1신호(V_{n-1})과 n+1신호(V_{n+1})을 각각 지연변화-전압 변환기(142a)에 공급되어 출력되는 각각의 신호를 nk신호(V_k), nk+1신호(V_{k+1})라 한다.
- [0053] 평균값 검출기(142b)는 지연변화-전압 변환기(142a)로부터 nk신호(V_k)와 nk+1신호(V_{k+1})를 공급받는다. 여기서 nk신호(V_k)와 nk+1신호(V_{k+1})는 각 지연변화-전압 변환기(142a)의 제2 지연커패시터(C_y)에 충전되어 있는 전압이다.
- [0054] nk신호(V_k)와 nk+1신호(V_{k+1})가 평균값 검출기(142b)에 공급되고, 제2 제어신호(ϕ_2)가 공급되면, 제1 평균스위치와(Q4) 제2 평균스위치(Q5)가 턴 온(turn on)된다. 이와 같이, 제1 평균스위치(Q4)와 제2 평균스위치(Q5)가 턴 온(turn on)되면, 제1 평균스위치(Q4), 제2 평균스위치(Q5) 및 제1 평균커패시터(C_z)로 이어지는 제1 평균경로가 형성되어, 두 전압의 평균값에 해당하는 전압이 평균값 검출기(142b)의 제1 평균커패시터(C_z)로 충전된다.
- [0055] 이후 평균값 검출기(142b)에 제3 제어신호(ϕ_3)가 공급되면 제3 평균스위치(Q6)가 턴 온(turn on)된다. 이와 같이 제3 평균스위치(Q6)가 턴 온(turn on)되면, 제1 평균커패시터(C_z), 제3 평균스위치(Q6) 및 제2 평균커패시터(C_{out})로 이어지는 제2 평균경로가 형성되어 제1 평균커패시터(C_z)에 충전된 전압은 제2 평균커패시터(C_{out})를 충전시킨다. 이에 따라, 두 전압의 평균값인 평균출력신호(V_{cn})를 출력한다.
- [0056] 따라서, 평균값 검출기(142b)는 궁극적으로 n-2신호(V_{n-2})와 n신호(V_n)간의 지연차이 그리고 n-1신호(V_{n-1})와 n+1신호(V_{n+1})간의 지연차이를 실질적으로 동일하게 할 수 있다.
- [0057] 즉, 평균값 검출기(142b)는 어떠한 요인에 의해 지연 값이 달라지더라도 모든 전압제어 지연단(141)에서 실질적으로 동일한 지연 값이 유지되도록 제어한다.
- [0058] 또한, 본 발명의 전압제어발진기(140)는 지연보상부(142)를 통해 임의의 원인 또는 칩이 제작될 때 공정 변화에 의해 N번째 전압제어 지연단(141)에서 출력되는 지연신호의 지연 값이 커지면 지연변화-전압 변환기(142a)에서 출력되는 nk신호(V_k)가 상승한다.
- [0059] 이와 같이 nk신호(V_k)가 상승하여 N번째 전압제어 지연단(141)에서 출력되는 지연신호의 지연 값을 조절하는 K번째 평균값 검출기(142b)의 출력 전압이 상승한다. 또한, 고정루프의 위상주파수검출기(110)에서 업 신호가 발생하면, 이로 인하여 전하펌프(120)에서 루프필터로 전하가 공급되어 루프필터 전압도 상승한다.
- [0060] 이에 따라, N번째 전압제어 지연단(141)의 지연 값이 다른 전압제어 지연단의 지연 값보다 좀 더 작아진다. 이러한 부궤환 루프의 동작에 의해 nk신호(V_k)와 nk+1신호(V_{k+1})가 같아지고, 전압제어 지연단(141)의 지연 값은 실질적으로 같아지게 된다.
- [0061] 따라서, 위상주파수 검출기(PFD, 110), 전하펌프(CP, 120), 루프필터(LF, 130) 전압제어발진기(VCO, 140) 및 분주기(Div, 150)로 구성된 메인 부궤환 루프(100)는 복수의 전압제어 지연단(141)의 지연 값에 대한 크기를 "0"으로 만들 수 있다.
- [0062] 이런 과정을 통해 복수의 전압제어 지연단(141)의 지연 값에 대한 총합이 기준신호의 주기 값과 실질적으로 같아지면서 각각의 전압제어 지연단(141)의 지연 값이 같아지도록 한다. 즉, 수학식 1과 같이 표현될 수 있다.
- [0063] [수학식 1]
- [0064]
$$T_{ref} = (t_{n-2} + \Delta_{t-2}) + (t_{n-1} + \Delta_{t-1}) + (t_n + \Delta_t) + (t_{n+1} + \Delta_{t+1}) + (t_{n+2} + \Delta_{t+2})$$
- [0065] 여기서 T_{ref} 은 기준 신호 신호의 주기 값이고, t_n 은 전체 전압제어 지연단(141)에서 각각의 전압제어 지연단(14

1)의 지연 값이다. Δ_{in} 은 전체 전압제어 지연단(141)에서 각각의 전압제어 지연단(141)의 지연 값에 대한 변화이다.

[0066] 즉, 본 발명의 메인 부계환 루프(100)는 N번째 전압제어 지연단(141)의 지연 값이 커지면, 전압제어발진기(140)에서 출력되는 출력신호의 위상이 기준신호보다 빨라지기 때문에 전압제어발진기(140)에 배치되는 전압제어 지연단(141)의 지연 값을 줄이도록 동작한다.

[0067] 이와 같이, 본 발명의 전압제어발진기(140)는 전압제어 지연단(141)과 지연보상부(142)(지연변화-전압 변환기(142a)와 평균값 검출기(142b))로 구성되어 부계환 루프 역할을 할 수 있다.

[0068] 이에 따라, 지연보상부(142)가 전압제어발진기(140)의 내부에서 배치되어 부계환 역할을 함으로써, 위상주파수 검출기(PFD, 110), 전하펌프(CP, 120), 루프필터(LF, 130) 전압제어발진기(VCO, 140) 및 분주기(Div, 150)로 구성된 메인 부계환 루프(100)와 함께 복수의 전압제어 지연단(141)의 지연 값을 실질적으로 같아지도록 한다.

[0069] 이때 부계환 루프 역할을 하는 지연보상부(142)는 전압제어발진기(140)의 인접한 전압제어 지연단(141)에서 출력되는 지연신호의 지연 값이 실질적으로 같아지도록 동작하고, 메인 부계환 루프(100)는 모든 전압제어 지연단(141)에서 변화되는 지연 변화 값인 Δ_{in} 을 줄이도록 동작한다.

[0070] 따라서 본 발명에 따른 위상고정루프(PLL, Phase locked loop) 장치는 실질적으로 두 개의 부계환 루프가 동작되기 때문에 위상고정루프의 지터 크기를 현저하게 줄일 수 있다.

[0071] 도 9에 도시된 바와 같이, 본 발명의 일 실시 예에 따른 주파수 체배기(160)는 엣지 검출기(161)와 펄스신호 합성기(162)로 구성된다.

[0072] 엣지 검출기(161)는 도 10의 (a)에 도시된 바와 같이, AND게이트와 NOT게이트로 구성된다. 이러한 엣지 검출기(161)는 전압제어 지연단(141)으로부터 복수의 지연신호를 공급받아 각각의 지연신호마다 지연신호의 상승 엣지를 감지한다.

[0073] 도 10의 (b)에 도시된 바와 같이, 상승 엣지가 감지되면, 소정의 지연시간을 주어 펄스신호를 생성한다. 이때 펄스신호는 지연신호보다 진폭이 짧은 신호일 수 있다.

[0074] 펄스신호 합성기(162)는 도 11에 도시된 바와 같이, 복수의 스위치로 구성된다. 이때 복수의 스위치는 전압제어 지연단(141)의 개수와 실질적으로 동일하거나 더 많을 수 있다. 펄스신호 합성기(162)는 스위칭할 수 있는 구조는 모두 채용가능하며 특히 PMOS 및 NMOS 등의 트랜지스터는 필요에 따라 자유롭게 그 타입을 바꿀 수 있다.

[0075] 이러한 펄스신호 합성기(162)는 엣지 검출기(161)에서 생성되는 복수의 펄스신호를 공급받아 클럭 신호로 합성한다.

[0076] 여기서 위상고정루프가 고정되면, 전압제어 지연단(141)에서 출력되는 지연신호는 일정한 간격을 가지며, 엣지 검출기(161)와 펄스신호 합성기(162)를 통해 높은 주파수를 가지는 클럭 신호로 출력한다. 즉, 위상고정루프가 고정되면 전압제어 지연단(141)에서 출력되는 지연신호는 주파수 체배기(160)를 통해 높은 주파수를 가진 클럭 신호로 출력된다.

[0077] 이때 주파수 체배기(160)를 통해 출력되는 클럭 신호의 Duty ratio는 펄스신호 합성기(162)에 구성되는 복수의 스위치의 크기에 따라 결정될 수 있다.

[0078] 또한, 전압제어발진기(140)는 복수의 전압제어저항(VCR)과 복수의 전압제어 지연단으로 구성될 수 있다. 도 12에 도시된 점선은 전압제어저항(Voltage control register, VCR)으로서 전압 변화에 선형적인 특성을 가지는 전압제어저항은 입력전압의 변화를 큰 전류의 변화로 변화시켜줌으로써 전압제어발진기(140)가 넓은 출력주파수 범위를 가지도록 해준다.

[0079] 지금까지 설명한 본 발명의 일 실시 예에 따른 위상고정루프 장치는 지연보상부(142)가 배치되는 전압제어발진기(140)와 주파수 체배기(160)로 구성되어 낮은 지터를 가지는 위상고정루프를 제작할 수 있다.

[0080] 즉, 종래의 위상고정루프는 1GHz의 출력을 내기 위해서는 높은 분주비의 분주기가 필요하였기 때문에 높은 분주비로 인한 잡음에 직접적인 영향을 받을 수밖에 없었다.

[0081] 그러나 본 발명의 실시 예에 따른 위상고정루프 장치는 지연보상부(142)가 배치되는 전압제어발진기(140)와 주파수 체배기(160)로 구성되어 낮은 분주비를 가지면서도 1GHz의 출력을 낼 수 있을 뿐만 아니라 복수의 지연신

호 간의 지연 차이를 실질적으로 동일하게 제어할 수 있어 지터를 현저하게 낮출 수 있다.

[0082]

이상, 본 발명의 일실시예를 참조하여 설명했지만, 본 발명이 이것에 한정되지는 않으며, 다양한 변형 및 응용이 가능하다. 즉, 본 발명의 요지를 일탈하지 않는 범위에서 많은 변형이 가능한 것을 당업자는 용이하게 이해할 수 있을 것이다.

부호의 설명

[0083]

100 : 메인 부계환 루프

110 : 위상주파수검출기

120 : 전하펌프

130 : 외부 루프필터

140 : 전압제어발진기

141 : 전압제어 지연단

142 : 지연보상단

142a : 지연변화-전압 변환기

142b : 평균값 검출기

150 : 분주기


160 : 주파수 체배기

161 : 엣지 검출기


162 : 펄스신호 합성기

도면


도면1




도면2




도면3




도면4




도면5




도면6




도면7




도면8




도면9



도면10



도면11



도면12

