

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4111359号
(P4111359)

(45) 発行日 平成20年7月2日(2008.7.2)

(24) 登録日 平成20年4月18日(2008.4.18)

(51) Int. Cl.	F I
G09G 3/28 (2006.01)	G09G 3/28 K
G09G 3/20 (2006.01)	G09G 3/20 641G
H01J 11/02 (2006.01)	G09G 3/20 642J
	H01J 11/02 Z

請求項の数 2 (全 8 頁)

(21) 出願番号	特願平10-231654	(73) 特許権者	505348027
(22) 出願日	平成10年8月18日(1998.8.18)		株式会社日立プラズマパテントライセンシング
(65) 公開番号	特開2000-66637(P2000-66637A)		東京都千代田区大手町二丁目2番1号
(43) 公開日	平成12年3月3日(2000.3.3)	(74) 代理人	100065248
審査請求日	平成16年8月25日(2004.8.25)		弁理士 野河 信太郎
		(72) 発明者	淡路 則之
			神奈川県川崎市中原区上小田中4丁目1番1号 富士通株式会社内
		審査官	小松 徹三

最終頁に続く

(54) 【発明の名称】 プラズマディスプレイパネルの階調表示方法

(57) 【特許請求の範囲】

【請求項1】

一画素を構成する R , G , B の最小単位画素をそれぞれ複数の画素で構成し、これら複数の画素の点灯数を段階的に制御することにより階調表示を行うプラズマディスプレイパネルの階調表示方法であって、

R , G , B の最小単位画素が、それぞれ2つの画素からなり、

2つの画素の一方が点灯される階調が連続して選択される際には、2つの画素を交互に点灯させることを特徴とするプラズマディスプレイパネルの階調表示方法。

【請求項2】

1フィールドを複数のサブフィールドに分割し所望の画素を所望のサブフィールドの期間点灯させるフィールド内時分割による階調表示と組み合わせて用いられることを特徴とする請求項1記載のプラズマディスプレイパネルの階調表示方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

この発明は、プラズマディスプレイパネル(PDP)の階調表示方法に関し、さらに詳しくは、マトリクス表示方式のPDPの階調表示方法に関する。

【0002】

【従来の技術および発明が解決しようとする課題】

従来のPDP(プラズマディスプレイパネル)の階調表示方法としては、1フレームまた

は1フィールド(以後単に「1フィールド」という)の表示期間を、輝度の重み付けの異なる複数のサブフィールドに分割し、分割したサブフィールドの期間の点灯、非点灯によって各画素の輝度をコントロールし階調表示する方法(フィールド内時分割駆動法)や、表示の単位画素を複数のサブ画素で構成し、それらサブ画素の点灯、非点灯によって各単位画素の輝度をコントロールし階調表示する方法(ディザ法)が知られている。

【0003】

この発明は、より有効な階調表示の実現のためになされたもので、最小単位画素を複数の画素で構成し、これら複数の画素の点灯数を段階的に制御することにより、高い発光効率で、階調数の多い、画質の優れたプラズマディスプレイパネルの階調表示方法を提供するものである。

10

【0004】

【課題を解決するための手段】

この発明は、一画素を構成するR、G、Bの最小単位画素をそれぞれ複数の画素で構成し、これら複数の画素の点灯数を段階的に制御することにより階調表示を行うプラズマディスプレイパネルの階調表示方法であって、R、G、Bの最小単位画素が、それぞれ2つの画素からなり、2つの画素の一方が点灯される階調が連続して選択される際には、2つの画素を交互に点灯させることを特徴とするプラズマディスプレイパネルの階調表示方法である。

【0005】

【発明の実施の形態】

本発明の階調表示方法は、マトリクス表示方式のPDPであれば、DC型、AC型、面放電型、対向放電型、2電極構造、3電極構造等、いずれのPDPであっても適用可能である。

20

【0006】

この発明においては、一画素を構成するR、G、Bの最小単位画素を、それぞれ複数の画素で構成する。この場合、最小単位画素を2画素、3画素、あるいはそれ以上の多数の画素で構成することができるが、最小単位画素を多数の画素で構成する場合、画素の縮小化に限界があるため、必然的に解像度が低下する。したがって、最小単位画素は2画素程度で構成することが望ましい。

【0007】

例えば、最小単位画素を2画素で構成した場合、フィールド内時分割駆動法を用いないとすると、階調は、「両方の画素を点灯する(明明)」、「一方の画素のみ点灯する(明)」、「両方の画素を消灯する(暗)」の3階調とすることができる。

30

【0008】

一方、従来においては、通常、R、G、Bの最小単位画素は、それぞれ1画素で構成されているため、フィールド内時分割駆動法を用いないとすると、階調は、「画素を点灯する(明)」、「画素を消灯する(暗)」の2階調しかとれない。

【0009】

このように、本発明においては、画素の点灯数を段階的に制御することにより、従来よりも多くの階調を表示することができる。

40

【0010】

上記階調表示方法は、1フィールドを複数のサブフィールドに分割し所望の画素を所望のサブフィールドの期間点灯させるフィールド内時分割による階調表示と組み合わせて用いることができる。

【0011】

R、G、Bの最小単位画素が、それぞれ2つの画素からなる場合、フィールド内時分割による階調表示時に、2つの画素の一方が点灯される階調が連続して選択される際には、2つの画素を交互に点灯させて、画面のチラつきを抑えるようにすることが望ましい。

【0012】

以下、図面に示す実施の形態に基づいてこの発明を詳述する。なお、これによってこの発

50

明が限定されるものではない。

【 0 0 1 3 】

図 1 は本発明に係るプラズマ表示装置の構成図である。

プラズマ表示装置 1 0 0 は、マトリクス形式のカラー表示デバイスである A C 型の P D P 1 と、画面（スクリーン） S C を構成する縦横に並んだセル C を選択的に点灯させるための駆動ユニット 8 0 とから構成されており、壁掛け式テレビジョン受像機、コンピュータシステムのモニターなどとして利用される。

【 0 0 1 4 】

P D P 1 は、対をなす第 1 及び第 2 の主放電用電極としてのサステイン電極 X , Y が平行配置され、各セル C においてサステイン電極 X , Y と第 3 の電極としてのアドレス電極 A とが交差する 3 電極面放電構造の P D P である。サステイン電極 X , Y は画面の行方向（水平方向）に延び、一方のサステイン電極 Y はアドレッシングに際して行単位にセル C を選択するためのスキャン電極として用いられる。アドレス電極 A は列方向（垂直方向）に延びており、列単位にセル C を選択するためのデータ電極として用いられる。サステイン電極群とアドレス電極群とが交差する領域が表示領域、すなわち画面 S C である。

10

【 0 0 1 5 】

駆動ユニット 8 0 は、コントローラ 8 1、フレームメモリ 8 2、データ処理回路 8 3、サブフィールドメモリ 8 4、電源回路 8 5、X ドライバ 8 7、Y ドライバ 8 8、及びアドレスドライバ 8 9 を有している。駆動ユニット 8 0 には、T V チューナ、コンピュータなどの外部装置から R , G , B の各色の輝度レベル（階調レベル）を示す画素単位のフィールドデータ D f が各種の同期信号とともに入力される。

20

【 0 0 1 6 】

フィールドデータ D f は、フレームメモリ 8 2 に一旦格納された後、データ処理回路 8 3 へ送られる。データ処理回路 8 3 は、階調表示を行うために 1 フィールドを所定数のサブフィールドに分割し、その内の点灯させるサブフィールドの組合せを設定するデータ変換手段であり、フィールドデータ D f に応じたサブフィールドデータ D s f を出力する。サブフィールドデータ D s f はサブフィールドメモリ 8 4 に格納される。サブフィールドデータ D s f の各ビットの値は、サブフィールドにおけるセルの点灯の要否を示す情報、厳密にはアドレス放電の要否を示す情報である。

30

【 0 0 1 7 】

X ドライバ 8 7 はサステイン電極 X に駆動電圧を印加し、Y ドライバ 8 8 はサステイン電極 Y に駆動電圧を印加する。アドレスドライバ 8 9 は、サブフィールドデータ D s f に応じてアドレス電極 A に駆動電圧を印加する。これらドライバには電源回路 8 5 から所定の電力が供給される。

【 0 0 1 8 】

図 2 は P D P の内部構造を示す斜視図である。

P D P 1 は、前面側のガラス基板 1 1 の内面に、行 L 毎に二対ずつサステイン電極 X , Y が配列されている。行 L は画面における水平方向のセル列である。サステイン電極 X , Y は、それぞれが I T O からなる透明導電膜 4 1 と C r - C u - C r からなる金属膜（バス導体） 4 2 で形成され、低融点ガラスからなる厚さ 3 0 μ m 程度の誘電体層 1 7 で被覆されている。誘電体層 1 7 の表面にはマグネシア（M g O）からなる厚さ数千オングストロームの保護膜 1 8 が設けられている。アドレス電極 A は、背面側のガラス基板 2 1 の内面を覆う下地層 2 2 の上に配列されており、厚さ 1 0 μ m 程度の誘電体層 2 4 によって被覆されている。誘電体層 2 4 の上には、高さ 1 5 0 μ m の平面視直線帯状の隔壁 2 9 が、各アドレス電極 A の間に 1 つずつ設けられている。これらの隔壁 2 9 によって放電空間 3 0 が行方向にサブピクセル（単位発光領域）毎に区画され、且つ放電空間 3 0 の間隙寸法が規定されている。そして、アドレス電極 A の上方及び隔壁 2 9 の側面を含めて背面側の内面を被覆するように、カラー表示のための R , G , B の 3 色の蛍光体層 2 8 R , 2 8 G , 2 8 B が設けられている。3 色の配置パターンは、1 列のセルの発光色が同一で且つ隣接する列どうしの発光色が異なるストライプパターンである。なお、隔壁形成に際しては、

40

50

コントラストを高めるために頂上部を暗色に着色し、他の部分を白色に着色して可視光の反射率を高めるのが望ましい。着色は材料のガラスペーストに所定色の顔料を添加することにより行う。

【0019】

放電空間30には主成分のネオンにキセノンを混合した放電ガスが充填されており（封入圧力は500 Torr）、蛍光体層28R, 28G, 28Bは放電時にキセノンが放つ紫外線によって局部的に励起されて発光する。表示の1ピクセル（画素）は行方向に並ぶ3個のサブピクセルの2行分の集合で構成される。各サブピクセル内の構造体がセル（表示素子）Cである。隔壁29の配置パターンがストライプパターンであることから、放電空間30のうちの各列に対応した部分は全ての行Lに跨がって列方向に連続している。そのため、隣接する行Lどうしの電極間隙（逆スリットと呼称されている）の寸法は各行Lの面放電ギャップ（例えば80～140 μmの範囲内の値）より十分に大きく、列方向の放電結合を防ぐことのできる値（例えば200～500 μmの範囲内の値）に選定されている。なお、逆スリットには非発光の白っぽい蛍光体層を隠す目的で、ガラス基板11の外側又は内側に図示しない遮光膜が設けられる。

10

【0020】

図3はPDPの詳細構成を示す説明図である。

この図に示すように、一単位画素は、横方向においては、R, G, Bの3色の蛍光体層28R, 28G, 28Bで構成し、縦方向においては、第1のサステイン電極対X1, Y1と、第2のサステイン電極対X2, Y2との2本のサステイン電極対で構成する。したがって、一単位画素は、2つのRサブピクセル, 2つのGサブピクセル, 2つのBサブピクセルからなる6個のサブピクセルで構成される。

20

【0021】

なお、ここでは2本の表示電極対の例を示したが、1単位画素を3本、4本、あるいはそれ以上の本数の表示電極対で構成することもできる。

【0022】

この電極配置では、個々の放電を小さくできるため、従来の1本の表示電極対で表示する構成のPDPよりも、発光効率が高くなる。

【0023】

図4は各R, G, Bの2つのサブピクセルにおける点灯状態を示す説明図であり、この図に示すように、各R, G, Bの2つのサブピクセルについては、2セルを点灯させる場合（輝度レベル2）（図4（a）参照）、1セルを点灯させる場合（輝度レベル1）（図4（b）参照）、点灯させない場合（輝度レベル0）（図4（c）参照）の3段階の輝度レベルを設定することができる。

30

【0024】

このように、3段階の輝度レベルを設定することができるので、従来の単位画素をR, G, Bの3個のサブピクセルで構成したPDPでフィールド内時分割駆動を行う場合と比較して、多くの階調レベルで表示を行うことができる。

【0025】

すなわち、従来のフィールド内時分割駆動では、1フィールドを複数のサブフィールドに分割し、各サブフィールドに相対比1:2:4:8:16...の重み付けをし、これにより、サブフィールド数がnのときには、 2^n 段階の階調数を得るようにしている。

40

【0026】

一方、本PDPのフィールド内時分割駆動では、1フィールドを複数のサブフィールドに分割し、各サブフィールドに相対比1:3:9:27:81...の重み付けをし、これにより、サブフィールド数がnのときには、 3^n 段階の階調数を得る。例えば、1フィールドを4サブフィールドに分割した場合には81階調、5サブフィールドに分割した場合には243階調、6サブフィールドに分割した場合には729階調でそれぞれ表示を行うことができる。

【0027】

50

その場合、ディザ法を適用した場合と同様の効果が生じるのであるが、ディザ法を使用した場合、複数の画素で階調表示を行うため、画面の解像度が低下する不具合があるが、本発明では、1画素内で行うため、画面の解像度の低下はない。

【0028】

図5はサブピクセルの点灯状態を示す説明図である。

図4(b)で示したように、同色の2つのサブピクセルの内、一方のサブピクセルを点灯させる場合には、「上側：点灯、下側：非点灯」の状態と、「上側：非点灯、下側：点灯」の状態との2通りの点灯状態がある。このため、フィールド内時分割駆動を行うときに、一方のサブピクセルを点灯させる場合には、あるサブフィールドでの点灯状態が図5(a)で示した状態であれば、次のサブフィールドでは図5(b)で示した点灯状態にする、というように、サブフィールド毎に点灯状態を入れ換えることにより、画面のちらつきを抑えるようにする。

10

【0029】

放電電極の数が増加した場合、従来の単位画素をR, G, Bの3個のサブピクセルで構成したPDPと比較して、1サブフィールドの書き込み時間が長くなる。したがって、フィールド内時分割駆動を行う場合には、サブフィールド数を従来よりも少なくしなければならず、階調数が少なくなってしまうが、本発明では、サブフィールド数を少なくしても、画素内での階調表示により、階調数は減少することがない。また、点灯点の密度が高くなるため、画像の空間周波数が増加し、見かけ上の画質の向上にも貢献できる。

【0030】

20

なお、以上の説明においては、3電極構造の面放電型のAC-PDPの例を示したが、本発明の階調表示方法は、これに限らず、対向放電型のAC-PDPでも、DC-PDPでも応用することが可能である。

【0031】

また、説明では、1単位画素を2本の表示電極対で構成した例を示したが、上述したように、1単位画素を3本、4本、あるいはそれ以上の本数の表示電極対で構成することも可能である。

【0032】

【発明の効果】

この発明によれば、高い発光効率で、階調数の多い、画質の優れたプラズマディスプレイパネルを実現することができる。

30

【図面の簡単な説明】

【図1】本発明に係るプラズマ表示装置の構成図である。

【図2】本発明のPDPの内部構造を示す斜視図である。

【図3】本発明のPDPの詳細構成を示す説明図である。

【図4】本発明の各R, G, Bの2つのサブピクセルにおける点灯状態を示す説明図である。

【図5】本発明のサブピクセルの点灯状態を示す説明図である。

【符号の説明】

1 AC型のPDP

40

11 前面側のガラス基板

17 誘電体層

18 保護膜

21 背面側のガラス基板

22 下地層

24 誘電体層

28R, 28G, 28B 蛍光体層

29 隔壁


30 放電空間

41 透明導電膜


50

- 4 2 金属膜
- 8 0 駆動ユニット
- 8 1 コントローラ
- 8 2 フレームメモリ
- 8 3 データ処理回路
- 8 4 サブフィールドメモリ
- 8 5 電源回路
- 8 7 Xドライバ
- 8 8 Yドライバ
- 8 9 アドレスドライバ
- 1 0 0 プラズマ表示装置
- A アドレス電極
- C セル
- L 行
- S C 画面
- X, Y サステイン電極
- X 1, Y 1 第1のサステイン電極対
- X 2, Y 2 第2のサステイン電極対


【図1】



【図2】




【図3】




【図4】

各R,G,Bの2つのサブピクセルにおける点灯状態を示す説明図



【図5】

サブピクセルの点灯状態を示す説明図



フロントページの続き

- (56)参考文献 特開平08-160911(JP,A)
特開平03-002722(JP,A)
特開平05-073006(JP,A)
特開平07-084549(JP,A)
特開平11-311971(JP,A)
特開平11-352954(JP,A)

(58)調査した分野(Int.Cl., DB名)

G09G 3/28

G09G 3/20