



(12) 发明专利

(10) 授权公告号 CN 101740634 B

(45) 授权公告日 2015. 08. 12

(21) 申请号 200910221306. 9

(22) 申请日 2009. 11. 11

(30) 优先权数据

2008-291228 2008. 11. 13 JP

(73) 专利权人 株式会社半导体能源研究所

地址 日本神奈川

(72) 发明人 桑原秀明 秋元健吾 佐佐木俊成

(74) 专利代理机构 中国国际贸易促进委员会专

利商标事务所 11038

代理人 秦晨

(56) 对比文件

US 2008/0237598 A1, 2008. 10. 02, 说明书第 [0072]-[0144] 段、附图 3.

US 2008/0237598 A1, 2008. 10. 02, 说明书第 [0072]-[0144] 段、附图 3.

US 2007/0187760 A1, 2007. 08. 16, 说明书第 [0029] 段至第 [0067] 段、附图 1A-2E.

CN 101304046 A, 2008. 11. 12, 全文.

审查员 杨燕

(51) Int. Cl.

H01L 29/786(2006. 01)

H01L 29/24(2006. 01)

H01L 21/34(2006. 01)

H01L 21/203(2006. 01)

H01L 21/3205(2006. 01)

H01L 27/02(2006. 01)


权利要求书4页 说明书34页 附图28页

(54) 发明名称

半导体装置及其制造方法

(57) 摘要

一种半导体装置及其制造方法。本发明的目的之一在于提高使用氧化物半导体的薄膜晶体管的场效应迁移率。本发明的另一个目的在于使薄膜晶体管的电特性稳定。在包含氧化物半导体层的薄膜晶体管中,通过在该氧化物半导体层上形成其电导率高于该氧化物半导体层的半导体层或导电层,可以提高该薄膜晶体管的场效应迁移率。另外,通过在氧化物半导体层和薄膜晶体管的保护绝缘层之间形成其电导率高于该氧化物半导体层的半导体层或导电层,可以防止氧化物半导体层的组成的变化或氧化物半导体层的膜质的劣化,而使薄膜晶体管的电特性稳定。



1. 一种半导体装置,包括:
栅电极层;
所述栅电极层上的栅极绝缘层;
所述栅极绝缘层上的源电极层及漏电极层;
所述源电极层及所述漏电极层上的氧化物半导体层;以及
所述氧化物半导体层上的半导体层,
其中所述氧化物半导体层接触于所述栅极绝缘层、所述源电极层及所述漏电极层的上面和所述源电极层及所述漏电极层的侧面部,
所述氧化物半导体层位于所述栅电极层与所述半导体层之间,
所述氧化物半导体层的整体重叠于所述栅电极层,
所述半导体层的电导率高于所述氧化物半导体层的电导率,
并且所述氧化物半导体层与所述源电极层及所述漏电极层中的每一个电连接。
2. 根据权利要求 1 所述的半导体装置,其中所述氧化物半导体层至少包含铟、镓及锌中的一种。
3. 根据权利要求 1 所述的半导体装置,
其中所述半导体层是至少包含铟、镓及锌中的一种的氧化物半导体层,
并且所述氧化物半导体层具有比所述半导体层的氧浓度高的氧浓度。
4. 根据权利要求 1 所述的半导体装置,其中所述氧化物半导体层的载流子浓度低于 $1 \times 10^{17}/\text{cm}^3$ 。
5. 根据权利要求 1 所述的半导体装置,其中所述半导体层的电导率高于 $1.0 \times 10^{-3}\text{S}/\text{cm}$ 。
6. 根据权利要求 1 所述的半导体装置,其中所述氧化物半导体层中的钠浓度为 $5 \times 10^{19}/\text{cm}^3$ 以下。
7. 根据权利要求 1 所述的半导体装置,其中所述半导体装置是选自招贴、广告、电子书籍、电视装置、数码相框、游戏机及电话机中的一种。
8. 一种半导体装置,包括:
栅电极层;
所述栅电极层上的栅极绝缘层;
所述栅极绝缘层上的源电极层及漏电极层;
所述源电极层上的具有 n 型导电型的第一缓冲层及所述漏电极层上的具有 n 型导电型的第二缓冲层;
所述第一缓冲层及所述第二缓冲层上的氧化物半导体层;以及
所述氧化物半导体层上的半导体层,
其中所述氧化物半导体层接触于所述栅极绝缘层、所述第一缓冲层及所述第二缓冲层的上面和所述源电极层及所述漏电极层的侧面部,
所述氧化物半导体层位于所述栅电极层与所述半导体层之间,
所述氧化物半导体层的整体重叠于所述栅电极层,
所述半导体层的电导率高于所述氧化物半导体层的电导率,
所述第一缓冲层及所述第二缓冲层中的每一个的载流子浓度高于所述氧化物半导体

层的载流子浓度，

并且所述氧化物半导体层通过所述第一缓冲层与所述源电极层的上面电连接且通过所述第二缓冲层与所述漏电极层的上面电连接。

9. 根据权利要求 8 所述的半导体装置，其中所述氧化物半导体层至少包含铟、镓及锌中的一种。

10. 根据权利要求 8 所述的半导体装置，

其中所述半导体层是至少包含铟、镓及锌中的一种的氧化物半导体层，

并且所述氧化物半导体层具有比所述半导体层的氧浓度高的氧浓度。

11. 根据权利要求 8 所述的半导体装置，其中所述氧化物半导体层的载流子浓度低于 $1 \times 10^{17}/\text{cm}^3$ 。

12. 根据权利要求 8 所述的半导体装置，其中所述半导体层的电导率高于 $1.0 \times 10^{-3}\text{S}/\text{cm}$ 。

13. 根据权利要求 8 所述的半导体装置，其中所述氧化物半导体层中的钠浓度为 $5 \times 10^{19}/\text{cm}^3$ 以下。

14. 根据权利要求 8 所述的半导体装置，其中所述第一缓冲层及所述第二缓冲层中的每一个的所述载流子浓度为 $1 \times 10^{18}/\text{cm}^3$ 以上。

15. 根据权利要求 8 所述的半导体装置，其中所述半导体装置是选自招贴、广告、电子书籍、电视装置、数码相框、游戏机及电话机中的一种。

16. 一种半导体装置，包括：

栅电极层；

所述栅电极层上的栅极绝缘层；

所述栅极绝缘层上的源电极层及漏电极层；

所述源电极层及所述漏电极层上的氧化物半导体层；

所述氧化物半导体层上的半导体层；以及

所述半导体层上的导电层，

其中所述氧化物半导体层接触于所述栅极绝缘层和所述源电极层及所述漏电极层的侧面部，

所述半导体层的电导率高于所述氧化物半导体层的电导率，

所述导电层的电导率高于所述氧化物半导体层的电导率及所述半导体层的电导率，

并且所述氧化物半导体层和所述源电极层及所述漏电极层彼此电连接。

17. 根据权利要求 16 所述的半导体装置，其中所述氧化物半导体层至少包含铟、镓及锌中的一种。

18. 根据权利要求 16 所述的半导体装置，

其中所述半导体层是至少包含铟、镓及锌中的一种的氧化物半导体层，

并且所述氧化物半导体层具有比所述半导体层的氧浓度高的氧浓度。

19. 根据权利要求 16 所述的半导体装置，其中所述氧化物半导体层的载流子浓度低于 $1 \times 10^{17}/\text{cm}^3$ 。

20. 根据权利要求 16 所述的半导体装置，其中所述半导体层的电导率高于 $1.0 \times 10^{-3}\text{S}/\text{cm}$ 。

21. 根据权利要求 16 所述的半导体装置,其中所述氧化物半导体层中的钠浓度为 $5 \times 10^{19}/\text{cm}^3$ 以下。

22. 根据权利要求 16 所述的半导体装置,
其中所述半导体层具有设置在所述氧化物半导体层接触于所述栅极绝缘层的区域的一部分上的凹部,
并且所述导电层仅形成在所述凹部上。

23. 根据权利要求 16 所述的半导体装置,其中所述导电层使用金属材料铟、镓或锌,包含所述金属材料作为主要成分的合金材料,或包含所述金属材料的氧化物或氮化物形成。

24. 根据权利要求 16 所述的半导体装置,其中所述导电层遮蔽对所述氧化物半导体层的光。

25. 根据权利要求 16 所述的半导体装置,其中所述半导体装置是选自招贴、广告、电子书籍、电视装置、数码相框、游戏机及电话机中的一种。

26. 一种半导体装置的制造方法,包括如下步骤:
在衬底上形成栅电极层;
在所述栅电极层上形成栅极绝缘层;
在所述栅极绝缘层上形成导电膜;
对所述导电膜进行蚀刻形成源电极层及漏电极层;
在所述栅极绝缘层、所述源电极层及所述漏电极层上通过溅射法形成第一氧化物半导体膜;
在所述第一氧化物半导体膜上通过溅射法形成第二氧化物半导体膜;以及
对所述第一氧化物半导体膜及所述第二氧化物半导体膜进行蚀刻形成氧化物半导体层及半导体层,

其中将所述氧化物半导体层设置为接触于所述栅极绝缘层、所述源电极层及所述漏电极层的上面和所述源电极层及所述漏电极层的侧面部,
所述半导体层设置在所述氧化物半导体层上,
所述氧化物半导体层位于所述栅电极层与所述半导体层之间,
所述氧化物半导体层的整体重叠于所述栅电极层,
使形成所述第二氧化物半导体膜的氧气体流量对成膜气体整体的比率低于形成所述第一氧化物半导体膜的氧气体流量对成膜气体整体的比率。

27. 根据权利要求 26 所述的半导体装置的制造方法,其中形成所述第一氧化物半导体膜的氧气体流量的比率为 10 体积%以上,并且形成所述第二氧化物半导体膜的氧气体流量的比率为低于 10 体积%。

28. 根据权利要求 26 所述的半导体装置的制造方法,
其中所述第一氧化物半导体膜在氩气体和氧气体气氛下形成,
并且所述第二氧化物半导体膜在氩气体气氛下形成。

29. 根据权利要求 26 所述的半导体装置的制造方法,其中所述第一氧化物半导体膜和所述第二氧化物半导体膜分别至少包含铟、镓及锌中的一种。

30. 根据权利要求 26 所述的半导体装置的制造方法,还包括在所述半导体层上形成导电层的步骤,

其中所述导电层使用金属材料铜、镓或锌,包含所述金属材料作为主要成分的合金材料,或包含所述金属材料的氧化物或氮化物形成。

半导体装置及其制造方法

技术领域

[0001] 本发明涉及使用氧化物半导体的半导体装置、以及使用该半导体装置的显示装置及其制造方法。

背景技术

[0002] 近年来,以液晶显示器为代表的液晶显示装置逐渐普遍。作为液晶显示器,通常使用在每个像素中设置有薄膜晶体管(TFT)的有源矩阵型的显示器。在有源矩阵型液晶显示器的薄膜晶体管中使用非晶硅或多晶硅作为激活层。虽然使用非晶硅的薄膜晶体管的场效应迁移率低,但是也可以容易地形成在如大型玻璃衬底的大面积衬底上。另一方面,虽然使用多晶硅的薄膜晶体管的场效应迁移率高,但是因为需要激光退火等的晶化工序,所以当在如大型玻璃衬底的大面积衬底上形成时,需要极长的时间。

[0003] 针对于此,使用氧化物半导体代替上述的硅材料,来制造薄膜晶体管,并将其应用于电子器件及光器件的技术受到瞩目。例如,专利文献1及专利文献2公开了使用氧化锌、In-Ga-Zn-O类氧化物半导体用作氧化物半导体膜制造薄膜晶体管,并将它用作图像显示装置的开关元件等的技术。

[0004] [专利文献1] 日本专利申请公开 2007-123861 号公报

[0005] [专利文献2] 日本专利申请公开 2007-96055 号公报

[0006] 在氧化物半导体层中设置沟道形成区的薄膜晶体管可以获得比使用非晶硅的薄膜晶体管的10倍至100倍左右的场效应迁移率。可以通过溅射法等以300℃以下的温度形成氧化物半导体膜,包含氧化物半导体层的薄膜晶体管的制造工序与使用多晶硅的薄膜晶体管的制造工序相比简单。因此,即使在使用大型衬底的情况下,也可以容易地将显示装置的像素部和其周围的驱动电路形成在同一衬底上。

[0007] 在有源矩阵型的液晶显示装置中,由于在较短的栅极开关时间内进行对于液晶层的电压施加及存储电容的充电,因此需要大驱动电流。尤其在将画面大型化或高精细化了的液晶显示装置中,要求更大的驱动电流。因此,优选用作开关元件的薄膜晶体管的场效应迁移率高。

[0008] 然而,使用氧化物半导体的薄膜晶体管的场效应迁移率低于用于现有的液晶显示装置的驱动电路的使用多晶硅的薄膜晶体管的场效应迁移率。

[0009] 另外,由于用于薄膜晶体管的氧化物半导体层与用作薄膜晶体管的保护绝缘层的氧化硅等的绝缘膜的接触,有时发生氧化物半导体层的组成的变化或膜质的劣化,而薄膜晶体管的电特性劣化。

发明内容

[0010] 在此,本发明的一个方式的目的之一在于提高使用氧化物半导体的薄膜晶体管的场效应迁移率。另外,本发明的一个方式的目的之一在于使薄膜晶体管的电特性稳定。另外,本发明的一个方式的目的之一在于提供具有使用该氧化物半导体的薄膜晶体管的显示

装置。

[0011] 在本发明的一个方式中,当形成薄膜晶体管时,使用氧化物半导体层并在该氧化物半导体层上形成其电导率高于该氧化物半导体层的电导率的半导体层或导电层。

[0012] 本发明的一个方式是一种半导体装置,包括:栅电极层;栅电极层上的栅极绝缘层;栅极绝缘层上的源电极层及漏电极层;源电极层及漏电极层上的氧化物半导体层;以及氧化物半导体层上的半导体层,其中在源电极层和漏电极层之间氧化物半导体层部分地接触于栅极绝缘层和源电极层及漏电极层的侧面部,并且氧化物半导体层是包含铟、镓及锌的氧化物半导体层,并且半导体层的电导率高于氧化物半导体层的电导率,并且氧化物半导体层和源电极层及漏电极层彼此电连接。

[0013] 本发明的另一个方式是一种半导体装置,包括:栅电极层;栅电极层上的栅极绝缘层;栅极绝缘层上的源电极层及漏电极层;源电极层及漏电极层上的具有n型导电型的缓冲层;具有n型导电型的缓冲层上的氧化物半导体层;以及氧化物半导体层上的半导体层,其中在源电极层和漏电极层之间氧化物半导体层部分地接触于栅极绝缘层和源电极层及漏电极层的侧面部,并且氧化物半导体层及缓冲层是包含铟、镓及锌的氧化物半导体层,并且缓冲层的载流子浓度高于氧化物半导体层的载流子浓度,并且半导体层的电导率高于氧化物半导体层的电导率,并且缓冲层的电导率高于半导体层的电导率,并且氧化物半导体层和源电极层及漏电极层的上面隔着缓冲层彼此电连接。

[0014] 本发明的另一个方式是一种半导体装置,包括:栅电极层;栅电极层上的栅极绝缘层;栅极绝缘层上的源电极层及漏电极层;源电极层及漏电极层上的氧化物半导体层;氧化物半导体层上的半导体层;以及半导体层上的导电层,其中在源电极层和漏电极层之间氧化物半导体层部分地接触于栅极绝缘层和源电极层及漏电极层的侧面部,并且氧化物半导体层是包含铟、镓及锌的氧化物半导体层,并且半导体层的电导率高于氧化物半导体层的电导率,并且导电层的电导率高于氧化物半导体层及半导体层的电导率,并且氧化物半导体层和源电极层及漏电极层彼此电连接。

[0015] 本发明的另一个方式是一种半导体装置,包括:栅电极层;栅电极层上的栅极绝缘层;栅极绝缘层上的源电极层及漏电极层;源电极层及漏电极层上的氧化物半导体层;以及氧化物半导体层上的导电层,其中在源电极层和漏电极层之间氧化物半导体层部分地接触于栅极绝缘层和源电极层及漏电极层的侧面部,并且氧化物半导体层是包含铟、镓及锌的氧化物半导体层,并且导电层的电导率高于氧化物半导体层的电导率,并且氧化物半导体层和源电极层及漏电极层彼此电连接。

[0016] 另外,半导体层优选为包含铟、镓及锌的氧化物半导体层。另外,半导体层的电导率优选大于 $1.0 \times 10^{-3} \text{S/cm}$ 。

[0017] 另外,作为导电层优选使用铟、镓、锌、或以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氧化物或氮化物。另外,优选仅在源电极和漏电极层之间的半导体层的凹部上形成导电层。注意,导电层也用作氧化物半导体层的遮光膜。

[0018] 另外,氧化物半导体层的载流子浓度优选低于 $1 \times 10^{17} / \text{cm}^3$ 。另外,缓冲层的载流子浓度优选为 $1 \times 10^{18} / \text{cm}^3$ 以上。

[0019] 本发明的另一个方式是一种半导体装置的制造方法,包括如下步骤:在衬底上形成栅电极层;在栅电极层上形成栅极绝缘层;在栅极绝缘层上形成导电膜;对导电膜进行

蚀刻形成源电极层及漏电极层；在栅极绝缘层、源电极层及漏电极层上通过溅射法形成包含镉、镓及锌的第一氧化物半导体膜；在第一氧化物半导体膜上通过溅射法形成包含镉、镓及锌的第二氧化物半导体膜；以及对第一氧化物半导体膜及第二氧化物半导体膜进行蚀刻形成氧化物半导体层及半导体层。将氧化物半导体层设置为在源电极层和漏电极层之间该氧化物半导体层部分地接触于栅极绝缘层和源电极层及漏电极层的侧面部。将第二氧化物半导体膜形成时的气体流量中的氧气流量的比率设定为小于第一氧化物半导体膜形成时的气体流量中的氧气流量的比率。

[0020] 注意，优选将第一氧化物半导体膜形成时的氧气体流量的比率设定为 10 体积% 以上，并且将第二氧化物半导体膜形成时的氧气体流量的比率设定为低于 10 体积%。而且，更优选的是在氩气体和氧气体的气氛下形成第一氧化物半导体膜，并且在氩气体气氛下形成第二氧化物半导体膜。

[0021] 作为本说明书中所使用的氧化物半导体，形成表示为 $\text{InMO}_3(\text{ZnO})_m$ ($m > 0$) 的薄膜，并制造使用该薄膜的薄膜晶体管。另外，M 表示选自镓 (Ga)、铁 (Fe)、镍 (Ni)、锰 (Mn) 及钴 (Co) 中的一种金属元素或多种金属元素。例如，作为 M，有时采用 Ga，有时包含 Ga 以外的上述金属元素诸如 Ga 和 Ni 或 Ga 和 Fe 等。此外，在上述氧化物半导体中，有不仅包含作为 M 的金属元素，而且还包含作为杂质元素的 Fe、Ni 等其他过度金属元素或该过度金属的氧化物的氧化物半导体。在本说明书中，也将该薄膜称为 In-Ga-Zn-O 类非单晶膜。

[0022] In-Ga-Zn-O 类非单晶膜通过 XRD (X 线分析) 测量观察到非晶结构。在通过溅射法形成 In-Ga-Zn-O 类非单晶膜之后，以 200°C 至 500°C，典型地以 300°C 至 400°C 进行 10 分至 100 分的热处理。另外，可以制造具有如下电特性的薄膜晶体管：当栅极电压是 $\pm 20\text{V}$ 时，导通·截止比为 10^9 以上，迁移率为 10 以上。

[0023] 注意，为了方便起见附加了第一、第二等序数词，其并不表示工序顺序或层叠顺序。另外，在本说明书中不表示用来特定发明的事项的固有名词。

[0024] 注意，在本说明书中半导体装置是指能沟通过利用半导体特性而工作的所有装置，电光学装置、半导体电路及电子设备都是半导体装置。

[0025] 本发明的一个方式在使用氧化物半导体层的薄膜晶体管中，通过在该氧化物半导体层上形成其电导率高于该氧化物半导体的半导体层或电导率，可以提高该薄膜晶体管的场效应迁移率。另外，通过在氧化物半导体层和薄膜晶体管的保护绝缘层之间形成其电导率高于该氧化物半导体的半导体层或导电层，可以防止氧化物半导体层的组成的变化或膜质的劣化，而使薄膜晶体管的电特性稳定。

[0026] 本发明的一个方式通过将该薄膜晶体管用于显示装置的像素部及驱动电路部，可以提供电特性高且可靠性高的显示装置。

附图说明

[0027] 图 1A 和 1B 是说明根据本发明的一个方式的半导体装置的图；

[0028] 图 2A 至 2D 是说明根据本发明的一个方式的半导体装置的制造方法的图；

[0029] 图 3A 至 3C 是说明根据本发明的一个方式的半导体装置的制造方法的图；

[0030] 图 4 是说明根据本发明的一个方式的半导体装置的制造方法的图；

[0031] 图 5 是说明根据本发明的一个方式的半导体装置的制造方法的图；

- [0032] 图 6 是说明根据本发明的一个方式的半导体装置的制造方法的图；
- [0033] 图 7 是说明根据本发明的一个方式的半导体装置的制造方法的图；
- [0034] 图 8A 至 8D 是说明根据本发明的一个方式的半导体装置的图；
- [0035] 图 9 是说明根据本发明的一个方式的半导体装置的图；
- [0036] 图 10 是说明根据本发明的一个方式的半导体装置的图；
- [0037] 图 11A 至 11C 是说明根据本发明的一个方式的半导体装置的制造方法的图；
- [0038] 图 12 是表示氧化物半导体层的电导率的测量结果的图表；
- [0039] 图 13 是说明根据本发明的一个方式的半导体装置的图；
- [0040] 图 14A 和 14B 是说明半导体装置的框图的图；
- [0041] 图 15 是说明信号线驱动电路的结构的图；
- [0042] 图 16 是说明信号线驱动电路的工作的时序图；
- [0043] 图 17 是说明信号线驱动电路的工作的时序图；
- [0044] 图 18 是说明移位寄存器的结构的图；
- [0045] 图 19 是说明图 18 所示的触发器的连接结构的图；
- [0046] 图 20 是说明根据本发明的一个方式的半导体装置的像素等效电路的图；
- [0047] 图 21A 至 21C 是说明根据本发明的一个方式的半导体装置的图；
- [0048] 图 22A 至 22C 是说明根据本发明的一个方式的半导体装置的图；
- [0049] 图 23 是说明根据本发明的一个方式的半导体装置的图；
- [0050] 图 24A 和 24B 是说明根据本发明的一个方式的半导体装置的图；
- [0051] 图 25A 和 25B 是说明电子纸的使用方式的例子的图；
- [0052] 图 26 是示出电子书籍的一例的外观图；
- [0053] 图 27A 和 27B 是示出电视装置及数码相框的例子的外观图；
- [0054] 图 28A 和 28B 是示出游戏机的例子的外观图；
- [0055] 图 29A 和 29B 是示出移动电话机的一例的外观图；
- [0056] 图 30 是说明根据本发明的一个方式的半导体装置的图；
- [0057] 图 31 是说明根据本发明的一个方式的半导体装置的图。

具体实施方式

[0058] 参照附图对本发明的实施方式及实施例进行详细说明。但是，本发明不局限于以下的说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是，其方式及详细内容在不脱离本发明的宗旨及其范围内的情况下可以被变化为各种各样的形式。因此，本发明不应当被解释为仅限定在以下所示的实施方式及实施例所记载的内容中。注意，在以下说明的发明的结构中，在不同附图中的使用相同的附图标记表示相同部分或具有相同功能的部分，并且从略重复说明。

[0059] 实施方式 1

[0060] 在本实施方式中，使用图 1A 和 1B 说明薄膜晶体管的结构。

[0061] 图 1A 和 1B 示出本实施方式的底栅结构的薄膜晶体管。图 1A 是截面图，图 1B 是平面图。图 1A 是沿着图 1B 中的线 A1-A2 的截面图。

[0062] 在图 1A 和 1B 所示的薄膜晶体管中，在衬底 100 上设置有栅电极层 101，在栅电极

层 101 上设置有栅极绝缘层 102, 在栅极绝缘层 102 上设置有源电极层或漏电极层 105a、105b, 在栅极绝缘层 102 和源电极层或漏电极层 105a、105b 上设置有氧化物半导体层 103, 在氧化物半导体层 103 上设置有半导体层 106。

[0063] 栅电极层 101 可以通过使用铝、铜、钼、钛、铬、钽、钨、钕、铈等金属材料、或以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氮化物的单层或叠层形成。优选由铝或铜等低电阻导电材料形成, 但是存在耐热性低或容易腐蚀的问题, 因此优选与耐热性导电材料组合使用。作为耐热性导电材料, 使用钼、钛、铬、钽、钨、钕、铈等。

[0064] 例如, 作为栅电极层 101 的叠层结构, 优选采用在铝层上层叠钼层的两层结构、在铜层上层叠钼层的两层结构、在铜层上层叠氮化钛层或氮化钽层的两层结构、层叠氮化钛层和钼层的两层结构。作为三层的叠层结构, 优选采用钨层或氮化钨层、铝和硅的合金层或铝和钛的合金层、氮化钛层或钛层的叠层结构。

[0065] 氧化物半导体层 103 使用包含 In、Ga 及 Zn 的 In-Ga-Zn-O 类非单晶膜, 采用表示为 $\text{InMO}_3(\text{ZnO})_m (m > 0)$ 的结构。另外, M 表示选自镓 (Ga)、铁 (Fe)、镍 (Ni)、锰 (Mn) 及钴 (Co) 中的一种金属元素或多种金属元素。例如, 作为 M, 有时采用 Ga, 有时包含 Ga 以外的上述金属元素诸如 Ga 和 Ni 或 Ga 和 Fe 等。此外, 在上述氧化物半导体中, 有不仅包含作为 M 的金属元素, 而且还包含作为杂质元素的 Fe、Ni 等其他过度金属元素或该过度金属的氧化物的氧化物半导体。

[0066] 另外, 将氧化物半导体层 103 设置为该氧化物半导体层 103 的一部分在源电极层或漏电极层 105a、105b 之间与栅极绝缘层 102 和源电极层或漏电极层 105a、105b 的侧面接触。将氧化物半导体层 103 的厚度设定为 10nm 至 300nm, 优选设定为 20nm 至 100nm。

[0067] 氧化物半导体层 103 的电导率优选为 $1.0 \times 10^{-3} \text{S/cm}$ 以下。另外, 氧化物半导体层 103 的电导率优选为 $1.0 \times 10^{-11} \text{S/cm}$ 以上。氧化物半导体层 103 的载流子浓度范围优选低于 $1 \times 10^{17} / \text{cm}^3$ (更优选为 $1 \times 10^{11} / \text{cm}^3$ 以上)。氧化物半导体层 103 的载流子浓度范围超过上述范围时, 有薄膜晶体管成为常开启型的忧虑。

[0068] 另外, 将氧化物半导体层 103 中的钠浓度设定为 $5 \times 10^{19} / \text{cm}^3$ 以下, 优选为 $1 \times 10^{18} / \text{cm}^3$ 以下。

[0069] 半导体层 106 的电导率高于氧化物半导体层 103 的电导率, 半导体层 106 的电导率优选大于 $1.0 \times 10^{-3} \text{S/cm}$ 。另外, 半导体层 106 的厚度优选为 1nm 以上且 50nm 以下, 更优选为 5nm 以上且 10nm 以下。因此, 通过在氧化物半导体层 103 上形成电导率高的半导体层 106, 可以提高薄膜晶体管的场效应迁移率。另外, 通过在氧化物半导体层 103 和薄膜晶体管的保护绝缘层之间形成半导体层 106, 可以防止氧化物半导体层 103 的组成的变化或膜质的劣化, 而可以使薄膜晶体管的电特性稳定。

[0070] 在本实施方式中, 作为半导体层 106 使用 In-Ga-Zn-O 类非单晶膜。因此, 可以连续层叠氧化物半导体层 103 和半导体层 106, 而可以在氧化物半导体层 103 的上面不暴露于大气的状态下进行氧化物半导体层 103 的构图。注意, 在作为半导体层 106 使用 In-Ga-Zn-O 类非单晶膜的情况下, 有时氧化物半导体层 103 和半导体层 106 的界线消失。

[0071] 当使用 In-Ga-Zn-O 类非单晶膜作用半导体层 106 时, 至少使其包含非晶硅成分, 有时在非晶结构中包含晶粒 (纳米晶体)。该半导体层 106 中的晶粒 (纳米晶体) 的直径为 1nm 至 10nm, 典型的为 2nm 至 4nm 左右。但是, 半导体层 106 不局限于 In-Ga-Zn-O 类非

单晶膜。当满足上述条件时,可以使用通过溅射法形成的除了 In-Ga-Zn-O 类非单晶膜之外的氧化物半导体、多晶半导体、微晶半导体、非晶半导体及化合物半导体等的半导体。例如,作为半导体层 106 也可以使用非晶硅、多晶硅、或对它们掺杂以磷为代表的第 15 族元素的半导体。当半导体层 106 使用 In-Ga-Zn-O 类非单晶膜时,可以连续形成氧化物半导体层 103 和半导体层 106,因此可以谋求制造薄膜晶体管时的高效化且提高生产率。

[0072] 在作为半导体层 106 使用 In-Ga-Zn-O 类非单晶膜的情况下,使当溅射形成半导体层 106 时的氧气体流量的对于成膜气体整体的比率低于当溅射形成氧化物半导体层 103 时的氧气体流量的对于成膜气体整体的比率,来可以使半导体层 106 的电导率高于氧化物半导体层 103 的电导率。优选将半导体层 106 的成膜条件设定为氧气体流量的对于成膜气体整体的比率低于 10 体积%。另外,优选将氧化物半导体层 103 的成膜条件设定为氧气体流量的对于成膜气体整体的比率 10 体积%以上。另外,半导体层 106 的成膜条件也可以为成膜气体不包含氧气体的氩等稀有气体气氛下。

[0073] 源电极层或漏电极层 105a、105b 采用由第一导电膜 112a、112b、第二导电膜 113a、113b、第三导电膜 114a、114b 构成的三层结构。作为第一导电膜 112a、112b 至第三导电膜 114a、114b 的材料,可以使用铝、铜、钼、钛、铬、钽、钨、钽、铌等金属材料、以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氮化物。优选由铝或铜等低电阻导电材料形成,但是存在耐热性低或容易腐蚀的问题,因此优选与耐热性导电材料组合使用。作为耐热性导电材料,使用钼、钛、铬、钽、钨、钽、铌等。

[0074] 例如,优选对第一导电膜 112a、112b 及第三导电膜 114a、114b 使用耐热性导电材料的钛,并且对第二导电膜 113a、113b 使用低电阻的包含钽的铝合金。通过采用这种结构,可以发挥铝的低电阻性并减少小丘的发生。注意,在本实施方式中,源电极层或漏电极层 105a、105b 采用由第一导电膜 112a、112b、第二导电膜 113a、113b、第三导电膜 114a、114b 构成的三层结构,但是不局限于此,还可以采用单层结构、两层结构或四层以上的结构。

[0075] 通过采用上述结构,可以在氧化物半导体层上形成其电导率高于氧化物半导体层的半导体层,并且提高该薄膜晶体管的场效应迁移率。另外,通过在氧化物半导体层和薄膜晶体管的保护绝缘层之间形成其电导率高于该氧化物半导体层的半导体层,可以防止氧化物半导体层的组成的变化或膜质的劣化。也就是说,其电导率高于该氧化物半导体层的半导体层用作保护层,而可以使薄膜晶体管的电特性稳定。

[0076] 注意,本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。

[0077] 实施方式 2

[0078] 在本实施方式中,使用图 2A 至图 9 说明包括实施方式 1 所示的薄膜晶体管的显示装置的制造工序。图 2A 至 2D 和图 3A 至 3C 是截面图,图 4 至图 7 是平面图,并且图 4 至图 7 中的线 A1-A2 及线 B1-B2 对应于图 2A 至 2D 和图 3A 至 3C 的截面图所示的线 A1-A2 及线 B1-B2。

[0079] 首先准备衬底 100。衬底 100 除了可以使用通过熔化方法或浮法(float method)制造的无碱玻璃衬底如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、或铝硅酸盐玻璃等、及陶瓷衬底之外,还可以使用具有可承受本制造工序的处理温度的耐热性的塑料衬底等。此外,还可以使用在不锈钢合金等金属衬底的表面上设置有绝缘膜的衬底。衬底 100 的尺寸

可以采用 320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、或 2850mm×3050mm 等。

[0080] 另外,还可以在衬底 100 上形成绝缘膜作为基底膜。至于基底膜,可以利用 CVD 法或溅射法等由氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜的单层或叠层来形成即可。在作为衬底 100 使用如玻璃衬底等的含有可动离子的衬底的情况下,通过作为基底膜使用含有氮化硅膜、氮氧化硅膜等的含有氮的膜,可以防止可动离子进入到氧化物半导体层或半导体层。

[0081] 接着,通过溅射法或真空蒸镀法在衬底 100 的整个面上形成用来形成包括栅电极层 101 的栅极布线、电容布线 108、以及第一端子 121 的导电膜。接着,进行第一光刻工序,形成抗蚀剂掩模,通过蚀刻去除不需要的部分来形成布线及电极(包括栅电极层 101 的栅极布线、电容布线 108 以及第一端子 121)。此时,优选进行蚀刻以至少使栅电极层 101 的端部形成为锥形形状,以便防止断开。图 2A 示出这个阶段的截面图。另外,这个阶段的平面图相当于图 4。

[0082] 包括栅电极层 101 的栅极布线、电容布线 108 以及端子部的第一端子 121 可以通过使用铝、铜、钼、钛、铬、钽、钨、钽、钨、钽、钨等金属材料、以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氮化物的单层或叠层形成。优选由铝或铜等低电阻导电材料形成,但是存在耐热性低或容易腐蚀的问题,因此优选与耐热性导电材料组合使用。作为耐热性导电材料,使用钼、钛、铬、钽、钨、钽、钨等。

[0083] 例如,作为栅电极层 101 的叠层结构,优选采用在铝层上层叠钼层的两层结构、在铜层上层叠钼层的两层结构、在铜层上层叠氮化钛层或氮化钽层的两层结构、层叠氮化钛层和钼层的两层结构。作为三层的叠层结构,优选采用钨层或氮化钨层、铝和硅的合金层或铝和钛的合金层、氮化钛层或钛层的叠层结构。

[0084] 接着,在栅电极层 101 的整个面上形成栅极绝缘层 102。通过 CVD 法或溅射法等,以 50nm 至 250nm 的厚度形成栅极绝缘层 102。

[0085] 例如,通过 CVD 法或溅射法并使用氧化硅膜来形成 100nm 厚的栅极绝缘层 102。当然,栅极绝缘层 102 不局限于这种氧化硅膜,也可以使用氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化钽膜等的其他绝缘膜来形成由这些材料构成的单层或叠层结构。

[0086] 此外,作为栅极绝缘层 102,也可以采用使用有机硅烷气体的 CVD 法形成氧化硅层。作为有机硅烷气体,可以使用含硅化合物诸如正硅酸乙酯 (TEOS:化学式 $\text{Si}(\text{OC}_2\text{H}_5)_4$)、四甲基硅烷 (TMS:化学式 $\text{Si}(\text{CH}_3)_4$)、四甲基环四硅氧烷 (TMCTS)、八甲基环四硅氧烷 (OMCTS)、六甲基二硅氮烷 (HMDS)、三乙氧基硅烷 ($\text{SiH}(\text{OC}_2\text{H}_5)_3$)、三(二甲氨基)硅烷 ($\text{SiH}(\text{N}(\text{CH}_3)_2)_3$) 等。

[0087] 此外,作为栅极绝缘层 102,也可以使用铝、钼或钨的氧化物、氮化物、氧氮化物、氮氧化物中的一种或者包含至少其中两种以上的化合物的化合物。

[0088] 注意,在本说明书中,氧氮化物是作为其成分氧原子的数量多于氮原子的数量的物质,而氮氧化物是作为其成分氮原子的数量多于氧原子的数量的物质。例如,氧氮化硅膜是指如下膜:在组成方面氧原子的数量比氮原子的数量多且当使用卢瑟福背散射光谱学法 (RBS:Rutherford Backscattering Spectrometry) 以及氢前方散射法 (HFS:Hydrogen

Forward Scattering) 测量时,作为浓度范围,其包含 50 原子%至 70 原子%的氧、0.5 原子%至 15 原子%的氮、25 原子%至 35 原子%的硅、0.1 原子%至 10 原子%的氢。此外,氮氧化硅膜是指在组成方面包含的氮原子的数量比氧原子的数量多的膜,在使用 RBS 和 HFS 执行测量的情况下,包括浓度范围分别为 5 原子%至 30 原子%的氧、20 原子%至 55 原子%的氮、25 原子%至 35 原子%的硅、以及 10 原子%至 30 原子%的氢。此外,当将构成氧氮化硅或氮氧化硅的原子总量设定为 100 原子%时,氮、氧、硅及氢的含量比率在上述范围内。

[0089] 接着,进行第二光刻工序在栅极绝缘层 102 上形成抗蚀剂掩模,通过蚀刻去除不需要的部分且在栅极绝缘层 102 中形成到达与栅电极层 101 相同材料的布线或电极层的接触孔。该接触孔是为用来与后面形成的导电膜直接连接而设置的。例如,在形成与端子部的第一端子 121 电连接的端子的情况下形成接触孔。

[0090] 接着,在栅极绝缘层 102 上利用溅射法或真空蒸镀法形成由金属材料构成的第一导电膜 112、第二导电膜 113 及第三导电膜 114。图 2B 示出这个阶段的截面图。

[0091] 作为第一导电膜 112、第二导电膜 113 及第三导电膜 114 的材料,可以使用铝、铜、钼、钛、铬、钽、钨、钽、铌、钨、钽、铌等金属材料、或以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氮化物。优选由铝或铜等低电阻导电材料形成,但是存在耐热性低或容易腐蚀的问题,因此优选与耐热性导电材料组合使用。作为耐热性导电材料,使用钼、钛、铬、钽、钨、钽、铌等。

[0092] 在此,优选作为第一导电膜 112 及第三导电膜 114 使用耐热性导电材料钛,并且作为第二导电膜 113 使用包含钽的铝合金。通过采用这种结构,可以发挥铝的低电阻性并减少小丘的发生。注意,在本实施方式中,采用由第一导电膜 112 至第三导电膜 114 构成的三层结构,但是不局限于此,还可以采用单层结构、两层结构或四层以上的结构。例如,可以采用钛膜的单层结构,或包含硅的铝膜的单层结构。

[0093] 接着,进行第三光刻工序形成抗蚀剂掩模,通过蚀刻去除不需要的部分形成源电极层或漏电极层 105a、105b 及连接电极 120。作为此时的蚀刻方法使用湿蚀刻或干蚀刻。例如,在对第一导电膜 112 及第三导电膜 114 使用钛,并且对第二导电膜 113 使用包含钽的铝合金的情况下,可以将过氧化氢溶液、加热盐酸或包含氟化氢的硝酸水溶液用作蚀刻剂进行湿蚀刻。例如,可以通过使用 KSMF-240(日本关东化学制造),一次性地对第一导电膜 112 至第三导电膜 114 进行蚀刻。

[0094] 另外,因为可以使用过氧化氢溶液或加热盐酸作为蚀刻剂一次性地对第一导电膜 112 至第三导电膜 114 进行蚀刻,所以源电极层或漏电极层 105a、105b 的每个导电膜的端部一致,成为连续结构。图 2C 示出这个阶段的截面图。另外,图 5 相当于这个阶段的平面图。

[0095] 此外,在该第三光刻工序中,将与源电极层或漏电极层 105a、105b 相同材料的第二端子 122 残留在端子部。另外,第二端子 122 与源极布线(包括源电极层或漏电极层 105a、105b 的源极布线)电连接。

[0096] 此外,在端子部中连接电极 120 通过形成在栅极绝缘层 102 中的接触孔与端子部的第一端子 121 直接连接。

[0097] 接着,在去除抗蚀剂掩模之后,通过进行引入氩气体来产生等离子体的反溅射,去除附着于栅极绝缘层 102 表面的尘屑。另外,通过进行反溅射,可以提高栅极绝缘层 102 表面的平坦性。图 2D 示出这个阶段的截面图。反溅射是指一种方法,该方法不对靶材一侧施

加电压,而在氩气氛下使用 RF 电源对衬底一侧施加电压并在衬底上产生等离子体来对表面进行改性。注意也可以使用氮、氦等代替氩气氛。另外,也可以在对氩气氛中加入氧、氢及 N_2O 等的气氛下进行。另外,也可以对氩气氛中加入 Cl_2 、 CF_4 等的气氛下进行。在反溅射处理之后,通过不暴露于大气地形成第一氧化物半导体膜,可以防止在栅极绝缘层 102 和氧化物半导体层 103 的界面上附着尘埃或水分。

[0098] 接着,在栅极绝缘层 102 上通过溅射法在氩等稀有气体和氧气体的气氛下形成用来形成氧化物半导体层 103 的第一氧化物半导体膜(本实施方式中的第一 In-Ga-Zn-O 类非单晶膜)。作为具体条件的例子,使用直径为 8 英寸的包含 In、Ga 以及 Zn 的氧化物半导体靶材($In_2O_3 : Ga_2O_3 : ZnO = 1 : 1 : 1$),衬底和靶材之间的距离为 170mm,压力为 0.4Pa,直流(DC)电源为 0.5kW,成膜气体使用 Ar 及 O_2 ,将各个气体的流量设定为 $Ar = 50sccm$, $O_2 = 5sccm$,将成膜温度设定为室温来进行溅射成膜。另外,作为靶材可以在包括 In_2O_3 的直径为 8 英寸的圆盘状上布置颗粒状态的 Ga_2O_3 和 ZnO。此外,通过使用脉冲直流(DC)电源,可以减少尘埃,膜厚度分布也变得均匀,所以这是优选的。将第一 In-Ga-Zn-O 类非单晶膜的厚度设定为 10nm 至 300nm,优选为 20nm 至 100nm。

[0099] 接着,不暴露于大气地通过溅射法在氩等稀有气体和氧气体的气氛下形成用来形成半导体层 106 的第二氧化物半导体膜(本实施方式中的第二 In-Ga-Zn-O 类非单晶膜)。但是,并不是一定需要氧气体。在形成第一氧化物半导体膜之后,通过不暴露于大气地形成第二氧化物半导体膜,可以防止在氧化物半导体层 103 和半导体层 106 的界面上附着尘屑或水分。作为具体条件的例子,使用直径为 8 英寸的包含 In、Ga 以及 Zn 的氧化物半导体靶材($In_2O_3 : Ga_2O_3 : ZnO = 1 : 1 : 1$),衬底和靶材之间的距离为 170mm,压力为 0.4Pa,直流(DC)电源为 0.5kW,成膜气体使用 Ar 及 O_2 ,将各个气体的流量设定为 $Ar = 50sccm$, $O_2 = 1sccm$,将成膜温度设定为室温来进行溅射成膜。另外,作为靶材可以在包含 In_2O_3 的直径为 8 英寸的圆盘上布置颗粒状态的 Ga_2O_3 和 ZnO。此外,通过使用脉冲直流(DC)电源,可以减少尘埃,膜厚度分布也变得均匀,所以这是优选的。

[0100] 虽然意图性地使用 $In_2O_3 : Ga_2O_3 : ZnO = 1 : 1 : 1$ 的靶材,但有时在刚成膜之后形成有包括尺寸为 1nm 至 10nm 的晶粒的第二 In-Ga-Zn-O 类非单晶膜。另外,可以认为通过适当地调整靶材的成分比、成膜压力、电力、成膜温度等的溅射成膜条件,可以调整晶粒的有无及晶粒的密度,直径尺寸。例如,将成膜压力设定为 0.1Pa 至 2.0Pa、电力设定为 250W 至 3000W(当靶材为 8 英寸 ϕ 左右时)、成膜温度为室温至 $100^\circ C$,可以将晶粒的直径尺寸设定为 1nm 至 10nm 左右。第二 In-Ga-Zn-O 类非单晶膜的厚度为 1nm 至 50nm,优选为 5nm 至 10nm。当然,当在膜中包括晶粒时,所包括的晶粒的尺寸不超过膜厚度。此外,通过使用脉冲直流(DC)电源,可以减少尘埃,膜厚度分布也变得均匀,所以这是优选的。

[0101] 通过作为半导体层 106 使用 In-Ga-Zn-O 类非单晶膜,可以连续形成第一氧化物半导体膜和第二氧化物半导体膜,因此可以谋求制造显示装置时的高效化且提高生产率。注意,在本实施方式中作为半导体层 106 使用 In-Ga-Zn-O 类非单晶膜,但是不局限于此,可以使用通过溅射法形成的除了 In-Ga-Zn-O 类非单晶膜之外的氧化物半导体、多晶半导体、微晶半导体、非晶半导体及化合物半导体等的半导体。例如,也可以使用利用溅射法形成的非晶硅、多晶硅、或对它们掺杂以磷为代表的第 15 族元素的半导体。

[0102] 使通过溅射形成第二 In-Ga-Zn-O 类非单晶膜的氧气体流量的对于成膜气体整体

的比率少于溅射形成第一 In-Ga-Zn-O 类非单晶膜的氧气体流量的对于成膜气体整体的比率。由此,可以将第二 In-Ga-Zn-O 类非单晶膜的电导率高于第一 In-Ga-Zn-O 类非单晶膜。作为第一 In-Ga-Zn-O 类非单晶膜的成膜条件,氧气体流量的对于成膜气体整体的比率为 10 体积%以上。另外,作为第二 In-Ga-Zn-O 类非单晶膜的成膜条件,设定为氧气体流量的对于成膜气体整体的比率为低于 10 体积%。另外,第二 In-Ga-Zn-O 类非单晶膜的成膜条件也可以为成膜气体不包含氧气体的氩等稀有气体气氛下。

[0103] 第一 In-Ga-Zn-O 类非单晶膜或第二 In-Ga-Zn-O 类非单晶膜的成膜既可以使用与之前进行了反溅射的处理室同一处理室,又可以使用与之前进行了反溅射的处理室不同的处理室进行成膜。

[0104] 溅射法具有作为溅射用电源使用高频电源的 RF 溅射法、DC 溅射法,还具有以脉冲方法施加偏压的脉冲 DC 溅射法。RF 溅射法主要用于绝缘膜的形成,而 DC 溅射法主要用于金属膜的形成。

[0105] 此外,还具有可以设置多个材料不同的靶材的多元溅射装置。多元溅射装置既可以在同一处理室中层叠形成不同材料的膜,又可以在同一处理室中同时对多种材料进行放电而进行成膜。

[0106] 此外,具有利用如下溅射法的溅射装置:在处理室内具备磁石机构的磁控管溅射法;不使用辉光放电而利用使用微波并产生的等离子体的 ECR 溅射法。

[0107] 此外,作为使用溅射法的成膜方法,还具有在成膜时使靶材物质和溅射气体成分发生化学反应而形成它们的化合物薄膜的反应溅射法,以及在成膜时对衬底也施加电压的偏压溅射法。

[0108] 接着,进行第四光刻工序形成抗蚀剂掩模,而对第一 In-Ga-Zn-O 类非单晶膜及第二 In-Ga-Zn-O 类非单晶膜进行蚀刻。在此,通过在第二 In-Ga-Zn-O 类非单晶膜上形成抗蚀剂掩模,可以防止抗蚀剂掩模与第一 In-Ga-Zn-O 类非单晶膜直接接触,而防止来自抗蚀剂的氢等杂质进入到第一 In-Ga-Zn-O 类非单晶膜。另外,在使用 O₂ 灰化处理或抗蚀剂剥离液去除抗蚀剂的情况下,在第一 In-Ga-Zn-O 类非单晶膜上形成第二 In-Ga-Zn-O 类非单晶膜,来可以防止第一 In-Ga-Zn-O 类非单晶膜被污染。可以将柠檬酸或草酸等的有机酸用作蚀刻剂进行蚀刻。在此通过使用 ITO-07N(日本关东化学株式会社制造)的湿蚀刻去除不需要的部分来使第一 In-Ga-Zn-O 类非单晶膜及第二 In-Ga-Zn-O 类非单晶膜成为岛状,并且形成由第一 In-Ga-Zn-O 类非单晶膜构成的氧化物半导体层 103、由第二 In-Ga-Zn-O 类非单晶膜构成的半导体层 106。通过将氧化物半导体层 103 及半导体层 106 的端部蚀刻为锥形形状,可以防止因台阶形状导致的布线的断开。此外,此时的蚀刻不局限于湿蚀刻,而也可以利用干蚀刻。通过上述工序可以制造将氧化物半导体层 103 及半导体层 106 用作沟道形成区的薄膜晶体管 170。图 3A 示出这个阶段的截面图。此外,图 6 相当于这个阶段的平面图。

[0109] 在此,优选以 200℃至 600℃,典型的是以 250℃至 500℃进行热处理。在此将其放置在炉中,在氮气气氛下以 350℃进行一个小时的热处理。通过该热处理,进行 In-Ga-Zn-O 类非单晶膜的原子级的重新排列。由于借助于该热处理而释放阻碍载流子迁移的应变,所以在此的热处理(还包括光退火)是重要的。另外,进行热处理的时序只要在形成第二 In-Ga-Zn-O 类非单晶膜之后,就没有特别的限制,例如也可以在形成像素电极之后进行。

[0110] 接着,去除抗蚀剂掩模形成覆盖薄膜晶体管 170 的保护绝缘层 107。作为保护绝缘层 107,可以使用利用溅射法等而得到的氮化硅膜、氧化硅膜、氧氮化硅膜、氧化铝膜、氧化钽膜等。

[0111] 接着,进行第五光刻工序,形成抗蚀剂掩模,并通过对保护绝缘层 107 的蚀刻来形成到达漏电极层 105b 的接触孔 125。此外,通过在此的蚀刻,形成到达第二端子 122 的接触孔 127、到达连接电极 120 的接触孔 126。图 3B 表示这个阶段的截面图。

[0112] 接着,在去除抗蚀剂掩模之后,形成透明导电膜。作为透明导电膜的材料,通过溅射法及或真空蒸镀法等形成氧化铟 (In_2O_3)、氧化铟氧化锡合金 ($\text{In}_2\text{O}_3\text{-SnO}_2$ 、缩写为 ITO) 等。使用盐酸之类的溶液对这些材料进行蚀刻处理。然而,由于对 ITO 的蚀刻特别容易产生残渣,因此也可以使用氧化铟氧化锌合金 ($\text{In}_2\text{O}_3\text{-ZnO}$),以便改善蚀刻加工性。

[0113] 接着,进行第六光刻工序,形成抗蚀剂掩模,并通过蚀刻去除不需要的部分,来形成像素电极层 110。像素电极层 110 通过接触孔 125 与漏电极层 105b 直接连接。

[0114] 此外,在该第六光刻工序中,以电容部中的栅极绝缘层 102 及保护绝缘层 107 为电介质并使用电容布线 108 和像素电极层 110 形成存储电容 (storage capacitor)。

[0115] 另外,在该第六光刻工序中,使用抗蚀剂掩模覆盖第一端子及第二端子并使形成在端子部的透明导电膜 128、129 残留。透明导电膜 128、129 成为用来与 FPC 连接的电极或布线。形成在与第一端子 121 直接连接的连接电极 120 上的透明导电膜 128 是用作栅极布线的输入端子的连接用端子电极。形成在第二端子 122 上的透明导电膜 129 是用作源极布线的输入端子的连接用端子电极。

[0116] 接着,去除抗蚀剂掩模。图 3C 示出这个阶段的截面图。另外,图 7 相当于这个阶段的平面图。

[0117] 此外,图 8A 和图 8B 分别示出这个阶段的栅极布线端子部的截面图及平面图。图 8A 相当于沿着图 8B 中的 C1-C2 线的截面图。在图 8A 中,形成在保护绝缘膜 154 上的透明导电膜 155 是用作输入端子的连接用端子电极。另外,在图 8A 中,在端子部中,使用与栅极布线相同的材料形成的第一端子 151 和使用与源极布线相同的材料形成的连接电极 153 隔着栅极绝缘层 152 互相重叠,并互相电连接。另外,连接电极 153 与透明导电膜 155 通过设置在保护绝缘膜 154 中的接触孔直接连接并导通。

[0118] 另外,图 8C 及图 8D 分别示出源极布线端子部的截面图及平面图。此外,图 8C 相当于沿着图 8D 中的 D1-D2 线的截面图。在图 8C 中,形成在保护绝缘膜 154 上的透明导电膜 155 是用作输入端子的连接用端子电极。另外,在图 8C 中,在端子部中,使用与栅极布线相同的材料形成的电极 156 隔着栅极绝缘层 102 重叠于与源极布线电连接的第二端子 150 的下方。电极 156 不与第二端子 150 电连接,通过将电极 156 设定为与第二端子 150 不同的电位,例如浮动状态、GND、0V 等,可以形成作为对杂波的措施的电容或作为对静电的措施的电容。此外,第二端子 150 隔着保护绝缘膜 154 与透明导电膜 155 电连接。

[0119] 根据像素密度设置多个栅极布线、源极布线及电容布线。此外,在端子部中,排列地配置多个具有与栅极布线相同的电位的第一端子、多个具有与源极布线相同的电位的第二端子、多个具有与电容布线相同的电位的第三端子等。各端子的数量可以是任意的,实施者适当地决定各端子的数量,即可。

[0120] 像这样,通过六次的光刻工序,使用六个光掩模可以完成包括底栅型的 n 沟道型

薄膜晶体管的薄膜晶体管 170 的像素薄膜晶体管部、存储电容。而且,通过对应于每一个像素将该像素薄膜晶体管部、存储电容配置为矩阵状来构成像素部,可以将其作用来制造有源矩阵型显示装置的一衬底。在本说明书中,为方便起见将这种衬底称为有源矩阵衬底。

[0121] 当制造有源矩阵型液晶显示装置时,在有源矩阵衬底和设置有对置电极的对置衬底之间设置液晶层,固定有源矩阵衬底和对置衬底。另外,在有源矩阵衬底上设置与设置在对置衬底上的对置电极电连接的共同电极,在端子部设置与共同电极电连接的第四端子。该第四端子是用来将共同电极设定为固定电位例如 GND、0V 等的端子。

[0122] 此外,本实施方式不局限于图 7 的像素结构。图 9 示出与图 7 不同的平面图的例子。图 9 示出一例,其中不设置电容布线,并隔着保护绝缘膜及栅极绝缘层重叠像素电极与相邻的像素的栅极布线来形成存储电容。在此情况下,可以省略电容布线及与电容布线连接的第三端子。另外,在图 9 中,使用相同的附图标记说明与图 7 相同的部分。

[0123] 在有源矩阵型液晶显示装置中,通过驱动配置为矩阵状的像素电极,在屏幕上形成显示图案。详细地说,通过在被选择的像素电极和对应于该像素电极的对置电极之间施加电压,进行配置在像素电极和对置电极之间的液晶层的光学调制,该光学调制被观察者识别为显示图案。

[0124] 当液晶显示装置显示动态图像时,由于液晶分子本身的响应慢,所以有产生余象或动态图像的模糊的问题。有一种被称为黑插入的驱动技术,该驱动技术为了改善液晶显示装置的动态图像特性,而在每隔一帧进行整个表面的黑显示。

[0125] 此外,还有被称为倍速驱动的驱动技术,其中通过将垂直同步频率设定为经常的 1.5 倍以上以改善动态特性。

[0126] 另外,还有如下驱动技术:为了改善液晶显示装置的动态图像特性,而作为背光灯使用多个 LED(发光二极管)光源或多个 EL 光源等构成面光源,并使构成面光源的各光源独立地在一个帧期间内进行间歇发光驱动。作为面光源,可以使用三种以上的 LED 或白色发光的 LED。由于可以独立地控制多个 LED,因此也可以按照液晶层的光学调制的切换时序使 LED 的发光时序同步。因为在这种驱动技术中可以部分地关断 LED,所以尤其是在进行一个屏幕中的黑色显示区所占的比率高的图像显示的情况下,可以得到耗电量的减少效果。

[0127] 通过组合这些驱动技术,可以比现有的液晶显示装置进一步改善液晶显示装置的动态图像特性等的显示特性。

[0128] 由于根据本实施方式而得到的 n 沟道型晶体管将 In-Ga-Zn-O 类非单晶膜用于沟道形成区并具有良好的动态特性,因此可以组合这些驱动技术。

[0129] 此外,在制造发光显示装置的情况下,因为将有机发光元件的一方电极(也称为阴极)设定为低电源电位,例如 GND、0V 等,所以在端子部设置用来将阴极设定为低电源电位,例如 GND、0V 等的第四端子。此外,在制造发光显示装置的情况下,除了源极布线及栅极布线之外还设置电源供给线。由此,在端子部设置与电源供给线电连接的第五端子。

[0130] 如上所述,通过在氧化物半导体层上形成其电导率高于氧化物半导体层的半导体层,可以提高该薄膜晶体管的场效应迁移率。另外,通过在氧化物半导体层和薄膜晶体管的保护绝缘层之间形成其电导率高于该氧化物半导体层的半导体层,可以防止氧化物半导体层的组成的变化或膜质的劣化,并且可以使薄膜晶体管的电特性稳定。

[0131] 通过将该薄膜晶体管用于显示装置的像素部及驱动电路部,可以提供电特性高且可靠性优越的显示装置。

[0132] 注意,本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。

[0133] 实施方式 3

[0134] 在本实施方式中,参照图 10 说明与实施方式 1 所示的薄膜晶体管不同形状的薄膜晶体管。

[0135] 图 10 示出本实施方式的底栅结构的薄膜晶体管。在图 10 所示的薄膜晶体管中,在衬底 100 上设置有栅电极层 101,在栅电极层 101 上设置有栅极绝缘层 102,在栅极绝缘层 102 上设置有源电极层或漏电极层 105a、105b,在源电极层或漏电极层 105a、105b 上设置有缓冲层 301a、301b,在栅极绝缘层 102、缓冲层 301a、301b 上设置有氧化物半导体层 103,在氧化物半导体层 103 上设置有半导体层 106。另外,源电极层或漏电极层 105a、105b 具有由第一导电膜 112a、112b、第二导电膜 113a、113b、第三导电膜 114a、114b 构成的三层结构。也就是说,图 10 所示的薄膜晶体管具有如下结构,即:在实施方式 1 中的图 1A 和 1B 示出的薄膜晶体管的氧化物半导体层 103 和源电极层或漏电极层 105a、105b 之间设置有缓冲层 301a、301b。

[0136] 与氧化物半导体层 103 同样,用作源区或漏区的缓冲层 301a、301b 使用包含 In、Ga 及 Zn 的氧化物半导体膜的 In-Ga-Zn-O 类非单晶膜而形成。但是,缓冲层 301a、301b 具有 n 型导电型,并将其电导率设定为高于氧化物半导体层 103 的电导率。另外,将缓冲层 301a、301b 的电导率设定为与半导体层 106 相同程度或高于半导体层 106 的电导率。另外,缓冲层 301a、301b 是 In-Ga-Zn-O 类非单晶膜,至少包含非晶硅成分,有时在非晶结构中包含晶粒(纳米晶体)。晶粒(纳米晶体)的直径为 1nm 至 10nm,代表的为 2nm 至 4nm 左右。

[0137] 通过溅射法形成用于缓冲层 301a、301b 的 In-Ga-Zn-O 类非单晶膜。作为具体条件的例子,使用直径为 8 英寸的包含 In、Ga 以及 Zn 的氧化物半导体靶材($\text{In}_2\text{O}_3 : \text{Ga}_2\text{O}_3 : \text{ZnO} = 1 : 1 : 1$),衬底和靶材之间的距离为 170mm,压力为 0.4Pa,直流(DC)电源为 0.5kW,成膜气体使用 Ar 及 O_2 ,将各个气体的流量设定为 $\text{Ar} = 50\text{sccm}$, $\text{O}_2 = 5\text{sccm}$,将成膜温度设定为室温来进行溅射成膜。

[0138] 但是,用于缓冲层 301a、301b 的 In-Ga-Zn-O 类非单晶膜的成膜条件与用于氧化物半导体层 103 的 In-Ga-Zn-O 类非单晶膜的成膜条件不同。例如,使用于缓冲层 301a、301b 的 In-Ga-Zn-O 类非单晶膜的氧气体流量的对于成膜气体的比率低于用于氧化物半导体层 103 的 In-Ga-Zn-O 类非单晶膜的氧气体流量的对于成膜气体的比率。另外,设定为如下条件:与用于半导体层 106 的 In-Ga-Zn-O 类非单晶膜的成膜条件中的氧气体流量的比率相比,用于缓冲层 301a、301b 的 In-Ga-Zn-O 类非单晶膜的成膜条件中的氧气体流量的比率相同或更少。另外,还可以将用于缓冲层 301a、301b 的 In-Ga-Zn-O 类非单晶膜的成膜条件设定为在成膜气体中不包含氧气的氩等稀有气体的气氛下。

[0139] 用于缓冲层 301a、301b 的 In-Ga-Zn-O 类非单晶膜的膜厚度为 5nm 至 20nm。当然,在膜中包含晶粒的情况下,所包含的晶粒的尺寸不超过膜厚度。在本实施方式中,用于缓冲层 301a、301b 的 In-Ga-Zn-O 类非单晶膜的膜厚度为 5nm。

[0140] 另外,也可以使缓冲层 301a、301b 包含赋予 n 型的杂质元素。作为杂质元素可以

401 可以使用具有耐热性的导电材料。作为具有耐热性的导电材料,可以使用如钼、钛、钨等的金属材料、以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氮化物。

[0151] 另外,通过将上述的金属材料用于导电层 401,可以将导电层 401 用作半导体层 106 及氧化物半导体层 103 的遮光膜。

[0152] 另外,作为半导体层 106 也可以使用非晶硅等,以提高使用上述金属材料的导电层 401 与半导体层 106 的蚀刻选择比。

[0153] 通过在半导体层 106 上设置其电导率高于氧化物半导体层 103 及半导体层 106 的导电层 401,可以进一步提高薄膜晶体管的场效应迁移率。另外,通过仅在半导体层 106 的凹部上设置导电层 401,可以减少在导电层 401 和源电极层或漏电极层 105a、105b 之间发生的寄生电容。

[0154] 注意,虽然在本实施方式中,仅在半导体层 106 的凹部上形成导电层 401,但是导电层 401 也可以形成重叠于半导体层 106 的整体。另外,在本实施方式中,如实施方式 3 所示,也可以采用在氧化物半导体层 103 和源电极层或漏电极层 105a、105b 之间设置缓冲层的结构。

[0155] 注意,关于本实施方式的薄膜晶体管的导电层 401 之外的结构和材料参照实施方式 1。

[0156] 注意,本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。

[0157] 实施方式 5

[0158] 在本实施方式中,使用图 31 说明与实施方式 1、实施方式 3 及实施方式 4 所示的薄膜晶体管不同的形状的薄膜晶体管。

[0159] 图 31 示出本实施方式的底栅结构的薄膜晶体管。在图 31 所示的薄膜晶体管中,在衬底 100 上设置有栅电极层 101,在栅电极层 101 上设置有栅极绝缘层 102,在栅极绝缘层 102 上设置有源电极层或漏电极层 105a、105b,在栅极绝缘层 102、源电极层或漏电极层 105a、105b 上设置有氧化物半导体层 103,在氧化物半导体层 103 上设置有导电层 402。另外,源电极层或漏电极层 105a、105b 具有由第一导电膜 112a、112b、第二导电膜 113a、113b、第三导电膜 114a、114b 构成的三层结构。就是说,图 30 所示的薄膜晶体管具有如下结构,即:设置导电层 402,代替在实施方式 1 中的图 1A 和 1B 示出的薄膜晶体管的半导体层 106。

[0160] 导电层 402 的电导率高于氧化物半导体层 103 的电导率。作为导电层 402,优选使用钼、镓及锌等金属材料、包含这些金属材料中任一作为主要成分的合金材料、或包含这些金属材料中任一的氧化物或氮化物。如实施方式 1 至实施方式 4 所示,作为氧化物半导体层 103 使用 In-Ga-Zn-O 类非单晶膜,因此通过使导电层 402 包含上述金属材料,可以减少在导电层 402 和氧化物半导体层 103 之间的界面态密度或界面反应。

[0161] 另外,在形成导电层 402 之后进行氧化物半导体层 103 的热处理的情况下,导电层 402 可以使用具有耐热性的导电材料。作为具有耐热性的导电材料,可以使用如钼、钛、钨等的金属材料、以这些金属材料为主要成分的合金材料、或以这些金属材料为成分的氮化物。

[0162] 另外,通过将上述的金属材料用于导电层 402,可以将导电层 402 用作氧化物半导体层 103 的遮光膜。

[0163] 通过在氧化物半导体层 103 上设置其电导率高于氧化物半导体层 103 的导电层

402,可以提高薄膜晶体管的场效应迁移率。另外,通过在氧化物半导体层 103 和薄膜晶体管的保护绝缘层之间形成导电层 402,可以防止氧化物半导体层 103 的组成的变化或膜质的劣化,并且可以使薄膜晶体管的电特性稳定。

[0164] 另外,在本实施方式中,如实施方式 3 所示,也可以采用在氧化物半导体层 103 和源电极层或漏电极层 105a、105b 之间设置缓冲层的结构。

[0165] 注意,关于本实施方式的薄膜晶体管的导电层 402 之外的结构和材料参照实施方式 1。

[0166] 注意,本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。

[0167] 实施方式 6

[0168] 在本实施方式中,在半导体装置的一例的显示装置中,以下说明在同一衬底上至少制造驱动电路的一部分和配置在像素部中的薄膜晶体管的例子。

[0169] 根据实施方式 1 至实施方式 5 形成配置在像素部中的薄膜晶体管。此外,实施方式 1 至实施方式 5 所示的薄膜晶体管是 n 沟道型 TFT,所以将可以由 n 沟道型 TFT 构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一衬底上。

[0170] 图 14A 示出半导体装置的一例的有源矩阵型液晶显示装置的框图的一例。图 14A 所示的显示装置在衬底 5300 上包括:具有多个具备显示元件的像素的像素部 5301;选择各像素的扫描线驱动电路 5302;以及对被选择了的像素的视频信号输入进行控制的信号线驱动电路 5303。

[0171] 像素部 5301 通过从信号线驱动电路 5303 在列方向上延伸地配置的多个信号线 S1-Sm(未图示)与信号线驱动电路 5303 连接,并且通过从扫描线驱动电路 5302 在行方向上延伸地配置的多个扫描线 G1-Gn(未图示)与扫描线驱动电路 5302 连接,并具有对应于信号线 S1-Sm 以及扫描线 G1-Gn 配置为矩阵形的多个像素(未图示)。并且,各像素与信号线 S_j(信号线 S1-Sm 中的某一个)、扫描线 G_i(扫描线 G1-Gn 中的某一个)连接。

[0172] 此外,可以与实施方式 1 至实施方式 5 所示的薄膜晶体管是 n 沟道型 TFT,参照图 15 说明由 n 沟道型 TFT 构成的信号线驱动电路。

[0173] 图 15 所示的信号线驱动电路包括:驱动器 IC5601;开关组 5602_1 至 5602_M;第一布线 5611;第二布线 5612;第三布线 5613;以及布线 5621_1 至 5621_M。开关组 5602_1 至 5602_M 分别包括第一薄膜晶体管 5603a、第二薄膜晶体管 5603b 以及第三薄膜晶体管 5603c。

[0174] 驱动器 IC5601 连接到第一布线 5611、第二布线 5612、第三布线 5613 及布线 5621_1 至 5621_M。而且,开关组 5602_1 至 5602_M 分别连接到第一布线 5611、第二布线 5612、第三布线 5613 及分别对应于开关组 5602_1 至 5602_M 的布线 5621_1 至 5621_M。而且,布线 5621_1 至 5621_M 分别通过第一薄膜晶体管 5603a、第二薄膜晶体管 5603b 及第三薄膜晶体管 5603c 连接到三个信号线(信号线 S_{m-2}、信号线 S_{m-1}、信号线 S_m($m = 3M$))。例如,第 J 列的布线 5621_J(布线 5621_1 至布线 5621_M 中的某一个)分别通过开关组 5602_J 所具有的第一薄膜晶体管 5603a、第二薄膜晶体管 5603b 及第三薄膜晶体管 5603c 连接到信号线 S_{j-2}、信号线 S_{j-1}、信号线 S_j($j = 3J$)。

[0175] 注意,对第一布线 5611、第二布线 5612、第三布线 5613 分别输入信号。

[0176] 注意,驱动器 IC5601 优选使用单晶半导体形成。再者,开关组 5602_1 至 5602_M 优选形成在与像素部同一衬底上。因此,优选通过 FPC 等连接驱动器 IC5601 和开关组 5602_1 至 5602_M。或者,也可以通过与像素部贴合在同一衬底上等地设置单晶半导体层,来形成驱动器 IC5601。

[0177] 接着,参照图 16 的时序图说明图 15 所示的信号线驱动电路的工作。注意,图 16 的时序图示出选择第 i 行扫描线 Gi 时的时序图。再者,第 i 行扫描线 Gi 的选择期间被分割为第一子选择期间 T1、第二子选择期间 T2 及第三子选择期间 T3。而且,图 15 的信号线驱动电路在其他行的扫描线被选择的情况下也进行与图 16 相同的工作。

[0178] 注意,图 16 的时序图示出第 J 列的布线 5621_J 分别通过第一薄膜晶体管 5603a、第二薄膜晶体管 5603b 及第三薄膜晶体管 5603c 连接到信号线 Sj-2、信号线 Sj-1、信号线 Sj 的情况。

[0179] 注意,图 16 的时序图示出第 i 行扫描线 Gi 被选择的时序、第一薄膜晶体管 5603a 的导通 / 截止的时序 5703a、第二薄膜晶体管 5603b 的导通 / 截止的时序 5703b、第三薄膜晶体管 5603c 的导通 / 截止的时序 5703c 及输入到第 J 列布线 5621_J 的信号 5721_J。

[0180] 注意,在第一子选择期间 T1、第二子选择期间 T2 及第三子选择期间 T3 中,分别对布线 5621_1 至布线 5621_M 输入不同的视频信号。例如,在第一子选择期间 T1 输入到布线 5621_J 的视频信号输入到信号线 Sj-2,在第二子选择期间 T2 输入到布线 5621_J 的视频信号输入到信号线 Sj-1,在第三子选择期间 T3 输入到布线 5621_J 的视频信号输入到信号线 Sj。再者,在第一子选择期间 T1、第二子选择期间 T2 及第三子选择期间 T3 中输入到布线 5621_J 的视频信号分别为 Data_j-2、Data_j-1、Data_j。

[0181] 如图 16 所示,在第一子选择期间 T1 中,第一薄膜晶体管 5603a 导通,第二薄膜晶体管 5603b 及第三薄膜晶体管 5603c 截止。此时,输入到布线 5621_J 的 Data_j-2 通过第一薄膜晶体管 5603a 输入到信号线 Sj-2。在第二子选择期间 T2 中,第二薄膜晶体管 5603b 导通,第一薄膜晶体管 5603a 及第三薄膜晶体管 5603c 截止。此时,输入到布线 5621_J 的 Data_j-1 通过第二薄膜晶体管 5603b 输入到信号线 Sj-1。在第三子选择期间 T3 中,第三薄膜晶体管 5603c 导通,第一薄膜晶体管 5603a 及第二薄膜晶体管 5603b 截止。此时,输入到布线 5621_J 的 Data_j 通过第三薄膜晶体管 5603c 输入到信号线 Sj。

[0182] 据此,图 15 的信号线驱动电路通过将栅极选择期间分割为三个从而可以在一个栅极选择期间中从一个布线 5621 将视频信号输入到三个信号线。因此,图 15 的信号线驱动电路可以将形成有驱动器 IC5601 的衬底和形成有像素部的衬底的连接数设定为信号线数的大约 1/3。通过将连接数设定为大约 1/3,可以提高图 15 的信号线驱动电路的可靠性、成品率等。

[0183] 注意,只要能够如图 15 所示,将一个栅极选择期间分割为多个子选择期间,并在各子选择期间中从某一个布线向多个信号线分别输入视频信号,就对于薄膜晶体管的配置、数量及驱动方法等没有限制。

[0184] 例如,当在三个以上的子选择期间的每个中从一个布线将视频信号分别输入到三个以上的信号线时,追加薄膜晶体管及用来控制薄膜晶体管的布线,即可。但是,当将一个栅极选择期间分割为四个以上的子选择期间时,一个子选择期间变短。因此,优选将一个栅极选择期间分割为两个或三个子选择期间。

[0185] 作为另一例,也可以如图 17 的时序图所示,将一个选择期间分割为预充电期间 T_p 、第一子选择期间 T_1 、第二子选择期间 T_2 、第三子选择期间 T_3 。再者,图 17 的时序图示出选择第 i 行扫描线 G_i 的时序、第一薄膜晶体管 5603a 的导通 / 截止的时序 5803a、第二薄膜晶体管 5603b 的导通 / 截止的时序 5803b、第三薄膜晶体管 5603c 的导通 / 截止的时序 5803c 以及输入到第 J 列布线 5621 $_J$ 的信号 5821 $_J$ 。如图 17 所示,在预充电期间 T_p 中,第一薄膜晶体管 5603a、第二薄膜晶体管 5603b 及第三薄膜晶体管 5603c 导通。此时,输入到布线 5621 $_J$ 的预充电电压 V_p 通过第一薄膜晶体管 5603a、第二薄膜晶体管 5603b 及第三薄膜晶体管 5603c 分别输入到信号线 S_{j-2} 、信号线 S_{j-1} 、信号线 S_j 。在第一子选择期间 T_1 中,第一薄膜晶体管 5603a 导通,第二薄膜晶体管 5603b 及第三薄膜晶体管 5603c 截止。此时,输入到布线 5621 $_J$ 的 $Data_{j-2}$ 通过第一薄膜晶体管 5603a 输入到信号线 S_{j-2} 。在第二子选择期间 T_2 中,第二薄膜晶体管 5603b 导通,第一薄膜晶体管 5603a 及第三薄膜晶体管 5603c 截止。此时,输入到布线 5621 $_J$ 的 $Data_{j-1}$ 通过第二薄膜晶体管 5603b 输入到信号线 S_{j-1} 。在第三子选择期间 T_3 中,第三薄膜晶体管 5603c 导通,第一薄膜晶体管 5603a 及第二薄膜晶体管 5603b 截止。此时,输入到布线 5621 $_J$ 的 $Data_j$ 通过第三薄膜晶体管 5603c 输入到信号线 S_j 。

[0186] 据此,因为应用了图 17 的时序图的图 15 的信号线驱动电路可以通过在子选择期间之前提供预充电选择期间来对信号线进行预充电,所以可以高速地进行对像素的视频信号的写入。注意,在图 17 中,使用相同的附图标记来表示与图 16 相同的部分,而省略对于同一部分或具有相同的功能的部分的详细说明。

[0187] 此外,说明扫描线驱动电路的结构。扫描线驱动电路包括移位寄存器、缓冲器。此外,根据情况,还可以包括电平转移器。在扫描线驱动电路中,通过对移位寄存器输入时钟信号 (CLK) 及起始脉冲信号 (SP),生成选择信号。所生成的选择信号在缓冲器中被缓冲放大,并供给到对应的扫描线。扫描线连接到一行的像素的晶体管的栅电极。而且,由于需要将一行上的像素的晶体管同时导通,因此使用能够产生大电流的缓冲器。

[0188] 参照图 18 和图 19 说明用于扫描线驱动电路的一部分的移位寄存器的一个方式。

[0189] 图 18 示出移位寄存器的电路结构。图 18 所示的移位寄存器由触发器 57011 至 5701n 的多个触发器构成。此外,输入第一时钟信号、第二时钟信号、起始脉冲信号、复位信号来进行工作。

[0190] 说明图 18 的移位寄存器的连接关系。第一级触发器 5701 $_1$ 连接到第一布线 5711、第二布线 5712、第四布线 5714、第五布线 5715、第七布线 5717 $_1$ 及第七布线 5717 $_2$ 。另外,第二级触发器 5701 $_2$ 连接到第三布线 5713、第四布线 5714、第五布线 5715、第七布线 5717 $_1$ 、第七布线 5717 $_2$ 及第七布线 5717 $_3$ 。

[0191] 与此同样,第 i 级触发器 5701 $_i$ (触发器 5701 $_1$ 至 5701 $_n$ 中的任一个) 连接到第二布线 5712 或第三布线 5713 的一方、第四布线 5714、第五布线 5715、第七布线 5717 $_{i-1}$ 、第七布线 5717 $_i$ 及第七布线 5717 $_{i+1}$ 。在此,在 i 为奇数的情况下,第 i 级触发器 5701 $_i$ 连接到第二布线 5712,在 i 为偶数的情况下,第 i 级触发器 5701 $_i$ 连接到第三布线 5713。

[0192] 另外,第 n 级触发器 5701 $_n$ 连接到第二布线 5712 或第三布线 5713 的一方、第四布线 5714、第五布线 5715、第七布线 5717 $_{n-1}$ 、第七布线 5717 $_n$ 及第六布线 5716。

[0193] 注意,第一布线 5711、第二布线 5712、第三布线 5713、第六布线 5716 也可以分别称

为第一信号线、第二信号线、第三信号线、第四信号线。再者，第四布线 5714、第五布线 5715 也可以分别称为第一电源线、第二电源线。

[0194] 接着，使用图 19 说明图 18 所示的触发器的详细结构。图 19 所示的触发器包括第一薄膜晶体管 5571、第二薄膜晶体管 5572、第三薄膜晶体管 5573、第四薄膜晶体管 5574、第五薄膜晶体管 5575、第六薄膜晶体管 5576、第七薄膜晶体管 5577 以及第八薄膜晶体管 5578。注意，第一薄膜晶体管 5571、第二薄膜晶体管 5572、第三薄膜晶体管 5573、第四薄膜晶体管 5574、第五薄膜晶体管 5575、第六薄膜晶体管 5576、第七薄膜晶体管 5577 以及第八薄膜晶体管 5578 是 n 沟道型晶体管，并且当栅 - 源间电压 (V_{gs}) 超过阈值电压 (V_{th}) 时它们成为导通状态。

[0195] 另外，图 19 所示的触发器具有第一布线 5501、第二布线 5502、第三布线 5503、第四布线 5504、第五布线 5505 及第六布线 5506。

[0196] 在此示出将所有薄膜晶体管设定有增强型 n 沟道型晶体管的例子，但是没有特别的限制，例如即使使用耗尽型 n 沟道型晶体管也可以驱动驱动电路。

[0197] 接着，下面示出图 18 所示的触发器的连接结构。

[0198] 第一薄膜晶体管 5571 的第一电极（源电极及漏电极中的一方）连接到第四布线 5504，并且第一薄膜晶体管 5571 的第二电极（源电极及漏电极中的另一方）连接到第三布线 5503。

[0199] 第二薄膜晶体管 5572 的第一电极连接到第六布线 5506，并且第二薄膜晶体管 5572 的第二电极连接到第三布线 5503。

[0200] 第三薄膜晶体管 5573 的第一电极连接到第五布线 5505，第三薄膜晶体管 5573 的第二电极连接到第二薄膜晶体管 5572 的栅电极，第三薄膜晶体管 5573 的栅电极连接到第五布线 5505。

[0201] 第四薄膜晶体管 5574 的第一电极连接到第六布线 5506，第四薄膜晶体管 5574 的第二电极连接到第二薄膜晶体管 5572 的栅电极，并且第四薄膜晶体管 5574 的栅电极连接到第一薄膜晶体管 5571 的栅电极。

[0202] 第五薄膜晶体管 5575 的第一电极连接到第五布线 5505，第五薄膜晶体管 5575 的第二电极连接到第一薄膜晶体管 5571 的栅电极，并且第五薄膜晶体管 5575 的栅电极连接到第一布线 5501。

[0203] 第六薄膜晶体管 5576 的第一电极连接到第六布线 5506，第六薄膜晶体管 5576 的第二电极连接到第一薄膜晶体管 5571 的栅电极，并且第六薄膜晶体管 5576 的栅电极连接到第二薄膜晶体管 5572 的栅电极。

[0204] 第七薄膜晶体管 5577 的第一电极连接到第六布线 5506，第七薄膜晶体管 5577 的第二电极连接到第一薄膜晶体管 5571 的栅电极，并且第七薄膜晶体管 5577 的栅电极连接到第二布线 5502。第八薄膜晶体管 5578 的第一电极连接到第六布线 5506，第八薄膜晶体管 5578 的第二电极连接到第二薄膜晶体管 5572 的栅电极，并且第八薄膜晶体管 5578 的栅电极连接到第一布线 5501。

[0205] 注意，以第一薄膜晶体管 5571 的栅电极、第四薄膜晶体管 5574 的栅电极、第五薄膜晶体管 5575 的第二电极、第六薄膜晶体管 5576 的第二电极以及第七薄膜晶体管 5577 的第二电极的连接部为节点 5543。再者，以第二薄膜晶体管 5572 的栅电极、第三薄膜晶体管

5573的第二电极、第四薄膜晶体管 5574的第二电极、第六薄膜晶体管 5576的栅电极以及第八薄膜晶体管 5578的第二电极的连接部为节点 5544。

[0206] 注意,第一布线 5501、第二布线 5502、第三布线 5503 以及第四布线 5504 也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者,第五布线 5505、第六布线 5506 也可以分别称为第一电源线、第二电源线。

[0207] 在第 i 级触发器 5701 _{i} 中,图 19 中的第一布线 5501 和图 18 中的第七布线 5717 _{$i-1$} 连接。另外,图 19 中的第二布线 5502 和图 18 中的第七布线 5717 _{$i+1$} 连接。另外,图 19 中的第三布线 5503 和第七布线 5717 _{i} 连接。而且,图 19 中的第六布线 5506 和第五布线 5715 连接。

[0208] 在 i 为奇数的情况下,图 19 中的第四布线 5504 连接到图 18 中的第二布线 5712,在 i 为偶数的情况下,图 19 中的第四布线 5504 连接到图 18 中的第三布线 5713。另外,图 19 中的第五布线 5505 和图 18 中的第四布线 5714 连接。

[0209] 在第一级触发器 5701₁ 中,图 19 中的第一布线 5501 连接到图 18 中的第一布线 5711。另外,在第 n 级触发器 5701 _{n} 中,图 19 中的第二布线 5502 连接到图 18 中的第六布线 5716。

[0210] 此外,也可以仅使用与实施方式 1 至实施方式 5 所示的 n 沟道型 TFT 制造信号线驱动电路及扫描线驱动电路。因为与实施方式 1 至实施方式 5 所示的 n 沟道型 TFT 的晶体管迁移率大,所以可以提高驱动电路的驱动频率。另外,由于与实施方式 1 至实施方式 5 所示的 n 沟道型 TFT 利用 In-Ga-Zn-O 类非单晶膜的源区或漏区减少寄生电容,因此频率特性(称为 f 特性)高。例如,由于可以使用与实施方式 1 至实施方式 5 所示的 n 沟道型 TFT 的扫描线驱动电路进行高速工作,因此可以提高帧频率或实现黑屏插入等。

[0211] 再者,通过增大扫描线驱动电路的晶体管的沟道宽度,或配置多个扫描线驱动电路等,可以实现更高的帧频率。在配置多个扫描线驱动电路的情况下,通过将用来驱动偶数行的扫描线的扫描线驱动电路配置在一侧,并将用来驱动奇数行的扫描线的扫描线驱动电路配置在其相反一侧,可以实现帧频率的提高。此外,通过使用多个扫描线驱动电路对同一扫描线输出信号,有利于显示装置的大型化。

[0212] 此外,在制造半导体装置的一例的有源矩阵型发光显示装置的情况下,因为至少在一个像素中配置多个薄膜晶体管,因此优选配置多个扫描线驱动电路。图 14B 示出有源矩阵型发光显示装置的框图的一例。

[0213] 图 14B 所示的发光显示装置在衬底 5400 上包括:具有多个具备显示元件的像素的像素部 5401;选择各像素的第一扫描线驱动电路 5402 及第二扫描线驱动电路 5404;以及控制对被选择的像素的视频信号的输入的信号线驱动电路 5403。

[0214] 在输入到图 14B 所示的发光显示装置的像素的视频信号为数字方式的情况下,通过切换晶体管的导通和截止,像素处于发光或非发光状态。因此,可以采用面积灰度法或时间灰度法进行灰度显示。面积灰度法是一种驱动法,其中通过将一个像素分割为多个子像素并根据视频信号分别驱动各子像素,来进行灰度显示。此外,时间灰度法是一种驱动法,其中通过控制像素发光的期间,来进行灰度显示。

[0215] 因为发光元件的响应速度比液晶元件等高,所以与液晶元件相比适合于时间灰度法。在具体地采用时间灰度法进行显示的情况下,将一个帧期间分割为多个子帧期间。然

后,根据视频信号,在各子帧期间中使像素的发光元件处于发光或非发光状态。通过将一个帧期间分割为多个子帧期间,可以利用视频信号控制在一个帧期间中像素实际上发光的期间的总长度,并可以进行灰度显示。

[0216] 注意,在图 14B 所示的发光显示装置中示出一种例子,其中当在一个像素中配置两个开关 TFT 时,使用第一扫描线驱动电路 5402 生成输入到一方的开关 TFT 的栅极布线的第一扫描线的信号,而使用第二扫描线驱动电路 5404 生成输入到另一方的开关 TFT 的栅极布线的第二扫描线的信号。但是,也可以使用一个扫描线驱动电路生成输入到第一扫描线的信号和输入到第二扫描线的信号。此外,例如根据一个像素所具有的开关 TFT 的数量,可能会在各像素中设置多个用来控制开关元件的工作的扫描线。在此情况下,既可以使用一个扫描线驱动电路生成输入到多个扫描线的所有信号,又可以使用多个扫描线驱动电路生成输入到多个扫描线的所有信号。

[0217] 此外,在发光显示装置中也可以将能够由 n 沟道型 TFT 构成的驱动电路的一部分形成在与像素部的薄膜晶体管同一衬底上。另外,也可以仅使用与实施方式 1 至实施方式 5 所示的 n 沟道型 TFT 制造信号线驱动电路及扫描线驱动电路。

[0218] 此外,上述驱动电路除了液晶显示装置及发光显示装置以外还可以用于利用与开关元件电连接的元件来驱动电子墨水的电子纸。电子纸也称为电泳显示装置(电泳显示器),并具有如下优点:与纸相同的易读性、耗电量比其他的显示装置小、可形成为薄且轻的形状。

[0219] 作为电泳显示器可考虑各种方式。电泳显示器是如下器件,即在溶剂或溶质中分散有包含具有正电荷的第一粒子和具有负电荷的第二粒子的多个微囊,并且通过对微囊施加电场使微囊中的粒子向相互相反的方向移动,以仅显示集中在一方的粒子的颜色。注意,第一粒子或第二粒子包含染料,且在无电场时不移动。此外,第一粒子和第二粒子的颜色不同(包含无色)。

[0220] 像这样,电泳显示器是利用所谓的介电电泳效应的显示器。在该介电电泳效应中,介电常数高的物质移动到高电场区。

[0221] 将在溶剂中分散有上述微囊的材料称作电子墨水,该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外,还可以通过使用彩色滤光片或具有色素的粒子来进行彩色显示。

[0222] 此外,通过在有源矩阵衬底上适当地设置多个上述微囊,使得微囊夹在两个电极之间就完成了有源矩阵型显示装置,若对微囊施加电场时可以进行显示。例如,可以使用利用与实施方式 1 至实施方式 5 的薄膜晶体管来得到的有源矩阵衬底。

[0223] 此外,作为微囊中的第一粒子及第二粒子,采用选自导电体材料、绝缘体材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、电泳材料中的一种或这些材料的组合材料即可。

[0224] 通过上述工序,可以制造作为半导体装置可靠性高的显示装置。

[0225] 注意,本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。

[0226] 实施方式 7

[0227] 通过制造实施方式 1 至实施方式 5 所示的薄膜晶体管并将该薄膜晶体管用于像素

部及驱动电路,从而可以制造具有显示功能的半导体装置(也称为显示装置)。此外,可以将实施方式1至实施方式5的薄膜晶体管使用于驱动电路的一部分或全部并一体地形成在与像素部同一衬底上,从而形成系统型面板(system-on-panel)。

[0228] 显示装置包括显示元件。作为显示元件,可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。在发光元件的范畴内包括利用电流或电压控制亮度的元件,具体而言,包括无机EL(Electro Luminescence;电致发光)元件、有机EL元件等。此外,也可以应用电子墨水等的对比度因电作用而变化的显示媒体。

[0229] 此外,显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。再者,涉及一种元件衬底,该元件衬底相当于制造该显示装置的过程中的显示元件完成之前的一个方式,并且它在多个各像素中分别具备用于将电流供给到显示元件的单元。具体而言,元件衬底既可以是只形成有显示元件的像素电极的状态,又可以是形成成为像素电极的导电膜之后且通过蚀刻形成像素电极之前的状态,而可以采用各种方式。

[0230] 注意,本说明书中的显示装置是指图像显示装置、显示装置、或光源(包括照明装置)。另外,显示装置还包括安装有连接器,诸如FPC(Flexible Printed Circuit;柔性印刷电路)、TAB(Tape Automated Bonding;载带自动键合)带或TCP(Tape Carrier Package;载带封装)的模块;将印刷线路板固定到TAB带或TCP端部的模块;通过COG(Chip On Glass;玻璃上芯片)方式将IC(集成电路)直接安装到显示元件上的模块。

[0231] 在本实施方式中,参照图22A、22B以及22C说明相当于半导体装置的一个方式的液晶显示面板的外观及截面。图22A、22B是一种面板的俯视图,其中利用密封材料4005将包括用作氧化物半导体层的形成在第一衬底4001上的实施方式1至实施方式5所示的In-Ga-Zn-O类非单晶膜的可靠性高的薄膜晶体管4010、4011及液晶元件4013密封在第一衬底4001和第二衬底4006之间。图22C相当于沿着图22A、22B的M-N的截面图。

[0232] 以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外,在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此,像素部4002和扫描线驱动电路4004与液晶层4008一起由第一衬底4001、密封材料4005和第二衬底4006密封。此外,在与第一衬底4001上的由密封材料4005围绕的区域不同的区域中安装有信号线驱动电路4003,该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上。

[0233] 注意,对于另行形成的驱动电路的连接方法没有特别的限制,而可以采用COG方法、引线键合方法或TAB方法等。图22A是通过COG方法安装信号线驱动电路4003的例子,而图22B是通过TAB方法安装信号线驱动电路4003的例子。

[0234] 此外,设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个薄膜晶体管。在图22C中例示像素部4002所包括的薄膜晶体管4010和扫描线驱动电路4004所包括的薄膜晶体管4011。在薄膜晶体管4010、4011上设置有绝缘层4020、4021。

[0235] 对薄膜晶体管4010、4011可以应用实施方式1至实施方式5所示的包括用作氧化物半导体层的In-Ga-Zn-O类非单晶膜的可靠性高的薄膜晶体管。在本实施方式中,薄膜晶体管4010、4011是n沟道型薄膜晶体管。

[0236] 此外,液晶元件4013所具有的像素电极层4030与薄膜晶体管4010电连接。而且,液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电

极层 4031 和液晶层 4008 重叠的部分相当于液晶元件 4013。注意,像素电极层 4030、对置电极层 4031 分别设置有用取向膜的绝缘层 4032、4033,且隔着绝缘层 4032、4033 夹有液晶层 4008。

[0237] 注意,作为第一衬底 4001、第二衬底 4006,可以使用玻璃、金属(典型的是不锈钢)、陶瓷、塑料。作为塑料,可以使用 FRP(Fiberglass-Reinforced Plastics;玻璃纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外,还可以使用具有将铝箔夹在 PVF 膜之间或聚酯膜之间的结构的薄片。

[0238] 此外,附图标记 4035 表示通过对绝缘膜选择性地蚀刻而得到的柱状间隔件,并且它是为控制像素电极层 4030 和对置电极层 4031 之间的距离(单元间隙)而设置的。注意,还可以使用球状间隔件。另外,对置电极层 4031 与设置在与薄膜晶体管 4010 同一衬底上的共同电位线电连接。使用共同连接部,可以通过配置在一对衬底之间的导电性粒子电连接对置电极层 4031 和共同电位线。此外,将导电性粒子包含在密封材料 4005 中。

[0239] 另外,还可以使用不使用取向膜的显示蓝相的液晶。蓝相是液晶相的一种,是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内,所以为了改善温度范围而将使用混合有 5 重量%以上的手性试剂的液晶组成物而使用于液晶层 4008。包含显示蓝相的液晶和手性试剂的液晶组成物的响应速度短,即为 $10\ \mu\text{s}$ 至 $100\ \mu\text{s}$,并且由于其具有光学各向同性而不需要取向处理从而视角依赖小。

[0240] 另外,虽然本实施方式示出透过型液晶显示装置的例子,但是本发明也可以应用于反射型液晶显示装置或半透过型液晶显示装置。

[0241] 另外,虽然在本实施方式的液晶显示装置中示出在衬底的外侧(可见的一侧)设置偏振片,并在内侧依次设置着色层、用于显示元件的电极层的例子,但是也可以在衬底的内侧设置偏振片。另外,偏振片和着色层的叠层结构也不局限于本实施方式的结构,只要根据偏振片和着色层的材料或制造工序条件适当地设定即可。另外,还可以设置用作黑底的遮光膜。

[0242] 另外,在本实施方式中,使用用作保护膜或平坦化绝缘膜的绝缘层(绝缘层 4020、绝缘层 4021)覆盖在实施方式 1 至实施方式 5 中得到的薄膜晶体管,以降低薄膜晶体管的表面凹凸并提高薄膜晶体管的可靠性。另外,因为保护膜用来防止悬浮在大气中的有机物、金属物、水蒸气等的污染杂质的侵入,所以优选采用致密的膜。利用溅射法并利用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜的单层或叠层而形成保护膜即可。虽然在本实施方式中示出利用溅射法形成保护膜的例子,但是并不局限于此,而使用各种方法形成保护膜即可。

[0243] 在此,作为保护膜形成叠层结构的绝缘层 4020。在此,作为绝缘层 4020 的第一层利用溅射法形成氧化硅膜。当作为保护膜使用氧化硅膜时,对用作源电极层及漏电极层的铝膜的小丘防止有效。

[0244] 另外,作为保护膜的第三层形成绝缘层。在此,利用溅射法形成氮化硅膜作为绝缘层 4020 的第三层。当使用氮化硅膜作为保护膜时,可以抑制钠等的可动离子侵入到半导体区域中而使 TFT 的电特性变化。

[0245] 另外,也可以在形成保护膜之后进行对氧化物半导体层的退火(300°C 至 400°C)。

[0246] 另外,形成绝缘层 4021 作为平坦化绝缘膜。作为绝缘层 4021,可以使用具有耐热性的有机材料如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺、环氧等。另外,除了上述有机材料之外,还可以使用低介电常数材料 (low-k 材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外,也可以通过层叠多个由这些材料形成的绝缘膜,来形成绝缘层 4021。

[0247] 另外,硅氧烷类树脂相当于以硅氧烷类材料为起始材料而形成的包含 Si-O-Si 键的树脂。作为硅氧烷类树脂的取代基可以使用有机基(例如烷基、芳基)、氟基团用作取代基。另外,有机基可以具有氟基团。

[0248] 对绝缘层 4021 的形成方法没有特别的限制,可以根据其材料利用溅射法、SOG 法、旋涂、浸渍、喷涂、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮片、辊涂机、幕涂机、刮刀涂布机等。在使用材料液形成绝缘层 4021 的情况下,也可以在同时进行焙烧的工序中同时对氧化物半导体层的退火(300°C 至 400°C)。通过兼作绝缘层 4021 的焙烧工序和对氧化物半导体层的退火,可以有效地制造半导体装置。

[0249] 作为像素电极层 4030、对置电极层 4031,可以使用具有透光性的导电材料诸如包含氧化铟的氧化铟、包含氧化铟的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为 ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。

[0250] 此外,可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成像素电极层 4030、对置电极层 4031。使用导电组成物形成的像素电极的薄层电阻优选为 10000 Ω/\square 以下,并且其波长为 550nm 时的透光率优选为 70% 以上。另外,导电组成物所包含的导电高分子的电阻率优选为 0.1 $\Omega \cdot \text{cm}$ 以下。

[0251] 作为导电高分子,可以使用所谓的 π 电子共轭类导电高分子。例如,可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。

[0252] 另外,供给到另行形成的信号线驱动电路 4003、扫描线驱动电路 4004 或像素部 4002 的各种信号及电位是从 FPC4018 供给的。

[0253] 在本实施方式中,连接端子电极 4015 由与液晶元件 4013 所具有的像素电极层 4030 相同的导电膜形成,并且端子电极 4016 由与薄膜晶体管 4010、4011 的源电极层及漏电极层相同的导电膜形成。

[0254] 连接端子电极 4015 通过各向异性导电膜 4019 电连接到 FPC4018 所具有的端子。

[0255] 此外,虽然在图 22A、22B 以及 22C 中示出另行形成信号线驱动电路 4003 并将它安装在第一衬底 4001 上的例子,但是本实施方式不局限于该结构。既可以另行形成扫描线驱动电路而安装,又可以另行仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。

[0256] 图 23 示出使用应用实施方式 1 至实施方式 5 所示的 TFT 制造的 TFT 衬底 2600 来构成液晶显示模块作为半导体装置的一例。

[0257] 图 23 是液晶显示模块的一例,利用密封材料 2602 固定 TFT 衬底 2600 和对置衬底 2601,并在其间设置包括 TFT 等的像素部 2603、包括液晶层的显示元件 2604、着色层 2605 来形成显示区。在进行彩色显示时需要着色层 2605,并且当采用 RGB 方式时,对应于各像素设置有分别对应于红色、绿色、蓝色的着色层。在 TFT 衬底 2600 和对置衬底 2601 的外侧配

置有偏振片 2606、偏振片 2607、扩散板 2613。光源由冷阴极管 2610 和反射板 2611 构成,电路衬底 2612 利用柔性线路板 2609 与 TFT 衬底 2600 的布线电路部 2608 连接,且其中组装有控制电路及电源电路等的外部电路。此外,也可以在偏振片和液晶层之间具有相位差板的状态下层叠。

[0258] 作为液晶显示模块可以采用 TN(扭曲向列;Twisted Nematic) 模式、IPS(平面内转换;In-Plane-Switching) 模式、FFS(边缘电场转换;Fringe Field Switching) 模式、MVA(多畴垂直取向;Multi-domain Vertical Alignment) 模式、PVA(垂直取向排列;Patterned Vertical Alignment) 模式、ASM(轴对称排列微胞;AxiallySymmetric aligned Micro-cell) 模式、OCB(光学补偿双折射;OpticallyCompensated Birefringence) 模式、FLC(铁电性液晶;FerroelectricLiquid Crystal) 模式、AFLC(反铁电性液晶;AntiFerroelectric LiquidCrystal) 模式等。

[0259] 通过上述工序,可以制造作为半导体装置可靠性高的液晶显示装置。

[0260] 注意,本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。

[0261] 实施方式 8

[0262] 在本实施方式中,作为应用了实施方式 1 至实施方式 5 所示的薄膜晶体管的半导体装置示出电子纸的例子。

[0263] 在图 13 中,作为半导体装置的例子示出有源矩阵型电子纸。作为用于半导体装置的薄膜晶体管 581,可以应用实施方式 1 至实施方式 5 所示的薄膜晶体管。

[0264] 图 13 的电子纸是采用扭转球显示方式(twist ball type)的显示装置的例子。扭转球显示方式是指一种方法,其中将分别涂成白色和黑色的球形粒子配置在用于显示元件的电极层的第一电极层及第二电极层之间,并在第一电极层及第二电极层之间产生电位差来控制球形粒子的方向,以进行显示。

[0265] 薄膜晶体管 581 是底栅结构的薄膜晶体管,并且源电极层或漏电极层在形成于绝缘层 585 中的开口中接触于第一电极层 587 并与它电连接。在第一电极层 587 和第二电极层 588 之间设置有球形粒子 589,该球形粒子 589 具有黑色区 590a、白色区 590b,且其周围包括充满了液体的空洞 594,并且球形粒子 589 的周围充满有树脂等的填料 595(参照图 13)。在本实施方式中,第一电极层 587 相当于像素电极,第二电极层 588 相当于共同电极。第二电极层 588 与设置在与薄膜晶体管 581 同一衬底上的共同电位线电连接。使用共同连接部来可以通过配置在一对衬底之间的导电性粒子电连接第二电极层 588 和共同电位线。

[0266] 此外,还可以使用电泳元件代替扭转球。使用直径为 $10\mu\text{m}$ 至 $20\mu\text{m}$ 左右的微囊,该微囊中封入有透明液体、带正电的白色微粒和带负电的黑色微粒。在设置在第一电极层和第二电极层之间的微囊中,当由第一电极层和第二电极层施加电场时,白色微粒和黑色微粒向相反方向移动,从而可以显示白色或黑色。应用这种原理的显示元件就是电泳显示元件,一般地称为电子纸。电泳显示元件具有比液晶显示元件高的反射率,因而不需要辅助光源。此外,耗电量低,并且在昏暗的地方也能够辨别显示部。另外,即使不向显示部供应电源,也能够保持显示过一次的图像。从而,即使使具有显示功能的半导体装置(简单地称为显示装置,或称为具备显示装置的半导体装置)远离电波发送源,也能够储存显示过的图像。

[0267] 通过上述工序,可以制造作为半导体装置可靠性高的电子纸。

[0268] 注意,本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。

[0269] 实施方式 9

[0270] 在本实施方式中,作为应用实施方式 1 至实施方式 5 所示的薄膜晶体管的半导体装置示出发光显示装置的例子。在此,示出了将利用了电致发光的发光元件作为显示装置所具有的显示元件。利用电致发光的发光元件根据其发光材料是有机化合物还是无机化合物来进行区分,一般来说,前者称为有机 EL 元件,而后者称为无机 EL 元件。

[0271] 在有机 EL 元件中,通过对发光元件施加电压,电子和空穴从一对电极分别注入到包含发光有机化合物的层,以产生电流。然后,由于这些载流子(电子和空穴)的复合,发光有机化合物形成激发态,并且当该激发态恢复到基态时,得到发光。根据这种机制,该发光元件称为电流激励型发光元件。

[0272] 根据其元件的结构,将无机 EL 元件分类为分散型无机 EL 元件和薄膜型无机 EL 元件。分散型无机 EL 元件包括在粘合剂中分散有发光材料的粒子的发光层,且其发光机制是利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机 EL 元件具有利用电介质层夹住发光层再被电极夹住的结构,并且其发光机制是利用金属离子的内壳电子跃迁的局部型发光。注意,在此使用有机 EL 元件作为发光元件而进行说明。

[0273] 图 20 示出作为应用本发明的一个方式的半导体装置的例子能够应用数字时间灰度级驱动(digital time grayscale driving)的像素结构的一例的图。

[0274] 以下对能够应用数字时间灰度级驱动的像素的结构及像素的工作进行说明。在此示出一个像素中使用两个 n 沟道型晶体管的例子,该 n 沟道型晶体管将实施方式 1 至实施方式 5 所示的氧化物半导体层(In-Ga-Zn-O 类非单晶膜)用作沟道形成区。

[0275] 像素 6400 包括:开关晶体管 6401、驱动晶体管 6402、发光元件 6404 以及电容元件 6403。在开关晶体管 6401 中,栅极连接于扫描线 6406,第一电极(源电极及漏电极中的一方)连接于信号线 6405,第二电极(源电极及漏电极中的另一方)连接于驱动晶体管 6402 的栅极。在驱动晶体管 6402 中,栅极通过电容元件 6403 连接于电源线 6407,第一电极连接于电源线 6407,第二电极连接于发光元件 6404 的第一电极(像素电极)。发光元件 6404 的第二电极相当于共同电极 6408。共同电极 6408 采用其与形成在同一衬底上的共同电位线电连接,将该连接部分用作共同连接部,图 1A、图 2A 或图 3A 所示的结构,即可。

[0276] 此外,将发光元件 6404 的第二电极(共同电极 6408)设置为低电源电位。另外,低电源电位是指,以电源线 6407 所设定的高电源电位为基准满足低电源电位<高电源电位的电位,作为低电源电位例如可以设定为 GND、0V 等。将该高电源电位与低电源电位的电位差施加到发光元件 6404 上,为了使发光元件 6404 产生流过以使发光元件 6404 发光,以高电源电位与低电源电位的电位差为发光元件 6404 的正向阈值电压以上的方式分别设定其电位。

[0277] 另外,还可以使用驱动用晶体管 6402 的栅极电容代替电容元件 6403 而省略电容元件 6403。至于驱动用晶体管 6402 的栅极电容,可以在沟道形成区与栅电极之间形成电容。

[0278] 这里,在采用电压输入电压驱动方式的情况下,对驱动用晶体管 6402 的栅极输入

能够使驱动用晶体管 6402 充分成为导通或截止的两个状态的视频信号。即,驱动用晶体管 6402 在线形区域进行工作。由于驱动用晶体管 6402 在线形区域进行工作,将比电源线 6407 的电压高的电压施加到驱动用晶体管 6402 的栅极上。另外,对信号线 6405 施加(电源线电压 + 驱动用晶体管 6402 的 V_{th}) 以上的电压。

[0279] 另外,当进行模拟灰度级驱动而代替数字时间灰度级驱动时,通过使信号的输入不同,可以使用与图 20 相同的像素结构。

[0280] 当进行模拟灰度级驱动时,对驱动晶体管 6402 的栅极施加(发光元件 6404 的正向电压 + 驱动晶体管 6402 的 V_{th}) 以上的电压。发光元件 6404 的正向电压是指得到所希望的亮度时的电压,至少包括正向阈值电压。此外,通过输入使驱动晶体管 6402 工作在饱和区域的视频信号时,可以将电流供给到发光元件 6404。为了使驱动晶体管 6402 工作在饱和区域,电源线 6407 的电位高于驱动晶体管 6402 的栅极电位。当视频信号是模拟信号时,对应于该视频信号的电流可以供给到发光元件 6404,可以进行模拟灰度级驱动。

[0281] 此外,图 20 所示的像素结构不局限于此。例如,也可以对图 20 所示的像素另外添加开关、电阻元件、电容元件、晶体管、或逻辑电路等。

[0282] 接着,参照图 21A 至 21C 说明发光元件的结构。在此,以驱动 TFT 是 n 型的情况为例子来说明像素的截面结构。作为用于图 21A、21B 和 21C 的半导体装置的驱动 TFT7001、7011、7021 可以与实施方式 1 至实施方式 5 所示的薄膜晶体管同样地制造,其是包括用作氧化物半导体层的 In-Ga-Zn-O 类非单晶膜的可靠性高的薄膜晶体管。

[0283] 发光元件的阳极及阴极中之至少一方是透明以发光,即可。而且,有如下结构的发光元件,即在衬底上形成薄膜晶体管及发光元件,并从与衬底相反的面发光的顶部发射、从衬底一侧发光的底部发射、以及从衬底一侧及与衬底相反的面发光的双面发射。根据本发明的一个方式的像素结构可以应用于任何发射结构的发光元件。

[0284] 参照图 21A 说明顶部发射结构的发光元件。

[0285] 在图 21A 中示出当驱动 TFT7001 是 n 型,并且从发光元件 7002 发射的光穿过阳极 7005 一侧时的像素的截面图。在图 21A 中,发光元件 7002 的阴极 7003 和驱动 TFT7001 电连接,在阴极 7003 上按顺序层叠有发光层 7004、阳极 7005。作为阴极 7003,只要是功函数小且反射光的导电膜,就可以使用各种材料。例如,优选采用 Ca、Al、MgAg、AlLi 等。而且,发光层 7004 可以由单层或多个层的叠层构成。在由多个层构成时,在阴极 7003 上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。注意,不需要设置上述的所有层。使用透过光的具有透光性的导电材料形成阳极 7005,也可以使用具有透光性的导电膜例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面,表示为 ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。

[0286] 使用阴极 7003 及阳极 7005 夹住发光层 7004 的区域相当于发光元件 7002。在图 21A 所示的像素中,从发光元件 7002 发射的光如箭头所示那样发射到阳极 7005 一侧。

[0287] 接着,参照图 21B 说明底部发射结构的发光元件。图 21B 示出在驱动 TFT7011 是 n 型,并且从发光元件 7012 发射的光发射到阴极 7013 一侧的情况下的像素的截面图。在图 21B 中,在与驱动 TFT7011 电连接的具有透光性的导电膜 7017 上形成有发光元件 7012 的阴极 7013,在阴极 7013 上按顺序层叠有发光层 7014、阳极 7015。注意,在阳极 7015 具有透光性的情况下,也可以覆盖阳极上地形成有用于反射光或进行遮光的屏蔽膜 7016。与

图 21A 的情况同样地,阴极 7013 只要是功函数小的导电材料,就可以使用各种材料。但是,将其厚度设定为透过光的程度(优选为 5nm 至 30nm 左右)。例如,也可以将膜厚度为 20nm 的铝膜用作阴极 7013。而且,与图 21A 同样地,发光层 7014 可以由单层或多个层的叠层构成。阳极 7015 不需要透过光,但是可以与图 21A 同样地使用具有透光性的导电材料形成。并且,虽然屏蔽膜 7016 例如可以使用反射光的金属等,但是不局限于金属膜。例如,也可以使用添加有黑色的颜料的树脂等。

[0288] 由阴极 7013 及阳极 7015 夹住发光层 7014 的区域相当于发光元件 7012。在图 21B 所示的像素中,从发光元件 7012 发射的光如箭头所示那样发射到阴极 7013 一侧。

[0289] 接着,参照图 21C 说明双面发射结构的发光元件。在图 21C 中,在与驱动 TFT7021 电连接的具有透光性的导电膜 7027 上形成有发光元件 7022 的阴极 7023,而在阴极 7023 上按顺序层叠有发光层 7024、阳极 7025。与图 21A 的情况同样地,作为阴极 7023,只要是功函数小的导电材料,就可以使用各种材料。但是,将其厚度设定为透过光的程度。例如,可以将膜厚度为 20nm 的 Al 用作阴极 7023。而且,与图 21A 同样地,发光层 7024 可以由单层或多个层的叠层构成。阳极 7025 可以与图 21A 同样地使用具有透过光的透光性的导电材料形成。

[0290] 阴极 7023、发光层 7024 和阳极 7025 重叠的部分相当于发光元件 7022。在图 21C 所示的像素中,从发光元件 7022 发射的光如箭头所示那样发射到阳极 7025 一侧和阴极 7023 一侧双方。

[0291] 注意,虽然在此描述了有机 EL 元件作为发光元件,但是也可以设置无机 EL 元件作为发光元件。

[0292] 注意,虽然在本实施方式中示出了控制发光元件的驱动的薄膜晶体管(驱动 TFT)和发光元件电连接的例子,但是也可以采用在驱动 TFT 和发光元件之间连接有电流控制 TFT 的结构。

[0293] 注意,本实施方式所示的半导体装置不局限于图 21A 至 21C 所示的结构而可以根据本发明的技术思想进行各种变形。

[0294] 接着,参照图 24A 和 24B 说明相当于应用实施方式 1 至实施方式 5 所示的薄膜晶体管的半导体装置的一个方式的发光显示面板(也称为发光面板)的外观及截面。图 24A 是一种面板的俯视图,其中利用密封材料在第一衬底与第二衬底之间密封可以形成在第一衬底上的薄膜晶体管及发光元件。图 24B 相当于沿着图 24A 的 H-I 的截面图。

[0295] 以围绕设置在第一衬底 4501 上的像素部 4502、信号线驱动电路 4503a、4503b 及扫描线驱动电路 4504a、4504b 的方式设置有密封材料 4505。此外,在像素部 4502、信号线驱动电路 4503a、4503b 及扫描线驱动电路 4504a、4504b 上设置有第二衬底 4506。因此,像素部 4502、信号线驱动电路 4503a、4503b、以及扫描线驱动电路 4504a、4504b 与填料 4507 一起由第一衬底 4501、密封材料 4505 和第二衬底 4506 密封。像这样,为了不暴露于空气中,优选使用气密性高且漏气少的保护薄膜(贴合薄膜、紫外线固化树脂薄膜等)及覆盖材料进行封装(密封)。

[0296] 此外,设置在第一衬底 4501 上的像素部 4502、信号线驱动电路 4503a、4503b 及扫描线驱动电路 4504a、4504b 包括多个薄膜晶体管。在图 24B 中,例示包括在像素部 4502 中的薄膜晶体管 4510 和包括在信号线驱动电路 4503a 中的薄膜晶体管 4509。

[0297] 薄膜晶体管 4509、4510 可以应用包括用作氧化物半导体层的 In-Ga-Zn-O 类非单晶膜的可靠性高的实施方式 1 至实施方式 5 所示的薄膜晶体管。在本实施方式中,薄膜晶体管 4509、4510 是 n 沟道型薄膜晶体管。

[0298] 此外,附图标记 4511 相当于发光元件,发光元件 4511 所具有的作为像素电极的第一电极层 4517 与薄膜晶体管 4510 的源电极层或漏电极层电连接。注意,虽然发光元件 4511 的结构是第一电极层 4517、电场发光层 4512、第二电极层 4513 的叠层结构,但是不局限于本实施方式所示的结构。可以根据从发光元件 4511 发光的方向等适当地改变发光元件 4511 的结构。

[0299] 使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成分隔壁 4520。特别优选的是,使用感光材料,在第一电极层 4517 上形成开口部,并将其开口部的侧壁形成为具有连续的曲率而成的倾斜面。

[0300] 电场发光层 4512 既可以由单层构成,又可以由多个层的叠层构成。

[0301] 也可以在第二电极层 4513 及分隔壁 4520 上形成保护膜,以防止氧、氢、水分、二氧化碳等侵入到发光元件 4511 中。作为保护膜,可以形成氮化硅膜、氮氧化硅膜、DLC 膜等。

[0302] 另外,供给到信号线驱动电路 4503a、4503b、扫描线驱动电路 4504a、4504b、或像素部 4502 的各种信号及电位是从 FPC4518a、4518b 供给的。

[0303] 在本实施方式中,连接端子电极 4515 由与发光元件 4511 所具有的第一电极层 4517 相同的导电膜形成,并且端子电极 4516 由与薄膜晶体管 4509、4510 所具有的源电极层及漏电极层相同的导电膜形成。

[0304] 连接端子电极 4515 通过各向异性导电膜 4519 与 FPC4518a 所具有的端子电连接。

[0305] 位于从发光元件 4511 发光的方向上的第二衬底 4506 需要具有透光性。在此情况下,使用如玻璃板、塑料板、聚酯薄膜或丙烯酸薄膜等的具有透光性的材料。

[0306] 此外,作为填料 4507,除了氮及氩等的惰性气体之外,还可以使用紫外线固化树脂或热固化树脂。可以使用 PVC(聚氯乙烯)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或 EVA(乙烯-醋酸乙烯酯)。在本实施方式中,作为填料 4507 使用氮。

[0307] 另外,若有需要,也可以在发光元件的射出面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板($\lambda/4$ 片、 $\lambda/2$ 片)、彩色滤光片等的光学薄膜。另外,也可以在偏振片或圆偏振片上设置抗反射膜。例如,可以进行抗眩光处理,该处理是利用表面的凹凸来扩散反射光并降低眩光的处理。

[0308] 信号线驱动电路 4503a、4503b 及扫描线驱动电路 4504a、4504b 也可以作为在另行准备的衬底上由单晶半导体膜或多晶半导体膜形成的驱动电路安装。此外,也可以另行仅形成信号线驱动电路或其一部分、或者扫描线驱动电路或其一部分安装。本实施方式不局限于图 21A 和 21B 的结构。

[0309] 通过上述工序,可以制造作为半导体装置可靠性高的发光显示装置(显示面板)。

[0310] 注意,本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。

[0311] 实施方式 10

[0312] 应用实施方式 1 至实施方式 5 所示的薄膜晶体管的半导体装置可以用作电子纸。电子纸可以用于显示信息的所有领域的电子设备。例如,可以将电子纸应用于电子书籍

(电子书)、招贴、电车等的交通工具的车厢广告、信用卡等的各种卡片中的显示等。图 25A 和 25B 以及图 26 示出电子设备的一例。

[0313] 图 25A 示出使用电子纸制造的招贴 2631。在广告媒体是纸印刷物的情况下用手进行广告的交流,但是如果使用电子纸,则可以在短时间内能够改变广告显示内容。此外,显示不会打乱而可以获得稳定的图像。注意,招贴也可以采用以无线的方式收发信息的结构。

[0314] 此外,图 25B 示出电车等的交通工具的车厢广告 2632。在广告媒体是纸印刷物的情况下用手进行广告的交流,但是如果使用电子纸,则可以在短时间内不需要许多人手地改变广告显示内容。此外,显示不会打乱而可以得到稳定的图像。注意,车厢广告也可以采用以无线的方式收发信息的结构。

[0315] 另外,图 26 示出电子书籍 2700 的一例。例如,电子书籍 2700 由两个框体,即框体 2701 及框体 2703 构成。框体 2701 及框体 2703 由轴部 2711 形成为一体,且可以以该轴部 2711 为轴进行开闭工作。通过这种结构,可以进行如纸的书籍那样的工作。

[0316] 框体 2701 组装有显示部 2705,而框体 2703 组装有显示部 2707。显示部 2705 及显示部 2707 的结构既可以是显示连屏画面的结构,又可以是显示不同的画面的结构。通过采用显示不同的画面的结构,例如在右边的显示部(图 26 中的显示部 2705)中可以显示文章,而在左边的显示部(图 26 中的显示部 2707)中可以显示图像。

[0317] 此外,在图 26 中示出框体 2701 具备操作部等的例子。例如,在框体 2701 中,具备电源 2721、操作键 2723、扬声器 2725 等。利用操作键 2723 可以翻页。注意,也可以采用在与框体的显示部同一个面具备键盘及定位装置等的结构。另外,也可以采用在框体的背面或侧面具备外部连接用端子(耳机端子、USB 端子或可与 AC 适配器及 USB 电缆等的各种电缆连接的端子等)、记录媒体插入部等的结构。再者,电子书籍 2700 也可以具有电子词典的功能。

[0318] 此外,电子书籍 2700 也可以采用以无线的方式收发信息的结构。还可以采用以无线的方式从电子书籍服务器购买所希望的书籍数据等,然后下载的结构。

[0319] 注意,本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。

[0320] 实施方式 11

[0321] 使用实施方式 1 至实施方式 5 所示的薄膜晶体管的半导体装置可以应用于各种电子设备(包括游戏机)。作为电子设备,可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、数码相机、数码摄像机、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机等的大型游戏机等。

[0322] 图 27A 示出电视装置 9600 的一例。在电视装置 9600 中,框体 9601 组装有显示部 9603。利用显示部 9603 可以显示图像。此外,在此示出利用支架 9605 支撑框体 9601 的结构。

[0323] 可以通过利用框体 9601 所具备的操作开关、另行提供的遥控操作机 9610 进行电视装置 9600 的操作。通过利用遥控操作机 9610 所具备的操作键 9609,可以进行频道及音量的操作,并可以对在显示部 9603 上显示的图像进行操作。此外,也可以采用在遥控操作机 9610 中设置显示从该遥控操作机 9610 输出的信息的显示部 9607 的结构。

[0324] 注意,电视装置 9600 采用具备接收机及调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者,通过调制解调器连接到有线或无线方式的通信网络,从而进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。

[0325] 图 27B 示出数码相框 9700 的一例。例如,在数码相框 9700 中,框体 9701 组装有显示部 9703。显示部 9703 可以显示各种图像,例如通过显示使用数码相机等拍摄的图像数据,可以发挥与一般的相框同样的功能。

[0326] 注意,数码相框 9700 采用具备操作部、外部连接用端子(USB 端子、可以与 USB 电缆等的各种电缆连接的端子等)、记录媒体插入部等的结构。这种结构也可以组装到与显示部同一个面,但是通过将它设置在侧面或背面上来提高设计性,所以是优选的。例如,可以对数码相框的记录媒体插入部插入储存有由数码相机拍摄的图像数据的存储器并提取图像数据,然后将所提取的图像数据显示于显示部 9703。

[0327] 此外,数码相框 9700 既可以采用以无线的方式收发信息的结构,又可以以无线的方式提取所希望的图像数据并进行显示的结构。

[0328] 图 28A 示出一种便携式游戏机,其由框体 9881 和框体 9891 的两个框体构成,并且通过连接部 9893 可以开闭地连接。框体 9881 安装有显示部 9882,并且框体 9891 安装有显示部 9883。另外,图 28A 所示的便携式游戏机还具备扬声器部 9884、记录媒体插入部 9886、LED 灯 9890、输入单元(操作键 9885、连接端子 9887、传感器 9888(即,具有测定如下因素的功能的器件:力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、射线、流量、湿度、倾斜度、振动、气味或红外线)、以及麦克风 9889)等。当然,便携式游戏机的结构不局限于上述结构,只要采用如下结构即可:至少具备根据本发明的一个方式的半导体装置。因此,可以采用适当地设置有其它附属设备的结构。图 28A 所示的便携式游戏机具有如下功能:读出储存在记录媒体中的程序或数据并将它显示在显示部上;以及通过与其他便携式游戏机进行无线通信而共享信息。注意,图 28A 所示的便携式游戏机所具有的功能不局限于此,而可以具有各种各样的功能。

[0329] 图 28B 示出大型游戏机的一种的自动赌博机 9900 的一例。在自动赌博机 9900 的框体 9901 中安装有显示部 9903。另外,自动赌博机 9900 还具备如起动手柄或停止开关等的操作单元、投币口、扬声器等。当然,自动赌博机 9900 的结构不局限于此,只要采用如下结构即可:至少具备根据本发明的一个方式的半导体装置。因此,可以采用适当地设置有其它附属设备的结构。

[0330] 图 29A 示出移动电话机 1000 的一例。移动电话机 1000 除了安装在框体 1001 的显示部 1002 之外还具备操作按钮 1003、外部连接端口 1004、扬声器 1005、受话器 1006 等。

[0331] 图 29A 所示的移动电话机 1000 可以用手指等触摸显示部 1002 来输入信息。此外,可以用手指等触摸显示部 1002 来进行打电话或输入电子邮件等的操作。

[0332] 显示部 1002 的画面主要有三个模式。第一是以图像的显示为主的显示模式,第二是以文字等的信息的输入为主的输入模式,第三是显示模式和输入模式的两个模式混合的显示与输入模式。

[0333] 例如,在打电话或输入电子邮件的情况下,将显示部 1002 设定为以文字输入为主

的文字输入模式,并进行在画面上显示的文字的输入操作,即可。在此情况下,优选的是,在显示部 1002 的画面的大多部分中显示键盘或号码按钮。

[0334] 此外,通过在移动电话机 1000 的内部设置具有陀螺仪和加速度传感器等检测倾斜度的传感器的检测装置,判断移动电话机 1000 的方向(移动电话机 1000 处于垂直或水平的状态时变为竖向方式或横向方式),而可以对显示部 1002 的画面显示进行自动切换。

[0335] 通过触摸显示部 1002 或对框体 1001 的操作按钮 1003 进行操作,切换画面模式。此外,还可以根据显示在显示部 1002 上的图像种类切换画面模式。例如,当显示在显示部上的图像信号为动态图像的数据时,将画面模式切换成显示模式,而当显示在显示部上的图像信号为文字数据时,将画面模式切换成输入模式。

[0336] 另外,当在输入模式中通过检测出显示部 1002 的光传感器所检测的信号得知在一定期间中没有显示部 1002 的触摸操作输入时,也可以以将画面模式从输入模式切换成显示模式的方式进行控制。

[0337] 还可以将显示部 1002 用作图像传感器。例如,通过用手掌或手指触摸显示部 1002,来拍摄掌纹、指纹等,而可以进行个人识别。此外,通过在显示部中使用发射近红外光的背光灯或发射近红外光的感测用光源,也可以拍摄手指静脉、手掌静脉等。

[0338] 图 29B 也示出移动电话机的一例。图 29B 的移动电话机包括:在框体 9411 中具有包括显示部 9412 以及操作按钮 9413 的显示装置 9410;在框体 9401 中具有包括操作按钮 9402、外部输入端子 9403、麦克风 9404、扬声器 9405 以及接电话时发光的发光部 9406 的通信装置 9400,具有显示功能的显示装置 9410 与具有电话功能的通信装置 9400 可以向箭头的两个方向装卸。因此,可以将显示装置 9410 和通信装置的 9400 的短轴彼此安装或将显示装置的 9410 和通信装置 9400 的长轴彼此安装。此外,当只需要显示功能时,从通信装置 9400 卸下显示装置 9410,而可以单独使用显示装置 9410。通信装置 9400 和显示装置 9410 可以以无线通信或有线通信收发图像或输入信息,它们分别具有能够充电的电池。

[0339] 注意,本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。

[0340] 实施例 1

[0341] 在本实施例中,说明氧化物半导体膜的电导率的成膜时的氧气体流量的比率依赖性的调查结果。

[0342] 在本实施例中,通过溅射法形成 In-Ga-Zn-O 类非单晶膜,并且测量所形成的 In-Ga-Zn-O 类非单晶膜的电导率。在成膜时的氧气体流量的比率为 0 体积%至 100 体积%的条件下制造样品,测量每个氧气体流量的比率的 In-Ga-Zn-O 类非单晶膜的电导率。注意,电导率的测量使用安捷伦科技有限公司制造的半导体参数分析仪 HP4155C。

[0343] 当溅射形成 In-Ga-Zn-O 类非单晶膜时,作为靶材使用以 $\text{In}_2\text{O}_3 : \text{Ga}_2\text{O}_3 : \text{ZnO} = 1 : 1 : 1$ (In : Ga : Zn = 1 : 1 : 0.5) 的比率混合的直径为 8 英寸的圆盘状的氧化物半导体靶材。作为其他成膜条件,设定为如下:将衬底和靶材之间的距离为 170mm、成膜气体压力为 0.4Pa、直流 (DC) 电源 0.5kW、成膜温度为室温。

[0344] 作为成膜气体使用氩气体和氧气体。在对于氩气体和氧气体的氧气体的流量比率为 0 体积%至 100 体积%的条件下成膜,并进行 In-Ga-Zn-O 类非单晶膜的电导率的测量。注意,因为进行 In-Ga-Zn-O 类非单晶膜的原子级的重新排列,所以在形成 In-Ga-Zn-O 类非

单晶膜之后,在氮气分下,以 350℃进行一个小时的热处理。

[0345] 对应于每个氧气体流量的比率的 In-Ga-Zn-O 类非单晶膜的电导率如图 12 所示。在图 12 中,横轴表示对于氩气体流量和氧气体流量的氧气体流量的比率(体积%),纵轴表示 In-Ga-Zn-O 类非单晶膜的电导率(S/cm)。另外,表 1 示出对应于图 12 的氩气体的流量(sccm)、氧气体的流量(sccm)、氧气体的流量比率(体积%)及 In-Ga-Zn-O 类非单晶膜的电导率(S/cm)。

[0346] 表 1

[0347]

Ar(sccm)	O ₂ (sccm)	氧气体的流量 比率(体积%)	电导率(S/cm)
50	0	0	6.44×10^0
40	5	11.1	7.01×10^{-5}
40	10	20	5.24×10^{-5}
30	15	33.3	1.23×10^{-4}
30	20	40	3.98×10^{-5}
25	25	50	1.52×10^{-6}
20	30	60	2.92×10^{-7}
15	35	70	2.68×10^{-9}
10	40	80	2.57×10^{-10}
5	45	90	1.59×10^{-10}
0	50	100	4.19×10^{-11}

[0348] 根据图 12 及表 1 的结果,可以观察到如下趋势:在氧气体流量的比率为 0 体积%至 11.1 体积%之间时电导率急剧下降,在氧气体流量的比率为 11.1 体积%至 40 体积%之间时电导率为 1.0×10^{-5} S/cm 至 1.0×10^{-4} S/cm 左右,并且当氧气体流量的比率为 40 体积%以上时,电导率逐渐下降。但是,在氧气体流量的比率为 60 体积%至 70 体积%之间时电导率的下降稍微变得显著。在此,在氧气体流量的比率为 0 体积%的条件下,即,在仅使用氩气体作为成膜气体的条件下,电导率的最大值为 6.44S/cm。在氧气体流量的比率为 100 体积%的条件下,即,在仅使用氧气体作为成膜气体的条件下,电导率的最小值为 4.19×10^{-11} S/cm。

[0349] 在图 12 的图表中,以电导率的倾斜度较大的氧气体流量的比率为 10 体积%附近的区域为分界线,通过使电导率高的半导体层和电导率比半导体层低的氧化物半导体层的

氧气体流量的条件不同,可以使其电导率的差变大。因此,当形成用作电导率高的半导体层的 In-Ga-Zn-O 类非单晶膜时,优选将氧气体流量的比率设定为低于 10 体积%,并且将电导率设定为大于 $1.0 \times 10^{-3} \text{S/cm}$ 。另外,当形成用作比半导体层的电导率低的氧化物半导体层的 In-Ga-Zn-O 类非单晶膜时,优选将氧气体流量的比率设定为 10 体积%以上,并且将电导率设定为 $1.0 \times 10^{-3} \text{S/cm}$ 以下。例如,在实施方式 1 至实施方式 5 中,将其电导率高于 $1.0 \times 10^{-3} \text{S/cm}$ 的 In-Ga-Zn-O 类非单晶膜用作半导体层 106 及缓冲层 301a、301b,并且可以将电导率为 $1.0 \times 10^{-3} \text{S/cm}$ 以下的 In-Ga-Zn-O 类非单晶膜用作氧化物半导体层 103。

[0350] 另外,也可以以图 12 的图表中的电导率的倾斜度稍微变陡的氧气体的比率为 70 体积%附近的区域为界线。在此情况下,当形成用作电导率高的半导体层的 In-Ga-Zn-O 类非单晶膜时,优选将氧气体流量的比率设定为低于 70 体积%,并且将电导率设定为大于 $1.0 \times 10^{-8} \text{S/cm}$ 。另外,当形成用作比半导体层的电导率低的氧化物半导体层的 In-Ga-Zn-O 类非单晶膜时,优选将氧气体流量的比率设定为 70 体积%以上,并且将电导率设定为 $1.0 \times 10^{-8} \text{S/cm}$ 以下。例如,在实施方式 1 至实施方式 5 中,将电导率高于 $1.0 \times 10^{-8} \text{S/cm}$ 的 In-Ga-Zn-O 类非单晶膜用作半导体层 106 及缓冲层 301a、301b,并且可以将电导率为 $1.0 \times 10^{-8} \text{S/cm}$ 以下的 In-Ga-Zn-O 类非单晶膜用作氧化物半导体层 103。

[0351] 本申请根据 2008 年 11 月 13 日在日本专利局提交的日本专利申请序列号 2008-291228 而制造,所述申请内容包括在本说明书中。




图 1A






图 1B








图 4




图 5




图 6




图 7




图 8A




图 8B




图 8C




图 8D




图 9





图 10






图 12




图 13




图 14A




图 14B




图 15




图 16




图 17




图 18




图 19




图 20




图 21A




图 21B




图 21C




图 22A




图 22B




图 22C




图 23




图 24A




图 24B




图 25A




图 25B




图 26




图 27A




图 27B




图 28A




图 28B




图 29A




图 29B




图 30




图 31