



(19) 대한민국특허청(KR)

(12) 등록특허공보(B1)

(45) 공고일자 2015년09월10일

(11) 등록번호 10-1552368

(24) 등록일자 2015년09월04일

(51) 국제특허분류(Int. Cl.)

H01L 33/60 (2010.01)

(21) 출원번호 10-2010-7019178

(22) 출원일자(국제) 2009년04월24일

심사청구일자 2014년03월06일

(85) 번역문제출일자 2010년08월27일

(65) 공개번호 10-2011-0014556

(43) 공개일자 2011년02월11일

(86) 국제출원번호 PCT/DE2009/000576

(87) 국제공개번호 WO 2009/140939

국제공개일자 2009년11월26일

(30) 우선권주장

10 2008 024 327.2 2008년05월20일 독일(DE)

(56) 선행기술조사문헌

JP2007335793 A

WO2006043796 A1

US5406095 A

US6797988 B2

(73) 특허권자

오스람 옵토 세미컨덕터스 게엠베하

독일 레겐스부르크 라이브니츠슈트라쎄 4 (우:93055)

(72) 발명자

알브레츠, 토니

독일, 93077 배드 아바츠, 에리츠-카스트너-스트라쎄 21

위탈, 안드레아스

독일, 93055 레겐스부르크, 액커세겐웨그 3 (뒷면에 계속)

(74) 대리인

김태홍


전체 청구항 수 : 총 11 항

심사관 : 김효옥

(54) 발명의 명칭 반사층을 포함한 광전 반도체칩

(57) 요약

광전 반도체칩이 기술되며, 상기 광전 반도체칩은 제1접촉부(1) 및 제2접촉부(2), 상기 제2접촉부에 직접 전기 전도적으로 연결되고, 이동 경향 금속을 포함하는 반사층(3)을 포함하고, 상기 반사층은 상기 금속을 위해 상기 제2 및 제1접촉부 사이에 이동 경로(4)가 형성될 수 있도록 배치되고, 이때 상기 반도체칩에는 수단(6)이 구비되며, 상기 수단은 반도체칩의 구동 시 상기 금속의 이동에 반작용하는 전계를 형성한다.

대 표 도

(72) 발명자

카스프르잭-자블록카, 앤나

독일, 93053 레겐스부르그, 런틴거스트라쎄 3에이

에이친거, 크리스찬

독일, 93173 웬젠바츠, 센드스트라쎄 2

네베링, 커스틴

독일, 93059 레겐스부르그, 소넨스트라쎄 43

명세서

청구범위

청구항 1

상측(10a)에 제1접촉부(1)가 배치되고, 하측(10b)에 제2접촉부(2)가 배치된 반도체 몸체(10);

상기 반도체 몸체(10)와 직접 접촉하고, 상기 제2접촉부(2)에 직접 전기 전도적으로 연결되며, 이동(migration) 경향 금속을 포함하는 반사층(3); 및

상기 반도체 몸체(10)의 상측(10a)과 하측(10b) 사이에 연장되는 칩 측면부(11)

를 포함하고,

상기 칩 측면부(11)에는 전기 전도 물질(5)이 배치되며, 상기 전기 전도 물질은 상기 제2접촉부(2)와 직접 전기 전도적으로 연결되고,

상기 전기 전도 물질(5)은 복사 투과성 도전 산화물인 것을 특징으로 하는 광전 반도체칩.

청구항 2

청구항 1에 있어서,

상기 제1접촉부(1)의 둘레에서 상기 반도체 몸체(10)의 상측(10a)으로부터 트렌치(8)가 상기 반도체 몸체(10)안으로 구조화되는 것을 특징으로 하는 광전 반도체칩.

청구항 3

청구항 2에 있어서,

상기 트렌치(8)는 상기 광전 반도체칩의 활성 영역(9)을 파고드는 것을 특징으로 하는 광전 반도체칩.

청구항 4

청구항 3에 있어서,

상기 트렌치(8)는 상기 반사층(3)까지 연장되는 것을 특징으로 하는 광전 반도체칩.

청구항 5

청구항 1 내지 청구항 4 중 어느 한 항에 있어서,

상기 칩 측면부(11)와 상기 전기 전도 물질(5) 사이에는 전기 절연 물질(7)이 배치되고, 상기 전기 절연 물질은 상기 전기 전도 물질(5)에 의한 상기 반도체 몸체(10)의 접촉을 방지하는 것을 특징으로 하는 광전 반도체칩.

청구항 6

청구항 1 내지 청구항 4 중 어느 한 항에 있어서,

상기 광전 반도체칩의 구동 시 상기 제1접촉부(1)는 제1전위(U1)에 있고, 그리고

상기 제2접촉부(2), 상기 반사층(3), 및 상기 전기 전도 물질(5)은 공통의 제2전위(U2)에 있으며,

상기 제1전위(U1)는 상기 제2전위(U2)와 다른 것을 특징으로 하는 광전 반도체칩.

청구항 7

청구항 1 내지 청구항 4 중 어느 한 항에 있어서,

상기 반사층(3)은 은을 포함하거나 은으로 구성되는 것을 특징으로 하는 광전 반도체칩.

청구항 8

청구항 1 내지 청구항 4 중 어느 한 항에 있어서,

상기 반사층(3)은 구조화되되, 상기 반도체 몸체(10)의 하측(10b)이 상기 하측(10b)상의 제1접촉부(1)의 돌출부(13)의 영역에서 반사층(3)을 포함하지 않도록 구조화되는 것을 특징으로 하는 광전 반도체칩.

청구항 9

청구항 1 내지 청구항 4 중 어느 한 항에 있어서,

상기 광전 반도체칩은 박막 구조로 형성되는 것을 특징으로 하는 광전 반도체칩.

청구항 10

청구항 9에 있어서,

에피택시얼 성장된 반도체 몸체로부터 성장 기판이 제거되고, 상기 반도체 몸체는 상기 제2접촉부(2)를 이용하여 캐리어(14)상에 고정되는 것을 특징으로 하는 광전 반도체칩.

청구항 11

청구항 1에 있어서,

반도체칩에는 상기 반도체칩의 구동 시 상기 금속의 이동(migration)에 반작용하는 전계를 형성하는 수단(6)이 제공되고,

상기 수단(6)은 전기 전도 물질(5)을 포함하고, 상기 전기 전도 물질은 상기 제1접촉부(1)와 상기 제2접촉부(2) 사이에 연장되는 것을 특징으로 하는 광전 반도체칩.

청구항 12

삭제

청구항 13

삭제

청구항 14

삭제

청구항 15

삭제

발명의 설명

기술 분야

[0001] 본 발명은 광전 반도체칩에 관한 것이다.

배경 기술

[0002] 문현 US 7,265,392에는 은을 함유한 반사층을 포함한 광전 반도체칩이 기재되어 있다.

발명의 내용

해결하려는 과제

[0003] 본 발명의 과제는 매우 긴 유효 수명을 가지는 광전 반도체칩을 제공하는 것이다. 본 발명의 다른 과제는 매우 간단히 제조될 수 있는 광전 반도체칩을 제공하는 것이다. 본 발명의 또 다른 과제는 매우 효율적인 광전 반도체칩을 제공하는 것이다.

과제의 해결 수단

[0004] 광전 반도체칩이 기술된다. 광전 반도체칩은 예를 들면 루미네슨스 다이오드칩을 가리킨다. 루미네슨스 다이오드칩은 레이저 다이오드 또는 바람직하게는 발광 다이오드칩을 가리킬 수 있다. 또한, 광전 반도체칩은 예를 들면 포토다이오드칩과 같은 검출기칩을 가리킬 수 있다.

[0005] 광전 반도체칩의 적어도 일 실시예에 따르면, 광전 반도체칩은 제1접촉부 및 제2접촉부를 포함한다. 광전 반도체칩은 접촉부에 의해 광전 반도체칩의 구동을 위한 전기 전류를 인가받을 수 있다. 제1접촉부는 예를 들면 반도체칩의 n형 접촉을 가리킨다. 제2접촉부는 반도체칩의 p형 접촉을 가리킨다. 제1접촉부는 예를 들면 본딩 패드로 형성될 수 있다. 제2접촉부는 땜납 배선으로 형성될 수 있다.

[0006] 광전 반도체칩의 적어도 일 실시예에 따르면, 광전 반도체칩은 반사층을 포함한다. 반사층은, 광전 반도체칩에서 생성되거나 광전 반도체칩에서 검출될 전자기 복사를 반사하도록 제공된다.

[0007] 이때 바람직하게는, 반사층은 제2접촉부에 직접 전기 전도적으로 연결된다. "직접 전기 전도적으로"는, 예를 들면 제2접촉부와 반사층 사이에 어떠한 반도체 물질도 없고, 반사층과 제2접촉부가 상호 직접 접촉하거나 -금속과 같이- 양호한 도전 물질에 의해 상호 결합됨을 가리킨다.

[0008] 반사층은 거울을 가리킬 수 있다. 반사층은 반도체칩에서 생성되거나 검출될 전자기 복사를 위해 바람직하게는 적어도 80%의 반사도, 바람직하게는 적어도 90%의 반사도를 가진다.

[0009] 반사층은 이동 경향(migration tendency)을 가지는 금속을 포함한다. "이동 경향을 가진 금속"은, 상기 금속이 외부 전계에서 상기 외부 전계에 의해 야기되는 운동 또는 확산의 경향이 있음을 가리킨다. 바꾸어 말하면, 전계에 의해 반사층의 금속에 힘이 작용하며, 이 힘에 의해 금속이 반사층으로부터 분리될 수 있다.

[0010] 예를 들면, 금속의 이온은 전계 라인(field line)을 따라 움직이고, 이러한 이동에 의해 광전 반도체칩에서 손상이 야기되는 영역들에 도달할 수 있다. 또한, 이동 경향을 가진 금속이 전계에서의 이동 동작에 의해 반도체칩으로부터 나와 예를 들면 광전 반도체칩을 위한 하우징에 도달하며, 이 곳에서 마찬가지로 손상을 야기할 수 있다.

[0011] 예를 들면 광전 반도체칩의 단락에서 손상이 발생할 수 있다. 또한, 반사층으로부터의 전계에서의 이동 - 즉 전자 이동 - 에 의해 반사층이 손상됨으로써, 상기 층의 전기적 및 광학적 특성이 부정적으로 영향을 받는다. 전계에서 이동 경향 문제는, 특히, 습한 환경에서 발생한다. 종합적으로, 반사층으로부터의 금속 이동은 광전 반도체칩의 유효 수명을 단축시킨다.

[0012] 이동 경향을 가진 금속은 예를 들면 은이다. 이 경우, 은이온은 광전 반도체칩에서 전계 라인을 따른 이동 경향을 가진다. 또한, 이동 경향 금속은 예를 들면 구리 또는 니켈과 같은 다른 금속을 가리킬 수 있다.

[0013] 적어도 일 실시예에 따르면, 반사층은 광전 반도체칩에 배치되며, 이동 경향 금속을 위해 제2접촉부와 제1접촉부 사이에 이동 경로가 형성될 수 있도록 배치된다. 예를 들면, 반사층은 광전 반도체칩의 반도체 몸체에 직접 접한다. 제1접촉부 및 제2접촉부는 반도체 몸체와 전기 전도적으로 연결된다. 제2접촉부와 반사층 사이의 전기 전도 연결에 의해, 반도체 몸체에서 제1접촉부와 제2접촉부 사이에 이동 경로가 형성될 수 있다.

[0014] 이동 경로가 있다는 것은, 즉, 광전 반도체칩에서, 특히 반사층으로부터의 이동 경향 금속이 이동하는 것을 방해할 수 있는 이동 차단부 또는 이동 장벽이 상기 광전 반도체칩에 없음을 의미한다. 즉, 광전 반도체칩은 반사층으로부터의 이동 경향 금속의 이동에 대한 이동 장벽을 포함하지 않는다. 그러한 이동 장벽이 생략됨으로써, 매우 간단하고 비용 효과적으로 제조될 수 있는 광전 반도체칩이 발생한다.

[0015] 광전 반도체칩의 적어도 일 실시예에 따르면, 반도체칩에는 상기 반도체칩의 구동 시 금속 이동에 반작용하는 전계를 형성하는 수단이 제공된다. 즉, 반도체칩의 구동 시, 한편으로는 제1접촉부와 제2접촉부 사이에 전계가 존재하고 상기 전계가 광전 반도체칩에서 반사층으로부터의 금속의 전자 이동에 도움이 된다. 이러한 전계에 대해 반작용하는 수단이 반도체칩에 제공되고, 상기 수단은 금속의 이동에 반작용하는 전계를 형성한다.

[0016] 바꾸어 말하면, 반사층으로부터의 금속의 분리 및 광전 반도체칩에서의 금속의 이동이 방지받거나 적어도 방해 받는데, 특히, 금속의 이동이 강화되어 시작될 수 있는 반도체칩의 임계점이 전계에 의해 차폐되면서 그러하다. 즉, 본 광전 반도체칩에서 반사층은 예를 들면 이동 장벽으로서의 유전체 또는 금속 차단부에 의해 봉지되는 것이 아니라, 반도체칩에 인가된 전계 또는 반대 전계의 차폐에 의해 상기 이동이 중지된다.

[0017]

광전 반도체칩의 적어도 일 실시예에 따르면, 광전 반도체칩은 제1 및 제2접촉부 그리고 반사층을 포함하고, 상기 반사층은 제2접촉부에 직접 전기 전도적으로 연결되며, 이때 반사층은 이동 경향 금속을 포함하고, 반사층은 제2접촉부와 제1접촉부 사이에 금속을 위한 이동 경로가 형성될 수 있도록 배치된다. 이때 반도체칩에는 상기 반도체칩의 구동 시 전계를 형성하는 수단이 제공되며, 상기 수단은 금속의 이동에 반작용한다. 이러한 수단은 예를 들면 테두리측에서 광전 반도체칩에 배치될 수 있다. 또한, 상기 수단이 적어도 국부적으로 반도체칩에 배치될 수 있다.

[0018]

광전 반도체칩의 적어도 일 실시예에 따르면, 전기 전도 물질을 포함한 수단이 형성되며, 상기 수단은 제1접촉부와 제2접촉부 사이에 연장된다. 전기 전도 물질은 제2접촉부와 직접 전기 전도적으로 연결된다. 즉, 전기 전도 물질이 제2접촉부에 직접 전기적으로 연결된다. 전기 전도 물질 및 제2접촉부는 예를 들면 서로 접촉하거나, 양호한 전기 연결에 의해 - 예를 들면 금속 연결-에 의해 결합된다. 상기 물질은 반도체칩에 배치되어, 제1접촉부와 제2접촉부 사이에 연장되도록 배치된다. 즉, 상기 물질은 적어도 국부적으로, 반사층으로부터의 이동 경향 금속을 위한 이동 경로의 방향으로 적어도 국부적으로 연장된다.

[0019]

광전 반도체칩의 적어도 일 실시예에 따르면, 광전 반도체칩은 상측에 제1접촉부가, 하측에 제2접촉부가 배치된 반도체 몸체를 포함한다. 광전 반도체칩은 반사층을 더 포함하고, 상기 반사층은 반도체 몸체와 직접 접촉한다. 예를 들면, 반사층은 반도체 몸체의 하측에 도포되고, 반도체 몸체의 하측에서 상기 반도체 몸체에 직접 접한다. 이때, 반사층은 반도체 몸체의 바닥면을 완전히 덮을 수 있다. 또한, 반사층은 구조화되어 반도체 몸체의 바닥면상에 도포될 수 있다. 반사층은 제2접촉부와 직접 전기 접촉하며, 즉 반사층은 제2접촉부와 직접 도전 연결된다.

[0020]

예를 들면, 제2접촉부는 반사층에 직접 접한다. 반사층은 제2접촉부와 반도체 몸체 사이에 배치된다. 제2접촉부와 반도체 몸체사이에 반사층이 배치되고, 반사층과 반도체 몸체가 직접 접촉함으로써, 반사층으로부터 반도체 몸체안으로 또는 반도체 몸체의 테두리면으로 이동 경향 금속을 위한 이동 경로가 발생한다. 이동 경로는 예를 들면 반도체 몸체의 상측에 배치된 제1접촉부와 제2접촉부 사이에 연장된다.

[0021]

광전 반도체칩은 반도체 몸체의 측면에 의해 형성될 수 있는 적어도 하나의 칩 측면부를 더 포함한다. 칩 측면부는 반도체 몸체의 상측과 하측 사이에 연장된다. 칩 측면부는 반도체칩의 테두리면을 형성할 수 있다. 칩 측면부에는 전기 전도 물질이 배치되고, 상기 물질은 제2접촉부와 함께 직접 전기 전도적으로 연결된다. 즉, 반도체칩의 구동 시 전계를 형성하는 수단은 칩 측면부에 위치한 전기 전도 물질을 포함하여 형성된다. 칩 측면부가 반도체 몸체의 상측과 하측 사이에 배치되고, 제1접촉부가 반도체 몸체의 상측에, 제2접촉부가 반도체 몸체의 하측에 배치되므로, 전기 전도 물질은 칩 측면부에서, 즉 제1접촉부와 제2접촉부 사이에서 연장된다.

[0022]

광전 반도체칩의 적어도 일 실시예에 따르면, 전기 전도 물질은 칩 측면부상에 직접 도포되지 않고, 칩 측면부와 전기 전도 물질 사이에 전기 절연 물질이 위치하며, 상기 전기 절연 물질은 전기 전도 물질에 의한 반도체 몸체의 접촉을 방지한다. 이 경우, 반도체칩의 구동 시 전계를 형성하는 수단은 전기 절연 물질 및 상기 전기 절연 물질상에 배치된 전기 전도 물질로 구성되며, 상기 전기 전도 물질은 제2접촉부와 직접 전기 전도적으로 연결된다. 전기 절연 물질은 전기 전도 물질을 특히 복사 생성 또는 복사 검출을 위해 제공된 광전 반도체 몸체의 활성 영역을 단락시키지 않는 역할을 한다.

[0023]

광전 반도체칩의 적어도 일 실시예에 따르면, 반도체칩의 구동 시 제1접촉부가 제1전위에 위치한다. 이는 예를 들면, 제1전기 접촉부가 반도체 몸체의 n측 접촉을 형성함으로써 달성될 수 있다. 제1접촉부는 전압원의 음극에 연결된다.

[0024]

또한, 제2접촉부, 반사층 및 전기 전도 물질이 공통의 제2전위에 위치한다. 이는, 반사층뿐만 아니라 전기 전도 물질도 제2접촉부와 직접 전기 전도적으로 연결됨으로써, 달성된다. 제2접촉부는 예를 들면 전압원의 양극에 연결될 수 있다.

[0025]

이러한 방식으로, 2개의 서로 다른 제1 및 제2전위에서 한편에는 제1전기 접촉부가, 다른 한편에는 제2접촉부, 반사층 및 전기 전도 물질이 위치한다. 제1접촉부와 제2접촉부 사이에 전기 전도 물질이 배치되고, 전기 전도 물질이 공통의 전위에서 반사층 및 제2접촉부와 함께 위치한다는 점에 따라, 전기 전도 물질은 반도체칩의 구동 시 전계를 형성하는 수단으로 작용하고, 이러한 수단은 반사층으로부터의 금속의 이동, 즉 제1접촉부와 제2접촉부 사이에 형성된 전계에 반작용한다.

[0026]

전기 전도 물질은 반사층과 제1접촉 사이에 위치하고, 반사층의 영역에서 전계를 차폐하여, 예를 들면 금속 이온이 반사층으로부터 나와 제1접촉부로 이동하지 않는다.

[0027] 광전 반도체칩의 적어도 일 실시예에 따르면, 반사층은 은을 포함하거나, 은으로 구성된다. 은은, 넓은 스펙트럼 영역에 걸쳐 가시광에 대해 높은 반사도를 가진다는 특징이 있다. 또한, 은은 매우 양호한 전기 전도도를 특징으로 하여, 전기 접촉으로서 사용될 수 있다. 그러나, 은은 특히 은 이온의 형태일 때 전계에서 높은 이동 경향을 가지며, 이점 때문에 일반적으로 광전 반도체칩에서 은을 반사층으로서 사용하기 어렵거나 불가능하다.

[0028] 광전 반도체칩의 적어도 일 실시예에 따르면, 반사층은, 반도체 몸체하측상의 제1접촉부의 돌출 영역에서는 상기 반도체 몸체의 하측에 반사층이 없도록 구조화된다. 상기 영역에서 예를 들면 제2접촉부와 반도체 몸체사이에 전기 절연 물질이 배치될 수 있고, 상기 전기 절연 물질은 상기 영역에서 반도체 몸체의 전류 공급을 중단시킨다. 이때의 이점은, 제1접촉부의 영역에서 복사 생성 또는 검출을 위해 제공된 반도체 몸체의 활성 영역으로 전기 전류가 흐를 수 없어서, 제1접촉부의 하부에서 복사가 생성되지 않는다는 것이다. 이러한 복사는 말하자면 제1접촉부에 흡수되어, 광 생성 또는 광 검출에 기여할 수 없을 것이다. 즉, 제1접촉부가 위치한 곳에서는 활성 영역에서 전자기 복사가 생성되지 않는다.

[0029] 광전 반도체칩의 적어도 일 실시예에 따르면, 제1접촉부의 둘레에서 반도체 몸체의 상측으로부터 반도체 몸체안으로 트렌치(trench)가 구조화된다. 이러한 트렌치는 예를 들면 식각을 이용하여 구조화될 수 있다. 바람직하게는, 트렌치는 예를 들면 반도체 몸체 상측의 중앙 위치에 배치된 제1접촉부를 완전히 둘러싼다. 바꾸어 말하면, 트렌치는 제1접촉부를 예를 들면 텅으로 둘러싼다. 바람직하게는, 트렌치는 활성 영역을 절단시킨다. 더욱 바람직하게는, 트렌치는 반사층까지 연장된다. 즉, 트렌치는, 상기 트렌치가 반도체 몸체를 그 상측으로부터 하측에 이르기까지 완전히 절단시킬 깊이로 형성될 수 있다. 이러한 깊이의 트렌치는 제1반도체층의 하부에서 활성 영역에의 전류 공급을 방지하기에 매우 효과적인 가능성을 제공한다.

[0030] 광전 반도체칩의 적어도 일 실시예에 따르면, 광전 반도체칩은 박막 구조로 형성된다. 즉, 광전 반도체칩은 반도체 몸체를 포함하고, 바람직하게는, 반도체 몸체는 성장 기판상에 에피택시얼 성장된다. 바람직하게는, 성장 기판은 반도체 몸체의 에피택시얼 성장 이후에 얇아지거나, 즉 그 두께가 줄어들거나, 완전히 반도체 몸체로부터 제거된다. 본래의 성장 기판과 반대 방향인 반도체 몸체의 측에서, 상기 반도체 몸체는 캐리어상에 고정될 수 있다.

[0031] 바람직하게는, 반사층은 캐리어와 반도체 몸체 사이에 위치한다.

[0032] 순서는 예를 들면 이하와 같을 수 있다: 캐리어의 실장측상에 제2접촉부가 수반되고, 상기 제2접촉부는 예를 들면 땜납 금속배선에 의해 형성될 수 있다. 제2접촉부 다음에 직접적으로 반사층이 수반되며, 즉 반사층은 제2접촉부와 직접 접촉한다. 바람직하게는, 반사층 다음으로, 제2접촉부와 반대 방향인 반사층의 측에 반도체 몸체가 수반된다. 바람직하게는, 반도체 몸체 및 반사층은 상호 직접 접촉한다. 캐리어, 제2접촉부 및/또는 반사층으로부터 금속 또는 금속 이온이 반도체 몸체안으로 이동하는 것을 방지하는 이동 차단부 또는 이동 장벽은 제1 및 제2접촉부 사이의 전계를 차폐하기 위한 수단을 이용하여 유리하게도 생략될 수 있다.

[0033] 이하, 본 명세서에 기술된 반도체칩은 실시예 및 그에 속한 도면에 의거하여 상세히 설명된다.

도면의 간단한 설명

[0034] 도 1은 본 명세서에 기술된, 반사층을 포함한 광전 반도체칩의 제1실시예를 개략적 단면도로 도시한다.

도 2는 본 명세서에 기술된, 반사층을 포함한 광전 반도체칩의 제2실시예를 개략적 단면도로 도시한다.

발명을 실시하기 위한 구체적인 내용

[0035] 동일하거나, 동일한 종류이거나 동일한 기능의 요소는 도면에서 동일한 참조번호를 가진다. 도면 및 도면에 도시된 요소들간의 크기비는 축척에 맞는 것으로 볼 수 없다. 오히려, 개별 요소는 더 나은 표현 및/또는 더 나은 이해를 위해 과장되어 크게 도시되어 있을 수 있다.

[0036] 도 1과 관련하여 기술되는 광전 반도체칩은, 예를 들면, 구동 시 가시 광선 영역에서 전자기 복사를 생성하는 발광 다이오드칩이다. 광전 반도체칩은 반도체 몸체(10)를 포함한다. 바람직하게는, 반도체 몸체(10)는 에피택시얼 제조된다. 예를 들면, 성장 기판(도 1에는 미도시)은 반도체 몸체(10)의 상측(10a)으로부터 분리된다. 상측(10a)과 반대 방향인 하측(10b)에서 반도체 몸체(10)는 캐리어(14)상에 도포된다. 반도체 몸체(10)는 예를 들면 질화물 화합물 반도체 물질계이다. 캐리어(14)는 게르마늄을 포함하거나 그것으로 구성된다.

[0037] 본 경우에, "질화물 화합물 반도체 물질계"란, 반도체층 시퀀스 또는 상기 반도체층 시퀀스의 적어도 일부, 더

옥 바람직하게는 적어도 활성 영역이 질화물 화합물 반도체 물질, 바람직하게는 $Al_nGa_mIn_{1-n-m}N$ 을 포함하거나 그것으로 구성되고, 이때 $0 \leq n \leq 1$, $0 \leq m \leq 1$, $n+m \leq 1$ 임을 의미한다. 이때, 상기 물질은 상기 수식에 따라 수학적으로 정확한 조성을 반드시 포함할 필요는 없다. 오히려 예를 들면 하나 이상의 도편트 및 부가 성분이 포함될 수 있다. 그러나, 결정 격자의 핵심 성분(Al , Ga , In , N)만은 비록 이들이 미량의 다른 성분으로 대체되거나/ 대체되고 보완될 수 있다고 하더라도 상기 수식에 포함되는 것이 간단하다.

[0038] 반도체 몸체(10)는 활성 영역(9)을 포함하고, 본 광전 반도체칩에서 상기 활성 영역은 전자기 복사의 생성을 위해 적합하다. 활성 영역(9)은 복사 생성을 위해 pn 접합, 이중 이종 구조, 단일 양자 우물 및/또는 다중 양자 우물을 포함한다. 양자 우물 구조란 명칭은 양자화의 차원성에 대한 정보를 담고 있지 않다. 상기 명칭은 특히 양자 상자, 양자선, 양자점, 및 이러한 구조의 각 조합을 포괄한다.

[0039] 광전 반도체칩은 상기 반도체칩의 상측(10a)에서 제1전기 접촉부(1)를 포함한다. 제1전기 접촉부(1)는 예를 들면 광전 반도체칩의 n 측 접촉을 위한 본딩 패드를 가리킨다. 제1접촉부는 예를 들면 금 및/또는 알루미늄을 포함하거나 이러한 물질 중 하나로 구성될 수 있다. 또한, 제1접촉부는 티타늄, 백금, 크롬, 니켈 중 적어도 하나의 금속으로 구성되거나, 적어도 하나의 금속을 포함한다. 제1접촉부는 예를 들면 $TiPtAu$, $CrPtAu$, $NiAu$ 라는 물질 조성물로 구성될 수 있다. 이때, 다양한 금속이 충돌에서 포개어져 배치될 수 있다.

[0040] 반도체 몸체의 하측(10b)에서 거울층(3)은 반도체 몸체(10)와 직접 접촉한다. 반사층(3)은 이동 경향 금속을 포함한다. 반사층(3)은 알루미늄, 백금, 은 중 하나의 금속을 포함하거나 이 중 하나의 금속으로 구성된다. 더욱 바람직하게는, 반사층(3)은 은으로 구성된다. 반사층(3)은 반도체 몸체(10)에 직접 접한다. 즉, 반사층(3)과 반도체 몸체(10) 사이에 예를 들면 이동 장벽이 위치하지 않으며, 즉 상기 위치에는 예를 들면 $TiWN$ 으로 구성된 층이 없다.

[0041] 반도체 몸체(10)와 반대 방향인 반사층(3)의 측에 광전 반도체칩의 제2접촉부(2)가 위치한다. 광전 반도체칩의 제2접촉부(2)는 예를 들면 땜납 금속 배선에 의해 형성된다. 제2접촉부(2)를 위한 물질은 가령 땜납 화합물일 수 있고, 상기 화합물은 주석 또는 인듐을 포함한다. 예를 들면, 제2접촉부(2)는 $AuSn$ -땡납 화합물을 가리킨다.

[0042] 제2접촉부(2)는 반사층(3)과 직접 접촉한다. 반사층(3)은 반도체 몸체(10)의 하측(10b)상에서 제1접촉부(1)의 돌출부(13)에서 중단된다. 즉, 반사층(3)은 구조화된다. 반사층(3)은 반도체 몸체(10)를 상기 반도체 몸체의 하측(10b)에서 완전히 덮지 않는다. 반도체 몸체(10)의 하측(10b)상에 위치한 제1접촉부(1)의 돌출부(13) 영역에서 전기 절연층(7)이 위치한다.

[0043] 바람직하게는, 전기 절연층의 형성을 위해 유전체가 사용된다. 예를 들면, 절연층은 SiN_x , SiO_2 , TiO , Al_2O_3 중 적어도 하나의 물질을 포함할 수 있다.

[0044] 제1접촉부(1)의 하부에 위치한 절연층(7)에 의해, 활성 영역(9)의 돌출부(13)의 영역에서 전자기 복사가 생성되지 않는다. 상기 영역에서 생성된 전자기 복사는 반도체 몸체의 상측에서 반도체 몸체로부터 방출될 수 없고 제1접촉부(1)에 의해 흡수되므로, 광전 반도체칩의 효율이 증가한다.

[0045] 광전 반도체칩의 구동 시, 제1접촉부(1)는 제1전위(U1)에 위치하며, 예를 들면 전압원의 음극에 연결된다. 제2접촉부(2)는 다른 전위(U2)에 위치하며, 예를 들면 전압원의 양극에 연결된다. 제2접촉부(2)는 전기 전도 물질로 구성된 반사층(3)과 직접 전기 접촉한다. 반사층(3)도 마찬가지로 전위(U2)에 위치한다. U1과 U2 사이의 전위차에 의해 전계가 발생하고, 상기 전계는 반사층(3)의, 예를 들면 양으로 대전된 금속 이온, 바람직하게는 은 이온에 작용하며, 상기 작용력은 반도체 몸체(10)의 하측(10b)으로부터 상측(10a)까지 지향된다. 이와 같이 형성된 전계에서 금속 이온은 이동 경로(4)를 따라 이동하는 경향을 가진다.

[0046] 상기 이동은 예를 들면 반도체 몸체(10)를 통과하며 예를 들면 반도체 몸체(10)의 오프셋을 따라 수행될 수 있다.

[0047] 이동의 대부분은 - 대응 조치 없는 경우에 - 칩 측면부(11)를 따라 연장되는 이동 경로(4)를 따라 수행될 것이다. 즉, 이동 경향 금속 - 예를 들면 은 - 은 칩 측면부(11)에서 또는 칩 측면부를 경유하여 이동한다. 금속은 그 곳에서 상기 기술한 전계의 전계 라인을 따라 움직인다. 이러한 전계라인은 - 평행판 커페시터의 경우와 유사하게 - 칩 측면부에서 반원형으로 형성될 수 있다. 특히, 칩 측면부를 따르는 이동은 본 경우에 매우 효과적으로 중단된다.

[0048] 특히 습한 환경에서 강화되어 발생하는 이러한 이동에 대한 조치가 없으면, 반사층(3)의 전기적 및 광학적 특성

은 상대적으로 짧은 광전 반도체칩의 구동 이후에 파괴된다.

[0049] 이동에 대한 조치로서, 상기에 기술한 전계에 반하여 반사층(3)을 차폐시키는 수단(6)이 제공된다. 따라서, 반사층(3)으로부터의 금속의 분리가 방해받거나 더욱이 방지된다. 본 경우에, 수단(6)은 전기 절연층(7)을 포함하고, 상기 전기 절연층은 반도체 몸체(10)의 칩 측면부(11)상에 도포된다. 반도체 몸체(10)와 반대 방향인 절연층(7)의 측에 전기 전도 물질(5)이 도포되며, 상기 전기 전도 물질은 제2접촉부(2)와 전기적으로 직접 연결된다. 즉, 전기 전도 물질(5)은 제2접촉부(2), 반사층(3)과 마찬가지로 제2전위(U2)에 위치한다. 바람직하게는, 전기 전도 물질은 반도체 몸체(10)의 하측(10b)과 상측(10a) 사이에서 완전히 칩 측면부(11)를 따라 연장된다.

[0050] 즉, 칩 측면부(11)는 전기 전도 물질(5)에 의해 완전히 덮인다.

[0051] 전기 전도 물질(5)은 예를 들면 복사 투과성 도전 산화물을 가리킨다.

[0052] 투명 전도 산화물(transparent conductive oxides, "TCO")은 투명한 도전 물질이며, 일반적으로 금속 산화물이고, 예를 들면 아연산화물, 주석산화물, 카드뮴산화물, 티타늄산화물, 인듐산화물 또는 인듐주석산화물(ITO)이다. 예를 들면 ZnO , SnO_2 또는 In_2O_3 과 같은 2성분 산화금속화합물 외에, 예를 들면 Zn_2SnO_4 , $CdSnO_3$, $ZnSnO_3$, $MgIn_2O_4$, $GaInO_3$, $Zn_2In_2O_5$ 또는 $In_4Sn_3O_{12}$ 와 같은 3성분 산화금속화합물 또는 서로 다른 투명 전도 산화물의 혼합물이 TCO군에 속한다. 또한, TCO는 화학량론적 조성에 반드시 부합하지 않으며, p형 또는 n형 도핑될 수 있다.

[0053] 또한, 예를 들면 금속과 같은 다른 전기 전도 물질도 전기 전도 물질(5)의 형성을 위해 적합하다. 그러나, TCO는 칩 측면부(11)에서 발생하는 광이 흡수되지 않거나 거의 흡수되지 않는다는 이점을 제공한다.

[0054] 전기 절연층(7)도 전기 전도 물질(5)과 마찬가지로, 활성 영역(9)에서 생성된 전자기 복사에 대해 투과성일 수 있다. 이러한 방식으로, 수단(6)은 복사 투과성일 수 있다.

[0055] 전기 전도 물질(5)은 제1접촉부(1)와 반사층(3)사이의 전계를 차폐하되, 반도체 몸체(10)에서 반사층(3)으로부터의 금속 이동이 수단(6)을 구비하지 않은 광전 반도체칩에 비해 감소하도록 차폐한다. 즉, 전계에서의 이동은 제1전위(U1)와 제2전위(U2)사이의 전위차에 의해 방해받거나 더욱이 중단된다. 즉, 전계에서의 이온 이동기전은, 전계가 반도체칩의 임계점 둘레에서 차폐되면서 방지된다. 따라서, 반사층으로부터의 금속의 이동에 반하는 반사층의 소모적 봉지가 중지될 수 있어서, 매우 비용효과적인 반도체 몸체가 된다. 또한, 종래의 광전 반도체칩에 비해 발광면이 확대되는데, 준수해야 할 안전 거리 및 조정 공차가 더 낮기 때문이다.

[0056] 이동 경향 금속을 포함한 거울을 구비하는 종래의 광전 반도체칩에서, 거울(3)은 상기 거울이 칩 측면부(11)에 대해 안전 거리를 가지도록 구조화된다. 이러한 안전 거리는, 금속이 패킹된 채로 유지되고 예를 들면 칩 측면부의 생성 시 - 예를 들면 메사 식각에 의함 - 노출되지 않도록 보장한다. 이러한 안전 거리의 치수는 공정 동안 필요한 공차에 의해 발생한다. 즉 예를 들면 칩 측면부(11)의 생성을 위한 포토리소그라피에서의 조정 공차 및/또는 칩 측면부(11)의 구조화 시 공차는 안전 거리의 치수를 결정한다. 통상적으로, 각 칩 측면부에는 약 $10 \mu m$ 의 안전 거리가 준수되어야 한다. 이는 실제로 접촉되는 면을 감소시켜, 칩의 발광면을 줄여준다. 따라서, 본 명세서에 기술된 반도체칩의 경우, 종래의 광전 반도체칩에 비해 발광면이 확대된다.

[0057] 발광면이 증가하면, 전류 밀도가 감소하고, 그와 동시에 광전 반도체칩의 효율이 증가한다.

[0058] 수단(6), 즉 전기 절연층(7) 및 전기 전도 물질(5)은 반사층(3)과 제1접촉부(1) 사이의 전계를 차폐한다.

[0059] 도 2와 관련하여 상세히 설명되는, 본 명세서에 기술된 광전 반도체칩의 제2실시예는 도 1과 관련하여 기술된 반도체칩에 비해, 반사층(3)이 구조화되지 않는다는 점에서 상이하다. 이 경우, 반사층(3)은 전면적으로 반도체 몸체(10)의 하측(10b)에 도포된다. 따라서, 광전 반도체칩이 제조 시 그 상측(10a)으로부터만 구조화되어야 하는 가능성이 발생한다. 반도체 몸체(10)의 하측(10b)의 구조로부터 상측(10a) - 예를 들면 접촉부의 위치 - 의 구조까지의 조정은 생략될 수 있다. 특히, 예를 들면 반도체 몸체(10)의 하측(10b)상의 제1접촉부(1)의 돌출부(13)는 생략될 수 있다.

[0060] 도 2와 관련하여 기술되는 실시예에서, 트렌치(8)는 상측(10a)으로부터 반도체 몸체(10)안으로 삽입된다. 트렌치(8)는 상측(10a)으로부터 하측(10b)까지 연장되며 활성 영역(9)을 절단한다. 또한, 본 경우에, 트렌치는 반도체 몸체를 완전히 절단한다. 즉, 제1접촉부(1)의 둘레에 예를 들면 링형 트렌치가 반도체 몸체(10)에 생성되고, 상기 트렌치는 반도체 몸체(10)를 완전히 절단한다. 반도체 몸체(10)는 트렌치(8)의 영역에서, 즉 트렌치(8)에 의해 형성되는 칩 측면부에서 그리고 반도체 몸체(10)의 상측(10a)에서 전기 절연 물질(7)을 구비한다. 이러한 방식으로, 접촉부(1)의 하부 영역에서 전자기 복사가 전혀 생성되지 않거나 거의 생성되지 않는다.

[0061]

제1접촉부(1)로부터 반도체 몸체(10)의 상측(10a)을 경유하는 전류 확산은 예를 들면 투명 전도 산화물(TCO)을 이용하여 수행될 수 있다. 이러한 TCO 물질은 도 1의 실시예에서 접촉부(1)로부터 반도체 몸체(10)의 상측(10a)을 경유하는 전류 확산을 위해서도 사용될 수 있다.

[0062]


본 발명은 실시예에 의거한 설명에 의하여 상기 설명에 한정되지 않는다. 오히려, 본 발명은 각 새로운 특징 및 특징들의 각 조합을 포함하고, 이는 특히 특허 청구 범위에서의 특징들의 각 조합을 포함하며, 비록 이러한 특징 또는 이러한 조합이 그 자체로 명백하게 특히 청구 범위 또는 실시예에 기술되지 않더라도 그러하다.

[0063]

본 특허 출원은 독일 특허 출원 10 2008 024327.2의 우선권을 청구하고, 그 공개 내용은 참조로 포함된다.

도면

도면1



도면2

